JP4736819B2 - 物理情報取得方法および物理情報取得装置ならびに駆動装置 - Google Patents

Description

本発明は、撮像素子などの半導体装置を駆動する駆動装置ならびに物理情報取得方法および物理情報取得装置に関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波やその他の物理情報に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を電気信号として読出可能な撮像素子などの物理量分布検知半導体装置における電子シャッタ制御機能に関する。

たとえば光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。

一例として映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor； 相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。

また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。

これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。

また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセル、画素内アンプともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている（たとえば特許文献１，非特許文献１を参照）。

特開２００１−２４９５２号公報 米本和也著、"ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用"、ＣＱ出版社、2003年8月10日、初版：第６章および第７章

このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意にアドレス選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。

アドレス型固体撮像装置は、たとえば画素を選択するスイッチング素子や、信号電荷を読み出すスイッチング素子にＭＯＳトランジスタが用いられている。また、水平走査回路や垂直走査回路にＭＯＳトランジスタが用いられ、スイッチング素子と画素部とを一連の構成で製造を行なうことができる利点を有している。

そして、たとえばＭＯＳ型固体撮像装置では、各単位画素がＭＯＳトランジスタを有して構成され、光電変換により画素に蓄積された信号電荷を画素信号生成部に読み出して、信号電荷を電流信号や電圧信号に変換して出力する構成となっている。

たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子やホール）を画素信号生成部の前記能動素子で増幅し、画像情報として読み出す。

ところで、この種のＸ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて画素部が構成され、画素ごとあるいはライン（行）ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号をアドレス指定によって各画素から順に撮像部から読み出す電子的な露光時間の制御を行なっている。これを広義の電子シャッタ機能という。

ここで、ＭＯＳ（ＣＭＯＳを含む）型においては、アドレス制御の一例として、１行分を同時にアクセスして行単位で画素信号を画素部から読み出す方式（以下行単位読出方式あるいはカラム読出方式ともいう）が多く用いられている。

＜従来の露光時間制御機能について＞
ここで、Ｘ−Ｙアドレス型の撮像装置においては、シャッタ速度に対応する露光時間すなわち画素の蓄積時間に相当する時間は、不要な電荷の排出時点から信号電荷の読出し時点までで決まり、画素信号は各面素の露出時間（蓄積フレーム時間）ごとに読み出されるので、蓄積順次読出方式になる。このように、電子シャッタ機能を備えたＸ−Ｙアドレス型撮像素子では、電子シャッタ機能を備えたＣＣＤ(Charge Coupled Device) 型撮像素子の場合とは異なり、行（ライン）ごとにシャッタを切る動作となる。

すなわち、ＣＣＤ型撮像素子の場合には、各画素の信号電荷を一斉に垂直転送部に読み出すことから、ラインごとにシャッタを切る必要はない。これに対して、カラム読出方式を用いたＸ−Ｙアドレス型撮像素子の場合には、各画素の信号を行単位で読み出すことから、ラインごとにシャッタを切ることになる。１ライン（１Ｈ；Ｈは水平走査期間）ごとに各ラインを走査することから、１Ｈの整数倍の露光時間（＝シャッタスピード）の設定になる。

ここで、撮像領域において、読出行ｎとシャッタ行ｎｓとをΔｓ行だけ離す場合を考える。電子シャッタの指示を受けた行ｎｓの対象列の画素がリセットされてから再び信号電荷の蓄積を開始するので、たとえば撮像面の走査方向が上から下になっている場合、行ｎと行ｎ＋Δｓの時間差はフレームレートと走査線数との間で所定の関係を持ち、読出行ｎとシャッタ行ｎｓの間隔を調整することで、ＣＭＯＳ撮像素子から読み出される信号の蓄積時間を、ライン周期（１水平走査期間）を調整単位として変えることができる。

ただし、Ｘ−Ｙアドレス型の撮像装置では各面素の蓄積フレーム時間ごとに読み出される蓄積順次読出方式となり、ここでは行単位で駆動パルスを供給するので、同じ期間中に光電変換素子に入射した光を信号電荷として蓄積し、全画素から同時に垂直ＣＣＤに読み出すことで蓄積の同時性を満たす蓄積同時化読出方式すなわちグローバル露光（Global Exposure ）となるＣＣＤ型とは大きく異なり、ライン露光（ローリングシャッタ（Rolling Shutter ）もしくはフォーカルプレーン蓄積とも称する）となる。

このようなローリングシャッタ動作をさせるため、特許文献１に記載のように、垂直走査部全体としては、通常の読出対象の行アドレスを指定する機能をなす垂直走査回路の他に、シャッタ対象の単位画素（シャッタ画素）の行アドレスすなわち垂直方向のシャッタ画素位置を指定するアドレス情報を生成する機能をなすシャッタ垂直走査回路を別途設ける構成を採ることが考えられる。

電子シャッタ機能を実現するため電荷蓄積時間を制御するシャッタ垂直走査回路と、通常読出しのアドレス位置（行）を制御する垂直走査回路とで、担当する行を分けて蓄積時間を制御するようにする。すなわち、垂直列方向の行アドレスの時間差を露光時間設定に使うことで、ライン周期を１調整単位とする露光時間制御機能を実現する。蓄積時間設定を、１つの垂直走査回路だけで行なうのではなく、電子シャッタ専用のシャッタ垂直走査回路を設けて蓄積時間を制御するようにすることで、読出行とシャッタ行とを同時に指定でき、電子シャッタ制御を容易に実現できる。

これは、アクセスする垂直座標（Ｖ座標）が異なっても、発生するデジタルノイズの量を均一にするため、垂直走査回路としては、シフトレジスタで構成することが好ましく、この場合に、アクセスするべきＶ座標が異なる読出行とシャッタ行とを同時に指定する構成を採るには、事実上、垂直走査回路を個別に用意しなければならず、通常の読出行を指定する垂直走査回路（特に垂直読出走査回路と呼ぶ）とシャッタ行を指定する垂直シャッタ走査回路の２系統を有する構成を採らざるを得ない。しかしながら、この場合、垂直走査部に複数系統の垂直走査回路を設けなければならず、回路構成が複雑になり、さらには、ＬＳＩ（Large Scale Integrated Circuit；大規模集積回路）実装時のチップ面積の増大を招く。

なお、行単位での露光時間制御を行なうのではなく、たとえば特許文献１に記載のように、同一水平期間内で、不要電荷の掃出を行なった後に、短時間蓄積を行ない、直ぐにその短時間蓄積の画素信号の読み出しを行なうようにすることで、１Ｈ期間よりも短い露光時間を単位とする電子シャッタ機能を実現することもできる。

この場合にも、特許文献１に記載のように、水平走査部全体としては、アクセスするべきＨ座標が異なる読出列とシャッタ列とを同時に指定する構成を採るには、通常の読出列を指定する機能をなす水平走査回路の他に、シャッタ対象の列アドレスすなわち水平方向のシャッタ画素位置を指定するアドレス情報を生成する機能をなす水平シャッタ走査回路を別途設ける構成を採ることが考えられる。この点は、垂直走査部に複数系統の垂直走査回路を設けるのと同様の考え方である。

しかしながら、この場合、垂直走査部と同様に、通常の読出列を指定する水平走査回路（特に水平読出走査回路と呼ぶ）とシャッタ列を指定する水平シャッタ走査回路の２系統を設けなければならず、回路構成が複雑になり、さらには、ＬＳＩ実装時のチップ面積の増大を招く。１Ｈ期間以内の電子シャッタ機能を実現するために、垂直走査部における複数系統の垂直走査回路に加えて、水平走査部における複数系統の水平走査回路をさらに設けなければならず、回路規模が大幅に増大してしまう。

本発明は、上記事情に鑑みてなされたものであり、より簡易な回路構成で電子シャッタ機能を実現することのできる仕組みを提供することを目的とする。

本発明の駆動装置は、入射された物理量の変化に応じた電荷蓄積量の変化情報を検出する検出部と、前記検出部で検出した変化情報に基づいて単位信号を生成する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された検出領域を有する物理量分布検知のための半導体装置を制御する制御装置であって、前記単位信号の読出対象となる読出アドレスと、当該読出アドレスにおける電荷蓄積時間を設定するためのシャッタアドレスと、前記単位信号の読出対象となる読出アドレスの単位構成要素に隣接する他の単位構成要素から漏れ込む現象を抑制するための過剰電荷掃出し用のブルーミング抑制シャッタアドレスと、の単位構成要素に対する駆動制御を、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定するスロットと、前記ブルーミング抑制シャッタアドレスを指定するスロットと、の３スロットを用意した時分割アドレス指定により行う駆動制御部を備えた。

本発明の物理情報取得装置は、入射された物理量の変化に応じた電荷蓄積量の変化情報を検出する検出部と、前記検出部で検出した変化情報に基づいて単位信号を生成する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された検出領域を有する物理量分布検知のための半導体装置を使用し、物理量についての所定の検知条件の元で取得された前記単位信号に基づいて所定目的用の物理情報を取得する物理情報取得装置であって、前記単位信号の読出対象となる読出アドレスと、当該読出アドレスにおける電荷蓄積時間を設定するためのシャッタアドレスと、前記単位信号の読出対象となる読出アドレスの単位構成要素に隣接する他の単位構成要素から漏れ込む現象を抑制するための過剰電荷掃出し用のブルーミング抑制シャッタアドレスと、の単位構成要素に対する駆動制御を、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定するスロットと、前記ブルーミング抑制シャッタアドレスを指定するスロットと、の３スロットを用意した時分割アドレス指定により行う駆動制御部を備えた。

本発明の物理情報取得方法は、入射された物理量の変化に応じた電荷蓄積量の変化情報を検出する検出部と、前記検出部で検出した変化情報に基づいて単位信号を生成する単位信号生成部と、を単位構成要素内に含み、当該単位構成要素が所定の順に配された検出領域を有する物理量分布検知のための半導体装置を使用し、物理量についての所定の検知条件の元で取得された前記単位信号に基づいて所定目的用の物理情報を取得する物理情報取得方法であって、前記単位信号の読出対象となる読出アドレスと、当該読出アドレスにおける電荷蓄積時間を設定するためのシャッタアドレスと、前記単位信号の読出対象となる読出アドレスの単位構成要素に隣接する他の単位構成要素から漏れ込む現象を抑制するための過剰電荷掃出し用のブルーミング抑制シャッタアドレスと、の単位構成要素に対する駆動制御を、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定するスロットと、前記ブルーミング抑制シャッタアドレスを指定するスロットと、の３スロットを用意した時分割アドレス指定により行う。

本発明によれば、読出アドレスとシャッタアドレスの各単位構成要素に対する駆動制御を時分割で行なうようにしたので、共通の回路を使って各アドレスを指定して単位構成要素を駆動することができる。

回路規模を増大させることなく、共通の回路を使って複数のアドレス情報を設定することができるので、簡易な回路構成で電子シャッタ機能を実現することができる。各アドレス設定用に個別に回路を用意しなければならない従来の方式と比べて、レイアウト面積を小さくできるので、チップ面積の狭小化やコスト低減に寄与できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。

ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置であって、特に、１行分の全単位構成要素に同時にアクセスして行単位で単位信号を読み出す行単位読出方式のものに、後述する実施形態が同様に適用できる。

＜ＣＭＯＳ撮像素子の構成例＞
図１は、固体撮像装置の一例であるＣＭＯＳ撮像素子の一実施形態の概略構成図である。このＣＭＯＳ撮像素子は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。

ＣＭＯＳ撮像素子１２（固体撮像装置１）は、入射光量に応じた信号を出力する図示しない検出部としての受光素子（フォトダイオードなどの光電変換素子）を含む単位画素が行および列の正方格子状に配列された（すなわち２次元マトリクス状の）撮像部を有し、各単位画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。

すなわち、図１（Ａ）に示すように、ＣＭＯＳ撮像素子１２は、複数の単位画素４０３（単位構成要素の一例）が行および列に（２次元行列状に）多数配列された撮像部（画素部）４１０と、撮像部４１０の外側に設けられた駆動制御部４０７と、各垂直列に配されたカラム信号処理部（図ではカラム回路と記す）４２２を有するカラム処理部４２０と、読出電流源部４２７と、水平選択スイッチ部４６０と、出力部４８８とを備えている。

なお、読出電流源部４２７は、撮像部４１０とカラム処理部４２０との間の信号経路（垂直信号線４１８）上に設けられ、各垂直信号線４１８に対してドレイン端子が接続された図示しない負荷ＭＯＳトランジスタを含む負荷トランジスタ部が配され、各負荷ＭＯＳトランジスタを駆動制御する負荷制御部（負荷ＭＯＳコントローラ）が設けられている（後述する図２を参照）。

駆動制御部４０７としては、たとえば水平走査部４１２と垂直走査部４１４とを備える。また、駆動制御部４０７の他の構成要素として、水平走査部４１２、垂直走査部４１４、あるいはカラム処理部４２０などのＣＭＯＳ撮像素子１２の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部（読出アドレス制御装置の一例）４１６が設けられている。

これらの駆動制御部４０７の各要素は、撮像部４１０やカラム処理部４２０などとともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。

図１（Ａ）では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部４１０の各行や各列には、数十から数千の単位画素４０３が配置される。また、図示を割愛するが、撮像部４１０には、カラー画像撮像用に、各画素の受光面側には赤（Ｒ）、青（Ｂ）、緑（Ｇ）などの所定のカラーコーディングを持つ色分離フィルタが形成される。また図示を割愛するが、撮像部４１０の各単位画素４０３は、フォトダイオードなどの光電変換素子およびトランジスタ回路によって構成されている（後述する図２を参照）。

単位画素４０３は、垂直アドレス選択のための垂直制御線４１５を介して垂直走査部４１４と、また複数の検知部で検知され増幅素子を有する単位信号生成部で増幅された後に単位画素４０３から出力される画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）をそれぞれ伝送する伝送線としての垂直信号線４１８を介してカラム処理部４２０と、それぞれ接続されている。

つまり、垂直信号線４１８は、単位画素４０３から出力される画素信号をカラム処理部４２０側に送る信号伝達線である。この垂直信号線４１８は、単位画素４０３の並び当たり１本の場合もあるが、差動伝送を用いる場合には２本の配線の組（対）とする。

水平走査部４１２や垂直走査部４１４は、駆動信号操作部４１６から与えられる駆動パルスに応答して読出位置の選択動作（典型的にはシフト動作）を開始するようになっている。

垂直制御線４１５は、単位画素４０３の振る舞いを規定する画素アクセス信号線である。ここでは、図面を簡略にするため１本の信号線のように示しているが、垂直制御線４１５は、実際には、単位画素４０３を駆動するための種々のパルス信号用に複数の信号線からなっている。

水平走査部４１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部４２０内の個々のカラム信号処理部４２２を選択する）水平アドレス設定部４１２ｘと、水平アドレス設定部４１２ｘにて規定された読出アドレスに従ってカラム処理部４２０の各信号を水平信号線４８６に導く水平駆動部４１２ｙとを有する。

水平アドレス設定部４１２ｘは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部４２２からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線４８６に出力する選択手段としての機能を持つ。

垂直走査部４１４は、垂直方向の読出行（垂直方向のアドレス）を規定する（撮像部４１０の行を選択する）垂直アドレス設定部４１４ｘと、垂直アドレス設定部４１４ｘにて規定された読出アドレス上（水平行方向）の単位画素４０３に対する制御線に所定振幅のパルス信号を供給して駆動する垂直駆動部４１４ｙとを有する。

なお、特許文献１に記載のように、電子シャッタ制御を行なうべく、アドレス設定部としては、通常の読出行を指定する垂直読出走査回路とは別にシャッタ行を指定する垂直シャッタ走査回路を設けることや、通常の読出列を指定する水平読出走査回路とは別にシャッタ列を指定する水平シャッタ走査回路を設けることが考えられるが、本実施形態では、１つの垂直走査回路にてライン単位もしくは１Ｈ期間内の所定時間単位で電荷蓄積時間制御を実現するべく、デコーダ型のアドレス指定回路で垂直アドレス設定部を構成するようにしている（詳細は後述する）。

駆動信号操作部４１６は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子４０１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子４０１ｂを介してＣＭＯＳ撮像素子１２の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス選択制御信号を水平アドレス選択制御信号線Ｊ４１２を介して水平アドレス設定部４１２ｘへ、また垂直アドレス選択制御信号を垂直アドレス選択制御信号線Ｊ４１４を介して垂直アドレス設定部４１４ｘへ出力する。各アドレス設定部４１２ｘ，４１４ｘは、それを受けて対応する行もしくは列を選択する。

なお、駆動信号操作部４１６は、撮像部４１０や水平走査部４１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部４１０や水平走査部４１２などから成る撮像デバイスと駆動信号操作部４１６とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。

カラム処理部４２０は、垂直列（カラム）ごとにカラム信号処理部４２２を有して構成されており、駆動信号操作部４１６から制御線Ｊ４２０を介して供給される各種の制御信号に基づき、垂直信号線４１８から１行分の画素の信号を受けて、各カラム信号処理部４２２が対応列の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）を処理して、処理済みの画素信号Ｓ１（＿１〜ｈ；１行中の画素番号）を出力する。

たとえば、カラム信号処理部４２２は、図示を割愛するが、蓄積容量を具備した記憶部を有し、単位画素４０３から垂直信号線４１８を介して読み出された画素信号（単位信号）Ｓ０に基づく所定目的用の物理情報を表わす電位信号Ｖｍを記憶するラインメモリ構造の信号保持機能を備えるようにすることができる。また同様に蓄積容量を持ち、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えるようにしてもよい。

ＣＤＳ処理を行なう場合、駆動信号操作部４１６から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線４１８を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。

なお、カラム信号処理部４２２には、ＣＤＳ処理機能部などの後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。

カラム処理部４２０の後段には、図示しない水平読出用のスイッチ（選択スイッチ）を備えた水平選択スイッチ部４６０が設けられている。各垂直列のカラム信号処理部４２２の出力端は、カラム信号処理部４２２から画素信号Ｓ２を順次読み出すための各垂直列に対応する水平選択スイッチ部４６０の選択スイッチの入力端ｉに各々接続されている。

水平選択スイッチ部４６０の各垂直列の制御ゲート端ｃは、水平方向の読出アドレスを制御・駆動する水平走査部４１２の水平駆動部４１２ｙに接続される。一方、水平選択スイッチ部４６０の各垂直列の選択スイッチの出力端ｏは、行方向に画素信号を順次転送出力する水平信号線４８６が共通接続されている。水平信号線４８６の後端には出力部４８８が設けられている。

水平信号線４８６は、単位画素４０３のそれぞれから垂直信号線４１８を介して伝送される個々の画素信号Ｓ０（詳しくはそれに基づく画素信号Ｓ２）を、垂直信号線４１８の配列方向である水平方向に所定順に出力するため読出線として機能するものであり、カラム信号処理部４２２から、垂直列ごとに存在する図示しない選択スイッチによって選択された信号を取り出して出力部４８８に渡す。

すなわち、カラム信号処理部４２２により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部４１２からの水平選択信号φＨ１〜φＨｈに応じた水平読出パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線４８６に読み出される。そして、水平信号線４８６の後端に設けられた出力部４８８に入力される。

出力部４８８は、撮像部４１０から水平信号線４８６を通して出力される各単位画素４０３の画素信号Ｓ２＿１〜ｈ（ｈ＝ｎ）を適当なゲインで増幅した後、撮像信号Ｓ３として外部回路９７に出力端子４０１ｃを介して供給する。この出力部４８８は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。

つまり、本実施形態のカラム型のＣＭＯＳ撮像素子１２においては、単位画素４０３からの出力信号（電圧信号）が、垂直信号線４１８→カラム処理部４２０（カラム信号処理部４２２）→水平信号線４８６→出力部４８８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線４１８を介してパラレルにカラム処理部４２０に送り、処理後の信号は水平信号線４８６を介してシリアルに出力するようにする。この画素信号のカラム処理部４２０までの転送動作は１行分の単位画素４０３に対して同時に行なわれる。

なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素４０３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。

このような構成のＣＭＯＳ撮像素子１２において、水平走査部４１２や垂直走査部４１４およびそれらを制御する駆動信号操作部４１６により、撮像部４１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。

図１（Ｂ）に示すように、出力部４８８の後段に設けられる外部回路４９７は、撮像部４１０や駆動制御部４０７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に、つまり撮像チップ外部に構成されており、各種の撮影機能に対応するべく多様な変更が可能な回路構成が採られるようになっている。

たとえば、外部回路４９７には、出力回路８８から出力されたアナログの撮像信号Ｓ３out （個々の画素信号Ｓ１＿１〜ｎの纏まり）をデジタルの撮像データに変換する機能部であるＡＤ（Analog to Digital ）変換部９７２や、ＡＤ変換部９７２によってデジタル化された１フレーム分の画像データＤ０を記憶するフレームバッファ９７４や、フレームバッファ９７４から取り込んだデジタル撮像データＤ１に基づいてデジタル信号処理を施す機能部であるＤＳＰ（Digital Signal Processor）で構成されたデジタル信号処理部９７６や、デジタル信号処理部９７６にてデジタル処理された画像データＤ２をアナログの画像信号Ｓout に変換するＤＡ（Digital to Analog ）変換部９７８が設けられる。

ＡＤ変換部９７２は、カラム処理部４２０から出力部４８８を介してＣＭＯＳ撮像素子１２の外部に出力されたアナログの撮像信号Ｓ３out をデジタルの撮像データＤ０に変換して、後段のフレームバッファ９７４を介してデジタル信号処理部９７６に渡す。

デジタル信号処理部９７６は、たとえば、デジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ２を生成する。また、デジタル信号処理部９７６には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。

ＤＡ変換部９７８から出力された画像信号Ｓout は、液晶モニタ（ＬＣＤ；Liquid Crystal Display）などの表示デバイス９８０に送られる。操作者は、この表示デバイス９８０に表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。

なお、撮像部４１０や駆動制御部４０７などからなる固体撮像素子（半導体装置や物理情報取得装置の一例）と外部回路４９７とによって、別体型の物理情報取得装置を構成することができるが、外部回路４９７も含めて、１つの半導体チップで物理情報取得装置を構成するようにしてもよい。

たとえばここでは、固体撮像装置１（ＣＭＯＳ撮像素子１２）の後段の信号処理を担当する外部回路４９７を固体撮像素子（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部４１０や駆動制御部４０７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路４９７を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。

また、図では、水平選択スイッチ部４６０や駆動制御部４０７７を撮像部４１０とともに備えて固体撮像装置１（ＣＭＯＳ撮像素子１２）を構成し、実質的に、固体撮像装置１が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部４６０や駆動制御部４０７の全体もしくは前記一機能部分が撮像部４１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部４６０および駆動制御部４０７を、撮像部４１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路４９７が設けられる回路基板に形成してもよい。

＜単位画素の回路構成例と駆動回路との関係＞
図２は、図１に示したＣＭＯＳ撮像素子１２に使用される単位画素（画素セル）４０３の一構成例と、単位画素４０３を駆動する露光時間制御（電子シャッタ）機能に関わる駆動回路（図１の垂直走査部４１４）との関係を説明する図である。

撮像部４１０内の単位画素４０３の構成は、通常のＣＭＯＳイメージセンサと同様であり、本実施形態では、ＣＭＯＳセンサとして汎用的な４ＴＲ構成のものを使用する。もちろん、これらの画素構成は一例であり、通常のＣＭＯＳイメージセンサのアレイ構成であれば、何れのものでも使用できる。

画素内アンプとしては、たとえば寄生容量を持った拡散層を主要部に持つフローティングディフュージョン（ＦＤＡ；Floating Diffusion）を電荷蓄積部として利用するフローティングディフュージョンアンプ構成のものが用いられる。一例としては、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、行アドレス設定用の垂直選択用トランジスタ、およびフローティングディフュージョンの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する構成を使用することができる。

たとえば、図２に示す単位画素４０３は、単位画素に４つのトランジスタ（TRansistor）を有する４トランジスタ型画素構成（４ＴＲ構成）となっている。具体的には、単位画素４０３は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えたフォトダイオードやフォトゲートなどで構成された電荷生成部４３２、電荷生成部４３２に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ（転送トランジスタ）４３４、リセットゲート部の一例であるリセットトランジスタ４３６、垂直選択用トランジスタ４４０、およびフローティングディフュージョン４３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４４２を有する。

横方向配線は同一行の画素について共通となっており、電子シャッタ制御を伴わない通常駆動時の制御と電子シャッタ制御を伴うシャッタ駆動時の制御とを任意に使い分けることができるようになっている。なお、詳細は後述するが、本実施形態における電子シャッタ制御機能としては、一般的な電荷蓄積時間を制御するいわゆる露光制御用の通常のシャッタ制御機能の他に、過剰電荷の漏込みを抑制するためのブルーミング抑制用のシャッタ制御機能もある。

たとえば、電子シャッタ制御を伴わない通常駆動時には、垂直走査部４１４の垂直駆動部４１４ｙによって読出対象の同一行の全単位画素４０３が同時に駆動制御される。また、通常のシャッタ制御機能時やブルーミング抑制用のシャッタ制御機能時には、少なくとも、各シャッタ行の全単位画素４０３（詳細は電荷生成部４３２）に蓄積されている信号電荷を一旦掃き捨てさせる駆動制御がなされる。

単位画素４０３を駆動する垂直駆動部４１４ｙ内には、選択駆動バッファ４５０、転送駆動バッファ４５４、およびリセット駆動バッファ４５６が収容されている。

単位画素４０３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン４３８とからなるＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部４０５を有するものとなっている。画素信号生成部４０５は、単位信号としての画素信号を生成する単位信号生成部の一例であり、電荷生成部４３２からフローティングディフュージョン４３８に移送された電荷の量に応じた電位を発生して垂直信号線４１８に伝達する手段として機能する。フローティングディフュージョン４３８は寄生容量を持った拡散層を主要部に持つ。

画素信号生成部４０５におけるリセットトランジスタ４３６は、ソースがフローティングディフュージョン４３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスＲＳＴがリセット駆動バッファ４５６から入力される。このリセットトランジスタ４３６は、フローティングディフュージョン４３８の電位をリセットする機能を持つ。

ここで、この単位画素４０３は、増幅用トランジスタ４４２と直列に挿入された垂直選択用トランジスタ４４０を含んで画素を選択する４ＴＲ構成の画素であるが、増幅用トランジスタ４４２と垂直選択用トランジスタ４４０のうち、増幅用トランジスタ４４２の方が垂直信号線４１８側にあるタイプである。

すなわち、垂直選択用トランジスタ４４０は、ドレインが電源ＶＤＤに、ソースは増幅用トランジスタ４４２のドレインに接続され、さらに垂直信号線４１８（４１８）に接続さ、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線４５２に接続されている。垂直選択線４５２には、垂直アドレス設定部４１４ｘから発せられる垂直選択信号ＳＥＬに基づく垂直選択ドライブパルスΦＳＥＬが選択駆動バッファ４５０を介して印加される。

増幅用トランジスタ４４２は、一例として、ゲートが読出選択用トランジスタ４３４の出力側のフローティングディフュージョン４３８に接続され、ドレインが垂直選択用トランジスタ４４０のソースに、ソースが画素線４５１にそれぞれ接続され、さらに垂直信号線４１８に接続されるようになっている。

増幅用トランジスタ４４２は画素線４５１を介して垂直信号線４１８に接続されており、また垂直信号線４１８は垂直列ごとに読出電流源部４２７の定電流源Ｉｎの一部をなす負荷ＭＯＳトランジスタ４２７ｚのドレインに接続され、また各負荷ＭＯＳトランジスタ４２７ｚのゲート端子には、図示を割愛する負荷制御部からの負荷制御信号SFLACTが共通に入力されている。

増幅用トランジスタ４４２は、信号読出し時には、各増幅用トランジスタ４４２に接続された負荷ＭＯＳトランジスタ４２７ｚによって、予め決められた定電流を流し続けるようになっている。つまり、負荷ＭＯＳトランジスタ４２７ｚは、選択行の増幅用トランジスタ４４２とソースフォロアを組むことで、垂直信号線４１８への信号出力をさせる。

なおこのような接続構成に限らず、図示を割愛するが、垂直選択用トランジスタ４４０と増幅用トランジスタ４４２の配置を逆にし、垂直選択用トランジスタ４４０は、ドレインが増幅用トランジスタ４４２のソースに、ソースが画素線４５１を介して垂直信号線４１８（４１８）に接続され、ゲートが垂直選択線４５２に接続されるようにしてもよい。

図２に示すような４ＴＲ構成では、フローティングディフュージョン４３８は増幅用トランジスタ４４２のゲートに接続されているので、増幅用トランジスタ４４２はフローティングディフュージョン４３８の電位（以下ＦＤ電位という）に対応した信号を電圧モードで、画素線４５１を介して垂直信号線４１８に出力する。

リセットトランジスタ４３６は、フローティングディフュージョン４３８をリセットする。読出選択用トランジスタ（転送トランジスタ）４３４は、電荷生成部４３２にて生成された信号電荷をフローティングディフュージョン４３８に転送する。垂直信号線４１８には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４４０をオンする。すると選択画素のみが垂直信号線４１８と接続され、垂直信号線４１８には選択画素の信号が出力される。

ここで、単位画素４０３についての配線としては、転送ゲート配線（読出選択線ＴＲＧ）４５３、リセット配線（ＲＳＴ）４５５、および行アドレス選択用の垂直選択線（ＳＥＬ）４５２の３本が横方向に敷設され、垂直信号線４１８とドレイン線（Ｖｄｄ供給配線）が縦方向に敷設され、またフローティングディフュージョン４３８と増幅用トランジスタ４４２のゲートとをつなぐなどの内部配線（画素内の配線）が敷設される。

ここで、本実施形態においては、詳細は後述するが、電荷蓄積時間を行ごとに制御するシャッタタイミング制御機能として、転送駆動バッファ４５４および転送ゲート配線（読出選択線）４５５を介して、所定行上の所定カラム位置の単位画素４０３の読出選択用トランジスタ４３４を制御する。垂直アドレス設定部４１４ｘによる読出行の制御は行単位の制御となり、それに合わせて、シャッタタイミング制御機能によってシャッタ行位置を制御する。すなわち、垂直列方向の行アドレスの時間差を露光時間設定に使うことで、ライン周期を１調整単位とする露光時間制御機能を実現する。

また、詳細は後述するが、１水平走査期間内の所定時間単位で電荷蓄積時間を制御する際には、シャッタ行位置を読出行位置と同じにしつつ、１水平走査期間内の所定タイミングで電荷生成部４３２の信号電荷をリセットし、その後の読出しタイミングまでを信号取得用の電荷蓄積時間とする。

このためたとえば単位画素４０３を駆動する垂直走査部４１４は、通常走査に関わる読出行についての各種の制御パルスＳＥＬ，ＲＳＴｎ，ＴＲＧｎや、電荷蓄積時間（露光時間）調整用の転送ゲートパルスＴＲＧｓやブルーミング抑制用の転送ゲートパルスＴＲＧｓblや、電荷蓄積時間（露光時間）調整用のリセットパルスＲＳＴｓやブルーミング抑制用のリセットパルスＲＳＴｓblを生成する垂直アドレス設定部４１４ｘを備えている。

つまり、１つの走査回路にて、通常走査用の制御パルスだけでなく、電荷蓄積時間（露光時間）調整用やブルーミング抑制用の各制御パルスを生成可能になっており、通常の読出行と電荷蓄積時間調整用のシャッタ画素やブルーミング抑制用のシャッタ画素との行間隔（すなわちシャッタ画素の行位置；行単位の制御のとき）や水平画素位置（１水平走査期間内の制御のとき）を指定可能になっている。

たとえば、電荷蓄積時間調整用やブルーミング抑制用として、少なくとも転送駆動バッファ４５４に関しては、通常の読出行およびシャッタ画素の選択行に関して読出選択用トランジスタ４３４を駆動する。このため、たとえば転送駆動バッファ４５４は、垂直アドレス設定部４１４ｘからの通常の読出行を指定する読出パルス（転送ゲートパルス）ＴＲＧｎと、電荷蓄積時間調整用のシャッタ画素の選択行を指定する転送ゲートパルスＴＲＧｓやブルーミング抑制用のシャッタ画素の選択行を指定する転送ゲートパルスＴＲＧｓblに対して論理和回路を構成して動作するようになっている。なお、アドレス選択回路５４６側で予め論理和を取ってから合成された転送ゲートパルスＴＲＧを出力するようにしてもよい。

また、必要に応じて、リセット駆動バッファ４５６に関しても、通常の読出行およびシャッタ画素の選択行に関してリセットトランジスタ４３６を駆動する。このため、たとえばリセット駆動バッファ４５６は、垂直アドレス設定部４１４ｘからの通常の読出行に対応するリセットパルスＲＳＴｎと、電荷蓄積時間調整用のシャッタ画素の選択行に対応するリセットパルスＲＳＴｓやブルーミング抑制用のシャッタ画素の選択行に対応するリセットパルスＲＳＴｓblに対して論理和回路を構成して動作するようにする。なお、アドレス選択回路５４６側で予め論理和を取ってから合成されたリセットパルスＲＳＴを出力するようにしてもよい。

読出選択用トランジスタ４３４は、転送ゲート配線（読出選択線ＴＲＧ）４５３を介して転送駆動バッファ４５４からの転送ゲートドライブパルスΦＴＲＧにより駆動されるようになっている。リセットトランジスタ４３６は、リセット配線（ＲＳＴ）４５５を介してリセット駆動バッファ４５６からのリセットドライブパルスΦＲＳＴにより駆動されるようになっている。垂直選択用トランジスタ４４０は、垂直選択線（ＳＥＬＶ）４５２を介して選択駆動バッファ４５０からの垂直選択信号ΦＳＥＬにより駆動されるようになっている。

また、本実施形態特有の構成要素として、単位画素４０３は、垂直走査部４１４から、通常駆動時用の転送ゲートパルスＴＲＧｎの他に、電荷蓄積時間（露光時間）調整用の転送ゲートパルスＴＲＧｓやブルーミング抑制用の転送ゲートパルスＴＲＧｓblが行ごとに転送駆動バッファ４５４に向けて供給されるようになっている。必要に応じて、リセット駆動バッファ４５６に向けて、通常駆動時用のリセットゲートパルスＲＳＴｎの他に、電荷蓄積時間調整用のリセットゲートパルスＲＳＴｓやブルーミング抑制用のリセットゲートパルスＲＳＴｓblが行ごとに供給されるようにすることもできる。

転送駆動バッファ４５４は、各転送ゲートパルスＴＲＧｎ，ＴＲＧｓ，ＴＲＧｓblに基づく転送ゲートドライブパルスΦＴＲＧを読出選択用トランジスタ４３４に供給する。リセット駆動バッファ４５６は、各リセットパルスＲＳＴｎ，ＲＳＴｓ，ＲＳＴｓblに基づくリセットドライブパルスΦＲＳＴをリセットトランジスタ４３６に供給する。

＜単位画素の駆動方法＞
図３は、図２に示した単位画素４０３を駆動して画素信号（単位画素４０３から出力される単位信号）を取得する手法を説明する駆動タイミングチャートである。特に、電子シャッタに関して、ライン周期を１調整単位として露光時間制御を行なう場合について説明するものである。なお、図５は、蓄積時間の制御に際して機械式のシャッタを併用しない場合である。図示しないが、機械式のシャッタを併用することも可能である。

図２に示した４ＴＲ構成では、リセットトランジスタ４３６は、フローティングディフュージョン４３８をリセットする。具体的には、フローティングディフュージョンの信号電荷（ここでは電子）を電源配線に捨てることによって、フローティングディフュージョン４３８をリセットする。

読出選択用トランジスタ（転送トランジスタ）４３４は、電荷生成部４３２にて生成された信号電荷を、電荷蓄積部の一例であるフローティングディフュージョン４３８に転送する。

フローティングディフュージョン４３８は単位信号生成部の一例である増幅用トランジスタ４４２のゲートに接続されているので、増幅用トランジスタ４４２はフローティングディフュージョン４３８の電位（ＦＤ電位）に対応した信号（この例では電圧信号）を、垂直選択用トランジスタ４４０がオンしているときに、画素線４５１を介して出力信号線の一例である垂直信号線４１８に出力する。すなわち、垂直信号線４１８には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４４０をオンする。すると選択画素のみが垂直信号線４１８と接続され、垂直信号線４１８には選択画素の信号が出力される。

具体的には、図３のタイミングチャートに示すように、読出行Ｒについては、読出パルス（転送ゲートパルス）ＴＲＧがアクティブ（本例ではハイレベル）となり、読出選択用トランジスタ４３４を駆動し、電荷生成部４３２に入射した光が光電変換されて生成された信号電荷を、蓄積ノードとして機能するフローティングディフュージョン４３８に移送して読み出す。

ここで、電荷生成部４３２に入射した光が光電変換されて生成された信号電荷は、読出選択用トランジスタ４３４がオンするまで電荷生成部４３２に蓄積される。したがって、画素信号を読み出す前の読出選択用トランジスタ４３４をオンするタイミング（ｔｓ）を調整することで、露光時間を電子シャッタ動作で制御することができるようになる。シャッタタイミング（たとえばｔｓ１，ｔｓ２）とその後の通常通りに選択する読出行（ｔ１０〜ｔ２０に対応）とで、読出画素とシャッタ画素の時間間隔を調節することにより、撮像部４１０の単位画素４０３への露光時間（蓄積時間）を調節することができるようになる。

なおシャッタタイミング（たとえばｔｓ１，ｔｓ２）時には、垂直走査部４１４から、転送駆動バッファ４５４に向けて露光時間調整用の転送ゲートパルスＴＲＧを供給して、それ以前に電荷生成部４３２にて生成された信号電荷をフローティングディフュージョン４３８に転送しておく。必要に応じて、リセットトランジスタ４３６に向けて露光時間調整用のリセットゲートパルスＲＧを供給することで、画素信号の読出処理（ｔ１０〜ｔ２０に対応）に先立って、シャッタタイミング（たとえばｔｓ１，ｔｓ２）時にフローティングディフュージョン４３８に転送された信号電荷をリセット電源側に掃き捨てておく。

読出行（ｔ１０〜ｔ２０に対応）における画素信号の読出し時に水平走査線帰線（水平ブランキング）期間にまず行なわれるのは、読出行Ｒに対応した垂直選択パルスＳＥＬをアクティブ（本例ではハイレベル）にして垂直選択用トランジスタ４４０をオンさせ（ｔ１０）、増幅用トランジスタ４４２でフローティングディフュージョン４３８の電荷を検出できるように、読出し行の増幅用トランジスタ４４２の出力と垂直信号線４１８とを接続して、垂直信号線４１８、電流源Ｉｎ（負荷ＭＯＳトランジスタ４２７）、および増幅用トランジスタ４４２でソースフォロワ回路を構成する。垂直信号線４１８の電位は、フローティングディフュージョン４３８の電位変動に追従する。これにより、フローティングディフュージョン４３８の電荷量に対応する、増幅用トランジスタ４４２のゲート電位で決まる電位のみが垂直信号線４１８に伝達される。

また、水平走査線帰線期間の開始とともに、シャッタタイミング（たとえばｔｓ１，ｔｓ２）後に電荷生成部４３２に信号電荷Ｑsig が蓄積された状態で、最初に画素信号生成部４０５を基準電圧にリセットする、つまりリセットゲートパルスＲＧをアクティブ（本例ではハイレベル）にして（ｔ１１）、リセットトランジスタ４３６をオンさせることで、フローティングディフュージョン４３８に蓄積された暗電流積分値を排出させる。これによって、フローティングディフュージョン４３８は、リセット電源電圧値（ＶRD）に設定される。

電荷蓄積時間調整用の通常のシャッタ動作時やブルーミング抑制用のシャッタ動作時には、読出行の指定をせずに垂直選択用トランジスタ４４０をオフ状態にしたままで、読出選択用トランジスタ（読出ゲート）４３４をオンさせると、電荷生成部４３２に蓄積されている信号電荷がフローティングディフュージョン４３８側に読み出され電荷生成部４３２をリセットする（信号電荷を空にする）ことができる。

垂直選択用トランジスタ４４０をオフ状態にしたままで、所定のタイミングで、リセットトランジスタ４３６をオンさせると、シャッタ動作時に電荷生成部４３２からフローティングディフュージョン４３８に掃き出させた信号電荷をさらにリセット電源ＶRD側に掃き捨てることができる。

すなわち、シャッタ動作時には、シャッタタイミング（たとえばｔｓ１，ｔｓ２）時に掃き出された信号電荷がフローティングディフュージョン４３８に存在するが、その分も掃き出される。したがって、シャッタタイミング（たとえばｔｓ１，ｔｓ２）時にフローティングディフュージョン４３８に転送された信号電荷を、シャッタタイミング（たとえばｔｓ１，ｔｓ２）の直後（たとえばｔｓ１_rst，ｔｓ２_rst）に掃き捨てておくことは必須ではない。なお、リセットゲートパルスＲＧをインアクティブ（本例ではローレベル）にすると（ｔ１２）、カップリングにより、フローティングディフュージョン４３８の電位が若干落ちる。

このとき、駆動信号操作部４１６からサンプルパルスＳＨＰが出力されて、アナログフロントエンド部としてカラム処理部４２０内のＣＤＳ機能部をなすシフトトランジスタのゲートに供給され、各シフトトランジスタがオンする。すなわち、駆動信号操作部４１６からクランプパルスＳＨＤが供給され、ＣＤＳ機能部をなすクランプトランジスタのゲートに供給されて、各クランプトランジスタがオンし、リセットレベルＳrst が検出される（ｔ１４）。

次に、電荷生成部４３２についての読出選択用トランジスタ４３４を駆動して、電荷生成部４３２から信号電荷Ｑsig に応じた信号成分Ｓｏを読み出す。すなわち、転送ゲートパルスＴＲＧをハイレベルにして（ｔ１６）、読出選択用トランジスタ４３４をオンさせ、電荷生成部４３２に蓄積されていた信号電荷Ｑsig をフローティングディフュージョン４３８に移送する。このフローティングディフュージョン４３８に移送された信号電荷Ｑsig の電荷量は、増幅用トランジスタ４４２によって検出され、その電荷量に応じた電位が発生されて垂直信号線４１８に伝達される。

この後、駆動信号操作部４１６からクランプパルスＳＨＤを供給して（ｔ１８）、クランプトランジスタをオンさせて、電荷生成部４３２が検出した信号電荷Ｑsig に応じた画素信号レベルＳsig を検出する。

ここで、カラム処理部４２０では、リセットレベルＳrst と画素信号レベルＳsig との差分をとることで、オフセット成分が取り除かれ、真の信号成分Ｓｏを検知できる。画素ごとの固定パターンノイズの除去を行なうことができる。

信号電荷の転送が終わり、十分時間が経った後には、垂直選択パルスＳＥＬをインアクティブ（本例ではローレベル）にする（ｔ２０）。

＜露光時間制御機能；基本＞
図４は、露光制御（電子シャッタ）機能の基本動作を説明する図である。図４に示すように、垂直走査部４１４の垂直アドレス設定部４１４ｘは、通常の読出対象の行アドレスΦＴＲＧｎを指定する機能の他に、シャッタ対象の単位画素４０３（シャッタ画素）の行アドレスすなわちシャッタ画素位置を指定するアドレス情報（具体的には駆動パルスとしての転送ゲートパルスＴＲＧｓ）を生成する機能も持っている。

垂直アドレス設定部４１４ｘのシャッタタイミング制御機能要素からはシャッタ対象の行アドレスを指定する駆動パルスΦＴＲＧｓが同一行の全単位画素４０３に供給されるような配線構成を採用する。これにより、駆動パルスΦＴＲＧｓで指定された行の単位画素４０３がシャッタ画素として指定される。

ここで、たとえば、図４に示すように、撮像領域において、読出行ｎとシャッタ行ｎｓとをΔｓ行だけ離す場合を考える。電子シャッタの指示を受けた行ｎｓの対象列の画素がリセットされてから再び信号電荷の蓄積を開始するので、たとえば撮像面の走査方向が上から下になっている場合、行ｎと行ｎ＋Δｓの時間差はフレームレートと走査線数との間で所定の関係を持ち、読出行ｎとシャッタ行ｎｓの間隔を調整することで、ＣＭＯＳ撮像素子から読み出される信号の蓄積時間を、ライン周期（１水平走査期間）を調整単位として変えることができる。

ここで、１画面の撮像時には、読出行ｎやシャッタ行ｎｓを１つとすることで、電子シャッタ制御を行単位で行なうようにする。垂直アドレス設定部４１４ｘで設定されたある時点の読出行ｎに対して、垂直アドレス設定部４１４ｘのシャッタタイミング制御機能要素にて、全列（Ｈ１，Ｈ２，…，Ｈｈ）の画素に関して、読出行ｎを除く何れかの行位置、すなわちΔｓ行だけ離れた位置（時点）においてシャッタ行ｎｓを設定して画素をリセットする。このリセット動作は、シャッタタイミング以前に電荷生成部４３２に蓄積された信号電荷を掃き捨てることで実現でき、ＣＭＯＳ撮像素子の場合、たとえば転送ゲート（図２の読出選択用トランジスタ４３４）をオンさせることで実現できる。

シャッタ行ｎｓの画素が垂直アドレス設定部４１４ｘによって次に読出行ｎに設定されるまでの時間が電荷蓄積時間（いわゆる露光時間）となる、すなわち読出行ｎとシャッタ行ｎｓとの時間間隔が蓄積時間となる。こうすることで、結果的には、行単位で蓄積時間を制御できる。通常の露光時間設定に際しては、シャッタ行ｎｓに対するアクセスを行なわず、この場合、フレームレート分の時間だけ電荷の蓄積が行なわれる。

このように、ＣＭＯＳ撮像素子が持つライン露光の特質を利用して、電子シャッタ用の駆動パルスΦＴＲＧｓを行単位で、その行の各単位画素４０３に供給することで、読出行ｎとシャッタ行ｎ＋Δｓの時間差を、行単位で各単位画素４０３に設定することができ、簡単に、行ごとに蓄積時間を制御できる。

ただし、Ｘ−Ｙアドレス型の撮像装置では各面素の蓄積フレーム時間ごとに読み出される蓄積順次読出方式となり、ここでは行単位で駆動パルスΦＴＲＧｓを供給するので、蓄積同時化読出方式すなわちグローバル露光となるＣＣＤ型とは大きく異なり、ライン露光（ローリングシャッタ（Rolling Shutter）もしくはフォーカルプレーン蓄積とも称する）となる。

＜露光時間制御機能；第１実施形態（基本その１）＞
図５および図６は、ＣＭＯＳ撮像素子１２を用いた場合における露光時間制御機能の第１実施形態を説明する図である。この第１実施形態の露光時間制御機能は、露光時間制御機能の最も基本となるもの（基本その１）である。

本実施形態の垂直走査部４１４は、シフトレジスタ型ではなく、アドレスを自由に設定可能なデコーダ型の構成となっている。また、読出行とシャッタ行とを時分割で設定可能になっている。この垂直走査部４１４に対する制御は、駆動信号操作部４１６から発せられるアドレス選択制御信号によってなされる。以下、これらの点を中心に、露光時間制御機能の第１実施形態について説明する。

図５は、特にアドレス指定用のデータ遷移を説明するものであって、駆動信号操作部４１６から垂直走査部４１４に発せられる一連の制御データ（データストリームと称する）中のアドレス選択制御信号の振る舞いを示している。図の中央部には、データストリームの形で取り出される画像データを示している。データストリームの形で取り出される画像データ、すなわち、１フレームのデータは、１ライン分のデータを表す複数の１Ｈ期間のデータの集合である。この１Ｈ期間のデータはさらに、画像データとしては意味のないＨブランキングデータと水平転送データからなる。

この１Ｈ期間中に、画素データは、一括して図１の水平転送回路５に垂直信号線４を介して転送され、それらが、水平転送期間中に読み出されることになる。

また、画像データの上部と下部には、駆動信号操作部４１６から垂直走査部４１４に発せられる一連の制御データ（データストリームと称する）中のアドレス選択制御信号の振る舞いを示している。具体的には、上部にはある水平ライン（ＨＢ１番目）のアドレス選択制御信号を示し、下部には次の水平ライン（ＨＢ２番目＝ＨＢ１＋１番目）のアドレス選択制御信号を示している。

まず、Ｎ番目のフレームの読出し時におけるＨＢ１番目の１Ｈデータのアクセスの場合は、Ｎ番目のフレーム画像を読み出すための読出画素アドレス行Ｒ_N（行単位での指定）がアドレス選択制御信号線に駆動信号操作部４１６のアドレス生成機能部から出力される。次に、電荷蓄積時間Δｓ経過後の読出行に対応する電子シャッタ用の画素リセットを行なう画素を指定するためのシャッタ画素アドレス行Ｓ_NもしくはＳ_N+1（何れも行単位での指定）が、同様に駆動信号操作部４１６のアドレス生成機能部から出力される。

なお、詳細な説明は割愛するが、必要に応じて、ノイズ対策のために再び、読出画素アドレス行Ｒを出力するようにしてもよい。次のＨＢ１番目の１Ｈデータのアクセスの場合は、同様に、読出画素アドレス行Ｒ’_N，シャッタ画素アドレス行Ｓ’_NもしくはＳ’_N+1が駆動信号操作部４１６のアドレス生成機能部から出力され垂直走査部４１４に入力される。

ここで、全ての画素を読み出す全画素アクセスの場合、Ｒ’＝Ｒ＋１（順読み出しの場合），（Ｒ−１：リバース読み出しの場合）となる。全ての画素を読み出さず、とびとびに一部の画素を読み出す場合は、Ｒ’はＲから２以上離れた値となる。実際の画素制御では、これらのアドレス情報と、画素制御タイミング情報の両方を用いてなされる。

何れにしても、図５に示す態様では、水平ブランキング期間内において、読出画素アドレス行Ｒを指定するスロットとシャッタ画素アドレス行Ｓを指定するスロットを用意した２スロット型の時分割アドレス指定の手法を採用している。要するに、読出行とシャッタ行のアドレス指定を行なうに当たり、時分割でアドレス情報を発行するようにしている。

なお、読出画素アドレス行Ｒとシャッタ画素アドレス行Ｓとを時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、何れを先にアドレス指定するかは任意であり、図５の上部に示した例とは異なり、最下部に示すように、先にシャッタ画素アドレス行Ｓを指定してから読出画素アドレス行Ｒを指定してもよい。

読出し動作を行う行を駆動する際には、その選択された読出行についての電荷蓄積経過後に、アドレス選択回路５４６は、設定された読出画素アドレス行Ｒに基づき、その読出行の次の行との境界の水平ブランキング期間ＨＢ内で、信号電荷読出用の通常の垂直選択信号ＳＥＬ、リセットパルスＲＳＴｎ、および転送ゲートパルスＴＲＧｎを単位画素４０３の各トランジスタ４３４，４３６，４４０に供給するようにする（後述する図１４を参照）。

また、シャッタ動作を行う行を駆動する際には、その選択されたシャッタ行についての電荷蓄積経過後に、アドレス選択回路５４６は、設定されたシャッタ画素アドレス行Ｓに基づき、そのシャッタ行の次の行との境界の水平ブランキング期間ＨＢ内で、電荷掃出し用の転送ゲートパルスＴＲＧｓを読出選択用トランジスタ４３４に供給するようにする（後述する図１４を参照）。

こうすることで、単一の垂直走査回路（選択回路）で読出行とシャッタ行のアドレス指定を行なうことができ、その結果、垂直（読み出し）走査回路と垂直シャッタ走査回路の２系統を有する必要がある特許文献１などの従来の方式と比べて、回路構成を簡易にでき、レイアウト面積を小さくでき、ＬＳＩ実装時のチップ面積を小さくできる。

つまり、ハードウエア的な対処を必要とする特許文献１に記載の仕組みに対して、この第１実施形態の仕組みは、ハードウエア的な対処が基本的には不要である点で、回路規模を特許文献１に記載の仕組みよりも小さくできる点で非常に優れている。

すなわち、特許文献１に記載の仕組みでは、ライン単位での露光制御を行なおうとすると、通常の読出行に関する行選択を行なうための垂直走査回路と、シャッタ行に関する行選択を行なうための垂直走査回路とを個別に設けなければならず、回路規模が大きくなるので、この第１実施形態の仕組みがなす効果は大きい。

図６は、第１実施形態の電子シャッタ動作による露光時間制御の状態を示す図である。ここで、図６（Ａ）は、電荷蓄積期間（シャッタ時間）Δｓがフレーム間で変動しない場合の垂直アドレスのアクセス状況を示している。一方、図６（Ｂ）は、電荷蓄積期間Δｓがフレーム間で変動する場合の垂直アドレスのアクセス状況を示している。図６（Ａ）および図６（Ｂ）において、横軸は時間、縦軸は垂直アドレスを示す。また、左側からＮ−１番目のフレーム、Ｎ番目のフレーム、Ｎ＋１番目のフレームを表している。

また、斜め右上に遷移する実線ＬＲは読出アドレス遷移を示し、斜め右上に遷移する点線ＬＳはシャッタアドレス遷移を示す。また、線分Δｓは読出行Ｖ１における電荷蓄積時間を示し、この電荷蓄積時間Δｓは、点線ＬＳ上の読出行Ｖ１と対応したシャッタアドレスから直線ＬＲ上の同一読出行Ｖ１（読出アドレス）までの期間となる。つまり、ある読出行Ｖ１に関しては、電荷生成部４３２の電荷蓄積に対してリセット動作を加えるシャッタ時点Ｔstから、その電荷生成部４３２から信号電荷を読み出す時点Ｔrdまでの時間が電荷蓄積時間Δｓとなる。

たとえば、Ｎ番目のフレームの読出しに対する電荷蓄積時間Δｓは、線分Δｓ_Nで規定される。他方、Ｎ＋１番目のフレームの読出しに対する電荷蓄積時間は、線分Δｓ_N+1で規定される。基本的には、図５でも説明したように、読出画素アドレス行Ｒが設定されることでフレーム画像が読み出される１フレーム期間内において、Ｎ番目のフレーム画像を読み出すための読出画素アドレス行Ｒ_Nを設定して画素信号を読み出す時点には、電荷蓄積時間Δｓ経過後の読出し対象となる当該Ｎ番目のフレーム用のシャッタ画素アドレス行Ｓ_N（ｔ１のとき）もしくは次のＮ＋１番目のフレーム用のシャッタ画素アドレス行Ｓ_N+1（ｔ２のとき）を、読出画素アドレス行Ｒ_Nとの間で時分割で設定することになる。

ここで、図６（Ａ）では、何れのフレームにおいても電荷蓄積時間Δｓが一定（Δｓ_N≠Δｓ_N+1）である。このように、電荷蓄積時間にフレーム間で変化がない場合、図５に示したような２スロット型の時分割アドレス指定の手法を採用した場合でも、Ｎ番目のフレーム画像を読み出すための読出画素アドレス行Ｒと、電荷蓄積時間Δｓ経過後に読出し対象となる行（シャッタ行）を示すシャッタ画素アドレス行Ｓ_NもしくはＳ_N+1を時分割でアドレス指定することができるので、無効フレーム（捨てフレーム）が発生することなく全てのフレームで正常な画像を取り込むことができる。

一方、図６（Ｂ）では、蓄積時間が短いフレームから長いフレームに遷移する場合を示している。光学絞りを使用した露光制御ではなく、電子シャッタ機能を用いて電荷蓄積時間を制御することで露光制御を行なおうとすると、電荷蓄積時間（シャッタ時間）がフレーム間で連続的に変化する（Δｓ_N≠Δｓ_N+1）ことが頻繁に起こり得る。

ここで、たとえば、Ｎ番目のフレームの蓄積時間Δｓ_NがＮ＋１番目のフレームの蓄積時間Δｓ_N+1よりも短い（Δｓ_N＜Δｓ_N+1）ときには、Ｎ番目のフレーム中のある期間（ｔ３〜ｔ４間の任意の時点）については、読出画素アドレス行Ｒ_Nを設定して画素信号を読み出す時点には、電荷蓄積時間Δｓ経過後の読出し対象となる当該Ｎ番目のフレーム用のシャッタ画素アドレス行Ｓ_Nと次のＮ＋１番目のフレーム用のシャッタ画素アドレス行Ｓ_N+1といった２つのシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1上の２つのアドレス）を時分割でアドレス指定せざるを得なくなる重なり期間が生じてしまう。

実際の所は、図５に示したような２スロット型の時分割アドレス指定の手法では対応できず、２つのシャッタアドレスＳ_N，Ｓ_N+1のうちの何れか一方のみした設定できないので、蓄積時間異常が発生する（詳細については第２実施形態で説明する）。したがって、図５に示したような２スロット型の時分割アドレス指定の手法のままでは、この蓄積時間異常のフレームの画像を使わないように、無効フレーム（捨てフレーム）として処理する必要がある。

これに対応して、図１に示した外部回路４９７では、無効フレームを無画像フレームにして出力することも考えられるが、有効画像が連続フレームとして出力されるように、デジタル信号処理部９７６は、無効フレームについては、フレームバッファ９７４に記憶しておいた当該無効フレームよりも１フレーム前のフレーム画像に置き換えて出力するようにするのがよい。

＜露光時間制御機能；第２実施形態（基本その２）＞
図７は、露光時間制御機能の第２実施形態を説明する図である。この図７では、第１実施形態の図５と図６とを対応付けて１つの図面で示している。

この第２実施形態の露光時間制御機能は、露光時間制御機能の基本その１に対する変形例（基本その２）であって、第１実施形態における蓄積時間異常の発生に対処するものであり、シームレスシャッタ方式と呼ぶ態様である。

ここで、「シームレスシャッタ方式」とは、電子シャッタ機能を用いて電荷蓄積時間を制御することで露光制御を行なおうとする場合に、電荷蓄積時間（シャッタ時間）がフレーム間で連続的に変化する場合でも、無効フレーム（捨てフレーム）を発生させることなく、連続した画像データの取込みを可能とするものである。

図７（Ａ）において、読出画素アドレス行Ｒ_Nを設定して画素信号を読み出す時点に、電荷蓄積時間Δｓ経過後の読出し対象となる２つのシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1上の２つのアドレス）を時分割でアドレス指定せざるを得なくなる重なり期間（ｔ３〜ｔ４）に入った読出時点Ｔrdのとき、たとえばＮ＋１番目のシャッタアドレス（点線ＬＳ_N+1上のアドレス）の設定の方を優先する場合を考える。

このときには、一方のシャッタアドレスＳ_N+1が駆動信号操作部４１６のアドレス生成機能部から出力されると、他方のシャッタアドレス（点線ＬＳ_N上のアドレス）の設定が中断されて、重なり期間（ｔ３〜ｔ４）に該当する読出行Ｒ_Nの電荷蓄積時間が図に示すように、Ｎ−１番目のフレームについての読出画素アドレス行Ｒ_N-1の設定時点からＮ番目のフレームについての読出画素アドレス行Ｒ_Nの設定時点まで（１フレーム期間に略等しい）と、本来Ｎ番目のフレームに設定すべき電荷蓄積時間Δｓ_Nよりも長くなってしまう。

これにより、Ｎ番目のフレームで読み出した絵を見ると途中から明るくなっており、利用できない絵となる。そのため、このＮ番目のフレームを無効フレーム（捨てフレーム）として捨てなければいけなくなる。これは、図５や図７（Ｂ）に示すように、シャッタ画素アドレス行Ｓを指定するアドレススロットとしては１つしか用意されていないためである。

そこで、この第２実施形態では、シャッタ画素アドレスを指定するアドレススロット数を“１”だけでなく“２”以上の複数にも適宜変更可能にする。そして、蓄積時間が短いフレームから長いフレームに遷移する場合において、重なり期間以外、すなわちＮ番目のフレームの始点ｔｓから重なり期間の始点ｔ３まで（ｔｓ〜ｔ３）と重なり期間の終点ｔ４からＮ番目のフレームの終点ｔｅまで（ｔ４〜ｔｅ）は、図７（Ｂ）および図７（Ｃ）に示すように、第１実施形態と同様にシャッタ画素アドレス行Ｓを指定するアドレススロットを１つとして、期間ｔｓ〜ｔ３ではシャッタ画素アドレス行Ｓ_Nを指定し（図７（Ｂ））、期間ｔ４〜ｔｅではシャッタ画素アドレス行Ｓ_N+1を指定する（図７（Ｃ））。

また、２つのシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1）を時分割でアドレス指定せざるを得なくなる重なり期間（ｔ３〜ｔ４）に入ったときには、図７（Ｄ）に示すように、シャッタ画素アドレス行Ｓを指定するアドレススロットを複数（具体的には２つ）とし、そのシャッタ画素アドレス行Ｓ用の複数のスロットを使って、２つのシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1上の２つのアドレス）を時分割で設定する。こうすることで、シャッタアドレス遷移の重なりを許し、捨てフレームの発生を抑えることができる。

なお、２つのシャッタ画素アドレス行を時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、図中で、括弧書き無しと括弧書き有りとで示すように、２つのシャッタアドレス（Ｓ_N，Ｓ_N+1）の指定自体はどちらが先でもかまわない。もちろん、さらに読出画素アドレス行Ｒとの関係においても３つのアドレスを時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、何れを先にアドレス指定するかは任意であり、たとえば先にシャッタ画素アドレス行Ｓ_Nを指定してから読出画素アドレス行Ｒを指定し、その後にシャッタ画素アドレス行Ｓ_N+1を指定してもよい。

ブルーミング抑制用のシャッタ動作を行う行を駆動する際には、その選択されたブルーミング抑制シャッタ行についての電荷蓄積経過後に、アドレス選択回路５４６は、設定されたブルーミング抑制シャッタ画素アドレス行Ｓblに基づき、そのブルーミング抑制シャッタ行の次の行との境界の水平ブランキング期間ＨＢ内で、電荷掃出し用の転送ゲートパルスＴＲＧｓblを読出選択用トランジスタ４３４に供給するようにする（後述する図１４を参照）。

なお、正確には、重なり期間が生じる遷移フレームでは、複数のシャッタアドレスを時分割で設定する時間が必要になるので、単一のシャッタアドレスを設定する場合に比べて、電荷蓄積時間がＳ_NもしくはＳ_N+1の設定時間間隔分だけ短くなってしまう。しかしながら、割合としては、１水平走査期間内のさらにブランキング期間中のごく一部の期間であり、極めて短いために、絵として問題にはならない。

＜露光時間制御機能；第３実施形態；ブルーミング抑制シャッタ機能付き（その１）＞
図８〜図１０および図１１は、露光時間制御機能の第３実施形態を説明する図である。この第３実施形態は、ブルーミング抑制用のシャッタ機能を追加した態様であり、第１実施形態に対する変形例として示している、すなわち、電荷蓄積期間（シャッタ時間）が、フレーム間で変動しない場合で示している。

図２に示したように、単位画素４０３は、入射した光を電子に変換するフォトダイオード（ＰＤ）などでなる電荷生成部４３２と、この電荷生成部４３２で生成された信号電荷を垂直信号線４１８を介してカラム処理部４２０側に読み出すトランジスタ回路で構成された画素信号生成部４０５とで構成されている。

電荷生成部４３２は、入射した光の総量に応じて光電変換して信号電荷（たとえは電子）を生成し蓄積して行くが、蓄積可能な容量には限界があるので、入射光強度が強いときや電荷蓄積時間が長いときには、限界値を超えて光電変換された信号電荷が蓄積領域から溢れ出る。溢れた大部分の信号電荷は、基板側に流れて行くようにデバイスを設計するのであるが、近年の微細化の進展によって、隣接する画素同士の距離が近くなり、その結果、溢れた信号電荷のうち、隣接画素に飛び込む割合が増える。

たとえば、グリーン（Ｇ）の光が多量に入射し、それに比べて、赤（Ｒ）の光が少なかったとする。この場合、カメラシステムの絞りを開けるなどして、入射光量を増やして行くと先ず、緑の画素の電荷生成部４３２が信号電荷で一杯になり飽和状態となるので、そこから溢れた信号電荷は、赤の電荷生成部４３２にも飛び込むことになる。この現象を、緑から赤にブルーミングが起こったと呼ぶ。

一方、実際に読み出す単位画素４０３では、電荷生成部４３２から信号電荷を読み出した後、次に信号電荷を読み出すまでにどれだけの光が信号電荷に変換されたかで、その単位画素４０３の信号レベル（輝度）が決まる。

電子シャッタ動作時には、電荷掃捨て用の電荷生成部４３２に対するリセット処理から、実際に信号電荷を垂直信号線４１８側に読み出すまでが問題となる。したがって、ブルーミング現象の抑制のためには、このシャッタ動作時のリセット時点から読出しまでの間に、隣接画素から飛び込んでくる信号電荷の量を如何に少なくできるかが肝要である。

そこで、注目している単位画素４０３ａに隣接している溢れる可能性のある単位画素４０３ｂに対して、予め予備的な画素リセットを行ない、注目している単位画素４０３ａへ単位画素４０３ｂから過剰電荷が溢れる影響を最小にする。この隣接画素に対する予備的な画素リセット動作を「ブルーミング対策シャッタを行なう」と呼ぶ。

たとえば、デジタルスチルカメラでは、静止画を撮り込む前に、通常、小画面のたとえば液晶モニタに動画（被写体画像）を映し出して被写体を確認（モニタリング）する作業が行なわれる。この被写体を確認している段階（モニタリングモード）では、液晶モニタの画素数に応じた荒い画像（低解像度の画像）でよいので、画素情報の間引き処理が行なわれる。また、デジタルスチルカメラなどの携帯機器における画像伝送では、送信のデータレートが限られている。したがって、静止画については高精細な画像を得るために全画素の画素情報を伝送し、動画については画素情報を間引きすることによって情報量を減少させて伝送するべく、画素情報の間引き処理が行なわれる。

垂直方向についての画素情報の間引き処理では、実際に使用する行を間引く処理が行なわれる。この場合、イメージセンサから画素情報を全画素分（全行分）読み出した後、外部の信号処理系で画素情報を行単位で間引く方法と、単位画素４０３からの画素信号の読出し自体を行単位で間引く方法の何れかを採ることが考えられる。

図８〜図１０および図１１は、後者の場合の間引き処理方法の概要を説明する図である。単位画素４０３からの画素信号の読出し自体を行単位で間引く場合、読出し行に対しての間引き行を一意に特定することができる。

図８に示す例では１行間引きの例で示しているが、この場合、１行置きに読出行と間引き行とが配される。単純な間引き読みにすると、間引き行に対しては、複数のフレームに亘って信号電荷の継続的な蓄積があるものの読出しが行なわれないので、そのままでは隣接する読出行に過剰電荷が溢れることになる。

この問題を解消するべく、図８に示すように、読出行ｎの単位画素４０３から信号電荷を読み出す前に、隣接する（走査方向の何れか一方側で十分）間引き行ｎに対応したシャッタ行（特にブルーミングＢＬ抑制行あるいは過剰電荷掃出アドレス行と呼ぶ）の単位画素４０３を電子シャッタ機能を使って、予備的な画素リセット動作（ブルーミング対策シャッタ）を行なう。走査方向の他方側のＢＬ抑制行に関しては、次の読出行ｎ＋１でのブルーミング対策シャッタによって過剰電荷の発生を抑制できる。

このためには、図１１に第３実施形態の露光時間制御機能におけるアドレス指定用のデータ遷移を示すように、通常のシャッタ行Ｓの指定に加えて、ブルーミング対策シャッタ行Ｓblの指定も必要となる。すなわち、水平ブランキング期間内において、読出画素アドレス行Ｒを指定するスロットと通常のシャッタ画素アドレス行Ｓを指定するスロットとブルーミング対策シャッタ画素アドレス行Ｓbl（行単位での指定）を指定するスロットを用意した３スロット型の時分割アドレス指定の手法を採用する。要するに、シャッタ行のアドレス指定として、通常のシャッタ行Ｓとブルーミング対策シャッタ行Ｓblとを時分割で発行する。

なお、２種類のシャッタ画素アドレス行Ｓ，Ｓblを時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、アドレス設定自体はどちらが先でもかまわない。もちろん、さらに読出画素アドレス行Ｒとの関係においても３つのアドレスを時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、何れを先にアドレス指定するかは任意であり、たとえば図中の最下部に示すように、先にシャッタ画素アドレス行Ｓblを指定してから読出画素アドレス行Ｒを指定し、その後にシャッタ画素アドレス行Ｓを指定してもよい。

図９，図１０に示すように、Ｎ番目のフレーム中のある時点で読出画素アドレス行Ｒ_Nを設定して画素信号を読み出すときには、電荷蓄積時間Δｓ経過後の読出し対象となる当該Ｎ番目のフレーム用のシャッタ画素アドレス（点線ＬＳもしくはＬＳ_N+1上のアドレス）およびブルーミング対策用のシャッタアドレス（一点鎖線ＬＳbl_N，ＬＳbl_N+1上のアドレス）を時分割でアドレス指定することになる。

こうすることで、単一の垂直走査回路（選択回路）で読出行と通常のシャッタ行とブルーミング対策シャッタ行のアドレス指定を行なうことができる。垂直走査回路を個別に用意する必要がある特許文献１などの従来の方式と比べて、回路構成を簡易にでき、レイアウト面積を小さくでき、ＬＳＩ実装時のチップ面積を小さくできる。

垂直走査部４１４自体に対しては一切のハードウエア的な変更を加えずに、アドレス指定用のスロットを増やすだけで対応が可能であり、品種の変更やブルーミング対策モードを追加変更する際には、垂直走査部４１４に対する駆動信号操作部４１６からのアドレス指定用の論理変更だけで対応できるため、ソフトウエア的な変更で対処できるのでその変更が容易であり、品種展開に有利である。

なお、ブルーミング対策シャッタ行Ｓblを如何様に指定するかに関しては、読出行に隣接する走査方向上流側と下流側の間引き行を対象にブルーミング抑制用のシャッタを掛ければよい。ただし、実際には、読出行が順に走査されていくので、上流側と下流側の双方にブルーミング抑制用のシャッタを掛ける必要はなく、基本的には、以下の２つの例が考えられる。

たとえば、図９に示す第１例は、ある時点において、読出行ｎとシャッタ行ｎを指定する際、シャッタ行ｎに隣接する走査方向上流側のＢＬ抑制行１に対してブルーミング対策シャッタ用のリセット動作を行なう場合を示している。この場合、図８，図９に示すように、Ｎ番目のフレームの読出行ｎの読出時には、その読出行ｎの電荷蓄積時間がΔｓであるし、ＢＬ抑制行１の電荷蓄積時間Δbs1 もΔｓに等しくなる。よって、このＢＬ抑制行１から読出行ｎへの過剰電荷の漏込みを防止できる。

また、走査方向下流側のＢＬ抑制行２に関しては、電荷蓄積時間Δbs2 は、直前のＮ−１番目のフレームの読出行ｎ＋１用のブルーミング対策シャッタ用のリセット動作時点から読出行ｎの読出時点までとなるので、概ね１フレーム期間となり、複数フレームに亘って電荷が蓄積され続けることを回避できるので、ＢＬ抑制行２から読出行ｎへの過剰電荷の漏込みを概ね防止できると考えてよい。ただし、電荷蓄積時間Δbs2 は、電荷蓄積時間Δｓ，Δbs1に比べると長くなるので、ブルーミング対策効果はやや劣る。

一方、図１０に示す第２例は、ある時点において、読出行ｎとシャッタ行ｎを指定する際、シャッタ行ｎに隣接する走査方向下流側のＢＬ抑制行２に対してブルーミング対策シャッタ用のリセット動作を行なう場合を示している。この場合、図８，図１０に示すように、Ｎ番目のフレームの読出行ｎの読出時には、その読出行ｎの電荷蓄積時間がΔｓであるし、ＢＬ抑制行２の電荷蓄積時間Δbs2 もΔｓに等しくなる。よって、このＢＬ抑制行２から読出行ｎへの過剰電荷の漏込みを防止できる。

また、走査方向上流側のＢＬ抑制行１に関しては、電荷蓄積時間Δbs1 は、直前の読出行ｎ−１用のブルーミング対策シャッタ用のリセット動作時点から読出行ｎの読出時点までとなるので、“Δｓ＋１Ｈ≒Δｓ”期間となる。よって、ＢＬ抑制行１から読出行ｎへの過剰電荷の漏込みを防止できる。この第２例の方が、読出行ｎに隣接する両隣の間引き行からの過剰電荷の漏込みをほぼ完全に防止できる。

＜露光時間制御機能；第４実施形態；ブルーミング抑制シャッタ機能付き（その２）＞
図１２は、露光時間制御機能の第４実施形態を説明する図である。図１２では、第１実施形態の図５と図６とを対応付けて１つの図面で示している。この第４実施形態は、第３実施形態と同様に、ブルーミング抑制用のシャッタ機能を追加した態様であり、第２実施形態に対する変形例として示している。すなわち、電荷蓄積期間（シャッタ時間）が、フレーム間で変動する場合で示している。

基本的な動作は第３実施形態と同じであるが、電荷蓄積期間（シャッタ時間）がフレーム間で変動する場合には、第２実施形態で説明したことから推測されるように、Ｎ番目およびＮ＋１番目のフレーム画像を読み出すための読出画素アドレス行Ｒに対応する通常のシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1）とブルーミング抑制用のシャッタアドレス（点線ＬＳbl_N，ＬＳbl_N+1）とを時分割でアドレス指定せざるを得なくなる重なり期間が生じる。

第３実施形態のように、通常のシャッタ画素アドレス行Ｓとブルーミング抑制用のシャッタアドレスを指定するアドレススロットとしてそれぞれ１つしか用意しないと、対応できず、蓄積時間異常が発生するので、この蓄積時間異常のフレームの画像を使わないように、無効フレーム（捨てフレーム）として処理する必要がある。

そこで、この第４実施形態では、シャッタ画素アドレスを指定するアドレススロット数を“４”以上の複数にも適宜変更可能にする。そして、蓄積時間が短いフレームから長いフレームに遷移する場合において、重なり期間以外、すなわちＮ番目のフレームの始点ｔｓから重なり期間の始点ｔ３まで（ｔｓ〜ｔ３）と重なり期間の終点ｔ４からＮ番目のフレームの終点ｔｅまで（ｔ４〜ｔｅ）は、図１２（Ｂ）および図１２（Ｃ）に示すように、第３実施形態と同様にシャッタ画素アドレスを指定するアドレススロットを通常のシャッタ画素アドレス行Ｓ用とブルーミング抑制用シャッタ画素アドレス行Ｓbl用の２つとする。

そして、期間ｔｓ〜ｔ３ではシャッタ画素アドレス行Ｓ_Nおよびブルーミング抑制用シャッタ画素アドレス行Ｓbl_Nを指定し（図１２（Ｂ））、期間ｔ４〜ｔｅではシャッタ画素アドレス行Ｓ_N+1およびブルーミング抑制用シャッタ画素アドレス行Ｓbl_N+1を指定する（図１２（Ｃ））。

また、４つのシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1および一点鎖線ＬＳbl_N，ＬＳbl_N+1上のアドレス）を時分割でアドレス指定せざるを得なくなる重なり期間（ｔ３〜ｔ４）に入ったときには、図１２（Ｄ）に示すように、シャッタ画素アドレスを指定するアドレススロットを２つではなく４つとする。

そして、その４つのシャッタ画素アドレススロットを使って、４つのシャッタアドレス（点線ＬＳ_N，ＬＳ_N+1および一点鎖線ＬＳbl_N，ＬＳbl_N+1上のアドレス）を時分割で設定する。こうすることで、シャッタアドレス遷移の重なりを許し、捨てフレームの発生を抑えることができるとともに、ブルーミング抑制も可能となる。

なお、２種類および各２つのシャッタ画素アドレス行Ｓ_N，Ｓ_N+1，Ｓbl_N，Ｓbl_N+1を時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、アドレス設定自体は何れを先にするかは任意であり、図中で、括弧書き無しと括弧書き有りとで示すように、４つのシャッタアドレス（Ｓbl_NとＳ_Nの対，Ｓbl_N+1とＳ_N+1の対）の指定自体は、どちらが先でもかまわない。

さらに、読出画素アドレス行Ｒとの関係においても５つのアドレスを時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、何れを先にアドレス指定するかは任意であり、たとえば先にシャッタ画素アドレス行Ｓbl_N，Ｓbl_N+1を指定してから読出画素アドレス行Ｒを指定し、その後に通常のシャッタ画素アドレス行Ｓ_N，Ｓ_N+1を指定してもよい。

＜露光時間制御機能；第５実施形態；ノイズ抑制機能付き（その１）＞
図１３および図１４は、露光時間制御機能の第５実施形態を説明する図である。この第５実施形態の特徴部分は、上記第１〜第４実施形態の露光時間制御機能を実現するに当たって、アドレス設定時のノイズ発生を抑制する仕組みが設けられている点である。後述する第６実施形態との関係では、ソフトウエア的に対処する点に特徴がある。

すなわち、上記第１〜第４実施形態の露光時間制御機能を実現する複雑な動作を行なわせた場合、回路動作遷移に伴い、多くのノイズが発生する可能性がある。

たとえば、図１３に示すように、固体撮像素子１０は、撮像部４１０とともに、同一の半導体チップ上に、水平走査部４１２や垂直走査部４１４や駆動信号操作部４１６などが配される。ここで、垂直走査部４１４は、撮像部４１０の２＾Ｎ（“＾”はべき乗を示す）本の行の垂直制御線４１５に対して、１行ずつ対応付けられた出力ドライバ５４８を有する垂直駆動部４１４ｙと、各出力ドライバ５４８に対応付けられたデコーダ型のアドレス選択回路５４６を有する垂直アドレス設定部４１４ｘとを備えている。

駆動信号操作部４１６には、アドレス選択制御信号を生成するアドレス生成回路４１７が設けられており、各アドレス選択回路５４６には、ある時点において、読出行、通常のシャッタ行、あるいはブルーミング抑制用のシャッタ行をそれぞれ１行ずつ選択するべく、Ｎ本のアドレス選択制御信号ADSEL が駆動信号操作部４１６のアドレス生成回路４１７から供給されるようになっている。

アドレス選択回路５４６は、アドレス選択制御信号ADSEL の１／０（Ｈ／Ｌ）の状態で示されるＮビットのアドレス情報を１０進数にデコードし、その１０進数で示されるアドレス行のアドレス選択回路５４６のみが、所定のタイミングで自信の出力をアクティブとする。たとえば、８ビットでアドレス選択制御信号ADSEL が表されているとき、アドレス情報が“０００００００１”である場合には、１行目のアドレス選択回路５４６のみが所定のタイミングで出力をアクティブにする。なお、このデコード処理は、読出行Ｒ、シャッタ行Ｓ、ブルーミング抑制用シャッタ行Ｓblのそれぞれについてなされる。

所定のタイミングとしては、本実施形態のように、いわゆるローリングシャッタとなる１水平走査期間を１単位とする行単位での露光時間制御とする場合であれば、アドレス選択制御信号ADSEL のアドレスデータの遷移のタイミングとほぼ同じでよく、デコード結果を即時に出力する形態を採ることができる。

この場合、アドレス選択回路５４６は、読出行に関する制御パルスとして、アクティブ期間が読出画素アドレス行Ｒのデータ期間とほぼ等しい読出画素アドレス行Ｒをデコードしたままの垂直選択信号ＳＥＬを出力する。またアドレス選択回路５４６は、転送ゲートパルスＴＲＧｎやリセットパルスＲＳＴｎに関しては、それぞれのアクティブ期間が、垂直選択信号ＳＥＬのアクティブ期間内の所定位置で所定期間アクティブとなるように出力すればよい。

また、アドレス選択回路５４６は、シャッタ行（電荷蓄積時間調整用やブルーミング抑制用の双方を含む）に関する制御パルスとして、アクティブ期間がシャッタ画素アドレス行Ｓ，Ｓblのデータ期間とほぼ等しい、シャッタ画素アドレス行Ｓをデコードしたままの転送ゲートパルスＴＲＧｓやシャッタ画素アドレス行Ｓblをデコードしたままの転送ゲートパルスＴＲＧｓblを出力する。

もちろん、アドレス選択回路５４６は、デコード結果を波形整形した後に出力することも可能であり、垂直選択信号ＳＥＬや各シャッタ用の転送ゲートパルスＴＲＧｓ，ＴＲＧｓblのアクティブ期間が、それぞれのアドレスデータ期間幅よりも狭くすることは可能である。

ここで、アドレス選択制御信号ADSEL はＮ本であるのに対して、アドレス選択回路５４６は２＾Ｎ個存在し、何れもが常時アドレス選択動作を並行して行なう必要があるので、その全てのアドレス選択回路５４６に対して、Ｎ本のアドレス選択制御信号ADSEL を共通に供給する必要があり、アドレス選択制御信号ADSEL の負荷が重たくなる。

このため、駆動信号操作部４１６のアドレス生成回路４１７と各アドレス選択回路５４６との間の垂直アドレス選択制御信号線Ｊ４１４上には、アドレスドライバ５４２を有する駆動部５４０が設けられている。駆動部５４０は、アドレス選択回路５４６入力側に配され、駆動信号操作部４１６から供給されるアドレス選択制御信号（アドレスデータ）をバッファリングしてアドレス選択回路５４６に供給するようになっている。

垂直走査部４１４や駆動信号操作部４１６や撮像部４１０などのチップ内の各機能部には、半導体チップの外部から電源供給する電源パッドＰ１００および接地パッドＰ１０２から電源線Ｌ１００および接地線Ｌ１０２（纏めて内部電源供給線とも呼ぶ）を介して電源供給されるようになっている。電源パッドＰ１００および接地パッドＰ１０２には、チップ外部に設けられた電源回路６００から電源線Ｌ１１０および接地線Ｌ１１２（纏めて外部電源供給線とも呼ぶ）を介して電源供給される。

なお、詳細には、たとえば垂直走査部４１４について見れば、その内部でさらに、駆動部５４０、垂直アドレス設定部４１４ｘ、垂直駆動部４１４ｙのそれぞれに、電源パッドＰ１００_414および接地パッドＰ１０２_414から個別に電源供給するようにする。いわゆるポイントアースの考え方である。さらに好ましくは、垂直走査部４１４用の電源パッドＰ１００_414および接地パッドＰ１０２_414からではなく、大元の電源パッドＰ１００および接地パッドＰ１０２から個別に電源供給することで、ポイントアースの考え方をより完全にするのがよい。

ここで、垂直走査部４１４の駆動部５４０の各アドレスドライバ５４２でアドレス設定時にドライブ電流に変化があると、そのドライブ電流の変化すなわちスパイク電流が、電源パッドＰ１００，Ｐ１０２と各アドレスドライバ５４２間の、電源供給用のチップ内部の電源線Ｌ１００_540，Ｌ１０２_540やチップ外部の電源線Ｌ１００_600，Ｌ１０２_600に流れ、その電源線Ｌ１００_540，Ｌ１０２_540，Ｌ１００_600，Ｌ１０２_600が持つインダク成分によって、電源回路６００から出力される電源電圧出力Ｖddに逆方向起電力が発生し、ノイズの大きな要素となる。

特に、たとえば読出行Ｒからシャッタ行Ｓへのアドレスデータの遷移時やシャッタ行Ｓからブルーミング抑制用シャッタ行Ｓblへのアドレスデータの遷移時など、アドレスデータの遷移時にスパイク電流が発生すると、画面上では、電源供給線が持つインダクタンス成分によってリンギング状の大きなノイズが発生する可能性がある。

垂直駆動部４１４ｙの出力ドライバ５４８も、１行分の全単位画素４０３を駆動するので、負荷は重たいが、信号電荷の読出処理は有効画像領域外となる水平ブランキング期間内に行なうようにするので、スパイク電流が発生したとしても、画面上にリンギング状の大きなノイズが発生することはないと考えてよい。

そこで、この第５実施形態では、単位画素４０３から画素信号を垂直信号線４１８側に読み出す一連の駆動タイミング期間におけるノイズに弱い期間には、ノイズの発生元となるアドレスドライバ５４２におけるアドレス制御情報の遷移を行なわせないようにする。このためには、アドレス設定時のデータ遷移のタイミングが、ノイズに弱い期間、具体的には、画素信号の読出し期間に入り込まないようにする。画素信号の読出し期間中は、アドレスドライバ５４２へのアドレス選択制御信号ADSEL を変化させないことにより、垂直走査部４１４によってスパイク電流が発生することを防ぐのである。

たとえば、図１４には、図５に示した制御データ中のアドレス選択制御信号の振る舞いと対応付けて、単位画素４０３に対する駆動タイミングチャートが示されている。

読出行では、読出行Ｒの指定に対応する行の垂直選択信号ＳＥＬがアクティブとなり、その行の全画素が画素信号の垂直信号線４１８への読出しが可能な状態となる。したがって、この垂直選択信号ＳＥＬがアクティブ状態にある期間（ｔ１０〜ｔ２０）のは、デコーダ型の垂直走査部４１４の内部状態を、画素信号の読出期間中には変化させないようにする。

特に、リセットトランジスタ４３６へのリセットパルスがアクティブとなりサンプルパルスＳＨＤによって信号レベルＳsig の検出が完了するまでの有効読出期間（ｔ１１〜ｔ１９）には、駆動信号操作部４１６から垂直走査部４１４に供給する制御データ中のアドレス選択制御信号ADSEL の振る舞いとしては、読出行Ｒからシャッタ行Ｓへのアドレスデータの遷移やシャッタ行Ｓからブルーミング抑制用シャッタ行Ｓblへのアドレスデータの遷移が起きないように、つまりアドレス選択制御信号ADSEL を変化させないようにする。

具体的には、読出処理完了後のｔ２０（好ましくはｔ２８）〜ｔ３０で読出行Ｒからシャッタ行Ｓへのアドレスデータ遷移を行ない、その後のｔ３８〜ｔ４０でシャッタ行Ｓからブルーミング抑制用シャッタ行Ｓblへのアドレスデータ遷移を行なうようにする。これにより、ノイズに弱い画素信号の読出期間中には、垂直走査部４１４内部のアドレスドライバ５４２によるドライブ電流の大きな変化すなわちスパイク電流が読出期間中に発生することを防ぐ。

なお、駆動信号操作部４１６は、アドレス選択制御信号ADSEL の遷移が読出期間外、特に有効読出期間（ｔ１１〜ｔ１９）外となるように、各アドレスを時分割で設定して対応する単位画素４０３を所定タイミングで駆動できればよく、その限りにおいて何れを先にアドレス指定するかは任意である。たとえば図１４の最下部に示すように、先にシャッタ画素アドレス行Ｓblを指定してから読出画素アドレス行Ｒを指定し、その後に通常のシャッタ画素アドレス行Ｓを指定してもよい。

垂直走査部４１４自体に対しては一切のハードウエア的な変更を加えずに、アドレス指定時の設定タイミングを調整するだけで対応できるため、ソフトウエア的な変更で対処できるのでその対処が容易である。

＜露光時間制御機能；第６実施形態；ノイズ抑制機能付き（その２）＞
図１５は、露光時間制御機能の第６実施形態を説明する図である。この第６実施形態の特徴部分は、上記第１〜第４実施形態の露光時間制御機能を実現するに当たって、アドレス設定時のノイズ発生を抑制する仕組みが設けられている点で第５実施形態と共通するが、ハードウエア的に対処する点に特徴がある。

ここで、ハードウエア的にノイズ対策を行なうに際しては、ノイズが発生した際に、そのノイズを速やかに減少させる仕組みをハードウエア的に設ける。そのために、チップ外部の電源回路６００から駆動部５４０へ電源を供給するための電源供給線を通常配線よりも高抵抗値で形成されるようにする。具体的には、電源回路６００と垂直走査部４１４との間の電源供給線上の抵抗値が、通常の電源供給線の配線抵抗よりも大きな抵抗値となるようにすることで、その抵抗要素をダンピング抵抗として機能させる。つまり、内部電源供給線上に抵抗要素を意図的に設け、抵抗要素をダンピング抵抗として機能させる。

たとえば、垂直走査部４１４への電源供給線、特にアドレスドライバ５４２への内部電源供給線を、その抵抗値が通常の配線抵抗よりも大きな抵抗値を持つようにすることで、内部電源供給線が持つ抵抗要素をダンピング抵抗として機能させる。電源供給線上にダンピング抵抗を設けることで、電源供給線が持つインダクタンス成分によって発生するリンギングを速やかに収束させるのである。

たとえば、図１５に示すように、スパイク電流が発生する可能性のある電源線Ｌ１００_414および接地線Ｌ１０２_414は、垂直走査部４１４以外の機能部（水平走査部４１２や駆動信号操作部４１６）とは別系統で電源パッドＰ１００および接地パッドＰ１０２まで専用配線で接続しておく。

なお、さらに好ましくは、特にアドレスドライバ５４２用の電源線Ｌ１００_540および接地線Ｌ１０２_540は、垂直走査部４１４内の他の機能部とも別系統で電源パッドＰ１００および接地パッドＰ１０２まで専用配線で接続しておくのがよい。これは、ポイントアースの考え方を採用して、本質的に、ノイズに強い配線状態としておくことを意味する。

そして、電源パッドＰ１００_414や接地パッドＰ１０２_414からの駆動部５４０用の電源線Ｌ１００_540の抵抗値Ｒ１００_540や接地線Ｌ１０２_540の抵抗値Ｒ１０２_540を、一般的な配線手法を採ったときの抵抗値よりも意図的に大きくする。好ましくは、大元の電源パッドＰ１００からアドレスドライバ５４２の電源パッドＰ１００_540への電源線Ｌ１００_540の抵抗値Ｒ１００_540および／または大元の接地パッドＰ１０２からアドレスドライバ５４２の接地パッドＰ１０２_540への接地線Ｌ１０２_540の抵抗値Ｒ１０２_540を、一般的な配線手法を採ったときの抵抗値よりも意図的に大きくする。

意図的に抵抗値Ｒ１００_540，Ｒ１０２_540を通常配線よりも大きくするには、チップ内で抵抗要素を作り込むが如く積極的に抵抗を、大元の電源パッドＰ１００とアドレスドライバ５４２用の電源パッドＰ１００_540や大元の接地パッドＰ１０２とアドレスドライバ５４２用の接地パッドＰ１０２_540との間に作り込む第１の手法を採ることができる。この場合、ダンピング抵抗をなす真の抵抗値Ｒ１００_540，Ｒ１０２_540は、積極的に作り込まれた抵抗要素が持つ抵抗値と、電源供給線自体が持つ配線抵抗による寄生成分との合成値である。

あるいは、内部電源供給線自体が持つ抵抗要素をダンピング抵抗として機能させる第２の手法を採ることができる。このためには、通常の電源供給線用の材料とは異なる、より大きなシート抵抗を持つ材料で配線するなどして、電源線Ｌ１００_540や接地線Ｌ１０２_540自体を意図的に、通常の電源供給線の配線抵抗よりも大きな抵抗値となるようにする。つまり、大元の電源パッドＰ１００からアドレスドライバ５４２および／または大元の接地パッドＰ１０２からアドレスドライバ５４２用の接地パッドＰ１０２_540までの間の電源供給線上に、配線抵抗を用いて意識的にダンピング抵抗を形成するのである。

なお、各抵抗値Ｒ１００_540，Ｒ１０２_540（ダンピング抵抗値）が大きいほどノイズ抑制効果が高まる。ただし、電源供給線上に大きな抵抗値を設けると、垂直走査部４１４（あるいはアドレスドライバ５４２）に実際に供給される電源電圧が低下する現象いわゆる挿入ロスが発生するので、各抵抗値Ｒ１００_540，Ｒ１０２_540の大きさは過度に大きくすることはできず、挿入ロスとノイズ抑制効果の双方の観点から適切な抵抗値を決める必要があり、たとえば、数オーム程度にするのが適当である。

なお上記説明では、ポイントアースの考え方を採用して、垂直走査部４１４用の電源線Ｌ１００_414および接地線Ｌ１０２_414、特にアドレスドライバ５４２用の電源線Ｌ１００_540および接地線Ｌ１０２_540を、他の機能部とは別系統で電源供給するようにしていたが、このことは、内部電源供給線上に抵抗要素を意図的に設け、この抵抗要素をダンピング抵抗として機能させるに当たっての必須要件ではない。

たとえば、垂直走査部４１４内で、アドレスドライバ５４２用の電源線Ｌ１００_540および接地線Ｌ１０２_540を他の機能部（垂直アドレス設定部４１４ｘおよび垂直駆動部４１４ｙ）とは別系統にするのではなく、垂直走査部４１４全体として、電源線Ｌ１００_414および接地線Ｌ１０２_414を、垂直走査部４１４以外の他の機能部（水平走査部４１２や撮像部４１０など）とは別系統で電源供給するようにしてもよい。あるいは、垂直走査部４１４以外の他の機能部（水平走査部４１２や撮像部４１０など）にも共通にダンピング抵抗を介して電源供給されるようにしてもよい。

＜露光時間制御機能；第７実施形態；１Ｈ期間内の露光時間制御＞
図１６および図１７は、露光時間制御機能の第７実施形態を説明する図である。上記第１〜第４実施形態での露光時間制御機能による電荷蓄積時間の調整制御はいわゆるローリングシャッタとなる１水平走査期間を１単位とする行単位での露光時間制御であった。これに対して、第７実施形態の露光時間制御機能は、１水平走査期間より短い電荷蓄積時間を単位とする電子シャッタ動作に対応するものである。

具体的には、図１６に示す第１例のように、シャッタ行位置を読出行位置と同じに設定し、水平方向のシャッタ画素アドレス位置Ｓｈに対応する１水平走査期間内の所定タイミングＴｓで転送ゲートパルスＴＲＧｓを発して電荷生成部４３２に蓄積されている信号電荷をフローティングディフュージョン４３８に読み出すことで電荷生成部４３２をリセットする。

そしてこの後に、次の水平ブランキング期間の読出しタイミング、具体的には、読出画素アドレス行Ｒに対応するリセットパルスＲＳＴｎがアクティブとなる期間までを信号取得用の電荷蓄積時間Ｔstg とし、読出しタイミングにて、垂直選択信号ＳＥＬ、リセットパルスＲＳＴｎ、および転送ゲートパルスＴＲＧｎを所定の順に発することで、電荷蓄積時間Ｔstg で生成された信号電荷Ｑsig に基づく電圧信号Ｓsig を取得するようにすればよい。

要するに、単位画素４０３からの画素信号をサンプリングし、順次、その画素信号を水平走査方向に転送する期間中の所定タイミングで電荷生成部４３２をリセットすることにより、１水平走査期間よりも短い露光時間を単位とする電子シャッタ動作を実現する。

つまり、シャッタ動作を行う画素を選択する際に、そのシャッタ動作を行う画素のシャッタ行を読出行と同じに設定し、その選択された読出行（シャッタ行）について、シャッタ動作を行なう画素を画素単位で水平方向に選択して不要電荷の排出を行なわせ、所定時間Ｔｓ経過後にその読出行（シャッタ行）の画素信号を読み出す。

これらの読出アドレス行Ｒや水平方向のシャッタ画素アドレス位置Ｓｈを駆動信号操作部４１６からアドレス選択回路５４６に指定するには、先ず１水平走査期間よりも短い露光時間を単位とする電子シャッタ動作モードであることをアドレス選択回路５４６に通知するとともに、図５に示したことと同様に、読出画素アドレス行Ｒを指定するスロットとシャッタ画素アドレス位置Ｓｈを指定するスロットを用意した２スロット型の時分割アドレス指定の手法を採用すればよい。要するに、読出行（シャッタ行を兼ねる）とそのシャッタ行の水平方向のアドレス指定を行なうに当たり、水平ブランキング期間ＨＢ内で時分割でアドレス情報を発行するという点においては第１実施形態などと同様の仕組みを採用すればよいのである。

そして、アドレス選択回路５４６は、設定された各アドレス情報に基づき、水平転送期間Ｈscan内のシャッタ画素アドレス位置Ｓｈで指定されたシャッタタイミングにて電荷掃出し用の転送ゲートパルスＴＲＧｓｈを読出選択用トランジスタ４３４に供給するようにして、その直後（読出行の次の行との境界）の水平ブランキング期間ＨＢ内で、信号電荷読出用の通常の垂直選択信号ＳＥＬ、リセットパルスＲＳＴｎ、および転送ゲートパルスＴＲＧｎを単位画素４０３の各トランジスタ４３４，４３６，４４０に供給するようにする。

ハードウエア的な対処を必要とする特許文献１に記載の仕組みに対して、この第７実施形態の仕組みは、ハードウエア的な対処が基本的には不要である点で、回路規模を特許文献１に記載の仕組みよりも大幅に小さくできる点で非常に優れている。

すなわち、特許文献１に記載の仕組みでは、ライン単位での露光制御を行なおうとすると、通常の読出行に関する行選択を行なうための垂直走査回路と、シャッタ行に関する行選択を行なうための垂直走査回路とを個別に設けなければならない。加えて、１Ｈ期間よりも短い時間単位で露光制御を行なおうとすると、通常の読出列に関する列選択を行なうための水平走査回路と、シャッタ列に関する列選択を行なうための水平走査回路とを個別に設けなければならず、回路規模が非常に大きくなるので、この第７実施形態の仕組みがなす効果は非常に大きい。

なお、ここでは露光制御用の通常のシャッタ動作について説明したが、ブルーミング抑制用のシャッタ動作に関しても同様に、１水平走査期間よりも短い制御を行なうことができる。また、ブルーミング抑制用のシャッタ動作に関してはライン単位で制御しつつ、露光制御用の通常のシャッタ動作に関してのみ、１水平走査期間よりも短い制御を行なうこともできる。

また、上記説明では、シャッタ動作を行う画素のシャッタ行を読出行と同じに設定することで、電荷蓄積時間を１水平走査期間よりも短くしていたが、第１実施形態のようなライン単位での電荷蓄積時間の制御と、上記で説明した１水平走査期間よりも短い時間単位での電荷蓄積時間の制御とを組み合わせることもできる。

たとえば、シャッタ動作を行なう画素を行単位で選択し、第１の電荷蓄積時間Δｓが経過後にその画素行を信号を読み出す読出行として選択し、その選択された読出行についてシャッタ動作を行なう画素を水平方向に画素単位で選択し、第２の露光時間Ｔｓが経過後にその画素の信号を読み出すようにすればよい。

このためには、たとえば図１７に示す第２例のように、読出画素アドレス行Ｒを指定するスロットと垂直方向（列方向）のシャッタ画素アドレス行Ｓｖ（行位置）を指定するスロットと水平方向（行方向）のシャッタ画素アドレス位置Ｓｈ（列位置）を指定するスロットを用意した３スロット型の時分割アドレス指定の手法を採用すればよい。」
要するに、読出行とシャッタ行とそのシャッタ行の水平方向のアドレス指定を行なうに当たり、水平ブランキング期間ＨＢ内で時分割でアドレス情報を発行するという点においては第１実施形態などと同様の仕組みを採用すればよいのである。

こうすることで、シャッタ画素アドレス行Ｓｖによってライン単位で電荷蓄積時間が制御されるΔｓと、シャッタ画素アドレス位置Ｓｈによって１水平走査期間よりも短い時間単位で電荷蓄積時間が制御されるＴｓとの合成値Δ（＝Δｓ＋Ｔｓ）を単位とする電子シャッタ動作を実現することができるようになる。

読出行とシャッタ行とを同じにして全ラインについて１水平走査期間よりも短い時間単位で電荷蓄積時間Ｔｓを制御するのが第１例であるのに対して、読出行とシャッタ行とを引離すことで、ある特定のラインについて１水平走査期間よりも短い時間単位で電荷蓄積時間Ｔｓを制御することで、読出行とシャッタ行との間の期間で規定される電荷蓄積時間Δｓと１水平走査期間よりも短い時間単位での電荷蓄積時間Ｔｓとの合成時間Δ（＝Δｓ＋Ｔｓ）によって電荷蓄積時間を制御するのが第２例なのである。

この場合、読出選択用トランジスタ４３４に対してシャッタ用の転送ゲートドライブパルスΦＴＲＧｓを供給するに当たり、アドレス選択回路５４６は、垂直方向シャッタ画素アドレス行Ｓｖで指定されたシャッタ行を示す転送ゲートパルスＴＲＧｖ（１Ｈ期間中アクティブとする）と、水平方向シャッタ画素アドレス位置Ｓｈで指定されたシャッタ画素位置を示す転送ゲートパルスＴＲＧｈ（基本的には毎ライン出力される）との論理積（ＴＲＧｓｖ＆ＴＲＧｓｈ）を取り、その論理積で示された転送ゲートパルスＴＲＧｓを転送駆動バッファ４５４に供給すればよい。こうすることで、論理積（ＴＲＧｓｖ＆ＴＲＧｓｈ）で示される転送ゲートパルスＴＲＧｓが供給されたシャッタ行が次に読出行に指定されるまでに経過する時間を、その行の電荷蓄積時間Δ（＝Δｓ＋Ｔｓ）とすることができる。

以上説明したように、デコーダ型の１つの垂直走査部４１４（特にアドレス選択回路５４６）を用意し、設定すべきアドレス情報を時分割で駆動信号操作部４１６からアドレス選択回路５４６に通知する仕組みを採用することで、アドレス選択回路５４６自体に対してはハードウエア的な変更を加えずに、アドレス指定用のスロット数を増やすだけで複数のアドレス情報の設定対応が可能である。ライン単位であるのか１Ｈ期間よりも短い時間単位であるのかといった露光制御動作モードの変更や、ブルーミング対策モードを追加変更する際には、アドレス選択回路５４６に対する駆動信号操作部４１６からのアドレス指定用の論理変更だけで対応できるため、ソフトウエア的な変更で柔軟に対処できるので、その変更が容易であり、品種展開に非常に有利である。

固体撮像装置の一例であるＣＭＯＳ撮像素子の一実施形態の概略構成図である。 単位画素の一構成例と露光時間制御（電子シャッタ）機能に関わる駆動回路との関係を説明する図である。 図２に示した単位画素を駆動して画素信号を取得する手法を説明する駆動タイミングチャートである。 露光制御（電子シャッタ）機能の基本動作を説明する図である。 第１実施形態の露光時間制御機能におけるアドレス指定用のデータ遷移を説明する図である。 第１実施形態の露光時間制御の状態を示す図である。 第２実施形態の露光時間制御を説明する図である。 第３実施形態の露光時間制御（ブルーミング抑制機能付き）機能の基本動作を説明する図である。 第３実施形態の露光時間制御（ブルーミング抑制機能付き）機能の第１例を説明する図である。 第３実施形態の露光時間制御（ブルーミング抑制機能付き）機能の第２例を説明する図である。 第３実施形態の露光時間制御機能におけるアドレス指定用のデータ遷移を説明する図である。 第４実施形態の露光時間制御（ブルーミング抑制機能付き）機能を説明する図である。 第５実施形態の露光時間制御機能を説明する図（その１）である。 第５実施形態の露光時間制御機能を説明する図（その２）である。 第６実施形態の露光時間制御機能を説明する図である。 第７実施形態の露光時間制御機能を説明する図（第１例）である。 第７実施形態の露光時間制御機能を説明する図（第２例）である。

符号の説明

１…固体撮像装置、１２…ＣＭＯＳ撮像素子、４０３…単位画素、４０５…画素信号生成部、４０７…駆動制御部、４１０…撮像部、４１２…水平走査部、４１２ｘ…水平アドレス設定部、４１２ｙ…水平駆動部、４１４…垂直走査部、４１４ｘ…垂直アドレス設定部、４１４ｙ…垂直駆動部、４１５…垂直制御線、４１６…駆動信号操作部、４１７…アドレス生成回路、４１８…垂直信号線、４２０…カラム処理部、４２２…カラム信号処理部、４２７…読出電流源部、４３２…電荷生成部、４３４…読出選択用トランジスタ、４３６…リセットトランジスタ、４３８…フローティングディフュージョン、４４０…垂直選択用トランジスタ、４４２…増幅用トランジスタ、４５０…選択駆動バッファ、４５１…画素線、４５４…転送駆動バッファ、４５６…リセット駆動バッファ、４６０…水平選択スイッチ部、４８６…水平信号線、４８８…出力部、４９７…外部回路、５４０…駆動部、５４２…アドレスドライバ、５４６…アドレス選択回路、５４８…出力ドライバ、６００…電源回路、９７２…ＡＤ変換部、９７４…フレームバッファ、９７６…デジタル信号処理部、９７８…ＤＡ変換部、９８０…表示デバイス、Ｊ４１２…水平アドレス選択制御信号線、Ｊ４１４…垂直アドレス選択制御信号線、Ｊ４２０…制御線、Ｌ１００…電源線、Ｌ１０２…接地線、Ｐ１００…電源パッド、Ｐ１０２…接地パッド

Claims (6)

1. 入射された物理量の変化に応じた電荷蓄積量の変化情報を検出する検出部と、前記検出部で検出した変化情報に基づいて単位信号を生成する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された検出領域を有する物理量分布検知のための半導体装置を制御する制御装置であって、
   前記単位信号の読出対象となる読出アドレスと、当該読出アドレスにおける電荷蓄積時間を設定するためのシャッタアドレスと、前記単位信号の読出対象となる読出アドレスの単位構成要素に隣接する他の単位構成要素から漏れ込む現象を抑制するための過剰電荷掃出し用のブルーミング抑制シャッタアドレスと、の単位構成要素に対する駆動制御を、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定するスロットと、前記ブルーミング抑制シャッタアドレスを指定するスロットと、の３スロットを用意した時分割アドレス指定により行う駆動制御部
   を備えた駆動装置。
2. 前記駆動制御部は、前記読出アドレスと前記シャッタアドレスを指定する際に、当該シャッタアドレスに隣接する操作方向上流側の前記ブルーミング抑制シャッタアドレスに対してリセット動作を行う
   請求項１に記載の駆動装置。
3. 前記駆動制御部は、前記読出アドレスと前記シャッタアドレスを指定する際に、当該シャッタアドレスに隣接する操作方向下流側の前記ブルーミング抑制シャッタアドレスに対してリセット動作を行う
   請求項１に記載の駆動装置。
4. 前記駆動制御部は、前記電荷蓄積時間がフレーム間で変動する場合には、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定する第１及び第２のスロットと、前記ブルーミング抑制シャッタアドレスを指定する第３及び第４のスロットと、を用意した時分割アドレス指定により行う
   請求項１に記載の駆動装置。
5. 入射された物理量の変化に応じた電荷蓄積量の変化情報を検出する検出部と、前記検出部で検出した変化情報に基づいて単位信号を生成する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された検出領域を有する物理量分布検知のための半導体装置を使用し、物理量についての所定の検知条件の元で取得された前記単位信号に基づいて所定目的用の物理情報を取得する物理情報取得装置であって、
   前記単位信号の読出対象となる読出アドレスと、当該読出アドレスにおける電荷蓄積時間を設定するためのシャッタアドレスと、前記単位信号の読出対象となる読出アドレスの単位構成要素に隣接する他の単位構成要素から漏れ込む現象を抑制するための過剰電荷掃出し用のブルーミング抑制シャッタアドレスと、の単位構成要素に対する駆動制御を、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定するスロットと、前記ブルーミング抑制シャッタアドレスを指定するスロットと、の３スロットを用意した時分割アドレス指定により行う駆動制御部
   を備えた物理情報取得装置。
6. 入射された物理量の変化に応じた電荷蓄積量の変化情報を検出する検出部と、前記検出部で検出した変化情報に基づいて単位信号を生成する単位信号生成部と、を単位構成要素内に含み、当該単位構成要素が所定の順に配された検出領域を有する物理量分布検知のための半導体装置を使用し、物理量についての所定の検知条件の元で取得された前記単位信号に基づいて所定目的用の物理情報を取得する物理情報取得方法であって、
   前記単位信号の読出対象となる読出アドレスと、当該読出アドレスにおける電荷蓄積時間を設定するためのシャッタアドレスと、前記単位信号の読出対象となる読出アドレスの単位構成要素に隣接する他の単位構成要素から漏れ込む現象を抑制するための過剰電荷掃出し用のブルーミング抑制シャッタアドレスと、の単位構成要素に対する駆動制御を、水平ブランキング期間内において、前記読出アドレスを指定するスロットと、前記シャッタアドレスを指定するスロットと、前記ブルーミング抑制シャッタアドレスを指定するスロットと、の３スロットを用意した時分割アドレス指定により行う
   物理情報取得方法。

Images