JP4732227B2 - Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board - Google Patents
Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board Download PDFInfo
- Publication number
- JP4732227B2 JP4732227B2 JP2006121898A JP2006121898A JP4732227B2 JP 4732227 B2 JP4732227 B2 JP 4732227B2 JP 2006121898 A JP2006121898 A JP 2006121898A JP 2006121898 A JP2006121898 A JP 2006121898A JP 4732227 B2 JP4732227 B2 JP 4732227B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductive paste
- circuit board
- multilayer circuit
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は高密度配線回路基板の製造に用いられるセラミック多層回路基板の導体材料として使用される導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法に関し、特に、低温焼成に適したセラミック多層回路基板用の導体材料の改良技術に関するものである。 The present invention relates to a conductive paste used as a conductor material of a ceramic multilayer circuit board used for manufacturing a high-density wiring circuit board, a ceramic multilayer circuit board using the conductive paste, and a method for manufacturing the ceramic multilayer circuit board. In particular, the present invention relates to a technique for improving a conductor material for a ceramic multilayer circuit board suitable for low-temperature firing.
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられており、そのセラミック多層回路基板は一般にセラミッグリーンシート積層法によって、次のような手順で製造されている。 A ceramic multilayer circuit board is widely used as a high-density wiring circuit board, and the ceramic multilayer circuit board is generally manufactured by the ceramic green sheet lamination method in the following procedure.
まず、所定寸法の複数枚のセラミックグリーンシートに層間接続用のビアホールをパンチング、レーザ加工などで形成した後、それぞれのセラミックグリーンシートのビアホールに導電性ペーストを穴埋め印刷にて充填してビア導体を形成し、次いで、各セラミックグリーンシートに導電性ペーストによる配線パターンをスクリーン印刷などにより形成する。その後、導電部分を有する複数枚のセラミックグリーンシートを積層圧着し、所定の温度で焼成することによりセラミック多層回路基板が製造される。 First, via holes for interlayer connection are formed in a plurality of ceramic green sheets of a predetermined size by punching, laser processing, etc., and via conductors are filled with conductive paste in the via holes of each ceramic green sheet by filling the via conductors. Then, a wiring pattern made of a conductive paste is formed on each ceramic green sheet by screen printing or the like. Thereafter, a plurality of ceramic green sheets having a conductive portion are laminated and pressure-bonded and fired at a predetermined temperature to produce a ceramic multilayer circuit board.
現在用いられているセラミック多層回路基板は、アルミナ等の１３００℃以上の高温で焼成される高温焼成セラミック基板と、約１０００℃以下の低温で焼成される低温焼成セラミック基板に大別できる。 Currently used ceramic multilayer circuit boards can be broadly classified into high-temperature fired ceramic substrates such as alumina fired at a high temperature of 1300 ° C. or higher and low-temperature fired ceramic substrates fired at a low temperature of approximately 1000 ° C. or lower.
高温焼成セラミック基板の導体材料としては、Ｍｏ、Ｗ等が用いられているが、これらの酸化物は電気抵抗が高いために、酸化を避けるために還元雰囲気で焼成しなければならないという煩わしさがある上に、焼成後の導体の電気抵抗値が比較的高いという欠点がある。 Mo, W, or the like is used as the conductor material for the high-temperature fired ceramic substrate, but these oxides have high electrical resistance, so that there is an inconvenience that they must be fired in a reducing atmosphere to avoid oxidation. In addition, there is a disadvantage that the electrical resistance value of the conductor after firing is relatively high.
一方、低温焼成セラミック基板の導体材料としては、電気抵抗値の低いＡｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄなどを用いることができるので、電気特性に優れており、空気中で焼成できるという利点もある。 On the other hand, as the conductive material for the low-temperature fired ceramic substrate, Ag, Ag-Pt, Ag-Pd or the like having a low electric resistance value can be used, so that it has excellent electrical characteristics and can be fired in the air. .
しかし、Ａｇ系の導体と低温焼成セラミックでは、両者の熱収縮挙動が大きく異なる。Ａｇが約４００℃から熱収縮するのに対して、低温焼成セラミックはガラスを主成分として含むため、ガラスが溶解する７００℃前後から熱収縮が始まるという挙動を示す。 However, the Ag-based conductor and the low-temperature fired ceramic are greatly different in heat shrinkage behavior. Whereas Ag heat shrinks from about 400 ° C., low-temperature fired ceramic contains glass as a main component, and therefore, heat shrinkage starts around 700 ° C. when the glass melts.
そのため、低温焼成セラミックとＡｇ系導体を同時に焼成すると、４００〜７００℃の範囲の温度領域では両者の収縮率の差が大きくなりやすい。両者の収縮率の差が大きくなると、上下で接するセラミックグリーンシートの接合部に大きな応力が発生して焼成基板が反ったり、場合によっては、表層の導体が剥がれるという不具合が発生する。ビアホールに充填した導体についても同様に、セラミックとの収縮率の差が大きいと、ビアホールに充填した導体と配線パターンとの間で断線が発生するという不具合が起こる。 Therefore, if the low-temperature fired ceramic and the Ag-based conductor are fired at the same time, the difference in shrinkage between the two tends to increase in the temperature range of 400 to 700 ° C. When the difference in shrinkage between the two becomes large, a large stress is generated at the joint portion of the ceramic green sheets that are in contact with each other, and the fired substrate is warped, and in some cases, the surface conductor is peeled off. Similarly, for the conductor filled in the via hole, if the difference in contraction rate from the ceramic is large, there is a problem that a breakage occurs between the conductor filled in the via hole and the wiring pattern.
この問題を解決するため、従来から用いられているＡｇ系導体では、比較的耐熱性の高い大粒径のＡｇ粉末を使用し、ガラスフリット、Ａｌ2Ｏ3、ＭｇＯ、ＣａＯ、ＳｉＯ2などの無機酸化物をペースト中に添加することで、導体の熱収縮挙動を低温焼成用セラミック材料の熱収縮挙動に極力合わせて、導体の剥がれや断線などの不具合を解消することが提案されている。 In order to solve this problem, conventionally used Ag-based conductors use Ag powder having a relatively large heat resistance and a large particle diameter, such as glass frit, Al 2 O 3 , MgO, CaO, and SiO 2 . It has been proposed that by adding an inorganic oxide to the paste, the heat shrinkage behavior of the conductor is matched to the heat shrinkage behavior of the ceramic material for low-temperature firing as much as possible to eliminate problems such as peeling of the conductor and disconnection.
また、セラミック成形体と同時に焼成する時において、セラミック成形体の熱収縮終了温度より高い熱収縮開始温度を有する導電性ペーストとして、ＡｇをＡｌ2Ｏ3、ＺｒＯ2、ＴｉＯ2、ＢａＯまたはＣａＯで被覆した導電成分を有機ビヒクル中に分散させたものが提案されている（例えば、特許文献１）。
しかしながら、導体中にガラスフリットや無機酸化物を添加した場合、電気抵抗値の上昇につながり、基板の電気特性を低下させることになる。 However, when glass frit or an inorganic oxide is added to the conductor, the electrical resistance value is increased and the electrical characteristics of the substrate are lowered.
また、特許文献１に記載された導電性ペーストは、Ａｇを高融点の金属酸化物で被覆したものであり、本発明の無収縮低温焼成セラミック回路基板の導体材料としては不向きである。
In addition, the conductive paste described in
また、電子材料分野において高まっている基板の高密度配線化を達成するためにファインライン（微細な配線パターン）を印刷できる手段が必要であり、そのために導体であるＡｇ粒子径が小さいことは有利である。しかし、Ａｇ粒子径が小さくなれば、Ａｇの熱収縮開始温度は低くなり、さらに、両者（Ａｇとセラミック基板）の収縮率の差が拡大することになる。その収縮率の差を小さくするため、上述の従来技術に従えば、Ａｇ系導体へのガラスフリットや無機酸化物の添加量はより多く必要となる。その結果、電気抵抗値の上昇も大きくなるという問題を有している。 Further, in order to achieve high-density wiring of a substrate, which is increasing in the field of electronic materials, a means capable of printing a fine line (fine wiring pattern) is necessary, and for this reason, it is advantageous that the Ag particle diameter as a conductor is small. It is. However, if the Ag particle diameter is reduced, the thermal shrinkage start temperature of Ag is lowered, and further, the difference between the shrinkage rates of both (Ag and the ceramic substrate) is increased. In order to reduce the difference in shrinkage rate, according to the above-described conventional technique, a larger amount of glass frit or inorganic oxide is required to be added to the Ag-based conductor. As a result, there is a problem that the electrical resistance value increases greatly.
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや断線が発生せず、電気抵抗値の低い導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法を提供することにある。 The present invention has been made in view of such problems of the prior art, and its purpose is to enable fine line formation, and even if the ceramic green sheet is fired simultaneously, warping or disconnection of the substrate occurs. The present invention also provides a conductive paste having a low electrical resistance value, a ceramic multilayer circuit board using the conductive paste, and a method for manufacturing the ceramic multilayer circuit board.
上記目的を達成するために本発明の導電性ペーストは、ＺｒＯ2によって被覆された平均粒径が０．２〜３．０μｍのＡｇ粒子からなる導電性粉末を有機ビヒクル中に分散させたことを特徴としている。 In order to achieve the above object, the conductive paste of the present invention is obtained by dispersing conductive powder composed of Ag particles having an average particle diameter of 0.2 to 3.0 μm coated with ZrO 2 in an organic vehicle. It is a feature.
このように、Ａｇ粒子径が小さすぎることもなく、大きすぎることもなく、適正な大きさであるから、焼成時の熱収縮開始温度の低下を抑え、適正量のＺｒＯ2でＡｇ粒子を被覆することにより、セラミックとの収縮率の差を小さくするとともに電気抵抗値の上昇を抑え、基板上にファインライン（微細な配線パターン）を形成することができる。 In this way, the Ag particle diameter is neither too small nor too large, and is an appropriate size. Therefore, the decrease in heat shrinkage start temperature during firing is suppressed, and the Ag particles are coated with an appropriate amount of ZrO 2. By doing so, it is possible to reduce the difference in shrinkage rate from the ceramic and suppress an increase in the electrical resistance value, thereby forming a fine line (fine wiring pattern) on the substrate.
本発明は上記のとおり構成されているので、ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや断線が発生せず、電気抵抗値の低い導電性ペーストを提供することができる。このような導電性ペーストを使用して製造されたセラミック多層回路基板は高密度配線が可能で、基板の反りや導体の変形がなく、電気抵抗値も低くて電気特性が優れている。 Since the present invention is configured as described above, it is possible to form a fine line and to provide a conductive paste having a low electric resistance value without causing warpage or disconnection of the substrate even when fired simultaneously with the ceramic green sheet. Can do. A ceramic multilayer circuit board manufactured using such a conductive paste is capable of high-density wiring, has no board warpage or conductor deformation, has a low electrical resistance value, and has excellent electrical characteristics.
以下に、本発明を実施するための好ましい形態について説明する。 Below, the preferable form for implementing this invention is demonstrated.
すなわち、本発明の導電性ペーストは、ＺｒＯ2によって被覆された平均粒径が０．２〜３．０μｍのＡｇ粒子からなる導電性粉末を有機ビヒクル中に分散させたことを特徴としている。 That is, the conductive paste of the present invention is characterized in that conductive powder made of Ag particles having an average particle diameter of 0.2 to 3.0 μm coated with ZrO 2 is dispersed in an organic vehicle.
Ａｇ粒子の平均粒径が０．２μｍ未満では、焼成時の熱収縮開始温度が低くなりすぎ、Ａｇ粒子をＺｒＯ2によって被覆してもセラミックとの収縮率の差が拡大する。そこで、Ａｇ粒子の平均粒径は、０．２μｍ以上とするのが好ましい。一方、Ａｇ粒子の平均粒径が３．０μｍを超えると、ファインライン（微細な配線パターン）を形成することができなくなる。そこで、Ａｇ粒子の平均粒径は３．０μｍ以下とするのが好ましい。Ａｇ粒子をＺｒＯ2によって被覆する方法としては、例えば、適切な有機溶媒中で適切な触媒を用いて、Ａｇ粉とＺｒ含有有機化合物と水を反応（加水分解と縮合によるゾル・ゲル反応）させて、ＺｒＯ2系ゲルコーティング膜をＡｇ粒子の表面に形成させ、乾燥させるという方法（以下、本明細書において、「ゾル・ゲル法」という）を採用することができる。乾燥後ケーキ状に凝集していれば、これを粉砕機で粉砕することにより、ＺｒＯ2 よって被覆されたＡｇ粒子粉末を得ることができるが、この方法以外の他の被覆法を採用することも、もちろんできる。 If the average particle diameter of Ag particles is less than 0.2 μm, the thermal shrinkage start temperature during firing becomes too low, and even if the Ag particles are coated with ZrO 2 , the difference in shrinkage ratio from the ceramic increases. Therefore, the average particle diameter of Ag particles is preferably 0.2 μm or more. On the other hand, when the average particle size of Ag particles exceeds 3.0 μm, it becomes impossible to form fine lines (fine wiring patterns). Therefore, the average particle size of Ag particles is preferably 3.0 μm or less. As a method of coating the Ag particles with ZrO 2 , for example, using an appropriate catalyst in an appropriate organic solvent, the Ag powder, the Zr-containing organic compound and water are reacted (sol-gel reaction by hydrolysis and condensation). Then, a method of forming a ZrO 2 -based gel coating film on the surface of Ag particles and drying it (hereinafter referred to as “sol-gel method” in this specification) can be employed. If it is agglomerated in the form of cake after drying, it can be obtained by pulverizing it with a pulverizer to obtain Ag particle powder coated with ZrO 2 , but other coating methods other than this method may be adopted. Of course you can.
本発明の実施形態において、平均粒径とは、粒度分布測定装置で測定した場合の累積５０％粒径をいい、例えば、平均粒径１．０μｍのＡｇ粒子とは、「上記粒度分布測定装置でＡｇ粒子の粒度を測定した場合に、累積５０％粒径が１．０μｍである粒度分布を有するＡｇ粒子」をいい、後記実施例においては、マイクロトラック社製レーザー回折式粒度分布測定装置を使用した。 In the embodiment of the present invention, the average particle size refers to a cumulative 50% particle size when measured by a particle size distribution measuring device. For example, Ag particles having an average particle size of 1.0 μm are “the above particle size distribution measuring device. When the particle size of the Ag particles is measured, the “Ag particles having a particle size distribution with a cumulative 50% particle size of 1.0 μm” is used. In the examples described later, a laser diffraction particle size distribution measuring device manufactured by Microtrack is used. used.
Ａｇ粒子に対するＺｒＯ2の被覆量が少なすぎると、セラミックとの収縮率の差を低減する効果が小さく、一方、Ａｇ粒子に対するＺｒＯ2の被覆量が多すぎると、電気抵抗値の上昇を招くことになる。そこで、ＺｒＯ2によって被覆されたＡｇ粒子からなる導電性粉末１００重量％に対して、ＺｒＯ2の被覆量は０．１〜０．７重量％の範囲であるのが好ましい（Ａｇ粒子と被覆物であるＺｒＯ2の合計で１００重量％）。 If the coating amount of ZrO 2 on Ag particles is too small, the effect of reducing the difference in shrinkage from the ceramic is small. On the other hand, if the coating amount of ZrO 2 on Ag particles is too large, the electrical resistance value increases. become. Therefore, with respect to the conductive powder 100 wt% of Ag particles coated with ZrO 2, coverage of ZrO 2 is preferably in the range of 0.1 to 0.7 wt% (Ag particles and coating The total amount of ZrO 2 being 100% by weight).
有機ビヒクルとしては、特に限定されるものではないが、エチルセルロースをターピネオール等で溶解したものを好適に用いることができる。 Although it does not specifically limit as an organic vehicle, What melt | dissolved ethyl cellulose with terpineol etc. can be used conveniently.
また、導電性ペースト中における導電性粉末と有機ビヒクルの配合割合は、導電性粉末７０〜９０重量部に対して、有機ビヒクル１０〜３０重量部であって、合計で１００重量部であるのが好ましい。導電性粉末が７０重量部未満（有機ビヒクルが３０重量部超）では、ペースト膜の乾燥性が悪くなるともに、導体不足により導通不足が起こるという欠点がある。一方、導電性粉末が９０重量部超（有機ビヒクルが１０重量部未満）では、ペースト状態にするのが困難であるという欠点がある。 In addition, the blending ratio of the conductive powder and the organic vehicle in the conductive paste is 10 to 30 parts by weight of the organic vehicle with respect to 70 to 90 parts by weight of the conductive powder, and is 100 parts by weight in total. preferable. If the conductive powder is less than 70 parts by weight (the organic vehicle is more than 30 parts by weight), the dryness of the paste film is deteriorated and there is a disadvantage that insufficient conduction occurs due to insufficient conductor. On the other hand, when the conductive powder exceeds 90 parts by weight (the organic vehicle is less than 10 parts by weight), there is a drawback that it is difficult to obtain a paste state.
複数のセラミック基板焼結層と前記セラミック基板焼結層の内部および／または表面に形成される導電部分を有するセラミック多層回路基板において、以上のように構成される導電性ペーストを焼結したものが導電部分であれば、基板の反りや断線が発生せず、ファインライン形成が可能で、電気抵抗値の低いセラミック多層回路基板を提供することができる。 A ceramic multilayer circuit board having a plurality of ceramic substrate sintered layers and a conductive portion formed in and / or on the surface of the ceramic substrate sintered layer, wherein the conductive paste configured as described above is sintered. If it is an electroconductive part, the board | substrate curvature and disconnection will not generate | occur | produce, a fine line can be formed, and the ceramic multilayer circuit board with a low electrical resistance value can be provided.
本発明の低温焼成セラミック多層回路基板は次のような方法で製造することができる。
（１）セラミックグリーンシートの成形
まず、低温焼成用セラミックのグリーンシートを、ドクターブレード法等のテープ成形により得る。
The low-temperature fired ceramic multilayer circuit board of the present invention can be manufactured by the following method.
(1) Molding of ceramic green sheet First, a ceramic green sheet for low-temperature firing is obtained by tape molding such as a doctor blade method.
低温焼成用セラミックとしては、例えば、ＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3 系ガラス５０〜６５重量％とアルミナ３５〜５０重量％との混合物（合計１００重量％）を用いることができる。この他、ＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3 系ガラスとアルミナの混合物、ＭｇＯ−Ａｌ2Ｏ3−ＳｉＯ2−Ｂ2Ｏ3 系ガラス、コーディエライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
（２）グリーンシートの切断とビアホールの形成
この後、図１に示すように、テープ成形により得たセラミックグリーンシート１を所定の寸法に切断し、図２に示すように、セラミックグリーンシート１の所定の位置にビアホール２をパンチング加工する。
（３）ビアホールへの導電性ペーストの充填と導電性ペーストによる配線パターンの形成
本発明の範囲内の特定の平均粒径を有するＡｇ粒子を所定量のＺｒＯ2によって被覆した導体粉末（例えば、８５重量部）に対してエチルセルロースをターピネオールで溶解した有機ビヒクル（例えば、１５重量部）を添加し、３本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
As the ceramic for low-temperature firing, for example, a mixture of CaO—SiO 2 —Al 2 O 3 —B 2 O 3 glass 50 to 65 wt% and alumina 35 to 50 wt% (total 100 wt%) is used. it can. In addition, low-temperature fired ceramic materials such as a mixture of PbO—SiO 2 —B 2 O 3 glass and alumina, MgO—Al 2 O 3 —SiO 2 —B 2 O 3 glass, cordierite crystallized glass, etc. It can also be used.
(2) Cutting of green sheet and formation of via hole Thereafter, as shown in FIG. 1, the ceramic
(3) Filling a via hole with a conductive paste and forming a wiring pattern with the conductive paste A conductor powder in which Ag particles having a specific average particle size within the scope of the present invention are coated with a predetermined amount of ZrO 2 (for example, 85 A conductive paste can be obtained by adding an organic vehicle (for example, 15 parts by weight) in which ethyl cellulose is dissolved in terpineol to a sufficient amount of kneading and dispersing using a three-roll apparatus.
図３に示すように、この導電性ペースト３をビアホールへ充填し、且つこの導電性ペーストを用いて図４に示すように、セラミックグリーンシート１の表面または表裏面に配線パターン４をスクリーン印刷などの公知の手段により形成する。
As shown in FIG. 3, this
なお、配線パターン形成用導電性ペーストとビアホールに充填する導電性ペーストは同じ組成でも、異なる組成でもよいが、配線パターン形成用導電性ペースト中のＡｇ粒子は微細な配線パターンを形成するために、ビアホール充填用導電性ペースト中のＡｇ粒子より小径であるのが好ましい。
（４）グリーンシートの積層圧着
上記のようにして導電部分を形成した後、図５に示すように、複数枚のセラミックグリーンシート１を積層するとともに、この積層体の上面と下面に、それぞれアルミナグリーンシート５を積層し、圧着して一体化する。
（５）焼成
この後、一体化した積層体を脱バインダー工程を経た後、焼成ピーク温度を８００〜９５０℃（好ましくは９００℃前後）とし、ピーク温度で１０〜３０分間保持の条件で焼成し、焼成後、上面と下面に積層されたアルミナグリーンシート５を取り除き、図６に示すような低温焼成セラミック多層回路基板６を得ることができる。
The conductive paste for wiring pattern formation and the conductive paste for filling the via holes may be the same composition or different compositions, but the Ag particles in the conductive paste for wiring pattern formation form a fine wiring pattern. The diameter is preferably smaller than the Ag particles in the conductive paste for filling via holes.
(4) Laminate pressure bonding of green sheet After forming the conductive portion as described above, a plurality of ceramic
(5) Firing After this, the integrated laminate is subjected to the binder removal step, and then the firing peak temperature is set to 800 to 950 ° C. (preferably around 900 ° C.), and the firing is performed at the peak temperature for 10 to 30 minutes. After firing, the alumina green sheet 5 laminated on the upper and lower surfaces is removed, and a low-temperature fired ceramic
図７は、以上のセラミック多層回路基板の製造工程のフローを概略的に示す図である。 FIG. 7 is a diagram schematically showing the flow of the manufacturing process of the ceramic multilayer circuit board described above.
この方法によれば、焼結温度が高いアルミナグリーンシートは８００〜９５０℃程度の温度では熱収縮しないので、低温焼成用セラミックグリーンシート積層体を上面と下面の両面で拘束するアルミナグリーンシートが熱収縮抑制シートとして作用し、低温焼成用セラミックグリーンシート積層体を構成する各セラミックグリーンシートの水平面内の熱収縮を抑えることができるという効果がある。 According to this method, since the alumina green sheet having a high sintering temperature does not thermally shrink at a temperature of about 800 to 950 ° C., the alumina green sheet that restrains the ceramic green sheet laminate for low temperature firing on both the upper surface and the lower surface is heated. There is an effect that it acts as a shrinkage suppression sheet and can suppress thermal shrinkage in the horizontal plane of each ceramic green sheet constituting the ceramic green sheet laminate for low-temperature firing.
以下に本発明の好ましい実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において適宜変更と修正が可能である。 Preferred embodiments of the present invention will be described below, but the present invention is not limited to the following embodiments, and can be appropriately changed and modified without departing from the technical scope of the present invention.
下記表１及び表２に示す平均粒径のＡｇ粒子を、ゾル・ゲル法でＺｒＯ2、ＳｉＯ2またはＳｎＯ2によって同表に示す重量％だけ被覆するか（Ａｇ粒子と被覆物の合計で１００重量％）、またはそのＡｇ粒子にガラスを添加（Ａｇ粒子とガラスの合計で１００重量％）することによって得られる導電性粉末８５重量部に対して、有機ビヒクル（エチルセルロースをターピネオールで溶解したもの）を１５重量部添加して、３本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得た。なお、上記ガラスとしては、ガラス転移点６６０℃、軟化点８５０℃のＣａＯ−ＢａＯ−ＳｉＯ2 系ガラスフリットを用いた。 The Ag particles having the average particle size shown in Table 1 and Table 2 below are coated by the sol-gel method with ZrO 2 , SiO 2 or SnO 2 in the weight% shown in the same table (total of Ag particles and coating is 100%). % By weight), or an organic vehicle (ethyl cellulose dissolved in terpineol) with respect to 85 parts by weight of conductive powder obtained by adding glass to the Ag particles (total of Ag particles and glass is 100% by weight) Was added, and the mixture was sufficiently kneaded and dispersed using a three-roll apparatus to obtain a conductive paste. As the glass, a CaO—BaO—SiO 2 glass frit having a glass transition point of 660 ° C. and a softening point of 850 ° C. was used.
セラミックグリーンシートとしては、ＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3 系ガラス６５重量％とアルミナ３５重量％を混合してなる、厚さが３００μｍで、縦が１００mmで、横が１００mmの形状のものを使用した。 The ceramic green sheet is made of a mixture of 65 wt% CaO—SiO 2 —Al 2 O 3 —B 2 O 3 glass and 35 wt% alumina. The thickness is 300 μm, the length is 100 mm, and the width is 100 mm. The thing of the shape of was used.
図２に示すように、そのセラミックグリーンシート１に対して、所定の大きさのビアホール２を加工し、図３に示すように、そのビアホール２に対して上記組成の導電性ペースト３を充填し、図４に示すように、そのセラミックグリーンシート１の表面または表裏面に、上記組成の導電性ペーストを用いて厚さが１０μｍで幅が５０μｍの配線パターン４をスクリーン印刷により形成した。
As shown in FIG. 2, a via
そして、図５に示すように、その配線パターンを形成した積層体の上面と下面に、それぞれアルミナグリーンシート５を積層し、圧着して一体化し、一体化した積層体に５００℃で２時間脱バインダー処理を施した後、焼成ピーク温度８９０℃で２０分間保持の条件で焼成し、焼成後、上面と下面に積層されたアルミナグリーンシート５を取り除き、図６に示すような低温焼成セラミック多層回路基板６を得た。
Then, as shown in FIG. 5, alumina green sheets 5 are laminated on the upper and lower surfaces of the laminate on which the wiring pattern is formed, respectively, and are integrated by pressure bonding. The integrated laminate is removed at 500 ° C. for 2 hours. After the binder treatment, firing is performed at a firing peak temperature of 890 ° C. for 20 minutes, and after firing, the alumina green sheet 5 laminated on the upper and lower surfaces is removed, and a low-temperature fired ceramic multilayer circuit as shown in FIG. A
得られたセラミック多層回路基板の各特性を評価した結果を表１及び表２に示す。また、表１と表２における「シート抵抗」と、「導体の焼き縮れ」と、「ファインライン性」と、「内層配線のエッジ部分の空隙」は、次のような方法で評価した。 Tables 1 and 2 show the results of evaluating the characteristics of the obtained ceramic multilayer circuit board. In addition, “sheet resistance”, “conductor shrinkage”, “fine lineability”, and “void at the edge of the inner layer wiring” in Tables 1 and 2 were evaluated by the following methods.
「シート抵抗」は、焼成後の上記配線パターンの電気抵抗を単位面積当たりの数値に換算したもの（ｍΩ／mm2／１０μｍ）の平均値を示す。一般に、シート抵抗値は、３．０ｍΩ／mm2／１０μｍ 未満のものが実用的に好ましいとされている。 "Sheet resistance" indicates the average of those terms (mΩ / mm 2 / 10μm) the electrical resistance of the wiring pattern after firing to a number per unit area. Generally, the sheet resistance value of less than 3.0mΩ / mm 2 / 10μm there is a practical preferred.
「導体の焼き縮れ」は、焼成後のセラミック基板上の配線パターンに、はがれた部分（焼結が進みすぎたことによる、いわゆる、焼き縮れ）がないかどうかを目視観察することにより、はがれた部分が無いと認められれば、「焼き縮れ無し」と評価した。 “Conductor shrinkage” was peeled off by visually observing whether the wiring pattern on the ceramic substrate after firing had any peeled parts (so-called shrinkage due to excessive sintering). If it was recognized that there was no part, it was evaluated as “no shrinkage”.
「ファインライン性」は、５０μｍ幅の配線パターンが明瞭に形成されていることを目視で確認することができたものは「〇」とし、５０μｍ幅の配線パターンが明瞭に形成されていることを目視で確認することができなかったものは「×」とした。 “Fine line” indicates that a wiring pattern having a width of 50 μm can be visually confirmed is “◯”, and a wiring pattern having a width of 50 μm is clearly formed. Those that could not be confirmed visually were marked with “x”.
「内層配線のエッジ部分の空隙」は、焼成された基板の側面を目視観察し、空隙が認められかったものは「〇」とし、空隙が認められたものは「×」とした。セラミックグリーンシート積層体の上面と下面に、それぞれアルミナグリーンシートを積層し、圧着して一体化したものを焼成すれば、熱収縮抑制シートとして作用するアルミナグリーンシートによってセラミック自体の平面方向への熱収縮は抑制されるが、配合が適正でない導電性ペーストから形成された内層配線の平面方向への熱収縮は抑えることができず、その結果、エッジ部分に空隙が発生することがある。 The “voids at the edge portion of the inner layer wiring” was obtained by visually observing the side surface of the fired substrate, and “◯” when the void was not recognized, and “X” when the void was recognized. If alumina green sheets are laminated on the upper and lower surfaces of the ceramic green sheet laminate, and the combined products are pressed and fired, the alumina green sheets that act as heat shrinkage suppression sheets heat the ceramic itself in the plane direction. Shrinkage is suppressed, but thermal shrinkage in the plane direction of the inner layer wiring formed from the conductive paste with an inappropriate blending cannot be suppressed, and as a result, voids may be generated at the edge portion.
表１に明かなように、本発明の実施例１ないし４および参考例１ないし４に係るものは、シート抵抗が低く、導体の焼き縮れもなく、ファインライン形成が可能で、内層配線のエッジ部分に空隙も見られなかった。 As is clear from Table 1, according to Examples 1 to 4 and Reference Examples 1 to 4 of the present invention, the sheet resistance is low, the conductor is not shrunk, and fine lines can be formed, and the edge of the inner layer wiring There was no void in the part.
しかし、表２に明らかなように、比較例１に係るものは、Ａｇ粉末の粒径が小さすぎるので、ＺｒＯ2による被覆量を増やしても導体の焼き縮れが見られ、図８に示すように、内層配線のエッジ部分に空隙７が見られた。また、断線したために、シート抵抗を測定することができなかった。 However, as clearly shown in Table 2, since the particle diameter of the Ag powder in Comparative Example 1 is too small, the conductor shrinkage is observed even when the coating amount with ZrO 2 is increased, as shown in FIG. In addition, voids 7 were observed at the edge portion of the inner layer wiring. Further, because of the disconnection, the sheet resistance could not be measured.
また、比較例２は、粒径が３．０μｍのＡｇ粒子を使用したが、そのＡｇ粒子がＺｒＯ2によって被覆されていないため、低温からＡｇ粒子の焼結が始まり、比較例１と同様に、内層配線のエッジ部分に空隙が見られた。 In Comparative Example 2, Ag particles having a particle size of 3.0 μm were used, but since the Ag particles were not coated with ZrO 2 , the Ag particles started to be sintered from a low temperature, and as in Comparative Example 1. A void was observed at the edge portion of the inner layer wiring.
また、比較例３は、粒径が５．０μｍのＡｇ粒子を使用したため、ファインライン形成ができず、そのＡｇ粒子がＺｒＯ2によって被覆されていないため、低温からＡｇ粒子の焼結が始まり、比較例１と同様に、内層配線のエッジ部分に空隙が見られた。 In Comparative Example 3, since the particle size using Ag particles 5.0 .mu.m, it can not fine line formation, since the Ag particles is not covered by ZrO 2, starts sintering Ag particles from a low temperature, As in Comparative Example 1, voids were observed at the edge portion of the inner layer wiring.
また、比較例４は、粒径が３．０μｍのＡｇ粒子を使用したが、高軟化点のガラスフリットを添加したため、シート抵抗が実施例１ないし４および参考例１ないし４の２倍以上も高く、ファインライン形成ができず、比較例１と同様に、内層配線のエッジ部分に空隙が見られた。 In Comparative Example 4, Ag particles having a particle diameter of 3.0 μm were used. However, since glass frit having a high softening point was added, the sheet resistance was more than twice that of Examples 1 to 4 and Reference Examples 1 to 4. The fine line could not be formed, and as in Comparative Example 1, voids were observed at the edge portion of the inner layer wiring.
また、比較例５は、粒径が５．０μｍのＡｇ粒子を使用したが、高軟化点のガラスフリットを添加したため、シート抵抗が実施例１ないし４および参考例１ないし４の２倍以上も高く、ファインライン形成ができなかった。
In Comparative Example 5, Ag particles having a particle size of 5.0 μm were used. However, since glass frit having a high softening point was added, the sheet resistance was more than twice that of Examples 1 to 4 and Reference Examples 1 to 4. The fine line could not be formed.
また、比較例６は、粒径が５．０μｍのＡｇ粒子を０．５重量％のＺｒＯ2によって被覆したので、導体の熱収縮がほとんどなく、基板にクラックが発生し、内層配線のエッジ部分に空隙も見られた。また、シート抵抗が極めて高くなり、ファインライン形成ができなかった。 In Comparative Example 6, since the Ag particles having a particle diameter of 5.0 μm were coated with 0.5 wt% of ZrO 2 , there was almost no thermal contraction of the conductor, cracks were generated on the substrate, and the edge portion of the inner layer wiring There were also voids. Further, the sheet resistance was extremely high, and fine lines could not be formed.
さらに、比較例７は、粒径が３．０μｍのＡｇ粒子を０．７重量％のＳｉＯ2によって被覆したので、ＺｒＯ2に比較して耐熱性が乏しく、導体の熱収縮を抑えることができずに、内層配線のエッジ部分に空隙が見られた。 Furthermore, in Comparative Example 7, Ag particles having a particle size of 3.0 μm were coated with 0.7 wt% SiO 2 , so heat resistance was poor compared to ZrO 2 , and heat shrinkage of the conductor could be suppressed. In addition, voids were observed at the edge portion of the inner layer wiring.
そして、比較例８は、粒径が３．０μｍのＡｇ粒子を０．７重量％のＳｎＯ2によって被覆したので、ＺｒＯ2に比較して耐熱性が乏しく、導体の熱収縮を抑えることができずに、内層配線のエッジ部分に空隙が見られた。 Then, Comparative Example 8, since the particle size was coated with SnO 2 of 0.7 wt% to 3.0μm of Ag particles, poor heat resistance as compared with ZrO 2, it is possible to suppress the thermal contraction of the conductor In addition, voids were observed at the edge portion of the inner layer wiring.
１ セラミックグリーンシート
２ ビアホール
３ 導電性ペースト
４ 配線パターン
５ アルミナグリーンシート
６ セラミック多層回路基板
７ 空隙
DESCRIPTION OF
Claims (3)
前記ＺｒＯ 2 は、ゾル・ゲル法によって、前記導電性粉末１００重量％に対して０．５〜０．７重量％の範囲の被覆量となるように、前記Ａｇ粒子に被覆されていることを特徴とする導電性ペースト。 A conductive paste in which conductive powder made of Ag particles having an average particle diameter of 0.2 to 0.8 μm coated with ZrO 2 is dispersed in an organic vehicle ,
The ZrO 2 is coated on the Ag particles by a sol-gel method so that the coating amount is in the range of 0.5 to 0.7% by weight with respect to 100% by weight of the conductive powder. Characteristic conductive paste.
請求項１記載の導電性ペーストを上記ビアホールに充填すると共にその導電性ペーストを用いて各セラミックグリーンシートの表面に配線パターンを印刷することからなる導電部分形成工程と、
導電部分形成後の複数枚のセラミックグリーンシートを重ねてなる積層体の上面と下面に、それぞれアルミナグリーンシートを積層して圧着する積層圧着工程と、
積層圧着後のセラミックグリーンシートとアルミナグリーンシートを焼成する焼成工程と、
焼成後、上面と下面に積層されたアルミナグリーンシートを除去するアルミナグリーンシート除去工程を有することを特徴とするセラミック多層回路基板の製造方法。 A via hole forming step of forming a via hole in a plurality of ceramic green sheets of a predetermined size;
A conductive part forming step comprising filling the via holes with the conductive paste according to claim 1 and printing a wiring pattern on the surface of each ceramic green sheet using the conductive paste;
A lamination crimping step of laminating and crimping an alumina green sheet on each of the upper and lower surfaces of the laminate formed by stacking a plurality of ceramic green sheets after the formation of the conductive portion;
A firing step of firing the ceramic green sheet and the alumina green sheet after the lamination pressure bonding,
A method for producing a ceramic multilayer circuit board, comprising: an alumina green sheet removing step of removing the alumina green sheets laminated on the upper and lower surfaces after firing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006121898A JP4732227B2 (en) | 2006-04-26 | 2006-04-26 | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006121898A JP4732227B2 (en) | 2006-04-26 | 2006-04-26 | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007294731A JP2007294731A (en) | 2007-11-08 |
| JP4732227B2 true JP4732227B2 (en) | 2011-07-27 |
Family
ID=38765038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006121898A Expired - Fee Related JP4732227B2 (en) | 2006-04-26 | 2006-04-26 | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4732227B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5313526B2 (en) * | 2008-03-17 | 2013-10-09 | 京都エレックス株式会社 | Conductive paste for low-temperature fired multilayer substrates |
| JP5075222B2 (en) * | 2010-05-11 | 2012-11-21 | Ｔｄｋ株式会社 | Electronic component and manufacturing method thereof |
| US10636540B2 (en) | 2015-03-27 | 2020-04-28 | Heraeus Deutschland GmbH & Co. KG | Electro-conductive pastes comprising an oxide additive |
| US10056508B2 (en) | 2015-03-27 | 2018-08-21 | Heraeus Deutschland GmbH & Co. KG | Electro-conductive pastes comprising a metal compound |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11353939A (en) * | 1998-06-05 | 1999-12-24 | Murata Mfg Co Ltd | Conductive paste and ceramic multilayer substrate |
| JP2002298651A (en) * | 2001-01-24 | 2002-10-11 | Noritake Co Ltd | Conductor paste and its manufacturing method |
| JP2004288915A (en) * | 2003-03-24 | 2004-10-14 | Kyoto Elex Kk | Conductive paste for filling in via-hole, and ceramic multilayered circuit board using the same |
| JP2004288449A (en) * | 2003-03-20 | 2004-10-14 | Murata Mfg Co Ltd | Conductive paste and ceramic multilayered circuit board using conductive paste |
-
2006
- 2006-04-26 JP JP2006121898A patent/JP4732227B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11353939A (en) * | 1998-06-05 | 1999-12-24 | Murata Mfg Co Ltd | Conductive paste and ceramic multilayer substrate |
| JP2002298651A (en) * | 2001-01-24 | 2002-10-11 | Noritake Co Ltd | Conductor paste and its manufacturing method |
| JP2004288449A (en) * | 2003-03-20 | 2004-10-14 | Murata Mfg Co Ltd | Conductive paste and ceramic multilayered circuit board using conductive paste |
| JP2004288915A (en) * | 2003-03-24 | 2004-10-14 | Kyoto Elex Kk | Conductive paste for filling in via-hole, and ceramic multilayered circuit board using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007294731A (en) | 2007-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571957B2 (en) | Conductive paste and method of manufacturing ceramic multilayer substrate | |
| JP5954490B2 (en) | Static electricity countermeasure element | |
| JP4732227B2 (en) | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board | |
| JP4819516B2 (en) | Conductive paste and ceramic multilayer circuit board using the conductive paste | |
| JP2004047856A (en) | Conductive paste and printing method as well as manufacturing method of ceramic multilayer circuit board | |
| JP5385070B2 (en) | Paste composition | |
| JP4021787B2 (en) | Conductive paste and ceramic multilayer circuit board using the conductive paste | |
| JP2012129447A (en) | Method of manufacturing electronic component | |
| JP3929989B2 (en) | An electrically conductive paste and a ceramic multilayer circuit board using the electrically conductive paste. | |
| JP4024787B2 (en) | Conductive paste for forming conductive portion of ferrite multilayer circuit board and ferrite multilayer circuit board using the conductive paste | |
| JP4953626B2 (en) | Manufacturing method of ceramic electronic component | |
| JP4797534B2 (en) | Multilayer ceramic substrate | |
| JP4099097B2 (en) | Conductive paste for filling via holes and ceramic multilayer circuit board using the conductive paste | |
| JP2004288915A (en) | Conductive paste for filling in via-hole, and ceramic multilayered circuit board using the same | |
| JP2007221115A (en) | Manufacturing method of conductor paste and multilayer ceramic substrate | |
| JP2013118119A (en) | Conductive paste, and low-temperature-baked ceramic multilayer substrate with the same | |
| JP5052380B2 (en) | Manufacturing method of ceramic wiring board | |
| JP4293444B2 (en) | Conductive paste | |
| JP3872325B2 (en) | Manufacturing method of glass ceramic substrate | |
| JP3748400B2 (en) | Manufacturing method of glass ceramic substrate | |
| JP3850243B2 (en) | Manufacturing method of glass ceramic substrate | |
| JP4298558B2 (en) | Conductive paste for low-temperature fired ceramic multilayer circuit board and low-temperature fired ceramic multilayer circuit board using the conductive paste | |
| JP3850245B2 (en) | Manufacturing method of glass ceramic substrate | |
| JP2005191307A (en) | Wiring board | |
| JP2005116337A (en) | Conductive paste, via-hole conductor and multilayer ceramic substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4732227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |