JP4729069B2 - Semiconductor device manufacturing method and wafer structure - Google Patents

Semiconductor device manufacturing method and wafer structure Download PDF

Info

Publication number
JP4729069B2
JP4729069B2 JP2008110695A JP2008110695A JP4729069B2 JP 4729069 B2 JP4729069 B2 JP 4729069B2 JP 2008110695 A JP2008110695 A JP 2008110695A JP 2008110695 A JP2008110695 A JP 2008110695A JP 4729069 B2 JP4729069 B2 JP 4729069B2
Authority
JP
Japan
Prior art keywords
edge
film
dielectric constant
low dielectric
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008110695A
Other languages
Japanese (ja)
Other versions
JP2008193117A (en
Inventor
和幸 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008110695A priority Critical patent/JP4729069B2/en
Publication of JP2008193117A publication Critical patent/JP2008193117A/en
Application granted granted Critical
Publication of JP4729069B2 publication Critical patent/JP4729069B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、多層配線の層間絶縁膜にＬｏｗ−ｋ（低誘電率）膜を使用した半導体装置の製造方法およびウエハ構造体に関する。   The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device using a low-k (low dielectric constant) film as an interlayer insulating film of a multilayer wiring and a wafer structure.

集積回路の高集積化、微細化に伴い、配線間の寄生容量の低減を図るため、層間絶縁膜として低誘電率のＬｏｗ−ｋが用いられるようになっている。特に、デザインルールが０．２５μｍより後の世代では、デバイスの高速化の点から、比誘電率ｋの値が３より小さい材料を用いる低誘電率化が要求されている。   As integrated circuits are highly integrated and miniaturized, Low-k having a low dielectric constant is used as an interlayer insulating film in order to reduce parasitic capacitance between wirings. In particular, the generation after the design rule of 0.25 μm is required to reduce the dielectric constant using a material having a relative dielectric constant k smaller than 3 from the viewpoint of speeding up the device.

従来、ｋが４〜５程度の層間絶縁膜はＣＶＤ等で形成され、膜自体の密度が比較的高く、外気透過性が低かった。したがって、すべての多層配線を形成した後に、パッシベーション膜として、同じく外気透過性の低いＳｉＮ膜等で保護しておけば、層間絶縁膜の後発的な誘電率の上昇を招くという問題は発生しなかった。   Conventionally, an interlayer insulating film having k of about 4 to 5 is formed by CVD or the like, and the density of the film itself is relatively high and the outside air permeability is low. Therefore, if all the multilayer wirings are formed and then protected by a SiN film having a low outside air permeability as the passivation film, there will be no problem that the dielectric constant is subsequently increased. It was.

しかし、ｋの値をより小さくしたＬｏｗ−ｋ膜は、一般に膜密度が低く、外気の影響を受けやすい。ｋ＜３になると、膜の中に外気が侵入しやすく、侵入してきた外気に含まれる水分を吸収すると、膜本来の低誘電率性が損なわれる。したがって、図７（ａ）に示すような多層構造において、層間絶縁膜としてＬｏｗ−ｋ膜１０３、１０５を使用する場合は、レイヤごとにＬｏｗ−ｋ膜のガス抜きを行ったうえで、外気を遮断する保護膜１０４でＬｏｗ−ｋ膜１０３を覆う必要がある。   However, a Low-k film with a smaller value of k generally has a low film density and is easily influenced by outside air. When k <3, outside air easily enters the film, and when the moisture contained in the entering outside air is absorbed, the inherent low dielectric constant of the film is impaired. Therefore, in the multilayer structure as shown in FIG. 7A, when the low-k films 103 and 105 are used as the interlayer insulating films, the low-k film is degassed for each layer and the outside air is discharged. It is necessary to cover the low-k film 103 with the protective film 104 to be blocked.

たとえレイヤごとに保護膜１０４でＬｏｗ−ｋ膜を保護したとしても、図７（ｂ）に示すようにウエハ１０１の外周近傍のケアが不足すると、ウエハ外周近傍でＬｏｗ−ｋ膜１０３、１０５の側壁が露出し、そこから外気が侵入するおそれがある。通常、Ｌｏｗ−ｋ膜１０３、１０５をウエハ上に堆積する場合、ウエハ外周に沿って、たとえば矢印ａで示す位置でそのエッジをカットするのであるが、このＬｏｗ−ｋ膜１０３、１０５のカット面である側壁の手当てがされていない場合に、外気侵入による誘電率の上昇が生じる。   Even if the low-k film is protected by the protective film 104 for each layer, as shown in FIG. 7B, if the care around the outer periphery of the wafer 101 is insufficient, the low-k films 103 and 105 near the outer periphery of the wafer 101 The side wall is exposed and there is a risk that outside air may enter from there. Normally, when the low-k films 103 and 105 are deposited on the wafer, the edges are cut along the outer periphery of the wafer, for example, at a position indicated by an arrow a. When the side wall is not treated, the dielectric constant rises due to intrusion of outside air.

そこで近年、図８に示すように、Ｌｏｗ−ｋ膜のエッジカットを上層に行くほど外側に設定することが提案されている。すなわち、図８（ａ）に示すように、第１層目のＬｏｗ−ｋ膜１０３のエッジを矢印ａの位置でカットし、その上面および側壁を外気遮断保護膜１０４で覆う。次に２番目のＬｏｗ−ｋ膜１０５のエッジを矢印ａ’の位置でカットし、その上面および側壁を外気遮断保護膜１０７で覆う。このように、順次Ｌｏｗ−ｋ膜の上面および側壁を覆いつつ外側に拡げることによって、外気の侵入は防止することができる。   Therefore, in recent years, as shown in FIG. 8, it has been proposed to set the edge cut of the Low-k film to the outer side as it goes upward. That is, as shown in FIG. 8A, the edge of the low-k film 103 of the first layer is cut at the position of the arrow a, and the upper surface and side walls thereof are covered with the outside air blocking protective film 104. Next, the edge of the second Low-k film 105 is cut at the position of the arrow a ′, and the upper surface and side walls thereof are covered with the outside air blocking protective film 107. In this way, intrusion of outside air can be prevented by sequentially spreading to the outside while covering the upper surface and side walls of the Low-k film.

しかし、半導体装置がどんどん多層化していくことを考えると、最初のＬｏｗ−ｋ膜のエッジカット位置を、ウエハの非常に内側に取らなくてはならない。その場合、チップの有効面積が狭められ、積層される層の数が多くなるほど、チップの有効面積の減少は著しくなる。現状では、一層あたり約０．５ｍｍずつエッジカットを外側にずらしているため、たとえば１０層のチップを製造する場合に、最初のＬｏｗ−ｋ膜のエッジ（円周）を、通常のエッジ位置から５ｍｍ以上内側に設定する必要がある。   However, considering that semiconductor devices are increasingly multilayered, the edge cut position of the first Low-k film must be located very inside the wafer. In that case, the effective area of the chip is narrowed, and the effective area of the chip is significantly reduced as the number of stacked layers is increased. At present, since the edge cut is shifted outward by about 0.5 mm per layer, for example, when manufacturing a 10-layer chip, the edge (circumference) of the first Low-k film is moved from the normal edge position. It is necessary to set it 5mm or more inside.

また、Ｌｏｗ―ｋ膜のエッジカット位置を外側に拡げてゆくと、その上に形成する配線１０２や、層間配線（またはＶＩＡ）１０６をパターニングするための露光プロセス（ＰＥＰ：photo exposure process）におけるレジストのエッジカット位置も、外側に拡張する必要がある。図８（ｂ）に示すように、レジストのエッジカット位置“ｂ”が、外側のＬｏｗ−ｋ膜のエッジカット位置ａ’’と同位置もしくは内側にあると、せっかく形成した保護膜１０４が配線パターンとともにエッチングされ、Ｌｏｗ−ｋ膜の側壁が剥き出しになってしまうからである。ＰＥＰのエッジカット位置ｂを、レイヤごとに外側へ変化させていくのは、マスクの設計、作成工程にまで影響を及ぼし、装置全体の製造工程の著しい複雑化を招く。   Further, when the edge cut position of the low-k film is expanded outward, the resist in an exposure process (PEP: photo exposure process) for patterning the wiring 102 and the interlayer wiring (or VIA) 106 formed thereon. It is necessary to extend the edge cutting position to the outside. As shown in FIG. 8B, when the edge cut position “b” of the resist is at the same position or inside the edge cut position a ″ of the outer Low-k film, the protective film 104 formed with great effort is wired. This is because the side wall of the low-k film is exposed due to etching with the pattern. Changing the edge cut position b of the PEP to the outside for each layer affects the mask design and production process, resulting in significant complication of the manufacturing process of the entire apparatus.

そこで、本発明は、ｋ＜３のＬｏｗ−ｋ膜を層間絶縁膜に使用する場合に、チップの有効面積を低減させることなく、外気の影響による誘電率の上昇を防止することのできる半導体装置の製造方法およびウエハ構造体を提供する。   Accordingly, the present invention provides a semiconductor device capable of preventing an increase in dielectric constant due to the influence of outside air without reducing the effective area of a chip when a low-k film with k <3 is used as an interlayer insulating film. A manufacturing method and a wafer structure are provided.

本発明では，チップの有効面積を最大に維持したまま、Ｌｏｗ−ｋ膜への外気の侵入を防止する。これを実現するために、Ｌｏｗ−ｋ膜のエッジカット位置を、常にＰＥＰレジストのエッジカット位置よりも内側に設定し、かつ、少なくとも２層のＬｏｗ−ｋ膜のエッジカット位置をほぼ一定位置に維持する。   In the present invention, outside air can be prevented from entering the Low-k film while maintaining the maximum effective area of the chip. In order to realize this, the edge cut position of the Low-k film is always set inside the edge cut position of the PEP resist, and the edge cut position of the at least two layers of the Low-k film is set to a substantially constant position. maintain.

本明細書中において、「ウエハ上」に、あるいは「膜上」にという表現は、下地になる層の表面を基準にした相対的な位置関係を意味するものであり、直接接触による層の上下関係のみを意味するものではない。したがって、間に１以上の層が介在する場合であっても、「ウエハ上」あるいは「膜上」という表現を用いることとする。   In this specification, the expression “on the wafer” or “on the film” means a relative positional relationship based on the surface of the underlying layer, and the upper and lower sides of the layer by direct contact. It does not mean only a relationship. Therefore, the expression “on the wafer” or “on the film” is used even when one or more layers are interposed.

本発明の半導体装置の製造方法は、ウエハ上にｋ＜３の第１の低誘電率膜を、そのエッジが、ウエハ円周に沿った第１のエッジ位置に一致するように形成する。次に、第１の低誘電率膜よりもガス透過率の低い第１保護膜を、そのエッジが、第１エッジ位置より外側の第２エッジ位置と一致するように、第１低誘電率膜およびウエハ上に形成する。最後に、第１保護膜上に、第２の低誘電率膜を、そのエッジが第１エッジ位置の内側となるように形成する。   In the method for manufacturing a semiconductor device of the present invention, a first low dielectric constant film of k <3 is formed on a wafer so that the edge thereof coincides with the first edge position along the wafer circumference. Next, the first low dielectric constant film having a gas permeability lower than that of the first low dielectric constant film is adjusted so that the edge thereof coincides with the second edge position outside the first edge position. And formed on the wafer. Finally, a second low dielectric constant film is formed on the first protective film so that the edge is inside the first edge position.

別の側面では、半導体装置の製造方法は、ウエハ上にｋ＜３の第１低誘電率膜を形成し、第１低誘電率膜のエッジをウエハの円周に沿った第１のエッジカット位置でカットする。次に、第１低誘電率膜よりもガス透過率の低い第１保護膜で、ウエハおよび低誘電率膜を覆う。次に、第１保護膜のエッジを、第１のエッジカット位置より外側の第２のエッジカット位置でカットする。最後に、第１保護膜上に第２低誘電率膜を形成し、第２低誘電率膜のエッジを前記第１のエッジカット位置の内側でカットする。   In another aspect, a method for manufacturing a semiconductor device includes forming a first low dielectric constant film of k <3 on a wafer, and forming an edge of the first low dielectric constant film along a circumference of the wafer by a first edge cut. Cut at the position. Next, the wafer and the low dielectric constant film are covered with a first protective film having a gas permeability lower than that of the first low dielectric constant film. Next, the edge of the first protective film is cut at a second edge cut position outside the first edge cut position. Finally, a second low dielectric constant film is formed on the first protective film, and the edge of the second low dielectric constant film is cut inside the first edge cut position.

いずれの製造方法においても、さらに積層を進める場合も、保護膜のエッジカット位置を、低誘電率膜のエッジよりも常に外側になるように一定位置に保つ。この場合、第２のエッジカット位置は、低誘電率膜上に配線パターンを形成するために使用するレジストのＰＥＰ（露光工程）エッジカット位置に一致させる。したがって、各層でＰＥＰエッジカット位置を調整しながら低誘電率膜を保護する必要がなく、製造工程が簡便になる。   In any of the manufacturing methods, even when the lamination is further advanced, the edge cut position of the protective film is kept at a constant position so as to be always outside the edge of the low dielectric constant film. In this case, the second edge cut position is made to coincide with the PEP (exposure process) edge cut position of the resist used for forming the wiring pattern on the low dielectric constant film. Therefore, it is not necessary to protect the low dielectric constant film while adjusting the PEP edge cut position in each layer, and the manufacturing process is simplified.

低誘電率膜のエッジ位置である第１エッジカット位置は、各レイヤにおいて、保護膜のエッジ位置である第２エッジカット位置より内側で、ほぼ一定位置に揃うように形成するのが好ましい。しかしこれに限られず、保護膜の第２エッジカット位置の内側にある限り、少なくとも２つの低誘電率膜のエッジが一定位置で揃うように形成してもよい。   The first edge cut position, which is the edge position of the low dielectric constant film, is preferably formed so as to be aligned at a substantially constant position inside the second edge cut position, which is the edge position of the protective film, in each layer. However, the present invention is not limited to this, and as long as it is inside the second edge cut position of the protective film, it may be formed so that the edges of at least two low dielectric constant films are aligned at a certain position.

本発明の別の側面では、ウエハ構造は、以下を備える。   In another aspect of the invention, the wafer structure comprises:

（イ）ウエハ、
（ロ）ウエハ上に位置し、そのエッジが、ウエハの円周に沿った第１エッジカット位置に位置する第１低誘電率膜、
（ハ）第１低誘電率膜上に位置し、そのエッジが、第１エッジカット位置
よりも外側の第２エッジカット位置に位置する第１保護膜、および
（ニ）第１保護膜上に位置し、そのエッジが、前記第１エッジカット位置の内側に位置する第２低誘電率膜。 (A) wafer,
(B) a first low dielectric constant film located on the wafer, the edge of which is located at a first edge cut position along the circumference of the wafer;
(C) a first protective film located on the first low dielectric constant film, the edge of which is located at a second edge cut position outside the first edge cut position; and (d) on the first protective film. A second low dielectric constant film that is located and whose edge is located inside the first edge cut position.

第１保護膜は、第１の低誘電率膜よりもガス透過性が低い。逆に言えば、第１の低誘電率膜よりも気密性が高く、外気が第１の低誘電率膜に侵入することを防止する。第１保護膜は、たとえば、ＳｉＮ、ＳｉＣ、ＳｉＯ2、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＮなどのＣＶＤ層である。 The first protective film has lower gas permeability than the first low dielectric constant film. In other words, the airtightness is higher than that of the first low dielectric constant film, and the outside air is prevented from entering the first low dielectric constant film. The first protective film is, for example, a CVD layer such as SiN, SiC, SiO 2 , SiOC, SiOF, or SiON.

本発明のさらに別の側面では、ウエハ構造は、
（イ）ウエハと、
（ロ）ウエハ上に積層された複数の低誘電率膜と、
（ハ）低誘電率膜の各々を覆い、そのエッジが、対応する低誘電率膜のエッジよりも外側に位置するように、ほぼ一定位置に位置する外気遮断保護膜と
を備え、少なくとも２つの低誘電率膜のエッジカット位置がほぼ一致する。 In yet another aspect of the invention, the wafer structure comprises:
(A) a wafer;
(B) a plurality of low dielectric constant films stacked on the wafer;
(C) an external air blocking protective film that covers each of the low dielectric constant films and that is positioned at a substantially constant position so that the edge is located outside the edge of the corresponding low dielectric constant film, and includes at least two The edge cut positions of the low dielectric constant film are almost the same.

いずれのウエハ構造においても、低誘電率膜が外気を吸収して誘電率が後発的に上昇することを防止できる。また、ウエハ上のチップ有効面積を最大にすることができる。   In any of the wafer structures, it is possible to prevent the low dielectric constant film from absorbing outside air and subsequently increasing the dielectric constant. In addition, the effective chip area on the wafer can be maximized.

本発明のその他の特徴、効果は、以下で図面を参照して述べる詳細な説明により、いっそう明確になるものである。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the drawings.

本発明による半導体装置の製造方法によれば、ＰＥＰのエッジカット位置と、その内側にあるＬｏｗ−ｋ膜のエッジカット位置がほぼ一定に維持され、レイヤごとにＰＥＰのエッジカット位置を調整しながらＬｏｗ−ｋ膜の保護を行う必要がない。これにより、製造工程が簡便になる。   According to the semiconductor device manufacturing method of the present invention, the edge cut position of the PEP and the edge cut position of the low-k film inside the PEP are maintained substantially constant, and the edge cut position of the PEP is adjusted for each layer. There is no need to protect the Low-k film. This simplifies the manufacturing process.

本発明のウエハ構造体は、チップの有効面積を最大に維持したまま、Ｌｏｗ−ｋ膜への外気の侵入を効果的に排除し、低誘電率性を維持することができる。   The wafer structure of the present invention can effectively eliminate the intrusion of outside air into the Low-k film while maintaining the maximum effective area of the chip, and can maintain a low dielectric constant.

＜第１実施形態＞
図１および２は、本発明の第１実施形態に係る半導体装置の製造方法の一例を示す図である。本発明は、半導体装置の製造工程中、特にウエハ上への配線パターンと形成と、比誘電率ｋ＜３のＬｏｗ−ｋ膜を使用した層間絶縁膜の積層工程に良好に適用される。 <First Embodiment>
1 and 2 are diagrams illustrating an example of a method of manufacturing a semiconductor device according to the first embodiment of the present invention. The present invention is well applied to a semiconductor device manufacturing process, in particular, a wiring pattern and formation on a wafer, and an interlayer insulating film stacking process using a low-k film having a relative dielectric constant k <3.

第１実施形態の半導体装置の製造方法においては、何層に積層されようとも、ｋ＜３のＬｏｗ−ｋ材料を用いた層間絶縁膜のエッジカット位置（第１エッジカット位置）を、ほぼ一定位置に維持し、かつ、層間絶縁膜上に配線パターンを形成する露光プロセス（ＰＥＰ）で使用するレジストのエッジカット位置（第２エッジカット位置）を、Ｌｏｗ−ｋ膜のエッジカット位置よりも外側のほぼ一定位置に維持する。これにより、Ｌｏｗ−ｋ膜を外気から保護するためにＬｏｗ−ｋ膜上に形成した外気遮断保護膜のエッジ位置が、ＰＥＰレジストのエッジカット位置と一致することになり、常に、Ｌｏｗ−ｋ膜のエッジ位置よりも外側に位置する。したがって、Ｌｏｗ−ｋ膜の側壁が露出することはなく、外気の侵入を防止することができる。   In the manufacturing method of the semiconductor device of the first embodiment, the edge cut position (first edge cut position) of the interlayer insulating film using the low-k material of k <3 is substantially constant no matter how many layers are stacked. The edge cut position (second edge cut position) of the resist used in the exposure process (PEP) for maintaining the position and forming the wiring pattern on the interlayer insulating film is outside the edge cut position of the low-k film. To maintain a substantially constant position. As a result, the edge position of the outside air blocking protection film formed on the Low-k film to protect the Low-k film from the outside air coincides with the edge cut position of the PEP resist. It is located outside the edge position. Therefore, the side wall of the Low-k film is not exposed, and entry of outside air can be prevented.

図１および２を参照して、第１実施形態に係る半導体装置の製造方法を、より具体的に説明する。図２は図１（ｄ）から引き続く工程を示すものであり、図１および２で一連の製造工程を表わす。   With reference to FIGS. 1 and 2, the method of manufacturing the semiconductor device according to the first embodiment will be described more specifically. FIG. 2 shows a process subsequent to FIG. 1 (d), and FIGS. 1 and 2 show a series of manufacturing processes.

（ａ）まず、図１（ａ）に示すように、ウエハ１１上にｋ＜３のＬｏｗ−ｋ膜１３を、そのエッジ位置が、矢印ａで示される位置（第１のエッジカット位置）に位置するように成膜する。第１実施形態では、たとえばメチルシロキサン（ＳｉＯ2−ＣＨ3）をスピンコートすることにより、Ｌｏｗ−ｋ膜１３を形成する。しかし、この例に限定されるわけではなく、任意のポリメチルシロキサンや、低誘電率無機ＳＯＧ材料であるＨＳＱ（hydrogensilsesquioxane）を用いて、Ｌｏｗ−ｋ膜１３を形成してもよい。Ｌｏｗ−ｋ膜１３のエッジ位置の制御は、たとえば図３に示すように、ノズルによるエッジカット制御により行う。 (A) First, as shown in FIG. 1A, the edge position of the low-k film 13 with k <3 on the wafer 11 is set to the position indicated by the arrow a (first edge cut position). The film is formed so as to be positioned. In the first embodiment, the Low-k film 13 is formed by spin coating, for example, methylsiloxane (SiO 2 —CH 3 ). However, the present invention is not limited to this example, and the low-k film 13 may be formed using any polymethylsiloxane or HSQ (hydrogensilsesquioxane) which is a low dielectric constant inorganic SOG material. The edge position of the Low-k film 13 is controlled by edge cut control using a nozzle, for example, as shown in FIG.

すなわち、図３（ａ）に示すように、ノズル３１からｋ＜３のＩＬＤ（Inter-level Dielectric）材料の溶剤３２をウエハ１１に滴下し、ウエハ１１を回転させて全面に均一に塗布する。その後、図３（ｂ）に示すように、ウエハ１１を回転させながら、ウエハ外周に沿ってエッジカットを行う位置に、ＩＬＤ溶剤３２を溶かす薬液（たとえばシンナー）３４をノズル３３から噴出し、ウエハ１１の周辺部に塗布されたＩＬＤ溶剤３２を、ウエハ周縁からエッジカット位置ａの範囲まで溶かして除去する。このようにして、Ｌｏｗ−ｋ膜１３のエッジ位置を、矢印ａに一致させる。   That is, as shown in FIG. 3A, a solvent 32 of an ILD (Inter-level Dielectric) material of k <3 is dropped from the nozzle 31 onto the wafer 11, and the wafer 11 is rotated and uniformly applied to the entire surface. Thereafter, as shown in FIG. 3B, while rotating the wafer 11, a chemical solution (for example, thinner) 34 for dissolving the ILD solvent 32 is ejected from a nozzle 33 at a position where edge cutting is performed along the outer periphery of the wafer. Then, the ILD solvent 32 applied to the peripheral portion 11 is melted and removed from the periphery of the wafer to the edge cut position a. In this way, the edge position of the Low-k film 13 is matched with the arrow a.

（ｂ）次に、図１（ｂ）に示すように、Ｌｏｗ−ｋ膜１３およびウエハ１１を覆ってフォトレジスト１４を塗布し、配線溝１５を形成するとともに、フォトレジスト１４のエッジ部分を、矢印ｂ（第２のエッジカット位置）に一致するようにカットする。より具体的には、図４（ａ）に示すように、ウエハ１１およびＬｏｗ−ｋ膜１３上にレジスト溶剤を滴下し、ウエハ１１を回転させて全面に均一にレジスト１４を塗布する。その後、レジスト１４の膜安定化のための熱処理を行った後、ウエハ１１を回転させながら、ウエハ外周に沿ってエッジカットを行う部分を、光源３５で照射する。次に、図４（ｂ）に示すように、通常の方法で、レジスト１４上にパターン３９を露光した後、ノズル３７で現像液３８を滴下し、感光した部分のレジストを溶解させて除去する。このとき、パターン形成と同時に、先に露光したレジスト周辺部のエッジ部分も、第２のエッジカット位置ｂまで除去される。この例では、感光した部分が溶融するポジ型レジストを用いているが、ネガ型レジストと、ウエハ周辺部およびパターン部を覆うレチクルを用いて、パターン形成とレジストのエッジカットとを同時に行ってもよい。パターニングしたレジストをマスクにして、下層の第１のＬｏｗ−ｋ膜１３にＲＩＥなどにより配線パターンを形成する。 (B) Next, as shown in FIG. 1B, a photoresist 14 is applied to cover the low-k film 13 and the wafer 11 to form a wiring groove 15, and the edge portion of the photoresist 14 is Cut to match the arrow b (second edge cut position). More specifically, as shown in FIG. 4A, a resist solvent is dropped on the wafer 11 and the low-k film 13, and the wafer 11 is rotated to uniformly apply the resist 14 to the entire surface. Thereafter, after heat treatment for stabilizing the film of the resist 14, the light source 35 irradiates a portion to be edge cut along the outer periphery of the wafer 11 while rotating the wafer 11. Next, as shown in FIG. 4B, after exposing the pattern 39 on the resist 14 by a normal method, a developing solution 38 is dropped by a nozzle 37 to dissolve and remove the resist in the exposed portion. . At this time, simultaneously with the pattern formation, the edge portion of the peripheral portion of the resist exposed previously is also removed to the second edge cut position b. In this example, a positive resist that melts the exposed portion is used. However, using a negative resist and a reticle that covers the peripheral portion of the wafer and the pattern portion, pattern formation and resist edge cutting can be performed simultaneously. Good. Using the patterned resist as a mask, a wiring pattern is formed on the lower first Low-k film 13 by RIE or the like.

（ｃ）次に、図１（ｃ）に示すように、レジスト１４を除去した後、スパッタリング、メッキ、ＣＭＰ等のプロセスにより、配線溝１５にたとえばＣｕを埋め込み、表面を平坦化してダマシン配線１６を形成する。その後、Ｌｏｗ−ｋ膜１３を外気から遮断するために、全面に外気遮断保護膜１７を形成する。外気遮断保護膜１７は、たとえばプラズマＣＶＤにより、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯ2膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＯＮ膜等として形成する。外気遮断保護膜１７を成膜する前処理として、ｉｎ−ｓｉｔｕで高温真空アニールし、Ｌｏｗ−ｋ膜１３中からデガス（ガス抜き）を行うのが好ましい。その後、真空をやぶらずに連続して外気遮断保護膜１７を成膜することで、Ｌｏｗ−ｋ膜１３中に水分を含む気泡が残ることを排除する。その後、外気遮断保護膜１７上に第２のＬｏｗ−ｋ膜１９をスピンコートし、そのエッジを矢印ａの位置（第１エッジカット位置）でカットする。チップの有効面積を最大にするためには、第２のＬｏｗ−ｋ膜１９のエッジ位置を、下層にある第１のＬｏｗ−ｋ膜１３のエッジ位置と揃えるのが好ましいが、第２エッジカット位置より内側にある限り、第１エッジカット位置を基準にして多少の内外へのずれがあってもかまわない。 (C) Next, as shown in FIG. 1C, after removing the resist 14, for example, Cu is embedded in the wiring groove 15 by a process such as sputtering, plating, CMP, etc., and the surface is flattened to form a damascene wiring 16. Form. Thereafter, in order to block the Low-k film 13 from the outside air, an outside air blocking protective film 17 is formed on the entire surface. The outside air blocking protective film 17 is formed as a SiN film, a SiC film, a SiO 2 film, a SiOC film, a SiOF film, a SiON film, or the like by, for example, plasma CVD. As a pretreatment for forming the outside air blocking protective film 17, it is preferable to perform in-situ high-temperature vacuum annealing and degas (degas) from the Low-k film 13. Thereafter, the outside air blocking protective film 17 is continuously formed without evacuating the vacuum, so that bubbles containing moisture remain in the Low-k film 13. Thereafter, the second Low-k film 19 is spin-coated on the outside air blocking protective film 17, and the edge is cut at the position of the arrow a (first edge cut position). In order to maximize the effective area of the chip, it is preferable to align the edge position of the second Low-k film 19 with the edge position of the first Low-k film 13 in the lower layer. As long as the position is on the inner side of the position, there may be a slight inward or outward displacement with respect to the first edge cut position.

（ｄ）次に、図１（ｄ）に示すように、第２のＬｏｗ−ｋ膜１９上に再度フォトレジスト１４を塗布し、図１（ｂ）の工程と同様に、Ｖｉａや層間配線溝の露光を行う。パターン露光に先立ち、図４（ａ）のように、エッジカット位置ｂでエッジカット用に露光しておく。その後、レジスト１４をマスクにして、ＲＩＥ法などにより、Ｖｉａや配線溝１８を加工する。ＰＥＰレジストのエッジカットを下層と同様に矢印ｂの位置に一致させることにより、ＲＩＥ工程で除去されることになる外気遮断保護膜１７のエッジも、ＰＥＰのエッジカット位置ｂに一致する。これにより、第１のＬｏｗ−ｋ膜１３の側壁を露出させることなく、配線パターンの溝１８を形成することができる。 (D) Next, as shown in FIG. 1D, a photoresist 14 is applied again on the second Low-k film 19, and the Via and the interlayer wiring trench are formed in the same manner as in the step of FIG. Perform the exposure. Prior to pattern exposure, exposure is performed for edge cutting at an edge cutting position b as shown in FIG. Thereafter, the Via and the wiring groove 18 are processed by the RIE method using the resist 14 as a mask. By matching the edge cut of the PEP resist to the position of the arrow b as in the lower layer, the edge of the outside air blocking protection film 17 to be removed in the RIE process also matches the edge cut position b of the PEP. Thereby, the groove 18 of the wiring pattern can be formed without exposing the side wall of the first Low-k film 13.

（ｅ）次に、図２（ｅ）に示すように、レジスト１４を除去し、Ｖｉａまたは配線溝１８をＡｌ等で埋め込み、表面を平坦化して、層間配線２０を形成する。このとき第１のＬｏｗ−ｋ膜１３は外気遮断保護膜１７で保護されているので、Ｌｏｗ−ｋ膜１３を外気の侵入から保護し、誘電率を低く維持したまま層間配線２０を形成することができる。 (E) Next, as shown in FIG. 2E, the resist 14 is removed, the via or the wiring groove 18 is filled with Al or the like, the surface is flattened, and the interlayer wiring 20 is formed. At this time, since the first Low-k film 13 is protected by the outside air blocking protection film 17, the interlayer wiring 20 is formed while protecting the Low-k film 13 from the intrusion of outside air and keeping the dielectric constant low. Can do.

（ｆ）次に、図２（ｆ）に示すように、上述した工程（ｃ）〜（ｅ）を繰り返し、第２の外気遮断保護膜２１、第３のＬｏｗ−ｋ膜２３を形成し、３番目の層に層間配線２０を形成し、デガス処理後、第３の外気遮断保護膜２４を形成する。さらに順次多層化していく場合でも、外気遮断保護膜のエッジ部は、ＰＥＰレジストのエッジカット位置ｂに一致し、かつ、Ｌｏｗ−ｋ膜のエッジは常にＰＥＰエッジカット位置の内側にある。これにより、Ｌｏｗ−ｋ膜の低誘電率性は効果的に維持され、寄生容量の発生を防止し、デバイスの動作特性を良好に維持する。 (F) Next, as shown in FIG. 2 (f), the steps (c) to (e) described above are repeated to form the second outside air blocking protection film 21 and the third Low-k film 23, The interlayer wiring 20 is formed in the third layer, and after the degas treatment, the third outside air blocking protective film 24 is formed. Even in the case of further multilayering, the edge portion of the outside air blocking protective film coincides with the edge cut position b of the PEP resist, and the edge of the low-k film is always inside the PEP edge cut position. As a result, the low dielectric constant of the low-k film is effectively maintained, the generation of parasitic capacitance is prevented, and the operating characteristics of the device are favorably maintained.

図２（ｆ）に示すウエハ構造体１０は、ウエハ１１と、ウエハ１１上に位置し、そのエッジが第１エッジカット位置ａに位置する第１のＬｏｗ−ｋ膜１３と、第１のＬｏｗ−ｋ膜１３上に位置し、そのエッジが、第１エッジカット位置ａよりも外側の第２エッジカット位置ｂに位置する第１保護膜１７と、第１保護膜１７上に位置し、そのエッジが、前記第１エッジカット位置ａに一致する第２あるいは第３のＬｏｗ−ｋ膜１９、２３を備える。図２（ｆ）の例では、第１〜第３のＬｏｗ−ｋ膜のエッジ位置がすべて、第１のエッジカット位置ａに一致する。   The wafer structure 10 shown in FIG. 2F is a wafer 11, a first Low-k film 13 that is located on the wafer 11 and whose edge is located at a first edge cut position a, and a first Low. The first protective film 17 located on the second edge cut position b outside the first edge cut position a, and the first protective film 17 located on the first protective film 17 The edge includes the second or third Low-k films 19 and 23 that coincide with the first edge cut position a. In the example of FIG. 2F, the edge positions of the first to third Low-k films all coincide with the first edge cut position a.

しかし、第２のエッジカット位置ｂよりも内側にある限り、少なくとも２層のＬｏｗ−ｋ膜のエッジが一致する構成としてもよい。   However, as long as it exists inside the 2nd edge cut position b, it is good also as a structure where the edge of at least 2 layer Low-k film | membrane matches.

第１実施形態の半導体装置の製造方法とウエハ構造体によれば、チップの有効面積を低減することなく、外気の侵入を効果的に遮断して、Ｌｏｗ−ｋ膜の低誘電率性を維持することができる。とくに、半導体装置が１０層以上の多層配線構造をとる場合、各層で、Ｌｏｗ−ｋ膜のエッジを０．５ｍｍずつ外側へずらす方法に比較して、ウエハあたりのチップ数を増やすことができる。
＜第２実施形態＞
図５および６は、本発明の第２実施形態に係る半導体装置の製造方法を示す。 According to the semiconductor device manufacturing method and the wafer structure of the first embodiment, it is possible to effectively block outside air and maintain the low dielectric constant of the Low-k film without reducing the effective area of the chip. can do. In particular, when the semiconductor device has a multilayer wiring structure of 10 layers or more, the number of chips per wafer can be increased as compared with a method in which the edge of the Low-k film is shifted outward by 0.5 mm in each layer.
Second Embodiment
5 and 6 show a method for manufacturing a semiconductor device according to the second embodiment of the present invention.

図６（ｆ）は、図５（ｅ）に引き続く工程であり、図５、６は一連の製造工程を示すものである。第２実施形態では、Ｌｏｗ−ｋ膜を外気から遮断する外気遮断保護膜に加え、ＣＭＰやＲＩＥといったプロセスダメージから保護する被覆膜を形成する。この場合、外気遮断保護膜と被覆膜のエッジ位置は、ＰＥＰレジストのエッジカット位置にほぼ一致し、Ｌｏｗ−ｋ膜のエッジカット位置は、それよりも内側のほぼ一定位置とする。第２実施形態に係る半導体装置の製造工程を、図５および６を参照して以下で詳述する。   FIG. 6F is a process subsequent to FIG. 5E, and FIGS. 5 and 6 show a series of manufacturing processes. In the second embodiment, in addition to the outside air blocking protection film that blocks the Low-k film from outside air, a coating film that protects from process damage such as CMP and RIE is formed. In this case, the edge positions of the outside air blocking protective film and the coating film substantially coincide with the edge cut position of the PEP resist, and the edge cut position of the Low-k film is set to a substantially constant position on the inner side. The manufacturing process of the semiconductor device according to the second embodiment will be described in detail below with reference to FIGS.

（ａ）まず、図５（ａ）に示すように、ウエハ４１上に、第１のＬｏｗ−ｋ膜４３を、そのエッジが第１のエッジカット位置ａに一致するように形成する。エッジ位置の制御は、第１実施形態と同様に、たとえば図３に示すノズル制御による。すなわち、Ｌｏｗ−ｋ素材の溶剤をノズルからウエハ全面に塗布した後、シンナーによりエッジカット位置ａでエッジカットする。 (A) First, as shown in FIG. 5A, the first Low-k film 43 is formed on the wafer 41 so that the edge thereof coincides with the first edge cut position a. The edge position is controlled by nozzle control shown in FIG. 3, for example, as in the first embodiment. That is, a low-k solvent is applied to the entire surface of the wafer from the nozzle, and then edge cut is performed at the edge cut position a by a thinner.

（ｂ）次に、図５（ｂ）に示すように、以後の工程で行われるＣＭＰやＲＩＥといったプロセスダメージからＬｏｗ−ｋ膜４３を保護するための被覆膜４２を、ＣＶＤなどにより形成する。この被覆膜４２には、Ｌｏｗ−ｋ膜４３を外気から遮断する性能は特に必要なく、ｐ−ＳｉＯ2膜やｐ−ＴＥＯＳ膜等でよい。 (B) Next, as shown in FIG. 5B, a coating film 42 for protecting the Low-k film 43 from process damage such as CMP and RIE performed in the subsequent steps is formed by CVD or the like. . The covering film 42 is not particularly required to have a capability of blocking the Low-k film 43 from the outside air, and may be a p-SiO2 film, a p-TEOS film, or the like.

（ｃ）次に、図５（ｃ）に示すように、被覆膜４２上に、パターン形成のためのレジスト４４を塗布し、そのエッジ位置を、第１のエッジカット位置ａよりも外側の第２のエッジカット位置ｂに制御し、Ｖｉａまたは配線溝４５をＲＩＥなどにより形成する。このＲＩＥ工程で、被覆膜４２のエッジが、第２のエッジカット位置ｂに一致することになる。 (C) Next, as shown in FIG. 5 (c), a resist 44 for pattern formation is applied on the coating film 42, and the edge position is located outside the first edge cut position a. By controlling to the second edge cut position b, the Via or the wiring groove 45 is formed by RIE or the like. In this RIE process, the edge of the coating film 42 coincides with the second edge cut position b.

（ｄ）次に、図５（ｄ）に示すように、レジスト４４を除去し、スパッタリング、メッキ、ＣＭＰなどのプロセスにより、たとえばＣｕのダマシン配線４６を形成する。 (D) Next, as shown in FIG. 5D, the resist 44 is removed, and, for example, Cu damascene wiring 46 is formed by a process such as sputtering, plating, or CMP.

（ｅ）次に、Ｌｏｗ−ｋ膜４３を外気から遮断するための外気遮断保護膜４７を、ＳＶＤ等により形成する。外気遮断保護膜４７は、ＳｉＮ、ＳｉＣ、ＳｉＯ2、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＮなどである。外気遮断保護膜４７の成膜に先立ち、前処理として、ｉｎ−ｓｉｔｕでの高温真空アニールにより、Ｌｏｗ−ｋ膜４３中からデガスを行う。引き続いて、真空をやぶらずに連続して外気遮断保護膜４７を成膜することで、Ｌｏｗ−ｋ膜中のガス抜き後に密閉することができる。 (E) Next, an outside air blocking protective film 47 for blocking the Low-k film 43 from the outside air is formed by SVD or the like. The outside air blocking protective film 47 is made of SiN, SiC, SiO 2 , SiOC, SiOF, SiON or the like. Prior to the formation of the outside air blocking protective film 47, as a pretreatment, degassing is performed from the Low-k film 43 by high-temperature vacuum annealing in-situ. Subsequently, by forming the outside air blocking protective film 47 continuously without sacrificing vacuum, it is possible to seal after degassing in the Low-k film.

（ｆ）次に、図６（ｆ）に示すように、第２のＬｏｗ−ｋ膜４９を形成して、そのエッジ位置を第１のエッジ位置ａに制御し、その上に第２の被覆膜５１を形成する。 (F) Next, as shown in FIG. 6F, the second Low-k film 49 is formed, the edge position is controlled to the first edge position a, and the second covered film is formed thereon. A covering film 51 is formed.

（ｇ）次に、図６（ｇ）に示すように、レジスト５４を塗布して、Ｖｉａまたは層間配線パターンとともに、第２エッジカット位置ｂをＰＥＰで焼き付け、レジスト５４をマスクにしてＲＩＥなどにより、Ｖｉａまたは配線溝５５の加工を行う。被覆膜５１があるため、ＲＩＥによるパターン加工時に、Ｌｏｗ−ｋ膜４９へのダメージが少ない。ＲＩＥの際に、第１の外気遮断保護膜４７と第２の被覆膜５１のエッジが、ＰＥＰのエッジ位置ｂでカットされ、第２のエッジカット位置ｂに一致するようになる。 (G) Next, as shown in FIG. 6G, a resist 54 is applied, the second edge cut position b is baked with PEP together with the Via or the interlayer wiring pattern, and the resist 54 is used as a mask by RIE or the like. , Via or the wiring groove 55 is processed. Since there is the coating film 51, the damage to the low-k film 49 is small during pattern processing by RIE. At the time of RIE, the edges of the first outside air blocking protective film 47 and the second coating film 51 are cut at the edge position b of the PEP and coincide with the second edge cut position b.

（ｈ）次に、図６（ｈ）に示すように、レジスト５４を除去し、配線溝５５をＡｌなどで埋め込み、ＣＭＰ等により、層間配線５６を形成する。先の工程（ｇ）で、ＰＥＰでのレジストのエッジカット位置が、Ｌｏｗ−ｋ膜４９のエッジ位置よりも外側の第２のエッジカット位置ｂにあり、第１の外気遮断保護膜４７のエッジ位置も、第２のエッジカット位置にそろうため、第２のＬｏｗ−ｋ膜４９の側壁が露出することなく、層間配線５６を形成することが可能になる。 (H) Next, as shown in FIG. 6H, the resist 54 is removed, the wiring groove 55 is filled with Al or the like, and an interlayer wiring 56 is formed by CMP or the like. In the previous step (g), the edge cut position of the resist in the PEP is at the second edge cut position b outside the edge position of the low-k film 49, and the edge of the first outside air blocking protective film 47 Since the position is also aligned with the second edge cut position, the interlayer wiring 56 can be formed without exposing the side wall of the second Low-k film 49.

（ｉ）最後に、図５（ｅ）および図６（ｇ）〜５（ｈ）を繰り返すことにより、第３層目の配線パターンを形成し、図６（ｉ）に示すウエハ構造体４０が完成する。 (I) Finally, the wiring pattern of the third layer is formed by repeating FIG. 5E and FIGS. 6G to 5H, and the wafer structure 40 shown in FIG. Complete.

図６（ｉ）に示すウエハ構造体４０は、３層のＬｏｗ−ｋ膜すべてのエッジ位置が、第１のエッジカット位置ａに一致し、それぞれ対応する外気遮断保護膜のエッジも、その外側の第２エッジカット位置ｂで一致する。しかし、３層以上の多層構造において、必ずしもすべてのＬｏｗ−ｋ膜のエッジが第１のエッジカット位置に一致する必要はない。少なくとも２層のＬｏｗ−ｋ膜のエッジ位置が第１エッジカット位置ａに一致し、その他のＬｏｗ−ｋ膜のエッジ位置は、第１エッジカット位置ａを基準として、多少内外にずれたとしても、第２エッジカット位置より内側にある限り、チップの有効面積を低減することなく、Ｌｏｗ−ｋ膜への外気の侵入を防止することができる。   In the wafer structure 40 shown in FIG. 6 (i), the edge positions of all the three layers of Low-k films coincide with the first edge cut positions a, and the edges of the corresponding outside air blocking protective films are also outside the corresponding edges. At the second edge cut position b. However, in a multi-layer structure of three or more layers, the edges of all Low-k films do not necessarily need to coincide with the first edge cut position. Even if the edge positions of at least two layers of the Low-k film coincide with the first edge cut position a, the edge positions of the other Low-k films may be slightly shifted inward and outward with respect to the first edge cut position a. As long as it is inside the second edge cut position, it is possible to prevent the outside air from entering the Low-k film without reducing the effective area of the chip.

第２実施形態においては、Ｌｏｗ−ｋ膜への外気遮断効果に加えて、ＣＭＰやＲＩＥといったプロセスダメージからもＬｏｗ−ｋ膜を保護することができ、動作の信頼性を向上することができる。   In the second embodiment, in addition to the effect of shutting off the outside air to the Low-k film, the Low-k film can be protected from process damage such as CMP and RIE, and the operation reliability can be improved.

本発明の第１実施形態に係る半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体装置の製造工程を示す図であり、図１（ｄ）に引き続く工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device which concerns on 1st Embodiment of this invention, and is a figure which shows the process following FIG.1 (d). 図１（ａ）に示すＬｏｗ−ｋ膜のエッジ位置制御の一例を示す図である。It is a figure which shows an example of edge position control of the Low-k film | membrane shown to Fig.1 (a). 図１（ｂ）に示すレジストのエッジ位置制御の一例を示す図である。It is a figure which shows an example of the edge position control of the resist shown in FIG.1 (b). 本発明の第２実施形態に係る半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態に係る半導体装置の製造工程を示す図であり、図５（ｅ）に引き続く工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device which concerns on 2nd Embodiment of this invention, and is a figure which shows the process following FIG.5 (e). Ｌｏｗ−ｋ膜を、従来の多層配線構造の層間絶縁膜にそのまま適用した例を示す図である。It is a figure which shows the example which applied the Low-k film | membrane as it is to the interlayer insulation film of the conventional multilayer wiring structure. Ｌｏｗ−ｋ膜の側壁を保護するために、上層へ行くほどエッジ位置を外側に配置する現在のウエハ構造を示す図である。It is a figure which shows the present wafer structure which arrange | positions an edge position outside, so that it goes to the upper layer, in order to protect the side wall of a Low-k film | membrane.

符号の説明Explanation of symbols

１０、４０ ウエハ構造体
１１、４１、１０１ ウエハ
１２、１９、２３、４３、４９、５７、１０３、１０５、１０９ Ｌｏｗ−ｋ膜１４、４４ レジスト
１５、１８、４５、５５ 配線溝
１６、４６、１０２ 配線パターン
１７、２１、２４、４７、５３、６１ 外気遮断保護膜
ａ 第１のエッジカット位置（Ｌｏｗ−ｋ膜エッジカット位置）
ｂ 第２のエッジカット位置（ＰＥＰレジストエッジカット位置） 10, 40 Wafer structure 11, 41, 101 Wafer 12, 19, 23, 43, 49, 57, 103, 105, 109 Low-k film 14, 44 Resist 15, 18, 45, 55 Wiring groove 16, 46, 102 Wiring patterns 17, 21, 24, 47, 53, 61 Outside air blocking protective film a First edge cut position (Low-k film edge cut position)
b Second edge cut position (PEP resist edge cut position)

Claims (6)

ウエハ上に第１の低誘電率膜を配置し、前記第１の低誘電率膜のエッジが、ウエハ円周に沿った第１エッジ位置に一致するように形成するステップと、
前記第１の低誘電率膜よりもガス透過率の低い第１保護膜を、前記第１の低誘電率膜上、前記第１の低誘電率膜のエッジ上、および前記ウエハ上にそれぞれ接して配置し、前記第１保護膜のエッジが、前記第１エッジ位置より外側の第２エッジ位置と一致するように形成するステップと、
前記第１保護膜上に第２の低誘電率膜を配置し、前記第２の低誘電率膜のエッジが、前記第１エッジ位置より内側に形成するステップと、
前記第２の低誘電率膜よりもガス透過率の低い第２保護膜により前記第２の低誘電率膜上および前記第２の低誘電率膜のエッジ上を覆い、前記第２保護膜のエッジを前記第２エッジ位置と一致するように形成するステップと
を含むことにより、前記ウエハ上のすべての低誘電率膜上及びエッジ上を、前記低誘電率膜のそれぞれよりもガス透過率の低い保護膜でそれぞれ覆うとともに、前記すべての低誘電率膜のエッジを、前記第２エッジ位置よりも内側に配置することを特徴とする半導体装置の製造方法。 Disposing a first low dielectric constant film on the wafer and forming an edge of the first low dielectric constant film to coincide with a first edge position along a wafer circumference;
A first protective film having a lower gas permeability than the first low dielectric constant film is in contact with the first low dielectric constant film, the edge of the first low dielectric constant film, and the wafer. Forming the edge of the first protective film so as to coincide with the second edge position outside the first edge position;
Disposing a second low dielectric constant film on the first protective film, and forming an edge of the second low dielectric constant film inside the first edge position;
Covering the second low dielectric constant film and the edge of the second low dielectric constant film with a second protective film having a lower gas permeability than the second low dielectric constant film, Forming an edge to coincide with the second edge position, so that the gas permeability of each of the low dielectric constant films on the wafer and on the edge is higher than that of each of the low dielectric constant films. A method of manufacturing a semiconductor device, wherein each of the low dielectric constant films is covered with a low protective film, and the edges of all the low dielectric constant films are disposed inside the second edge position. 前記第１の低誘電率膜に配線パターンを形成するステップをさらに含み、前記第２エッジ位置は、前記配線パターンの形成に使用するレジストのエッジカット位置に一致することを特徴とする請求項１に記載の半導体装置の製造方法。   2. The method according to claim 1, further comprising the step of forming a wiring pattern on the first low dielectric constant film, wherein the second edge position coincides with an edge cut position of a resist used for forming the wiring pattern. The manufacturing method of the semiconductor device as described in any one of Claims 1-3. ウエハ上に誘電率ｋ＜３である第１の低誘電率膜を形成するステップと、
前記第１の低誘電率膜のエッジを、ウエハ円周に沿った第１のエッジカット位置でカットするステップと、
前記第１の低誘電率膜よりもガス透過率の低い第１保護膜を、前記第１の低誘電率膜上、前記第１の低誘電率膜のエッジ上、および前記ウエハ上にそれぞれ接して形成するステップと、
前記第１保護膜のエッジを、前記第１のエッジカット位置より外側の第２のエッジカット位置でカットするステップと、
前記第１保護膜上にｋ＜３の第２の低誘電率膜を形成し、当該第２の低誘電率膜のエッジを前記第１のエッジカット位置より内側でカットするステップと、
前記第２の低誘電率膜よりもガス透過率の低い第２保護膜により前記第２の低誘電率膜上および前記第２の低誘電率膜のエッジ上を覆うステップと、
前記第２保護膜のエッジを第２のエッジカット位置でカットするステップと
を含むことにより、前記ウエハ上のすべての低誘電率膜上及びエッジ上を、前記低誘電率膜のそれぞれよりもガス透過率の低い保護膜でそれぞれ覆うとともに、前記すべての低誘電率膜のエッジを、前記第２エッジカット位置よりも内側でカットすることを特徴とする半導体装置の製造方法。 Forming a first low dielectric constant film having a dielectric constant k <3 on the wafer;
Cutting an edge of the first low dielectric constant film at a first edge cut position along a wafer circumference;
A first protective film having a lower gas permeability than the first low dielectric constant film is in contact with the first low dielectric constant film, the edge of the first low dielectric constant film, and the wafer. And forming a step,
Cutting the edge of the first protective film at a second edge cut position outside the first edge cut position;
Forming a second low dielectric constant film of k <3 on the first protective film, and cutting an edge of the second low dielectric constant film inside the first edge cut position;
Covering the second low dielectric constant film and the edge of the second low dielectric constant film with a second protective film having a gas permeability lower than that of the second low dielectric constant film;
Cutting the edge of the second protective film at a second edge cut position, so that the gas on all the low dielectric constant films on the wafer and on the edge is higher than that of each of the low dielectric constant films. A method for manufacturing a semiconductor device, comprising: covering each with a protective film having a low transmittance, and cutting edges of all the low dielectric constant films on an inner side than the second edge cut position. 前記第１の低誘電率膜に配線パターンを形成するステップをさらに含み、前記第２のエッジカット位置は、前記配線パターンの形成に使用するレジストのエッジカット位置に一致することを特徴とする請求項３に記載の半導体装置の製造方法。   The method further comprises the step of forming a wiring pattern on the first low dielectric constant film, wherein the second edge cut position coincides with an edge cut position of a resist used for forming the wiring pattern. Item 4. A method for manufacturing a semiconductor device according to Item 3. 前記第１保護膜を形成する前に、前記第１の低誘電率膜からガス抜きを行うステップをさらに含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of degassing the first low dielectric constant film before forming the first protective film. 6. Method. ウエハと、
前記ウエハ上に位置し、そのエッジが、前記ウエハの円周に沿った第１エッジカット位置に位置する第１の低誘電率膜と、
前記第１の低誘電率膜上、前記第１の低誘電率膜のエッジ上、および前記ウエハ上にそれぞれ接して配置され、エッジが、前記第１エッジカット位置よりも外側の第２エッジカット位置に位置し、且つ前記第１の低誘電率膜よりもガス透過率が低い第１保護膜と、
前記第１保護膜上に位置し、エッジが、前記第１エッジカット位置より内側に位置する第２の低誘電率膜と、
前記第２の低誘電率膜上および前記第２の低誘電率膜のエッジ上を覆い、エッジが、前記第２エッジカット位置に位置し、前記第２の低誘電率膜よりもガス透過率が低い第２保護膜と
を備え、
前記ウエハ上のすべての低誘電率膜上及びエッジ上が、前記低誘電率膜のそれぞれよりもガス透過率の低い保護膜でそれぞれ覆われるとともに、前記すべての低誘電率膜のエッジが、前記第２エッジカット位置より内側にあることを特徴とするウエハ構造体。 A wafer,
A first low dielectric constant film located on the wafer, the edge of which is located at a first edge cut position along the circumference of the wafer;
A second edge cut is disposed on and in contact with the first low dielectric constant film, the edge of the first low dielectric constant film, and the wafer, and the edge is located outside the first edge cut position. A first protective film located at a position and having a lower gas permeability than the first low dielectric constant film;
A second low dielectric constant film located on the first protective film and having an edge located on the inner side of the first edge cut position;
Covering the second low dielectric constant film and the edge of the second low dielectric constant film, the edge is located at the second edge cut position, and the gas permeability is higher than that of the second low dielectric constant film. A second protective film having a low
All the low dielectric constant films and the edges on the wafer are covered with a protective film having a lower gas permeability than each of the low dielectric constant films, and the edges of all the low dielectric constant films are A wafer structure which is located inside a second edge cut position.
JP2008110695A 2008-04-21 2008-04-21 Semiconductor device manufacturing method and wafer structure Expired - Fee Related JP4729069B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008110695A JP4729069B2 (en) 2008-04-21 2008-04-21 Semiconductor device manufacturing method and wafer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008110695A JP4729069B2 (en) 2008-04-21 2008-04-21 Semiconductor device manufacturing method and wafer structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001266264A Division JP4131786B2 (en) 2001-09-03 2001-09-03 Semiconductor device manufacturing method and wafer structure

Publications (2)

Publication Number Publication Date
JP2008193117A JP2008193117A (en) 2008-08-21
JP4729069B2 true JP4729069B2 (en) 2011-07-20

Family

ID=39752838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110695A Expired - Fee Related JP4729069B2 (en) 2008-04-21 2008-04-21 Semiconductor device manufacturing method and wafer structure

Country Status (1)

Country Link
JP (1) JP4729069B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5784556B2 (en) 2012-07-20 2015-09-24 株式会社東芝 Semiconductor device and manufacturing method thereof
US11127635B1 (en) * 2020-05-05 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209148A (en) * 1997-01-27 1998-08-07 Sony Corp Method for forming low dielectric constant insulator film and semiconductor device using the same
JP3319513B2 (en) * 1999-09-02 2002-09-03 日本電気株式会社 Method of forming copper wiring
JP2003017557A (en) * 2001-07-04 2003-01-17 Denso Corp Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
JP2008193117A (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP4131786B2 (en) Semiconductor device manufacturing method and wafer structure
KR100690881B1 (en) Fabrication method of dual damascene interconnections of microelectronics and microelectronics having dual damascene interconnections fabricated thereby
US7713863B2 (en) Method for manufacturing a semiconductor device and method for etching the same
US7049221B2 (en) Method for manufacturing a semiconductor device having a multilayer interconnection structure
US7109093B2 (en) Crackstop with release layer for crack control in semiconductors
JP2009146960A (en) Method of manufacturing semiconductor device
EP1619718A1 (en) Electronic device and its manufacturing method
US6734094B2 (en) Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
JP4729069B2 (en) Semiconductor device manufacturing method and wafer structure
JP2004153126A (en) Method for manufacturing semiconductor device
JP2010114201A (en) Method of manufacturing semiconductor device
JP2010093273A (en) Method of manufacturing semiconductor device
TWI696227B (en) Semiconductor device and method of fabricating the same
CN112331618B (en) Semiconductor assembly and method for manufacturing the same
KR100613384B1 (en) Method of forming interconnection line for semiconductor device
JP2010050118A (en) Semiconductor device, and method for manufacturing the same
KR100812084B1 (en) Guard ring of semiconductor device and method for manufacturing the same
JP2010010270A (en) Method of manufacturing semiconductor device
JP2005109343A (en) Manufacturing method of semiconductor device
JP2005101287A (en) Semiconductor device and method for manufacturing the same
KR100710183B1 (en) Method of forming a viahole in a semiconductor device
JP2008130753A (en) Semiconductor chip, and its manufacturing method
JP2009021474A (en) Semiconductor device
KR20050049003A (en) Method of a semiconductor device having dual openings
JP2006294770A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees