JP4728943B2 - オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 - Google Patents
オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 Download PDFInfo
- Publication number
- JP4728943B2 JP4728943B2 JP2006340425A JP2006340425A JP4728943B2 JP 4728943 B2 JP4728943 B2 JP 4728943B2 JP 2006340425 A JP2006340425 A JP 2006340425A JP 2006340425 A JP2006340425 A JP 2006340425A JP 4728943 B2 JP4728943 B2 JP 4728943B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty ratio
- processing circuit
- bit stream
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 15
- 230000004913 activation Effects 0.000 title claims description 7
- 230000005236 sound signal Effects 0.000 claims description 85
- 230000007704 transition Effects 0.000 claims description 62
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
この場合、電気音響変換素子に対する駆動電圧を緩やかに変化させることができるため、ポップアップノイズをさらに抑制することができる。
第2クロック信号のパルス幅は、第1クロック信号のパルス幅よりも狭くなるため、第2クロック信号を利用することにより、ΔΣ変調器により生成されるビットストリームよりもパルス幅の細いビットストリームを生成することができる。
この場合、第1、第2クロックを、同一のマスタークロック信号を逓倍して生成することができるため、回路の構成を簡略化できる。
パルス幅の調節に加えて、パルスを間引くことにより、パルスストリームのデューティ比をさらに低く設定することができる。また、パルスを間引く処理を単独で行うことによって、デューティ比を低く設定できる。
この構成によれば、所定期間の間、デューティ比調節部によってデューティ比を増大させ、その後、遷移信号が上昇することによりデューティ比を増大させることができる。
オーディオ信号生成部130とデジタルオーディオ処理回路100は、信号線132を介して接続される。たとえば信号線132はI2S規格のバスであり、オーディオ信号S1は、シリアルデータとしてデジタルオーディオ処理回路100に伝送される。なお、I2Sはあくまで一例であり、その他のシリアルバス、あるいはパラレルバスであってもよく、本発明は特定のバスを使用した状況に限定されるものではない。
デジタルオーディオ処理回路100は、入力インタフェース部10、デジタル補間フィルタ(以下、単に補間フィルタという)20、遷移信号生成部22、セレクタ24、制御部30、ΔΣ変調器40、D級アンプ50、デューティ比調節部60を含み、ひとつの半導体基板上に一体集積化されている。
図2は、図1のデジタルオーディオ処理回路100の起動時の動作状態を示すタイムチャートである。
時刻t0以前、デジタルオーディオ処理回路100はミュート状態である。時刻t0に、パワーオン信号PWR_ONがローレベルからハイレベルに遷移し、デジタルオーディオ処理回路100の起動が指示される。制御部30は、パワーオン信号PWR_ONがハイレベルになると、所定の起動シーケンスに従い、第1制御信号Sc1〜第4制御信号Sc4を制御する。
制御部30は、パワーオン信号PWR_ONがハイレベルになると、それと同時に、もしくは所定の時間の経過後に、遷移信号生成部22に対して第1制御信号Sc1(不図示)を出力し、遷移信号S7の生成開始を指示する。遷移信号生成部22は、時刻t0以降、遷移信号S7を所定レベルL1もしくはそれ以下に固定する。所定レベルは、後段のΔΣ変調器40によって変調されたパルスオーディオ信号S6のパルス幅が最小となるレベルとしてもよい。時刻t0以降、ΔΣ変調器40には信号S8として、遷移信号S7が入力される。また、パワーオン信号PWR_ONがハイレベルとなると、入力されるオーディオ信号はミュートされた状態となり、補間オーディオ信号S5は中点レベルに固定される。
図3は、デューティ比調節部60によるパルスオーディオ信号S6のデューティ比の調節処理を示すタイムチャートである。
1.第1処理
デューティ比調節部60は、ビットストリームのパルス幅を変化させることにより、デューティ比を調節する。具体的には、本回路の起動時において、ビットストリームのパルス幅を、時間の経過とともに、所定の最小値から、入力されたビットストリームのパルス幅まで漸増させてもよい。
デューティ比調節部60は、ビットストリームから所定の割合でパルスを間引くことにより、粗密を変化させる。
パルスオーディオ信号S6のポジティブエッジごとに第2クロック信号CK2を1パルス分カウントすることにより、パルス信号S9cの波形が生成される。
デューティ比調節部60は、パルス信号S9cを所定の比率(図3では1/2、1/4)で間引くことにより、パルス信号S9b、パルス信号S9aを生成する。
これに対して、本実施の形態に係るデジタルオーディオ処理回路100によれば、デューティ比調節部60を設けて、パルスオーディオ信号S6のデューティ比を、さらに小さなデューティ比に調節するため、アナログオーディオ信号S3の電圧レベルを、0V付近で変化させることが可能となり、ポップアップノイズを抑制することができる。
Claims (12)
- 起動から所定期間、所定レベルに固定され、その後時間とともに増大する遷移信号を生成する遷移信号生成部と、
前記遷移信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器から出力されるビットストリームを受け、前記遷移信号が前記所定レベルに固定される期間、前記ビットストリームのデューティ比を時間とともに増大するように調節して後段のD級アンプへと出力し、前記遷移信号のレベルが増大する期間、前記ビットストリームをそのまま前記D級アンプへと出力するデューティ比調節部と、
を備えることを特徴とするオーディオ処理回路。 - 前記デューティ比調節部は、前記ビットストリームのパルス幅を変化させることにより、前記デューティ比を調節することを特徴とする請求項1に記載のオーディオ処理回路。
- 前記デューティ比調節部は、本回路の起動時において時間の経過とともに、前記ビットストリームのパルス幅を、所定の最小値から入力されたビットストリームのパルス幅まで漸増させることを特徴とする請求項2に記載のオーディオ処理回路。
- 前記デューティ比調節部は、前記ΔΣ変調器に供給される第1クロック信号より高い周波数を有する第2クロック信号を受け、当該第2クロック信号を利用して、前記ビットストリームのパルス幅を調節することを特徴とする請求項2または3に記載のオーディオ処理回路。
- 前記第1クロック信号の周波数は、入力されるオーディオ信号のサンプリング周波数のm倍(mは自然数)であり、前記第2クロック信号の周波数は、入力されるオーディオ信号のサンプリング周波数のn倍(nは、n>mを満たす自然数)であることを特徴とする請求項4に記載のオーディオ処理回路。
- 前記デューティ比調節部は、前記ビットストリームから所定の割合でパルスを間引くことにより、粗密を変化させることを特徴とする請求項1から3のいずれかに記載のオーディオ処理回路。
- 再生すべきオーディオ信号と、前記遷移信号生成部により生成された遷移信号と、を受け、一方を選択して前記ΔΣ変調に出力するセレクタ回路をさらに備えることを特徴とする請求項1から3のいずれかに記載のオーディオ処理回路。
- 前記遷移信号生成部は、起動から所定期間、前記遷移信号を所定レベルに固定し、その後時間とともに中点レベルまで増大させることを特徴とする請求項1から3のいずれかに記載のオーディオ処理回路。
- 前記所定レベルは、後段のΔΣ変調器によって生成されるビットストリームのパルス幅が最小となるレベル以下であることを特徴とする請求項8に記載のオーディオ処理回路。
- 一つの半導体基板上に一体集積化されたことを特徴とする請求項1から3のいずれかに記載のオーディオ処理回路。
- デジタルのオーディオ信号を生成する信号生成部と、
前記オーディオ信号を入力として受ける請求項1から3のいずれかに記載のオーディオ処理回路と、
前記オーディオ処理回路の前記デューティ比調節部からのビットストリームを増幅するD級アンプと、
前記D級アンプの出力信号をフィルタリングするフィルタと、
前記フィルタの後段に設けられた音声出力部と、
を備えることを特徴とする電子機器。 - ΔΣ変調器を有するオーディオ処理回路の起動方法であって、
起動から所定期間、所定レベルに固定され、その後時間とともに増大する遷移信号を生成するステップと、
前記遷移信号をΔΣ変調し、ビットストリームを生成するステップと、
前記遷移信号が前記所定レベルの期間、前記ビットストリームのデューティ比を調節することにより、当該ビットストリームのデューティ比を時間とともに増大せしめ、前記遷移信号のレベルが増大する期間、前記ビットストリームのデューティ比の調節を無効化するステップと、
を備えることを特徴とする起動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340425A JP4728943B2 (ja) | 2006-12-18 | 2006-12-18 | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340425A JP4728943B2 (ja) | 2006-12-18 | 2006-12-18 | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153999A JP2008153999A (ja) | 2008-07-03 |
JP4728943B2 true JP4728943B2 (ja) | 2011-07-20 |
Family
ID=39655705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006340425A Expired - Fee Related JP4728943B2 (ja) | 2006-12-18 | 2006-12-18 | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728943B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5026488B2 (ja) | 2008-10-28 | 2012-09-12 | 旭化成エレクトロニクス株式会社 | Pwm信号生成回路、d級増幅器及びその駆動方法 |
JP5442636B2 (ja) * | 2008-12-10 | 2014-03-12 | ローム株式会社 | D級電力増幅器 |
JP6172580B2 (ja) * | 2014-12-25 | 2017-08-02 | ヤマハ株式会社 | 差動信号を利用したアナログ信号生成装置および方法 |
US10418950B1 (en) | 2018-05-09 | 2019-09-17 | Semiconductor Components Industries, Llc | Methods and apparatus for a class-D amplifier |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335956A (ja) * | 1997-04-02 | 1998-12-18 | Sharp Corp | 1ビットデジタル信号の音量制御方法および装置 |
JP2005117091A (ja) * | 2003-10-02 | 2005-04-28 | Sony Corp | デジタルアンプ |
WO2005104349A1 (ja) * | 2004-04-21 | 2005-11-03 | Rohm Co., Ltd | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
JP2006229891A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
-
2006
- 2006-12-18 JP JP2006340425A patent/JP4728943B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335956A (ja) * | 1997-04-02 | 1998-12-18 | Sharp Corp | 1ビットデジタル信号の音量制御方法および装置 |
JP2005117091A (ja) * | 2003-10-02 | 2005-04-28 | Sony Corp | デジタルアンプ |
WO2005104349A1 (ja) * | 2004-04-21 | 2005-11-03 | Rohm Co., Ltd | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
JP2006229891A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2008153999A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7953234B2 (en) | Audio signal output circuit and electronic apparatus outputting audio signal | |
JP4787742B2 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
US20120155667A1 (en) | Adaptive noise cancellation | |
JP2008193421A (ja) | 信号処理装置、信号処理方法 | |
JP2011019209A (ja) | 信号処理装置、信号処理方法 | |
JP4662860B2 (ja) | ポップノイズ低減回路 | |
JP4326933B2 (ja) | デジタルアンプ | |
JP4728943B2 (ja) | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 | |
US6853325B2 (en) | Pulse width modulation digital amplifier | |
US10873811B1 (en) | Low-latency audio output with variable group delay | |
JP2008187375A (ja) | アナログデジタル変換器およびそれを用いた電子機器 | |
JP2880372B2 (ja) | スピーカ駆動装置 | |
US9936282B2 (en) | Over-sampling digital processing path that emulates Nyquist rate (non-oversampling) audio conversion | |
JP2007142996A (ja) | オーディオミキシング装置 | |
JP2005223667A (ja) | オーディオ信号増幅方法および装置 | |
US10972123B1 (en) | Signal processing structure | |
JP2008166864A (ja) | D級増幅器 | |
JP2008187315A (ja) | Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器 | |
US20190028072A1 (en) | Transducer driver circuitry | |
JP2016063300A (ja) | オーディオアンプ、電子機器、オーディオ信号の再生方法 | |
WO2019111703A1 (ja) | 信号処理装置、信号処理方法、及び、プログラム | |
JP2008148260A (ja) | デジタルフィルタ、フィルタリング方法およびそれらを用いたデジタルオーディオ処理回路ならびに電子機器 | |
JP5115343B2 (ja) | 音声出力回路 | |
JP2007116532A (ja) | 音声ミュート回路および音声ミュート方法 | |
JP6172580B2 (ja) | 差動信号を利用したアナログ信号生成装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |