JP4727948B2 - プローブカードに用いられる積層基板 - Google Patents

プローブカードに用いられる積層基板 Download PDF

Info

Publication number
JP4727948B2
JP4727948B2 JP2004153231A JP2004153231A JP4727948B2 JP 4727948 B2 JP4727948 B2 JP 4727948B2 JP 2004153231 A JP2004153231 A JP 2004153231A JP 2004153231 A JP2004153231 A JP 2004153231A JP 4727948 B2 JP4727948 B2 JP 4727948B2
Authority
JP
Japan
Prior art keywords
surface layer
layer
circuit board
base material
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004153231A
Other languages
English (en)
Other versions
JP2005337737A (ja
Inventor
純 望月
久富 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004153231A priority Critical patent/JP4727948B2/ja
Priority to TW094116910A priority patent/TW200620519A/zh
Priority to KR1020067026970A priority patent/KR100812418B1/ko
Priority to US11/597,476 priority patent/US7750655B2/en
Priority to PCT/JP2005/009439 priority patent/WO2005114228A1/ja
Publication of JP2005337737A publication Critical patent/JP2005337737A/ja
Application granted granted Critical
Publication of JP4727948B2 publication Critical patent/JP4727948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0458Details related to environmental aspects, e.g. temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、プローブカードに用いられる積層基板に関し、更に詳しくは、熱変形を抑制することができるプローブカードに用いられる積層基板に関するものである。
積層基板は、従来から電子機器や測定装置等の精密機器類に用いられる電子部品を実装するための基板として必要不可欠な部品である。これらの電子機器や精密機器は、低温環境から高温環境まで様々な環境下で用いられるため、積層基板にはそれぞれ環境に応じた耐候性が要求される。積層基板1は、例えば、図8に示すように、基材層2と表面層3と複数の電極4とを有している。表面層3が基材層2より大きい熱膨張率を有する場合には、積層基板1が高温環境に曝されると表面層3が基材層2より大きく伸びるため、積層基板1は同図の矢印で示すように湾曲する。尚、図8では基材層2及び表面層3は、いずれも単層で示してあるが、積層基板1は、基材層2が複数層で構成された多層基板として構成されたものが一般的である。
また、半導体製造分野でデバイスの電気的特性検査を行なプローブ装置の場合には、デバイスの使用環境に応じた低温試験や高温試験を行うため、プローブ装置に用いられる回路基板は、温度の影響を受けて熱変形し易い。特に、プローブカードに用いられた積層基板は、低温環境や高温環境に直接曝されるため、特に温度の影響が大きい。
プローブ装置は、例えば図9の(a)に示すように、ウエハWを搬送するローダ室1と、ローダ室1から引き渡されたウエハWの電気的特性検査を行うプローバ室2と、を備えている。プローバ室2は、図9の(a)に示すように、ローダ室1から搬送されたウエハWを載置し且つ昇降機構を内蔵した載置台(メインチャック)3と、メインチャック3をX及びY方向に移動させるXYテーブル4と、XYテーブル4を介して移動するメインチャック3の上方に配置されたプローブカード5と、プローブカード5を着脱可能に保持するカード保持機構(以下、「クランプ機構」と称す。)(図示せず)と、プローブカード5の複数のプローブ5Aとメインチャック3上のウエハWの複数の電極パッドを正確に位置合わせするアライメント機構6とを備えている。アライメント機構6は、ウエハWを撮像する上カメラ6Aと、プローブ5Aを撮像する下カメラ6Bとを備えている。
また、図9の(a)に示すように、プローバ室2の上面にはヘッドプレート7が装着され、ヘッドプレート7の開口部にはプローブカード5を着脱自在に保持するクランプ機構が装着されている。そして、ヘッドプレート7にはテスタ(図示せず)のテストヘッドTが旋回可能に配設され、テストヘッドTとプローブカード5は接続リング(ポゴリング)8を介して電気的に接続されている。そして、テスタから検査用信号をテストヘッドT、パフォーマンスボード及びポゴリング8を介してプローブ5Aへ送信し、プローブ5AからウエハWの電極パッドに検査用信号を印加してウエハWに形成された複数の半導体素子(デバイス)の電気的特性検査を行う。
ところで、プローブカード5を構成する回路基板5Bが、例えば図9の(b)に示すように、ガラス繊維等の無機絶縁材料からなる基材層5Cと、この基材層5Cの両面に積層された樹脂等の有機絶縁材料からなる表面層5Dと、電極5Eとを備えて構成されている場合には、高温検査時にメインチャック3側の表面層5D(同図では下側)がポゴリング8側の表面層5D(同図では上側)より高温になって大きく膨張するため、回路基板5Bが矢印方向に湾曲し、電極5Eがポゴリング8のポゴピンから位置ずれして検査の信頼性を低下させる虞がある。
そこで、特許文献1において、熱変形量の少ない半導体装置検査用治具(ピンプローブ型治具)が提案されている。特許文献1に記載の半導体装置検査用治具は、プローブと多層プリント配線板とからなり、前記多層プリント配線板が少なくともプローブと接続した端子を有する導体回路1と、検査装置と接続する端子を有する導体回路2と、これらの回路導体層を支持した2層以上の電気絶縁層と、これらの回路導体層間を電気的に接続したスルーホールからなり、導体回路1を支持する電気絶縁層の平面方向の熱膨張係数が、導体回路2を支持する電気絶縁層の平面方向の熱膨張係数より小さくしたものである。
特開平9−133710号公報
しかしながら、特許文献1に記載の半導体装置検査用治具に用いられた多層プリント板は、熱変形を抑制することができる反面、導体回路1を支持する電気絶縁層の平面方向の熱膨張係数が、導体回路2を支持する電気絶縁層の平面方向の熱膨張係数より小さくなるように、電気絶縁層を形成する材料(ガラス繊維布等の無機絶縁材料)を多数の中から選択しなくてはならず、従って電気絶縁層の層構成が特殊仕様となるため、製造コストが高くなるという課題があった。
本発明は、上記課題を解決するためになされたもので、熱による基板の湾曲変形を格段に抑制することができると共に特殊な材料を使用することなく低コストで製造することができるプローブカードに用いられる積層基板を提供することを目的としている。
本発明の請求項1に記載の積層基板は、被検査体と電気的に接触して上記被検査体の電気的特性検査を行うプローブカードのコンタクタとして、更に上記コンタクタに電気的に接続される回路基板として用いられる積層基板であって、上記積層基板は、基材層と、この基材層の上記被検査体側の面に積層された第1の表面層と、上記基材層の他方の面に積層された第2の表面層と、を備え、上記第1、第2の表面層は、いずれも基材層を形成する無機絶縁材料より大きい熱膨張率を有する有機絶縁材料によって形成されており、上記第1の表面層に上記第1の表面層を複数の区域に分割する複数の溝が設けられており、上記第1の表面層の温度が上記第2の表面層の温度より高くなる時には、上記第1の表面層は、上記複数の区域がそれぞれ熱膨張し、上記複数の溝を介して上記第1の表面層としての熱膨張を抑制して上記積層基板の湾曲変形を抑制することを特徴とするものである。
また、本発明の請求項2に記載の積層基板は、請求項1に記載の発明において、上記第1の表面層の分割溝から上記基材層が露出していることを特徴とするものである。
本発明によれば、熱による基板の湾曲変形を格段に抑制することができると共に特殊な材料を使用することなく低コストで製造することができるプローブカードに用いられる積層基板を提供することができる。
以下、図1〜図4に示す各実施形態に基づいて本発明を説明する。尚、図1は本発明のプローブカードの一実施形態の使用態様示す断面図、図2は図1に示すコンタクタの要部を示す断面図、図3は図1に示す回路基板の一部を示す断面図、図4は図2に示すコンタクタとメインチャックとの関係を模式的に示す断面図、図5は(a)〜(c)はそれぞれ回路基板の熱膨張の測定部位を説明するための断面図、図6は図3に示す回路基板の温度と熱膨張率との関係を示すグラフ、図7は本発明の積層基板の他の実施形態の要部を示す断面図である。
本実施形態のプローカード10は、例えば図1に示すように、被検査体(例えば、ウエハ)Wと電気的に接触するコンタクタ11と、このコンタクタ11と電気的に導通自在に接続された回路基板12と、この回路基板12を補強する補強部材13と、を備え、カードホルダ20を介してプローブ装置のプローブ室(図示せず)に装着され、メインチャック30上のウエハWと対向するように配置されている。コンタクタ11と回路基板12との間には接続中継媒体(インターポーザ)14が介在し、インターポーザ14を介してコンタクタ11と回路基板12とが電気的に接続されている。コンタクタ11は、インターポーザ14が介在した状態で固定具15及び締結部材16によって回路基板12に対して固定されている。
而して、上記コンタクタ11は、図2で部分的に拡大して示すように、例えば第2の回路基板11Aと、この第2の回路基板11Aの下面にウエハWの複数の電極パッド(図示せず)に対応して配置された複数のプローブ11Bとを備えている。第2の回路基板11Aは、例えば、セラミック等の無機絶縁材料からなる基材層11Cと、基材層11Cの下面及び上面にそれぞれ積層されたポリイミド樹脂等の有機絶縁材料からなる表面層11D、11Eと、上下の表面層11D、11Eにプローブ11Bにそれぞれ対応させて形成された端子電極11F、11Gと、上下の端子電極11F、11Gを接続する配線11Hとを有し、複数のチップを同時に検査できるように構成されている。
コンタクタ11の基材層11Cが例えばセラミックによって形成されている場合には、例えばマイクロマシン技術等の微細加工技術を用いることによってコンタクタを形成することができる。また、基材層11C及び表面層11D、11Eは、いずれも単層で形成されたものであっても、複数層で形成されたものであっても良い。配線11Hは、基材層11C及び表面層11D、11Eに形成されたビアホール導体や導体パターンによって構成されている。
また、基材層11Cは無機絶縁材料によって形成されていると共に表面層11D、11Eは有機絶縁材料によって形成され、表面層11D、11Eは基材層11Cより熱膨張係数が大きいため、表面層11D、11Eはそれぞれ基材層11Cより大きく膨張すると共に下側の表面層11Dが上側の表面層11Eより大きく膨張するため、前述したように第2の回路基板11Aが下方に膨出して下方に湾曲して変形する。
そこで、本実施形態では、下側の表面層11Dに複数の溝11Iを設け、これらの溝11Iによって表面層11Dを複数の領域に分割している。これらの溝11Hは、例えば表面層11Dをスクリーン印刷することによって表面層11Dと同時に形成することができる。このように下側の表面層11Dに複数の溝11Iを設けることによって表面層11Dを複数の領域に分割し、独立した複数の熱膨張領域として細かく分散させて下側の表面層11Dの熱膨張を上側の表面層11Eの熱膨張より抑制し、回路基板11A、延いてはコンタクタ11の熱変形を抑制することができ、プローブ11BとウエハWの電極パッドとを確実に接触させると共に端子電極11Gとインターポーザ14とを確実に接触させて検査の信頼性を高めることができる。これらの溝11Iは、回路パターンを損なわない範囲で、下側の表面層11Dに対して縦横いずれか一方向に複数設けても良く、また、縦横の二方向に複数設けても良い。本実施形態では溝11Iは一方向にのみ設けられている。
また、ポゴリングと接触する回路基板12についても第2の回路基板11Aと同様の熱対策が講じられている。即ち、回路基板12は、例えば図3に示すように、セラミック、ガラス繊維等の無機絶縁材料によって形成された基材層12Aと、基材層12Aの上下両面に積層されたポリイミド樹脂等の有機絶縁材料からなる表面層12B、12Cと、上下の表面層12B、12C上にそれぞれ形成された端子電極12D、12Eとを備え、下側の表面層12Bには第2の回路基板11Aの場合と同様に複数の溝12Fがスクリーン印刷法等によって形成されている。
回路基板12の下側の複数の端子電極12Dはインターポーザ14の接触端子(図示せず)と電気的に接触し、上側の複数の端子電極12Eはポゴリングを構成する複数のポゴピンと電気的に接触することにより、コンタクタ11とポゴリング(図示せず)とを電気的に接続する役割を有している。下側の表面層12Bは、プローブ室側に面しているため、検査時には上側の表面層12Cよりも温度が高くなるが、下側の表面層12Bには複数の溝12Fが設けられているため、これらの溝12Bによって回路基板12の熱変形による湾曲を抑制し、回路基板12の上下の端子電極12D、12Eとインターポーザ14及びポゴピンそれぞれとを確実に接触させることができ、延いては検査の信頼性を高めることができる。
次に、プローブカード10の動作について説明する。図4に示すようにメインチャック30上にウエハWを載置し、メインチャック30の加熱源31によりウエハWを例えば150℃程度まで加熱してウエハWの高温検査を実施する。検査時にはメインチャック30がX、Y方向に移動してウエハWのインデックス送りをすると共にZ方向での昇降を繰り返してコンタクタ11とウエハWとの接触、離間を繰り返す。従って、プローブカード10もウエハWと同様に150℃に近い温度まで昇温する。
この際、第2の回路基板11Aの下面は上面よりも高い温度まで昇温し、下側の表面層11Dと上側の表面層11Eとの間で大きな温度差を生じる。しかも、基材層11Cはセラミックによって形成され、表面層11D、11Eはポリイミド樹脂によって形成されているため、表面層11D、11Eはそれぞれ基材層11Cより大きく膨張すると共に下側の表面層11Dが上側の表面層11より大きく膨張し、第2の回路基板11Aが下方に膨出して下方に湾曲しようとする。しかし、下側の表面層11Dは上述のように溝11Iを介して複数に分割されているため、表面層11Dは分割領域毎に独立して熱膨張し、図4に矢印で示すように隣り合う領域の熱膨張によって互いの膨張による変形を相殺する力が作用して表面層11D全体の熱膨張を抑制することができ、延いては下側の表面層11Dの熱膨張が上側の表面層11Eの熱膨張に近づき、第2の回路基板11Aの熱変形を格段に抑制することができる。この結果、コンタクタ11のプローブ11Bとメインチャック30上のウエハWとが確実に接触すると共に端子電極11Gとインターポーザ14とが確実に接触するため、検査の信頼性を高めることができる。
また、ポゴリングと電気的に接触する回路基板12もコンタクタ11の第2の回路基板11Aと同様にプローブ装置内に面した下側の表面層12Bに溝12Fが設けられているため、下側の表面層12Bが上側の表面層12Cよりも高温になっても溝12Fによって分割された領域が独立して膨張し、隣り合う領域間で熱膨張を相殺するため、下側の表面層12Bの熱膨張を格段に抑制し、延いては回路基板12の熱変形による湾曲を抑制し、上下の端子電極12D、12Eがそれぞれインターポーザ14及びポゴリングと位置ズレすることなく初期の接触状態を維持し、検査の信頼性を高めることができる。
さて、回路基板12の熱膨張による変形を観るために、回路基板12と同一のものを矩形状の回路基板を作製し、測定用基板として準備した。この測定用基板を室温から150℃まで加熱し、50℃、75℃、100℃、125℃及び150℃における測定用基板の伸びを複数箇所で測定し、これらの測定結果に基づいて各測定箇所での熱膨張率をそれぞれ求めた。測定用基板は、下側の表面層12Bには3mm幅の溝12Fを互いに平行にさせて一方向に設け、上側の表面層12Cには溝のないものを使用した。
溝12Fのある表面層12Bでは、図5の(a)に示すように3本の溝12Fを跨ぐ、35.103〜35.118mmの範囲で5箇所をサンプリングし、それぞれの箇所での伸びに基づいた熱膨張率を設定温度毎に求め、各設定温度に対する5箇所の熱膨張率の平均値を図6のグラフに◆印で示した。また、図5の(a)の方向に直交する方向、即ち図5の(b)に示すように溝12Fに沿った96.925〜98.411mmの範囲で10箇所をサンプリングし、それぞれの箇所での伸びに基づいた熱膨張率を設定温度毎に求め、各設定温度に対する10箇所の熱膨張率の平均値を図6のグラフに▲印で示した。更に、溝のない表面層12Cについては図5の(c)に示すように96.003〜98.021mmの範囲で10箇所をサンプリングし、それぞれの箇所での伸びに基づいた熱膨張率を設定温度毎に求め、各設定温度に対する10箇所の熱膨張率の平均値を図6のグラフに■印で示した。尚、図5の(a)〜(c)では片面にのみ表面層12Bまたは表面層12Cを設けたものについて図示してあるが、実際には基材層12Aの両面に表面層12B、12Cのあるものを使用した。
図6に示す結果によれば、溝12Fを設けた表面層12Bは、溝12Fを跨ぐ方向及びこれに直交する方向のいずれの方向においても75〜150℃の高温下で4.4〜5.0ppmの熱膨張率を示した。これに対して、溝のない表面層12Cは、75〜150℃の高温下で6.6〜6.7ppmの熱膨張率を示した、溝12Fを設けた表面層12Bより大きい熱膨張率を示しことが判った。従って、表面層12Bに溝12Fを設けることによって表面層12Bの熱膨張を抑制することができ、延いては測定用基板の熱変形を抑制でき、溝12Fが基板の熱変形を抑制する上で有効であることが判った。
以上説明したように本実施形態によれば、ウエハWと電気的に接触するプローブ11Bと電気的に導通自在に接続された回路基板12を備えたプローブカードにおいて、回路基板12は、基材層12Aと、この基材層12Aの上下両面に積層された表面層12B、12Cと、を備え、表面層12B、12Cは基材層12Aより大きい熱膨張率を有し、且つ、ウエハW側の表面層12Bを複数に分割する溝12Fを表面層12Bに設けたため、ウエハW側の表面層12Bの熱膨張をポゴリング側の表面層12Cの熱膨張よりも抑制することができ、延いては回路基板12の熱変形を抑制して回路基板12とインターポーザ14及びポゴリングとの位置ズレを確実に防止することができ、延いてはウエハWの検査の信頼性を高めることができる。しかも、下側の表面層12Bに複数の溝12Fを設けるだけで良いため、基材層12A及び表面層12Bに特殊な材料を使用することなく低コストで回路基板12を製造することができる。
また、本実施形態によれば、コンタクタ11を構成する第2の回路基板11AについてもウエハW側の表面層11Dに複数の溝11Iを設けて回路基板12と同様に構成したため、ウエハW側の表面層11Dの熱膨張をインターポーザ14側の表面層11Eの熱膨張よりも抑制することができ、延いては第2の回路基板11Aの熱変形を抑制してコンタクタ11とウエハW及びインターポーザ14との位置ズレを確実に防止することができ、延いてはウエハWの検査の信頼性を高めることができる。
また、本実施形態によれば、回路基板12の基材層12Aをガラス繊維等の無機絶縁材料によって構成すると共に表面層12B、12Cをポリイミド樹脂等の有機絶縁材料によって構成したため、ビルドアップ法等によって内部配線や電極12D、12Eを高精度に形成することができる。また、基材層12Aをセラミックによって構成する耐熱性等を付与することができる。また、コンタクタ11を構成する第2の回路基板11Aについても回路基板12と同様の作用効果を期することができる。更に、第2回路基板11Aをセラミックによって形成することによってプローブ11Bの微細化に対応することができる。
また、図7は片面にのみ表面層を有する積層基板を示している。即ち、積層基板50は、基材層51と、基材層51の上面に積層された表面層52と、表面層52上に形成された電極53とを有し、表面層52が基材層51より大きい熱膨張係数を有している。そして、表面層52には複数(図7では一つの溝のみを図示してある)の溝54が形成されている。また、基材層51及び表面層52は、いずれも単層であっても、複数層であっても良い。この場合においても、表面層52に複数の溝54を設けたため、表面層52の熱膨張を抑制することができ、延いては積層基板50の熱変形を抑制することができる。
尚、上記各実施形態では積層基板をプローブカードに適用したものついて説明したが、本発明は上記各実施形態に何等制限されるものではなく、本発明の積層基板は、高温環境に曝される積層基板に広く適用することができる。
本発明は、高温環境に曝される積層基板やプローブカードに好適に利用することができる。
本発明のプローブカードの一実施形態の使用態様示す断面図である。 図1に示すコンタクタの要部を示す断面図である。 図1に示す回路基板の一部を示す断面図である。 図2に示すコンタクタとメインチャックとの関係を模式的に示す断面図である。 (a)〜(c)はそれぞれ回路基板の熱膨張の測定部位を説明するための断面図である。 図3に示す回路基板の温度と熱膨張率との関係を示すグラフである。 本発明の積層基板の他の実施形態の要部を示す断面図である。 従来の積層基板の熱変形を説明するための断面図である。 (a)は従来のプローブカードを適用したプローブ装置の一部を破断して示す断面図、(b)は(a)に示すプローブカードに適用された回路基板の熱変形を説明するための断面図である。
符号の説明
10 プローブカード
11 コンタクタ
11A 第2の回路基板
11B 基材層
11C、11D 表面層
11I 溝
12 回路基板
12A 基材層
12C、12D 表面層
12F 溝
50 積層基板
51 基材層
52 表面層
54 溝

Claims (2)

  1. 被検査体と電気的に接触して上記被検査体の電気的特性検査を行うプローブカードのコンタクタとして、更に上記コンタクタに電気的に接続される回路基板として用いられる積層基板であって、
    上記積層基板は
    基材層と、この基材層の上記被検査体側の面に積層された第1の表面層と、上記基材層の他方の面に積層された第2の表面層と、を備え、上記第1、第2の表面層は、いずれも基材層を形成する無機絶縁材料より大きい熱膨張率を有する有機絶縁材料によって形成されており、
    上記第1の表面層に上記第1の表面層を複数の区域に分割する複数の溝が設けられており、
    上記第1の表面層の温度が上記第2の表面層の温度より高くなる時には、上記第1の表面層は、上記複数の区域がそれぞれ熱膨張し、上記複数の溝を介して上記第1の表面層としての熱膨張を抑制して上記積層基板の湾曲変形を抑制する
    ことを特徴とする積層基板。
  2. 上記第1の表面層の分割溝から上記基材層が露出していることを特徴とする請求項1に記載の積層基板。
JP2004153231A 2004-05-24 2004-05-24 プローブカードに用いられる積層基板 Expired - Fee Related JP4727948B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004153231A JP4727948B2 (ja) 2004-05-24 2004-05-24 プローブカードに用いられる積層基板
TW094116910A TW200620519A (en) 2004-05-24 2005-05-24 Laminated board and probe card
KR1020067026970A KR100812418B1 (ko) 2004-05-24 2005-05-24 적층 기판 및 프로브 카드
US11/597,476 US7750655B2 (en) 2004-05-24 2005-05-24 Multilayer substrate and probe card
PCT/JP2005/009439 WO2005114228A1 (ja) 2004-05-24 2005-05-24 積層基板及びプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004153231A JP4727948B2 (ja) 2004-05-24 2004-05-24 プローブカードに用いられる積層基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011000858A Division JP5079890B2 (ja) 2011-01-05 2011-01-05 積層基板及びプローブカード

Publications (2)

Publication Number Publication Date
JP2005337737A JP2005337737A (ja) 2005-12-08
JP4727948B2 true JP4727948B2 (ja) 2011-07-20

Family

ID=35428494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004153231A Expired - Fee Related JP4727948B2 (ja) 2004-05-24 2004-05-24 プローブカードに用いられる積層基板

Country Status (5)

Country Link
US (1) US7750655B2 (ja)
JP (1) JP4727948B2 (ja)
KR (1) KR100812418B1 (ja)
TW (1) TW200620519A (ja)
WO (1) WO2005114228A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1959260B1 (en) 2005-12-05 2019-05-29 NHK Spring Company Limited Probe card
JP4823667B2 (ja) * 2005-12-05 2011-11-24 日本発條株式会社 プローブカード
JP4842640B2 (ja) 2005-12-28 2011-12-21 日本発條株式会社 プローブカードおよび検査方法
KR100904388B1 (ko) * 2007-05-08 2009-06-26 주식회사 파이컴 다층 기판 및 이를 포함하는 전기 검사 장치
JP5194215B2 (ja) * 2008-03-21 2013-05-08 豊丸産業株式会社 パチンコ機
KR20100019885A (ko) * 2008-08-11 2010-02-19 삼성전기주식회사 프로브 카드 제조 방법
KR20100025900A (ko) * 2008-08-28 2010-03-10 삼성전기주식회사 프로브 카드 및 그의 제조 방법
JP2010243303A (ja) * 2009-04-04 2010-10-28 Advanced Systems Japan Inc 低熱膨張インターポーザ
JP2010243302A (ja) * 2009-04-04 2010-10-28 Advanced Systems Japan Inc 干渉防止構造プローブカード
CN102033144B (zh) * 2009-09-30 2013-10-23 株式会社神户制钢所 电接点构件
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011627A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
JP5079890B2 (ja) * 2011-01-05 2012-11-21 東京エレクトロン株式会社 積層基板及びプローブカード
JPWO2013061486A1 (ja) * 2011-10-26 2015-04-02 ユニテクノ株式会社 コンタクトプローブおよびそれを備えた検査ソケット
US10371719B2 (en) * 2016-04-17 2019-08-06 Kinsus Interconnect Technology Corp. Printed circuit board circuit test fixture with adjustable density of test probes mounted thereon
JP2019160937A (ja) * 2018-03-09 2019-09-19 東京エレクトロン株式会社 位置補正方法、検査装置及びプローブカード
US11262401B2 (en) * 2020-04-22 2022-03-01 Mpi Corporation Wafer probe station

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763787A (ja) * 1993-06-16 1995-03-10 Nitto Denko Corp プローブ構造
JP2000306961A (ja) * 1999-04-16 2000-11-02 Fujitsu Ltd プローブカード及び半導体装置の試験方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002141379A (ja) * 2000-11-06 2002-05-17 Tokyo Electron Ltd コンタクタの組立装置及び組立方法
JP2003207523A (ja) * 2002-01-09 2003-07-25 Fujitsu Ltd コンタクタ及びその製造方法並びにコンタクト方法
JP2003279594A (ja) * 2002-03-26 2003-10-02 Toray Ind Inc プローバ用配線基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218149A (ja) * 1992-02-04 1993-08-27 Tokyo Electron Ltd プローブ装置
JP3066784B2 (ja) * 1992-12-14 2000-07-17 東京エレクトロン株式会社 プローブカード及びその製造方法
EP0629867B1 (en) 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
JPH0763786A (ja) 1993-06-16 1995-03-10 Nitto Denko Corp プローブ構造
JPH07263863A (ja) * 1994-03-24 1995-10-13 Matsushita Electric Ind Co Ltd 厚膜多層基板
JP4108784B2 (ja) * 1997-05-19 2008-06-25 松下電器産業株式会社 回路基板
JP3365612B2 (ja) * 1998-01-30 2003-01-14 富士通株式会社 電子装置用試験装置
EP1183604A2 (en) 1999-05-27 2002-03-06 Nanonexus, Inc. Test interface for electronic circuirts
EP1200843A1 (en) 1999-07-28 2002-05-02 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
DE60115437T2 (de) 2000-06-20 2006-07-27 Nanonexus, Inc., Fremont Testsystem von integrierten schaltungen
KR100445077B1 (ko) * 2001-06-28 2004-08-21 동부전자 주식회사 반도체소자의 제조방법
CN1288450C (zh) * 2001-07-11 2006-12-06 佛姆法克特股份有限公司 探头和探测卡制造方法
US7071714B2 (en) * 2001-11-02 2006-07-04 Formfactor, Inc. Method and system for compensating for thermally induced motion of probe cards
JP4099412B2 (ja) * 2003-03-19 2008-06-11 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
EP1732120A4 (en) * 2004-03-31 2012-02-29 Jsr Corp PROBE DEVICE, WAFER SEARCHING DEVICE EQUIPPED WITH THE PROBE DEVICE, AND WAFER SEARCHING METHOD

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763787A (ja) * 1993-06-16 1995-03-10 Nitto Denko Corp プローブ構造
JP2000306961A (ja) * 1999-04-16 2000-11-02 Fujitsu Ltd プローブカード及び半導体装置の試験方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002141379A (ja) * 2000-11-06 2002-05-17 Tokyo Electron Ltd コンタクタの組立装置及び組立方法
JP2003207523A (ja) * 2002-01-09 2003-07-25 Fujitsu Ltd コンタクタ及びその製造方法並びにコンタクト方法
JP2003279594A (ja) * 2002-03-26 2003-10-02 Toray Ind Inc プローバ用配線基板およびその製造方法

Also Published As

Publication number Publication date
TWI373084B (ja) 2012-09-21
JP2005337737A (ja) 2005-12-08
US7750655B2 (en) 2010-07-06
WO2005114228A1 (ja) 2005-12-01
TW200620519A (en) 2006-06-16
KR20070026632A (ko) 2007-03-08
US20080191720A1 (en) 2008-08-14
KR100812418B1 (ko) 2008-03-10

Similar Documents

Publication Publication Date Title
KR100812418B1 (ko) 적층 기판 및 프로브 카드
JP4745060B2 (ja) プローブカード
JP5396112B2 (ja) プローブカード
TW502354B (en) Inspection device for semiconductor
US8468690B2 (en) Holding member for use in test and method for manufacturing same
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法,及探針卡
US7382143B2 (en) Wafer probe interconnect system
JP2007218890A (ja) プローブ組立体
JP4936275B2 (ja) 接触子組立体
US9459286B2 (en) Large-area probe card and method of manufacturing the same
KR101120405B1 (ko) 프로브 블록 조립체
KR101485994B1 (ko) 수직형 프로브카드를 위한 효율적 공간변환기
JP4962929B2 (ja) プローバ装置及びこれに用いるプローブ組立体
JP5079890B2 (ja) 積層基板及びプローブカード
KR101115958B1 (ko) 프로브 카드
KR20180092027A (ko) 프로브 카드 어셈블리
TWI484192B (zh) Probe card, inspection device and inspection method
CN110888039A (zh) 探针和包括该探针的探针卡
JP4264310B2 (ja) 基板検査装置
KR20160095392A (ko) 공간 변환기 및 그 제조 방법, 및 공간 변환기를 포함하는 프로브 카드
TW201203417A (en) Circuit board of probe card
JP2003077967A (ja) 半導体回路の検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees