JP4724264B2 - Thin film inductor - Google Patents

Thin film inductor Download PDF

Info

Publication number
JP4724264B2
JP4724264B2 JP2002355092A JP2002355092A JP4724264B2 JP 4724264 B2 JP4724264 B2 JP 4724264B2 JP 2002355092 A JP2002355092 A JP 2002355092A JP 2002355092 A JP2002355092 A JP 2002355092A JP 4724264 B2 JP4724264 B2 JP 4724264B2
Authority
JP
Japan
Prior art keywords
thin film
inductor
layer
conductor pattern
reference example
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002355092A
Other languages
Japanese (ja)
Other versions
JP2004186638A (en
Inventor
勝 黒澤
和義 小林
邦彦 中島
謙一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2002355092A priority Critical patent/JP4724264B2/en
Publication of JP2004186638A publication Critical patent/JP2004186638A/en
Application granted granted Critical
Publication of JP4724264B2 publication Critical patent/JP4724264B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜インダクタに関し、更に具体的には、高周波帯域での使用に好適な薄膜インダクタに関するものである。
【0002】
【背景技術】
通信帯域の高周波化に伴い、受動部品として用いられるインダクタやトランスなどの磁性部品についても、動作周波数の増大に伴う高性能化が求められている。インダクタにおいては、その品質を評価する指標としてインダクタとしての効率を示すQ値(Quality factor)が用いられる。Q値が高いことは損失が少なく高効率であり、理想的なインダクタに近いことを表す。Q値の向上を図るためには、内部抵抗(導体抵抗)や寄生容量の低減を図ることが有効である。導体抵抗の低減を図る方法としては、低抵抗の導体配線,例えばCu配線等を用いる方法がある。一方、寄生容量の低減を図る方法としては、導体配線下に低誘電率の層間絶縁膜を導入する方法がある。
【0003】
低誘電率の絶縁膜上,もしくは低誘電率の絶縁膜の層間にインダクタ導体を配線する従来の方法では、インダクタ導体の面積に比例して寄生容量が発生する。このため、低抵抗化を目的としてインダクタ導体の幅を太くすると、逆に誘電損失が大きくなり、必ずしも満足し得る性能のインダクタを得ることができるとは限らない。そこで、比誘電率が小さくほぼ1である空気をインダクタ導体の下層に導入する試みもなされている。例えば、インダクタ導体下に部分的に金属製の支柱を導入して浮揚させた構造のものが知られている(特許文献1)。
【0004】
【特許文献1】
特開2000−21635(第2,4頁,第14,15図)
【0005】
【発明が解決しようとする課題】
上述した従来技術では、大部分のインダクタ導体の下に空気層を導入することが可能であり、寄生容量が低減される。しかしながら、インダクタ配線導体と金属支柱が電気的に接続をしていることから、寄生容量の低減が十分とは言いがたい。また、高周波帯域では貴金属支柱部分がスタブとして作用するようになり、インピーダンス不整合の原因になるといった悪影響を及ぼすことも考えられる。
【0006】
この発明は、以上の点に着目したもので、その目的は、インダクタの寄生容量を低減し、Q値,自己共振周波数などの高周波特性の向上を図ることである。他の目的は、高周波特性におけるインピーダンスの不整合の防止を図ることである。
【0007】
【課題を解決するための手段】
前記目的を達成するため、本発明の薄膜インダクタは、基板上に形成された第1のインダクタ導体パターン,該第1のインダクタ導体パターン上に、該導体パターンと複数箇所で交わるように形成されており、厚み方向に貫通する多数の空隙部を有する絶縁性のメッシュ状薄膜支持層,該メッシュ状薄膜支持層上に支持され、かつ、前記空隙部の上を通過するように形成されており、一端が前記空隙部を介して前記第1のインダクタ導体パターンの一端と接続された第2のインダクタ導体パターン,を備えており、前記空隙部によって、前記メッシュ状薄膜支持層と前記第1及び第2のインダクタ導体パターンとの間に、間欠的に空気層を導入したことを特徴とする。
【0008】
主要な形態の一つは、前記第1及び第2のインダクタ導体パターンが、同一方向に巻かれたスパイラル状に形成されていることを特徴とする。他の形態は、前記メッシュ状薄膜支持層を硬化型レジストによって形成したことを特徴とする。更に他の形態は、前記メッシュ状薄膜支持層がポリイミドであることを特徴とする。本発明の前記及び他の目的,特徴,利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【0009】
【発明の実施の形態】
参考例1>……以下、本発明の実施の形態について詳細に説明する。最初に、図1〜図4を参照し、本発明の基本的構造を示す参考例1について説明する。図1は、参考例1の薄膜インダクタの構造を示す斜視図である。同図に示すように、本参考例の薄膜インダクタ10は、基板12上に形成された誘電率の低い絶縁膜による複数の支柱14の上に、スパイラル状のインダクタ導体パターン26が形成されている。支柱14は、インダクタ導体パターン26を支持できる程度の適宜間隔で要所ごとに形成されている。別言すれば、インダクタ導体パターン26は、一部が支柱14により支持されており、それ以外の部分は、下に空気層が導入された状態となっている。前記基板12としては、Siなどの単体基板や、化合物半導体基板などが利用され、支柱14としては、誘電率の低い絶縁膜,例えば、ポリイミド等のいわゆるlow−k材料(低誘電率材料)などが利用される。インダクタ導体パターン26としては、Cu等の低抵抗金属が利用される。
【0010】
次に、本参考例の製造方法の一例を、図2及び図3を参照して説明する。まず、図2(A)に示すように、Siや化合物半導体などによる基板12,もしくは、該基板12の上に塗布した絶縁膜(図示せず)上に、支柱14となる絶縁層をパターニング形成する。支柱14部分のパターニングは、感光性の材料を用いて露光プロセスにより行うか,あるいは、一様に塗布した絶縁膜をRIE(Reactive ion etching)等の化学的ドライエッチングにより加工,形成を行う。このとき、支柱14とする絶縁層の厚みは、例えば、数μm〜数十μmとする。
【0011】
次に、支柱(ないし絶縁膜)14の形成により基板12上に発生した凹凸を平坦化するため、図2(B)に示すように、犠牲層16として、感光性フォトレジストを支柱14の表面14Aを覆うように、支柱14間に埋め込む。感光性フォトレジストとしては、例えば、耐熱性に優れたノボラック系やPMMA系のものなどが利用される。そして、図2(C)に示すように、絶縁層の表面14Aを露出させる。この時の手段としては、露光装置を用いて絶縁膜表面のレジストを感光させてパターニングするか,あるいは、CMP(Chemical mechanical polishing)等の研磨装置を用いて犠牲層16の全面を平坦化するか,あるいは、スパッタ装置等で犠牲層16の全面をエッチングするなどの方法がとられる。
【0012】
そして、平坦化した支柱表面14及び犠牲層16の表面に、図2(D)に示すように、メッキ工程用のためのシード層18を、EB(Electron beam)蒸着装置等を用いて全面に蒸着する。シード層18としては、例えばCuなどが用いられ、約数百nmの厚さに形成される。また、シード層18と支柱14の間に、必要に応じてバリア層(図示せず)を挿入するようにしてもよい。該バリア層は、必ずしも設ける必要はないが、層間の密着性が悪い場合や、直接接合すると拡散や腐食などが発生する材料間に挿入することにより、これらの不都合を解消することができる。本例のように、シード層18にCu,支柱14にポリイミドを利用する場合には、ポリイミドの成分がCuを酸化させ、反応したCuイオンがポリイミド中に拡散するのを防止するために、例えば、Crなどを挿入すると好都合である。次に、前記シード層18上にフォトレジストをパターニング形成し、パターンメッキ用レジスト20を形成する(図2(E))。そして、図3(A)に示すように、該パターンメッキ用レジスト20間の空隙22を埋めるように、Cu等のパターンメッキを行いパターン層24を形成する。ここで、パターン層24は、パターンメッキ用レジスト20の表面よりも若干低めになるように成長させる。
【0013】
パターン層24を形成したら、図3(B)に示すようにパターンメッキ用レジスト20を除去し、続いて、ドライもしくはウェットエッチングにより、図3(C)に示すように、不要なシード層18を除去する。更に、犠牲層16を、その種類に応じて専用の剥離液を用いて溶解除去することにより、図3(D)に示すように、シード層18とパターン層24からなるインダクタ導体パターン26が形成される。このようにして形成されたインダクタ導体パターン26は、図1及び図3(D)に示すように、要所ごとに支柱14によって支持されており、その他の部分は、パターンの下側に空気層が導入された状態となっている。
【0014】
次に、図4を参照して、本参考例の高周波特性について説明する。上述した製造方法に従って、支柱の材質のみを変化させて薄膜インダクタを作製し、各サンプルの薄膜インダクタについてシミュレーションを行った。図4には、支柱14としてCuとポリイミドを用いた場合のQ値の周波数特性がそれぞれ示されている。同図中、横軸は周波数(Hz),縦軸はQ値である。また、横軸は対数目盛となっており、「E」は10のべき乗を表す。例えば、「E+08」は、「10」を表す。測定したサンプルの支柱の高さは7μmとした。
【0015】
同図に示すように、周波数1GHz〜10GHz付近において、支柱材料として絶縁性のポリイミドを用いたサンプルのほうが、Cuを利用した場合よりも高いQ値を得られることが分かった。これは、
▲1▼支柱14部分が絶縁性であることから、インダクタ導体パターン26と基板12との距離が大きくなり、渦電流損失が低減される,
▲2▼インダクタ導体パターン26の下の大部分に、比誘電率が低い(比誘電率がほぼ1)の空気層の導入が可能となり、寄生容量が低減される,
▲3▼金属性の支柱を用いた場合では寄生容量の低減が不十分であるが、絶縁性の支柱14を用いることにより層間膜として作用し、寄生容量の低減効果が得られる,
▲4▼支柱14が絶縁性であることから、インダクタ導体パターン26に対して高周波スタブとして作用することがない,
という理由によるものと考えられる。
【0016】
このように、本参考例によれば、基板12やそれらの上に塗布した絶縁膜上に、誘電率の低い絶縁材料による支柱14を複数形成し、低抵抗の金属によるインダクタ導体パターン26を前記複数の支柱14上に形成して、インダクタ導体パターン26の下側の大部分に空気層を導入し空中に浮揚させることとしたので、薄膜インダクタ10の寄生容量を低減し、Q値などの高周波特性を向上させることができる。また、支柱14がスタブとして作用することがないため、高周波特性において、インピーダンスの不整合が生じないという効果も得られる。更に、支柱14を硬化型レジストで形成することとしたので、薄膜プロセスに組み込むことができるとともに、ポリイミドを使用することにより他の素子形成と同一材料を使用することができ、製造プロセスの簡略化,効率化を図ることが可能となる。
【0017】
参考例2>……次に、図5を参照して、本発明の参考例2について説明する。上述した参考例1では、ポリイミド等により複数の支柱14を要所要所に形成し、該支柱14間にブリッジのようにインダクタ導体パターン26を形成することとしたが、本参考例の薄膜インダクタ30においては、基板32上に、インダクタ導体パターン36と同一形状の薄膜支持層34を形成し、その上にインダクタ導体パターン36を形成した構成となっている。すなわち、薄膜支持層34は、壁状に形成されている。薄膜支持層34としては、上述した参考例の支柱14と同様に、低誘電率の絶縁性材料が用いられる。
【0018】
参考例では、絶縁層に対する誘電損失(寄生容量)は、上述した支柱を利用する参考例と比較して増大するが、構造的な安定性の向上が期待できる。また、本参考例においても、基板32とインダクタ導体パターン36の距離を大きくしている点と、インダクタ導体パターン36の配線間を空気層としている点は、上述した参考例の場合と同様であることから、基板32への渦電流損失の低減効果は支柱構造の場合と同様であると考えられる。これにより、本参考例によれば、構造上の安定性向上と高いQ値を得ることができる。
【0019】
参考例3>……次に、図6を参照して、本発明の参考例3について説明する。同図(A)は平面図であり、その#A−#A線に沿って切断した端面拡大図が、同図(B)に示されている。上述した参考例1の支柱構造では、インダクタ導体パターンの主要部位にのみ絶縁膜からなる支柱を挿入することとしたが、本参考例は、その構造上の安定性を改善したものである。
【0020】
図6(A)及び(B)に示すように、本参考例の薄膜インダクタ40は、基板42上に、絶縁性材料によるメッシュ状の薄膜支持層46が形成されており、該薄膜支持層46上にインダクタ導体パターン50を形成することにより、インダクタ導体パターン50を支持する部位を増大させて安定性を向上させている。本参考例の製造方法は、上述した参考例1と基本的に同様である。まず、基板42上の適宜位置に、引出配線44A及び44Bを形成する。そして、ポリイミドなどの有機絶縁膜によりメッシュ状の薄膜支持層46を形成する。次に、薄膜支持層46上に、スパイラル状にシード層とパターン層からなるインダクタ導体パターン50を形成する。このとき、図6(B)の断面に示すように、インダクタ導体パターン50の中央の端部52Aと引出配線44Aの端部が、メッシュ間の凹部48において接続される。また、インダクタ導体パターン50の他方の端部52Bも同様にして引出配線44Bと接続される。RF(高周波)モジュールなどに対する実装に際しては、前記薄膜支持層46の適宜位置に、絶縁性の基部ないしスペーサ54,56を形成し、全体を図6(C)に示すように、基板58上に逆さに返して固定する。これにより、以上のようにして形成したインダクタ導体パターン50が基板58と接しないように,すなわち、空中に浮揚した状態とすることができる。
【0021】
参考例によれば、構造上の安定性は向上するものの、薄膜支持層46との接触面積が増えるため、寄生容量の増大が考えられる。そこで、支持構造とQ値との相関をシミュレーションにより求めたところ、ポリイミドの支柱構造においては、2GHzでのQ値が9.54であり、本形態のメッシュ構造においては、2GHzでのQ値が9.49であった。このように、2GHzでのQ値は、支柱構造,メッシュ構造においてほぼ同等の値が得られ、著しい寄生容量の増加は認められなかった。従って、本参考例によれば、寄生容量の低減効果を維持したまま、高い構造安定性が実現可能である。
【0022】
<実施形態>……次に、図7を参照して、本発明の実施形態について説明する。図7(A)は平面図,その#B−#B線に沿って切断した端面図が同図(B)に示されている。本実施形態も、上述した参考例3と同様に、絶縁性材料によるメッシュ状の支持構造を利用したものであるが、インダクタ導体パターンを2層構造にしたものである。本形態の薄膜インダクタ60では、まず、基板61上に1層目の下部インダクタ導体パターン72及び引出配線70が直接形成され、その上にメッシュ状の薄膜支持層62が形成される。そして、該薄膜支持層62の主面に、2層目の上部インダクタ導体パターン66が形成される。上部インダクタ導体パターン66の中央側の端部68Aは、メッシュ間の凹部64において下部インダクタ導体パターン72の中央側の端部74と接続し、上部インダクタ導体パターン66の他方の端部68Bは、薄膜支持層62の下側に設けられた引出配線70と接続されている。前記上部インダクタ導体パターン66と下部インダクタ導体パターン72は、スパイラルの巻き方向が同じであるとともに、静電容量の増大を防ぐために、各パターンが上下で重ならないように形成されている。本実施形態によれば、インダクタ導体パターンを2層構造とすることにより、小さい面積で寄生容量が小さくL値が高いインダクタの作製が可能となる。
【0023】
参考例4>……次に、図8を参照して、本発明の参考例4について説明する。図8(A)は本参考例の構成を示す斜視図,同図(B)は主要断面図である。同図(C)は、本参考例の他の例を示す図である。上述した参考例1,3及び実施形態1では、薄膜支持層に支持されていない部分では、インダクタ導体パターンの下は空気層を介して基板のみが存在する構造であったが、本参考例のように、インダクタ導体パターンの下に空気層を導入しつつ、更にその下に薄膜支持層を挿入することも可能である。
【0024】
図8(A)及び(B)に示すように、本参考例の薄膜インダクタ80は、基板82上に、絶縁性材料による薄膜支持層84が所定の厚みで形成されている。該薄膜支持層84の表面には、基板82に達しない程度の深さの穴86が複数形成されている。インダクタ導体パターン88は、この複数の穴86上を通過するように配線されている。このように、本参考例によれば、インダクタ導体パターン88の下に比誘電率の低い空気層を導入するため、上述した参考例や実施形態と同様の効果が得られるとともに、ほぼ全体にわたって薄膜支持層84を導入することにより、構造上の安定性も図ることができる。なお、本参考例の穴86を、基板82に接するように深く形成すると、図8(C)に示すように、穴86によって分断された薄膜支持層84が支柱のような状態となる。これは、上述した参考例1の支柱構造と同じと考えることができる。また、穴86の形成位置を調整することにより、参考例3及び実施形態1に示すメッシュ構造となる。
【0025】
<他の実施形態>……本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
(1)前記参考例や形態で示した基板,支柱,薄膜支持層,配線の材質は一例であり、同様の作用を奏するように適宜変更可能である。
(2)前記参考例や形態に示したインダクタ導体パターンの支持構造も一例であり、同様の効果を奏するように、適宜変更してよい。例えば、前記参考例1で示した支柱14の数を増減してもよいし、参考例2で示した薄膜支持層34に、参考例4と同様の穴を設けるようにしてもよい。また、参考例3,実施形態1で示すメッシュ構造の目の大きさなども適宜変更してもよいし、横線のみ,縦線のみ,放射状など、各種の構造としてよい。
【0026】
(3)前記参考例に示した製造工程も一例であり、公知の各種の方法を適用してよい。
(4)前記参考例3における引出配線構造も一例であり、メッシュ構造の上部から引き出すようにしてもよい。
(5)本発明の薄膜インダクタは、部品単体として使用してもよいし、集積回路に集積形成するようにしてもよい。特に、薄膜RFモジュールに組み込むようにしてもよい。また、本発明は、携帯電話など各種の電子機器に適用可能である。
【0027】
【発明の効果】
以上説明したように、本発明によれば、基板上に形成された第1のインダクタ導体パターン上に、該導体パターンと複数箇所で交わるように、厚み方向に貫通する多数の空隙部を有する絶縁性のメッシュ状薄膜支持層を形成し、該メッシュ状薄膜支持層上に支持され、かつ、前記空隙部の上を通過するように、一端が前記空隙部を介して前記第1のインダクタ導体パターンの一端と接続された第2のインダクタ導体パターンを形成し、前記空隙部によって、前記メッシュ状薄膜支持層と前記第1及び第2のインダクタ導体パターンとの間に、間欠的に空気層を導入することとしたので、薄膜インダクタの寄生容量が低減されるとともに、Q値などの高周波特性が向上する。また、薄膜層として絶縁性材料を用いているため、高周波帯域におけるインピーダンス不整合の発生を防止することができる。
【図面の簡単な説明】
【図1】 本発明の参考例1の構造を示す斜視図である。
【図2】 前記参考例の製造工程の一例を示す主要部の端面図である。
【図3】 前記参考例の製造工程の一例を示す主要部の端面図である。
【図4】 前記参考例のポリイミド支柱を利用したインダクタと、Cu支柱を利用したインダクタのQ値の周波数特性例を示す図である。
【図5】 本発明の参考例2の構造を示す斜視図である。
【図6】 本発明の参考例3を示す図であり、(A)は平面図,(B)は、前記(A)の#A−#A線に沿った断面図,(C)はインダクタ導体パターンの浮揚状態を示す断面図である。
【図7】 本発明の実施形態を示す図であり、(A)は平面図,(B)は、前記(A)の#B−#B線に沿った断面図である。
【図8】 本発明の参考例4を示す図であり、(A)は斜視図,(B)は断面図,(C)は本参考例の他の例を示す断面図である。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film inductor, and more specifically to a thin film inductor suitable for use in a high frequency band.
[0002]
[Background]
As the communication band becomes higher in frequency, magnetic components such as inductors and transformers used as passive components are also required to have higher performance as the operating frequency increases. In an inductor, a Q value (Quality factor) indicating efficiency as an inductor is used as an index for evaluating the quality. A high Q value represents high loss and low efficiency, and is close to an ideal inductor. In order to improve the Q value, it is effective to reduce internal resistance (conductor resistance) and parasitic capacitance. As a method for reducing the conductor resistance, there is a method using a low-resistance conductor wiring such as a Cu wiring. On the other hand, as a method for reducing the parasitic capacitance, there is a method of introducing an interlayer insulating film having a low dielectric constant under the conductor wiring.
[0003]
In a conventional method in which an inductor conductor is wired on a low dielectric constant insulating film or between layers of a low dielectric constant insulating film, parasitic capacitance is generated in proportion to the area of the inductor conductor. For this reason, if the width of the inductor conductor is increased for the purpose of reducing the resistance, the dielectric loss increases, and an inductor having satisfactory performance cannot always be obtained. Therefore, an attempt has been made to introduce air having a small relative dielectric constant of approximately 1 into the lower layer of the inductor conductor. For example, a structure in which a metal support is partially introduced and floated under an inductor conductor is known (Patent Document 1).
[0004]
[Patent Document 1]
JP 2000-21635 (pages 2, 4 and 14, 15)
[0005]
[Problems to be solved by the invention]
In the above-described prior art, an air layer can be introduced under most inductor conductors, and parasitic capacitance is reduced. However, since the inductor wiring conductor and the metal support are electrically connected, it is difficult to say that the parasitic capacitance is sufficiently reduced. In addition, in the high frequency band, the noble metal support part acts as a stub, which may cause adverse effects such as impedance mismatching.
[0006]
The present invention pays attention to the above points, and its purpose is to reduce the parasitic capacitance of the inductor and to improve the high-frequency characteristics such as the Q value and the self-resonant frequency. Another object is to prevent impedance mismatch in the high frequency characteristics.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a thin film inductor according to the present invention is formed on a first inductor conductor pattern formed on a substrate, and on the first inductor conductor pattern so as to intersect the conductor pattern at a plurality of locations. cage, insulating meshed thin support layer having numerous voids extending through the thickness direction, is supported on the mesh-like thin support layer, and are formed so as to pass over the gap portion, A second inductor conductor pattern connected at one end to one end of the first inductor conductor pattern via the gap, and the mesh-shaped thin film support layer and the first and first layers are formed by the gap. The air layer is intermittently introduced between the two inductor conductor patterns.
[0008]
One of the main forms is characterized in that the first and second inductor conductor patterns are formed in a spiral shape wound in the same direction. Another embodiment is characterized in that the mesh-like thin film support layer is formed of a curable resist. Yet another embodiment is characterized in that the mesh-like thin film support layer is polyimide. The above and other objects, features and advantages of the present invention will become apparent from the following detailed description and the accompanying drawings.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
< Reference Example 1> The following is a detailed description of an embodiment of the present invention. First, reference example 1 showing the basic structure of the present invention will be described with reference to FIGS. FIG. 1 is a perspective view showing the structure of the thin film inductor of Reference Example 1. FIG. As shown in the figure, in the thin film inductor 10 of this reference example , a spiral inductor conductor pattern 26 is formed on a plurality of pillars 14 made of an insulating film having a low dielectric constant formed on a substrate 12. . The pillars 14 are formed at each important point at an appropriate interval that can support the inductor conductor pattern 26. In other words, a part of the inductor conductor pattern 26 is supported by the support column 14 and the other part is in a state in which an air layer is introduced below. As the substrate 12, a single substrate such as Si or a compound semiconductor substrate is used, and as the support 14, an insulating film having a low dielectric constant, for example, a so-called low-k material (low dielectric constant material) such as polyimide is used. Is used. As the inductor conductive pattern 26, a low resistance metal such as Cu is used.
[0010]
Next, an example of the manufacturing method of this reference example is demonstrated with reference to FIG.2 and FIG.3. First, as shown in FIG. 2A, an insulating layer to be a pillar 14 is formed by patterning on a substrate 12 made of Si or a compound semiconductor, or an insulating film (not shown) applied on the substrate 12. To do. The patterning of the column 14 is performed by an exposure process using a photosensitive material, or a uniformly coated insulating film is processed and formed by chemical dry etching such as RIE (Reactive ion etching). At this time, the thickness of the insulating layer used as the support column 14 is, for example, several μm to several tens μm.
[0011]
Next, in order to flatten the unevenness generated on the substrate 12 due to the formation of the pillars (or insulating films) 14, a photosensitive photoresist is used as the sacrificial layer 16 as shown in FIG. It is embedded between the columns 14 so as to cover 14A. As the photosensitive photoresist, for example, a novolak-based or PMMA-based one having excellent heat resistance is used. Then, as shown in FIG. 2C, the surface 14A of the insulating layer is exposed. As a means at this time, the resist on the surface of the insulating film is exposed and patterned using an exposure apparatus, or the entire surface of the sacrificial layer 16 is planarized using a polishing apparatus such as CMP (Chemical Mechanical Polishing). Alternatively, a method of etching the entire surface of the sacrificial layer 16 with a sputtering apparatus or the like is employed.
[0012]
Then, as shown in FIG. 2D, a seed layer 18 for a plating process is formed on the entire surface of the planarized column surface 14 and sacrificial layer 16 using an EB (Electron beam) vapor deposition apparatus or the like. Evaporate. As the seed layer 18, for example, Cu or the like is used, and is formed to a thickness of about several hundred nm. Moreover, you may make it insert a barrier layer (not shown) between the seed layer 18 and the support | pillar 14 as needed. The barrier layer is not necessarily provided. However, when the adhesion between the layers is poor, or when the barrier layer is inserted between materials in which diffusion or corrosion occurs when directly joined, these problems can be solved. When Cu is used for the seed layer 18 and polyimide is used for the support 14 as in this example, the component of the polyimide oxidizes Cu and prevents the reacted Cu ions from diffusing into the polyimide. It is convenient to insert Cr, etc. Next, a photoresist is patterned on the seed layer 18 to form a resist 20 for pattern plating (FIG. 2E). Then, as shown in FIG. 3A, a pattern layer 24 is formed by performing pattern plating of Cu or the like so as to fill the gap 22 between the resists 20 for pattern plating. Here, the pattern layer 24 is grown so as to be slightly lower than the surface of the resist 20 for pattern plating.
[0013]
After the pattern layer 24 is formed, the pattern plating resist 20 is removed as shown in FIG. 3B, and then an unnecessary seed layer 18 is formed by dry or wet etching as shown in FIG. Remove. Further, the sacrificial layer 16 is dissolved and removed using a special stripping solution according to the type thereof, thereby forming an inductor conductor pattern 26 composed of the seed layer 18 and the pattern layer 24 as shown in FIG. Is done. As shown in FIGS. 1 and 3D, the inductor conductor pattern 26 formed in this way is supported by the pillars 14 at each important point, and the other part is an air layer below the pattern. Has been introduced.
[0014]
Next, the high-frequency characteristics of this reference example will be described with reference to FIG. According to the manufacturing method described above, only the material of the support was changed to produce a thin film inductor, and the thin film inductor of each sample was simulated. FIG. 4 shows the frequency characteristics of the Q value when Cu and polyimide are used as the support columns 14. In the figure, the horizontal axis represents frequency (Hz) and the vertical axis represents Q value. The horizontal axis is a logarithmic scale, and “E” represents a power of 10. For example, “E + 08” represents “10 8 ”. The height of the column of the measured sample was 7 μm.
[0015]
As shown in the figure, it was found that in the frequency range of 1 GHz to 10 GHz, a sample using insulating polyimide as a support material can obtain a higher Q value than when Cu is used. this is,
(1) Since the post 14 is insulative, the distance between the inductor conductor pattern 26 and the substrate 12 is increased, and eddy current loss is reduced.
(2) An air layer having a low relative permittivity (relative permittivity is approximately 1) can be introduced under most of the inductor conductor pattern 26, and parasitic capacitance is reduced.
{Circle around (3)} When the metallic support is used, the parasitic capacitance is not sufficiently reduced. However, the use of the insulating support 14 serves as an interlayer film, and the effect of reducing the parasitic capacitance is obtained.
(4) Since the support post 14 is insulative, the inductor conductor pattern 26 does not act as a high frequency stub.
This is considered to be the reason.
[0016]
As described above, according to the present reference example , a plurality of support posts 14 made of an insulating material having a low dielectric constant are formed on the substrate 12 and the insulating film applied on them, and the inductor conductor pattern 26 made of a low-resistance metal is formed in the above-described manner. Since it is formed on the plurality of pillars 14 and an air layer is introduced into most of the lower side of the inductor conductor pattern 26 and floats in the air, the parasitic capacitance of the thin film inductor 10 is reduced, and a high frequency such as a Q value is obtained. Characteristics can be improved. Moreover, since the support | pillar 14 does not act as a stub, the effect that the mismatching of impedance does not arise in a high frequency characteristic is also acquired. Furthermore, since the support 14 is formed of a curable resist, it can be incorporated into a thin film process, and by using polyimide, the same material as other element formation can be used, thereby simplifying the manufacturing process. , It becomes possible to improve efficiency.
[0017]
Reference Example 2 Next, Reference Example 2 of the present invention will be described with reference to FIG. In the reference example 1 described above, a plurality of pillars 14 are formed in necessary places using polyimide or the like, and the inductor conductor pattern 26 is formed between the pillars 14 like a bridge. However, the thin film inductor 30 of this reference example is used. In FIG. 2, a thin film support layer 34 having the same shape as the inductor conductor pattern 36 is formed on the substrate 32, and the inductor conductor pattern 36 is formed thereon. That is, the thin film support layer 34 is formed in a wall shape. As the thin film support layer 34, an insulating material having a low dielectric constant is used as in the support 14 of the reference example described above.
[0018]
In this reference example , the dielectric loss (parasitic capacitance) with respect to the insulating layer is increased as compared with the reference example using the above-described support, but an improvement in structural stability can be expected. Also in this reference example , the point that the distance between the substrate 32 and the inductor conductor pattern 36 is increased and the space between the wirings of the inductor conductor pattern 36 is an air layer is the same as in the case of the reference example described above. Therefore, it is considered that the effect of reducing the eddy current loss to the substrate 32 is the same as in the case of the support structure. Thereby, according to this reference example , the structural stability improvement and a high Q value can be obtained.
[0019]
Reference Example 3 Next, Reference Example 3 of the present invention will be described with reference to FIG. FIG. 6A is a plan view, and an enlarged end view taken along line # A- # A is shown in FIG. In the support structure of the reference example 1 described above, the support pillar made of an insulating film is inserted only in the main part of the inductor conductor pattern. However, this reference example improves the structural stability.
[0020]
6A and 6B, in the thin film inductor 40 of this reference example , a mesh-like thin film support layer 46 made of an insulating material is formed on a substrate 42, and the thin film support layer 46 is formed. By forming the inductor conductive pattern 50 on the top, the number of parts supporting the inductor conductive pattern 50 is increased to improve the stability. The manufacturing method of this reference example is basically the same as that of the reference example 1 described above. First, lead wires 44A and 44B are formed at appropriate positions on the substrate 42. Then, a mesh-like thin film support layer 46 is formed of an organic insulating film such as polyimide. Next, an inductor conductor pattern 50 including a seed layer and a pattern layer is formed on the thin film support layer 46 in a spiral shape. At this time, as shown in the cross section of FIG. 6B, the center end portion 52A of the inductor conductor pattern 50 and the end portion of the lead-out wiring 44A are connected in the recess 48 between the meshes. Similarly, the other end 52B of the inductor conductor pattern 50 is connected to the lead wiring 44B. When mounting on an RF (high frequency) module or the like, an insulating base or spacers 54 and 56 are formed at appropriate positions on the thin film support layer 46, and the whole is formed on a substrate 58 as shown in FIG. Fix it upside down. Thus, the inductor conductor pattern 50 formed as described above can be brought into contact with the substrate 58, that is, in a state of being levitated in the air.
[0021]
According to this reference example , although the structural stability is improved, the contact area with the thin film support layer 46 is increased, so that an increase in parasitic capacitance can be considered. Therefore, when the correlation between the support structure and the Q value is obtained by simulation, the Q value at 2 GHz is 9.54 in the polyimide support structure, and the Q value at 2 GHz in the mesh structure of this embodiment. It was 9.49. Thus, the Q value at 2 GHz was almost the same in the support structure and the mesh structure, and no significant increase in parasitic capacitance was observed. Therefore, according to this reference example , high structural stability can be realized while maintaining the effect of reducing the parasitic capacitance.
[0022]
<Embodiment 1> ... Next, with reference to FIG. 7, described first embodiment of the present invention. FIG. 7A is a plan view, and an end view cut along the line # B- # B is shown in FIG. This embodiment also uses a mesh-like support structure made of an insulating material as in Reference Example 3 described above, but has an inductor conductor pattern with a two-layer structure. In the thin film inductor 60 of this embodiment, first, the lower inductor conductor pattern 72 and the lead wiring 70 of the first layer are directly formed on the substrate 61, and the mesh-like thin film support layer 62 is formed thereon. A second-layer upper inductor conductor pattern 66 is formed on the main surface of the thin film support layer 62. The center end 68A of the upper inductor conductor pattern 66 is connected to the center end 74 of the lower inductor conductor pattern 72 at the recess 64 between the meshes, and the other end 68B of the upper inductor conductor pattern 66 is a thin film. It is connected to a lead wiring 70 provided on the lower side of the support layer 62. The upper inductor conductor pattern 66 and the lower inductor conductor pattern 72 have the same spiral winding direction, and are formed so that the patterns do not overlap each other in order to prevent an increase in capacitance. According to the present embodiment, an inductor conductor pattern having a two-layer structure makes it possible to manufacture an inductor having a small area, a small parasitic capacitance, and a high L value.
[0023]
Reference Example 4 Next, Reference Example 4 of the present invention will be described with reference to FIG. FIG. 8A is a perspective view showing the configuration of this reference example , and FIG. 8B is a main cross-sectional view. FIG. 6C is a diagram showing another example of this reference example . In Reference Examples 1, 3 and Embodiment 1 described above, at the portion that is not supported by the thin support layer beneath the inductor conductor patterns has been a structure in which only the substrate is present via the air layer, the present embodiment As described above, it is also possible to insert an air layer under the inductor conductor pattern and further insert a thin film support layer thereunder.
[0024]
As shown in FIGS. 8A and 8B, in the thin film inductor 80 of this reference example, a thin film support layer 84 made of an insulating material is formed on a substrate 82 with a predetermined thickness. A plurality of holes 86 having a depth that does not reach the substrate 82 are formed on the surface of the thin film support layer 84. The inductor conductor pattern 88 is wired so as to pass over the plurality of holes 86. As described above, according to the present reference example , the air layer having a low relative dielectric constant is introduced under the inductor conductor pattern 88, so that the same effects as those of the reference example and the embodiment described above can be obtained, and the thin film is almost entirely formed. By introducing the support layer 84, structural stability can also be achieved. When the hole 86 of this reference example is formed deeply so as to be in contact with the substrate 82, the thin film support layer 84 divided by the hole 86 is in a state like a support as shown in FIG. 8C. This can be considered to be the same as the support structure of Reference Example 1 described above. Further, by adjusting the formation position of the hole 86, the mesh structure shown in Reference Example 3 and Embodiment 1 is obtained.
[0025]
Other Embodiments There are many embodiments of the present invention, and various modifications can be made based on the above disclosure. For example, the following are included.
(1) The materials of the substrate, the support, the thin film support layer, and the wiring shown in the reference examples and forms are examples, and can be appropriately changed so as to exhibit the same action.
(2) The support structure of the inductor conductor pattern shown in the reference examples and forms is also an example, and may be appropriately changed so as to achieve the same effect. For example, the number of support posts 14 shown in Reference Example 1 may be increased or decreased, and the same hole as in Reference Example 4 may be provided in the thin film support layer 34 shown in Reference Example 2. Moreover, the mesh size of the mesh structure shown in Reference Example 3 and Embodiment 1 may be changed as appropriate, and various structures such as only horizontal lines, only vertical lines, and radial shapes may be used.
[0026]
(3) The manufacturing process shown in the reference example is also an example, and various known methods may be applied.
(4) The lead wiring structure in the reference example 3 is also an example, and may be drawn from the upper part of the mesh structure.
(5) The thin film inductor of the present invention may be used as a single component, or may be integrated in an integrated circuit. In particular, it may be incorporated in a thin film RF module. The present invention is also applicable to various electronic devices such as mobile phones.
[0027]
【The invention's effect】
As described above, according to the present invention, on the first inductor conductor pattern formed on the substrate, the insulation having a large number of gaps penetrating in the thickness direction so as to cross the conductor pattern at a plurality of locations. forming a sexual meshed thin support layer, supported on the mesh-like thin support layer, and so as to pass over the gap portion, wherein one end through the gap portion first inductor conductor patterns Forming a second inductor conductor pattern connected to one end of the wire, and intermittently introducing an air layer between the mesh-like thin film support layer and the first and second inductor conductor patterns by the gap. As a result, the parasitic capacitance of the thin film inductor is reduced, and the high frequency characteristics such as the Q value are improved. In addition, since an insulating material is used as the thin film layer, it is possible to prevent impedance mismatching in the high frequency band.
[Brief description of the drawings]
FIG. 1 is a perspective view showing the structure of Reference Example 1 of the present invention.
FIG. 2 is an end view of a main part showing an example of a manufacturing process of the reference example .
FIG. 3 is an end view of a main part showing an example of a manufacturing process of the reference example .
FIG. 4 is a diagram illustrating a frequency characteristic example of a Q value of the inductor using the polyimide support of the reference example and the inductor using the Cu support.
FIG. 5 is a perspective view showing the structure of Reference Example 2 of the present invention.
6A and 6B are views showing Reference Example 3 of the present invention, where FIG. 6A is a plan view, FIG. 6B is a cross-sectional view taken along line # A- # A in FIG. It is sectional drawing which shows the floating state of a conductor pattern.
7A and 7B are diagrams showing Embodiment 1 of the present invention, in which FIG. 7A is a plan view and FIG. 7B is a cross-sectional view taken along line # B- # B in FIG.
8A and 8B are diagrams showing a reference example 4 of the present invention, in which FIG. 8A is a perspective view, FIG. 8B is a cross-sectional view, and FIG. 8C is a cross-sectional view showing another example of the reference example .

Claims (4)

基板上に形成された第1のインダクタ導体パターン,
該第1のインダクタ導体パターン上に、該導体パターンと複数箇所で交わるように形成されており、厚み方向に貫通する多数の空隙部を有する絶縁性のメッシュ状薄膜支持層,
該メッシュ状薄膜支持層上に支持され、かつ、前記空隙部の上を通過するように形成されており、一端が前記空隙部を介して前記第1のインダクタ導体パターンの一端と接続された第2のインダクタ導体パターン,
を備えており、
前記空隙部によって、前記メッシュ状薄膜支持層と前記第1及び第2のインダクタ導体パターンとの間に、間欠的に空気層を導入したことを特徴とする薄膜インダクタ。
A first inductor conductor pattern formed on the substrate;
An insulating mesh-like thin film support layer formed on the first inductor conductor pattern so as to intersect with the conductor pattern at a plurality of locations and having a large number of voids penetrating in the thickness direction;
The first thin film supporting layer is supported on the mesh-shaped thin film supporting layer and is formed so as to pass over the gap , and has one end connected to one end of the first inductor conductor pattern via the gap. 2 inductor conductor patterns,
With
A thin film inductor, wherein an air layer is intermittently introduced between the mesh-shaped thin film support layer and the first and second inductor conductor patterns by the gap.
前記第1及び第2のインダクタ導体パターンが、同一方向に巻かれたスパイラル状に形成されていることを特徴とする請求項1記載の薄膜インダクタ。  2. The thin film inductor according to claim 1, wherein the first and second inductor conductor patterns are formed in a spiral shape wound in the same direction. 前記メッシュ状薄膜支持層を硬化型レジストによって形成したことを特徴とする請求項1又は2記載の薄膜インダクタ。3. The thin film inductor according to claim 1, wherein the mesh-shaped thin film support layer is formed of a curable resist. 前記メッシュ状薄膜支持層がポリイミドであることを特徴とする請求項1〜3のいずれかに記載の薄膜インダクタ。The thin film inductor according to any one of claims 1 to 3, wherein the mesh-shaped thin film support layer is made of polyimide.
JP2002355092A 2002-12-06 2002-12-06 Thin film inductor Expired - Fee Related JP4724264B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002355092A JP4724264B2 (en) 2002-12-06 2002-12-06 Thin film inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002355092A JP4724264B2 (en) 2002-12-06 2002-12-06 Thin film inductor

Publications (2)

Publication Number Publication Date
JP2004186638A JP2004186638A (en) 2004-07-02
JP4724264B2 true JP4724264B2 (en) 2011-07-13

Family

ID=32755887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002355092A Expired - Fee Related JP4724264B2 (en) 2002-12-06 2002-12-06 Thin film inductor

Country Status (1)

Country Link
JP (1) JP4724264B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040123B2 (en) 2020-06-18 2024-07-16 Samsung Electro-Mechanics Co., Ltd. Coil component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110178B2 (en) 2010-04-13 2012-12-26 株式会社デンソー Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040123B2 (en) 2020-06-18 2024-07-16 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
JP2004186638A (en) 2004-07-02

Similar Documents

Publication Publication Date Title
CN110036497B (en) Integrated electronic component suitable for broadband biasing
US6317948B1 (en) Embedded thin film passive components
TWI351748B (en) High q factor integrated circuit inductor
CN103247596B (en) on-chip ferrite bead inductor
TWI303836B (en) Coil component
US20140049353A1 (en) Inductor and method of manufacturing inductor
CN105225793B (en) Inductor and its manufacture method
RU2007120247A (en) MINIATURE CIRCUITS, INDUCTIVE ELEMENTS AND METHODS OF THEIR PRODUCTION
US20140334063A1 (en) Vertical metal insulator metal capacitor
SE9701618D0 (en) Capacitor in integrated circuit
JP5082271B2 (en) Chip coil and manufacturing method thereof
TW519723B (en) Method for forming multi-level metal interconnection
CN108987039A (en) Coil block and its manufacturing method
JP2010123879A (en) Coil structure and method for manufacturing the same
US8754500B2 (en) Plated lamination structures for integrated magnetic devices
US7294525B2 (en) High performance integrated inductor
US20060192267A1 (en) Inductor fabricated with dry film resist and cavity and method of fabricating the inductor
JP4724264B2 (en) Thin film inductor
JP2011253898A (en) Semiconductor device and method for manufacturing semiconductor device
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
US20100164672A1 (en) Semiconductor device and method for manufacturing the same
US7223680B1 (en) Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect
JP2004253430A (en) Method for manufacturing planar coil
US7309639B1 (en) Method of forming a metal trace with reduced RF impedance resulting from the skin effect
TW200308071A (en) Coil on a semiconductor substrate and method for its production

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080328

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4724264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees