JP4722579B2 - Resonator and filter circuit manufacturing method using the same - Google Patents

Resonator and filter circuit manufacturing method using the same Download PDF

Info

Publication number
JP4722579B2
JP4722579B2 JP2005182009A JP2005182009A JP4722579B2 JP 4722579 B2 JP4722579 B2 JP 4722579B2 JP 2005182009 A JP2005182009 A JP 2005182009A JP 2005182009 A JP2005182009 A JP 2005182009A JP 4722579 B2 JP4722579 B2 JP 4722579B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
layer
aln
resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005182009A
Other languages
Japanese (ja)
Other versions
JP2007006001A (en
Inventor
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005182009A priority Critical patent/JP4722579B2/en
Publication of JP2007006001A publication Critical patent/JP2007006001A/en
Application granted granted Critical
Publication of JP4722579B2 publication Critical patent/JP4722579B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、例えば携帯電話等にて用いられる送受信切換器(デュプレクサ)あるいは段間フィルタ回路などに適用できる共振器およびこれを集積化したフィルタ回路の製造方法に関するものである。   The present invention relates to a resonator applicable to, for example, a transmission / reception switch (duplexer) or an interstage filter circuit used in a mobile phone or the like, and a method of manufacturing a filter circuit in which the resonator is integrated.

携帯電話に代表される移動体通信機器においてはアンテナが送信回路と受信回路にて共用されており、送信周波数と受信周波数が異なる場合には送信回路出力端と受信回路入力端に結合する形で送信信号と受信信号を分離するバンドパスフィルタ回路が組み込まれており、送受信切換器(デュプレクサ)として機能している。このようなフィルタ回路として、これまでに一般に用いられてきたのがSAW(Surface Acoustic Wave:表面弾性波)フィルタであり、圧電性結晶あるいは圧電性薄膜上に櫛型上に微細電極パターンを形成し、表面弾性波の伝搬により周波数を選択している。このようなSAWフィルタは送受信回路部分の段間フィルタなどでも広く用いられている。このSAW フィルタでは表面弾性波を利用しているため損失が大きく、いわゆるQ値が小さいという課題がある。損失を低減できる共振器として圧電膜を上部電極および下部電極で挟み込み、上記電極および圧電膜の下方に空隙を形成し、電圧印加により振動させる薄膜バルク音響共振器 Film Bulk Acoustic Resonator :FBAR)が提案され、一部の移動体通信機器にて使用されている。このFBAR共振器は弾性エネルギーを共振器内に閉じ込めるために低損失化が可能であり、共振周波数が圧電膜および電極の膜厚で決定されるのでSAWフィルタにように微細化を行わずに共振周波数を高周波化することが可能である。従来のSAWフィルタではQ値が500程度であったものがFBAR共振器では900程度かそれ以上にまで改善されている。   In a mobile communication device represented by a mobile phone, an antenna is shared by a transmission circuit and a reception circuit. When the transmission frequency and the reception frequency are different, the antenna is coupled to the transmission circuit output terminal and the reception circuit input terminal. A band-pass filter circuit that separates a transmission signal and a reception signal is incorporated, and functions as a transmission / reception switch (duplexer). As such a filter circuit, a SAW (Surface Acoustic Wave) filter has been generally used so far, and a fine electrode pattern is formed on a comb shape on a piezoelectric crystal or a piezoelectric thin film. The frequency is selected by the propagation of surface acoustic waves. Such a SAW filter is also widely used in an interstage filter in a transmission / reception circuit portion. Since this SAW filter uses surface acoustic waves, there is a problem that loss is large and so-called Q value is small. A thin film bulk acoustic resonator (FBAR) is proposed, in which a piezoelectric film is sandwiched between an upper electrode and a lower electrode and a gap is formed below the electrode and the piezoelectric film to vibrate when a voltage is applied. And used in some mobile communication devices. This FBAR resonator can reduce loss to confine elastic energy in the resonator, and the resonance frequency is determined by the film thickness of the piezoelectric film and electrode. It is possible to increase the frequency. In the conventional SAW filter, the Q value is about 500, but in the FBAR resonator, it is improved to about 900 or more.

以下、これまでに報告のある、FBAR共振器の構造について説明する。   The structure of the FBAR resonator that has been reported so far will be described below.

図4は従来例におけるFBAR共振器の構造を示す断面図およびこの共振器を用いて構成されるフィルタ回路の一例を示す構成図である。同図において、401はSi基板、402は下部電極、403はAlN層、404は上部電極、405はパッシベーション膜、406は配線金属、407はFBAR共振器である。   FIG. 4 is a cross-sectional view showing the structure of an FBAR resonator in a conventional example, and a configuration diagram showing an example of a filter circuit configured using this resonator. In the figure, 401 is a Si substrate, 402 is a lower electrode, 403 is an AlN layer, 404 is an upper electrode, 405 is a passivation film, 406 is a wiring metal, and 407 is an FBAR resonator.

ここでは図4(a)に示す通り、Si基板401裏面より空隙408が形成されており、Si基板401上に下部電極402が形成されている。下部電極402は空隙を覆う形で形成されており、さらに空隙408および下部電極402上にAlN層403が形成されている。AlN層403上に上部電極404が、またSi基板401および上部電極404の表面の一部に接する形でパッシベーション膜405が形成されており、上部電極404および下部電極402に電圧を印加できるよう配線金属406が形成されている (例えば、特許文献1参照)。このような断面構造を有する共振器407を図4(b)のようにラダ−状に組み合わせることで特定の周波数を選択できるフィルタ回路が形成できる。   Here, as shown in FIG. 4A, a gap 408 is formed from the back surface of the Si substrate 401, and a lower electrode 402 is formed on the Si substrate 401. The lower electrode 402 is formed so as to cover the gap, and an AlN layer 403 is formed on the gap 408 and the lower electrode 402. A passivation film 405 is formed on the AlN layer 403 so that the upper electrode 404 is in contact with part of the surfaces of the Si substrate 401 and the upper electrode 404, and wiring is provided so that a voltage can be applied to the upper electrode 404 and the lower electrode 402. A metal 406 is formed (see, for example, Patent Document 1). A filter circuit capable of selecting a specific frequency can be formed by combining the resonators 407 having such a cross-sectional structure in a ladder shape as shown in FIG. 4B.

図4(a)に示す断面構造を有するFBAR共振器407を作製するためには、Si基板401に下部電極402、AlN層403、上部電極404をこの順に形成し、これらの層をパターニングした後にSi基板401の裏面より溝を形成し、図示された空隙を形成することができる。
特開2004-120494 R Ruby et al., Electronics Letters Vol 35 (1999) 13.
In order to fabricate the FBAR resonator 407 having the cross-sectional structure shown in FIG. 4A, a lower electrode 402, an AlN layer 403, and an upper electrode 404 are formed in this order on a Si substrate 401, and these layers are patterned. Grooves can be formed from the back surface of the Si substrate 401 to form the illustrated gap.
JP2004-120494 R Ruby et al., Electronics Letters Vol 35 (1999) 13.

しかしながら、FBAR共振器の製造方法においては、下部電極402は金属で一般に多結晶であるため、その上に例えば広くFBAR形成に用いられているスパッタリング法にて形成されたAlN層403では結晶性の向上に限界がある。具体的にはX線回折ロッキングカーブのAlN(0002)面ピークの半値幅は4°程度にとどまっており、FBAR共振器の損失を表す別の指標であり、AlN層403の結晶性に依存されることが報告されている電気機械結合係数KtとしてはKt2=5(%)程度にとどまっており、さらに低損失化することが望まれていた。 However, in the manufacturing method of the FBAR resonator, the lower electrode 402 is a metal and is generally polycrystalline. Therefore, the AlN layer 403 formed thereon by, for example, a sputtering method widely used for FBAR formation is crystalline. There is a limit to improvement. Specifically, the half-value width of the AlN (0002) plane peak of the X-ray diffraction rocking curve is only about 4 °, which is another index representing the loss of the FBAR resonator and depends on the crystallinity of the AlN layer 403. It has been reported that the electromechanical coupling coefficient Kt is only about Kt 2 = 5 (%), and it is desired to further reduce the loss.

ところが、現状の製造方法ではAlN層403の結晶性の改善に限界があり、さらに低損失のFBAR共振器407を作製することには限界があった。   However, in the current manufacturing method, there is a limit in improving the crystallinity of the AlN layer 403 and there is a limit in manufacturing a low-loss FBAR resonator 407.

本発明は前述の技術的課題に鑑み、例えばAlN層に代表される圧電層を異種基板上にエピタキシャル成長し、これを空隙を形成した基板上に転写することで、結晶性に優れた圧電膜層を形成し、これにより低損失化を実現できる共振器およびこれを用いたフィルタ回路の製造方法を提供することを目的とする。   In view of the above-described technical problems, the present invention provides a piezoelectric film layer having excellent crystallinity by, for example, epitaxially growing a piezoelectric layer typified by an AlN layer on a heterogeneous substrate and transferring it onto a substrate in which voids are formed. It is an object of the present invention to provide a resonator capable of realizing low loss and a method of manufacturing a filter circuit using the resonator.

上記の課題を解決するために、本発明の共振器、共振器およびこれを組み合わせたフィルタ回路の製造方法は以下に述べる構成となっている。   In order to solve the above-described problems, a resonator, a resonator, and a method for manufacturing a filter circuit combining the resonator according to the present invention are configured as follows.

すなわち、第1の基板上に犠牲層 および圧電膜をエピタキシャル成長する形で形成し、これに電極を形成した後に柱状電極あるいは電極パターンで覆われた溝を有する第2の基板を貼り合わせる。続いて犠牲層を選択的に除去し第1の基板を分離する。ここで露出した圧電膜表面に電極を形成し共振器およびこれを組み合わせたフィルタ回路を形成する。犠牲層の除去はウェットエッチングあるいは高出力短波長パルスレーザを第1の基板裏面より照射し行っても良い。   That is, a sacrificial layer and a piezoelectric film are formed on a first substrate by epitaxial growth, and an electrode is formed on the sacrificial layer and a piezoelectric film, and then a second substrate having a groove covered with a columnar electrode or an electrode pattern is bonded. Subsequently, the sacrificial layer is selectively removed to separate the first substrate. An electrode is formed on the exposed piezoelectric film surface to form a resonator and a filter circuit combining the resonator. The sacrificial layer may be removed by wet etching or high-power short-wavelength pulse laser irradiation from the back surface of the first substrate.

このような構成とすることにより、圧電膜は結晶性および平坦性に優れ、機械結合係数が大きく、より低損失でQ値の大きな共振器およびフィルタ回路を実現できる。   By adopting such a configuration, the piezoelectric film is excellent in crystallinity and flatness, has a large mechanical coupling coefficient, and can realize a resonator and a filter circuit having a low loss and a large Q value.

具体的には、請求項1記載の共振器の製造方法では、第1の基板上にZnO犠牲層をエピタキシャル成長法により形成し、ZnO犠牲層上に有機金属気相成長法によりNH 3 とTMA(トリメチルアルミニウム:(CH 3 ) 3 Al)を原材料に用いAlN圧電層を形成するエピタキシャル成長工程と、AlN圧電層上に金属膜を形成する工程と、第2の基板上に第1の電極を形成する工程と、第1の電極の一部と金属膜との貼り合わせ工程と、貼り合わせ工程に続いてZnO犠牲層を選択的に除去する除去工程と、除去工程により露出したAlN圧電層上に第2の電極を形成する工程と含み、エピタキシャル成長工程で、ZnO犠牲層上にAlN圧電層を形成する際、まず低温でAlN圧電層を形成した後に昇温し、続いてAlN圧電層をさらに形成することを特徴とし、第1の電極および第2の電極に電圧を印加することで共振器を形成する構成となっている
このような構成とすることにより、第1の基板上にてZnO犠牲層およびAlN圧電層をエピタキシャル成長させることで、AlN圧電層の結晶性が向上し機械結合係数が増加するため共振器の損失を低減できQ値の大きな共振器を実現することが可能となる。
また、AlN圧電層の成長条件を変えているので、第1の基板およびZnO犠牲層との格子不整合あるいは熱膨張係数差によるストレスが緩和でき、膜中にクラックを生じさせずに圧電膜をエピタキシャル成長させ、結果として損失の少ない共振器およびフィルタ回路を実現することが可能となる。
具体的には、低温で結晶性の劣るAlN圧電膜上に高温で結晶性に優れたAlN圧電膜を形成することで、第1の基板およびZnO犠牲層との格子不整合あるいは熱膨張係数差によるストレスが緩和でき、膜中にクラックを生じさせずにAlN圧電膜をエピタキシャル成長させ、結果として損失の少ない共振器およびフィルタ回路を実現することが可能となる。
Specifically, in the resonator manufacturing method according to claim 1, a ZnO sacrificial layer is formed on the first substrate by an epitaxial growth method, and NH 3 and TMA ( by a metal organic vapor phase epitaxy method are formed on the ZnO sacrificial layer. trimethylaluminum: (CH 3) formed 3 Al) and an epitaxial growth step that form the AlN piezoelectric layer using the raw materials, forming a metal film on the AlN piezoelectric layer, a first electrode on the second substrate A step of bonding a part of the first electrode and the metal film, a step of removing the ZnO sacrificial layer selectively following the step of bonding, and an AlN piezoelectric layer exposed by the step of removing. see step and containing of forming a second electrode, an epitaxial growth step, when forming the AlN piezoelectric layer on the ZnO sacrificial layer is first heated after forming the AlN piezoelectric layer at a low temperature, followed by further AlN piezoelectric layer characterized by forming, conductive the first electrode and the second electrode It has a configuration which forms a cavity by applying a.
With this configuration, the ZnO sacrificial layer and the AlN piezoelectric layer are epitaxially grown on the first substrate, thereby improving the crystallinity of the AlN piezoelectric layer and increasing the mechanical coupling coefficient. A resonator that can be reduced and has a large Q value can be realized.
In addition, since the growth conditions of the AlN piezoelectric layer are changed, stress due to lattice mismatch or thermal expansion coefficient difference between the first substrate and the ZnO sacrificial layer can be alleviated, and the piezoelectric film can be formed without causing cracks in the film. It is possible to realize a resonator and a filter circuit with low loss by epitaxial growth.
Specifically, by forming an AlN piezoelectric film having excellent crystallinity at high temperature on an AlN piezoelectric film having poor crystallinity at low temperature, lattice mismatch or thermal expansion coefficient difference between the first substrate and the ZnO sacrificial layer Stress can be relieved, and an AlN piezoelectric film can be epitaxially grown without causing cracks in the film, and as a result, a resonator and a filter circuit with low loss can be realized.

請求項2記載の共振器の製造方法では、請求項1記載の製造方法において、第2の基板上に形成された第1の電極は柱状の電極構造を有しており、第1の電極と金属膜を貼り合わせる工程において、柱状の電極構造と金属膜が接着され、金属膜の下方に空隙が形成され、金属膜が第1の電極の一部として機能する構成となっている。   According to a second aspect of the present invention, there is provided a method for manufacturing a resonator according to the first aspect, wherein the first electrode formed on the second substrate has a columnar electrode structure, In the step of attaching the metal film, the columnar electrode structure and the metal film are bonded, a gap is formed below the metal film, and the metal film functions as a part of the first electrode.

このような構成とすることにより、柱状構造により、貼り合わせ工程後に圧電膜および金属膜下方に空隙が形成され、薄膜バルク共振器を形成することが可能となる。   By adopting such a configuration, the columnar structure forms voids below the piezoelectric film and the metal film after the bonding step, and a thin film bulk resonator can be formed.

請求項3記載の共振器の製造方法では、請求項1、2記載の製造方法において、AlN圧電層上に金属膜を形成する工程は、第1の基板上に形成されたZnO犠牲層およびAlN圧電層を選択的に除去した後に、AlN圧電層上に選択的に金属膜を形成する工程を含む構成となっている。 The method for manufacturing a resonator according to claim 3, wherein the step of forming the metal film on the AlN piezoelectric layer includes a ZnO sacrificial layer and an AlN formed on the first substrate. After selectively removing the piezoelectric layer, the method includes a step of selectively forming a metal film on the AlN piezoelectric layer.

このような構成とすることにより、犠牲層の面積を限定し、犠牲層を選択的に除去する際に例えばウェットエッチングなどによる場合は液が浸透しやすくより短時間で犠牲層を除去することが可能となる。   By adopting such a configuration, the area of the sacrificial layer is limited, and when the sacrificial layer is selectively removed, for example, by wet etching, the sacrificial layer can be removed in a shorter time because liquid easily penetrates. It becomes possible.

請求項4記載の共振器の製造方法では、請求項1記載の製造方法において、第2の基板に溝が形成されており、溝の周辺に第1の電極がパターニングされ形成されており、金属膜の下方に空隙が形成される構成となっている。   According to a fourth aspect of the present invention, there is provided the method for manufacturing a resonator according to the first aspect, wherein a groove is formed in the second substrate, the first electrode is patterned and formed around the groove, A void is formed below the film.

このような構成とすることにより、溝により、貼り合わせ工程後に圧電膜および金属膜下方に空隙が形成され、薄膜バルク共振器を形成することが可能となる。   By adopting such a configuration, the groove forms a gap below the piezoelectric film and the metal film after the bonding step, and a thin film bulk resonator can be formed.

請求項5記載の共振器の製造方法では、請求項4記載の製造方法において、溝が犠牲膜で埋められており、第1の電極と金属膜を貼り合わせる工程に続いて、溝に埋められた犠牲膜を選択的に除去する工程を含む構成となっている。   According to a fifth aspect of the present invention, in the method for manufacturing the resonator according to the fourth aspect, the groove is filled with a sacrificial film, and the groove is buried after the step of bonding the first electrode and the metal film. And a step of selectively removing the sacrificial film.

このような構成とすることにより、貼り合わせ時には溝が犠牲膜で埋められているので貼り合わせ時の密着性および再現性を向上させることが可能となる。   With such a configuration, since the groove is filled with the sacrificial film at the time of bonding, the adhesion and reproducibility at the time of bonding can be improved.

請求項記載の共振器の製造方法では、請求項1から請求項記載の製造方法において、第1の基板がサファイアあるいはInPあるいはSiCあるいはGaNあるいはSiあるいはGaAsあるいはMgOあるいはZnOあるいはLiGaO2あるいはLiAlO2あるいはLiGaO2とLiAlO2混晶のうちいずれかにより構成されている。 The method for manufacturing a resonator according to claim 6 is the manufacturing method according to any one of claims 1 to 5 , wherein the first substrate is sapphire, InP, SiC, GaN, Si, GaAs, MgO, ZnO, LiGaO 2 or LiAlO. 2 or a mixed crystal of LiGaO 2 and LiAlO 2 .

このような構成とすることにより、基板上には結晶性に優れたZnOあるいはInGaN犠牲層およびAlN圧電膜エピタキシャル成長層を形成できるので、より損失が小さい共振器およびフィルタ回路を実現することが可能となる。   By adopting such a configuration, it is possible to form a ZnO or InGaN sacrificial layer and an AlN piezoelectric film epitaxial growth layer with excellent crystallinity on the substrate, so that it is possible to realize a resonator and a filter circuit with lower loss. Become.

請求項記載の共振器の製造方法では、請求項1から請求項記載の製造方法において、第2の基板がSiあるいはGaAsあるいはInPあるいはSiCである構成となっている。 According to a seventh aspect of the present invention, in the method for manufacturing a resonator according to the first to sixth aspects, the second substrate is made of Si, GaAs, InP, or SiC.

このような構成とすることにより、これらの基板は結晶性に優れた単結晶基板でありウエットエッチングで結晶面を露出させることができる、あるいは容易にへき開できるなど加工性に優れており、損失の少ない共振器およびフィルタ回路を再現性良く作製することが可能となる。   By adopting such a structure, these substrates are single crystal substrates having excellent crystallinity, and have excellent workability such that the crystal plane can be exposed by wet etching or can be easily cleaved. A small number of resonators and filter circuits can be manufactured with good reproducibility.

請求項記載のフィルタ回路の製造方法では、請求項1から請求項記載の製造方法において、共振器を組み合わせてフィルタ回路を形成する構成となっている。 According to a method for manufacturing a filter circuit according to an eighth aspect, in the manufacturing method according to the first to seventh aspects, a filter circuit is formed by combining resonators.

このような構成とすることにより、損失の少ない共振器を組み合わせ、より損失の少ないフィルタ回路を実現でき、共振器は薄膜バルク共振器となり共振器が小型化できるため、より小型のフィルタ回路を実現することも可能となる。 With such a configuration, combined with less resonators loss, can achieve small filter circuits and more losses, since the resonator can resonators miniaturization becomes film bulk resonator, the smaller the filter circuit It can also be realized.

以上説明したように、本発明の共振器およびこれを用いたフィルタ回路の製造方法によれば、圧電膜はエピタキシャル成長する形で形成されており結晶性および平坦性に優れ、機械結合係数が大きく、より低損失でQ値の大きな共振器およびフィルタ回路を実現できる。   As described above, according to the resonator of the present invention and the method of manufacturing a filter circuit using the resonator, the piezoelectric film is formed in an epitaxially grown form, has excellent crystallinity and flatness, and has a large mechanical coupling coefficient. A resonator and a filter circuit with a low loss and a large Q value can be realized.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の第1の実施の形態における共振器の製造方法を示す構成図である。同図において、101はサファイア基板、102はZnO犠牲層、103はAlN層、104はAu下部電極、105はSi基板、106はAu電極パターン、107はAuSn電極、108はAu上部電極、109はSiO2パッシベーション膜、110はAuメッキ配線である。 FIG. 1 is a configuration diagram showing a method for manufacturing a resonator according to the first embodiment of the present invention. In the figure, 101 is a sapphire substrate, 102 is a ZnO sacrificial layer, 103 is an AlN layer, 104 is an Au lower electrode, 105 is an Si substrate, 106 is an Au electrode pattern, 107 is an AuSn electrode, 108 is an Au upper electrode, and 109 is SiO 2 passivation film 110 is an Au plating wiring.

まず、サファイア基板(0001)面上にパルスレーザデポジション(Pulsed Laser Deposition:PLD)により200nm のZnO犠牲層102を形成する。ここでは高周波スパッタ(RF Sputtering)法やMOD(Metal Organic Deposition いわゆる塗布膜)法により形成する形でもよい。ZnOの結晶性についてはRFスパッタ法やMOD法に比べPLD法で成膜したものの結晶性が優れている。さらにこのZnO犠牲層102上に有機金属気相成長法(Metal Organic Chemical Vapor Deposition: MOCVD)によりNH3とTMA(トリメチルアルミニウム:(CH3)3Al)を原材料に用い0.5μm のAlN層103を形成する。AlN層103の結晶性は成長温度を高温化することにより改善されるので、成長温度はより高いことが望ましい。ZnO犠牲層102の薄膜はMOCVD成長時に使用するNH3と反応しエッチングされるため、まず低温で例えば20nmのAlN膜を形成した後に昇温し、続いて例えば1100℃にてAlN薄膜を形成する。この結果、AlN薄膜の結晶性はZnO犠牲層102に接した部分よりも表面側で結晶性が良好になる。このようなAlN層103の結晶性は下地のZnO犠牲層102の膜質によって決まり、例えばPLD法で形成したZnO下地層の上ではAlNの結晶性は(0002)面のX線回折ロッキングカーブの半値幅で0.5°以下が得られる。一方でRFスパッタ法で形成したZnO薄膜上ではAlN薄膜のX線回折半値幅は4°程度にとどまっている。AlNとZnOは熱膨張係数がそれぞれ4.2x10-6/K、2.9x10-6/Kと差が大きいため、膜中のストレスが課題であり、MOCVD成長後にクラックが発生する場合がある。これを解決するため、前述の低温で形成するAlN薄膜の膜厚を20nmより厚く例えば100nm程度としても良い。AlN/ZnOエピタキシャル成長層を共振器領域を残し選択的にエッチングする(図1(b))。AlNのエッチングは例えばICP(Inductive Coupled Plasma)ドライエッチングで行い、ZnOのエッチングはICPエッチングあるいはHClや王水(HClとHNO3の混合酸)により行う。選択的に形成されたAlN層103上にAu下部電極104を例えば電子ビーム蒸着とリフトオフにより300nm形成する(これをウエハ1とする)。 First, a 200 nm-thick ZnO sacrificial layer 102 is formed on a sapphire substrate (0001) surface by pulsed laser deposition (PLD). Here, it may be formed by a high frequency sputtering (RF Sputtering) method or a MOD (Metal Organic Deposition so-called coating film) method. Regarding the crystallinity of ZnO, the crystallinity of the film formed by the PLD method is superior to that of the RF sputtering method or the MOD method. Further, a 0.5 μm AlN layer 103 is formed on the ZnO sacrificial layer 102 by using NH 3 and TMA (trimethylaluminum: (CH 3 ) 3 Al) as raw materials by metal organic chemical vapor deposition (MOCVD). Form. Since the crystallinity of the AlN layer 103 is improved by increasing the growth temperature, it is desirable that the growth temperature is higher. Since the thin film of the ZnO sacrificial layer 102 reacts with NH 3 used during MOCVD growth and is etched, first, for example, an AlN film of 20 nm is formed at a low temperature, and then the temperature is raised, and then an AlN thin film is formed at, for example, 1100 ° C. . As a result, the crystallinity of the AlN thin film becomes better on the surface side than the portion in contact with the ZnO sacrificial layer 102. The crystallinity of the AlN layer 103 is determined by the film quality of the underlying ZnO sacrificial layer 102. For example, on the ZnO underlayer formed by the PLD method, the AlN crystallinity is half of the (0002) plane X-ray diffraction rocking curve. A value range of 0.5 ° or less is obtained. On the other hand, the X-ray diffraction half-width of the AlN thin film is only about 4 ° on the ZnO thin film formed by RF sputtering. AlN and ZnO because the difference is large and 4.2x10 -6 /K,2.9x10 -6 / K, respectively the coefficient of thermal expansion, a stress problem in the film, there may crack after MOCVD growth. In order to solve this, the film thickness of the AlN thin film formed at a low temperature may be greater than 20 nm, for example, about 100 nm. The AlN / ZnO epitaxial growth layer is selectively etched leaving the resonator region (FIG. 1 (b)). Etching of AlN is performed by, for example, ICP (Inductive Coupled Plasma) dry etching, and etching of ZnO is performed by ICP etching or HCl or aqua regia (mixed acid of HCl and HNO 3 ). On the selectively formed AlN layer 103, an Au lower electrode 104 is formed to a thickness of 300 nm by, for example, electron beam evaporation and lift-off (this is referred to as a wafer 1).

さらに、Si(100)基板105上に図1(c)に示す通りAu電極パターン106を形成し、その上にAuSn電極107を柱状に形成する。Au電極パターン106は電子ビーム蒸着で、AuSn電極107は抵抗加熱蒸着あるいは選択メッキにより形成する(これをウエハ2とする)。   Further, an Au electrode pattern 106 is formed on the Si (100) substrate 105 as shown in FIG. 1C, and an AuSn electrode 107 is formed in a column shape thereon. The Au electrode pattern 106 is formed by electron beam evaporation, and the AuSn electrode 107 is formed by resistance heating evaporation or selective plating (this is referred to as a wafer 2).

ウエハ1とウェハ2を例えば300℃に加熱しながら圧力を印加し貼り合わせる(図1(d))。続いてサファイア基板101とAlN層103の間に形成されたZnO犠牲層102を例えばHClや王水などにより除去し、ウエハ1とウエハ2が貼り合わされた構造よりサファイア基板101のみを分離する(図1(e))。サファイア基板101を分離することでAlN層103およびAu下部電極104とSi基板105の間に空隙111が形成される。さらに、Au上部電極108をAlN層103上に選択的に形成した後にSiOパッシベーション膜109およびAuメッキ配線110を形成する(図1(f)、(g))。 The wafer 1 and the wafer 2 are bonded together by applying pressure while heating the wafer 1 to 300 ° C., for example (FIG. 1D). Subsequently, the ZnO sacrificial layer 102 formed between the sapphire substrate 101 and the AlN layer 103 is removed by, for example, HCl or aqua regia, and only the sapphire substrate 101 is separated from the structure in which the wafer 1 and the wafer 2 are bonded together (FIG. 1 (e)). By separating the sapphire substrate 101, a gap 111 is formed between the AlN layer 103 and the Au lower electrode 104 and the Si substrate 105. Further, after selectively forming the Au upper electrode 108 on the AlN layer 103, the SiO 2 passivation film 109 and the Au plating wiring 110 are formed (FIGS. 1F and 1G).

このように形成された共振器構造はAlN層103がサファイア基板101と同様(0001)面にて構成され分極を膜厚方向に生じているため、上部電極108および下部電極104に電圧を印加することにより共振し共振器として動作させることが可能となる。   In the resonator structure formed in this way, the AlN layer 103 is configured with the (0001) plane like the sapphire substrate 101 and polarization is generated in the film thickness direction, so that a voltage is applied to the upper electrode 108 and the lower electrode 104. Thus, it can resonate and operate as a resonator.

また図2に示す通り、MOCVD成長AIN膜では半値幅を大幅に低減できるため、機械結合係数を大きくすることができる。すなわち結晶性が改善されており、電気機械結合係数の2乗が従来のスパッタ法で形成したAlNに比べ2倍以上となり、よりQ値の大きなフィルタ回路に適用できる。また本実施の形態ではZnO犠牲層102をウエットエッチングにより除去しているのでZnO除去後のAlN薄膜表面の平坦性に優れ、より共振特性が良好な即ち高Q値のフィルタ回路を実現することが可能となる。   Further, as shown in FIG. 2, the MOCVD grown AIN film can greatly reduce the half width, so that the mechanical coupling coefficient can be increased. That is, the crystallinity is improved, the square of the electromechanical coupling coefficient is more than twice that of AlN formed by the conventional sputtering method, and it can be applied to a filter circuit having a larger Q value. In this embodiment, since the ZnO sacrificial layer 102 is removed by wet etching, it is possible to realize a filter circuit with excellent flatness of the AlN thin film surface after removal of ZnO and better resonance characteristics, that is, a high Q value. It becomes possible.

図3は、本発明の第2の実施の形態における共振器の製造方法を示す構成図である。同図において、301はサファイア基板、302はZnO犠牲層、303はAlN層、304はAu下部電極、305はSi基板、306はSiO2埋め込み犠牲膜、307はAu電極、308はAuSn電極、309はAu上部電極、310はSiO2パッシベーション膜、311はAuメッキ配線である。 FIG. 3 is a configuration diagram showing a method for manufacturing a resonator according to the second embodiment of the present invention. In the figure, 301 is a sapphire substrate, 302 is a ZnO sacrificial layer, 303 is an AlN layer, 304 is an Au lower electrode, 305 is a Si substrate, 306 is a SiO 2 buried sacrificial film, 307 is an Au electrode, 308 is an AuSn electrode, 309 Is an Au upper electrode, 310 is a SiO 2 passivation film, and 311 is an Au plating wiring.

まず、第1の実施の形態と同様にサファイア基板301の(0001)面上にPLD法により200nm のZnO犠牲層302を形成する。さらにこのZnO犠牲層302上にMOCVD法により0.5μm のAlN層303を形成する。第1の実施の形態と同様に、まず低温で例えば20nmのAlN膜を形成した後に昇温し、続いて例えば1100℃にてAlN薄膜を形成する。AlNに発生するクラックを抑制するために低温形成するAlN層を100nm程度にまで厚くしても良い。ここで得られるAlN層303は (0002)面のX線回折ロッキングカーブの半値幅で0.5°以下と結晶性に優れている。このように成膜したAlN/ZnOエピタキシャル成長層を共振器領域を残し選択的にエッチングし、AlN層303上にAu下部電極304を300nm形成する(図3(b)、これをウエハ1とする)。さらに、Si(100)基板305上に図3(c)に示す通り溝312の領域を例えば反応性ドライエッチング(Reactive Ion Etching: RIE)やウェットエッチングにより形成し、溝312にSiO埋め込み犠牲膜306を形成する。埋め込み犠牲膜306は例えばSpin-On-Glass(SOG)などで形成し溝312以外のSi基板305の表面に形成された埋め込み犠牲膜306はドライエッチングなどにより除去し平坦化する。さらにSi基板305およびSiO2埋め込み犠牲膜306上にAu電極307のパターンとその上にAuSn電極308を形成する。Au電極307のパターンは溝312をまたぐ形で形成され、SiO2埋め込み犠牲膜306を表面側から例えばHF水溶液などによりウェットエッチングできるよう配置されている。Au電極307のパターンは電子ビーム蒸着で、AuSn電極308は抵抗加熱蒸着により形成する(これをウエハ2とする)。ウエハ1とウェハ2を例えば300℃に加熱しながら圧力を印加し貼り合わせる(図3(d))。続いて、サファイア基板301の裏面から、YAGレーザの第3次高調波(波長355nm)をウエハ面内をスキャンする形で照射する。照射されたレーザ光はサファイア基板301およびAlN層303では吸収されず、ZnO犠牲層302でのみ吸収されるので、局所的な発熱によりサファイア基板301との界面付近にてZnOの結合が分解する。これによりウエハ1とウエハ2が貼り合わされた構造よりサファイア基板301のみを分離する(図3(e))。使用する光源としてはKrFエキシマレーザ(波長248nm)、あるいは水銀灯輝線(波長365nm)を使用しても良い。ここでは光照射によるサファイア基板301の分離後にAlN層303の表面に残存する金属Znを含むZnO層をHClなどによりウェットエッチングする形でも良い。また光照射によりサファイア基板301を分離するのではなく、ZnO犠牲層302を例えばHClや王水などによりウェットエッチングにて除去し、サファイア基板301を分離する構成であっても良い。続いて、SiO2埋め込み犠牲膜306をHF水溶液により除去することで、AlN層303およびAu下部電極304の下方に空隙313が形成される。さらに、Au上部電極309をAlN層303上に選択的に形成した後にSiOパッシベーション膜310およびAuメッキ配線311を形成する(図3(g))。このように形成された共振器構造は、第1の実施の形態と同様に、上部電極309および下部電極304に電圧を印加することにより共振し共振器として動作させることが可能となり、AlN層303の結晶性がMOCVD成長によるため従来のスパッタ法などで形成したAlN薄膜よりも優れており、よりQ値の大きなフィルタ回路に適用できる。光照射によりZnO犠牲層302を分解しサファイア基板301を分離しているので、第1の実施の形態で示したウェットエッチングでZnO犠牲層302を除去する場合、水溶液の染み込みを考慮してZnOを厚くする必要があったが、これを薄くでき、結果としてAlN薄膜をMOCVD成長した場合の膜中ストレスが緩和でき、クラックが入りにくく、より結晶性の良好なAlN薄膜をMOCVD成長することが可能となる。 First, as in the first embodiment, a 200 nm ZnO sacrificial layer 302 is formed on the (0001) plane of the sapphire substrate 301 by the PLD method. Further, an AlN layer 303 having a thickness of 0.5 μm is formed on the ZnO sacrificial layer 302 by MOCVD. As in the first embodiment, an AlN film having a thickness of 20 nm, for example, is first formed at a low temperature, and then the temperature is raised, and then an AlN thin film is formed at 1100 ° C. In order to suppress cracks generated in AlN, the AlN layer formed at a low temperature may be thickened to about 100 nm. The AlN layer 303 obtained here is excellent in crystallinity with a half-value width of 0.5 ° or less in the X-ray diffraction rocking curve of the (0002) plane. The AlN / ZnO epitaxial growth layer thus formed is selectively etched leaving the resonator region, and an Au lower electrode 304 is formed on the AlN layer 303 to a thickness of 300 nm (FIG. 3 (b), which is referred to as wafer 1). . Further, a region of the groove 312 is formed on the Si (100) substrate 305 as shown in FIG. 3C by, for example, reactive dry etching (RIE) or wet etching, and a SiO 2 buried sacrificial film is formed in the groove 312. 306 is formed. The buried sacrificial film 306 is formed by, for example, Spin-On-Glass (SOG) or the like, and the buried sacrificial film 306 formed on the surface of the Si substrate 305 other than the groove 312 is removed and flattened by dry etching or the like. Further, the Au electrode 307 pattern and the AuSn electrode 308 are formed on the Si substrate 305 and the SiO 2 buried sacrificial film 306. The pattern of the Au electrode 307 is formed so as to straddle the groove 312 and is arranged so that the SiO 2 buried sacrificial film 306 can be wet-etched from the surface side with, for example, HF aqueous solution. The pattern of the Au electrode 307 is formed by electron beam evaporation, and the AuSn electrode 308 is formed by resistance heating evaporation (this is referred to as a wafer 2). The wafer 1 and the wafer 2 are bonded together by applying pressure while heating the wafer 1 to 300 ° C., for example (FIG. 3D). Subsequently, the third harmonic (wavelength 355 nm) of the YAG laser is irradiated from the back surface of the sapphire substrate 301 while scanning the wafer surface. The irradiated laser light is not absorbed by the sapphire substrate 301 and the AlN layer 303, but is absorbed only by the ZnO sacrificial layer 302. Therefore, bonding of ZnO is decomposed near the interface with the sapphire substrate 301 due to local heat generation. Thus, only the sapphire substrate 301 is separated from the structure in which the wafer 1 and the wafer 2 are bonded together (FIG. 3 (e)). As a light source to be used, a KrF excimer laser (wavelength 248 nm) or a mercury lamp emission line (wavelength 365 nm) may be used. Here, a ZnO layer containing metal Zn remaining on the surface of the AlN layer 303 after separation of the sapphire substrate 301 by light irradiation may be wet-etched with HCl or the like. Further, instead of separating the sapphire substrate 301 by light irradiation, the ZnO sacrificial layer 302 may be removed by wet etching using, for example, HCl or aqua regia to separate the sapphire substrate 301. Subsequently, the SiO 2 buried sacrificial film 306 is removed with an HF aqueous solution, whereby a void 313 is formed below the AlN layer 303 and the Au lower electrode 304. Further, after selectively forming the Au upper electrode 309 on the AlN layer 303, the SiO 2 passivation film 310 and the Au plating wiring 311 are formed (FIG. 3G). The resonator structure thus formed can resonate and operate as a resonator by applying a voltage to the upper electrode 309 and the lower electrode 304 as in the first embodiment. This is superior to the AlN thin film formed by the conventional sputtering method because of its crystallinity due to MOCVD growth, and can be applied to a filter circuit with a larger Q value. Since the ZnO sacrificial layer 302 is decomposed by light irradiation and the sapphire substrate 301 is separated, when removing the ZnO sacrificial layer 302 by the wet etching shown in the first embodiment, ZnO is removed in consideration of the penetration of the aqueous solution. Although it was necessary to make it thicker, this can be reduced, and as a result, the stress in the film when AlN thin film is grown by MOCVD can be relieved, cracking is difficult, and AlN thin film with better crystallinity can be grown by MOCVD It becomes.

上記の図1および図3に示す実施の形態で用いたサファイア基板101、301はいかなる面方位でも良く、また(0001)面等の代表面からオフアングルのついた面方位であっても良い。AlN層103、303の結晶成長方法はMOCVDでなく、例えば、MBE法あるいはHVPE法による層を含む形でも良い。AlN層103、303の主面の面方位は六方晶の(0001)面に限らず、例えば立方晶の(111)面であってもよい。ZnO犠牲層102、302は例えばInGaNとし光照射しながらウェットエッチングにより除去され、サファイア基板101、301が分離される形でも良い。第2の実施の形態で示したSi基板305に形成される溝312は貼り合わせ工程の後に裏面よりエッチングする形で形成されていても良い。Si基板305はGaAs基板やInP基板あるいはSiC基板などの単結晶半導体基板でも良く、AlN/ZnOエピタキシャル成長層を形成する基板はサファイア基板301に限らず、例えばSi基板あるいはGaAs、GaN、InP、SiC、MgO、ZnO、LiGaO2、LiAlO2あるいはLiGaO2とLiAlO2の混晶であっても良く、また、Si基板305の面方位は(100)面に限らず、他の面方位、例えば(111)面であってもよい。またAlN層303を単結晶ZnO基板上に形成し、ZnO基板を貼り合わせ工程後に例えばHClなどによりウェットエッチングで完全に除去する形でも良い。圧電効果を生じ共振器を構成する薄膜材料はAlNに限らず、例えばInGaAlNで標記されるいかなる組成の窒化物化合物半導体層であっても良い。 The sapphire substrates 101 and 301 used in the embodiment shown in FIGS. 1 and 3 may have any plane orientation, and may have a plane orientation with an off-angle from a representative plane such as the (0001) plane. The crystal growth method of the AlN layers 103 and 303 is not MOCVD but may include a layer formed by, for example, MBE or HVPE. The plane orientation of the principal surfaces of the AlN layers 103 and 303 is not limited to the hexagonal (0001) plane, and may be, for example, a cubic (111) plane. The ZnO sacrificial layers 102 and 302 may be, for example, InGaN, removed by wet etching while irradiating light, and the sapphire substrates 101 and 301 may be separated. The groove 312 formed in the Si substrate 305 described in the second embodiment may be formed by etching from the back surface after the bonding step. The Si substrate 305 may be a single crystal semiconductor substrate such as a GaAs substrate, an InP substrate, or a SiC substrate, and the substrate on which the AlN / ZnO epitaxial growth layer is formed is not limited to the sapphire substrate 301. For example, the Si substrate or GaAs, GaN, InP, SiC, MgO, ZnO, LiGaO 2 , LiAlO 2 or a mixed crystal of LiGaO 2 and LiAlO 2 may be used, and the plane orientation of the Si substrate 305 is not limited to the (100) plane, but other plane orientations such as (111) It may be a surface. Alternatively, the AlN layer 303 may be formed on a single crystal ZnO substrate, and the ZnO substrate may be completely removed by wet etching using, for example, HCl after the bonding step. The thin film material that generates the piezoelectric effect and forms the resonator is not limited to AlN, and may be a nitride compound semiconductor layer having any composition represented by InGaAlN, for example.

また、上記共振器の製造方法により製造された共振器を組み合わせあるいは集積化してフィルタ回路を形成することができる。   Further, a filter circuit can be formed by combining or integrating the resonators manufactured by the above-described resonator manufacturing method.

本発明にかかる共振器、共振器およびこれを用いたフィルタ回路の製造方法は、より一層の低損失化を実現できる等の効果があり、携帯電話のアンテナ共用器や各種フィルタとして使用でき、高Q値を有し低損失フィルタを構成する部品として有用である。   The resonator according to the present invention, the resonator, and the method for manufacturing the filter circuit using the resonator have an effect of realizing further reduction in loss, and can be used as an antenna duplexer for mobile phones and various filters. It is useful as a component that has a Q value and constitutes a low-loss filter.

本発明の第1の実施の形態における共振器の製造方法のプロセスフロー示す断面図である。It is sectional drawing which shows the process flow of the manufacturing method of the resonator in the 1st Embodiment of this invention. 本発明の第1の実施の形態における共振器の機械結合係数およびAlN薄膜のX線回折パターンの半値幅の関係を示すグラフである。It is a graph which shows the mechanical coupling coefficient of the resonator in the 1st Embodiment of this invention, and the relationship of the half value width of the X-ray-diffraction pattern of an AlN thin film. 本発明の第2の実施の形態における共振器の製造方法のプロセスフロー示す断面図である。It is sectional drawing which shows the process flow of the manufacturing method of the resonator in the 2nd Embodiment of this invention. (a)は従来例における共振器の構造を示す断面図、(b)は共振器をラダー状に組み合わせて構成されるフィルタ回路の回路図である。(A) is sectional drawing which shows the structure of the resonator in a prior art example, (b) is a circuit diagram of the filter circuit comprised combining a resonator in ladder shape.

符号の説明Explanation of symbols

101 サファイア基板
102 ZnO犠牲層
103 AlN層
104 Au下部電極
105 Si基板
106 Au電極パターン
107 AuSn電極
108 Au上部電極
109 SiO2パッシベーション膜
110 Auメッキ配線
301 サファイア基板
302 ZnO犠牲層
303 AlN層
304 Au下部電極
305 Si基板
306 SiO2埋め込み犠牲膜
307 Au電極
308 AuSn電極
309 Au上部電極
310 SiO2パッシベーション膜
311 Auメッキ配線
401 Si基板
402 下部電極
403 AlN層
404 上部電極
405 パッシベーション膜
406 配線金属
408 FBAR共振器











101 Sapphire substrate
102 ZnO sacrificial layer
103 AlN layer
104 Au bottom electrode
105 Si substrate
106 Au electrode pattern
107 AuSn electrode
108 Au upper electrode
109 SiO 2 passivation film
110 Au plated wiring
301 Sapphire substrate
302 ZnO sacrificial layer
303 AlN layer
304 Au bottom electrode
305 Si substrate
306 SiO 2 buried sacrificial film
307 Au electrode
308 AuSn electrode
309 Au upper electrode
310 SiO 2 passivation film
311 Au plated wiring
401 Si substrate
402 Bottom electrode
403 AlN layer
404 Upper electrode
405 Passivation membrane
406 Wiring metal
408 FBAR resonator











Claims (8)

第1の基板上にZnO犠牲層をエピタキシャル成長法により形成し、前記ZnO犠牲層上に有機金属気相成長法によりNH 3 とTMA(トリメチルアルミニウム:(CH 3 ) 3 Al)を原材料に用いAlN圧電層を形成するエピタキシャル成長工程と、前記AlN圧電層上に金属膜を形成する工程と、第2の基板上に第1の電極を形成する工程と、前記第1の電極の一部と前記金属膜との貼り合わせ工程と、前記貼り合わせ工程に続いて前記ZnO犠牲層を選択的に除去する除去工程と、前記除去工程により露出した前記AlN圧電層上に第2の電極を形成する工程と含み、
前記エピタキシャル成長工程で、前記ZnO犠牲層上にAlN圧電層を形成する際、まず低温で前記AlN圧電層を形成した後に昇温し、続いて前記AlN圧電層をさらに形成することを特徴とする共振器の製造方法。
The ZnO sacrificial layer is formed by epitaxial growth on the first substrate, NH 3 and TMA by organometallic vapor phase epitaxy on said ZnO sacrificial layer (trimethylaluminum: (CH 3) 3 Al) AlN used as a raw material piezoelectric an epitaxial growth step that form the layer, and forming a metal layer on the AlN piezoelectric layer, and forming a first electrode on the second substrate, wherein a portion of the first electrode metal A bonding step with the film, a removal step of selectively removing the ZnO sacrificial layer following the bonding step, and a step of forming a second electrode on the AlN piezoelectric layer exposed by the removal step; seen including,
In forming the AlN piezoelectric layer on the ZnO sacrificial layer in the epitaxial growth step, the AlN piezoelectric layer is first formed at a low temperature and then the temperature is increased, and then the AlN piezoelectric layer is further formed. Manufacturing method.
第2の基板上に形成された第1の電極は柱状の電極構造を有しており、前記第1の電極と前記金属膜を貼り合わせる工程において、前記柱状の電極構造と前記金属膜が接着されることにより、前記金属膜の下方に空隙が形成され、前記金属膜が前記第1の電極の一部として機能する請求項1記載の共振器の製造方法。   The first electrode formed on the second substrate has a columnar electrode structure, and the columnar electrode structure and the metal film are bonded in the step of bonding the first electrode and the metal film. Thus, a void is formed below the metal film, and the metal film functions as a part of the first electrode. AlN圧電層上に金属膜を形成する工程は、第1の基板上に形成されたZnO犠牲層およびAlN圧電層を選択的に除去した後に、前記AlN圧電層上に選択的に金属膜を形成する工程を含む請求項1または請求項2記載の共振器の製造方法。 In the step of forming a metal film on the AlN piezoelectric layer, after selectively removing the ZnO sacrificial layer and the AlN piezoelectric layer formed on the first substrate, the metal film is selectively formed on the AlN piezoelectric layer. The method for manufacturing a resonator according to claim 1, further comprising a step of: 第2の基板に溝が形成されており、前記溝の周辺に前記第1の電極がパターニングされ形成されており、前記金属膜の下方に空隙が形成されている請求項1記載の共振器の製造方法。   The resonator according to claim 1, wherein a groove is formed in the second substrate, the first electrode is patterned and formed around the groove, and a gap is formed below the metal film. Production method. 溝が犠牲膜で埋められており、第1の電極と金属膜を貼り合わせる工程に続いて、前記溝に埋められた前記犠牲膜を選択的に除去する工程を含む請求項4記載の共振器の製造方法。   5. The resonator according to claim 4, wherein the trench is filled with a sacrificial film, and the step of selectively removing the sacrificial film buried in the trench is provided following the step of bonding the first electrode and the metal film. Manufacturing method. 第1の基板がサファイア、InP、SiC、GaN、Si、GaAs、MgO、ZnO、LiGaO 2 、LiAlO 2 、LiGaO 2 、およびLiAlO 2 混晶のうちいずれかにより構成されている請求項1から請求項5のいずれか1項記載の共振器の製造方法。 The first substrate is composed of any one of sapphire, InP, SiC, GaN, Si, GaAs, MgO, ZnO, LiGaO 2 , LiAlO 2 , LiGaO 2 , and LiAlO 2 mixed crystal. 6. A method for manufacturing a resonator according to claim 5 . 第2の基板がSi、GaAs、InP、SiCである請求項1から請求項6のいずれか1項記載の共振器の製造方法。 The method for manufacturing a resonator according to claim 1, wherein the second substrate is made of Si, GaAs, InP, or SiC . 請求項1から請求項7のいずれか1項記載の共振器の製造方法により製造された共振器を組み合わせてフィルタ回路を形成することを特徴とするフィルタ回路の製造方法。A method for manufacturing a filter circuit, comprising combining a resonator manufactured by the method for manufacturing a resonator according to claim 1 to form a filter circuit.
JP2005182009A 2005-06-22 2005-06-22 Resonator and filter circuit manufacturing method using the same Expired - Fee Related JP4722579B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005182009A JP4722579B2 (en) 2005-06-22 2005-06-22 Resonator and filter circuit manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005182009A JP4722579B2 (en) 2005-06-22 2005-06-22 Resonator and filter circuit manufacturing method using the same

Publications (2)

Publication Number Publication Date
JP2007006001A JP2007006001A (en) 2007-01-11
JP4722579B2 true JP4722579B2 (en) 2011-07-13

Family

ID=37691198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182009A Expired - Fee Related JP4722579B2 (en) 2005-06-22 2005-06-22 Resonator and filter circuit manufacturing method using the same

Country Status (1)

Country Link
JP (1) JP4722579B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103964372A (en) * 2013-01-28 2014-08-06 亚太优势微***股份有限公司 Integrated micro-electromechanical element and manufacturing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
KR102514035B1 (en) * 2016-02-19 2023-03-24 엘지전자 주식회사 Donor substrate for transfering sensor layer and method of forming sensor layer using the same
KR102135522B1 (en) * 2017-09-22 2020-07-17 안후이 아누키 테크놀러지 컴퍼니 리미티드 Manufacturing method of piezoelectric resonator and piezoelectric resonator
CN109802648B (en) * 2018-12-26 2023-02-17 天津大学 Single crystal piezoelectric film bulk acoustic resonator and manufacturing method thereof
WO2023100266A1 (en) 2021-11-30 2023-06-08 I-PEX Piezo Solutions株式会社 Film structure, method for producing film structure and apparatus for producing film structure

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162852A (en) * 1997-11-28 1999-06-18 Tdk Corp Substrate for electronic device and manufacture thereof
JP2001111371A (en) * 1999-08-03 2001-04-20 Ngk Spark Plug Co Ltd Manufacturing method of ladder type piezoelectric ceramic filter
JP2002134806A (en) * 2000-10-19 2002-05-10 Canon Inc Piezoelectric film actuator, liquid injection head, and method of manufacturing the same
JP2002164586A (en) * 2000-11-24 2002-06-07 Tdk Corp Electronic device substrate, manufacturing method thereof, and thin-film piezoelectric element using it
WO2002093549A1 (en) * 2001-05-11 2002-11-21 Ube Electronics, Ltd. Thin film acoustic resonator and method of manufacturing the resonator
JP2004047691A (en) * 2002-07-11 2004-02-12 Seiko Epson Corp Method for manufacturing semiconductor device, electrooptic device and electronic apparatus
JP2004296679A (en) * 2003-03-26 2004-10-21 Seiko Epson Corp Manufacturing methods of ferroelectric film and ferroelectric element, surface acoustic wave element, frequency filter, oscillator, electronic circuit and electronic equipment
JP2005072409A (en) * 2003-08-27 2005-03-17 Ngk Insulators Ltd Epitaxial substrate, manufacturing method thereof, semiconductor laminate structure, and pit generation suppression method in epitaxial substrate front surface
JP2005110230A (en) * 2003-09-12 2005-04-21 Matsushita Electric Ind Co Ltd Thin film bulk acoustic resonator, method for producing same, filter, composite electronic component device, and communication apparatus
JP2005136115A (en) * 2003-10-30 2005-05-26 Tdk Corp Electronic device and its manufacturing method
JP2005160057A (en) * 2003-11-07 2005-06-16 Matsushita Electric Ind Co Ltd Piezoelectric resonator, manufacturing method thereof, filter using the same, duplexer and communication apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162852A (en) * 1997-11-28 1999-06-18 Tdk Corp Substrate for electronic device and manufacture thereof
JP2001111371A (en) * 1999-08-03 2001-04-20 Ngk Spark Plug Co Ltd Manufacturing method of ladder type piezoelectric ceramic filter
JP2002134806A (en) * 2000-10-19 2002-05-10 Canon Inc Piezoelectric film actuator, liquid injection head, and method of manufacturing the same
JP2002164586A (en) * 2000-11-24 2002-06-07 Tdk Corp Electronic device substrate, manufacturing method thereof, and thin-film piezoelectric element using it
WO2002093549A1 (en) * 2001-05-11 2002-11-21 Ube Electronics, Ltd. Thin film acoustic resonator and method of manufacturing the resonator
JP2004047691A (en) * 2002-07-11 2004-02-12 Seiko Epson Corp Method for manufacturing semiconductor device, electrooptic device and electronic apparatus
JP2004296679A (en) * 2003-03-26 2004-10-21 Seiko Epson Corp Manufacturing methods of ferroelectric film and ferroelectric element, surface acoustic wave element, frequency filter, oscillator, electronic circuit and electronic equipment
JP2005072409A (en) * 2003-08-27 2005-03-17 Ngk Insulators Ltd Epitaxial substrate, manufacturing method thereof, semiconductor laminate structure, and pit generation suppression method in epitaxial substrate front surface
JP2005110230A (en) * 2003-09-12 2005-04-21 Matsushita Electric Ind Co Ltd Thin film bulk acoustic resonator, method for producing same, filter, composite electronic component device, and communication apparatus
JP2005136115A (en) * 2003-10-30 2005-05-26 Tdk Corp Electronic device and its manufacturing method
JP2005160057A (en) * 2003-11-07 2005-06-16 Matsushita Electric Ind Co Ltd Piezoelectric resonator, manufacturing method thereof, filter using the same, duplexer and communication apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103964372A (en) * 2013-01-28 2014-08-06 亚太优势微***股份有限公司 Integrated micro-electromechanical element and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007006001A (en) 2007-01-11

Similar Documents

Publication Publication Date Title
US7528681B2 (en) Acoustic devices using an AlGaN piezoelectric region
EP1898525B1 (en) Acoustic resonator and filter
JP4077805B2 (en) Manufacturing method of resonator
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
JP4722579B2 (en) Resonator and filter circuit manufacturing method using the same
CN109560785B (en) Lamb wave resonator and preparation method thereof
CN109302158B (en) Film bulk acoustic resonator and preparation method thereof
JPWO2006114999A1 (en) Compound semiconductor device and compound semiconductor manufacturing method
JP7092051B2 (en) How to make a field effect transistor
CN113285014A (en) Single crystal doped film, piezoelectric film for acoustic wave resonator and preparation method thereof
TWI797693B (en) Bulk acoustic wave resonator and formation method thereof
CN114584101A (en) Surface acoustic wave resonator, method for manufacturing the same, and surface acoustic wave filter
JP3862602B2 (en) Manufacturing method of semiconductor device
CN109560784B (en) Lamb wave resonator and preparation method thereof
CN115001429B (en) Preparation method of filter
CN116865703A (en) Transverse coupling FBAR, preparation method thereof and communication equipment
KR100619441B1 (en) Growth method of easy remove Sudstate
CN115441844A (en) Acoustic wave element and method for manufacturing same
KR102688499B1 (en) Method of manufactruring piezoelectric thin film and device using the same
KR102480141B1 (en) Method of manufactruring piezoelectric thin film and device using the same
WO2022145453A1 (en) Semiconductor substrate, mehod for producing semiconductor substrate, device for producing semiconductor substrate, electronic component, and electronic device
JP4656888B2 (en) Substrate dividing method
JP2006165844A (en) Method for manufacturing resonator
US20240120898A1 (en) Bulk filter
JP2018125792A (en) Method for manufacturing bulk acoustic wave resonator

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees