JP4721055B2 - Vacuum pump - Google Patents
Vacuum pump Download PDFInfo
- Publication number
- JP4721055B2 JP4721055B2 JP2006149580A JP2006149580A JP4721055B2 JP 4721055 B2 JP4721055 B2 JP 4721055B2 JP 2006149580 A JP2006149580 A JP 2006149580A JP 2006149580 A JP2006149580 A JP 2006149580A JP 4721055 B2 JP4721055 B2 JP 4721055B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- control
- reset
- magnetic bearing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Compressors, Vaccum Pumps And Other Relevant Systems (AREA)
- Non-Positive Displacement Air Blowers (AREA)
Description
本発明は、DCブラシレスモータ、及びDCブラシレスモータによる回転翼を回転させる回転真空ポンプに関する。 The present invention relates to a DC brushless motor and a rotary vacuum pump that rotates a rotor blade by the DC brushless motor.
回転真空ポンプは、タービン翼等の回転機構によって真空容器内等を吸引して真空状態を形成するポンプで、ターボ分子ポンプ等がこれに属する。回転真空ポンプは、例えば固定翼と回転翼とを有するポンプユニットを備え、DCブラシレスモータモータの駆動によって回転翼を固定翼に対して回転させ、真空容器内を吸引・排気している。 A rotary vacuum pump is a pump that forms a vacuum state by sucking the inside of a vacuum vessel or the like by a rotating mechanism such as a turbine blade, and a turbo molecular pump or the like belongs to this. The rotary vacuum pump includes, for example, a pump unit having fixed blades and rotary blades, and rotates the rotary blades with respect to the fixed blades by driving a DC brushless motor motor to suck and exhaust the inside of the vacuum vessel.
半導体製造装置等、潤滑油を嫌う環境では、ロータを非接触で支持する磁気浮上型の磁気軸受の採用が進んでいる。一方で半導体製造装置等、外来ノイズの厳しい環境では、制御装置内の磁気軸受制御用プロセッサーの暴走等の誤動作を完全に防ぐことが難しい。 In an environment that dislikes lubricating oil, such as semiconductor manufacturing equipment, magnetic levitation type magnetic bearings that support the rotor in a non-contact manner have been increasingly adopted. On the other hand, in an environment where external noise is severe, such as a semiconductor manufacturing apparatus, it is difficult to completely prevent malfunction such as runaway of a magnetic bearing control processor in the control device.
プロセッサーの暴走や誤動作等によって磁気軸受の制御に不良が発生した場合には、磁気軸受による非接触支持が停止し、高速で回転中のロータは保護ベアリングによって直接に保持される。高速回転するロータの保護ベアリングによる接触支持は、ロータやベアリングに対する損傷の要因となり、ポンプの故障につながることになる。 When a failure occurs in the control of the magnetic bearing due to the runaway or malfunction of the processor, the non-contact support by the magnetic bearing stops, and the rotor rotating at high speed is directly held by the protective bearing. The contact support by the protective bearing of the rotor rotating at high speed causes damage to the rotor and the bearing, and leads to a failure of the pump.
このように磁気軸受の制御不良により一旦保護ベアリングでの保持状態となった場合であっても、制御不良から復帰動作させることによって、比較的短時問に磁気浮上を再開できれば、保護ベアリングのダメージを減少させることができる。そのため、制御不良からの早期に復帰動作させることは重要である。 In this way, even if the magnetic bearing is once held by the protective bearing due to poor control of the magnetic bearing, if the magnetic levitation can be resumed in a relatively short time by returning from the control failure, damage to the protective bearing will occur. Can be reduced. Therefore, it is important to perform a return operation early from a control failure.
従来、ターボ分子ポンプ等の真空ポンプの制御装置は、プロセッサーによってプログラム制御されている。このプロセッサーに、仮にプロセッサーの暴走や誤動作を監視する機能を持たせたとしても、プロセッサーが暴走や誤動作した場合には、そのプロセッサー自体の動作が不安定であるため、監視機能やリセット機能が正常に動作する保証は無く、プロセッサーの暴走や誤動作等による制御不良を防ぐことは困難である。 Conventionally, a control device for a vacuum pump such as a turbo molecular pump is program-controlled by a processor. Even if this processor has a function to monitor the runaway or malfunction of the processor, if the processor runs away or malfunctions, the operation of the processor itself is unstable, so the monitoring and reset functions are normal. However, it is difficult to prevent control failures due to processor runaway or malfunction.
そこで、プロセッサー内蔵ないしは外付けのウォッチドッグ(暴走監視)タイマーを用いてプロセッサーの暴走を検出し、プロセッサーの単純なリセット動作により復帰動作を行うことが考えられる。 Therefore, it is conceivable to detect the runaway of the processor by using a built-in or external watchdog (runaway monitoring) timer and perform a recovery operation by a simple reset operation of the processor.
上記した制御不良の防止では、プロセッサーの誤動作を単にウォッチドッグ(暴走監視)タイマーによるリセット動作のみで防ぐものに過ぎないため、
(1)周辺回路の誤動作による制御不良を暴走として検出することができない。
(2)外来ノイズが継続的に印加され、プロセッサーを制御するメモリ上のプログラムが書き換わることによって暴走が起こるような場合では、リセット動作を行ってもプログラムはメモリ上に正しくロードされるものではないため、繰り返し暴走状態を起こす場合がある。また
、
(3)高電圧ノイズが印加された場合は、プロセッサーおよび周辺回路に搭載される素子がラッチアップされた状態になり、システム全体についてオペレータによる電源の再投入を行う必要があるという場合がある
等の問題がある。
In the prevention of the above-mentioned control failure, the malfunction of the processor is merely prevented only by the reset operation by the watchdog (runaway monitoring) timer.
(1) A control failure due to a malfunction of the peripheral circuit cannot be detected as a runaway.
(2) In the case where runaway occurs when external noise is continuously applied and the program on the memory that controls the processor is rewritten, the program will not be loaded correctly on the memory even if the reset operation is performed. Because there is no, you may repeatedly runaway. Also,
(3) When high-voltage noise is applied, the elements mounted on the processor and peripheral circuits are latched up, and it may be necessary for the operator to turn on the power for the entire system. There is a problem.
そこで、本発明は上記課題を解決して、プロセッサーの他に周辺回路の誤動作による制御不良を検出することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-described problems and to detect a control failure due to a malfunction of a peripheral circuit in addition to a processor.
また、外来ノイズ等によるプログラムの書き換わるによる制御不良を解消することを目的とする。 It is another object of the present invention to eliminate control failure caused by rewriting of a program due to external noise or the like.
また、ラッチアップされた状態であっても、オペレータを介することなく、電源の再投入を可能とすることを目的とする。 It is another object of the present invention to allow power to be turned on again without an operator even in a latched-up state.
本発明の真空ポンプは、磁気軸受の制御を行う第1プロセッサーおよびその周辺回路と、磁気軸受の制御以外を行う第2プロセッサーを備えた構成とし、第2プロセッサーに、第1プロセッサーの暴走および、磁気軸受の制御不良の監視する機能、第1プロセッサーをリセットする機能、第1プロセッサーのメモリ照合する機能等を持たせることによって、プロセッサーや周辺回路の誤動作による制御不良の検出を可能とし、また、外来ノイズ等によるプログラムの書き換わるによることによる制御不良を防ぐ。 The vacuum pump of the present invention includes a first processor that controls a magnetic bearing and its peripheral circuit, and a second processor that performs a function other than the control of the magnetic bearing. By providing the function to monitor the control failure of the magnetic bearing, the function to reset the first processor, the function to check the memory of the first processor, etc., it is possible to detect the control failure due to malfunction of the processor and peripheral circuits. Prevents control failures caused by rewriting of the program due to external noise.
また、第2プロセッサーによって、第1プロセッサーおよびその周辺回路への電源供給を遮断する電源遮断回路を備えることによって、リセット動作と共に電源の遮断および再投入を自動で行うことができる。 Further, by providing a power shut-off circuit that shuts off the power supply to the first processor and its peripheral circuits by the second processor, it is possible to automatically shut off and turn on the power together with the reset operation.
本発明の真空ポンプは磁気浮上型の真空ポンプであり、制御装置は、磁気軸受の制御を行う第1プロセッサーおよび第1周辺回路と、磁気軸受の制御を除く他の制御を行う第2プロセッサーとを備える。 The vacuum pump of the present invention is a magnetic levitation type vacuum pump, and the control device includes a first processor for controlling the magnetic bearing and a first peripheral circuit, and a second processor for performing other controls except for the control of the magnetic bearing. Is provided.
この第2プロセッサーは、第1プロセッサーおよび第1周辺回路から信号を受けて、第1プロセッサーの暴走および第1周辺回路の誤動作による磁気軸受の制御不良を監視し、磁気軸受の制御不良検出時に第1プロセッサーをリセットし、磁気軸受の制御不良からの復帰動作を行う機能を備える。これによって、磁気軸受制御を行う第1のプロセッサーの暴走やその周辺回路の誤動作によって生じる制御不良を検出し、復帰することができる。 The second processor receives signals from the first processor and the first peripheral circuit, and monitors the control failure of the magnetic bearing due to the runaway of the first processor and the malfunction of the first peripheral circuit. When the control failure of the magnetic bearing is detected, 1 A function is provided to reset the processor and perform a recovery operation from a control failure of the magnetic bearing. This makes it possible to detect and recover from a control failure caused by the runaway of the first processor that performs magnetic bearing control or the malfunction of its peripheral circuit.
また、本発明の第2プロセッサーは、第1プロセッサーをリセットした後、第1プロセッサーのプログラム実行メモリに書き込まれているプログラムを照合し、プログラムが正しく書き込まれていることを確認した後、第1プロセッサーに磁気軸受の制御を再開させる。これによって、外来ノイズ等によって書き換えられたメモリ上のプログラムを修復し、プログラム欠陥による暴走を防ぐことができる。 The second processor of the present invention resets the first processor, checks the program written in the program execution memory of the first processor, confirms that the program is correctly written, Let the processor resume control of the magnetic bearings. As a result, the program on the memory that has been rewritten by external noise or the like can be repaired, and runaway due to a program defect can be prevented.
また、本発明の第2プロセッサーは、第1プロセッサーおよび第1周辺回路への電源供給を遮断する第1の電源遮断回路を有し、第1プロセッサーにリセット信号を送ると共に、第1の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第1プロセッサーをリセットする。これによって、第1プロセッサーもしくは第1周辺回路がラッチアップした場合にも、電源再投入によるリセットを行うことができる。 The second processor of the present invention has a first power shut-off circuit that shuts off power supply to the first processor and the first peripheral circuit, and sends a reset signal to the first processor and also shuts off the first power The first processor is reset by sending a power-off signal to the circuit to cut off the power and turning it on again after a predetermined time. As a result, even when the first processor or the first peripheral circuit is latched up, it is possible to perform reset by turning on the power again.
また、本発明の第2プロセッサーは、警報発報動作、通信制御、モータ制御の少なくともいずれかの制御を行う。第1プロセッサーは、第2プロセッサーおよび第2プロセッサーが制御する第2周辺回路が行う、磁気軸受制御以外の制御に伴う信号を受けて、第2プロセッサーの暴走および、制御の制御不良を監視し、制御不良検出時に第2プロセッサーをリセットし、制御不良からの復帰動作を行う。 In addition, the second processor of the present invention performs at least one of alarm issue operation, communication control, and motor control. The first processor receives a signal associated with a control other than the magnetic bearing control performed by the second processor and the second peripheral circuit controlled by the second processor, and monitors the runaway of the second processor and the control failure of the control. When the control failure is detected, the second processor is reset and a recovery operation from the control failure is performed.
これによれば、磁気軸受以外の制御において制御不良が発生した場合にも、第1プロセッサーが第2プロセッサーを監視することで、制御不良から復帰させることができる。 According to this, even when a control failure occurs in the control other than the magnetic bearing, the first processor can recover from the control failure by monitoring the second processor.
また、本発明の第1プロセッサーは、第2プロセッサーおよび第2プロセッサーが制御する第2周辺回路への電源供給を遮断する第2の電源遮断回路を有し、第2プロセッサーにリセット信号を送ると共に、第2の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第2プロセッサーをリセットする。これによって、第2プロセッサーもしくは第2周辺回路がラッチアップした場合にも、電源再投入によるリセットを行うことができる。 The first processor of the present invention has a second power shutoff circuit for shutting off the power supply to the second processor and the second peripheral circuit controlled by the second processor, and sends a reset signal to the second processor. Then, a power shut-off signal is sent to the second power shut-off circuit to shut off the power, and the second processor is reset by turning it on again after a predetermined time. As a result, even when the second processor or the second peripheral circuit is latched up, it is possible to perform reset by turning on the power again.
さらに、第1プロセッサーおよび第2プロセッサーのいずれか一方のプロセッサーのコア電圧は他方のプロセッサーのコア電圧よりも高くすることで、プロセッサーの耐ノイズ性を高め、復帰動作を確実に行うことができる。 Furthermore, by setting the core voltage of one of the first processor and the second processor higher than the core voltage of the other processor, the noise resistance of the processor can be improved and the return operation can be performed reliably.
本発明によれば、プロセッサーの他に周辺回路の誤動作による制御不良を検出することができる。 According to the present invention, it is possible to detect a control failure due to a malfunction of a peripheral circuit in addition to a processor.
また、外来ノイズ等によるプログラムの書き換わりによる制御不良を解消することができる。 In addition, it is possible to eliminate control failure due to rewriting of the program due to external noise or the like.
また、ラッチアップされた状態であっても、オペレータを介することなく、電源の再投入を行うことができる。 Even in the latched-up state, the power can be turned on again without an operator.
また、本発明の態様において、真空ポンプが備える第2プロセッサーに、第1プロセッサーの暴走検出機能を持たせることによって、ウォッチドッグタイマ回路を用いることなく、同等の機能を実現することができる。 Further, in the aspect of the present invention, by providing the second processor included in the vacuum pump with the runaway detection function of the first processor, an equivalent function can be realized without using a watchdog timer circuit.
さらに、第2プロセッサーに、磁気軸受の制御不良の監視機能を持たせることによって、周辺回路の誤動作による磁気軸受の制御不良に対しても、第1プロセッサーをリセットし、復帰動作をさせることができる。 Furthermore, by providing the second processor with a function for monitoring poor control of the magnetic bearing, the first processor can be reset and returned to the control of the magnetic bearing due to malfunction of the peripheral circuit. .
さらに、第2プロセッサーに、第1プロセッサーのメモリ照合機能を持たせることによって、リセット後にプログラムが正しくメモリ上にロードされていることを確認した後、第1プロセッサーを動作状態にすることができる。 Furthermore, by providing the second processor with the memory verification function of the first processor, after confirming that the program is correctly loaded on the memory after the reset, the first processor can be put into an operating state.
また、本発明の態様において、真空ポンプが備える第1プロセッサーおよびその周辺回路への電源供給を遮断する回路および、第2プロセッサーにその制御機能を持たせることによって、ラッチアップが発生した場合に、電源再投入によるリセットが可能となる。 Further, in the aspect of the present invention, when latch-up occurs by causing the second processor to have the control function and the circuit that shuts off the power supply to the first processor and the peripheral circuit included in the vacuum pump, It can be reset by turning on the power again.
また、本発明の真空ポンプが備える第1プロセッサーに第2プロセッサーの暴走検出機能を持たせることでウォッチドッグタイマ回路を用いることなく、同等の機能を実現することができる。 Further, by providing the first processor included in the vacuum pump of the present invention with the runaway detection function of the second processor, an equivalent function can be realized without using a watchdog timer circuit.
また、第1プロセッサーに、第2プロセッサーおよびその周辺回路への電源供給を遮断する回路および制御機能を持たせることによって、ラッチアップが発生した場合に、電源再投入によるリセットが可能になる。 Further, by providing the first processor with a circuit and a control function for shutting off the power supply to the second processor and its peripheral circuits, it is possible to reset the power supply when the latch-up occurs.
また、本発明の真空ポンプが備える第1プロセッサーおよび第2プロセッサーにおいて、少なくとも何れか一方のプロセッサーのコア電圧を高電圧とすることによって、真空ポンプが備えるプロセッサーの耐ノイズ性を高め、復帰動作を確実に行うことができる。 Further, in the first processor and the second processor provided in the vacuum pump of the present invention, by setting the core voltage of at least one of the processors to a high voltage, the noise resistance of the processor provided in the vacuum pump is improved and the return operation is performed. It can be done reliably.
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。以下では、真空ポンプとしてターボ分子ポンプを例として説明するが、磁気軸受による浮上制御を行う真空ポンプに共通して適用することができる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Hereinafter, a turbo molecular pump will be described as an example of the vacuum pump, but the vacuum pump can be commonly applied to a vacuum pump that performs levitation control using a magnetic bearing.
ターボ分子ポンプは、ポンプ本体と制御装置より構成される。ポンプ本体は、タービン翼を形成したロータと、ロータとセットで排気機能を実現するステータ翼と、ロータを非接触で支持する磁気軸受装置と、ロータを高速で回転させるためのモータより構成される。 磁気軸受は、ロータの位置情報を取得するセンサと、ロータを所望の位置に維持するための電磁石より構成される。 The turbo molecular pump is composed of a pump body and a control device. The pump body is composed of a rotor formed with turbine blades, a stator blade that achieves an exhaust function in combination with the rotor, a magnetic bearing device that supports the rotor in a non-contact manner, and a motor that rotates the rotor at high speed. . The magnetic bearing is composed of a sensor for acquiring rotor position information and an electromagnet for maintaining the rotor at a desired position.
なお、ターボ分子ポンプの構成はよく知られており、本発明はターボ分子ポンプの詳細な構成によらないため、ここでの詳細な説明は省略する。 The configuration of the turbo molecular pump is well known, and the present invention does not depend on the detailed configuration of the turbo molecular pump, and therefore detailed description thereof is omitted here.
はじめに、図1、2を用いて本発明の第1の形態について説明する。 First, the first embodiment of the present invention will be described with reference to FIGS.
図1に示す第1の形態では、真空ポンプ1は、ターボ分子ポンプ本体10と、このターボ分子ポンプ10を制御する制御装置20とを備える。ターボ分子ポンプ本体10は、タービン翼を形成したロータと、ロータとセットで排気機能を実現するステータ翼と、ロータを非接触で支持する磁気軸受装置と、ロータを高速で回転させるためのモータを備え、磁気軸受装置は、ロータを浮上支持するための電磁石12と、ロータの磁気浮上状態を検出するセンサ11を備える。センサ11としては、例えば、ラジアル方向の位置を検出するセンサやスラスト方向の位置を検出するセンサ等がある。なお、これらターボ分子ポンプ本体10の構成は、通常知られた構成であるため、ここでの説明は省略する。
In the first embodiment shown in FIG. 1, the
制御装置20は、ターボ分子ポンプ本体10のロータの回転駆動を制御する他、ロータの磁気浮上を制御する。なお、図1では、主に磁気軸受によるロータの磁気浮上を制御する構成について示し、ロータの回転駆動を制御する構成については通常のターボ分子ポンプが備える構成と同様とすることができるため、ここでの説明は省略している。
The
制御装置20は、磁気軸受の制御を行う第1プロセッサー40と、第1周辺回路30と、磁気軸受の制御以外の処理を行う第2プロセッサー50を備える。第1周辺回路30は、ポンプ本体のセンサ11からの信号を整形するセンサ回路31と、電磁石12への電流信号を増幅するドライブ回路32とを備える。
The
第1プロセッサー40は、センサ回路31からセンサ11で検出して得られたセンサ信号を入力し、このセンサ信号に基づいてロータを所定位置に制御するための磁気軸受制御信号をドライブ回路32に送る。ドライブ回路32は、第1プロセッサー40から送られた磁気軸受制御信号に基づいて電磁石12を駆動する。第1プロセッサー40は、概略上記した構成によって磁気軸受の制御を行う。図1では、この磁気軸受の制御を破線で示している。
The
上記したように、第1プロセッサー40は主に磁気軸受の制御を行うのに対して、第2プロセッサー50は磁気軸受の制御以外の処理を行う。第2プロセッサー50が行う制御としては、例えば、ロータの回転駆動を制御するモータ制御の他、警報発報や通信の制御等がある。
As described above, the
本発明は、この第2プロセッサー50に第1プロセッサーを監視し、リセットして復帰させる機能を持たせる。
In the present invention, the
第2プロセッサー50は、第1プロセッサー40の暴走を監視するための信号(暴走監視信号A)が入力することによって、第1プロセッサー40の暴走を監視する。この暴走監視信号Aとして、例えば第1プロセッサー40が磁気軸受の制御処理の中で定期的にオンオフする出力信号を用いることができる。第2プロセッサー50は、この暴走監視信号Aを監視することによって暴走の有無を判断する。例えば、この定期的にオンオフする出力信号のオンオフ状態を監視し、一定期間以上オンまたはオフの状態が継続した場合に暴走と判断する。
The
また、第2プロセッサー50は、磁気軸受の制御状態を監視するための信号Bを入力し、この磁気軸受制御状態監視信号Bに基づいて第1プロセッサーの暴走、あるいは、プロセッサーの暴走により生じる磁気軸受の制御不良を監視することもできる。この磁気軸受制御状態監視信号Bは、例えば、第1プロセッサー40から、磁気軸受の制御状態を表すデータを通信や共有メモリの形で受信し、その内容を第1プロセッサー40とは独立して判断することによって実現することができる。
The
また、第2プロセッサー50は、さらに別の監視方法として、第1プロセッサー40の周辺回路(第1周辺回路30)であるセンサ回路31やドライブ回路32を直接に監視し、これらの回路から状態信号Cを入力し、これら周辺回路の動作状態から磁気軸受の制御状態を判断することも可能である。
Further, as another monitoring method, the
第1プロセッサー40は、第2プロセッサー50からリセット信号を入力可能に接続されている。第2プロセッサー50は、上記した信号A,B,Cの少なくともいずれか1つに基づいて第1プロセッサー40の暴走や制御不良を検出すると、第1プロセッサー40に対してリセット信号を出力してリセットし、磁気浮上制御を初期化して復帰処理を試みる。
The
図2は、本発明の第1の形態の動作を説明するためのフローチャートであり、第2プロセッサーが行う動作を示している。図2のフローチャートにおいて、第2プロセッサー50は、第1プロセッサー40から暴走監視信号Aあるいは磁気軸受制御状態監視信号Bを入力し(S1,S2)、この入力した信号に基づいて第1プロセッサー40の暴走あるいは暴走による制御不良の有無を判定する(S4)。
FIG. 2 is a flowchart for explaining the operation of the first embodiment of the present invention, and shows the operation performed by the second processor. In the flowchart of FIG. 2, the
また、第2プロセッサー50は、第1周辺回路30から磁気軸受制御の状態信号Cを入力し(S3)、この入力した信号に基づいて磁気軸受の制御不良の有無を判定する(S5)。
The
第2プロセッサー50は、第1プロセッサー40の暴走あるいは磁気軸受の制御不良を検出すると、第1プロセッサー40にリセット信号を出力して第1プロセッサー40をリセットし(S6)、磁気浮上制御を初期化する(S7)。
When the
次に、図3、4を用いて本発明の第2の形態について説明する。本発明の第2の形態は、第1の形態において、第1プロセッサーが実行するプログラムにおいて、外部ノイズ等によって書き換えがされていないかを判定する機能を、第2プロセッサーに持たせるものである。 Next, a second embodiment of the present invention will be described with reference to FIGS. In the second mode of the present invention, in the first mode, in the program executed by the first processor, the second processor has a function of determining whether or not rewriting is performed due to external noise or the like.
この第2の形態では、第2プロセッサー50によって第1プロセッサー40をリセットした後、プログラム実行メモリを照合し、正しいプログラムが書き込まれていることを確認してから、第1プロセッサー40に磁気軸受の制御を再開させる。
In the second embodiment, after the
図3に示す第2の形態は、図1に示した第1の形態において、第1プロセッサー40が実行するプログラムを格納しておくROM等で構成されるプログラム格納メモリ41と、プログラム実行時にプログラム格納メモリ41からプログラムを読み出して書き込みを行って第1プロセッサー40で実行させる、RAM等で構成されるプログラム実行メモリ42を備える。第2の形態は、これらプログラム格納メモリ41およびプログラム実行メモリ42の構成を除いては第1の形態と同様であるため、第1の形態と共通する部分の構成についてはここでの説明を省略する。
A second form shown in FIG. 3 is the same as the first form shown in FIG. A
第2プロセッサー50は、プログラム格納メモリ41およびプログラム実行メモリ42からそれぞれプログラムを取り込んでプログラムの照合を行う。ここで、プログラム実行メモリ42から取り込むプログラムは判定対象となるプログラムであり、プログラム格納メモリ41のから取り込むプログラムは判定に用いる照合用プログラムである。第2プロセッサー50は、照合用プログラムを用いてプログラム実行メモリ42に書き込まれているプログラムが書き換わっていないかを判定する。
The
プログラム実行メモリ42は不揮発性のROMが使用される場合もあるが、磁気軸受の制御に用いられるDSP等の高速なプロセッサーでは、揮発性のRAMを使用することが好適である。電源投入やリセット直後に、不揮発性のプログラム格納メモリ41からプログラム実行メモリ42のRAM上にプログラムが転送された後、プログラムが実行される。
Although the
図4は、本発明の第2の形態の動作を説明するためのフローチャートであり、第2プロセッサーが行う動作を示している。また、図4のフローチャートは、図2のフローチャートのリセット後の動作について示している。 FIG. 4 is a flowchart for explaining the operation of the second embodiment of the present invention, and shows the operation performed by the second processor. The flowchart of FIG. 4 shows the operation after the reset of the flowchart of FIG.
図4のフローチャートにおいて、プログラム格納メモリ41からプログラムを読み出してプログラム実行メモリ42に書き込む(S11)。第2プロセッサー50は、プログラム実行メモリ42に書き込まれたプログラムを読み込むと共に(S12)、プログラム格納メモリ41に格納されるプログラムを照合用プログラムとして読み出す(S13)。第2プロセッサー50は、プログラム実行メモリ42から読み込したプログラムを、プログラム格納メモリ41から読み出した照合用プログラムを用いて照合を行う(S14)。
In the flowchart of FIG. 4, a program is read from the
プログラムの照合の結果、プログラム実行メモリ42に格納されるプログラムに書き換わりがある場合には(S15)、第2プロセッサー50は第1プロセッサー40にリセット信号を送る(S16)。第1プロセッサー40は、第2プロセッサー50から送られたリセット信号に基づいて再リセットを行う(S17)。
If the program stored in the
この再リセットによりリセット結果が不良である場合(S18)には、図2のS6に戻って再度第1プロセッサーのリセット処理から繰り返すか、オペレータによる操作によって復帰を行う(S19)。 If the reset result is defective due to this reset (S18), the process returns to S6 of FIG. 2 and repeats the reset process of the first processor again, or is returned by an operation by the operator (S19).
次に、図5を用いて本発明の第3の形態について説明する。本発明の第3の形態は、第2の形態において、照合用プログラムを別に用意した照合用プログラム格納メモリ51に格納するものである。第2プロセッサー50は、プログラム実行メモリ42に格納されるプログラムが正常であるか否かを、照合用プログラム格納メモリ51から読み込んだ照合用プログラムを用いて行うものである。
Next, a third embodiment of the present invention will be described with reference to FIG. The third mode of the present invention is to store the verification program in the verification
その他の構成については、図3、図4を用いて説明した第2の形態と同様であるため、ここでの説明は省略する。 Other configurations are the same as those of the second embodiment described with reference to FIGS. 3 and 4, and thus description thereof is omitted here.
次に、図6、図7を用いて本発明の第4の形態について説明する。本発明の第4の形態は、第2の形態において、第2プロセッサー50側にプログラム格納メモリ52を用意し、第2プロセッサー50からプログラム実行メモリ42にプログラムを転送し、第1プロセッサー40はこの実行プログラムを用いて動作するものである。
Next, the 4th form of this invention is demonstrated using FIG. 6, FIG. In the fourth embodiment of the present invention, in the second embodiment, a
また、第2プロセッサー50は、プログラム実行メモリ42に格納されるプログラムが正常であるか否かを、プログラム格納メモリ52から読み出したプログラムを照合用プログラムとし、この照合用プログラムを用いてプログラム実行メモリ42から転送したプログラムの照合を行う。
Further, the
図7は、本発明の第4の形態の動作を説明するためのフローチャートであり、第2プロセッサーが行う動作を示している。また、図7のフローチャートは、図2のフローチャートのリセット後の動作について示している。 FIG. 7 is a flowchart for explaining the operation of the fourth embodiment of the present invention, and shows the operation performed by the second processor. Further, the flowchart of FIG. 7 shows the operation after the reset of the flowchart of FIG.
図7のフローチャートにおいて、第2プロセッサー50は、プログラム格納メモリ52からプログラムを読み出す(S21)。読み出したプログラムをプログラム実行メモリに転送すると共に、転送結果を再度読み出す(S22)。第2プロセッサー50は、プログラム実行メモリ42から読み込したプログラムを、プログラム格納メモリ52から読み出した照合用プログラムを用いて照合する(S23)。
In the flowchart of FIG. 7, the
プログラムの照合の結果、プログラム実行メモリ42に格納されるプログラムに書き換わりがある場合には(S24)、第2プロセッサー50は第1プロセッサー40にリセット信号を送る(S25)。第1プロセッサー40は、第2プロセッサー50から送られたリセット信号に基づいて再リセットを行う(S26)。
If the program stored in the
この再リセットによりリセット結果が不良である場合には(S27)、図2のS6に戻って再度第1プロセッサーのリセット処理から繰り返すか、オペレータによる操作によって復帰を行う(S28)。 If the reset result is defective due to this reset (S27), the process returns to S6 of FIG. 2 and repeats the reset process of the first processor again, or is returned by an operation by the operator (S28).
その他の構成については、図3、図4を用いて説明した第2の形態と同様であるため、ここでの説明は省略する。 Other configurations are the same as those of the second embodiment described with reference to FIGS. 3 and 4, and thus description thereof is omitted here.
次に、図8、9を用いて本発明の第5の形態について説明する。本発明の第5の形態は、第1の形態において、第1プロセッサーおよびその周辺回路への電源供給も遮断し、第1プロセッサーおよび第1周辺回路を初期化する機能を、第2プロセッサーに持たせるものである。 Next, a fifth embodiment of the present invention will be described with reference to FIGS. According to a fifth aspect of the present invention, in the first aspect, the second processor has a function of interrupting the power supply to the first processor and its peripheral circuits and initializing the first processor and the first peripheral circuits. It is something to make.
この第5の形態では、第2プロセッサー50によって第1プロセッサー40の暴走や制御不良が検出された場合には、第1プロセッサー40および第1周辺回路30への電力供給を遮断することによって初期化を行う。
In the fifth embodiment, when the
図8に示す第5の形態は、図1に示した第1の形態において、第1プロセッサー40および第1周辺回路30への電力供給を遮断する電源遮断回路60を備える。第5の形態は、この電源遮断回路60の構成を除いては第1の形態と同様であるため、第1の形態と共通する部分の構成についてはここでの説明を省略する。
The fifth embodiment shown in FIG. 8 includes a
第2プロセッサー50は、第1プロセッサー40に対してリセット信号を印加することに加えて、電源遮断回路60に制御信号を出力する。
In addition to applying a reset signal to the
第2プロセッサー50は、第1プロセッサー40の暴走、あるいは磁気軸受の制御不良状態を検出すると、第1プロセッサー40に対してリセット信号を出力すると共に、電源遮断回路60に対して遮断指示を出力し、第1プロセッサー40および第1周辺回路30への電力供給を遮断する。
When the
この電源遮断をして一定時間が経過した後、電源遮断指示、リセット信号の順で解除を行うことで、第1プロセッサー40および第1周辺回路30を初期化する。電源遮断を行うことによって、第1プロセッサー40や第1周辺回路30に含まれる素子がラッチアップした場合であっても、確実な復帰処理が期待できる。
After a certain period of time has passed since the power was shut off, the
図9は、本発明の第5の形態の動作を説明するためのフローチャートであり、第2プロセッサーの動作を説明するものである。図9のフローチャートにおいて、第2プロセッサー50は、第1プロセッサー40から暴走監視信号Aや磁気軸受制御状態監視信号Bを、第1周辺回路30から磁気軸受の状態信号Cを入力して(S31)、暴走あるいは制御不良を検出する(S32)。
FIG. 9 is a flowchart for explaining the operation of the fifth embodiment of the present invention, and explains the operation of the second processor. 9, the
第1プロセッサー40の暴走や制御不良を検出した場合には、第2プロセッサー50は第1プロセッサー40にリセット信号を出力すると共に(S33)、電源遮断回路60に電源遮断信号を出力する(S34)。
When the runaway or control failure of the
電源遮断回路60は、電源遮断信号を受けて、第1プロセッサー40および第1周辺回路30の電力供給を遮断する(S35)。第2プロセッサー50は、電源遮断信号を出力して電力供給を遮断させた後、一定時間の経過を待つ(S36)。一定時間が経過した後、第2プロセッサー50は初期化処理を行う。
In response to the power cutoff signal, the
初期化処理では、電源遮断指示を解除した後(S37)、リセット処理を解除する(S38)。その後、第1プロセッサー40にプログラムをダウンロードする(S39)。 In the initialization process, after the power-off instruction is canceled (S37), the reset process is canceled (S38). Thereafter, the program is downloaded to the first processor 40 (S39).
次に、図10、11を用いて本発明の第6の形態について説明する。本発明の第6の形態は、第2の形態において、第2プロセッサーの暴走および第2プロセッサーが制御する第2周辺回路の制御不良を監視する機能を、第1プロセッサーに持たせるものである。 Next, the sixth embodiment of the present invention will be described with reference to FIGS. According to a sixth aspect of the present invention, in the second aspect, the first processor has a function of monitoring the runaway of the second processor and the control failure of the second peripheral circuit controlled by the second processor.
この第6の形態では、第1プロセッサー40によって第2プロセッサー50の暴走や第2周辺回路70の制御不良を検出された場合は、第2プロセッサー50をリセットする。
In the sixth embodiment, when the
図10に示す第6の形態は、図3に示した第2の形態において、第2プロセッサー50が制御する第2周辺回路70を備える。第2周辺回路70は、例えば、通信回路80,警報発報回路90,モータ制御回路100等を備え、第2プロセッサー50によって制御が行われる。
The sixth embodiment shown in FIG. 10 includes a second
第6の形態では、第1プロセッサー40に、第2プロセッサー50を監視しリセットして復帰させる機能を持たせる。
In the sixth embodiment, the
第1プロセッサー40は、第2プロセッサー50の暴走を監視するための信号(暴走監視信号a)が入力することによって、第2プロセッサー50の暴走を監視する。この暴走監視信号aとして、例えば第2プロセッサー50が、第2周辺回路70の制御処理の中で定期的にオンオフする出力信号を用いることができる。第1プロセッサー40は、この暴走監視信号aを監視することによって暴走の有無を判断する。例えば、この定期的にオンオフする出力信号のオンオフ状態を監視し、一定期間以上オンまたはオフの状態が継続した場合に暴走と判断する。
The
また、第1プロセッサー40は、第2プロセッサー50による制御状態を監視するための信号bを入力し、この制御状態監視信号bに基づいて第2プロセッサー50の暴走、あるいは、プロセッサーの暴走による生じる制御不良を監視することもできる。この制御状態監視信号bは、例えば、第2プロセッサー50から、制御状態を表すデータを通信や共有メモリの形で受信し、その内容を第2プロセッサー50とは独立して判断することによって実現することができる。
Further, the
また、第1プロセッサー40は、第2プロセッサー50の周辺回路(第2周辺回路70)である通信回路80,警報発報回路90,モータ制御回路100等を直接に監視し、これらの回路から状態信号cを入力し、これら第2周辺回路70の動作状態から第2プロセッサー50の状態を判断することも可能である。
In addition, the
第2プロセッサー50は、第1プロセッサー40からリセット信号を入力可能に接続されている。第1プロセッサー40は、上記した信号a,b,cの少なくともいずれか1つに基づいて第2プロセッサー50の暴走や制御不良を検出すると、第2プロセッサー50に対してリセット信号を出力してリセットし、制御を初期化して復帰処理を試みる。
The
この第6の形態では、第2の態様と同様に、第2プロセッサー50による第1プロセッサー40の監視を行っており、第1プロセッサー40と第2プロセッサー50が相互に監視することにより、いずれかのプロセッサーの異常時にも復帰が可能となり、信頼性を向上できる。
In the sixth mode, as in the second mode, the
図11は、本発明の第6の形態の動作を説明するためのフローチャートであり、第1プロセッサーおよび第2プロセッサーが行う動作を示している。 FIG. 11 is a flowchart for explaining the operation of the sixth embodiment of the present invention, and shows the operation performed by the first processor and the second processor.
図11のフローチャートにおいて、第2プロセッサー50は、第1プロセッサー40から暴走監視信号Aあるいは磁気軸受制御状態監視信号Bを入力し、また、第1周辺回路30から磁気軸受制御の状態信号Cを入力し(S41)、この入力した信号に基づいて第1プロセッサー40の暴走あるいは暴走による制御不良の有無、磁気軸受の制御不良の有無を判定する(S42)。
In the flowchart of FIG. 11, the
第2プロセッサー50は、第1プロセッサー40の暴走あるいは磁気軸受の制御不良を検出すると、第1プロセッサー40にリセット信号を出力して第1プロセッサー40をリセットし(S43)、磁気浮上制御を初期化する(S44)。
When the
また、第1プロセッサー40は、第2プロセッサー50から暴走監視信号aあるいは状態信号bを入力し、また、第2周辺回路70から状態信号cを入力し(S45)、この入力した信号に基づいて第2プロセッサー50の暴走あるいは暴走による制御不良の有無、磁気軸受の制御不良の有無を判定する(S46)。
The
第1プロセッサー40は、第2プロセッサー50の暴走あるいは磁気軸受の制御不良を検出すると、第2プロセッサー50にリセット信号を出力して第2プロセッサー50をリセットし(S47)、磁気浮上制御を初期化する(S48)。
When detecting the runaway of the
次に、図12、13を用いて本発明の第7の形態について説明する。本発明の第6の形態は、第5の形態において、第2プロセッサーおよびその周辺回路(第2周辺回路)への電源供給も遮断し、第2プロセッサーおよび第2周辺回路を初期化する機能を、第1プロセッサーに持たせるものである。 Next, the seventh embodiment of the present invention will be described with reference to FIGS. According to a sixth aspect of the present invention, in the fifth aspect, the power supply to the second processor and its peripheral circuit (second peripheral circuit) is shut off, and the second processor and the second peripheral circuit are initialized. The first processor is provided.
この第7の形態では、第1プロセッサー40によって第2プロセッサー50の暴走や制御不良が検出された場合には、第2プロセッサー50および第2周辺回路70への電力供給を遮断することによって初期化を行う。
In the seventh embodiment, when a runaway or control failure of the
図12に示す第7の形態は、図10に示した第5の形態において、第2プロセッサー50および第2周辺回路70への電力供給を遮断する電源遮断回路61を備える。第6の形態は、この電源遮断回路61の構成を除いては第5の形態と同様であるため、第5の形態と共通する部分の構成についてはここでの説明を省略する。
The seventh embodiment shown in FIG. 12 includes a
第1プロセッサー40は、第2プロセッサー50に対してリセット信号を印加することに加えて、電源遮断回路61に制御信号を出力する。
In addition to applying a reset signal to the
第1プロセッサー40は、第2プロセッサー50の暴走、あるいは制御不良状態を検出すると、第2プロセッサー50に対してリセット信号を出力すると共に、電源遮断回路61に対して遮断指示を出力し、第2プロセッサー50および第2周辺回路70への電力供給を遮断する。
When the
この電源遮断をして一定時間が経過した後、電源遮断指示、リセット信号の順で解除を行うことで、第2プロセッサー50および第2周辺回路70を初期化する。電源遮断を行うことによって、第2プロセッサー50や第2周辺回路70に含まれる素子がラッチアップした場合であっても、確実な復帰処理が期待できる。
After a certain period of time has passed since the power was shut off, the
図13は、本発明の第7の形態の動作を説明するためのフローチャートであり、第2プロセッサーおよび第1プロセッサーの動作を説明するものである。図13のフローチャートにおいて、S51〜S59は第2プロセッサーの動作を示し、S61〜S69は第1プロセッサーの動作を示している。 FIG. 13 is a flowchart for explaining the operation of the seventh embodiment of the present invention, and explains the operations of the second processor and the first processor. In the flowchart of FIG. 13, S51 to S59 indicate the operation of the second processor, and S61 to S69 indicate the operation of the first processor.
第2プロセッサー50は、第1プロセッサー40から暴走監視信号Aや磁気軸受制御状態監視信号Bを、第1周辺回路30から磁気軸受の状態信号Cを入力して(S51)、暴走あるいは制御不良を検出する(S52)。
The
第1プロセッサー40の暴走や制御不良を検出した場合には、第2プロセッサー50は第1プロセッサー40にリセット信号を出力すると共に(S53)、電源遮断回路60に電源遮断信号を出力する(S54)。
When the runaway or control failure of the
電源遮断回路60は、電源遮断信号を受けて、第1プロセッサー40および第1周辺回路30の電力供給を遮断する(S55)。第2プロセッサー50は、電源遮断信号を出力して電力供給を遮断させた後、一定時間の経過を待つ(S56)。一定時間が経過した後、第2プロセッサー50は初期化処理を行う。
In response to the power cut-off signal, the power cut-
初期化処理では、電源遮断指示を解除した後(S57)、リセット処理を解除する(S58)。その後、第1プロセッサー40にプログラムをダウンロードする(S59)。 In the initialization process, after the power-off instruction is canceled (S57), the reset process is canceled (S58). Thereafter, the program is downloaded to the first processor 40 (S59).
また、第1プロセッサー40は、第2プロセッサー50から暴走監視信号aや制御状態監視信号bを、第2周辺回路70から状態信号cを入力して(S61)、暴走あるいは制御不良を検出する(S62)。
Further, the
第2プロセッサー50の暴走や制御不良を検出した場合には、第1プロセッサー40は第2プロセッサー50にリセット信号を出力すると共に(S63)、電源遮断回路61に電源遮断信号を出力する(S64)。
When the runaway or control failure of the
電源遮断回路61は、電源遮断信号を受けて、第2プロセッサー50および第2周辺回路70の電力供給を遮断する(S65)。第1プロセッサー40は、電源遮断信号を出力して電力供給を遮断させた後、一定時間の経過を待つ(S66)。一定時間が経過した後、第1プロセッサー50は初期化処理を行う。
In response to the power cutoff signal, the
初期化処理では、電源遮断指示を解除した後(S67)、リセット処理を解除する(S68)。その後、第2プロセッサー50にプログラムをダウンロードする(S69)。 In the initialization process, after the power-off instruction is canceled (S67), the reset process is canceled (S68). Thereafter, the program is downloaded to the second processor 50 (S69).
また、一般的には処理速度の高いプロセッサー程コア電圧が低い傾向があるが、外来ノイズに対する耐性はコア電圧が高い方が良いため、第1プロセッサーおよび第2プロセッサーのいずれかのコア電圧を他方よりも高くすることにより、強い外来ノイズが印加された場合にも、コア電圧の高い方のプロセッサーは誤動作せず、他方のプロセッサーが異常をきたした場合にも確実に復帰でき信頼性を向上することが出来る。 In general, the higher the processing speed of the processor, the lower the core voltage tends to be. However, the higher the core voltage, the better the resistance against external noise, so the core voltage of either the first processor or the second processor is set to the other. By setting the value higher, the processor with the higher core voltage will not malfunction even when strong external noise is applied, and it can reliably recover even if the other processor malfunctions, improving reliability. I can do it.
本発明の各実施形態によれば、第2プロセッサーに第1プロセッサーのリセット機能を持たせることによって、第1プロセッサーに別途暴走監視回路を設ける必要がなくなり回路を削減でき、第1プロセッサー単体の暴走検出に加えて、周辺回路の誤動作による磁気浮上の制御不良時にも、第1プロセッサーをリセットすることによって、磁気軸受の復帰処理を行うことができる。 According to each embodiment of the present invention, by providing the second processor with the reset function of the first processor, it is not necessary to separately provide a runaway monitoring circuit in the first processor, and the circuit can be reduced. In addition to detection, the magnetic bearing return processing can be performed by resetting the first processor even when the control of magnetic levitation is poor due to a malfunction of the peripheral circuit.
また、上記効果に加えて、外乱等により磁気軸受の制御が発散してしまった場合にも、第1プロセッサーをリセットすることによって磁気軸受の復帰処理を行うことができる。 Further, in addition to the above effect, even when the control of the magnetic bearing is diverged due to disturbance or the like, the return processing of the magnetic bearing can be performed by resetting the first processor.
また、本発明の実施形態によれば、第2プロセッサーに、第1プロセッサーの実行メモリの照合機能を持たせることで、第1プロセッサーのリセット動作の確実性をより高めることができる。また、第2プロセッサーに、第1プロセッサーおよびその周辺回路への電源遮断機能を持たせることで、ラッチアップのような通常のリセット処理では復帰しないような異常状態に陥った場合にも、第1プロセッサーおよびその周辺回路も含めて完全なリセット処理を行うことができ、これにより、リセットによる磁気軸受の復帰処理がより確実になる。 In addition, according to the embodiment of the present invention, the certainty of the reset operation of the first processor can be further improved by providing the second processor with the execution memory verification function of the first processor. In addition, by providing the second processor with a power shut-off function to the first processor and its peripheral circuits, the first processor can also be used in the case of an abnormal state that cannot be recovered by normal reset processing such as latch-up. The complete reset process including the processor and its peripheral circuits can be performed, and thereby the reset process of the magnetic bearing by the reset becomes more reliable.
また、本発明の実施形態によれば、第1プロセッサーおよび第2プロセッサーを相互に監視することにより、第2プロセッサーに別途暴走監視回路を設ける必要がなくなり回路を削滅でき、また、第2プロセッサー単体の暴走検出に加えて、周辺回路の誤動作による警報発報制御、通信制御、モータ制御等の不良時にも、第2プロセッサーをリセットすることによって、復帰処理を行うことができる。 According to the embodiment of the present invention, the first processor and the second processor are mutually monitored, so that it is not necessary to separately provide a runaway monitoring circuit in the second processor, and the circuit can be eliminated. In addition to the detection of a single runaway, the return processing can be performed by resetting the second processor in the event of malfunctions such as alarm generation control, communication control, motor control, etc. due to malfunction of the peripheral circuit.
さらに、本発明の真空ポンプでは、磁気軸受の制御不良により一旦保護ベアリングでの保持状態となっても、制御不良からの復帰動作により、比較的短時問に磁気浮上を再開できれば、保護ベアリングのダメージを滅少させることができる。また、場合によってはそのまま運転を継続させることも可能である。 Furthermore, in the vacuum pump of the present invention, if the magnetic levitation can be resumed in a relatively short time by the return operation from the control failure even if the magnetic bearing is once held by the control failure of the magnetic bearing, Damage can be reduced. In some cases, the operation can be continued as it is.
従って、上記効果により、短時間で確実に磁気浮上制御の復帰処理を行うことができれば、ポンプ故障の低減やメンテナンス周期の延長を図ることができる。 Therefore, if the return process of the magnetic levitation control can be reliably performed in a short time due to the above effect, the pump failure can be reduced and the maintenance cycle can be extended.
1…真空ポンプ、2…ポンプ本体、11…センサ、12…電磁石、20…制御装置、30…第1周辺回路、31…センサ回路、32…ドライブ回路、40…第1プロセッサー、41…プログラム格納メモリ、42…プログラム実行メモリ、50…第2プロセッサー、51…照合用プログラム格納メモリ、60,61…電源遮断回路、70…第2周辺回路、80…通信回路、90…警報回路、100…モータ制御回路。
DESCRIPTION OF
Claims (6)
制御装置は、
磁気軸受の制御を行う第1プロセッサーおよび第1周辺回路と、
磁気軸受の制御を除く他の制御を行う第2プロセッサーとを備え、
前記第2プロセッサーは、第1プロセッサーおよび第1周辺回路から信号を受けて、第1プロセッサーの暴走および第1周辺回路の誤動作による磁気軸受の制御不良を監視し、磁気軸受の制御不良検出時に第1プロセッサーをリセットし、磁気軸受の制御不良からの復帰動作を行うことを特徴とする真空ポンプ。 In the magnetic levitation type vacuum pump,
The control device
A first processor and a first peripheral circuit for controlling a magnetic bearing;
A second processor that performs other control than the magnetic bearing control,
The second processor receives signals from the first processor and the first peripheral circuit, monitors the magnetic bearing for control failure due to runaway of the first processor and malfunction of the first peripheral circuit, and detects the control failure of the magnetic bearing. A vacuum pump characterized in that one processor is reset and the magnetic bearing is restored from a poor control.
前記第1プロセッサーおよび第1周辺回路への電源供給を遮断する第1の電源遮断回路を有し、
前記第1プロセッサーにリセット信号を送ると共に、第1の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第1プロセッサーをリセットすることを特徴とする、請求項1又は2に記載の真空ポンプ。 The second processor is
A first power shutoff circuit for shutting off power supply to the first processor and the first peripheral circuit;
A reset signal is sent to the first processor, a power shut-off signal is sent to the first power shut-down circuit to shut off the power, and the first processor is reset by turning it on again after a predetermined time. Item 3. A vacuum pump according to item 1 or 2.
前記第1プロセッサーは、第2プロセッサーおよび第2プロセッサーが制御する第2周辺回路から信号を受けて、
第2プロセッサーの暴走および、前記制御の制御不良を監視し、制御不良検出時に第2プロセッサーをリセットし、制御不良からの復帰動作を行うことを特徴とする、請求項1から請求項3の何れか一つに記載の真空ポンプ。 The second processor performs at least one of alarm issuing operation, communication control, and motor control,
The first processor receives a signal from a second processor and a second peripheral circuit controlled by the second processor,
4. The system according to claim 1, wherein a runaway of the second processor and a control failure of the control are monitored, the second processor is reset when the control failure is detected, and a recovery operation from the control failure is performed. A vacuum pump according to any one of the above.
第2プロセッサーおよび第2プロセッサーが制御する第2周辺回路への電源供給を遮断する第2の電源遮断回路を有し、
前記第2プロセッサーにリセット信号を送ると共に、第2の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第2プロセッサーをリセットすることを特徴とする、請求項1から請求項4の何れか一つに記載の真空ポンプ。 The first processor is
A second power shutoff circuit for shutting off power supply to the second processor and a second peripheral circuit controlled by the second processor;
A reset signal is sent to the second processor, a power shut-off signal is sent to a second power shut-off circuit to shut off the power, and the second processor is reset by turning it on again after a predetermined time. The vacuum pump according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149580A JP4721055B2 (en) | 2006-05-30 | 2006-05-30 | Vacuum pump |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149580A JP4721055B2 (en) | 2006-05-30 | 2006-05-30 | Vacuum pump |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007321571A JP2007321571A (en) | 2007-12-13 |
JP4721055B2 true JP4721055B2 (en) | 2011-07-13 |
Family
ID=38854624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006149580A Active JP4721055B2 (en) | 2006-05-30 | 2006-05-30 | Vacuum pump |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4721055B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04325797A (en) * | 1991-04-26 | 1992-11-16 | Seiko Seiki Co Ltd | Magnetic bearing type turbo molecular pump |
JP2002295398A (en) * | 2001-03-28 | 2002-10-09 | Boc Edwards Technologies Ltd | Device and method for protecting turbo molecular pump |
-
2006
- 2006-05-30 JP JP2006149580A patent/JP4721055B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007321571A (en) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4910766B2 (en) | Fan failure diagnosis device, fan failure diagnosis method and program | |
CN104838148B (en) | Failure prediction in slewing | |
JP3130890B2 (en) | Magnetic bearing device and magnetic bearing control device | |
KR20190045724A (en) | Magnetic bearing control apparatus, control method and high speed rotating motor using the same | |
JP2016124094A (en) | Robot controller for updating rotational angle by multiple rotational angle detectors | |
JP2002295398A (en) | Device and method for protecting turbo molecular pump | |
JP5041290B2 (en) | PROGRAMMABLE CONTROLLER AND ITS ERROR RECOVERY METHOD | |
JP2008169784A (en) | Cooling fan controller | |
JP4917604B2 (en) | Storage device configuration and driving method thereof | |
JP4721055B2 (en) | Vacuum pump | |
JP2000112574A (en) | Cooling fan controlling system | |
JP2009142119A (en) | Method of restart processing for inverter unit | |
CN110513826B (en) | Air conditioner and control method thereof | |
US9459619B2 (en) | Continuous equipment operation in an automated control environment | |
EP3418578A1 (en) | Software detection | |
JP2003348870A (en) | Motor control system with function for preventing operation error | |
JP2009025967A (en) | Backup system of duplicated firmware, method and operating system | |
JP5422426B2 (en) | Information processing device | |
JP2013065261A (en) | Memory management device | |
JP2004064866A (en) | Motor drive controller | |
JP2000163274A (en) | Electronic equipment and recording medium with rom data monitoring program recorded thereon | |
JP2006003929A (en) | Process controller and diagnosis method of control data of the same | |
JPH07111194B2 (en) | Air-cooled turbo molecular pump | |
JP2011094361A (en) | Electric opening/closing equipment for building | |
JP2511099B2 (en) | Electric motor controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4721055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |