JP4720943B1 - 半導体素子用パッケージ及びそれを用いた発光素子 - Google Patents

半導体素子用パッケージ及びそれを用いた発光素子 Download PDF

Info

Publication number
JP4720943B1
JP4720943B1 JP2010016468A JP2010016468A JP4720943B1 JP 4720943 B1 JP4720943 B1 JP 4720943B1 JP 2010016468 A JP2010016468 A JP 2010016468A JP 2010016468 A JP2010016468 A JP 2010016468A JP 4720943 B1 JP4720943 B1 JP 4720943B1
Authority
JP
Japan
Prior art keywords
lead frames
semiconductor element
flat plate
package
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010016468A
Other languages
English (en)
Other versions
JP2011155178A (ja
Inventor
則彰 関
琢也 藤丸
秀幸 戸高
弘治 西村
徳行 新名
隆治 永江
一徹 久米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010016468A priority Critical patent/JP4720943B1/ja
Priority to CN2011200328624U priority patent/CN202042478U/zh
Application granted granted Critical
Publication of JP4720943B1 publication Critical patent/JP4720943B1/ja
Publication of JP2011155178A publication Critical patent/JP2011155178A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】半導体素子を搭載可能な半導体素子用パッケージであって、一対のリードフレームが短絡しないようにリードフレーム間の距離を確保し、イオンマイグレーションによる故障を防止することで、半導体素子用パッケージの長寿命化を図ることを目的とする。
【解決手段】相対向する面側の底面に少なくともいずれか一方に薄肉部11a及び12aを設けたリードフレーム11及び12とリードフレーム11及び12間を密封する封止部材13とからなる薄型平板20と、薄型平板20上に接合され半導体素子を封入するための貫通孔15aを有するリフレクタ部材15とを備える半導体素子用パッケージ10であって、リードフレーム11及び12の少なくともいずれか一方に、相対向する面側の側面に封止部材13で被覆される切り欠き部12bを設けたことを特徴とする。
【選択図】図3

Description

本発明は、一般照明器具、液晶ディスプレイのバックライト光源、ヘッドライト、光センサなどに利用する発光可能な半導体素子を搭載するための半導体素子用パッケージ及びそれを用いた発光素子に関するものである。
近年、半導体素子を用いた発光素子の利用が急拡大する中で、発光素子の長寿命化と高出力化への要求が高まっている。半導体素子は半導体素子用パッケージに搭載され、半導体素子用パッケージから外部に露出した一対の電極(リードフレーム)によって、実装基板と電気的、機械的に接続を行うことができる。一対のリードフレームはその間を封止部材によって密封することで、一体化モールドした半導体素子用パッケージが提案されている(例えば、特許文献1参照)。
以下、図6を用いて具体的に説明する。図6は従来の半導体素子用パッケージを用いた発光素子の断面図である。半導体素子用パッケージ100は相対向する面側の底面に薄肉部101a及び102aを設けたリードフレーム101及び102の間を封止部材103で密封することで形成される薄型平板120と、この薄型平板120上に設けられ、貫通孔105aを有する絶縁部材であるリフレクタ部材105とを備える。リフレクタ部材105の貫通孔105a内に発光可能な半導体素子131を設け、半導体素子131はリードフレーム101に電気的、機械的に接続されると共に、ワイヤ132を介してリードフレーム102とも電気的に接続される。さらに封止樹脂133が半導体素子131及びワイヤ132を密封することで、図6は半導体素子用パッケージ100に半導体素子131を搭載した発光素子となる。以上の構成において、リードフレーム101及び102が図示しない実装基板等と電気的に接続されることによって、半導体素子131は給電され発光可能となる。
特許第3217322号公報
しかしながら、従来の半導体素子用パッケージ100では、電極であるリードフレーム101及び102の間に封止部材103を設けるため、底面側のリードフレーム101と102との距離は長くできているが、リードフレーム101と102との側面側の距離は短く、イオンマイグレーション現象を引き起こすという問題があった。つまり、リードフレーム101及び102は電圧を印加されることで空気中の水分と化学反応を起こし、金属や化合物の析出・溶解を繰り返すことによって、この析出された物質が封止部材103を伝うためリードフレーム101及び102は短絡する。これは、半導体素子用パッケージ100を用いた発光素子が故障する要因であった。
このような従来の課題を解決するために、本発明は一対のリードフレームが短絡しないようにリードフレーム間の距離を確保し、イオンマイグレーション現象による故障を防止することで、長寿命化を図ることのできる半導体素子用パッケージを提供することを目的とする。
以上の目的を達成するために本発明の半導体素子用パッケージは、相対向する面側の底面に少なくともいずれか一方に薄肉部を設けた一対のリードフレームと前記一対のリードフレーム間を密封する封止部材とからなる薄型平板と、前記薄型平板上に接合され半導体素子を封入するための貫通孔を有する絶縁部材とを備える半導体素子用パッケージであって、前記一対のリードフレームの少なくともいずれか一方は相対向する面側の側面に前記封止部材で被覆される切り欠き部を設けたことを特徴とする。
本発明は以上のように構成されるため、一対のリードフレーム間の距離は相対向する面側の側面及び底面において十分に遠ざけられる。つまり、薄型平板の空気中に露出する底面及び側面において、一対のリードフレーム間の距離は十分に確保される。これにより、化学反応によって生成される金属や化合物が封止部材を伝い、一対のリードフレームを短絡させるには長い時間を必要とする。よって、イオンマイグレーション現象による半導体素子用パッケージ及びそれを用いた発光素子の故障を防ぐことができ、長寿命化につながる。さらに一対のリードフレームは薄肉部及び切り欠き部を設けるため封止部材と接する面積は大きくなり、一対のリードフレームと封止部材との結合強度は大きくなる。
本発明の実施例1における半導体素子用パッケージの斜視図 本発明の実施例1における半導体素子用パッケージの断面図 本発明の実施例1におけるリフレクタ部材を除いた状態の半導体素子用パッケージの上面図 本発明の実施例1における薄型平板の底面図 本発明の実施例2における発光素子の斜視図 従来の半導体素子用パッケージを用いた発光素子の断面図
本発明における第1の発明は、相対向する面側の底面に少なくともいずれか一方に薄肉部を設けた一対のリードフレームと一対のリードフレーム間を密封する封止部材とからなる薄型平板と、薄型平板上に接合され半導体素子を封入するための貫通孔を有する絶縁部材とを備え、前記薄型平板の側面及び底面は空気中に露出し、一対のリードフレームの少なくともいずれか一方に、相対向する面側の側面に封止部材で被覆される切り欠き部を設け、薄型平板の上面における一対のリードフレーム間の距離は、薄型平板の底面における一対のリードフレーム間の距離及び薄型平板の側面における一対のリードフレーム間の距離よりも短いことを特徴とする半導体素子用パッケージに関する。
本発明における第1の発明によれば、一対のリードフレーム間の距離は相対向する面側の側面及び底面において十分に遠ざけられる。つまり、薄型平板の空気中に露出する部分において、一対のリードフレーム間の距離は十分に確保される。これにより、化学反応によって生成される金属や化合物が封止部材を伝い、一対のリードフレームを短絡させるには長い時間を必要とする。よって、イオンマイグレーション現象による半導体素子用パッケージ及びそれを用いた発光素子の故障を防ぐことができ、長寿命化につながる。さらに一対のリードフレームは薄肉部及び切り欠き部を設けるため封止部材と接する面積は大きくなり、一対のリードフレームと封止部材との結合強度は大きくなる。
本発明における第2の発明は、貫通孔内において一対のリードフレームのうち第1のリードフレームが第2のリードフレームよりも面積が大きくなるように、薄型平板と絶縁部材とを封止部材が貫通孔の中心からずらして配置し、切り欠きを第2のリードフレームに設けたことを特徴とする。
本発明における第2の発明によれば、半導体素子の発熱は主に第1のリードフレームを介して放熱されるため、半導体素子は放熱性に優れ、高い発光効率を維持でき、長寿命化を図ることができる。
本発明における第の発明は、相対向する面側の底面に少なくともいずれか一方に薄肉部を設けた一対のリードフレームと前記一対のリードフレーム間を密封する封止部材とからなる薄型平板と、前記薄型平板上に接合され半導体素子を封入するための貫通孔を有する絶縁部材と、から構成される半導体素子用パッケージと、前記絶縁部材内に封入され前記一対のリードフレームに電気的に接続される発光可能な前記半導体素子とを備える発光素子であって、前記半導体素子用パッケージとして前記第1〜のいずれか1つに記載の半導体素子用パッケージを用いたことを特徴とする発光素子に関する。
本発明における第の発明によれば、一対のリードフレーム間の距離は相対向する面側の側面及び底面において十分に遠ざけられる。つまり、薄型平板の空気中に露出する部分において、一対のリードフレーム間の距離は十分に確保される。これにより、化学反応によって生成される金属や化合物が封止部材を伝い、一対のリードフレームを短絡させるには長い時間を必要とする。よって、イオンマイグレーション現象による半導体素子用パッケージ及びそれを用いた発光素子の故障を防ぐことができ、長寿命化につながる。さらに一対のリードフレームは薄肉部及び切り欠き部を設けるため封止部材と接する面積は大きくなり、一対のリードフレームと封止部材との結合強度は大きくなる。
以下、本発明の半導体素子用パッケージについて図面を用いて説明する。なお、以下に述べる実施例は、本発明の好適な具体例であり、技術的に良好な条件の限定が記載されているが、本発明の範囲は、以下の説明において特に本発明を限定する記載がない限り、これらの条件に限られるものではない。
(実施例1)
以下、本発明の半導体素子用パッケージについて図1〜4を用いて説明する。図1は本発明の実施例1における半導体素子用パッケージの斜視図、図2は本発明の実施例1における半導体素子用パッケージの断面図、図3は本発明の実施例1におけるリフレクタ部材を除いた状態の半導体素子用パッケージの上面図、図4は本発明の実施例1における薄型平板の底面図である。
半導体素子用パッケージ10は半導体素子(図示せず)を搭載するためのパッケージであり、実装基板(図示せず)と電気的、機械的に接続する。つまり、半導体素子は半導体素子用パッケージ10を介して実装基板より給電され、動作可能となる。
以下、半導体素子用パッケージ10を詳細に説明するために、まず、図1、図2を用いて半導体素子用パッケージの構成について説明する。リードフレーム11及び12は金属製の電極であり、半導体素子と電気的、機械的に接続すると共に、実装基板と電気的、機械的に接続する。これにより、半導体素子はリードフレーム11及び12を介して実装基板より給電される。リードフレーム11及び12間を熱硬化絶縁材である封止部材13によって接続及び密封することにより薄型平板20は形成される。絶縁部材であるリフレクタ部材15は貫通孔15aを有すると共に、接着封止部材14によって薄型平板20と接着する。なお、薄型平板20において、リフレクタ部材15と接着する面を上面とし、その反対の面を底面とする。以上のように半導体素子用パッケージ10は構成され、給電されることで発光可能な半導体素子を薄型平板20の上面上かつリフレクタ部材15の貫通孔15a内に設置し、貫通孔15aに樹脂を注入することによって半導体素子は封入される。詳しくは実施例2で説明する。
次に、図2〜4を用いてリードフレーム11及び12について説明する。図2に示すようにリードフレーム11及び12の対向する面側の断面は共に階段構造である。リードフレーム11及び12は底面側に薄肉部11a及び12aを設け、薄肉部11a及び12aは封止部材13で被膜される。つまり、薄型平板20aの上面におけるリードフレーム11及び12の距離よりも底面におけるリードフレーム11及び12の距離を長くなるように構成する。また図3に示すようにリードフレーム12はリードフレーム11との対向する側の側面に切り欠き部12bを設け、切り欠き部12bは封止部材13で被膜される。この構成とすることにより、リードフレーム11と12との側面側の距離も十分に長くすることができ、イオンマイグレーション現象を阻止することができる。なお、溝11c、11d、12c、12dは、薄型平板20とリフレクタ部材15とを接着する際に、接着封止部材14の広がりを防ぐためのストッパである。これにより、接着封止部材14が薄型平板20のリフレクタ部材15と対向する部分の外にはみ出すことを防ぐことができる。なお、接着封止部材14はリフレクタ部材15が薄型平板20と接着する部分に合わせた形のフィルム状の接着封止部材14を用いてもよい。
以上の構成により、半導体素子用パッケージ10はイオンマイグレーション現象による故障を防止される。ここで、イオンマイグレーション現象について説明する。イオンマイグレーション現象とは、空気中の水分が金属表面に付着した時に、金属に電圧が印加されるとその表面から金属イオンが溶出・還元されることで、となりの金属と短絡を起こす現象のことである。
本実施例においてはリードフレーム11及び12の表面から金属イオンが溶出・還元され、この溶出物は封止部材13を伝い、リードフレーム11と12とを短絡させることである。このイオンマイグレーション現象の対策方法としては、近傍に他の金属があり、空気中に露出した金属をエポキシ樹脂等で被膜するのが一般的である。薄型平板20の上面の貫通孔15aと対向する部分は、最終的に樹脂で封止されるため、この部分でのイオンマイグレーション現象は起こらない。
しかし、リードフレーム11及び12の底面は実装基板と電気的に接続するため空気中に露出される。このため、リードフレーム11及び12に薄肉部11a及び12aを設けることで、底面においてリードフレーム11及び12の十分な距離を確保する。同様に、側面には切り欠き部12bを設け、空気中に露出する側面において、リードフレーム11及び12の十分な距離を確保する。
なお、イオンマイグレーション現象は様々な金属で発生するが、電気的によく用いられる金属として銀、銅、錫、鉛、ニッケル、金、ハンダなどでよく見られる。その中でも銀がイオンマイグレーション現象を最も発生しやすい。また、イオンマイグレーション現象はエレクトロケミカルマイグレーション現象ともいう。
よって、薄型平板20の空気中に露出する部分の底面、側面において、対向するリードフレーム11と12との距離を遠ざけることができる。このため、リードフレーム11及び12と空気中の水分との化学反応によって析出される金属または化合物は封止部材13を伝い、リードフレーム11及び12を短絡させるには長時間必要となる。よって、イオンマイグレーション現象によるリードフレーム11及び12間の短絡を防止することができ、半導体素子用パッケージ10の長寿命化につながる。
また半導体素子を搭載する場合、半導体素子はリードフレーム12よりも体積の大きいリードフレーム11に接着固定されることで、より高い放熱性を実現できる。これにより、半導体素子の発光効率は向上するため、半導体素子の寿命も向上する。
さらに、リードフレーム12は薄肉部12a及び切り欠き部12bを設けることで、封止部材13と接する面積は大きくなるため、リードフレーム11及び12と封止部材13との結合強度は強くなる。
また、リードフレーム11及び12はイオンマイグレーション現象の起こりうる面の距離のみを遠ざけるように構成される。半導体素子用パッケージ10は最終的に半導体素子を貫通孔15a内に樹脂により封入するため、薄型平板20の上面において貫通孔15aの対向する部分はリードフレーム11及び12を近づけても問題なく、半導体素子用パッケージ10全体として小型化を図ることができる。
なお本実施例において、接着封止部材14はリードフレーム11及び12とリフレクタ部材15とを接着させる好適な部材を選択した。このため、図3に示すように切り欠き部12bは薄型平板20の側面におけるリードフレーム11及び12間の距離を確保しつつも、薄型平板20に取り付けるリフレクタ15側に深く切り込まない設計とした。これにより、リードフレーム11及び12とリフレクタ部材15との接着面積は十分に確保することができ、半導体素子用パッケージ10の強度は確保できる。
次に、各部材の機能と材質について詳細に説明する。リードフレーム11及び12の材質は、無酸素銅、脱酸素銅、銅合金、またはFe系の材質(例えばFe−42%Ni)などの金属材料が使用できる。特に、配線抵抗による熱の発生を抑えるために電気伝導性に優れ、また、熱の拡散をよくするために熱伝導性に優れた材料を使用するのが望ましく、無酸素銅、脱酸素銅を主材とした銅合金が好適であり、本実施例では無酸素銅を主材とした銅合金を用いた。
また、リードフレーム11及び12の表面には、光の反射率が高く、ワイヤボンディング性に優れ、半導体素子を固定するためのダイボンド材や実装基板との固定のためのハンダとの濡れ性がよく、酸化しにくい銀や金であることが望ましく、メッキなどにより形成することができる。
なお本実施例では、無電解メッキよりもメッキ液の化学的安定性やコスト性に優れる電解メッキを用いて銀メッキを行った。また、下地の金属がメッキ表面に拡散してハンダ濡れ性などの機能が低下するのを防止するため、本実施例では、銀メッキ厚を2μm以上とした。さらに、リードフレーム11及び12の一部の表面において、薬剤により酸化膜を形成したり、溶射などによりセラミック層を形成したりすることで輻射率を向上させることにより、半導体素子用パッケージ10全体としての放熱性を向上することができる。
なお、リードフレーム11及び12間を接続及び密封する封止部材13は反射性のよい白色の熱硬化性絶縁材料を用いた。半導体素子用パッケージ10は半導体素子を搭載する際や、半導体素子の発光に伴う発熱など、高温の状況で用いられる場合がある。この高温下により封止部材13が変色してしまうと、封止部材13の反射率は低下するため、光取り出し効率は悪化し得る。このため、封止部材13は高温への耐久性の高い樹脂が好ましい。
リフレクタ部材15は主に光の指向性を制御すると共に、半導体素子から発生する熱を上部方向に効率よく電熱する役割を有する。リフレクタ部材15の貫通孔15aの形状は、リフレクタ部材15の強度を確保すれば、正円でも楕円でも多角形でもよいし、内壁面に勾配を付けてすり鉢上の形状にすることで、光の指向性を変えることもできる。
リフレクタ部材15の材質は、安価で反射率、熱伝導性、輻射率に優れ、熱や光による劣化が非常に少ないアルミナセラミックを用いたが、他にも各種酸化物、窒化物、酸窒化物、炭化物などの絶縁性、高い熱伝導性を有するセラミックを用いることができる。また、金属を熱や薬剤により酸化処理して表面に絶縁膜を形成したもの、あるいは溶射などにより金属表面に酸化アルミや酸化チタンなどの絶縁被膜を形成したものを用いることで接続固定強度を保ちつつ、放熱性を上げることもできる。
さらに、リフレクタ部材15の表面に元々の材料よりも輻射率の高いセラミックなどの膜を形成することで、輻射率向上によって放熱性を上げることもできる。あるいは、リフレクタ部材15の表面に銀などの金属性の膜を形成することで、リフレクタ部材15の反射率を向上させることもできる。ただし、本実施例で用いたアルミナセラミックは高い反射性を有するため、必須の要件ではない。
接着封止部材14は薄型平板20とリフレクタ部材15とを接着固定して半導体素子用パッケージ10全体の機械的強度を確保すると共に、リフレクタ部材15の貫通孔15aに注入される樹脂の液漏れを防ぐ封止機能を持つ。つまり、接着封止部材14は、例えば点接触により機械的な接続強度を保つだけの接着材では適さず、面接着によって粘性や表面張力の小さい液体をも接着界面から漏らさない機能が必要であり、接着強度が強く、さらに面での密着性に優れた接着封止材料を本実施例では使用した。
また、接着封止部材14がリフレクタ部材15と薄型平板20との対向部分の内側や外側に漏れ出ると、リードフレーム11及び12表面のワイヤボンディング性の低下や外観不良が起きる可能性がある。さらに、接着封止部材14の種類によっては、接着強度が高いものの反射率の低い材料もあり、接着封止部材14がリフレクタ部材15の内側にはみ出すことで反射率が低下し、光取り出し効率が悪化し得る。
そこで本実施例では、リードフレーム11及び12には溝11c、11d、12c、12dを設けた。これにより、接着封止部材14が所定の位置からはみ出ることを防ぐことができる。
さらには、リードフレーム11及び12と接着封止部材14とリフレクタ部材15との熱膨張係数の差などによって発生する応力への耐久が必要である。接着面積が広くなると、接着封止部材14にかかる応力も大きくなるため、特に重要な機能である。これらの機能を満足する接着封止部材14として、絶縁性と耐熱性を持つ有機系の接着剤で、金属製のリードフレーム11及び12、セラミックを含むリフレクタ部材15よりも極端に弾性係数の小さい材料を用いることで、外的な振動や衝撃、または各部材の熱膨張係数の違いから半導体素子用パッケージ10にかかる熱衝撃により生じる応力を緩和することができ、かつ、接着強度の低下や液漏れの原因となる界面剥離を防ぐことができる。
例えば、本実施例では、銅合金からなるリードフレーム11及び12の弾性係数が120GPa、アルミナセラミックからなるリフレクタ部材15の弾性係数が300GPa程度であるのに対して、接着封止部材14の弾性係数は1.3GPaのポリイミド系有機接着材を用いる。これにより、半導体素子用パッケージ10を380℃以上の高温に数分間放置した後でも、接着強度と耐液漏れ性に優れた半導体素子用パッケージ10を得ることができた。
ここで、接着封止部材14の弾性係数があまりにも小さい場合は、機械的な強度が保たれなくなるので、0.1〜2.0GPaの範囲が好ましい。また、接着封止部材14の材料としては、他にエポキシ系、シリコーン系も使用可能であり、これらの材料を単一で使用しても、複合化して使用してもよい。
次に、本実施例における半導体素子用パッケージ10の作製方法について説明する。まずプレス打ち抜きによってリードフレーム11及び12の形状の一部を作製する。このとき、リードフレーム12はすでに切り欠き部12bを設けた状態である。プレス潰し加工でリードフレーム11及び12に薄肉部11a及び12aを形成し、階段構造とする。さらに、再度プレス打ち抜きでリードフレーム11及び12は最終形状に仕上げられ、全面に銀メッキを塗装される。
次に薄型平板20を作製する。リードフレーム11及び12を注形金型にセットし、封止部材13を定量注形する。封止部材13を(加熱あるいは紫外線照射によって)少し硬化させると、リードフレーム11及び12と封止部材13とは注形金型から外され、その後、例えば200℃の炉に30分入れられて本硬化する。これにより、薄型平板20は形成される。注形金型にセットしたまま、本硬化してもよい。
次に接着封止部材14を薄型平板20の所定の位置に転写させる。このときの転写方法としては、ペースト状接着材を薄型平板20上にスクリーン印刷する方法(チップマイスター方式)や、転写コレットを使って、薄型平板20の所定の位置に定量転写する方法(ダイマウンター方式)などが考えられる。なお、接着封止部材14は薄型平板20でなく、リフレクタ部材15に転写されてもよい。
次に、リフレクタ部材15と薄型平板20とを接着封止部材14によって仮固定させる。このとき、固定位置の精度を高めるために、画像認識による調整機能を行う方がよく、仮固定後も接着封止部材14のはみ出しや、位置ずれなど、外観画像検査を行うことが好ましい。最後に、接着封止部材14を本硬化させるために、例えば180℃の炉に30分入れる。
(実施例2)
以下、本発明の発光素子について図5を用いて説明する。図5は本発明の実施例2における発光素子の斜視図である。ここでは、実施例1と同一の構成、機能を備えた部材には同一の符号を付し、詳細な説明を省略する。
発光素子30の構成について説明する。図5は実施例1で説明した半導体素子用パッケージ10に発光可能な半導体素子31を搭載した発光素子30を示す。なお本実施例では半導体素子31としてLEDを用いた。リードフレーム11及び12を実装基板と電気的に接続することによって、半導体素子31は給電され、発光する。半導体素子31はリードフレーム11の上面にダイボンドして搭載し、リードフレーム12とAuやAlなどによるワイヤ32によって電気的に接続される。これにより、半導体素子31はリードフレーム11上に接着固定されると共に、リードフレーム11及び12と電気的に接続される。さらに、貫通孔15aに封止樹脂33を注入し、半導体素子31及びワイヤ32を密封する。これにより、半導体素子31及びワイヤ32は外部からの埃、水分、衝撃から保護することができ、また封止樹脂33は光の波長変換を行う役割も有する。なお、半導体素子用パッケージ10に半導体素子31を複数搭載してもよく、半導体素子31に逆電圧が印加されないように、保護素子としてダイオードなどをリードフレーム11及び12と電気的に接続してもよい。
以上の構成により、発光素子30は実施例1と同様に長寿命、リードフレーム11及び12と封止部材13との結合強度、小型化に優れる。さらに、半導体素子31は体積の大きい方のリードフレーム11にダイボンドされるため、半導体素子31の発熱は主にリードフレーム11を介して放熱される。これにより、発光素子30は放熱性に優れ、高い発光効率を維持でき、長寿命化を図ることができる。
また、半導体素子31をリードフレーム11に接着固定するダイボンド材として樹脂も可能であるが、熱伝導性に優れる金属系接着材を用いることが望ましい。例えば、Sn/Ge合金(98wt%/2wt%、融点360℃)を使用してダイボンドする場合、接着温度380℃で数分間保持される。さらに、封止樹脂33としては、エポキシ樹脂やシリコーン樹脂などが用いられる。
なお、上記説明した実施例1及び2では薄肉部11a及び12aをリードフレーム11及び12に設け、切り欠き部12bをリードフレーム12に設けたが、この限りではない。薄肉部及び切り欠き部はリードフレーム11あるいは12のどちらか一方にだけ設けてもよいし、両方に設けてもよい。
その中でも、実施例1及び2を基準とする時、特に効果がある薄肉部及び切り欠き部の設け方について説明する。リードフレーム12にのみ薄肉部及び切り欠き部を設けた場合、リードフレーム11は特殊な加工を施す必要がないため、作成プロセスにおいて手間を省くことができる。さらにこの場合、半導体素子31はリードフレーム11にダイボンドされるため、半導体素子31は主にリードフレーム11を介して放熱する。このとき、リードフレーム11は最大限の体積を有するため、半導体素子31の放熱性は向上する。
次に、薄肉部及び切り欠き部は共にリードフレーム11及び12の両方に設けられる場合、薄型平板20の底面及び側面において、リードフレーム11及び12の距離をさらに遠ざけることができる。これにより、イオンマイグレーション現象はより一層防止される。さらに、リードフレーム11及び12と封止部材13との接する面積は大きくなるため、リードフレーム11及び12と封止部材13との結合強度はさらに強くなる。
本発明によれば、長寿命化でき、熱放出性に優れる半導体素子用パッケージ及び半導体素子用パッケージを用いた発光素子に利用可能である。
10 半導体素子用パッケージ
11,12 リードフレーム
11a,12a 薄肉部
12b 切り欠き部
13 封止部材
15 リフレクタ部材
15a 貫通孔
20 薄型平板
30 発光素子
31 半導体素子

Claims (3)

  1. 相対向する面側の底面に少なくともいずれか一方に薄肉部を設けた一対のリードフレームと前記一対のリードフレーム間を密封する封止部材とからなる薄型平板と、
    前記薄型平板上に接合され半導体素子を封入するための貫通孔を有する絶縁部材とを備え、
    前記薄型平板の側面及び底面は空気中に露出し、
    前記一対のリードフレームの少なくともいずれか一方に、相対向する面側の側面に前記封止部材で被覆される切り欠き部を設け、
    前記薄型平板の上面における前記一対のリードフレーム間の距離は、前記薄型平板の底面における前記一対のリードフレーム間の距離及び前記薄型平板の側面における前記一対のリードフレーム間の距離よりも短いことを特徴とする半導体素子用パッケージ。
  2. 前記貫通孔内において前記一対のリードフレームのうち第1のリードフレームが第2のリードフレームよりも面積が大きくなるように、前記薄型平板と前記絶縁部材とを前記封止部材が前記貫通孔の中心からずらして配置し、前記切り欠きを前記第2のリードフレームに設けたことを特徴とする請求項1に記載の半導体素子用パッケージ。
  3. 相対向する面側の底面に少なくともいずれか一方に薄肉部を設けた一対のリードフレームと前記一対のリードフレーム間を密封する封止部材とからなる薄型平板と、
    前記薄型平板上に接合され半導体素子を封入するための貫通孔を有する絶縁部材と、から構成される半導体素子用パッケージと、
    前記絶縁部材内に封入され前記一対のリードフレームに電気的に接続される発光可能な前記半導体素子とを備える発光素子であって、
    前記半導体素子用パッケージとして前記請求項1〜のいずれか1つに記載の半導体素子用パッケージを用いたことを特徴とする発光素子。
JP2010016468A 2010-01-28 2010-01-28 半導体素子用パッケージ及びそれを用いた発光素子 Expired - Fee Related JP4720943B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010016468A JP4720943B1 (ja) 2010-01-28 2010-01-28 半導体素子用パッケージ及びそれを用いた発光素子
CN2011200328624U CN202042478U (zh) 2010-01-28 2011-01-28 半导体元件封装及使用该封装的发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010016468A JP4720943B1 (ja) 2010-01-28 2010-01-28 半導体素子用パッケージ及びそれを用いた発光素子

Publications (2)

Publication Number Publication Date
JP4720943B1 true JP4720943B1 (ja) 2011-07-13
JP2011155178A JP2011155178A (ja) 2011-08-11

Family

ID=44350502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010016468A Expired - Fee Related JP4720943B1 (ja) 2010-01-28 2010-01-28 半導体素子用パッケージ及びそれを用いた発光素子

Country Status (2)

Country Link
JP (1) JP4720943B1 (ja)
CN (1) CN202042478U (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076809A (ja) * 2016-12-05 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、半導体装置、照明装置
CN115312649B (zh) * 2022-08-05 2024-03-08 深圳市未林森科技有限公司 一种白光led灯荧光粉防沉降封装工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140706A (ja) * 1997-07-15 1999-02-12 Rohm Co Ltd 半導体発光素子および半導体装置
JP4009097B2 (ja) * 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP4288931B2 (ja) * 2002-11-11 2009-07-01 日亜化学工業株式会社 発光装置及びその製造方法
JP2007194523A (ja) * 2006-01-23 2007-08-02 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法

Also Published As

Publication number Publication date
JP2011155178A (ja) 2011-08-11
CN202042478U (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
JP5038623B2 (ja) 光半導体装置およびその製造方法
TWI608637B (zh) 發光裝置及其製造方法
JP4013077B2 (ja) 発光装置およびその製造方法
JP4303550B2 (ja) 発光装置
US7391153B2 (en) Light emitting device provided with a submount assembly for improved thermal dissipation
JP4122784B2 (ja) 発光装置
US8240882B2 (en) Light emitting diode module and method for making the same
JP5750040B2 (ja) オプトエレクトロニクス半導体コンポーネント
JP4238693B2 (ja) 光デバイス
TWI517455B (zh) 發光裝置
JP2012038999A (ja) 発光デバイス及びその製造方法
JP2008288536A (ja) 表面実装型セラミック基板
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
US20110181182A1 (en) Top view light emitting device package and fabrication method thereof
JP5126127B2 (ja) 発光装置の製造方法
JP4720943B1 (ja) 半導体素子用パッケージ及びそれを用いた発光素子
JP2013157357A (ja) 発光装置
KR100764461B1 (ko) 버퍼층을 갖는 반도체 패키지
CN109994458B (zh) 发光装置
JP2010003946A (ja) 発光素子用パッケージ及び発光素子の製造方法
JP5405602B2 (ja) Ledパッケージ及びledパッケージ用フレーム
JP2007173271A (ja) 発光素子収納用パッケージ
JP4797621B2 (ja) 半導体装置およびその製造方法
JP5849691B2 (ja) 発光素子の実装方法
JP2015046495A (ja) 発光素子搭載用基板および発光装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees