JP4711851B2 - Photovoltaic device - Google Patents

Photovoltaic device Download PDF

Info

Publication number
JP4711851B2
JP4711851B2 JP2006047656A JP2006047656A JP4711851B2 JP 4711851 B2 JP4711851 B2 JP 4711851B2 JP 2006047656 A JP2006047656 A JP 2006047656A JP 2006047656 A JP2006047656 A JP 2006047656A JP 4711851 B2 JP4711851 B2 JP 4711851B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon layer
layer
type
type amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006047656A
Other languages
Japanese (ja)
Other versions
JP2007227692A (en
Inventor
朗 寺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006047656A priority Critical patent/JP4711851B2/en
Publication of JP2007227692A publication Critical patent/JP2007227692A/en
Application granted granted Critical
Publication of JP4711851B2 publication Critical patent/JP4711851B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Description

本発明は、光起電力装置に関し、特に、結晶系半導体上に非晶質半導体層が形成された光起電力装置に関する。   The present invention relates to a photovoltaic device, and more particularly to a photovoltaic device in which an amorphous semiconductor layer is formed on a crystalline semiconductor.

従来、結晶系半導体上に非晶質半導体層が形成された光起電力装置が知られている（たとえば、特許文献１参照）。   Conventionally, a photovoltaic device in which an amorphous semiconductor layer is formed on a crystalline semiconductor is known (see, for example, Patent Document 1).

上記特許文献１には、ｎ型単結晶シリコン基板（結晶系半導体）の受光面上に、真性の非晶質シリコン層およびｎ型非晶質シリコン層が順次形成されるとともに、ｎ型単結晶シリコン基板の裏面上に、真性の非晶質シリコン層およびｐ型非晶質シリコン層が順次形成された太陽電池素子（光起電力装置）が開示されている。   In Patent Document 1, an intrinsic amorphous silicon layer and an n-type amorphous silicon layer are sequentially formed on a light-receiving surface of an n-type single crystal silicon substrate (crystalline semiconductor). A solar cell element (photovoltaic device) in which an intrinsic amorphous silicon layer and a p-type amorphous silicon layer are sequentially formed on the back surface of a silicon substrate is disclosed.

特開２００１−２３７４４８号公報JP 2001-237448 A

しかしながら、上記特許文献１に開示された太陽電池素子の構造では、明記はされていないものの、通常、真性の非晶質シリコン層には、ｎ型単結晶シリコン基板よりも多くの水素が含有されている。このため、真性の非晶質シリコン層の形成後の、たとえば、電極形成工程やラミネート工程において、約２００℃以上の高温で加熱する際に、真性の非晶質シリコン層からｎ型単結晶シリコン基板に不所望な量の水素が拡散するという不都合がある。また、上記特許文献１に開示された太陽電池素子の構造では、真性の非晶質シリコン層に内蔵電界が生じるとともに、真性の非晶質シリコン層の水素が、その電界によりｎ型単結晶シリコン基板に移動（ドリフト）して拡散する場合がある。以上のように、真性の非晶質シリコン層からｎ型単結晶シリコン基板中に不所望な量の水素が拡散する場合、ｎ型単結晶シリコン基板の非晶質シリコン層近傍の欠陥密度が増加するので、ｎ型単結晶シリコン基板内で光生成したキャリアがｎ型単結晶シリコン基板の非晶質シリコン層近傍で再結合して消失しやすくなる。これにより、太陽電池素子（光起電力装置）の出力が低下するという問題点がある。   However, although not clearly stated in the structure of the solar cell element disclosed in Patent Document 1, the intrinsic amorphous silicon layer usually contains more hydrogen than the n-type single crystal silicon substrate. ing. Therefore, after the formation of the intrinsic amorphous silicon layer, for example, when heating at a high temperature of about 200 ° C. or higher in the electrode forming process or the laminating process, the intrinsic amorphous silicon layer is transformed into the n-type single crystal silicon. There is a disadvantage that an undesirable amount of hydrogen diffuses into the substrate. In the structure of the solar cell element disclosed in Patent Document 1, a built-in electric field is generated in the intrinsic amorphous silicon layer, and the hydrogen in the intrinsic amorphous silicon layer is converted into n-type single crystal silicon by the electric field. In some cases, the substrate may move (drift) and diffuse. As described above, when an undesired amount of hydrogen diffuses from the intrinsic amorphous silicon layer into the n-type single crystal silicon substrate, the defect density near the amorphous silicon layer of the n-type single crystal silicon substrate increases. Therefore, the carriers photogenerated in the n-type single crystal silicon substrate are easily recombined near the amorphous silicon layer of the n-type single crystal silicon substrate and easily disappear. Thereby, there exists a problem that the output of a solar cell element (photovoltaic device) falls.

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、結晶系半導体への不所望な量の水素拡散に起因する出力の低下を抑制することが可能な光起電力装置を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to suppress a decrease in output caused by an undesired amount of hydrogen diffusion into a crystalline semiconductor. It is to provide a photovoltaic device capable of satisfying the requirements.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

上記目的を達成するために、この発明の一の局面における光起電力装置は、結晶系半導体と、結晶系半導体の表面上に形成され、水素を含有するとともに、実質的に真性の第１非晶質半導体層と、第１非晶質半導体層の表面上に形成された第２非晶質半導体層と、結晶系半導体と第１非晶質半導体層との間に配置され、第１非晶質半導体層から結晶系半導体に水素が拡散するのを抑制する機能を有する水素拡散抑制層とを備える。なお、本発明における結晶系半導体は、結晶系半導体基板や基板上に形成した薄膜多結晶半導体などを含む広い概念である。また、本発明における非晶質半導体は、微結晶半導体も含む広い概念である。   To achieve the above object, a photovoltaic device according to one aspect of the present invention is formed on a crystalline semiconductor and a surface of the crystalline semiconductor, contains hydrogen, and is substantially intrinsic first non-conductive. The crystalline semiconductor layer, the second amorphous semiconductor layer formed on the surface of the first amorphous semiconductor layer, the crystalline semiconductor, and the first amorphous semiconductor layer are disposed between the first non-crystalline semiconductor layer and the first non-crystalline semiconductor layer. A hydrogen diffusion suppression layer having a function of suppressing diffusion of hydrogen from the crystalline semiconductor layer to the crystalline semiconductor. The crystalline semiconductor in the present invention is a broad concept including a crystalline semiconductor substrate and a thin film polycrystalline semiconductor formed on the substrate. In addition, the amorphous semiconductor in the present invention is a broad concept including a microcrystalline semiconductor.

この一の局面による光起電力装置では、上記のように、結晶系半導体と第１非晶質半導体層との間に配置され、第１非晶質半導体層から結晶系半導体に不所望な量の水素が拡散するのを抑制する機能を有する水素拡散抑制層を備えることによって、結晶系半導体に水素が拡散するのを抑制することができるので、結晶系半導体の第１非晶質半導体層側の界面近傍の欠陥密度が増加するのを抑制することができる。これにより、結晶系半導体内で光生成したキャリア（電子および正孔）が結晶系半導体の第１非晶質半導体層側の界面近傍で再結合して消失するのを抑制することができるので、光起電力装置の出力が低下するのを抑制することができる。   In the photovoltaic device according to the one aspect, as described above, the photovoltaic device is disposed between the crystalline semiconductor and the first amorphous semiconductor layer, and an undesired amount from the first amorphous semiconductor layer to the crystalline semiconductor. By providing a hydrogen diffusion suppressing layer having a function of suppressing the diffusion of hydrogen, it is possible to suppress the diffusion of hydrogen into the crystalline semiconductor, so that the first amorphous semiconductor layer side of the crystalline semiconductor An increase in the defect density in the vicinity of the interface can be suppressed. Thereby, since it can suppress that the carrier (electron and hole) photogenerated in the crystalline semiconductor recombines and disappears near the interface on the first amorphous semiconductor layer side of the crystalline semiconductor, It can suppress that the output of a photovoltaic device falls.

上記構成において、好ましくは、結晶系半導体は、第１導電型であり、第２非晶質半導体層は、結晶系半導体と同じ第１導電型である。   In the above structure, preferably, the crystalline semiconductor is of a first conductivity type, and the second amorphous semiconductor layer is of the same first conductivity type as the crystalline semiconductor.

上記構成において、好ましくは、水素拡散抑制層は、第１非晶質半導体層の水素濃度よりも低い水素濃度を有する。   In the above configuration, the hydrogen diffusion suppression layer preferably has a hydrogen concentration lower than that of the first amorphous semiconductor layer.

この場合、好ましくは、水素拡散抑制層は、フッ素、酸素、炭素および窒素の少なくともいずれか１つを含有する。   In this case, preferably, the hydrogen diffusion suppression layer contains at least one of fluorine, oxygen, carbon, and nitrogen.

上記構成において、好ましくは、水素拡散抑制層は、実質的に真性の半導体層からなる。   In the above configuration, the hydrogen diffusion suppression layer is preferably made of a substantially intrinsic semiconductor layer.

上記構成において、好ましくは、水素拡散抑制層は、結晶系半導体と同じ第１導電型の第３非晶質半導体層を含む。   In the above configuration, the hydrogen diffusion suppression layer preferably includes a third amorphous semiconductor layer having the same first conductivity type as that of the crystalline semiconductor.

上記構成において、好ましくは、結晶系半導体の第１非晶質半導体層が形成された側とは反対側の表面上に形成されるとともに、実質的に真性の第４非晶質半導体層と、第４非晶質半導体層の表面上に形成された第５非晶質半導体層とをさらに備え、結晶系半導体は、第１導電型であり、第２非晶質半導体層は、結晶系半導体と同じ第１導電型であり、第５非晶質半導体層は、結晶系半導体と異なる第２導電型である。   In the above-described configuration, preferably, the fourth amorphous semiconductor layer is formed on the surface opposite to the side on which the first amorphous semiconductor layer of the crystalline semiconductor is formed, and is substantially intrinsic. A fifth amorphous semiconductor layer formed on the surface of the fourth amorphous semiconductor layer, the crystalline semiconductor is of a first conductivity type, and the second amorphous semiconductor layer is of a crystalline semiconductor And the fifth amorphous semiconductor layer is a second conductivity type different from that of the crystalline semiconductor.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１実施形態）
図１は、本発明の第１実施形態による光起電力装置の構造を示した断面図である。図２は、図１に示した第１実施形態による光起電力装置の水素濃度プロファイルを示した図である。図３は、比較例による光起電力装置の水素濃度プロファイルを示した図である。まず、図１〜図３を参照して、第１実施形態による光起電力装置の構造について説明する。 (First embodiment)
FIG. 1 is a sectional view showing the structure of a photovoltaic device according to a first embodiment of the present invention. FIG. 2 is a diagram showing a hydrogen concentration profile of the photovoltaic device according to the first embodiment shown in FIG. FIG. 3 is a diagram showing a hydrogen concentration profile of a photovoltaic device according to a comparative example. First, the structure of the photovoltaic device according to the first embodiment will be described with reference to FIGS.

第１実施形態による光起電力装置では、図１に示すように、約１Ω・ｃｍの抵抗率を有するとともに、水素処理されたｎ型単結晶シリコン基板１の受光面上に、非晶質シリコン層２、ＩＴＯ（酸化インジウム錫）からなる表面電極３、および、銀からなる集電極４が順次形成されている。なお、ｎ型単結晶シリコン基板１は、本発明の「結晶系半導体」の一例である。非晶質シリコン層２は、ｎ型単結晶シリコン基板１の受光面上に形成され、水素を含有するとともに、約０．５ｎｍ〜約２ｎｍの厚みを有する実質的に真性のｉ型非晶質シリコン層２ａと、ｉ型非晶質シリコン層２ａ上に形成された約３．５ｎｍ〜約８ｎｍの厚みを有する実質的に真性のｉ型非晶質シリコン層２ｂと、ｉ型非晶質シリコン層２ｂ上に形成され、約２ｎｍ〜約８ｎｍの厚みを有するとともに、リン（Ｐ）がドープされたｎ型非晶質シリコン層２ｃとによって構成されている。なお、ｉ型非晶質シリコン層２ａは、本発明の「水素拡散抑制層」の一例であり、ｉ型非晶質シリコン層２ｂは、本発明の「第１非晶質半導体層」の一例である。また、ｎ型非晶質シリコン層２ｃは、本発明の「第２非晶質半導体層」の一例である。   In the photovoltaic device according to the first embodiment, as shown in FIG. 1, amorphous silicon is formed on the light receiving surface of an n-type single crystal silicon substrate 1 having a resistivity of about 1 Ω · cm and subjected to hydrogen treatment. The layer 2, the surface electrode 3 made of ITO (indium tin oxide), and the collector electrode 4 made of silver are sequentially formed. The n-type single crystal silicon substrate 1 is an example of the “crystal semiconductor” in the present invention. Amorphous silicon layer 2 is formed on the light-receiving surface of n-type single crystal silicon substrate 1, contains hydrogen, and has a substantially intrinsic i-type amorphous thickness of about 0.5 nm to about 2 nm. A silicon layer 2a, a substantially intrinsic i-type amorphous silicon layer 2b having a thickness of about 3.5 nm to about 8 nm formed on the i-type amorphous silicon layer 2a, and an i-type amorphous silicon The n-type amorphous silicon layer 2c is formed on the layer 2b and has a thickness of about 2 nm to about 8 nm and is doped with phosphorus (P). The i-type amorphous silicon layer 2a is an example of the “hydrogen diffusion suppressing layer” in the present invention, and the i-type amorphous silicon layer 2b is an example of the “first amorphous semiconductor layer” in the present invention. It is. The n-type amorphous silicon layer 2c is an example of the “second amorphous semiconductor layer” in the present invention.

ここで、第１実施形態では、図２に示すように、光入射側のｉ型非晶質シリコン層２ａは、ｉ型非晶質シリコン層２ｂの水素濃度よりも小さい水素濃度を有するように形成されている。すなわち、第１実施形態では、ｎ型単結晶シリコン基板１は、ｉ型非晶質シリコン層２ｂの水素濃度よりも低い水素濃度を有するｉ型非晶質シリコン層２ａに隣接するように配置されている。これに対して、図３に示した比較例の水素濃度プロファイルは、ｉ型非晶質シリコン層２ａを設けることなくｎ型単結晶シリコン基板１に隣接してｉ型非晶質シリコン層２ｂが設けられている比較例による光起電力装置の水素濃度プロファイルを示している。すなわち、比較例による光起電力装置では、ｎ型単結晶シリコン基板１は、水素濃度の高いｉ型非晶質シリコン層２ｂに直接隣接するように配置されている。図２および図３に示すように、第１実施形態による光起電力装置では、ｉ型非晶質シリコン層２ｂに隣接するようにｎ型単結晶シリコン基板１が配置される比較例（図３参照）による光起電力装置に比べて、ｎ型単結晶シリコン基板１の水素濃度と、ｎ型単結晶シリコン基板１に隣接する層の水素濃度との差を小さくすることが可能となるので、ｎ型単結晶シリコン基板１に隣接する層からｎ型単結晶シリコン基板１に不所望な量の水素が拡散するのを抑制することが可能となる。すなわち、ｉ型非晶質シリコン層２ａは、ｉ型非晶質シリコン層２ｂからｎ型単結晶シリコン基板１に不所望な量の水素が拡散するのを抑制する機能を有する。このように、第１実施形態による光起電力装置では、水素濃度差に起因する不所望な量の水素の拡散を抑制することが可能である。なお、第１実施形態による光起電力装置では、水素濃度差に起因する水素の拡散を抑制することができる一方、電界に起因する水素の移動（ドリフト）による拡散については抑制することができない。   Here, in the first embodiment, as shown in FIG. 2, the i-type amorphous silicon layer 2a on the light incident side has a hydrogen concentration lower than that of the i-type amorphous silicon layer 2b. Is formed. That is, in the first embodiment, the n-type single crystal silicon substrate 1 is disposed adjacent to the i-type amorphous silicon layer 2a having a hydrogen concentration lower than that of the i-type amorphous silicon layer 2b. ing. In contrast, the hydrogen concentration profile of the comparative example shown in FIG. 3 shows that the i-type amorphous silicon layer 2b is adjacent to the n-type single crystal silicon substrate 1 without providing the i-type amorphous silicon layer 2a. The hydrogen concentration profile of the photovoltaic apparatus by the comparative example provided is shown. That is, in the photovoltaic device according to the comparative example, the n-type single crystal silicon substrate 1 is disposed so as to be directly adjacent to the i-type amorphous silicon layer 2b having a high hydrogen concentration. As shown in FIGS. 2 and 3, in the photovoltaic device according to the first embodiment, the n-type single crystal silicon substrate 1 is arranged adjacent to the i-type amorphous silicon layer 2b (FIG. 3). Compared with the photovoltaic device by reference), the difference between the hydrogen concentration of the n-type single crystal silicon substrate 1 and the hydrogen concentration of the layer adjacent to the n-type single crystal silicon substrate 1 can be reduced. It is possible to suppress an undesired amount of hydrogen from diffusing into the n-type single crystal silicon substrate 1 from a layer adjacent to the n-type single crystal silicon substrate 1. That is, the i-type amorphous silicon layer 2 a has a function of suppressing an undesired amount of hydrogen from diffusing from the i-type amorphous silicon layer 2 b to the n-type single crystal silicon substrate 1. Thus, in the photovoltaic device according to the first embodiment, it is possible to suppress the diffusion of an undesired amount of hydrogen due to the difference in hydrogen concentration. In the photovoltaic device according to the first embodiment, hydrogen diffusion due to a hydrogen concentration difference can be suppressed, but diffusion due to hydrogen movement (drift) due to an electric field cannot be suppressed.

また、ｎ型単結晶シリコン基板１の裏面上には、図１に示すように、ｎ型単結晶シリコン基板１の裏面に近い方から順に、非晶質シリコン層５、ＩＴＯからなる裏面電極６、および、銀からなる集電極７が形成されている。非晶質シリコン層５は、ｎ型単結晶シリコン基板１の裏面上に形成された約１０ｎｍ〜約２０ｎｍの厚みを有する実質的に真性のｉ型非晶質シリコン層５ａと、ｉ型非晶質シリコン層５ａの裏面上に形成された約６ｎｍ〜約８０ｎｍの厚みを有するボロン（Ｂ）がドープされたｐ型非晶質シリコン層５ｂとによって構成されている。なお、ｉ型非晶質シリコン層５ａは、本発明の「第４非晶質半導体層」の一例であり、ｐ型非晶質シリコン層５ｂは、本発明の「第５非晶質半導体層」の一例である。そして、ｉ型非晶質シリコン層５ａ、ｐ型非晶質シリコン層５ｂおよび裏面電極６によって、いわゆるＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）構造が構成されている。   Further, on the back surface of the n-type single crystal silicon substrate 1, as shown in FIG. 1, an amorphous silicon layer 5 and a back electrode 6 made of ITO are sequentially formed from the side closer to the back surface of the n-type single crystal silicon substrate 1. And the collector electrode 7 which consists of silver is formed. The amorphous silicon layer 5 includes a substantially intrinsic i-type amorphous silicon layer 5a formed on the back surface of the n-type single crystal silicon substrate 1 and having a thickness of about 10 nm to about 20 nm, and an i-type amorphous silicon layer. P-type amorphous silicon layer 5b doped with boron (B) having a thickness of about 6 nm to about 80 nm formed on the back surface of porous silicon layer 5a. The i-type amorphous silicon layer 5a is an example of the “fourth amorphous semiconductor layer” in the present invention, and the p-type amorphous silicon layer 5b is the “fifth amorphous semiconductor layer” in the present invention. Is an example. The i-type amorphous silicon layer 5a, the p-type amorphous silicon layer 5b, and the back electrode 6 constitute a so-called BSF (Back Surface Field) structure.

図４は、図１に示した第１実施形態による光起電力装置のエネルギーバンドおよび電界領域を示した図である。図５は、比較例による光起電力装置のエネルギーバンドおよび電界領域を示した図である。次に、図２〜図５を参照して、第１実施形態による光起電力装置、および、比較例による光起電力装置の電界領域について説明する。   FIG. 4 is a diagram showing energy bands and electric field regions of the photovoltaic device according to the first embodiment shown in FIG. FIG. 5 is a diagram showing an energy band and an electric field region of the photovoltaic device according to the comparative example. Next, the electric field region of the photovoltaic device according to the first embodiment and the photovoltaic device according to the comparative example will be described with reference to FIGS.

第１実施形態による光起電力装置では、図２および図４に示すように、ｉ型非晶質シリコン層２ａ、ｉ型非晶質シリコン層２ｂおよびｉ型非晶質シリコン層５ａに電界（内蔵電界）が生じている。また、ｎ型単結晶シリコン基板１に直接隣接するようにｉ型非晶質シリコン層２ｂが配置される比較例による光起電力装置においても、図３および図５に示すように、ｉ型非晶質シリコン層２ｂおよびｉ型非晶質シリコン層５ａに電界が生じている。第１実施形態では、ｉ型非晶質シリコン層２ａによる電界により、ｉ型非晶質シリコン層２ａ中の水素（水素イオン）が、ｎ型単結晶シリコン基板１側に引っ張られて拡散されるとともに、比較例では、ｉ型非晶質シリコン層２ｂによる電界により、ｉ型非晶質シリコン層２ｂ中の水素（水素イオン）が、ｎ型単結晶シリコン基板１側に引っ張られて拡散される。しかし、第１実施形態による光起電力装置では、比較例による光起電力装置と異なり、水素濃度差に起因する不所望な量の水素の拡散を抑制することが可能であるので、ｎ型単結晶シリコン基板１に到達する水素の量を有効に減少させることが可能である。   In the photovoltaic device according to the first embodiment, as shown in FIGS. 2 and 4, an electric field (i.e., an i-type amorphous silicon layer 2a, an i-type amorphous silicon layer 2b, and an i-type amorphous silicon layer 5a). A built-in electric field). Also in the photovoltaic device according to the comparative example in which the i-type amorphous silicon layer 2b is arranged so as to be directly adjacent to the n-type single crystal silicon substrate 1, as shown in FIGS. An electric field is generated in the crystalline silicon layer 2b and the i-type amorphous silicon layer 5a. In the first embodiment, hydrogen (hydrogen ions) in the i-type amorphous silicon layer 2a is pulled and diffused to the n-type single crystal silicon substrate 1 side by an electric field generated by the i-type amorphous silicon layer 2a. At the same time, in the comparative example, hydrogen (hydrogen ions) in the i-type amorphous silicon layer 2b is pulled and diffused to the n-type single crystal silicon substrate 1 side by the electric field generated by the i-type amorphous silicon layer 2b. . However, unlike the photovoltaic device according to the comparative example, the photovoltaic device according to the first embodiment can suppress the diffusion of an undesirable amount of hydrogen due to the difference in hydrogen concentration. It is possible to effectively reduce the amount of hydrogen reaching the crystalline silicon substrate 1.

次に、図１を参照して、第１実施形態による光起電力装置の製造プロセスについて説明する。まず、図１に示すように、約１Ω・ｃｍの抵抗率を有するとともに、洗浄されたｎ型単結晶シリコン基板１を真空チャンバ（図示せず）内に設置した後、約２００℃以下の温度条件下で、ｎ型単結晶シリコン基板１を加熱することによって、ｎ型単結晶シリコン基板１の表面に付着した水分を極力除去する。これにより、ｎ型単結晶シリコン基板１の表面に付着した水分中の酸素がシリコンと結合して欠陥になるのが抑制される。   Next, a manufacturing process of the photovoltaic device according to the first embodiment will be described with reference to FIG. First, as shown in FIG. 1, the n-type single crystal silicon substrate 1 having a resistivity of about 1 Ω · cm is placed in a vacuum chamber (not shown), and then a temperature of about 200 ° C. or less. Under the conditions, the n-type single crystal silicon substrate 1 is heated to remove moisture attached to the surface of the n-type single crystal silicon substrate 1 as much as possible. Thereby, it is suppressed that the oxygen in the moisture adhering to the surface of the n-type single crystal silicon substrate 1 is bonded to silicon and becomes a defect.

次に、基板温度を約１７０℃に保持した状態で、水素（Ｈ２）ガスを導入するとともに、プラズマ放電を行うことによって、ｎ型単結晶シリコン基板１の上面を水素処理する。これにより、ｎ型単結晶シリコン基板１の上面がクリーニングされるとともに、ｎ型単結晶シリコン基板１の上面近傍に水素原子が吸着される。この吸着した水素原子によって、ｎ型単結晶シリコン基板１の上面の欠陥は終端されて不活性化される。 Next, while maintaining the substrate temperature at about 170 ° C., hydrogen (H 2 ) gas is introduced, and plasma discharge is performed to treat the upper surface of the n-type single crystal silicon substrate 1 with hydrogen. Thereby, the upper surface of n-type single crystal silicon substrate 1 is cleaned, and hydrogen atoms are adsorbed in the vicinity of the upper surface of n-type single crystal silicon substrate 1. Due to the adsorbed hydrogen atoms, the defects on the upper surface of the n-type single crystal silicon substrate 1 are terminated and inactivated.

この後、ＲＦプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ｎ型単結晶シリコン基板１の受光面上に、ｉ型非晶質シリコン層２ａ、ｉ型非晶質シリコン層２ｂおよびｎ型非晶質シリコン層２ｃを順次形成する。このｉ型非晶質シリコン層２ａ、ｉ型非晶質シリコン層２ｂおよびｎ型非晶質シリコン層２ｃの形成条件を以下の表１に示す。   Thereafter, the i-type amorphous silicon layer 2a, the i-type amorphous silicon layer 2b and the n-type non-crystalline layer are formed on the light-receiving surface of the n-type single crystal silicon substrate 1 by using an RF plasma CVD (Chemical Vapor Deposition) method. A crystalline silicon layer 2c is formed sequentially. The formation conditions of the i-type amorphous silicon layer 2a, i-type amorphous silicon layer 2b, and n-type amorphous silicon layer 2c are shown in Table 1 below.

Figure 0004711851
具体的には、ｎ型単結晶シリコン基板１の受光面上に、基板温度：約１９０℃、シラン（ＳｉＨ４）ガス流量：約４０ｓｃｃｍ、圧力：約２０Ｐａ、ＲＦパワー密度：約５ｍＷ／ｃｍ２〜約１５ｍＷ／ｃｍ２の条件下で、約０．５ｎｍ〜約２ｎｍの厚みを有するｉ型非晶質シリコン層２ａを形成する。
Figure 0004711851
 Specifically, on the light receiving surface of the n-type single crystal silicon substrate 1, the substrate temperature: about 190 ° C., the silane (SiH 4 ) gas flow rate: about 40 sccm, the pressure: about 20 Pa, the RF power density: about 5 mW / cm 2 An i-type amorphous silicon layer 2a having a thickness of about 0.5 nm to about 2 nm is formed under a condition of about 15 mW / cm 2 .

また、ｉ型非晶質シリコン層２ａ上に、基板温度：約１７０℃、シラン（ＳｉＨ４）ガス流量：約４０ｓｃｃｍ、圧力：約４０Ｐａ、ＲＦパワー密度：約８．３３ｍＷ／ｃｍ２の条件下で、約３．５ｎｍ〜約８ｎｍの厚みを有するｉ型非晶質シリコン層２ｂを形成する。なお、上記したように、ｉ型非晶質シリコン層２ａを形成する際の基板温度および圧力を、ｉ型非晶質シリコン層２ｂを形成する際の基板温度および圧力よりも低く設定することによって、ｉ型非晶質シリコン層２ａの水素濃度を、ｉ型非晶質シリコン層２ｂの水素濃度に比べて、低くすることが可能である。また、ＲＦパワー密度を低く設定することによっても、同様の効果が得られる。 On the i-type amorphous silicon layer 2a, the substrate temperature is about 170 ° C., the silane (SiH 4 ) gas flow rate is about 40 sccm, the pressure is about 40 Pa, and the RF power density is about 8.33 mW / cm 2 . The i-type amorphous silicon layer 2b having a thickness of about 3.5 nm to about 8 nm is formed. As described above, the substrate temperature and pressure when forming the i-type amorphous silicon layer 2a are set lower than the substrate temperature and pressure when forming the i-type amorphous silicon layer 2b. The hydrogen concentration of the i-type amorphous silicon layer 2a can be made lower than the hydrogen concentration of the i-type amorphous silicon layer 2b. The same effect can be obtained by setting the RF power density low.

また、ｉ型非晶質シリコン層２ｂ上に、基板温度：約１７０℃、水素（Ｈ２）ガス流量：０ｓｃｃｍ〜約１００ｓｃｃｍ、シラン（ＳｉＨ４）ガス流量：約４０ｓｃｃｍ、ホスフィン（ＰＨ３）／ＳｉＨ４（ＳｉＨ４に対するＰＨ３ガスの濃度：約１％）ガス流量：約４０ｓｃｃｍ、圧力：約４０Ｐａ、ＲＦパワー密度：約８．３３ｍＷ／ｃｍ２の条件下で、約２ｎｍ〜約８ｎｍの厚みを有するリン（Ｐ）がドープされたｎ型非晶質シリコン層２ｃを形成する。 Further, on the i-type amorphous silicon layer 2b, the substrate temperature: about 170 ° C., hydrogen (H 2 ) gas flow rate: 0 sccm to about 100 sccm, silane (SiH 4 ) gas flow rate: about 40 sccm, phosphine (PH 3 ) / SiH 4 (concentration of PH 3 gas with respect to SiH 4 : about 1%) Gas flow rate: about 40 sccm, pressure: about 40 Pa, RF power density: about 8.33 mW / cm 2 thickness of about 2 nm to about 8 nm An n-type amorphous silicon layer 2c doped with phosphorus (P) having n is formed.

次に、スパッタリング法を用いて、ｎ型非晶質シリコン層２ｃ上に、ＩＴＯ（酸化インジウム錫）からなる表面電極３を形成する。この後、スクリーン印刷法を用いて、表面電極３上の所定領域に、銀からなる集電極４を形成する。   Next, the surface electrode 3 made of ITO (indium tin oxide) is formed on the n-type amorphous silicon layer 2c by sputtering. Thereafter, the collector electrode 4 made of silver is formed in a predetermined region on the surface electrode 3 by using a screen printing method.

次に、ＲＦプラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１の裏面上に、ｉ型非晶質シリコン層５ａおよびｐ型非晶質シリコン層５ｂを順次形成する。このｉ型非晶質シリコン層５ａおよびｐ型非晶質シリコン層５ｂの形成条件を以下の表２に示す。   Next, an i-type amorphous silicon layer 5a and a p-type amorphous silicon layer 5b are sequentially formed on the back surface of the n-type single crystal silicon substrate 1 using an RF plasma CVD method. The conditions for forming the i-type amorphous silicon layer 5a and the p-type amorphous silicon layer 5b are shown in Table 2 below.

Figure 0004711851
具体的には、ｎ型単結晶シリコン基板１の裏面上に、基板温度：約１５０℃〜約１８０℃、水素（Ｈ２）ガス流量：０ｓｃｃｍ〜約１００ｓｃｃｍ、シラン（ＳｉＨ４）ガス流量：約４０ｓｃｃｍ、圧力：約４０Ｐａ〜約１２０Ｐａ、ＲＦパワー密度：約５ｍＷ／ｃｍ２〜約１５ｍＷ／ｃｍ２の条件下で、約１０ｎｍ〜約２０ｎｍの厚みを有するｉ型非晶質シリコン層５ａを形成する。
Figure 0004711851
 Specifically, the substrate temperature: about 150 ° C. to about 180 ° C., hydrogen (H 2 ) gas flow rate: 0 sccm to about 100 sccm, silane (SiH 4 ) gas flow rate: about on the back surface of the n-type single crystal silicon substrate 1. The i-type amorphous silicon layer 5a having a thickness of about 10 nm to about 20 nm is formed under the conditions of 40 sccm, pressure: about 40 Pa to about 120 Pa, and RF power density: about 5 mW / cm 2 to about 15 mW / cm 2. .

また、ｉ型非晶質シリコン層５ａの裏面上に、基板温度：約１５０℃〜約１８０℃、水素（Ｈ２）ガス流量：０ｓｃｃｍ〜約１００ｓｃｃｍ、シラン（ＳｉＨ４）ガス流量：約４０ｓｃｃｍ、ジボラン（Ｂ２Ｈ６）／Ｈ２（Ｈ２に対するＢ２Ｈ６ガスの濃度：約２％）ガス流量：約２０ｓｃｃｍ、圧力：約４０Ｐａ〜約１２０Ｐａ、ＲＦパワー密度：約５ｍＷ／ｃｍ２〜約１５ｍＷ／ｃｍ２の条件下で、約６ｎｍ〜約８０ｎｍの厚みを有するボロン（Ｂ）がドープされたｐ型非晶質シリコン層５ｂを形成する。 Further, on the back surface of the i-type amorphous silicon layer 5a, a substrate temperature: about 150 ° C. to about 180 ° C., a hydrogen (H 2 ) gas flow rate: 0 sccm to about 100 sccm, a silane (SiH 4 ) gas flow rate: about 40 sccm, Diborane (B 2 H 6 ) / H 2 (concentration of B 2 H 6 gas to H 2 : about 2%) Gas flow rate: about 20 sccm, pressure: about 40 Pa to about 120 Pa, RF power density: about 5 mW / cm 2 to Under the condition of about 15 mW / cm 2 , a p-type amorphous silicon layer 5b doped with boron (B) having a thickness of about 6 nm to about 80 nm is formed.

最後に、スパッタリング法を用いて、ｐ型非晶質シリコン層５ｂの裏面上に、ＩＴＯからなる裏面電極６を形成した後、裏面電極６上の所定領域に、銀からなる集電極７を形成する。このようにして、図１に示した第１実施形態による光起電力装置が形成される。   Finally, a back electrode 6 made of ITO is formed on the back surface of the p-type amorphous silicon layer 5b by sputtering, and then a collector electrode 7 made of silver is formed in a predetermined region on the back electrode 6. To do. In this way, the photovoltaic device according to the first embodiment shown in FIG. 1 is formed.

第１実施形態では、上記のように、ｎ型単結晶シリコン基板１とｉ型非晶質シリコン層２ｂとの間に、ｉ型非晶質シリコン層２ｂよりも水素濃度が低いｉ型非晶質シリコン層２ａを設けることによって、ｎ型単結晶シリコン基板１の水素濃度と、ｎ型単結晶シリコン基板１に隣接する層（ｉ型非晶質シリコン層２ａ）の水素濃度との差を小さくすることができるので、ｎ型単結晶シリコン基板１に隣接する層（ｉ型非晶質シリコン層２ａ）からｎ型単結晶シリコン基板１に不所望な量の水素が拡散するのを抑制することができる。これにより、ｎ型単結晶シリコン基板１のｉ型非晶質シリコン層２ａ近傍の欠陥密度が増加するのを抑制することができるので、ｎ型単結晶シリコン基板１内で光生成したキャリア（電子および正孔）がｎ型単結晶シリコン基板１のｉ型非晶質シリコン層２ａ近傍で再結合して消失するのを抑制することができる。その結果、光起電力装置の出力が低下するのを抑制することができる。   In the first embodiment, as described above, an i-type amorphous material having a hydrogen concentration lower than that of the i-type amorphous silicon layer 2b between the n-type single crystal silicon substrate 1 and the i-type amorphous silicon layer 2b. By providing the porous silicon layer 2a, the difference between the hydrogen concentration of the n-type single crystal silicon substrate 1 and the hydrogen concentration of the layer adjacent to the n-type single crystal silicon substrate 1 (i-type amorphous silicon layer 2a) is reduced. Therefore, the diffusion of an undesired amount of hydrogen from the layer adjacent to the n-type single crystal silicon substrate 1 (i-type amorphous silicon layer 2a) to the n-type single crystal silicon substrate 1 is suppressed. Can do. As a result, it is possible to suppress an increase in the defect density in the vicinity of the i-type amorphous silicon layer 2a of the n-type single crystal silicon substrate 1, so that the photons generated in the n-type single crystal silicon substrate 1 (electrons) And holes) can be suppressed from recombining and disappearing near the i-type amorphous silicon layer 2a of the n-type single crystal silicon substrate 1. As a result, it is possible to suppress a decrease in the output of the photovoltaic device.

（第２実施形態）
図６は、本発明の第２実施形態による光起電力装置の構造を示した断面図である。図７は、図６に示した第２実施形態による光起電力装置の水素濃度プロファイルを示した図である。図６および図７を参照して、この第２実施形態では、上記第１実施形態と異なり、ｎ型単結晶シリコン基板１とｉ型非晶質シリコン層２ｂとの間に、ｎ型非晶質シリコン層１２ａが配置される場合について説明する。 (Second Embodiment)
FIG. 6 is a sectional view showing the structure of the photovoltaic device according to the second embodiment of the present invention. FIG. 7 is a diagram showing a hydrogen concentration profile of the photovoltaic device according to the second embodiment shown in FIG. Referring to FIGS. 6 and 7, in the second embodiment, unlike the first embodiment, an n-type amorphous silicon is provided between n-type single crystal silicon substrate 1 and i-type amorphous silicon layer 2b. The case where the quality silicon layer 12a is disposed will be described.

第２実施形態による光起電力装置では、図６に示すように、約１Ω・ｃｍの抵抗率を有するとともに、水素処理されたｎ型単結晶シリコン基板１の受光面上に、非晶質シリコン層１２、ＩＴＯ（酸化インジウム錫）からなる表面電極３、および、銀からなる集電極４が順次形成されている。   In the photovoltaic device according to the second embodiment, as shown in FIG. 6, amorphous silicon is formed on the light-receiving surface of the n-type single crystal silicon substrate 1 having a resistivity of about 1 Ω · cm and subjected to hydrogen treatment. The layer 12, the surface electrode 3 made of ITO (indium tin oxide), and the collector electrode 4 made of silver are sequentially formed.

ここで、第２実施形態では、非晶質シリコン層１２は、ｎ型単結晶シリコン基板１の受光面上に形成された約１ｎｍの厚みを有するｎ型非晶質シリコン層１２ａと、ｎ型非晶質シリコン層１２ａ上に形成された約３．５ｎｍ〜約８ｎｍの厚みを有する実質的に真性のｉ型非晶質シリコン層２ｂと、ｉ型非晶質シリコン層２ｂ上に形成され、約２ｎｍ〜約８ｎｍの厚みを有するとともに、リン（Ｐ）がドープされたｎ型非晶質シリコン層２ｃとによって構成されている。なお、ｎ型非晶質シリコン層１２ａは、本発明の「水素拡散抑制層」および「第３非晶質半導体層」の一例である。   Here, in the second embodiment, the amorphous silicon layer 12 includes an n-type amorphous silicon layer 12a having a thickness of about 1 nm formed on the light receiving surface of the n-type single crystal silicon substrate 1, and an n-type. A substantially intrinsic i-type amorphous silicon layer 2b having a thickness of about 3.5 nm to about 8 nm formed on the amorphous silicon layer 12a, and an i-type amorphous silicon layer 2b; The n-type amorphous silicon layer 2c has a thickness of about 2 nm to about 8 nm and is doped with phosphorus (P). The n-type amorphous silicon layer 12a is an example of the “hydrogen diffusion suppression layer” and the “third amorphous semiconductor layer” in the present invention.

また、第２実施形態では、図７に示すように、光入射側のｎ型非晶質シリコン層１２ａは、ｉ型非晶質シリコン層２ｂの水素濃度と同程度の水素濃度を有するように形成されている。第２実施形態による光起電力装置のその他の構造は、上記第１実施形態と同様である。   In the second embodiment, as shown in FIG. 7, the n-type amorphous silicon layer 12a on the light incident side has a hydrogen concentration similar to the hydrogen concentration of the i-type amorphous silicon layer 2b. Is formed. Other structures of the photovoltaic device according to the second embodiment are the same as those of the first embodiment.

図８は、図６に示した第２実施形態による光起電力装置のエネルギーバンドおよび電界領域を示した図である。次に、図８を参照して、第２実施形態による光起電力装置の電界領域について説明する。   FIG. 8 is a diagram showing energy bands and electric field regions of the photovoltaic device according to the second embodiment shown in FIG. Next, an electric field region of the photovoltaic device according to the second embodiment will be described with reference to FIG.

第２実施形態による光起電力装置では、図８に示すように、ｉ型非晶質シリコン層２ｂおよびｉ型非晶質シリコン層５ａに電界が生じている。すなわち、第２実施形態による光起電力装置では、上記第１実施形態による光起電力装置、および、比較例による光起電力装置と異なり、ｎ型単結晶シリコン基板１の端面から電界が生じている領域（ｉ型非晶質シリコン層２ｂ）を遠ざけて配置することにより、ｎ型単結晶シリコン基板１の受光面側の隣接する層（ｎ型非晶質シリコン層１２ａ）には電界が生じないように構成している。これにより、第２実施形態による光起電力装置では、電界によりｎ型非晶質シリコン層１２ａの不所望な量の水素がｎ型単結晶シリコン基板１に移動（ドリフト）して拡散するのを抑制することが可能となる。すなわち、ｎ型非晶質シリコン層１２ａは、ｉ型非晶質シリコン層２ｂからｎ型単結晶シリコン基板１に不所望な量の水素が移動（ドリフト）して拡散するのを抑制する機能を有する。このように、第２実施形態による光起電力装置では、上記第１実施形態による光起電力装置と異なり、電界により水素が移動（ドリフト）して拡散するのを抑制することが可能である。これにより、ｎ型単結晶シリコン基板１に到達する水素の量を有効に減少させることが可能である。なお、第２実施形態による光起電力装置では、水素濃度差に起因する水素の拡散については抑制することができない。   In the photovoltaic device according to the second embodiment, as shown in FIG. 8, an electric field is generated in the i-type amorphous silicon layer 2b and the i-type amorphous silicon layer 5a. That is, in the photovoltaic device according to the second embodiment, an electric field is generated from the end face of the n-type single crystal silicon substrate 1 unlike the photovoltaic device according to the first embodiment and the photovoltaic device according to the comparative example. An electric field is generated in the adjacent layer (n-type amorphous silicon layer 12a) on the light-receiving surface side of the n-type single crystal silicon substrate 1 by disposing the region (i-type amorphous silicon layer 2b) away from each other. It is configured so that there is no. Thereby, in the photovoltaic device according to the second embodiment, an undesired amount of hydrogen in the n-type amorphous silicon layer 12a moves (drifts) and diffuses into the n-type single crystal silicon substrate 1 due to an electric field. It becomes possible to suppress. That is, the n-type amorphous silicon layer 12a has a function of suppressing an undesired amount of hydrogen from moving (drifting) and diffusing from the i-type amorphous silicon layer 2b to the n-type single crystal silicon substrate 1. Have. As described above, in the photovoltaic device according to the second embodiment, unlike the photovoltaic device according to the first embodiment, it is possible to suppress hydrogen from moving (drifting) and diffusing due to an electric field. Thereby, the amount of hydrogen reaching the n-type single crystal silicon substrate 1 can be effectively reduced. Note that in the photovoltaic device according to the second embodiment, hydrogen diffusion due to a difference in hydrogen concentration cannot be suppressed.

次に、図６を参照して、第２実施形態による光起電力装置の製造プロセスについて説明する。図６に示すように、ＲＦプラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１の受光面上に、約１ｎｍの厚みを有するｎ型非晶質シリコン層１２ａを形成する。このｎ型非晶質シリコン層１２ａの形成条件を以下の表３に示す。   Next, a manufacturing process of the photovoltaic device according to the second embodiment will be described with reference to FIG. As shown in FIG. 6, an n-type amorphous silicon layer 12a having a thickness of about 1 nm is formed on the light-receiving surface of the n-type single crystal silicon substrate 1 by using an RF plasma CVD method. The conditions for forming the n-type amorphous silicon layer 12a are shown in Table 3 below.

Figure 0004711851
上記表３に示すように、ｎ型非晶質シリコン層１２ａを形成する際には、基板温度：約１７０℃、水素（Ｈ２）ガス流量：０ｓｃｃｍ〜約１００ｓｃｃｍ、シラン（ＳｉＨ４）ガス流量：約７６ｓｃｃｍ、ホスフィン（ＰＨ３）／ＳｉＨ４（ＳｉＨ４に対するＰＨ３ガスの濃度：約１％）ガス流量：約４０ｓｃｃｍ、圧力：約４０Ｐａ、ＲＦパワー密度：約８．３３ｍＷ／ｃｍ２の条件下で形成する。第２実施形態による光起電力装置のその他の製造プロセスは、上記第１実施形態と同様である。
Figure 0004711851
 As shown in Table 3, when the n-type amorphous silicon layer 12a is formed, the substrate temperature: about 170 ° C., the hydrogen (H 2 ) gas flow rate: 0 sccm to about 100 sccm, and the silane (SiH 4 ) gas flow rate. : About 76 sccm, phosphine (PH 3 ) / SiH 4 (PH 3 gas concentration with respect to SiH 4 : about 1%) gas flow rate: about 40 sccm, pressure: about 40 Pa, RF power density: about 8.33 mW / cm 2 Form below. Other manufacturing processes of the photovoltaic device according to the second embodiment are the same as those of the first embodiment.

第２実施形態では、上記のように、ｎ型単結晶シリコン基板１とｉ型非晶質シリコン層２ｂとの間に、電界が生じないｎ型非晶質シリコン層１２ａを設けることによって、電界によりｎ型非晶質シリコン層１２ａの不所望な量の水素がｎ型単結晶シリコン基板１に移動（ドリフト）して拡散するのを抑制することができるので、ｎ型単結晶シリコン基板１のｉ型非晶質シリコン層１２ａ近傍の欠陥密度が増加するのを抑制することができる。これにより、ｎ型単結晶シリコン基板１内で光生成したキャリア（電子および正孔）がｎ型単結晶シリコン基板１のｉ型非晶質シリコン層１２ａ近傍で再結合して消失するのを抑制することができるので、光起電力装置の出力が低下するのを抑制することができる。   In the second embodiment, as described above, by providing the n-type amorphous silicon layer 12a that does not generate an electric field between the n-type single crystal silicon substrate 1 and the i-type amorphous silicon layer 2b, Can suppress an undesired amount of hydrogen in the n-type amorphous silicon layer 12a from moving (drifting) to the n-type single crystal silicon substrate 1 and diffusing. An increase in the defect density near the i-type amorphous silicon layer 12a can be suppressed. This suppresses the disappearance of the carriers (electrons and holes) photogenerated in the n-type single crystal silicon substrate 1 by recombination near the i-type amorphous silicon layer 12a of the n-type single crystal silicon substrate 1. Therefore, it is possible to suppress a decrease in the output of the photovoltaic device.

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。   The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.

次に、第１および第２実施形態による光起電力装置の効果を確認するために行った実験について説明する。   Next, experiments conducted to confirm the effects of the photovoltaic devices according to the first and second embodiments will be described.

この実験では、第１および第２実施形態にそれぞれ対応する実施例１および実施例２による試料と、図３および図５に示した比較例に対応する比較例１による試料とを作製するとともに、それらの作製した試料について出力特性を測定した。   In this experiment, a sample according to Example 1 and Example 2 corresponding to the first and second embodiments, respectively, and a sample according to Comparative Example 1 corresponding to the comparative example shown in FIG. 3 and FIG. The output characteristics of these prepared samples were measured.

実施例１による試料は、上記第１実施形態による光起電力装置と同様の製造プロセスを用いて、上記第１実施形態による光起電力装置と同様の構造に作製した。また、実施例２による試料は、上記第２実施形態による光起電力装置と同様の製造プロセスを用いて、上記第２実施形態による光起電力装置と同様の構造に作製した。また、比較例１による試料は、上記比較例と同様、第１および第２実施形態と異なり、ｎ型単結晶シリコン基板１の受光面上にｉ型非晶質シリコン層２ａやｎ型非晶質シリコン層１２ａを形成せずに、ｉ型非晶質シリコン層２ｂおよびｎ型非晶質シリコン層２ｃを順次形成する構造とした。なお、比較例１による試料のその他の構造および製造プロセスは、上記第１および第２実施形態による光起電力装置と同様である。   The sample according to Example 1 was manufactured in the same structure as the photovoltaic device according to the first embodiment by using the same manufacturing process as that of the photovoltaic device according to the first embodiment. The sample according to Example 2 was manufactured in the same structure as that of the photovoltaic device according to the second embodiment by using the same manufacturing process as that of the photovoltaic device according to the second embodiment. Further, unlike the first and second embodiments, the sample according to Comparative Example 1 differs from the first and second embodiments in that the i-type amorphous silicon layer 2a and the n-type amorphous material are formed on the light receiving surface of the n-type single crystal silicon substrate 1. The i-type amorphous silicon layer 2b and the n-type amorphous silicon layer 2c are sequentially formed without forming the porous silicon layer 12a. The other structure and manufacturing process of the sample according to Comparative Example 1 are the same as those of the photovoltaic device according to the first and second embodiments.

これらの試料について、アニール（熱処理）前後における開放電圧（Ｖｏｃ）、短絡電流（Ｉｓｃ）、曲線因子（Ｆ．Ｆ．）およびセル出力（Ｐｍａｘ）をそれぞれ測定するとともに、アニール前後における開放電圧（Ｖｏｃ）、短絡電流（Ｉｓｃ）、曲線因子（Ｆ．Ｆ．）およびセル出力（Ｐｍａｘ）の変化率を算出した。その結果を以下の表４に示す。なお、試料のアニールは、大気中において、約２８０℃の温度で約３時間行った。   For these samples, the open circuit voltage (Voc), short circuit current (Isc), fill factor (FF), and cell output (Pmax) before and after annealing (heat treatment) were measured, and the open circuit voltage (Voc) before and after annealing. ), Short circuit current (Isc), fill factor (FF), and cell output (Pmax) change rate. The results are shown in Table 4 below. The sample was annealed in the air at a temperature of about 280 ° C. for about 3 hours.

Figure 0004711851
上記表４を参照して、実施例１による試料では、開放電圧（Ｖｏｃ）の変化率（−０．５７％）の絶対値およびセル出力（Ｐｍａｘ）の変化率（−２．１９％）の絶対値が、比較例１による試料の開放電圧（Ｖｏｃ）の変化率（−０．９９％）の絶対値およびセル出力（Ｐｍａｘ）の変化率（−２．６１％）の絶対値に比べて小さくなることが判明した。これは、実施例１による試料では、比較例１による試料に比べて、開放電圧（Ｖｏｃ）およびセル出力（Ｐｍａｘ）が、アニールにより低下しにくいことを意味する。なお、実施例１による試料の短絡電流（Ｉｓｃ）の変化率（−０．２１％）の絶対値および曲線因子（Ｆ．Ｆ．）の変化率（−１．４３％）の絶対値は、比較例１による試料の短絡電流（Ｉｓｃ）の変化率（−０．２１％）の絶対値および曲線因子（Ｆ．Ｆ．）の変化率（−１．４３％）の絶対値と同じであった。また、実施例２による試料では、開放電圧（Ｖｏｃ）の変化率（−０．２８％）の絶対値、曲線因子（Ｆ．Ｆ．）の変化率（−１．０４％）の絶対値およびセル出力（Ｐｍａｘ）の変化率（−１．６８％）の絶対値が、実施例１による試料の開放電圧（Ｖｏｃ）の変化率（−０．５７％）の絶対値、曲線因子（Ｆ．Ｆ．）の変化率（−１．４３％）の絶対値、セル出力（Ｐｍａｘ）の変化率（−２．１９％）の絶対値、および、比較例１による試料の開放電圧（Ｖｏｃ）の変化率（−０．９９％）の絶対値、曲線因子（Ｆ．Ｆ．）の変化率（−１．４３％）の絶対値およびセル出力（Ｐｍａｘ）の変化率（−２．６１％）の絶対値に比べて小さくなることが判明した。これは、実施例２による試料では、実施例１および比較例１による試料に比べて、開放電圧（Ｖｏｃ）、曲線因子（Ｆ．Ｆ．）およびセル出力（Ｐｍａｘ）が、アニールにより低下しにくいことを意味する。
Figure 0004711851
 Referring to Table 4 above, in the sample according to Example 1, the absolute value of the change rate (−0.57%) of the open circuit voltage (Voc) and the change rate (−2.19%) of the cell output (Pmax) The absolute value is compared with the absolute value of the change rate (−0.99%) of the open circuit voltage (Voc) and the absolute value of the change rate (−2.61%) of the cell output (Pmax) according to Comparative Example 1. It turned out to be smaller. This means that the open circuit voltage (Voc) and the cell output (Pmax) are less likely to be reduced by annealing in the sample according to Example 1 than in the sample according to Comparative Example 1. The absolute value of the change rate (−0.21%) of the short-circuit current (Isc) of the sample according to Example 1 and the absolute value of the change rate (−1.43%) of the fill factor (FF) are: The absolute value of the change rate (−0.21%) of the short-circuit current (Isc) of the sample according to Comparative Example 1 and the absolute value of the change rate (−1.43%) of the fill factor (FF) were the same. It was. In the sample according to Example 2, the absolute value of the change rate (−0.28%) of the open circuit voltage (Voc), the absolute value of the change rate (−1.04%) of the fill factor (FF), and The absolute value of the rate of change (−1.68%) of the cell output (Pmax) is the absolute value of the rate of change (−0.57%) of the open circuit voltage (Voc) of the sample according to Example 1, and the fill factor (F. F.) absolute value of change rate (−1.43%), absolute value of change rate (−2.19%) of cell output (Pmax), and open circuit voltage (Voc) of the sample according to Comparative Example 1 Absolute value of rate of change (−0.99%), absolute value of rate of change of fill factor (FF) (−1.43%) and rate of change of cell output (Pmax) (−2.61%) It was found to be smaller than the absolute value of. This is because the open-circuit voltage (Voc), fill factor (FF), and cell output (Pmax) are less likely to be reduced by annealing in the sample according to Example 2 than in the sample according to Example 1 and Comparative Example 1. Means that.

上記のように、実施例１および２による試料のアニール前後におけるセル出力（Ｐｍａｘ）の変化率を比較例１による試料に比べて小さくすることができたのは、以下の理由によるものと考えられる。すなわち、実施例１による試料では、ｎ型単結晶シリコン基板１とｉ型非晶質シリコン層２ｂとの間に、ｉ型非晶質シリコン層２ｂよりも水素濃度が低いｉ型非晶質シリコン層２ａを設けることによって、ｎ型単結晶シリコン基板１の水素濃度と、ｎ型単結晶シリコン基板１に隣接する層（ｉ型非晶質シリコン層２ａ）の水素濃度との差を、比較例１による試料に比べて小さくすることができるので、ｎ型単結晶シリコン基板１に隣接する層（ｉ型非晶質シリコン層２ａ）から不所望な量の水素が拡散するのを抑制することができたと考えられる。また、実施例２による試料では、ｎ型単結晶シリコン基板１とｉ型非晶質シリコン層２ｂとの間に、電界が生じないｎ型非晶質シリコン層１２ａを設けることによって、ｎ型単結晶シリコン基板１に隣接するｉ型非晶質シリコン層２ｂに電圧が生じている比較例１による試料と異なり、電界によりｎ型非晶質シリコン層１２ａの不所望な量の水素がｎ型単結晶シリコン基板１に移動（ドリフト）して拡散するのを抑制することができたと考えられる。これらにより、実施例１および２による試料では、ｎ型単結晶シリコン基板１のｉ型非晶質シリコン層２ｂ側の界面近傍の欠陥密度が増加するのを抑制することができるので、ｎ型単結晶シリコン基板１内で光生成したキャリア（電子および正孔）がｎ型単結晶シリコン基板１のｉ型非晶質シリコン層２ｂ側の界面近傍で再結合して消失するのを抑制することができ、その結果、光起電力装置の出力が低下するのを抑制することができたと考えられる。   As described above, the reason why the cell output (Pmax) change rate before and after annealing of the samples according to Examples 1 and 2 was smaller than that of the sample according to Comparative Example 1 is considered to be as follows. . That is, in the sample according to Example 1, i-type amorphous silicon having a lower hydrogen concentration than the i-type amorphous silicon layer 2b between the n-type single crystal silicon substrate 1 and the i-type amorphous silicon layer 2b. By providing the layer 2a, the difference between the hydrogen concentration of the n-type single crystal silicon substrate 1 and the hydrogen concentration of the layer adjacent to the n-type single crystal silicon substrate 1 (i-type amorphous silicon layer 2a) was compared. 1 can suppress the diffusion of an undesired amount of hydrogen from a layer adjacent to the n-type single crystal silicon substrate 1 (i-type amorphous silicon layer 2a). It is thought that it was made. In the sample according to Example 2, an n-type single crystal silicon layer 12a that does not generate an electric field is provided between the n-type single crystal silicon substrate 1 and the i-type amorphous silicon layer 2b. Unlike the sample according to Comparative Example 1 in which voltage is generated in the i-type amorphous silicon layer 2b adjacent to the crystalline silicon substrate 1, an undesired amount of hydrogen in the n-type amorphous silicon layer 12a is caused to be n-type by the electric field. It is thought that it was possible to suppress movement (drift) and diffusion to the crystalline silicon substrate 1. As a result, in the samples according to Examples 1 and 2, it is possible to suppress an increase in the defect density in the vicinity of the interface on the i-type amorphous silicon layer 2b side of the n-type single crystal silicon substrate 1, so that the n-type single crystal It is possible to suppress disappearance of carriers (electrons and holes) photogenerated in the crystalline silicon substrate 1 by recombination near the interface on the i-type amorphous silicon layer 2b side of the n-type single crystal silicon substrate 1. As a result, it is considered that the output of the photovoltaic device can be suppressed from decreasing.

なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiments and examples disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments and examples but by the scope of claims for patent, and includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第１および第２実施形態では、ｎ型単結晶シリコン基板の受光面上に、ｉ型非晶質シリコン層を介してｎ型非晶質シリコン層を形成するとともに、ｎ型単結晶シリコン基板の裏面上に、ｉ型非晶質シリコン層を介してｐ型非晶質シリコン層を形成した例について示したが、本発明はこれに限らず、ｐ型単結晶シリコン基板の受光面上に、ｉ型非晶質シリコン層を介してｎ型非晶質シリコン層またはｐ型非晶質シリコン層を形成するとともに、ｐ型単結晶シリコン基板の裏面上に、ｉ型非晶質シリコン層を介してｐ型非晶質シリコン層またはｎ型非晶質シリコン層を形成してもよい。この場合、ｐ型単結晶シリコン基板の受光面と、ｉ型非晶質シリコン層との間に、水素濃度の低いｉ型非晶質シリコン層、または、ｎ型非晶質シリコン層を設けるのが好ましい。   For example, in the first and second embodiments, an n-type amorphous silicon layer is formed on the light-receiving surface of an n-type single crystal silicon substrate via an i-type amorphous silicon layer, and an n-type single crystal is formed. Although an example in which a p-type amorphous silicon layer is formed on the back surface of a silicon substrate via an i-type amorphous silicon layer has been shown, the present invention is not limited to this, and the light-receiving surface of a p-type single crystal silicon substrate An n-type amorphous silicon layer or a p-type amorphous silicon layer is formed on the i-type amorphous silicon layer, and an i-type amorphous silicon layer is formed on the back surface of the p-type single crystal silicon substrate. A p-type amorphous silicon layer or an n-type amorphous silicon layer may be formed through the layer. In this case, an i-type amorphous silicon layer or an n-type amorphous silicon layer having a low hydrogen concentration is provided between the light-receiving surface of the p-type single crystal silicon substrate and the i-type amorphous silicon layer. Is preferred.

また、上記第１および第２実施形態では、ｎ型単結晶シリコン基板の受光面側であるｎ側のみに水素拡散抑制層を設けた例について示したが、本発明はこれに限らず、ｎ型単結晶シリコン基板のｎ側およびｐ側の両方またはｐ側のみに水素拡散抑制層を設けてもよい。   In the first and second embodiments, the example in which the hydrogen diffusion suppression layer is provided only on the n-side that is the light-receiving surface side of the n-type single crystal silicon substrate has been described. However, the present invention is not limited thereto, and n A hydrogen diffusion suppression layer may be provided on both the n side and the p side of the type single crystal silicon substrate or only on the p side.

また、上記第１実施形態では、低い水素濃度を有するｉ型非晶質シリコン層（水素拡散抑制層）を約０．５ｎｍ〜約２ｎｍの厚みに形成した例について示したが、本発明はこれに限らず、ｉ型非晶質シリコン層を約０．５ｎｍよりも小さい厚みに形成してもよいし、約２ｎｍよりも大きい厚みに形成してもよい。なお、低い水素濃度を有するｉ型非晶質シリコン層（水素拡散抑制層）を約２ｎｍよりも大きい厚みに形成する場合は、ｉ型非晶質シリコン層のバンドギャップが小さくなり光の吸収損失が増加するのを抑制するために、ｉ型非晶質シリコン層にフッ素、酸素、炭素および窒素の少なくともいずれか１つを含有させればよい。この場合、フッ素原子、酸素原子、炭素原子および窒素原子は水素原子に比べて大きいので、ｉ型非晶質シリコン層からｎ型単結晶シリコン基板にフッ素、酸素、炭素および窒素が拡散するのを抑制しながら、ｉ型非晶質シリコン層のバンドギャップを大きくすることができる。   In the first embodiment, the i-type amorphous silicon layer (hydrogen diffusion suppression layer) having a low hydrogen concentration is formed to have a thickness of about 0.5 nm to about 2 nm. However, the i-type amorphous silicon layer may be formed to a thickness smaller than about 0.5 nm, or a thickness larger than about 2 nm. Note that when the i-type amorphous silicon layer (hydrogen diffusion suppression layer) having a low hydrogen concentration is formed to a thickness larger than about 2 nm, the band gap of the i-type amorphous silicon layer is reduced and the light absorption loss is reduced. In order to suppress the increase in the amount of hydrogen, the i-type amorphous silicon layer may contain at least one of fluorine, oxygen, carbon, and nitrogen. In this case, fluorine atoms, oxygen atoms, carbon atoms, and nitrogen atoms are larger than hydrogen atoms, so that fluorine, oxygen, carbon, and nitrogen diffuse from the i-type amorphous silicon layer to the n-type single crystal silicon substrate. While suppressing, the band gap of the i-type amorphous silicon layer can be increased.

また、上記第１実施形態では、ｎ型単結晶シリコン基板とｉ型非晶質シリコン層２ｂとの間に低い水素濃度を有するｉ型非晶質シリコン層（水素拡散抑制層）２ａを設けることによって、水素濃度差により不所望な量の水素が拡散するのを抑制するとともに、上記第２実施形態では、ｎ型単結晶シリコン基板とｉ型非晶質シリコン層２ｂとの間に電界が生じないｎ型非晶質シリコン層（水素拡散抑制層）１２ａを設けることによって、電界により不所望な量の水素が移動（ドリフト）して拡散するのを抑制する例について示したが、本発明はこれに限らず、ｎ型単結晶シリコン基板とｉ型非晶質シリコン層２ｂとの間に低い水素濃度を有するとともに、電界が生じないｎ型非晶質シリコン層を設けることによって、水素濃度差および電界の両方に起因する不所望な量の水素の拡散を抑制してもよい。このように構成すれば、より有効にｎ型単結晶シリコン基板への不所望な量の水素の拡散を抑制することができる。   In the first embodiment, the i-type amorphous silicon layer (hydrogen diffusion suppression layer) 2a having a low hydrogen concentration is provided between the n-type single crystal silicon substrate and the i-type amorphous silicon layer 2b. Suppresses the diffusion of an undesired amount of hydrogen due to the difference in hydrogen concentration, and in the second embodiment, an electric field is generated between the n-type single crystal silicon substrate and the i-type amorphous silicon layer 2b. Although an example in which an undesired amount of hydrogen moves (drifts) due to an electric field is suppressed by being provided with no n-type amorphous silicon layer (hydrogen diffusion suppression layer) 12a has been shown, However, the present invention is not limited to this, and by providing an n-type amorphous silicon layer having a low hydrogen concentration and no electric field between the n-type single crystal silicon substrate and the i-type amorphous silicon layer 2b, And both electric fields It may inhibit the diffusion of hydrogen undesired amounts due to. With this configuration, it is possible to more effectively suppress the diffusion of an undesirable amount of hydrogen into the n-type single crystal silicon substrate.

また、上記第１および第２実施形態では、ｎ型単結晶シリコン基板の受光面側の層を形成した後に裏面側の層を形成した例について示したが、本発明はこれに限らず、ｎ型単結晶シリコン基板の裏面側の層を形成した後に受光面側の層を形成してもよい。   In the first and second embodiments, the example in which the back surface layer is formed after the light receiving surface layer of the n-type single crystal silicon substrate is formed has been described. However, the present invention is not limited to this, and n The light receiving surface side layer may be formed after forming the back surface side layer of the single crystal silicon substrate.

本発明の第１実施形態による光起電力装置の構造を示した断面図である。It is sectional drawing which showed the structure of the photovoltaic apparatus by 1st Embodiment of this invention. 図１に示した第１実施形態による光起電力装置の水素濃度プロファイルを示した図である。It is the figure which showed the hydrogen concentration profile of the photovoltaic apparatus by 1st Embodiment shown in FIG. 比較例による光起電力装置の水素濃度プロファイルを示した図である。It is the figure which showed the hydrogen concentration profile of the photovoltaic apparatus by a comparative example. 図１に示した第１実施形態による光起電力装置のエネルギーバンドおよび電界領域を示した図である。It is the figure which showed the energy band and electric field area | region of the photovoltaic apparatus by 1st Embodiment shown in FIG. 比較例による光起電力装置のエネルギーバンドおよび電界領域を示した図である。It is the figure which showed the energy band and electric field area | region of the photovoltaic apparatus by a comparative example. 本発明の第２実施形態による光起電力装置の構造を示した断面図である。It is sectional drawing which showed the structure of the photovoltaic apparatus by 2nd Embodiment of this invention. 図６に示した第２実施形態による光起電力装置の水素濃度プロファイルを示した図である。It is the figure which showed the hydrogen concentration profile of the photovoltaic apparatus by 2nd Embodiment shown in FIG. 図６に示した第２実施形態による光起電力装置のエネルギーバンドおよび電界領域を示した図である。It is the figure which showed the energy band and electric field area | region of the photovoltaic apparatus by 2nd Embodiment shown in FIG.

符号の説明Explanation of symbols

１ ｎ型単結晶シリコン基板（結晶系半導体）
２ａ ｉ型非晶質シリコン層（水素拡散抑制層）
２ｂ ｉ型非晶質シリコン層（第１非晶質半導体層）
２ｃ ｎ型非晶質シリコン層（第２非晶質半導体層）
５ａ ｉ型非晶質シリコン層（第４非晶質半導体層）
５ｂ ｐ型非晶質シリコン層（第５非晶質半導体層）
１２ａ ｎ型非晶質シリコン層（水素拡散抑制層、第３非晶質半導体層） 1 n-type single crystal silicon substrate (crystalline semiconductor)
2a i-type amorphous silicon layer (hydrogen diffusion suppression layer)
2b i-type amorphous silicon layer (first amorphous semiconductor layer)
2c n-type amorphous silicon layer (second amorphous semiconductor layer)
5a i-type amorphous silicon layer (fourth amorphous semiconductor layer)
5b p-type amorphous silicon layer (fifth amorphous semiconductor layer)
12a n-type amorphous silicon layer (hydrogen diffusion suppression layer, third amorphous semiconductor layer)

Claims (3)

第１導電型を有する結晶系半導体と、
前記結晶系半導体の表面上に形成され、水素を含有するとともに、実質的に真性の第１非晶質半導体層と、
前記第１非晶質半導体層の表面上に形成された第２非晶質半導体層と、
前記結晶系半導体と前記第１非晶質半導体層との間に配置され、前記第１非晶質半導体層から前記結晶系半導体に前記水素が拡散するのを抑制する機能を有する水素拡散抑制層とを備え、
前記水素拡散抑制層は、前記結晶系半導体と同じ第１導電型の第３非晶質半導体層を含む、光起電力装置。 A crystalline semiconductor having a first conductivity type ;
A first amorphous semiconductor layer formed on the surface of the crystalline semiconductor and containing hydrogen and substantially intrinsic;
A second amorphous semiconductor layer formed on the surface of the first amorphous semiconductor layer;
A hydrogen diffusion suppression layer disposed between the crystalline semiconductor and the first amorphous semiconductor layer and having a function of suppressing diffusion of the hydrogen from the first amorphous semiconductor layer to the crystalline semiconductor for example Bei the door,
The hydrogen diffusion suppression layer is a photovoltaic device including a third amorphous semiconductor layer of the same first conductivity type as the crystalline semiconductor . 前記第２非晶質半導体層は、前記結晶系半導体と同じ第１導電型である、請求項１に記載の光起電力装置。 Before Stories second amorphous semiconductor layer, the same first conductivity type as said crystalline semiconductor photovoltaic device according to claim 1. 前記結晶系半導体の前記第１非晶質半導体層が形成された側とは反対側の表面上に形成されるとともに、実質的に真性の第４非晶質半導体層と、
前記第４非晶質半導体層の表面上に形成された第５非晶質半導体層とをさらに備え、
前記第２非晶質半導体層は、前記結晶系半導体と同じ第１導電型であり、
前記第５非晶質半導体層は、前記結晶系半導体と異なる第２導電型である、請求項１または２に記載の光起電力装置。 A substantially intrinsic fourth amorphous semiconductor layer formed on a surface of the crystalline semiconductor opposite to the side on which the first amorphous semiconductor layer is formed;
A fifth amorphous semiconductor layer formed on the surface of the fourth amorphous semiconductor layer,
Before Stories second amorphous semiconductor layer, the same first conductivity type as said crystalline semiconductor,
3. The photovoltaic device according to claim 1, wherein the fifth amorphous semiconductor layer has a second conductivity type different from that of the crystalline semiconductor.
JP2006047656A 2006-02-24 2006-02-24 Photovoltaic device Expired - Fee Related JP4711851B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006047656A JP4711851B2 (en) 2006-02-24 2006-02-24 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006047656A JP4711851B2 (en) 2006-02-24 2006-02-24 Photovoltaic device

Publications (2)

Publication Number Publication Date
JP2007227692A JP2007227692A (en) 2007-09-06
JP4711851B2 true JP4711851B2 (en) 2011-06-29

Family

ID=38549195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006047656A Expired - Fee Related JP4711851B2 (en) 2006-02-24 2006-02-24 Photovoltaic device

Country Status (1)

Country Link
JP (1) JP4711851B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5351628B2 (en) * 2009-06-22 2013-11-27 株式会社カネカ Crystalline silicon solar cell
JP5484950B2 (en) * 2010-02-23 2014-05-07 三洋電機株式会社 Solar cell
US20140238476A1 (en) * 2011-10-27 2014-08-28 Mitsubishi Electric Corporation Photoelectric conversion device and manufacturing method thereof, and photoelectric conversion module
DE102012104289A1 (en) * 2012-05-16 2013-11-21 Roth & Rau Ag Heterocontact solar cell and process for its preparation
TWI496300B (en) * 2014-12-31 2015-08-11 Neo Solar Power Corp Solar cell with heterojunction and manufacturing method thereof
JP7221276B2 (en) * 2018-03-23 2023-02-13 株式会社カネカ SOLAR CELL MANUFACTURING METHOD AND SOLAR CELL

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076409A (en) * 2000-09-05 2002-03-15 Sanyo Electric Co Ltd Photovoltaic device
JP2004296551A (en) * 2003-03-25 2004-10-21 Sanyo Electric Co Ltd Photovoltaic element
JP2004304160A (en) * 2003-03-20 2004-10-28 Sanyo Electric Co Ltd Photovoltaic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076409A (en) * 2000-09-05 2002-03-15 Sanyo Electric Co Ltd Photovoltaic device
JP2004304160A (en) * 2003-03-20 2004-10-28 Sanyo Electric Co Ltd Photovoltaic device
JP2004296551A (en) * 2003-03-25 2004-10-21 Sanyo Electric Co Ltd Photovoltaic element

Also Published As

Publication number Publication date
JP2007227692A (en) 2007-09-06

Similar Documents

Publication Publication Date Title
JP3926800B2 (en) Manufacturing method of tandem type thin film photoelectric conversion device
JP4171428B2 (en) Photovoltaic device
EP2624307B1 (en) Method for manufacturing photoelectric conversion device
JP5526461B2 (en) Photovoltaic device
KR101019273B1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
JP5285651B2 (en) Manufacturing method of solar cell
US20090020154A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
US8124502B2 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
JP2010239139A (en) Photovoltaic device
JP4711851B2 (en) Photovoltaic device
KR20110086833A (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
EP2822042B1 (en) Photovoltaic device
JP2006128630A (en) Photovoltaic device
JP4215697B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2013162028A (en) Method for forming amorphous silicon film
JP2012253091A (en) Photovoltaic device and method for manufacturing the same
JP5770294B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2005159320A (en) Solar cell and manufacturing method for the same
JP2008270572A (en) Manufacturing method of photovoltaic element
JP5398772B2 (en) Photovoltaic device, manufacturing method thereof, and photovoltaic module
TW202337041A (en) Solar cell and method for forming the same
EP2180531A1 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
JP2015060884A (en) Solar cell and method of manufacturing the same
JP2004289188A (en) Process for fabricating photoelectric conversion element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

R151 Written notification of patent or utility model registration

Ref document number: 4711851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees