JP4701761B2 - セラミック多層基板およびそれを用いたパワーアンプモジュール - Google Patents
セラミック多層基板およびそれを用いたパワーアンプモジュール Download PDFInfo
- Publication number
- JP4701761B2 JP4701761B2 JP2005072531A JP2005072531A JP4701761B2 JP 4701761 B2 JP4701761 B2 JP 4701761B2 JP 2005072531 A JP2005072531 A JP 2005072531A JP 2005072531 A JP2005072531 A JP 2005072531A JP 4701761 B2 JP4701761 B2 JP 4701761B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- ceramic
- silver
- multilayer substrate
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
以下、本発明の実施の形態1におけるセラミック多層基板およびそれを用いたパワーアンプモジュールについて、図面を参照しながら説明する。
以下、本発明の実施例1におけるセラミック多層基板について説明する。
以下、本発明の実施例2におけるセラミック多層基板について説明する。
以下、本発明の実施例3におけるセラミック多層基板について説明する。
以下、本発明の実施例4におけるセラミック多層基板について説明する。
以下、本発明の実施例5におけるセラミック多層基板について説明する。
以下、本発明の実施例6ではセラミック多層基板201を用いたパワーアンプモジュールについて説明する。
102 ビア電極
103 配線電極
104 積層体
105 コンデンサ
106 表層電極
107 コイル
201 セラミック多層基板
202 無機酸化物層
205 パワーアンプ
206 パワーアンプモジュール
401 積層共振器
402 共振器電極
403 無機酸化物層
404 取り出し電極
405 シールド電極
406 ネットワークアナライザ
407 コンデンサ
Claims (6)
- 無機酸化物層と、銀を主成分とする電極層を交互に積層し、940℃以下の温度で一体焼成することにより作製したセラミック多層基板において、
前記無機酸化物層はセラミック組成物からなり、
前記セラミック組成物の副成分に酸化銅、酸化銀、酸化ニオブおよび酸化チタンとを含み、前記セラミック組成物の副成分の全体を100重量%としたとき、
酸化物換算で、10重量%≦酸化ニオブ(Nb 2 O 5 )≦60重量%、10重量%≦酸化銅(CuO)≦酸化銀(Ag 2 O)、0重量%<酸化チタン(TiO 2 )≦50重量%、45重量%≦酸化銀(Ag 2 O)≦60重量%とし、酸化銀(Ag 2 O)の含有重量が酸化銅(CuO)の含有重量以上とすることを特徴としたセラミック多層基板。 - 前記セラミック組成物を金属酸化物とガラスから構成し、前記金属酸化物は下記のAの中から選んだ少なくとも一つを含み、前記ガラスは酸化ケイ素、酸化ホウ素、酸化バリウムと、下記のBの中から選んだ少なくとも一つを含む請求項1に記載のセラミック多層基板。
A.酸化アルミニウム、酸化マグネシウム、フォルステライト、ステアタイト、酸化ケイ素、酸化ビスマス−酸化ニオブ系酸化物、チタン酸バリウム、酸化チタン
B.酸化亜鉛、酸化カルシウム、酸化ストロンチウム - ガラスの軟化点を860℃以下とした請求項2に記載のセラミック多層基板。
- 前記セラミック組成物の主成分を酸化アルミニウムとし、この酸化アルミニウムの合計がセラミック組成物に占める含有率を90〜96重量%とした請求項1に記載のセラミック多層基板。
- 無機酸化物層の熱伝導率を15W/m・K以上とした請求項1〜4のいずれか一つに記載のセラミック多層基板。
- 請求項1〜4のいずれか一つに記載のセラミック多層基板の上に少なくともパワーアンプ素子を実装したパワーアンプモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005072531A JP4701761B2 (ja) | 2005-03-15 | 2005-03-15 | セラミック多層基板およびそれを用いたパワーアンプモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005072531A JP4701761B2 (ja) | 2005-03-15 | 2005-03-15 | セラミック多層基板およびそれを用いたパワーアンプモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261170A JP2006261170A (ja) | 2006-09-28 |
JP4701761B2 true JP4701761B2 (ja) | 2011-06-15 |
Family
ID=37100122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005072531A Expired - Fee Related JP4701761B2 (ja) | 2005-03-15 | 2005-03-15 | セラミック多層基板およびそれを用いたパワーアンプモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701761B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5251824B2 (ja) * | 2009-10-22 | 2013-07-31 | 株式会社村田製作所 | セラミック焼結体の焼結密度の管理方法 |
JP2014143360A (ja) * | 2013-01-25 | 2014-08-07 | Kyocera Corp | 電子部品搭載用基板 |
JP6708950B2 (ja) * | 2016-02-29 | 2020-06-10 | 株式会社豊田中央研究所 | 誘電体組成物 |
JP6724273B2 (ja) * | 2016-07-11 | 2020-07-15 | 茂野 交市 | 誘電体セラミック材料及び誘電体セラミック組成物 |
CN111233460B (zh) * | 2020-01-19 | 2022-04-19 | 深圳振华富电子有限公司 | 微波介质陶瓷材料及其制备方法 |
CN112968261B (zh) * | 2021-02-03 | 2022-08-26 | 中国电子科技集团公司第四十三研究所 | 一种小型化高性能的贴片电桥 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000185978A (ja) * | 1998-12-24 | 2000-07-04 | Murata Mfg Co Ltd | ガラスセラミック基板 |
JP2001284816A (ja) * | 2000-04-03 | 2001-10-12 | Murata Mfg Co Ltd | 多層回路基板およびその製造方法 |
JP2001287984A (ja) * | 2001-02-23 | 2001-10-16 | Nippon Electric Glass Co Ltd | ガラスセラミックス組成物 |
JP2004256384A (ja) * | 2003-02-05 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 酸化物セラミックス材料、これを用いたセラミック基板、セラミック積層デバイスとパワーアンプモジュール |
-
2005
- 2005-03-15 JP JP2005072531A patent/JP4701761B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000185978A (ja) * | 1998-12-24 | 2000-07-04 | Murata Mfg Co Ltd | ガラスセラミック基板 |
JP2001284816A (ja) * | 2000-04-03 | 2001-10-12 | Murata Mfg Co Ltd | 多層回路基板およびその製造方法 |
JP2001287984A (ja) * | 2001-02-23 | 2001-10-16 | Nippon Electric Glass Co Ltd | ガラスセラミックス組成物 |
JP2004256384A (ja) * | 2003-02-05 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 酸化物セラミックス材料、これを用いたセラミック基板、セラミック積層デバイスとパワーアンプモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2006261170A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5645136B2 (ja) | 誘電体磁器組成物、多層誘電体基板、電子部品、及び誘電体磁器組成物の製造方法 | |
JP4986594B2 (ja) | セラミックグリーンシート及びセラミック基板 | |
US20060198078A1 (en) | Multilayer ceramic capacitor and method of producing the same | |
JP4701761B2 (ja) | セラミック多層基板およびそれを用いたパワーアンプモジュール | |
CN110310825B (zh) | 层叠陶瓷电子部件 | |
WO2017122381A1 (ja) | 積層体及び電子部品 | |
CN115148498A (zh) | 陶瓷电子部件及其制造方法 | |
WO2015040949A1 (ja) | アルミナ質セラミック配線基板及びその製造方法 | |
JP2007084353A (ja) | セラミック焼結助剤組成物、セラミック焼結助剤、低温焼成セラミック組成物、低温焼成セラミック、およびセラミック電子部品 | |
US7056853B2 (en) | Oxide ceramic material, ceramic substrate employing the same, ceramic laminate device, and power amplifier module | |
JP2007250728A (ja) | セラミック積層デバイスおよびその製造方法 | |
JP2004256384A (ja) | 酸化物セラミックス材料、これを用いたセラミック基板、セラミック積層デバイスとパワーアンプモジュール | |
JP2008251782A (ja) | セラミック配線基板およびその製造方法 | |
JP6724273B2 (ja) | 誘電体セラミック材料及び誘電体セラミック組成物 | |
JP4699769B2 (ja) | セラミック多層基板の製造方法 | |
JP2005217170A (ja) | 複合積層セラミック電子部品 | |
JP2020015635A (ja) | セラミックス組成物及び当該セラミックス組成物を用いた電子部品 | |
JP4281549B2 (ja) | 誘電体磁器組成物およびこれを用いた積層セラミック部品 | |
JP5004548B2 (ja) | 低温焼成磁器およびその製造方法、ならびにそれを用いた配線基板 | |
JP5110420B2 (ja) | Ag粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
JP2007284297A (ja) | グリーンシート、これを用いた多層基板およびその製造方法 | |
JP2010053010A (ja) | セラミック焼結体の製造方法およびマイクロ波加熱用治具 | |
JP7056764B2 (ja) | ガラスセラミック材料、積層体、及び、電子部品 | |
JP4965276B2 (ja) | 配線基板 | |
JP2007201276A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080312 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
LAPS | Cancellation because of no payment of annual fees |