JP4701085B2 - シリコン・オン・インシュレータ・ウェハを製造するための方法 - Google Patents

シリコン・オン・インシュレータ・ウェハを製造するための方法 Download PDF

Info

Publication number
JP4701085B2
JP4701085B2 JP2005512434A JP2005512434A JP4701085B2 JP 4701085 B2 JP4701085 B2 JP 4701085B2 JP 2005512434 A JP2005512434 A JP 2005512434A JP 2005512434 A JP2005512434 A JP 2005512434A JP 4701085 B2 JP4701085 B2 JP 4701085B2
Authority
JP
Japan
Prior art keywords
wafer
oxygen
insulator layer
silicon
oxide insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005512434A
Other languages
English (en)
Other versions
JP2007524981A (ja
Inventor
グラーリ、ルヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007524981A publication Critical patent/JP2007524981A/ja
Application granted granted Critical
Publication of JP4701085B2 publication Critical patent/JP4701085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Description

本発明は、一般に、シリコン・オン・インシュレータ・ウェハに関し、詳細には、このようなウェハの輪郭形成された（contoured）絶縁体層に関する。
電気回路を製造するプロセスは、特定の電気経路により分離デバイス同士を接続することを含む。したがって、シリコン集積回路（ＩＣ）またはチップを製造するときに、シリコン内に構築すべきデバイスは互いに分離しなければならない。その後、デバイス同士を相互接続して、所望の特定の回路構成を形成することができる。したがって、分離技術は、ＩＣ製造の重要な側面の１つである。
ＩＣ内のデバイス同士を分離するために、様々な技法が開発されている。その理由の１つは、ＩＣタイプが異なると分離要件が異なることである。このようなタイプとしては、たとえば、ＮＭＯＳ、ＣＭＯＳ、およびバイポーラを含む。ＮＭＯＳまたは負チャネル金属酸化膜半導体は、電子の移動によってトランジスタがオンまたはオフになるように負に帯電する半導体のタイプである。対照的に、ＰＭＯＳ（正チャネルＭＯＳ）は、電子空位を移動させることによって機能する。ＮＭＯＳはＰＭＯＳより高速であるが、生産するのにより多くの費用がかかる。
ＣＭＯＳまたは相補型金属酸化膜半導体は、ＮＭＯＳ（負極）回路とＰＭＯＳ（正極）回路の両方を使用する。任意の所与の時点ではこれらの回路タイプの一方のみがオンになるので、ＣＭＯＳチップは、１つのタイプのトランジスタのみを使用するチップより必要な電力が少ない。このため、ＣＭＯＳチップは、ポータブル・コンピュータなどの電池式デバイスでの使用に特に魅力的なものになる。また、パーソナル・コンピュータは、日付、時刻、およびシステム・セットアップ・パラメータを保持するために小容量の電池式ＣＭＯＳメモリも収容している。
バイポーラ・トランジスタは、２つのｐｎ接合がきわめて接近している電子デバイスである。エミッタ、ベース（中央領域）、およびコレクタという３つのデバイス領域が存在する。２つのｐｎ接合（すなわち、エミッタ・ベース接合とコレクタ・ベース接合）は、半導体材料の単一棒内で、ある距離だけ分離されている。近接接合のバイアスを変化させることによる１つのｐｎ接合内の電流の流れの変調は、バイポーラ・トランジスタ・アクションと呼ばれる。３つの領域のそれぞれに外部リードを取り付けることができ、これらのリードからデバイスに外部電圧および電流を加えることができる。
上記その他の種々のＩＣタイプは、それぞれ異なる分離技術を必要とする。加えて、様々な分離技術は、最小分離間隔、表面の平面性、プロセスの複雑さ、および分離構造の製造中に発生する欠陥の密度に関してそれぞれ異なる属性を有する。特定の回路適用例のために適切な分離技術を選択するときに、これらの特性間で兼ね合いを図らなければならない。
歴史的に、バイポーラＩＣは最初に開発されたものなので、バイポーラ・デバイスのコレクタ領域同士を分離するための技術（接合分離と呼ばれ、側壁に沿った酸化物と底部の接合により分離される構造を含む用語である）も最初に考案されたものである。ＰＭＯＳ ＩＣおよびＮＭＯＳ ＩＣは接合分離を必要としなかったが、それにもかかわらず、依然として隣接デバイス間で寄生チャネル（parasitic channel）が確立されるのを妨げるような分離構造を設けることが必要であった。開発された技法の中で最も重要なものはＬＯＣＯＳ（シリコンの選択酸化（LOCal Oxidation of Silicon））分離と呼ばれ、これは、基板の非アクティブ・エリア内に幾分くぼませた酸化物を形成することを含んでいた。
デバイスの形状がサブミクロン・サイズに達したので、従来のＬＯＣＯＳ分離技術はその有効性の限界に達した。したがって、ＣＭＯＳおよびバイポーラ技術のための代替分離プロセスが必要になった。変更されたＬＯＣＯＳプロセスは、小さい形状のデバイス、トレンチ分離、および選択エピタキシャル分離のための従来のＬＯＣＯＳの欠点の一部を克服するものであり、いずれも新たに採用された手法に含まれていた。
高電圧下でしかも過酷な放射線環境で機能しなければならないデバイスは、さらに厳密な分離技術を必要とする。±３０ボルトの供給電圧では妥当なドーピング・レベルおよびデバイス構造寸法で接合破壊が発生するので、接合分離は高電圧適用例には適していない。ガンマ線によってｐｎ接合に発生する過渡的な光電流により、高放射線環境では接合分離が効果的ではなくなる。このような適用例の場合、好ましい分離技法は、ｐｎ接合ではなく、絶縁体によってデバイスを完全に囲むことに依存するものである。
このような技法は一般に、シリコン・オン・インシュレータ（「ＳＯＩ：silicon-on-insulator」）分離プロセスと呼ばれる。ＳＯＩ分離プロセス内には、絶縁層分離（「ＤＩ：dielectric isolation」）およびシリコン・オン・サファイア（「ＳＯＳ：silicon-on-sapphire」）などの古い手法が含まれる。また、酸素注入分離技法（「ＳＩＭＯＸ：separation by implanted oxygen」）、ゾーンメルティング再結晶（「ＺＭＲ：zone-melting-recrystallization」）、多孔性酸化シリコンによる完全分離（「ＦＩＰＯＳ：full isolation by porous-oxidized silicon」）、およびウェハ結合（wafer bonding）という、より最近開発された技術も含まれる。このＳＯＩプロセスは、インターナショナル・ビジネス・マシーンズ社によって開発されたものである。
放電し再充電しなければならないキャパシタンスをチップが蓄積できるようにする不純物がドーピングされているＣＭＯＳベースのチップとは異なり、ＳＯＩチップは、キャパシタンス（またはトランジスタから吸収されるエネルギー）を最小限にする薄いシリコン酸化膜またはガラスからなる絶縁体層によってシリコン基板から分離された薄いシリコン層上にトランジスタをセットすることによって形成される。これにより完全分離が可能になる。
ＳＯＩ分離は多くの利点を提供するものである。場合によっては、ＳＯＩ技法は、より単純な製造シーケンスを使用し、バルク・シリコン上に形成された回路と比べて断面が改善される。これらの利点は図１および図２に図示されており、これらの図はメサ分離（mesa-isolated）ＳＯＩ ＣＭＯＳプロセス（図２）とｐウェル・バルクＣＭＯＳプロセス（図１）とを比較するものである。また、ＳＯＩ分離は、ＩＣ全体の様々な回路素子間の静電結合の低減を可能にし、ＣＭＯＳ回路内のラッチアップが解消される。ＳＯＩ分離は、チップ・サイズを低減するか、パッキング密度を増加するか、またはその両方を行うことができる。最小デバイス分離は、リソグラフィの制限のみによって決定される。最後に、寄生キャパシタンスおよびチップ・サイズの低減により、ＳＯＩプロセスは回路速度の増加をもたらすことができる。
シリコン薄膜に基づくＳＯＩ技術を使用すると、その他に２つの重要な利点を得ることができる。第１に、シリコン薄膜の完全なアイランドの傾斜エッチ・ウォール・プロセス（sloped-etch wall process）によってデバイス分離を達成できる場合、比較的良性の表面トポグラフィ（ステップ・カバレージ（step coverage）用）が形成される。第２に、ＳＯＩ分離技法は隣接デバイス間の電界効果トランジスタ（「ＦＥＴ」）の寄生電界を解消するので、ＬＯＣＯＳプロセスは不要である。
すべての分離技術と同様に、ＳＯＩ分離にも不利点がある。たとえば、ＳＯＩ技術におけるアクティブ・デバイス領域は、バルク・シリコンにおける同等物より結晶品質が低くなる傾向がある。本発明により関連するものとして、絶縁体層の存在は、効果的な欠陥ゲッタリング・プロセスおよび不純物ゲッタリング・プロセスの採用を複雑にするかまたは妨げる傾向がある。それにもかかわらず、ＳＯＩ分離の利点は、技法の改良が重要な商業的意味を有するという点で十分に魅力的なものである。
従来のＳＯＩ分離プロセスおよびこのようなプロセスから得られるデバイスの短所を克服するために、ＳＯＩウェハを製造する新しいプロセスおよびそのウェハそのものが提供される。本発明の一目的は、ＳＯＩウェハを製造するプロセスの信頼性、容易さ、および効率を高めることにある。関連目的は、製造プロセスのリソグラフィ・フォーカス・ウィンドウ（lithographic focus window）を広げることにある。他の目的は、ＳＯＩウェハを市場に出すために必要な時間を短縮することにある。本発明のさらに他の目的は、製造期間中にフォトレジストの厚さおよびステッパ・メーカの選択に積極的に影響を与えることにある。
本発明の追加の一目的は、改良されたＳＯＩウェハを光スイッチなどの適用例に取り入れることにある。関連目的は、光スイッチの速度を上げることにある。本発明のさらに他の目的は、電力消費量を低減することにある。
上記その他の目的を達成するために、しかもその諸目的を考慮して、本発明は、上部シリコン層と、シリコン基板と、ウェハ全域でシリコン基板と上部シリコン層との間に配置された酸化物絶縁体層とを含むシリコン・オン・インシュレータ・ウェハを提供する。酸化物絶縁体層は、輪郭形成された上面と輪郭形成された底面のうちの少なくとも１つを有する。また、このようなシリコン・オン・インシュレータ・ウェハを製造するためのプロセスも提供される。
本発明によりシリコン・オン・インシュレータ・ウェハを製造するための１つのプロセスは、シリコン基板を設ける初期ステップを含む。シリコン基板内に埋め込まれ、上部シリコン層からシリコン基板を分割し、上面と底面とを有する酸化物絶縁体層をウェハ全域に形成する。次に、絶縁体層を厚くする。絶縁体層の輪郭形成された上面と輪郭形成された底面のうちの少なくとも１つを形成する。最後に、構造をアニールして、絶縁体層をさらに厚くし輪郭形成する。
本発明によりシリコン・オン・インシュレータ・ウェハを製造するための他の例示的なプロセスも、シリコン基板を設ける初期ステップを含む。この場合も、シリコン基板内に埋め込まれ、上部シリコン層からシリコン基板を分割し、上面と底面とを有する酸化物絶縁体層をウェハ全域に形成する。次に、絶縁体層を厚くする。ウェハに関するチップ周期性を生成し、埋め込み酸化物絶縁体層の所定のトポグラフィが望まれる座標を設定する。実装のために酸素注入器（oxygen implanter）に座標を転送する。必要な所定の厚さおよび輪郭でチップ周期性マップからの事前設定座標に応じて注入器が走査し、ウェハが傾斜または回転することにより、酸素注入のエネルギー、用量、または温度を調整する。絶縁体層の輪郭形成された上面と輪郭形成された底面のうちの少なくとも１つを形成する。最後に、構造をアニールして、絶縁体層をさらに厚くし輪郭形成する。
上記の全般的な説明と以下の詳細な説明はいずれも本発明について例示的なものであり、本発明を制限するものではないことを理解すべきである。
本発明は、添付図面に関して読んだときに以下の詳細な説明から最も良く理解することができる。一般的な慣行により図面に示されている様々な構造体が一定の縮尺ではないことを強調しておく。それどころか、明瞭にするために、様々な構造体の寸法は任意に拡大または縮小されている。図面には[図面の簡単な説明］に記載した図が含まれている。
次に図面を参照すると、図面を構成する様々な図全体を通して同様の参照番号は同様の要素を指し、図３はＳＩＭＯＸウェハ１０の形成のための従来の装置を示している。ＳＩＭＯＸプロセスによりシリコン基板４内に酸素を注入することによる二酸化シリコン（ＳｉＯ2）の埋め込み絶縁体層２の形成は、ＳＯＩ構造を形成するための主な商用技法の１つである。上部シリコン層６は絶縁体層２上に存在する。
この技法は注入源２０からの高用量（２×１０18ｃｍ-2以下）の酸素（Ｏ+）イオン２２を必要とし、この用量は、アニール・プロセス中に酸素とシリコンとの反応によって化学量論的二酸化シリコンの連続層が形成されることを保証するために必要な最低濃度を提供する。注入のエネルギーも、注入のピークがシリコン内で十分に深くなる（０．３〜０．５μｍ）になるように十分に高いもの（１５０〜１８０ｋｅＶ）でなければならない。ウェハは通常、表面が高用量注入ステップ中にその結晶化度を維持することを保証するために、注入プロセス中に４００℃を上回る温度まで加熱される。
注入後アニール（post-implant anneal）は、二酸化シリコンの埋め込み層を形成するためにＮ2などの中性環境３０またはＯ2内で十分な時間（３〜５時間）まで十分高い温度（１１００〜１５００℃）で実行される。また、アニール・ステップは、表面シリコン内の過剰酸素を外方拡散することができ、それにより、埋め込み酸化物（「ＢＯＸ：buried oxide」）層の絶縁耐力を増加する。アニール・ステップ後、結晶性シリコン表面は典型的には薄くなる（約１００〜３００ｎｍ）。したがって、デバイスを形成するために厚さが０．５μｍ以上の単結晶デバイス領域が使用可能になるように、通常、エピタキシャル・シリコンの追加層を付着させる。
以下に示す表は、ＳＩＭＯＸプロセスを使用して製造されたサンプルＳＯＩウェハ１０上で断面を測定するために走査電子顕微鏡（「ＳＥＭ：scanning electron microscope」）を使用して得られたデータを要約したものである。このデータは、アニールを一定に（１４５０℃で）保持しながら５通りの酸素注入シーケンスによって得られた埋め込み絶縁体層２およびシリコン・オン・インシュレータ層６の厚さを含む。これらの例は、本発明の全体的な性質をより明確に立証するために含まれている。これらの例は、本発明について例示的なものであり、本発明を制限するものではない。
Figure 0004701085
要約すると、ＳＯＩウェハ１０は、埋め込み絶縁体層２によってシリコン基板４からシリコン層６が電気的に分離される構造である。埋め込み絶縁体層２は常にシリコン基板４全体を占有するわけではない。多くの場合、絶縁体層２はシリコン基板４の一部分を占有する。それにもかかわらず、従来のＳＯＩウェハ１０は、実質的に平らな上面８と実質的に平らな底面１２とを有する絶縁体層２を含む。平面度の程度はウェハ表面全域でランダムに変化する可能性があるが、平らな絶縁体層２に関する厚さの均一性の指定は通常、±１％である。
ＳＩＭＯＸには、他のＳＯＩ技術を上回る利点がいくつかある。おそらく、最も重要な利点は、その技術が製造ラインにとって分かりやすく、ＳＩＭＯＸベースの回路の形成が従来のＩＣ製造で使用されるものと同様の処理ステップを使用することである。しかし、ＳＩＭＯＸプロセスにはいくつかの欠点があり、本発明はその特定のプロセスに限定されない。たとえば、ＳＩＭＯＸプロセスでは特別な酸素注入器が使用可能であることが必要である。ウェハの大量生産をより実現可能なものにするために、ハイビーム電流の注入器マシンが必要である。表面シリコン皮膜の微細構造は酸素用量および酸素注入後のアニール温度に対して敏感であるので、注入パラメータおよびアニール・スケジュールは最適ＩＣパフォーマンスを提供するために適切に選択しなければならない。たとえば、酸素の用量がより低い場合、シリコン皮膜内の酸素含有量が高くなり、１１５０℃のアニール後にシリコン皮膜／埋め込み酸化物の境界面により高密度の酸素が沈殿する。２．２５×１０18ｃｍ-2の酸素用量の場合、１２７５℃の熱アニールによってシリコン皮膜内の酸素沈殿物が消滅する。
他のすべての条件が等しい場合、ＳＯＩウェハ上およびその全域に構築された同じチップがそれから予想される同じ電気特性および物理特性を示すわけではないことが発見された。むしろ、チップは、上部シリコン層６から絶縁体層２を通ってシリコン基板４への漏れによるパフォーマンス損失を被る。埋め込み絶縁体層２が意図的に平らになっていない場合、何らかのパフォーマンス損失を回避できないことがさらに発見された。したがって、本発明によれば、埋め込み絶縁体層２のトポグラフィは、従来の実質的に平らな埋め込み酸化物層に対して様々な利点を達成するようにパターン形成されるかまたは変更される。例示のために、そのトポグラフィのいくつかの具体的な実施形態が以下に提示されている。この諸実施形態は、ウェハ全域で組み合わせることができる。この被制御かつパターン付きトポグラフィは、絶縁体層２の片面または両面（すなわち、上面および底面）に適用することができる。
１．凸形輪郭
リソグラフィ・プロセス・ウィンドウは、重大な中心からエッジへのデルタ（center-to-edge delta）を示すウェハ・トポグラフィによる影響を最も受ける。また、リソグラフィ・プロセスは、通常、ウェハの中心領域内でレジストをいくらか薄く残すコーティング中に上部中心のフォトレジスト位置による影響も受ける。中心領域がより薄いことにより、形状が収縮するか、ゲートの反転を生じるか、または不完全なレジスト側壁プロファイルを残し、注入の危険、したがって、デバイスの不正確さの危険を冒すことになる。
加えて、処理によって引き起こされる様々な酸化物装填メカニズムおよび内部アーク・メカニズムにより、最終的に、特にウェハ１０の中心で、絶縁体層２を薄くすることができる。絶縁体層２は、通常、広範囲にわたる半導体処理中にその均一な平面度を保持せず、むしろ、絶縁体層２は、処理全体にわたってエッジに比べてウェハ１０の中心領域でますます薄くなり、その時間の大部分（９９％）の間、直接露出されない。このように薄くすることにより、パフォーマンスの劣化が引き起こされる。
本発明の第１の実施形態では、図４に図示されている通り、埋め込み絶縁体層２の上面８ａに輪郭形成された凸形形状が与えられる。絶縁体層２は、任意の直径の任意のＳＯＩウェハ１０のエッジで任意の最小厚さにし、中心領域で最大厚さにすることができる。この凸形形状の重要な利点の１つは、絶縁体層２の中心が潜在的に薄くなることを予想し、それを補償することである。ウェハの中心からエッジに向って比較的緩やかに先細りになることでも、必然的に薄くなるように見えることを未然に防ぐのに大いに役立つ可能性がある。
ＳＯＩウェハ１０の絶縁体層２の上面８ａの均一に輪郭形成された凸形形状を得るための例示的なプロセスでは、任意の寸法および厚さの単結晶シリコン・ウェハ、適格な酸素注入器、および適格な酸素アニール炉（anneal furnace）という既存の技術を使用する。このプロセスの第１のステップは、ウェハ１０全域で均一に最も深い埋め込み酸化物絶縁体層２を形成する。次に、ウェハ全域でこの層を厚くするように、注入用量、エネルギー、および温度のうちの１つまたは複数を変える。次に、ウェハ直径自体より小さい事前設定直径全域でこの層を厚くするように、注入用量、エネルギー、および温度のうちの１つまたは複数を変える。上面８ａの輪郭形成された凸形形状を最初に形成するのは、このプロセスのこのステップである。最後に、ウェハを酸素環境でアニールして、埋め込み絶縁体層２をさらに厚くし、凸形形状に輪郭形成する。
このプロセスは、酸素注入により単結晶シリコン・ウェハ１０内に形成された均一な絶縁体層２をもたらす。埋め込み絶縁体層２の厚さは、酸素注入のエネルギー、用量、または温度を調整することによって増すことができる。また、アニール・ステップは、絶縁体層２の最終形状にも貢献する。図５に図示されている通り、このプロセスは、凸形領域と実質的に平らな領域とを交互に有する絶縁体層２の上面８ｂのために輪郭形成されたパターンを達成するように調整することができる。
２．凹形輪郭
様々な製造ステップ中にシリコン・オン・インシュレータ・ウェハ１０内の埋め込み絶縁体層２内およびそのシリコン境界面の両方に閉じ込められ蓄積された電荷により、最終的に電圧破壊が引き起こされる。このような破壊の厳しさは、絶縁体層２自体の厚さに依存する。電圧破壊の問題に対処するために、均一に輪郭形成された凹形上面８ｃを有する埋め込み絶縁体層２が提供される。このような構造は図６に図示されている。上面８ｃは、任意の直径のＳＯＩウェハ１０のエッジで任意の最大厚さを有することができる。輪郭形成された凹形上面８ｃは、ウェハ１０の残りの部分と同じ数のチップが印刷されているわけではないウェハ１０のエッジに向かって不要な電荷を流すのに役に立つ。
ＳＯＩウェハ１０の絶縁体層２の上面８ｃの均一に輪郭形成された凹形形状を得るための例示的なプロセスでは、任意の寸法および厚さの単結晶シリコン・ウェハ、適格な酸素注入器、および適格な酸素アニール炉という既存の技術を使用する。このプロセスの第１のステップは、ウェハ１０全域で均一に最も深い埋め込み酸化物絶縁体層２を形成する。次に、ウェハ全域でこの層を厚くするように、注入用量、エネルギー、および温度のうちの１つまたは複数を変える。次に、その外径がウェハ１０の直径を超えることができず、その内径がゼロより大きくなければならないドーナツ・エリア内のウェハ１０の周りのこの層を厚くするように、注入用量、エネルギー、および温度のうちの１つまたは複数を変える。注入器は、事前設定直径内のウェハ１０の周りのドーナツ領域のみを走査するように調整することができる。上面８ｃの輪郭形成された凹形形状を最初に形成するのは、このプロセスのこのステップである。最後に、ウェハを酸素環境でアニールして、埋め込み絶縁体層２をさらに厚くし、凹形形状に輪郭形成する。
このプロセスは、酸素注入により単結晶シリコン・ウェハ１０内に形成された均一な絶縁体層２をもたらす。埋め込み絶縁体層２の厚さは、酸素注入のエネルギー、用量、または温度を調整することによって増すことができる。また、アニール・ステップは、絶縁体層２の最終形状にも貢献する。図７に図示されている通り、このプロセスは、凹形領域と実質的に平らな領域とを交互に有する絶縁体層２の上面８ｄのために輪郭形成されたパターンを達成するように調整することができる。
３．パターン付きおよび混合輪郭
上述の様々な問題に対処するために、被制御厚さおよび混合プロファイル変動のパターン付きトポグラフィを有する埋め込み絶縁体層２が提供される。このような構造は図８に図示されている。絶縁体層２の上面８ｅは、凸形部分と凹形部分と実質的に平らな部分の任意の組み合わせを有することができる。同様に、絶縁体層２の底面１２ｅは、凸形部分と凹形部分と実質的に平らな部分の任意の組み合わせを有することができる。絶縁体層２の上面８ｅおよび底面１２ｅは、絶縁体層２の変動する厚さを両者の間で確定する。上面８ｅおよび底面１２ｅの特定の輪郭形成された部分の特定の位置および長さは、ウェハ１０に関する所望のパフォーマンス・パラメータを達成するように選択される。
ＳＯＩウェハ１０の絶縁体層２に関する被制御厚さおよび混合プロファイル変動のパターン付きトポグラフィを得るための例示的なプロセスでは、明確に設計された製造機器を使用する。このような機器は図９および図１０に図示されている。図９に図示されている通り、酸素注入器５０は、ウェハ１０の傾斜、回転、または傾斜と回転の両方を行うように構築および構成されている。このような注入器５０により、メーカは、イオン源４０からのイオン注入ビーム４２が注入器ホイール４４上に位置決めされたウェハ１０に衝突する角度を指定することができる。
ウェハ１０は、注入器ホイール４４上でノッチ配向（旋回）される。注入器ホイール４４は、矢印４６の方向、すなわち、時計回りに指定の速度（たとえば、２００ｒｐｍ）で回転する。イオン注入ビーム４２に関する走査方向は、図９の方向矢印４８によって描写されている。したがって、本発明により、走査中に事前プログラムした間隔でこのような傾斜アクションおよび回転アクションを実行するための操縦性を備え、ウェハ１０の傾斜および回転を実行できる高エネルギー大電流の酸素注入器５０が提供される。また、酸素注入器５０は、当然のことながら、従来のまたは「正規の」注入器のように単結晶シリコン・ウェハ１０内に平らな埋め込み酸化物絶縁体層２を生成するために適格なものにすることもできる。
図１０は、本発明によるウェハ１０の傾斜角θおよび回転角φをさらに示している。傾斜角θは、（１００）シリコン・ウェハ１０の表面に対して垂直な＜１００＞方向に関して測定される。この角度は、その＜１１０＞ウェハ平面に位置し、それに対して平行な軸の周りでウェハ１０を傾斜させた結果である。回転角φは、ウェハ１０の中心に対して垂直な軸の周りのウェハ１０の回転の測定量である。この２つの角度は相俟って、イオン注入ビーム４２がウェハ１０に衝突する角度を指定するものである。
製造プロセスの第１のステップは、ウェハ１０上に初期埋め込み酸化物絶縁体層２を形成する。次に、ウェハ１０全域でこの層を厚くするように、注入用量、エネルギー、および温度のうちの１つまたは複数を変える。次に、所定の座標のトポグラフィで埋め込み絶縁体層２に選択的にパターン形成するように、注入用量、エネルギー、および温度のうちの１つまたは複数を変える。上面８ａおよび底面１２ｅの被制御厚さおよび混合プロファイル変動のパターン付きトポグラフィを最初に形成するのは、このプロセスのこのステップである。最後に、ウェハを酸素環境でアニールして、埋め込み絶縁体層２の形状をさらに確定する。
このプロセスは、ウェハに関するチップ周期性を生成し、埋め込み酸化物絶縁体層２の所定のトポグラフィが望まれる座標を設定するステップを有利に含むことができる。次に、実装のために注入器５０にこの情報を転送することができる。酸素注入のエネルギー、用量、または温度を調整することにより埋め込み酸化物絶縁体層２のトポグラフィの形成を開始するステップは、構築すべき構造が必要とする所定の厚さおよび輪郭でチップ周期性マップからの事前設定座標に応じて注入器が走査し、ウェハ１０が傾斜または回転することにより実行することができる。
形成される埋め込み酸化物絶縁体層２内に残留する可能性のある任意のシリコン・アイランドを解消するために、酸素注入用量、エネルギー、および温度を調整する。炉のアニール温度およびアニール環境内の酸素の百分率により、環境からウェハ１０内への酸素拡散の速度を決定する。また、これらのパラメータにより、最終厚さおよび酸化物とシリコンの境界面の滑らかさも決定する。
このプロセスは、酸素注入により単結晶シリコン・ウェハ１０内に形成された絶縁体層２をもたらす。埋め込み絶縁体層２の厚さは、酸素注入のエネルギー、用量、または温度を調整することによって増すことができる。また、アニール・ステップは、絶縁体層２の最終形状にも貢献する。
４．産業上の適用可能性
特に、技術が成熟するにつれて、ウェハ全域にまたはウェハのチップ周期性マップに基づく反復パターンでＳＯＩウェハの絶縁体層上に所定のトポグラフィを選択的に生成するプロセスは、いくつかの適用例において非常に有用である可能性がある。本発明は、半導体処理における伝統的な適用例および新しい適用例の両方をサポートすることができる。具体的には、本発明は、ＣＭＯＳ、バイオチップ、その他の半導体デバイスに関する利点を提供することができる。さらに、より具体的には、本発明は、ゲート長のさらなる低減を可能にすることができる。
加えて、ＳＯＩウェハ全域の限界寸法について通常は狭いリソグラフィ・プロセス・ウィンドウを広げることが望ましい。その目標に向けられた既知の手法としては、フォトマスク、フォトレジスト・システム・スイッチ、および精巧で複雑な２次シリコン成長方式の使用の多重再補償（multiple re-compensating）を含む。それぞれの手法にはそれぞれの欠点がある。所与のマスク・セットの場合、リソグラフィその他の物理的および電気的プロセス・ウィンドウは、本発明によるＳＯＩウェハ上の埋め込み絶縁体層の制御および最適化によって広げることができる。本発明は、ＳＯＩウェハのすべてのタイプ、厚さ、直径、およびその他の指定について適合させることができる。
ＳＯＩ構造の上部シリコン層の厚さは、目標となる電気的パフォーマンスによって規定される。上部シリコン層の下にある絶縁体層の厚さは、自由裁量によるものではないが、上部シリコン層の厚さほど重大なものではない。絶縁体層の反射特性を使用すると、リソグラフィ・ツールのレンズの開口数およびシグマを最適化して、フォーカス・ウィンドウをできるだけ広いものに保持することができる。現行の製造プロセスは単にＳＯＩウェハ全域で均一な厚さを目標としているだけである。
また、本発明は、特に微小電子機械（「ＭＥＭＳ：micro-electro-mechanical」）システムにおける光スイッチにも有用である。絶縁体層の湾曲形状により、このスイッチはより多くの光を集めることができ、したがって、スイッチはより高速になる。ＭＥＭＳの製造は、ＳＯＩウェハ内の埋め込み酸化物絶縁体層によって提供される有益な絶縁層分離により、バルク・シリコン・ウェハからＳＯＩウェハに変化している。また、この絶縁体層は、ＭＥＭＳ光スイッチ内のミラーの形成のような適用例において湾曲表面から選択的に恩恵を受けることもできる平らな表面を有する微細構造の形状を形成し確定するために、ウェハの片面からのシリコンのウェット・エッチングとドライ・エッチングのいずれについてもエッチング・ストップとして使用される。
したがって、現在、本発明の必要性が存在する特定の一例は、ＭＥＭＳ光スイッチ内に生成されたミラーを含む。このようなアレイが光ファイバ・スイッチの一部として単結晶ＳＯＩウェハ上に形成されると、各ミラーは５０μｍまたはそれ以上の直径またはエッジを有し、アレイは１０００×１０００にすることができる。光学的帯域幅に関する要求が２００１年の調査により９ヶ月ごとに２倍になると考えられる場合、いかなる信号損失もなく自由な光ビームを完全な状態に保持する必要性は挑戦的なことであり、通常、スイッチの後に高価な増幅方法が必要になる。現在、ＳＯＩウェハ上に形成されたミラーは、上部が実質的に平らであって、それは典型的に望ましいものであり、平らなＢＯＸ絶縁体層上に確定されているので底部は実質的に平らである。
このように平らであることは、方向に関する精度に役に立つものであるが、光ビームが広くなり、確定性が低下することを防止することができない。ミラー内にエッチングするために指定されたＳＯＩのエリアおよびボリュームの下にある埋め込み酸化物分離層の局部的に輪郭形成されたトポグラフィは、同時に、そのエリアの単結晶シリコンそのものも輪郭形成する。このトポグラフィにより、ミラーは、定期的な間隔で弱められた光ビームの焦点を再び合わせるように凹形表面を呈することができる。代わって、このトポグラフィにより、ミラーおよび光学設計者は、凸形表面を呈することによって２通りの方向に光ビームを送り出すことができ、非対称構成でアレイを形成することができる。また、ＢＯＸ絶縁体の層厚さの変動は、様々な長さのビームの形成にも役立つことができる。
従来のｐウェル・バルクＣＭＯＳプロセスを示す図である。 従来のメサ分離シリコン・オン・インシュレータＣＭＯＳプロセスを示す図である。 ＳＩＭＯＸウェハの形成のための従来の装置を示す図である。 凸形上面を備えた本発明によるＳＯＩウェハの絶縁体層を示す図である。 凸形領域と実質的に平らな領域とを交互に有する上面を備えた本発明による絶縁体層を示す図である。 凹形上面を備えた本発明によるＳＯＩウェハの絶縁体層を示す図である。 凹形領域と実質的に平らな領域とを交互に有する上面を備えた本発明による絶縁体層を示す図である。 被制御厚さおよび混合プロファイル変動のパターン付きトポグラフィ（上面および底面の両方）を備えた本発明による絶縁体層を示す図である。 本発明による絶縁体層の所望のトポグラフィを達成するためにウェハの傾斜、回転、および傾斜と回転の両方を行うように構築および構成された酸素注入器を示す図である。 本発明によるウェハの傾斜角および回転角をさらに示す図である。

Claims (4)

  1. シリコン・オン・インシュレータ・ウェハ（１０）を製造するための方法であって、
    （ａ）シリコン基板（４）を準備するステップと、
    （ｂ）酸素注入器（５０）により前記シリコン基板（４）内に酸素を注入することにより、前記シリコン基板（４）内に埋め込まれ、上部シリコン層（６）から前記シリコン基板（４）を分離し、上面（８）と底面（１２）とを有する酸化物絶縁体層（２）を前記ウェハ（１０）全域に形成するステップと、
    （ｃ）前記酸素注入器（５０）の酸素注入のエネルギー、用量、または温度を調整することにより、前記ウエハ（１０）の全域で前記酸化物絶縁体層（２）を厚くするステップと、
    （ｄ）前記ウェハ（１０）に関するチップ周期性を生成し、前記酸化物絶縁体層（２）の所定のトポグラフィが望まれる座標を設定するステップと、
    （ｅ）前記酸素注入器（５０）に前記座標を転送するステップと、
    （ｆ）前記チップ周期性マップからの前記座標に応じて、前記酸素注入器の酸素注入のエネルギー、用量、又は温度を調整し、前記ウエハ（１０）を傾斜又は回転させると共に、イオン注入ビーム（４２）を走査することにより、上面全体が凸型形状であり底面が平らである酸化物絶縁体層、上面が凸型領域と平らな領域とを交互に有する形状であり底面が平らである酸化物絶縁体層、上面全体が凹形形状であり底面が平らである酸化物絶縁体層、上面が凹形領域と平らな領域とを交互に有する形状であり底面が平らである酸化物絶縁体層、及び上面が凸形部分と凹形部分と平らな部分とを組み合わせた形状であり底面が凸形部分と凹形部分と平らな部分とを組み合わせた形状である酸化物絶縁体層のうちの１つを形成するステップと、
    （ｇ）アニールすることにより、前記酸化物絶縁体層（２）をさらに厚くするステップとを含む、方法。
  2. 前記ステップ（ｇ）が、酸素環境でのアニールである、請求項１に記載の方法。
  3. シリコン・オン・インシュレータ・ウェハ（１０）を製造するための方法であって、
    （ａ）シリコン基板（４）を準備するステップと、
    （ｂ）酸素注入器（５０）により前記シリコン基板（４）内に酸素を注入することにより、前記シリコン基板（４）内に埋め込まれ、上部シリコン層（６）から前記シリコン基板（４）を分離し、上面（８）と底面（１２）とを有する酸化物絶縁体層（２）を前記ウェハ（１０）全域に形成するステップと、
    （ｃ）前記酸素注入器（５０）の酸素注入のエネルギー、用量、または温度を調整することにより、前記ウエハ（１０）の全域で前記酸化物絶縁体層（２）を厚くするステップと、
    （ｄ）前記ウェハ（１０）に関するチップ周期性を生成し、前記酸化物絶縁体層（２）の所定のトポグラフィが望まれる座標を設定するステップと、
    （ｅ）前記酸素注入器（５０）に前記座標を転送するステップと、
    （ｆ）前記チップ周期性マップからの前記座標に応じて、前記酸素注入器の酸素注入のエネルギー、用量、又は温度を調整し、前記ウエハ（１０）を傾斜又は回転させると共に、イオン注入ビーム（４２）を走査することにより、上面全体が凸型形状であり底面が平らである酸化物絶縁体層を形成するステップと、
    （ｇ）酸素環境でアニールすることにより、前記酸化物絶縁体層（２）をさらに厚くするステップとを含む、方法。
  4. シリコン・オン・インシュレータ・ウェハ（１０）を製造するための方法であって、
    （ａ）シリコン基板（４）を準備するステップと、
    （ｂ）酸素注入器（５０）により前記シリコン基板（４）内に酸素を注入することにより、前記シリコン基板（４）内に埋め込まれ、上部シリコン層（６）から前記シリコン基板（４）を分離し、上面（８）と底面（１２）とを有する酸化物絶縁体層（２）を前記ウェハ（１０）全域に形成するステップと、
    （ｃ）前記酸素注入器（５０）の酸素注入のエネルギー、用量、または温度を調整することにより、前記ウエハ（１０）の全域で前記酸化物絶縁体層（２）を厚くするステップと、
    （ｄ）前記ウェハ（１０）に関するチップ周期性を生成し、前記酸化物絶縁体層（２）の所定のトポグラフィが望まれる座標を設定するステップと、
    （ｅ）前記酸素注入器（５０）に前記座標を転送するステップと、
    （ｆ）前記チップ周期性マップからの前記座標に応じて、前記酸素注入器の酸素注入のエネルギー、用量、又は温度を調整し、前記ウエハ（１０）を傾斜又は回転させると共に、イオン注入ビーム（４２）を走査することにより、上面全体が凹形形状であり底面が平らである酸化物絶縁体層を形成するステップと、
    （ｇ）酸素環境でアニールすることにより、前記酸化物絶縁体層（２）をさらに厚くするステップとを含む、方法。
JP2005512434A 2003-12-16 2003-12-16 シリコン・オン・インシュレータ・ウェハを製造するための方法 Expired - Fee Related JP4701085B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2003/040079 WO2005062364A1 (en) 2003-12-16 2003-12-16 Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture

Publications (2)

Publication Number Publication Date
JP2007524981A JP2007524981A (ja) 2007-08-30
JP4701085B2 true JP4701085B2 (ja) 2011-06-15

Family

ID=34709668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005512434A Expired - Fee Related JP4701085B2 (ja) 2003-12-16 2003-12-16 シリコン・オン・インシュレータ・ウェハを製造するための方法

Country Status (7)

Country Link
US (2) US7935613B2 (ja)
EP (1) EP1695379B1 (ja)
JP (1) JP4701085B2 (ja)
KR (1) KR100956711B1 (ja)
CN (1) CN100466203C (ja)
AU (1) AU2003297191A1 (ja)
WO (1) WO2005062364A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956711B1 (ko) 2003-12-16 2010-05-06 인터내셔널 비지네스 머신즈 코포레이션 실리콘-온-절연체 웨이퍼의 컨투어화 된 절연체 층 및 이의제조 프로세스
DE102007015504B4 (de) 2007-03-30 2014-10-23 Advanced Micro Devices, Inc. SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
US7955887B2 (en) * 2008-06-03 2011-06-07 International Business Machines Corporation Techniques for three-dimensional circuit integration
US7897428B2 (en) * 2008-06-03 2011-03-01 International Business Machines Corporation Three-dimensional integrated circuits and techniques for fabrication thereof
US20120190137A1 (en) * 2011-01-24 2012-07-26 Sumitomo Electric Industries, Ltd. Cross section observation method
JP5454485B2 (ja) * 2011-02-09 2014-03-26 信越半導体株式会社 貼り合わせ基板の製造方法
US9149870B2 (en) 2012-09-14 2015-10-06 Aerojet Rocketdyne Of De, Inc. Additive manufacturing chamber with reduced load
US9848061B1 (en) 2016-10-28 2017-12-19 Vignet Incorporated System and method for rules engine that dynamically adapts application behavior
US9858063B2 (en) 2016-02-10 2018-01-02 Vignet Incorporated Publishing customized application modules
US10803411B1 (en) 2017-04-17 2020-10-13 Microstrategy Incorporated Enterprise platform deployment
US10770327B2 (en) * 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
US10775974B2 (en) 2018-08-10 2020-09-15 Vignet Incorporated User responsive dynamic architecture
US11158423B2 (en) 2018-10-26 2021-10-26 Vignet Incorporated Adapted digital therapeutic plans based on biomarkers
US11755372B2 (en) 2019-08-30 2023-09-12 Microstrategy Incorporated Environment monitoring and management
US11714658B2 (en) 2019-08-30 2023-08-01 Microstrategy Incorporated Automated idle environment shutdown
WO2021128031A1 (zh) * 2019-12-25 2021-07-01 南昌欧菲光电技术有限公司 感光组件制作方法、感光组件、摄像模组和移动终端
CN112551482B (zh) * 2020-12-10 2023-04-18 电子科技大学 一种微棒腔自由频谱宽度的精细控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778994A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd Ｍｏｓ型半導体装置及びその製造方法
JPH07263538A (ja) * 1994-03-23 1995-10-13 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH07263575A (ja) * 1994-03-25 1995-10-13 Sony Corp Ｍｏｓ型半導体記憶装置及びその製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JP2002026137A (ja) * 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
WO2003083934A1 (en) * 2002-03-28 2003-10-09 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPH04226079A (ja) 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
IT1255764B (it) * 1992-05-15 1995-11-15 Enichem Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici.
US5278077A (en) * 1993-03-10 1994-01-11 Sharp Microelectronics Technology, Inc. Pin-hole patch method for implanted dielectric layer
US5364800A (en) * 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
US6309934B1 (en) * 1996-08-08 2001-10-30 The United States Of America As Represented By The Secretary Of The Navy Fully self-aligned high speed low power MOSFET fabrication
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
KR100281110B1 (ko) 1997-12-15 2001-03-02 김영환 반도체소자및그제조방법
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2003506883A (ja) * 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6613643B1 (en) * 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
CN1279505A (zh) * 2000-04-27 2001-01-10 中国科学院上海冶金研究所 一种低剂量注氧制作绝缘层上硅(soi)电路的器件工艺
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6300218B1 (en) 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
US20020190318A1 (en) * 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
US7316979B2 (en) * 2003-08-01 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for providing an integrated active region on silicon-on-insulator devices
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
KR100956711B1 (ko) 2003-12-16 2010-05-06 인터내셔널 비지네스 머신즈 코포레이션 실리콘-온-절연체 웨이퍼의 컨투어화 된 절연체 층 및 이의제조 프로세스
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778994A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd Ｍｏｓ型半導体装置及びその製造方法
JPH07263538A (ja) * 1994-03-23 1995-10-13 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH07263575A (ja) * 1994-03-25 1995-10-13 Sony Corp Ｍｏｓ型半導体記憶装置及びその製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JP2002026137A (ja) * 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
WO2003083934A1 (en) * 2002-03-28 2003-10-09 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same

Also Published As

Publication number Publication date
JP2007524981A (ja) 2007-08-30
US20110101490A1 (en) 2011-05-05
CN1879206A (zh) 2006-12-13
US8405150B2 (en) 2013-03-26
US20100013044A1 (en) 2010-01-21
AU2003297191A1 (en) 2005-07-14
WO2005062364A1 (en) 2005-07-07
EP1695379B1 (en) 2012-12-05
EP1695379A1 (en) 2006-08-30
EP1695379A4 (en) 2008-06-04
US7935613B2 (en) 2011-05-03
KR100956711B1 (ko) 2010-05-06
CN100466203C (zh) 2009-03-04
KR20060118548A (ko) 2006-11-23

Similar Documents

Publication Publication Date Title
US8405150B2 (en) Contoured insulator layer of silicon-on-insulator wafers and process of manufacture
KR100311886B1 (ko) 실리콘-온-절연체기판의 표면실리콘층의두께를변화시키기위한방법
US6277680B1 (en) Methods of forming SOI insulator layers, methods of forming transistor devices, and semiconductor devices and assemblies
JP2717979B2 (ja) 絶縁体上に薄い単結晶シリコン島状部を製造する方法
US6335245B2 (en) Method for fabricating single electron transistor
US6261876B1 (en) Planar mixed SOI-bulk substrate for microelectronic applications
JP2009164643A (ja) ナノｓｏｉウェーハの製造方法
EP1246248A2 (en) SOI semiconductor wafer and semiconductor device formed therein
JPH05160074A (ja) ウエハから材料を除去するシステム
WO2010002509A1 (en) Semiconductor structures
JPH05160396A (ja) Ｍｏｓ形電界効果トランジスタ
KR20040025376A (ko) 초미세 에스오아이 모스 전계효과 트랜지스터 및 그의제조방법
TW200416814A (en) Method for manufacturing SOI wafer and SOI wafer
JP3078436B2 (ja) Ｂｉ−ＣＭＯＳ構造を形成する方法およびＢｉ−ＣＭＯＳ構造
US6417030B1 (en) Leaky lower interface for reduction of floating body effect in SOI devices
JP2003309254A (ja) 複数インプラント複数アニール・プロセスによる広いｂｏｘ厚さ範囲にわたる中ドーズ量ｓｉｍｏｘ
WO2000048245A1 (en) Patterned silicon-on-insulator devices
US20120256273A1 (en) Method of unifying device performance within die
TW554447B (en) Method of manufacturing semiconductor wafer and semiconductor device including annealing
US6037198A (en) Method of fabricating SOI wafer
JP4083104B2 (ja) 抵抗素子のパターンをドーピングするプロセス
JPH0297056A (ja) 半導体装置
JPH1167684A (ja) 半導体装置およびその製造方法
KR0120564B1 (ko) 테이퍼드 트렌치형 분리영역의 제조방법
KR20010056796A (ko) 비씨-에스오아이 소자의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees