JP4694429B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4694429B2 JP4694429B2 JP2006188395A JP2006188395A JP4694429B2 JP 4694429 B2 JP4694429 B2 JP 4694429B2 JP 2006188395 A JP2006188395 A JP 2006188395A JP 2006188395 A JP2006188395 A JP 2006188395A JP 4694429 B2 JP4694429 B2 JP 4694429B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- resin
- positive resist
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000000034 method Methods 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010408 film Substances 0.000 claims description 273
- 239000011347 resin Substances 0.000 claims description 146
- 229920005989 resin Polymers 0.000 claims description 146
- 229920001721 polyimide Polymers 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 47
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 26
- 239000011159 matrix material Substances 0.000 claims description 21
- 239000004642 Polyimide Substances 0.000 claims description 14
- 239000007864 aqueous solution Substances 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 132
- 239000000758 substrate Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 239000012535 impurity Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000012545 processing Methods 0.000 description 15
- 238000002474 experimental method Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 238000005401 electroluminescence Methods 0.000 description 12
- 238000005192 partition Methods 0.000 description 11
- 239000002585 base Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000975 dye Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 239000000049 pigment Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000003960 organic solvent Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 102100038954 60S ribosomal export protein NMD3 Human genes 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 101000603190 Homo sapiens 60S ribosomal export protein NMD3 Proteins 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical group C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- FUZZWVXGSFPDMH-UHFFFAOYSA-M hexanoate Chemical compound CCCCCC([O-])=O FUZZWVXGSFPDMH-UHFFFAOYSA-M 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000003504 photosensitizing agent Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910017911 MgIn Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は樹脂ブラックマトリクス層を有する半導体装置の作製方法に関する。尚、本明細書において半導体装置とは、半導体特性を利用して機能する装置全般を指し、また本発明により作製される半導体装置は、樹脂ブラックマトリクス層を用いて構成される発光表示装置及び電子機器を範疇に含んでいる。 The present invention relates to a method for manufacturing a semiconductor device having a resin black matrix layer. Note that a semiconductor device in this specification refers to all devices that function by utilizing semiconductor characteristics, and a semiconductor device manufactured according to the present invention includes a light-emitting display device and an electronic device that are formed using a resin black matrix layer. Includes equipment in category.
表示装置（例えば有機ＥＬ表示装置）に使用される絶縁隔壁は、基板上にポリイミド膜を成膜後、このポリイミド膜をパターニングすることにより形成される。パターニング方法は、感光性ポリイミドと非感光性ポリイミドとで異なる。感光性ポリイミドの場合、ポリイミド膜を露光及び現像することにより、基板上にはポリイミドパターンからなる絶縁隔壁が形成される。また、非感光性ポリイミドの場合、レジストを使用してポリイミド膜をパターニングすることにより、基板上にはポリイミドパターンからなる絶縁隔壁が形成される。
ところで、前記絶縁隔壁の材料として樹脂中に黒色の顔料を分散あるいは染料を溶解させた黒色樹脂を用いることにより、絶縁隔壁にブラックマトリクス（遮光）の役割を持たせることができる。より鮮明な黒色の樹脂ブラックマトリクス（以下、「樹脂ＢＭ」という。）を用いることにより、表示される画像における明るさのコントラスト又は色のコントラストを十分に確保することができ、画像における明暗の差がより明確になり、黒色をより鮮明に表示することができる。しかし、このような黒色樹脂を用いて従来の方法で樹脂ＢＭを作製すると、以下のような問題が生じる。 By the way, by using a black resin in which a black pigment is dispersed or a dye is dissolved in a resin as a material for the insulating partition, the insulating partition can have a role of a black matrix (light shielding). By using a clearer black resin black matrix (hereinafter referred to as “resin BM”), sufficient brightness contrast or color contrast in the displayed image can be secured, and the difference in brightness in the image. Becomes clearer and black can be displayed more clearly. However, when the resin BM is produced using such a black resin by a conventional method, the following problems occur.
まず、感光性黒色樹脂（感光性樹脂に黒色の顔料を分散あるいは染料を溶解させたもの）を使用する場合について説明する。黒色の顔料あるいは染料が添加された感光性黒色樹脂層を基板上に形成し、この感光性黒色樹脂層を露光及び現像することにより、感光性黒色樹脂層がパターニングされ、基板上には感光性黒色樹脂からなる樹脂ＢＭが形成される。感光性黒色樹脂を使用する場合は、レジストを使用する必要がないため、パターン形成工程が少なくてすむという長所があるが、感光性黒色樹脂中に含まれる顔料や染料の影響で露光光の透過率が低くなるため、露光時間を長くしなければならないという短所がある。このような長所及び短所を勘案すると量産時において、従来の樹脂ＢＭの材料として使用しているポリイミドに比べてスループットを下げてしまうと考えられる。 First, the case of using a photosensitive black resin (one obtained by dispersing a black pigment or dissolving a dye in a photosensitive resin) will be described. A photosensitive black resin layer to which a black pigment or dye is added is formed on a substrate, and the photosensitive black resin layer is patterned by exposing and developing the photosensitive black resin layer. A resin BM made of a black resin is formed. When using a photosensitive black resin, there is no need to use a resist, so there is an advantage that the pattern formation process is reduced. However, the exposure light is transmitted under the influence of pigments and dyes contained in the photosensitive black resin. Since the rate is low, the exposure time has to be increased. Considering these advantages and disadvantages, it is considered that the throughput is lowered in the mass production as compared with the polyimide used as the material of the conventional resin BM.
次に、非感光性黒色樹脂（非感光性樹脂に黒色の顔料を分散あるいは染料を溶解させたもの）を使用する場合について説明する。黒色の顔料あるいは染料が添加された非感光性黒色樹脂層を基板上に形成し、この非感光性黒色樹脂層上にポジ型レジスト膜を塗布し、このポジ型レジスト膜を露光及び現像することにより、非感光性黒色樹脂層上にはレジストパターンが形成される。この時には非感光性黒色樹脂層もエッチングされ、基板上には非感光性黒色樹脂からなる樹脂ＢＭが形成される。次いで、レジストパターンを除去する。この際の除去方法としては、レジスト剥離液を使用する場合と有機溶剤を使用する場合が考えられる。レジスト剥離液を使用すると樹脂ＢＭまで除去されてしまう。また、有機溶剤を使用してレジストを除去する方法では、樹脂ＢＭにクラックやピーリングが発生しやすくなる。また、樹脂ＢＭのパターンの断面のテーパー角が大きくなってしまい、それにより樹脂ＢＭ上に形成される発光層や電極層のカバレージが悪くなるため、有機電界発光素子の画素を区切る隔壁層には適さないという欠点がある。 Next, a case where a non-photosensitive black resin (a non-photosensitive resin in which a black pigment is dispersed or a dye is dissolved) will be described. A non-photosensitive black resin layer to which a black pigment or dye is added is formed on a substrate, a positive resist film is applied on the non-photosensitive black resin layer, and the positive resist film is exposed and developed. Thus, a resist pattern is formed on the non-photosensitive black resin layer. At this time, the non-photosensitive black resin layer is also etched, and a resin BM made of non-photosensitive black resin is formed on the substrate. Next, the resist pattern is removed. As a removal method at this time, a case where a resist stripping solution is used and a case where an organic solvent is used can be considered. When the resist stripping solution is used, even the resin BM is removed. Further, in the method of removing the resist using an organic solvent, cracks and peeling are likely to occur in the resin BM. In addition, since the taper angle of the cross section of the pattern of the resin BM is increased, and thus the coverage of the light emitting layer and the electrode layer formed on the resin BM is deteriorated, the partition layer separating the pixels of the organic electroluminescent element is not provided. There is a disadvantage that it is not suitable.
本発明は上記のような事情を考慮してなされたものであり、その目的は、明るさのコントラスト又は色のコントラストを向上させるために黒色樹脂を樹脂ＢＭの材料として用いても、樹脂ＢＭにクラックやピーリングの発生を抑制できるとともに樹脂ＢＭの上に形成される層のカバレージの悪化を抑制できる半導体装置の作製方法を提供することにある。 The present invention has been made in consideration of the above-described circumstances. The purpose of the present invention is to use a black resin as the material of the resin BM to improve the brightness contrast or the color contrast. An object of the present invention is to provide a method for manufacturing a semiconductor device that can suppress the occurrence of cracks and peeling and suppress the deterioration of the coverage of a layer formed on a resin BM.
上記課題を解決するため、本発明に係る半導体装置の作製方法は、基板上に非感光性黒色樹脂層を形成し、
前記非感光性黒色樹脂層上にポジ型レジスト膜を形成し、
前記ポジ型レジスト膜を露光し、
第１の現像液を用いて前記ポジ型レジスト膜を現像するとともに前記非感光性黒色樹脂層をエッチングすることにより、前記基板上に前記非感光性黒色樹脂層からなる樹脂ブラックマトリクス層を形成し、
現像後に残された前記樹脂ブラックマトリクス層上の未感光のポジ型レジスト膜を露光し、
第２の現像液を用いて前記樹脂ブラックマトリクス層上のポジ型レジスト膜を除去することを特徴とする。
In order to solve the above problems, a method for manufacturing a semiconductor device according to the present invention includes forming a non-photosensitive black resin layer on a substrate,
Forming a positive resist film on the non-photosensitive black resin layer;
Exposing the positive resist film;
The positive resist film is developed using a first developer and the non-photosensitive black resin layer is etched to form a resin black matrix layer made of the non-photosensitive black resin layer on the substrate. ,
Exposing the unexposed positive resist film on the resin black matrix layer left after development,
The positive resist film on the resin black matrix layer is removed using a second developer.
上記半導体装置の作製方法によれば、非感光性黒色樹脂層をエッチングして樹脂ブラックマトリクス層を形成した後に、未感光のポジ型レジスト膜を露光し、その露光されたポジ型レジスト膜を第２の現像液によって除去している。このため、樹脂ブラックマトリクス層にクラックやピーリングが発生することを抑制できるとともに、樹脂ブラックマトリクス層の断面のテーパー角を小さくすることができ、それにより、樹脂ブラックマトリクス層の上に形成される層のカバレージの悪化を抑制できる。 According to the above method for manufacturing a semiconductor device, after the non-photosensitive black resin layer is etched to form the resin black matrix layer, the non-photosensitive positive resist film is exposed, and the exposed positive resist film is exposed to the first resist film. 2 is removed by the developer. For this reason, the occurrence of cracks and peeling in the resin black matrix layer can be suppressed, and the taper angle of the cross section of the resin black matrix layer can be reduced, whereby a layer formed on the resin black matrix layer. The deterioration of coverage can be suppressed.
本発明に係る半導体装置の作製方法は、絶縁膜上に電極を形成し、
前記電極及び前記絶縁膜の上に非感光性黒色樹脂層を形成し、
前記非感光性黒色樹脂層上にポジ型レジスト膜を形成し、
前記ポジ型レジスト膜を露光し、
第１の現像液を用いて前記ポジ型レジスト膜を現像するとともに前記非感光性黒色樹脂層をエッチングすることにより、前記電極上に開口部を有する前記非感光性黒色樹脂層からなる樹脂ブラックマトリクス層を形成し、
現像後に残された前記樹脂ブラックマトリクス層上の未感光のポジ型レジスト膜を露光し、
第２の現像液を用いて前記ポジ型レジスト膜を除去することを特徴とする。
In a method for manufacturing a semiconductor device according to the present invention, an electrode is formed over an insulating film,
Forming a non-photosensitive black resin layer on the electrode and the insulating film;
Forming a positive resist film on the non-photosensitive black resin layer;
Exposing the positive resist film;
A resin black matrix comprising the non-photosensitive black resin layer having an opening on the electrode by developing the positive resist film using a first developer and etching the non-photosensitive black resin layer Forming a layer,
Exposing the unexposed positive resist film on the resin black matrix layer left after development,
The positive resist film is removed using a second developer.
また、本発明に係る半導体装置の作製方法において、前記ポジ型レジスト膜を除去した後に、前記電極上及び前記樹脂ブラックマトリクス層上に発光層を形成し、前記発光層及び前記樹脂ブラックマトリクス層の上に前記電極に対向して設けられた電極を形成することも可能である。 In the method for manufacturing a semiconductor device according to the present invention, after removing the positive resist film, a light emitting layer is formed on the electrode and the resin black matrix layer, and the light emitting layer and the resin black matrix layer are formed. It is also possible to form an electrode provided opposite to the electrode.
また、本発明に係る半導体装置の作製方法において、前記絶縁膜上に前記電極を形成する前に、前記絶縁膜下に薄膜トランジスタ及び容量素子を形成することも可能である。 In the method for manufacturing a semiconductor device according to the present invention, a thin film transistor and a capacitor can be formed under the insulating film before the electrode is formed over the insulating film.
また、本発明に係る半導体装置の作製方法において、前記第１の現像液は前記第２の現像液と同じ濃度を有しており、前記第１の現像液を用いた処理時間は、前記第２の現像液を用いた処理時間より長いこと又は前記第２の現像液を用いた処理時間の２倍以上（好ましくは４倍以上）長いことも可能である。 In the method for manufacturing a semiconductor device according to the present invention, the first developer has the same concentration as the second developer, and the processing time using the first developer is the first developer. The processing time using the second developer may be longer than the processing time using the second developer, or may be two times or more (preferably four times or more) longer than the processing time using the second developer.
また、本発明に係る半導体装置の作製方法において、前記第１の現像液は前記第２の現像液より高い濃度を有しており、前記第１の現像液を用いた処理時間は、前記第２の現像液を用いた処理時間と同等又は前記第２の現像液を用いた処理時間の４倍未満（好ましくは２倍未満）であることも可能である。 In the method for manufacturing a semiconductor device according to the present invention, the first developer has a higher concentration than the second developer, and the processing time using the first developer is the first developer. It is also possible that the processing time is equal to or shorter than 4 times (preferably less than 2 times) the processing time using the second developer.
以上説明したように本発明によれば、明るさのコントラスト又は色のコントラストを向上させるために黒色樹脂を樹脂ＢＭの材料として用いても、樹脂ＢＭにクラックやピーリングの発生を抑制できるとともに樹脂ＢＭの上に形成された層のカバレージの悪化を抑制できる半導体装置の作製方法を提供することができる。 As described above, according to the present invention, even when a black resin is used as the material of the resin BM in order to improve the brightness contrast or the color contrast, the occurrence of cracks and peeling can be suppressed in the resin BM and the resin BM. It is possible to provide a method for manufacturing a semiconductor device in which deterioration of coverage of a layer formed over the substrate can be suppressed.
図１は、本発明の実施の形態１による半導体装置の作製方法を説明するフロー図である。
まず、トランジスタが形成された基板上にスピンコート方式で非感光性黒色樹脂膜を塗布する（Ｓ１）。次に、非感光性黒色樹脂膜上にスピンコート方式でポジ型レジスト膜を塗布する（Ｓ２）。次いで、ポジ型レジスト膜の上方にフォトマスクを配置し、このフォトマスクを介して露光光をポジ型レジスト膜に照射する。これにより、露光処理（パターニング）が行われる（Ｓ３）。
FIG. 1 is a flow diagram illustrating a method for manufacturing a semiconductor device according to Embodiment 1 of the present invention.
First, a non-photosensitive black resin film is applied by spin coating on a substrate on which a transistor is formed (S1). Next, a positive resist film is applied by spin coating on the non-photosensitive black resin film (S2). Next, a photomask is arranged above the positive resist film, and exposure light is irradiated to the positive resist film through this photomask. Thereby, an exposure process (patterning) is performed (S3).
この後、第１の現像液を用いてポジ型レジスト膜を現像するとともに、非感光性黒色樹脂膜をエッチングする。これにより、ポジ型レジスト膜の露光部分が除去され、この除去された部分の下に位置する非感光性黒色樹脂膜が選択的に除去される（Ｓ４）。 Thereafter, the positive resist film is developed using the first developer, and the non-photosensitive black resin film is etched. As a result, the exposed portion of the positive resist film is removed, and the non-photosensitive black resin film located under the removed portion is selectively removed (S4).
次に、未感光のポジ型レジスト膜を含む全面に露光光を照射して全面露光を行う（Ｓ５）。次いで、第２の現像液を用いて感光したポジ型レジスト膜を除去する（Ｓ６）。 Next, the entire surface including the unexposed positive resist film is irradiated with exposure light to perform overall exposure (S5). Next, the exposed positive resist film is removed using a second developer (S6).
上記実施の形態１によれば、明るさのコントラスト又は色のコントラストを向上させるために黒色樹脂を樹脂ＢＭの材料として用いることができ、樹脂ＢＭにクラックやピーリングの発生を抑制できるとともに樹脂ＢＭの上に形成された層のカバレージの悪化を抑制できる。 According to the first embodiment, a black resin can be used as a material for the resin BM in order to improve the brightness contrast or the color contrast, and the occurrence of cracks and peeling in the resin BM can be suppressed and the resin BM The deterioration of the coverage of the layer formed above can be suppressed.
以下、図面を参照して本発明の実施の形態２について具体的に説明する。
図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）は、本発明の実施の形態２による半導体装置の作製方法を示す断面図である。
The second embodiment of the present invention will be specifically described below with reference to the drawings.
2A to 2D and FIGS. 3A to 3D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to Embodiment 2 of the present invention.
まず、図２（Ａ）に示すように、基板１上にスピンコート方式で非感光性黒色樹脂である非感光性黒色ポリイミド膜２を形成する。詳細には、基板１上に非感光性黒色ポリイミドを７ｍｌ滴下し、基板１を１０００ｒｐｍの回転速度で２０秒間回転させる。これにより、基板上には膜厚が１．５μｍ程度の非感光性黒色ポリイミド膜２が塗布される。その後、非感光性黒色ポリイミド膜２を１６０℃程度の温度で１８０秒間、ホットプレートにてプリベークする。なお、ここでは図示しないが、基板１上にはトランジスタが形成されているものとする。 First, as shown in FIG. 2A, a non-photosensitive black polyimide film 2 that is a non-photosensitive black resin is formed on a substrate 1 by a spin coating method. Specifically, 7 ml of non-photosensitive black polyimide is dropped on the substrate 1, and the substrate 1 is rotated at a rotation speed of 1000 rpm for 20 seconds. Thereby, the non-photosensitive black polyimide film 2 having a film thickness of about 1.5 μm is applied on the substrate. Thereafter, the non-photosensitive black polyimide film 2 is pre-baked on a hot plate at a temperature of about 160 ° C. for 180 seconds. Although not shown here, it is assumed that a transistor is formed on the substrate 1.
次に、図２（Ｂ）に示すように、非感光性黒色ポリイミド膜２上にスピンコート方式でポジ型レジスト膜３を形成する。詳細には、非感光性黒色ポリイミド膜２上にポジ型レジスト（東京応化製、ＴＦＲ−１２５０ ＰＭ）を滴下し、基板１を９５０ｒｐｍの回転速度で１３秒間回転させる。これにより、非感光性黒色ポリイミド膜２上には膜厚が１．５μｍ程度のポジ型レジスト膜３が塗布される。その後、ポジ型レジスト膜３を１１５℃程度の温度で９０秒間、ホットプレートにてプリベークする。尚、感光剤を含むポジ型レジスト組成物の代表的な一例はジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系であり、感光剤はジアゾナフトキノン（ＤＮＱ）である。その他に化学増幅型のポジ型レジスト組成物を用いても良い。 Next, as shown in FIG. 2B, a positive resist film 3 is formed on the non-photosensitive black polyimide film 2 by spin coating. Specifically, a positive resist (manufactured by Tokyo Ohka, TFR-1250 PM) is dropped on the non-photosensitive black polyimide film 2, and the substrate 1 is rotated at a rotation speed of 950 rpm for 13 seconds. Thus, a positive resist film 3 having a thickness of about 1.5 μm is applied on the non-photosensitive black polyimide film 2. Thereafter, the positive resist film 3 is pre-baked on a hot plate at a temperature of about 115 ° C. for 90 seconds. A typical example of a positive resist composition containing a photosensitizer is a diazonaphthoquinone (DNQ) -novolak resin system, and the photosensitizer is diazonaphthoquinone (DNQ). In addition, a chemically amplified positive resist composition may be used.
次いで、図２（Ｃ）に示すように、ポジ型レジスト膜３の上方にフォトマスク４を配置し、このフォトマスク４を介して露光光５をポジ型レジスト膜３に照射する。これにより、ポジ型レジスト膜３のうち露光光が照射された部分３ａが露光される。この際の露光時間は２０秒である。 Next, as shown in FIG. 2C, a photomask 4 is arranged above the positive resist film 3, and exposure light 5 is irradiated to the positive resist film 3 through the photomask 4. Thereby, the portion 3a irradiated with the exposure light in the positive resist film 3 is exposed. The exposure time at this time is 20 seconds.
この後、図２（Ｄ）に示すように、現像液（東京応化製、ＮＭＤ３ ＴＭＡＨ ２．３８％の水溶液）を用いたパドル現像により、ポジ型レジスト膜３を現像するとともに、非感光性黒色ポリイミド膜２をエッチングする。これにより、ポジ型レジスト膜３の露光部分３ａが除去され、この露光部分３ａの下に位置する非感光性黒色ポリイミド膜が除去される。この現像及びエッチングは、１２０秒間行われる。尚、前記現像液は非感光性黒色ポリイミド膜をエッチングできるものである。 Thereafter, as shown in FIG. 2D, the positive resist film 3 is developed by paddle development using a developing solution (manufactured by Tokyo Ohka Kogyo Co., Ltd., NMD3 TMAH 2.38% aqueous solution). The polyimide film 2 is etched. As a result, the exposed portion 3a of the positive resist film 3 is removed, and the non-photosensitive black polyimide film located under the exposed portion 3a is removed. This development and etching are performed for 120 seconds. The developer can etch the non-photosensitive black polyimide film.
次に、３０秒間、純水でリンスすることにより基板１の洗浄が行われる。現像、エッチング及び洗浄が行われた後は、図３（Ａ）に示すような状態となる。即ち、基板１上には非感光性黒色ポリイミドからなる樹脂ＢＭ層２ａが形成され、この樹脂ＢＭ層２ａ上にはポジ型レジスト膜３が残される。 Next, the substrate 1 is cleaned by rinsing with pure water for 30 seconds. After development, etching, and cleaning, the state shown in FIG. That is, the resin BM layer 2a made of non-photosensitive black polyimide is formed on the substrate 1, and the positive resist film 3 is left on the resin BM layer 2a.
この後、図３（Ｂ）に示すように、残っているポジ型レジスト膜３を感光させる目的で、ポジ型レジスト膜３を含む全面に露光光５を照射して全面露光を行う。この際の露光時間は４０秒である。 Thereafter, as shown in FIG. 3B, for the purpose of exposing the remaining positive resist film 3, the entire surface including the positive resist film 3 is irradiated with exposure light 5 to perform overall exposure. The exposure time at this time is 40 seconds.
次に、図３（Ｃ）に示すように、現像液（東京応化製、ＮＭＤ３ ＴＭＡＨ ２．３８％の水溶液）を用いて感光したポジ型レジスト膜３を除去する。この際は、レジスト膜のみの除去が目的であるため、処理時間は短くてよい。樹脂ＢＭ層も現像液に溶解するが、感光後のポジ型レジスト膜と非感光性黒色ポリイミド膜の溶解速度（エッチングレート）の差を利用することにより除去を行う。具体的には、現像液にてポジ型レジスト膜３を溶かす時間は３０秒程度であり、純水で洗浄する時間は３０秒程度である。レジスト膜が除去された後は、図３（Ｄ）に示すような状態となる。詳細には、基板１上には非感光性黒色ポリイミドからなる樹脂ＢＭ層２ａが形成され、この樹脂ＢＭ層２ａはレジスト膜を除去する際の現像液によって少量のウエットエッチングが行われるため、樹脂ＢＭ層２ａの断面のテーパー角が小さくなり、断面形状もなだらかになる。従って、有機電界発光素子の画素を区切る隔壁層に適した断面テーパー角を得ることができる。また、上記のように現像液としてはＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）の水溶液を用いているため、樹脂ＢＭ層にダメージを与えることが少ない。
この後、オーブンを用いて樹脂ＢＭ層２ａを２５０℃の温度で１時間焼成する。
Next, as shown in FIG. 3C, the exposed positive resist film 3 is removed using a developer (Tokyo Ohka, NMD3 TMAH 2.38% aqueous solution). In this case, since the purpose is to remove only the resist film, the processing time may be short. The resin BM layer is also dissolved in the developer, but is removed by utilizing the difference in dissolution rate (etching rate) between the positive resist film after exposure and the non-photosensitive black polyimide film. Specifically, the time for dissolving the positive resist film 3 with the developer is about 30 seconds, and the time for washing with pure water is about 30 seconds. After the resist film is removed, a state as shown in FIG. Specifically, a resin BM layer 2a made of non-photosensitive black polyimide is formed on the substrate 1, and this resin BM layer 2a is subjected to a small amount of wet etching by a developer used for removing the resist film. The taper angle of the cross section of the BM layer 2a is reduced, and the cross-sectional shape becomes smooth. Therefore, it is possible to obtain a cross-sectional taper angle suitable for the partition layer that separates the pixels of the organic electroluminescent element. Moreover, since the aqueous solution of TMAH (tetramethylammonium hydroxide) is used as the developer as described above, the resin BM layer is hardly damaged.
Thereafter, the resin BM layer 2a is baked at a temperature of 250 ° C. for 1 hour using an oven.
上記実施の形態２によれば、非感光性黒色ポリイミド膜２をパターニングした後に、ポジ型レジスト膜３を全面露光し、その露光されたポジ型レジスト膜３を現像液によって除去している。このため、有機溶剤を使用してレジストを除去する場合のようにクラックやピーリングが樹脂ＢＭ層２ａに発生することを抑制できるとともに、樹脂ＢＭ層２ａの断面のテーパー角を小さくすることができる。 According to the second embodiment, after patterning the non-photosensitive black polyimide film 2, the entire surface of the positive resist film 3 is exposed, and the exposed positive resist film 3 is removed by a developer. For this reason, cracks and peeling can be prevented from occurring in the resin BM layer 2a as in the case of removing the resist using an organic solvent, and the taper angle of the cross section of the resin BM layer 2a can be reduced.
また、本実施の形態では、現像液を用いてレジスト膜を除去するため、従来に比べ、レジスト剥離液や有機溶剤を大量に使用しなくてもよい。従って、水溶液である現像液を用いることにより、作業者の体と環境への負担を小さくすることができる。 Further, in this embodiment mode, since the resist film is removed using a developing solution, it is not necessary to use a large amount of a resist stripping solution or an organic solvent as compared with the conventional case. Therefore, the burden on the operator's body and environment can be reduced by using the developer which is an aqueous solution.
また、本実施の形態では、図２（Ｄ）に示す工程と図３（Ｃ）に示す工程で非感光性黒色ポリイミド膜が現像液に２回曝されるため、基板上に残渣が発生するのを抑制することができる。例えば、図２（Ｄ）に示す工程で基板上に非感光性黒色ポリイミド膜が残渣として少量残ったとしても、図３（Ｃ）に示す工程で２回目の現像液に曝されることにより少量残った残渣を完全に溶かすことができる。 Further, in this embodiment, since the non-photosensitive black polyimide film is exposed twice to the developer in the process shown in FIG. 2D and the process shown in FIG. 3C, a residue is generated on the substrate. Can be suppressed. For example, even if a small amount of a non-photosensitive black polyimide film remains as a residue on the substrate in the step shown in FIG. 2D, a small amount can be obtained by being exposed to the second developer in the step shown in FIG. The remaining residue can be dissolved completely.
また、本実施の形態では、一般的な塗布装置、露光装置及び現像装置を用いることにより実施でき、特別な装置、例えばレジスト剥離装置が必要ないという利点がある。 In addition, this embodiment can be carried out by using a general coating apparatus, exposure apparatus, and developing apparatus, and has an advantage that a special apparatus such as a resist stripping apparatus is not necessary.
尚、上記実施の形態２では、図２（Ｄ）に示す工程（レジスト膜の現像と非感光性黒色ポリイミド膜のエッチング）の現像液と図３（Ｃ）に示す工程（レジスト膜の除去）の現像液はともにＴＭＡＨ２．３８％の水溶液であり、同じ濃度の現像液を用い、両工程の処理時間を１２０秒間と３０秒間というように変えて行っているが、両工程において現像液の濃度を０．２４％〜５．０％の範囲で変えることも可能である。例えば、２．３８％より高濃度の現像液を用いて図２（Ｄ）に示す工程の処理を１２０秒より短い時間（例えば３０秒）で行い、２．３８％の濃度の現像液を用いて図３（Ｃ）に示す工程の処理を３０秒で行うことも可能である。これにより、全体の処理時間を短くすることができる。つまり、図２（Ｄ）に示す工程で用いる現像液を高濃度とし、図３（Ｃ）に示す工程で用いる現像液を低濃度とすることにより、全体の処理時間を短くすることが可能となる。 In the second embodiment, the developer in the step (resist film development and non-photosensitive black polyimide film etching) shown in FIG. 2D and the step shown in FIG. 3C (resist film removal) are shown. Both developers are aqueous solutions of 2.38% TMAH and the same concentration of developer is used, and the processing time in both steps is changed to 120 seconds and 30 seconds. Can be changed within the range of 0.24% to 5.0%. For example, the processing of the step shown in FIG. 2D is performed in a time shorter than 120 seconds (for example, 30 seconds) using a developing solution having a concentration higher than 2.38%, and the developing solution having a concentration of 2.38% is used. Thus, the process of the step shown in FIG. 3C can be performed in 30 seconds. Thereby, the whole processing time can be shortened. That is, it is possible to shorten the entire processing time by setting the developer used in the step shown in FIG. 2D to a high concentration and setting the developer used in the step shown in FIG. 3C to a low concentration. Become.
次に、樹脂ＢＭ層の断面のテーパー角を小さくできることを確認する実験を行ったので、実験方法及び実験結果について説明する。 Next, an experiment was conducted to confirm that the taper angle of the cross section of the resin BM layer can be reduced, and the experimental method and experimental results will be described.
（実験方法）
基板上に目標膜厚１．５μｍの非感光性黒色ポリイミド膜を成膜し、この非感光性黒色ポリイミド膜を１６０℃の温度で１８０秒間プリベークする。次いで、非感光性黒色ポリイミド膜上に目標膜厚１．５μｍのポジ型レジスト膜を塗布し、このポジ型レジスト膜を９０℃の温度でプリベークする。次いで、レジスト膜を２０秒間露光し、実施の形態２と同様の現像液で１２０秒間、ポジ型レジスト膜を現像するとともに非感光性黒色ポリイミド膜をエッチングすることにより樹脂ＢＭ層を形成する。次いで、純水で３０秒間洗浄し、残された未感光のポジ型レジスト膜を４０秒間全面露光し、実施の形態２と同様の現像液で３０秒間現像してポジ型レジスト膜を除去する。次いで、純水で３０秒間洗浄し、樹脂ＢＭ層を２５０℃の温度で１時間焼成する。
(experimental method)
A non-photosensitive black polyimide film having a target film thickness of 1.5 μm is formed on the substrate, and this non-photosensitive black polyimide film is pre-baked at a temperature of 160 ° C. for 180 seconds. Next, a positive resist film having a target film thickness of 1.5 μm is applied on the non-photosensitive black polyimide film, and this positive resist film is pre-baked at a temperature of 90 ° C. Next, the resist film is exposed for 20 seconds, and the positive resist film is developed for 120 seconds with the same developer as in Embodiment 2, and the non-photosensitive black polyimide film is etched to form a resin BM layer. Next, it is washed with pure water for 30 seconds, and the remaining unexposed positive resist film is exposed for 40 seconds, and developed with the same developer as in Embodiment 2 for 30 seconds to remove the positive resist film. Subsequently, it is washed with pure water for 30 seconds, and the resin BM layer is fired at a temperature of 250 ° C. for 1 hour.
（実験結果）
図４は、上記の実験によって得られた樹脂ＢＭ層の断面を示す写真である。図４に示す樹脂ＢＭ層は、膜厚が１．２μｍであり、テーパー角が３３°であった。このテーパー角の測定方法は、図４に示す樹脂ＢＭ層の最上部と底面との間隔を２等分した位置から前記底面と平行な直線を引き、この直線が樹脂ＢＭ層の表面と交差する点ａと底面の周囲ｂとを結ぶ直線を引き、この直線と底面とによって得られる角度を測定したものである。
(Experimental result)
FIG. 4 is a photograph showing a cross section of the resin BM layer obtained by the above experiment. The resin BM layer shown in FIG. 4 had a film thickness of 1.2 μm and a taper angle of 33 °. In this taper angle measurement method, a straight line parallel to the bottom surface is drawn from a position where the distance between the uppermost portion and the bottom surface of the resin BM layer shown in FIG. 4 is equally divided, and this straight line intersects the surface of the resin BM layer. A straight line connecting the point a and the periphery b of the bottom surface is drawn, and the angle obtained by this straight line and the bottom surface is measured.
次に、有機溶剤である酢酸ブチルによってレジスト膜を除去した場合、樹脂ＢＭ層の断面のテーパー角が本実施の形態２の場合に比べて大きくなることを確認する比較実験を行ったので、比較実験方法及び比較実験結果について説明する。 Next, since a comparative experiment was performed to confirm that the taper angle of the cross section of the resin BM layer is larger than that in the second embodiment when the resist film is removed with butyl acetate as an organic solvent, The experimental method and comparative experimental results will be described.
（比較実験方法）
基板上に目標膜厚１．５μｍの非感光性黒色ポリイミド膜を成膜し、この非感光性黒色ポリイミド膜を１２０℃の温度で１８０秒間プリベークする。次いで、非感光性黒色ポリイミド膜上に目標膜厚１．５μｍのポジ型レジスト膜を塗布し、このポジ型レジスト膜を９０℃の温度でプリベークする。次いで、レジスト膜を２０秒間露光し、実施の形態２と同様の現像液で６０秒間、ポジ型レジスト膜を現像するとともに非感光性黒色ポリイミド膜をエッチングすることにより樹脂ＢＭ層を形成する。次いで、純水で３０秒間洗浄し、残された未感光のポジ型レジスト膜を酢酸ブチルによって除去し、樹脂ＢＭ層を２５０℃の温度で１時間焼成する。
(Comparative experiment method)
A non-photosensitive black polyimide film having a target film thickness of 1.5 μm is formed on the substrate, and this non-photosensitive black polyimide film is pre-baked at a temperature of 120 ° C. for 180 seconds. Next, a positive resist film having a target film thickness of 1.5 μm is applied on the non-photosensitive black polyimide film, and this positive resist film is pre-baked at a temperature of 90 ° C. Next, the resist film is exposed for 20 seconds, and the positive resist film is developed for 60 seconds with the same developer as in Embodiment 2, and the non-photosensitive black polyimide film is etched to form a resin BM layer. Next, the substrate is washed with pure water for 30 seconds, the remaining unexposed positive resist film is removed with butyl acetate, and the resin BM layer is baked at a temperature of 250 ° C. for 1 hour.
（比較実験結果）
図５は、上記の比較実験によって得られた樹脂ＢＭ層の断面を示す写真である。図５に示す樹脂ＢＭ層は、膜厚が１．６μｍであり、テーパー角が４８°であった。このテーパー角の測定方法は、図５に示す樹脂ＢＭ層の最上部と底面との間隔を２等分した位置から前記底面と平行な直線を引き、この直線が樹脂ＢＭ層の表面と交差する点ａと底面の周囲ｂとを結ぶ直線を引き、この直線と底面とによって得られる角度を測定したものである。
(Comparison experiment result)
FIG. 5 is a photograph showing a cross section of the resin BM layer obtained by the above comparative experiment. The resin BM layer shown in FIG. 5 had a film thickness of 1.6 μm and a taper angle of 48 °. In this taper angle measurement method, a straight line parallel to the bottom surface is drawn from a position where the distance between the uppermost portion and the bottom surface of the resin BM layer shown in FIG. 5 is equally divided, and this straight line intersects the surface of the resin BM layer. A straight line connecting the point a and the periphery b of the bottom surface is drawn, and the angle obtained by this straight line and the bottom surface is measured.
上記の実験及び比較実験によれば、上記実施の形態２による半導体装置の作製方法によって樹脂ＢＭ層を作製した場合の方が、酢酸ブチルを使用してレジストを除去する場合に比べて樹脂ＢＭ層の断面のテーパー角を小さくできることが確認された。テーパー角が小さいので、樹脂ＢＭの上に形成された層のカバレージが良くなった。 According to the above experiment and the comparative experiment, the resin BM layer is produced when the resin BM layer is produced by the method for producing the semiconductor device according to the second embodiment as compared with the case where the resist is removed using butyl acetate. It was confirmed that the taper angle of the cross section can be reduced. Since the taper angle is small, the coverage of the layer formed on the resin BM is improved.
本実施の形態では、非感光性黒色樹脂を用いて樹脂ＢＭ層を作製する場合について記載したが、本発明はこれに限られるものではない。非感光性樹脂を用いて樹脂膜を作製してもよい。非感光性樹脂は、着色する場合は黒色以外でもよく、着色しなくてもよい。 Although the case where the resin BM layer is manufactured using a non-photosensitive black resin has been described in the present embodiment, the present invention is not limited to this. A resin film may be formed using a non-photosensitive resin. The non-photosensitive resin may be other than black when it is colored, or may not be colored.
図６（Ａ）〜（Ｅ）は、本発明の実施例１による半導体装置の作製方法を示す断面図である。 6A to 6E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to Example 1 of the present invention.
まず、図６（Ａ）に示すように、基板１００上に下地絶縁膜１０１を形成する。ここで基板１００としては、ガラス基板、石英基板、セラミック基板などを用いることができる。またシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、後述するすべての工程の処理温度に熱的に耐えうるプラスチック基板を用いてもよい。 First, a base insulating film 101 is formed over a substrate 100 as illustrated in FIG. Here, as the substrate 100, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used. Alternatively, a silicon substrate, a metal substrate, or a stainless steel substrate with an insulating film formed on the surface thereof may be used. Also, a plastic substrate that can withstand the processing temperatures of all the steps described later may be used.
下地絶縁膜１０１は基板１００に含まれる元素（例えばアルカリ金属）がこの上層に形成される半導体膜中に拡散しないために設けられる。下地絶縁膜１０１としては酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を用いる。例えば以下に示す第１及び第２層を積層した絶縁膜が例示される。第１層はＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜であり、その膜厚は５０〜１００ｎｍである。第２層はＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜であり、その膜厚は１００〜１５０ｎｍである。また、下地絶縁膜１０１を一層構造としてもよい。この場合下地絶縁膜１０１としては窒化シリコン膜（ＳｉＮ膜）、又は上記したプロセスで形成される第２酸化窒化シリコン膜（ＳｉＯxＮy膜（Ｘ＞Ｙ））を用いることが好ましい。ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動しやすい傾向があるため、下地絶縁膜１０１を窒化シリコン膜とすることは好ましいことである。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造の絶縁膜を下地絶縁膜１０１としてもよい。 The base insulating film 101 is provided so that an element (for example, alkali metal) included in the substrate 100 does not diffuse into the semiconductor film formed in the upper layer. As the base insulating film 101, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiO x N y ) is used. For example, an insulating film in which the following first and second layers are stacked is exemplified. The first layer is a first silicon oxynitride film formed using SiH 4 , NH 3 , and N 2 O as reaction gases, and the film thickness is 50 to 100 nm. The second layer is a second silicon oxynitride film formed using SiH 4 and N 2 O as reaction gases, and the film thickness is 100 to 150 nm. Further, the base insulating film 101 may have a single-layer structure. In this case, the base insulating film 101 is preferably a silicon nitride film (SiN film) or a second silicon oxynitride film (SiO x N y film (X> Y)) formed by the above-described process. During gettering, a metal element (for example, nickel) tends to move to a region having a high oxygen concentration. Therefore, it is preferable that the base insulating film 101 be a silicon nitride film. Alternatively, an insulating film having a three-layer structure in which a first silicon oxynitride film, a second silicon oxynitride film, and a silicon nitride film are sequentially stacked may be used as the base insulating film 101.
次いで、下地絶縁膜１０１上に非晶質構造を有する半導体膜（以下、非晶質半導体膜と記載）を例えばスパッタリング法により形成する。非晶質半導体膜はシリコンを主成分とする半導体材料から形成される。例えば、非晶質半導体膜は非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などであり、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法によって１０〜１００nmの厚さに形成される。後の結晶化工程で良質な結晶構造を得るためには、非晶質半導体膜の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内を鏡面処理（電界研磨処理）したり、オイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。 Next, a semiconductor film having an amorphous structure (hereinafter referred to as an amorphous semiconductor film) is formed over the base insulating film 101 by, for example, a sputtering method. The amorphous semiconductor film is formed from a semiconductor material containing silicon as a main component. For example, the amorphous semiconductor film is an amorphous silicon film or an amorphous silicon germanium film, and is formed to a thickness of 10 to 100 nm by a plasma CVD method, a low pressure CVD method, or a sputtering method. In order to obtain a high-quality crystal structure in the subsequent crystallization step, the concentration of impurities such as oxygen and nitrogen contained in the amorphous semiconductor film is set to 5 × 10 18 / cm 3 (secondary ion mass spectrometry ( It is better to reduce it to below the atomic concentration) measured by SIMS). These impurities interfere with subsequent crystallization, and also increase the density of capture centers and recombination centers even after crystallization. For this purpose, it is desirable not only to use a high-purity material gas, but also to use a CVD apparatus capable of performing mirror surface treatment (electropolishing treatment) in the reaction chamber or having an oil-free vacuum exhaust system.
次いで、非晶質半導体膜を結晶化させる。ここでは特開平8-78329号公報記載の技術を用いる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として非晶質シリコン膜を結晶化させ、結晶質半導体膜を形成する。この加熱処理は、電気炉による熱処理または強光の照射を用いればよい。電気炉による熱処理は、例えば５００℃〜６５０℃で４〜２４時間ほど行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶質半導体膜を得る。尚、電気炉の代わりにランプアニール装置を用いて熱処理を行ってもよい。 Next, the amorphous semiconductor film is crystallized. Here, the technique described in JP-A-8-78329 is used. The technology described in this publication is based on an amorphous silicon film (also referred to as an amorphous silicon film) by selectively adding a metal element that promotes crystallization and performing a heat treatment so that the amorphous region starts from the added region. The silicon film is crystallized to form a crystalline semiconductor film. For this heat treatment, heat treatment by an electric furnace or irradiation with strong light may be used. What is necessary is just to perform the heat processing by an electric furnace for about 4 to 24 hours, for example at 500 to 650 degreeC. Here, after heat treatment for dehydrogenation (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a crystalline semiconductor film. In addition, you may heat-process using a lamp annealing apparatus instead of an electric furnace.
次いで、結晶質半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修するため、レーザー光（ＸｅＣｌ：波長３０８ｎｍ）を大気中、または酸素雰囲気中で照射する。レーザー光には波長４００nm以下のエキシマレーザー光、もしくはＹＡＧレーザーの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもってシリコン膜表面を走査させつつ照射すればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４１０mJ/cm2でレーザー光の照射を大気中で行う。 Next, in order to increase the crystallization rate of the crystalline semiconductor film and repair defects remaining in the crystal grains, laser light (XeCl: wavelength 308 nm) is irradiated in the air or an oxygen atmosphere. As the laser light, excimer laser light having a wavelength of 400 nm or less, or second harmonic and third harmonic of a YAG laser are used. In any case, if pulsed laser light having a repetition frequency of about 10 to 1000 Hz is condensed to 100 to 500 mJ / cm 2 by an optical system and irradiated while scanning the surface of the silicon film with an overlap rate of 90 to 95%. Good. Here, laser light irradiation is performed in the atmosphere at a repetition frequency of 30 Hz and an energy density of 410 mJ / cm 2 .
次いで、バリア層上にスパッタリング法にてゲッタリングサイトとなるアルゴン元素を含む非晶質半導体膜を膜厚１５０ｎｍに形成する。ここでの成膜条件は、例えばチャンバー内の圧力が０．３Ｐａ、ガス（Ａｒ）流量が５０（sccm）、成膜パワーが３ｋＷ、基板温度が１５０℃である。なお、上記条件での非晶質半導体膜に含まれるアルゴン元素の原子濃度は３×１０20／ｃｍ３〜５×１０20／ｃｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行うことにより、結晶質半導体膜中の金属原子を非晶質半導体膜にゲッタリングする。
次いで、バリア層をエッチングストッパーとしたエッチングにより、ゲッタリングサイトであるアルゴン元素を含む非晶質半導体膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。
Next, an amorphous semiconductor film containing an argon element serving as a gettering site is formed with a thickness of 150 nm over the barrier layer by a sputtering method. The deposition conditions here are, for example, a pressure in the chamber of 0.3 Pa, a gas (Ar) flow rate of 50 (sccm), a deposition power of 3 kW, and a substrate temperature of 150 ° C. Note that the atomic concentration of argon element contained in the amorphous semiconductor film under the above conditions is 3 × 10 20 / cm 3 to 5 × 10 20 / cm 3 , and the atomic concentration of oxygen is 1 × 10 19 / cm 3 to 3. × 10 19 / cm 3 Thereafter, heat treatment is performed at 650 ° C. for 3 minutes using a lamp annealing apparatus, so that the metal atoms in the crystalline semiconductor film are gettered to the amorphous semiconductor film.
Next, the amorphous semiconductor film containing an argon element which is a gettering site is selectively removed by etching using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid.
次いで、結晶質半導体膜の表面をオゾン水で処理することにより結晶質半導体膜表面に薄い酸化膜を形成する。次いでレジストからなるマスクを形成し、このマスクを用いて所望の形状にエッチング処理することにより島状に分離された結晶質半導体膜１０２を形成する。この結晶質半導体膜を形成した後にマスクを除去する。 Next, a thin oxide film is formed on the surface of the crystalline semiconductor film by treating the surface of the crystalline semiconductor film with ozone water. Next, a resist mask is formed, and the crystalline semiconductor film 102 separated into islands is formed by etching into a desired shape using the mask. After forming this crystalline semiconductor film, the mask is removed.
尚、結晶質半導体膜１０２を形成した後、ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型不純物元素あるいはｎ型不純物元素を添加してもよい。ｐ型不純物元素は、例えばボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素であり、ｎ型不純物元素は、例えばリン（Ｐ）または砒素（Ａｓ）など周期律１５族元素である。 Note that after the crystalline semiconductor film 102 is formed, a p-type impurity element or an n-type impurity element may be added in order to control the threshold value (Vth) of the TFT. The p-type impurity element is a periodic group 13 element such as boron (B), aluminum (Al), or gallium (Ga), and the n-type impurity element is periodic such as phosphorus (P) or arsenic (As). It is a group 15 element.
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に結晶質半導体膜１０２の表面を洗浄した後、ゲート絶縁膜１０７を形成する。本実施例では、プラズマＣＶＤ法により形成された厚さ１１５ｎｍの酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を、ゲート絶縁膜１０７として用いる。 Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surface of the crystalline semiconductor film 102 is washed, and then a gate insulating film 107 is formed. In this embodiment, a 115 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) formed by plasma CVD is used as the gate insulating film 107. Use.
次いで、ゲート絶縁膜１０７上に膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜１０８ａと、膜厚３７０ｎｍのＷ膜からなる第２の導電膜１０８ｂを積層し、ゲート電極となる導電層を形成する。ＴａＮ膜は、Ｔａターゲットを、窒素を含む雰囲気内でスパッタリングすることにより形成される。また、Ｗ膜は、Ｗターゲットをスパッタリングすることにより形成される。なおＷ膜に代えて、ＷとＭｏからなる合金膜を用いてもよい。 Next, a first conductive film 108a made of a TaN film with a thickness of 30 nm and a second conductive film 108b made of a W film with a thickness of 370 nm are stacked over the gate insulating film 107 to form a conductive layer to be a gate electrode. To do. The TaN film is formed by sputtering a Ta target in an atmosphere containing nitrogen. The W film is formed by sputtering a W target. In place of the W film, an alloy film made of W and Mo may be used.
尚、上記した材料以外にも、第１の導電膜１０８ａ及び第２の導電膜１０８ｂを形成する導電性材料としては、Ｔａ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。
また、ゲート電極となる導電膜は２層構造に限定されず、例えば、３層以上の構造であってもよい。また、ゲート電極となる導電層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される単層の半導体膜を用いてもよい。
In addition to the above-described materials, as the conductive material for forming the first conductive film 108a and the second conductive film 108b, an element selected from Ta, Ti, Mo, Al, and Cu, or the above element can be used. An alloy material or a compound material as a main component can be used.
Further, the conductive film to be the gate electrode is not limited to a two-layer structure, and may have a structure of three or more layers, for example. Alternatively, a single-layer semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used as the conductive layer to be the gate electrode.
次に、第２の導電膜１０８ｂの上にレジスト膜を塗布し、このレジスト膜を露光および現像することにより、第２の導電膜１０８ｂ上にはレジストパターンが形成される。次いで、レジストパターンを用いて、ゲート電極及び配線を形成するための第１のエッチング処理をドライエッチングで行う。
この第１のエッチング処理では、エッチング用のプラズマとしてＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）が好適である。この場合、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に導電膜をエッチングすることができる。エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
Next, a resist film is applied onto the second conductive film 108b, and the resist film is exposed and developed to form a resist pattern on the second conductive film 108b. Next, a first etching process for forming gate electrodes and wirings is performed by dry etching using the resist pattern.
In this first etching process, ICP (Inductively Coupled Plasma) is suitable as the plasma for etching. In this case, the conductive film is etched into a desired tapered shape by appropriately adjusting the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the electrode on the substrate side, the electrode temperature on the substrate side, etc.) can do. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4 , CCl 4 or the like, a fluorine-based gas typified by CF 4 , SF 6 , NF 3 , or the like, or O 2 is appropriately used. Can do.
尚、第１のエッチング処理では、例えば第１のエッチングを行った後、続いて第２のエッチングが行われる。 In the first etching process, for example, the first etching is performed, and then the second etching is performed.
第１のエッチングでは、エッチング用ガスとして、ＣＦ4とＣｌ2とＯ2が用いられる。それぞれのガス流量は例えば２５／２５／１０（ｓｃｃｍ）である。このような条件のもと、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し、このプラズマによりエッチングを行う。このとき基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第１のエッチングにおいて、Ｗのエッチング速度は例えば２００．３９ｎｍ／ｍｉｎであり、ＴａＮのエッチング速度は例えば８０．３２ｎｍ／ｍｉｎである。またＴａＮに対するＷの選択比は例えば約２．５である。この第１のエッチング条件によって、Ｗのテーパー角は、例えば約２６°となる。 In the first etching, CF 4 , Cl 2 and O 2 are used as etching gases. Each gas flow rate is, for example, 25/25/10 (sccm). Under such conditions, plasma is generated by applying 500 W of RF (13.56 MHz) power to the coil-type electrode at a pressure of 1 Pa, and etching is performed using this plasma. At this time, 150 W of RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. In the first etching, the etching rate of W is, for example, 200.39 nm / min, and the etching rate of TaN is, for example, 80.32 nm / min. The selection ratio of W to TaN is, for example, about 2.5. With this first etching condition, the taper angle of W is, for example, about 26 °.
続いてエッチング条件を変えて第２のエッチングを行う。第２のエッチングでは、エッチング用ガスにＣＦ4とＣｌ2が用いられる。それぞれのガス流量は例えば３０／３０（ｓｃｃｍ）である。このような条件のもと、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し、エッチングを約３０秒ほど行う。このとき基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチングではＷ膜及びＴａＮ膜とも同程度にエッチングされる。上記した第２のエッチングにおいて、Ｗのエッチング速度は例えば５８．９７ｎｍ／ｍｉｎであり、ＴａＮのエッチング速度は６６．４３ｎｍ／ｍｉｎである。 Subsequently, the second etching is performed by changing the etching conditions. In the second etching, CF 4 and Cl 2 are used as etching gases. Each gas flow rate is, for example, 30/30 (sccm). Under such conditions, plasma is generated by applying 500 W of RF (13.56 MHz) power to the coil-type electrode at a pressure of 1 Pa, and etching is performed for about 30 seconds. At this time, RF (13.56 MHz) power of 20 W is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. In the second etching in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. In the second etching described above, the etching rate of W is, for example, 58.97 nm / min, and the etching rate of TaN is 66.43 nm / min.
尚、上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとし、かつ基板側に適切なバイアス電圧を印加することで、第１の導電膜１０８ａ及び第２の導電膜１０８ｂの端部を適切なテーパー形状にすることができる。例えば上記した条件においてこのテーパー部の角度は１５〜４５°となる。 Note that in the first etching process, the first conductive film 108a and the second conductive film 108b are formed by making the shape of the resist mask suitable and applying an appropriate bias voltage to the substrate side. The end can be made into a suitable tapered shape. For example, the angle of the tapered portion is 15 to 45 ° under the above-described conditions.
次いで、レジストパターンをそのまま用いて第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用いる。それぞれのガス流量は例えば２４／１２／２４（ｓｃｃｍ）である。このような条件のもと、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し、このプラズマを用いてエッチングを例えば２５秒行う。このとき基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。上記した第２のエッチング処理において、Ｗのエッチング速度は例えば２２７．３ｎｍ／ｍｉｎであり、ＴａＮのエッチング速度は例えば３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は例えば７．１である。またゲート絶縁膜である酸化窒化シリコン膜（ＳｉＯＮ）に対するエッチング速度は例えば３３．７ｎｍ／ｍｉｎであり、酸化窒化シリコンに対するＷの選択比は例えば６．８３である。この第２のエッチング処理によりＷのテーパー角は例えば７０°となる。このようにして第１の導電膜１０８ａ及び第２の導電膜１０８ｂからなるゲート電極が形成される。 Next, a second etching process is performed using the resist pattern as it is. Here, SF 6 , Cl 2, and O 2 are used as the etching gas. Each gas flow rate is, for example, 24/12/24 (sccm). Under such conditions, 700 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1.3 Pa to generate plasma, and etching is performed using this plasma for, for example, 25 seconds. At this time, 10 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. In the second etching process described above, the etching rate of W is, for example, 227.3 nm / min, the etching rate of TaN is, for example, 32.1 nm / min, and the selective ratio of W to TaN is, for example, 7.1. . The etching rate for the silicon oxynitride film (SiON) that is the gate insulating film is, for example, 33.7 nm / min, and the selection ratio of W to silicon oxynitride is, for example, 6.83. By this second etching process, the taper angle of W becomes 70 °, for example. In this manner, a gate electrode including the first conductive film 108a and the second conductive film 108b is formed.
次いで、ドーピング処理を行い、結晶質半導体膜１０２に不純物領域を形成する。ドーピング処理は例えばプラズマドーピング法やイオン注入法で行えば良い。イオン注入条件で行う場合、注入条件は、加速電圧を６０〜１００ｋＶとする。 Next, a doping process is performed to form an impurity region in the crystalline semiconductor film 102. The doping process may be performed by, for example, a plasma doping method or an ion implantation method. In the case of ion implantation conditions, the implantation conditions are such that the acceleration voltage is 60 to 100 kV.
このとき結晶質半導体膜１０２において、第１の導電膜１０８ａのみが上方に存在する領域と第１の導電膜１０８ａ及び第２の導電膜１０８ｂがともに上方に存在しない領域とでは、上層の膜厚に差があるためドーズ量が異なる。このため、結晶質半導体膜１０２には、第１の導電膜１０８ａのみが上方に存在する領域に低濃度不純物領域１８０が２つ形成されると同時に、低濃度不純物領域１８０の外側に隣接する高濃度不純物領域１３７が形成される。 At this time, in the crystalline semiconductor film 102, the upper film thickness is divided between a region where only the first conductive film 108a is present and a region where both the first conductive film 108a and the second conductive film 108b are not present. There is a difference in dose amount. Therefore, in the crystalline semiconductor film 102, two low-concentration impurity regions 180 are formed in a region where only the first conductive film 108a is present, and at the same time, the high-concentration adjacent to the outside of the low-concentration impurity region 180. A concentration impurity region 137 is formed.
尚、画素部において結晶質半導体膜は保持容量（図示せず）を形成する半導体層となる。 In the pixel portion, the crystalline semiconductor film becomes a semiconductor layer that forms a storage capacitor (not shown).
以上までの工程で、結晶質半導体膜１０２には不純物領域が形成される。また、第１の導電膜１０８ａ及び第２の導電膜１０８ｂは、ゲート電極となり、画素部において保持容量を形成する一方の電極となる。 Through the above steps, an impurity region is formed in the crystalline semiconductor film 102. In addition, the first conductive film 108a and the second conductive film 108b serve as gate electrodes and serve as one electrode that forms a storage capacitor in the pixel portion.
次いで、ほぼ全面を覆う絶縁膜（図示せず）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成する。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。 Next, an insulating film (not shown) that covers almost the entire surface is formed. In this embodiment, a silicon oxide film having a thickness of 50 nm is formed by plasma CVD. Of course, this insulating film is not limited to the silicon oxide film, and another insulating film containing silicon may be used as a single layer or a laminated structure.
次いで、結晶質半導体膜１０２に添加された不純物元素を活性化する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法を複数組み合わせた方法による処理である。 Next, a step of activating the impurity element added to the crystalline semiconductor film 102 is performed. This activation process is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination of these methods. It is processing.
上記した活性化処理により、不純物元素が活性化すると同時に、結晶質半導体膜１０２を結晶化する際に触媒として使用した金属元素が、高濃度不純物領域１３７にゲッタリングされ、結晶質半導体膜１０２のうち主にチャネル形成領域となる部分中のニッケル濃度が低減する。その結果、チャネル形成領域の結晶性がよくなり、ＴＦＴ（薄膜トランジスタ）２０４のオフ電流値は下がり、また結晶性が良いことから高い電界効果移動度が得られる。このように良好な特性を有するＴＦＴ２０４を得ることができる（図６（Ｂ））。 By the activation process described above, the impurity element is activated, and at the same time, the metal element used as a catalyst for crystallization of the crystalline semiconductor film 102 is gettered to the high-concentration impurity region 137, and the crystalline semiconductor film 102 Of these, the nickel concentration in the portion mainly serving as the channel formation region is reduced. As a result, the crystallinity of the channel formation region is improved, the off-current value of the TFT (thin film transistor) 204 is lowered, and high field effect mobility can be obtained because the crystallinity is good. Thus, a TFT 204 having good characteristics can be obtained (FIG. 6B).
次いで、図６（Ｂ）に示すように、窒化シリコン膜からなる第１の層間絶縁膜１５１を形成する。次いで熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、結晶質半導体膜１０２を水素化する工程を行う。この工程は、第１の層間絶縁膜１５１に含まれる水素により結晶質半導体膜１０２のダングリングボンドを終端する工程であり、酸化シリコン膜からなる絶縁膜（図示しない）の有無に関係なく結晶質半導体膜１０２を水素化することができる。尚、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素により水素化する処理）を行っても良い。 Next, as shown in FIG. 6B, a first interlayer insulating film 151 made of a silicon nitride film is formed. Next, heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours) is performed, and a step of hydrogenating the crystalline semiconductor film 102 is performed. This step is a step of terminating dangling bonds of the crystalline semiconductor film 102 with hydrogen contained in the first interlayer insulating film 151, and the crystalline structure regardless of the presence or absence of an insulating film (not shown) made of a silicon oxide film. The semiconductor film 102 can be hydrogenated. Note that plasma hydrogenation (treatment of hydrogenation with hydrogen excited by plasma) may be performed as another means of hydrogenation.
次いで、第１の層間絶縁膜１５１上に第２の層間絶縁膜１５２を形成する。第２の層間絶縁膜１５２は有機絶縁材料から構成されてもよいし無機絶縁材料から構成されてもよい。本実施例では、シロキサン材料を出発材料として形成された珪素、酸素、水素からなる無機シロキサン系の絶縁性材料、又はこの無機シロキサン系の絶縁性材料のうち珪素と結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁性材料を用いる。尚、膜厚１．６μｍのアクリル樹脂膜であってもよい。 Next, a second interlayer insulating film 152 is formed over the first interlayer insulating film 151. The second interlayer insulating film 152 may be made of an organic insulating material or an inorganic insulating material. In this embodiment, an inorganic siloxane insulating material composed of silicon, oxygen, and hydrogen formed from a siloxane material as a starting material, or hydrogen bonded to silicon among the inorganic siloxane insulating materials is methyl or phenyl. An organic siloxane-based insulating material substituted with such an organic group is used. An acrylic resin film with a thickness of 1.6 μm may be used.
次いで、第２の層間絶縁膜１５２上にレジストパターンを形成し、このレジストパターンをマスクとして第２の層間絶縁膜１５２及び第１の層間絶縁膜１５１をエッチングすることにより、高濃度不純物領域１３７の上に位置するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。すなわち第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、図示しない絶縁膜をエッチングストッパーとして第１の層間絶縁膜をエッチングし、その後図示しない絶縁膜をエッチングする。 Next, a resist pattern is formed on the second interlayer insulating film 152, and the second interlayer insulating film 152 and the first interlayer insulating film 151 are etched using the resist pattern as a mask, thereby forming the high concentration impurity region 137. A contact hole located above is formed. In this embodiment, a plurality of etching processes are sequentially performed. That is, after the second interlayer insulating film is etched using the first interlayer insulating film as an etching stopper, the first interlayer insulating film is etched using the insulating film (not shown) as an etching stopper, and then the insulating film (not shown) is etched.
次いで、第２の層間絶縁膜１５２の全面上及び各コンタクトホール内に金属膜（例えばＡｌ、Ｔｉ、Ｍｏ、Ｗなど）を形成し、この金属膜をパターニングすることにより、配線及び画素電極を形成する。尚、配線及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜もしくはこれらの積層膜といった、反射性の優れた膜を用いることが望ましい。こうして、ソース配線１５３またはドレイン配線１５４が形成される。 Next, a metal film (for example, Al, Ti, Mo, W, etc.) is formed on the entire surface of the second interlayer insulating film 152 and in each contact hole, and this metal film is patterned to form wirings and pixel electrodes. To do. Note that it is desirable to use a film having excellent reflectivity such as a film containing Al or Ag as a main component or a laminated film thereof as the material of the wiring and the pixel electrode. Thus, the source wiring 153 or the drain wiring 154 is formed.
次に、図６（Ｃ）に示すように、ドレイン配線１５４及び第２の層間絶縁膜１５２の上に下部電極（反射電極）１５５を形成する。 Next, as illustrated in FIG. 6C, a lower electrode (reflection electrode) 155 is formed over the drain wiring 154 and the second interlayer insulating film 152.
次いで、図６（Ｄ）に示すように、実施の形態２と同様の方法により下部電極１５５、ソース配線、ドレイン配線及び第２の層間絶縁膜１５２の上に樹脂ＢＭ層１５６を形成する。 Next, as illustrated in FIG. 6D, a resin BM layer 156 is formed over the lower electrode 155, the source wiring, the drain wiring, and the second interlayer insulating film 152 by the same method as in the second embodiment.
詳細には、下部電極１５５を含む全面上に非感光性黒色ポリイミド膜を塗布し、この非感光性黒色ポリイミド膜をプリベークする。次に、非感光性黒色ポリイミド膜上にポジ型レジスト膜（図示せず）を塗布し、このポジ型レジスト膜をプリベークする。次いで、ポジ型レジスト膜を露光し、現像液（東京応化製、ＮＭＤ３ ＴＭＡＨ ２．３８％の水溶液）を用いたパドル現像により、ポジ型レジスト膜を現像するとともに、非感光性黒色ポリイミド膜をエッチングする。これにより、ポジ型レジスト膜の露光部分が除去され、この露光部分の下に位置する非感光性黒色ポリイミド膜が除去され、その結果、下部電極１５５上に位置するＢＭ開口部１５６ａを有する非感光性黒色ポリイミドからなる樹脂ＢＭ層１５６が形成され、この樹脂ＢＭ層１５６上にはポジ型レジスト膜が残される。次に、純水で３０秒間洗浄を行う。この後、残っているレジスト膜を感光させる目的で、レジスト膜を含む全面に露光光を照射して全面露光を行う。次に、現像液（東京応化製、ＮＭＤ３ ＴＭＡＨ ２．３８％の水溶液）を用いて感光したポジ型レジスト膜を除去する。このようにして非感光性黒色ポリイミドからなる樹脂ＢＭ層１５６が形成され、この樹脂ＢＭ層１５６はレジスト膜を除去する際の現像液によって少量のウエットエッチングが行われるため、前記の実施の形態２と同様に樹脂ＢＭ層１５６のＢＭ開口部１５６ａの断面のテーパー角が小さくなり、その断面形状もなだらかになる。従って、有機電界発光素子の画素を区切る隔壁層に適した断面テーパー角を得ることができる。また、上記のように現像液としてはＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）の水溶液を用いているため、樹脂ＢＭ層１５６にダメージを与えることが少ない。この後、オーブンを用いて樹脂ＢＭ層１５６を２５０℃の温度で１時間焼成する。 Specifically, a non-photosensitive black polyimide film is applied on the entire surface including the lower electrode 155, and the non-photosensitive black polyimide film is pre-baked. Next, a positive resist film (not shown) is applied on the non-photosensitive black polyimide film, and this positive resist film is pre-baked. Next, the positive resist film is exposed, and the positive resist film is developed by paddle development using a developer (Tokyo Ohka, NMD3 TMAH 2.38% aqueous solution), and the non-photosensitive black polyimide film is etched. To do. As a result, the exposed portion of the positive resist film is removed, and the non-photosensitive black polyimide film located under the exposed portion is removed. As a result, the non-photosensitive portion having the BM opening 156a located on the lower electrode 155 is removed. A resin BM layer 156 made of conductive black polyimide is formed, and a positive resist film is left on the resin BM layer 156. Next, washing is performed with pure water for 30 seconds. Thereafter, for the purpose of exposing the remaining resist film, the entire surface including the resist film is irradiated with exposure light to perform overall exposure. Next, the exposed positive resist film is removed using a developer (Tokyo Ohka, NMD3 TMAH 2.38% aqueous solution). In this way, the resin BM layer 156 made of non-photosensitive black polyimide is formed, and the resin BM layer 156 is subjected to a small amount of wet etching by the developer used for removing the resist film. Similarly to the above, the taper angle of the cross section of the BM opening 156a of the resin BM layer 156 becomes small, and the cross-sectional shape thereof becomes smooth. Therefore, it is possible to obtain a cross-sectional taper angle suitable for the partition layer that separates the pixels of the organic electroluminescent element. Further, as described above, since the aqueous solution of TMAH (tetramethylammonium hydroxide) is used as the developer, the resin BM layer 156 is hardly damaged. Thereafter, the resin BM layer 156 is baked at a temperature of 250 ° C. for 1 hour using an oven.
この後、図６（Ｅ）に示すように、ＢＭ開口部１５６ａ内及び樹脂ＢＭ層１５６上に有機発光層１５７を形成する。この有機発光層１５７は、電場を加えると発光する有機化合物（有機発光材料）を含む層である。有機発光層１５７及び樹脂ＢＭ層１５６の上に透明導電膜からなる上部電極１５８を形成する。このようにして、樹脂ＢＭ層のＢＭ開口部１５６ａ内には、上部電極１５８、有機発光層１５７及び下部電極１５５からなる発光素子１５９が形成される。 Thereafter, as shown in FIG. 6E, an organic light emitting layer 157 is formed in the BM opening 156 a and on the resin BM layer 156. This organic light emitting layer 157 is a layer containing an organic compound (organic light emitting material) that emits light when an electric field is applied. An upper electrode 158 made of a transparent conductive film is formed on the organic light emitting layer 157 and the resin BM layer 156. In this way, the light emitting element 159 including the upper electrode 158, the organic light emitting layer 157, and the lower electrode 155 is formed in the BM opening 156a of the resin BM layer.
上記実施例１においても、実施の形態２と同様の効果を得ることができ、また実施の形態２と同様の変形例を実施することが可能である。
即ち、樹脂ＢＭ層１５６にクラックやピーリングが発生することを抑制できるとともに、樹脂ＢＭ層１５６の断面のテーパー角を小さくすることができる。また、樹脂ＢＭ層を形成する際に水溶液である現像液を用いることにより、作業者の体と環境への負担を小さくすることができる。また、非感光性黒色ポリイミド膜が第１の現像液と第２の現像液に曝されるため、すなわち２回エッチングされるため、下部電極１５５上に非感光性黒色ポリイミド膜の残渣が発生するのを抑制することができる。
また、レジスト膜の現像と非感光性黒色ポリイミド膜のエッチングの際の現像液を高濃度とし、レジスト膜の除去の際の現像液を低濃度とするように調節して実施することも可能である。
Also in Example 1 described above, the same effect as in the second embodiment can be obtained, and a modification similar to that in the second embodiment can be implemented.
That is, the occurrence of cracks and peeling in the resin BM layer 156 can be suppressed, and the taper angle of the cross section of the resin BM layer 156 can be reduced. Further, by using a developer that is an aqueous solution when forming the resin BM layer, the burden on the operator's body and the environment can be reduced. Further, since the non-photosensitive black polyimide film is exposed to the first developer and the second developer, that is, etched twice, a residue of the non-photosensitive black polyimide film is generated on the lower electrode 155. Can be suppressed.
It is also possible to adjust the developing solution at the time of developing the resist film and etching the non-photosensitive black polyimide film at a high concentration and adjusting the developing solution at the time of removing the resist film to a low concentration. is there.
図７は、本発明の実施例２による半導体装置の作製方法を説明するための断面図であり、図６と同一部分には同一符号を付し、異なる部分についてのみ説明する。この半導体装置は、樹脂ＢＭを隔壁に用いて作製したＥＬ発光装置である。 FIG. 7 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present invention. The same reference numerals are given to the same parts as those in FIG. 6, and only different parts will be described. This semiconductor device is an EL light emitting device manufactured using a resin BM as a partition wall.
下地絶縁膜１０１上には第１ＴＦＴ２０５及び第２ＴＦＴ２０２が形成され、第１ＴＦＴ２０５及び第２ＴＦＴ２０２それぞれは実施例１におけるＴＦＴ２０４と同様の工程で作製される。 A first TFT 205 and a second TFT 202 are formed on the base insulating film 101, and each of the first TFT 205 and the second TFT 202 is manufactured in the same process as the TFT 204 in Embodiment 1.
また、下地絶縁膜１０１上には下部電極１０２ａと絶縁膜１０７と上部電極２０１を有する容量素子２０３が形成され、この容量素子２０３は実施例１におけるＴＦＴ２０４を形成する工程で作製される。即ち、容量素子の下部電極１０２ａは実施例１における結晶質半導体膜１０２を形成する工程で作製され、絶縁膜１０７は実施例１におけるゲート絶縁膜を形成する工程で作製され、上部電極２０１は実施例１における第１の導電膜１０８ａ及び第２の導電膜１０８ｂを形成する工程で作製される。上部電極２０１は第１の導電膜１０８ａ及び第２の導電膜１０８ｂによって構成される。 Further, the capacitor 203 having the lower electrode 102a, the insulating film 107, and the upper electrode 201 is formed on the base insulating film 101, and the capacitor 203 is manufactured in the process of forming the TFT 204 in the first embodiment. That is, the lower electrode 102a of the capacitor element is formed in the step of forming the crystalline semiconductor film 102 in the first embodiment, the insulating film 107 is formed in the step of forming the gate insulating film in the first embodiment, and the upper electrode 201 is formed. The first conductive film 108a and the second conductive film 108b in Example 1 are formed in the step of forming. The upper electrode 201 includes a first conductive film 108a and a second conductive film 108b.
また、下地絶縁膜１０１上には絶縁膜１０７を介して配線層２００ａ，２００ｂが形成され、配線層２００ａ，２００ｂは実施例１における第１の導電膜１０８ａ及び第２の導電膜１０８ｂを形成する工程で作製される。配線層２００ａ，２００ｂは第１の導電膜１０８ａ及び第２の導電膜１０８ｂによって構成される。 Further, wiring layers 200a and 200b are formed on the base insulating film 101 with an insulating film 107 interposed therebetween, and the wiring layers 200a and 200b form the first conductive film 108a and the second conductive film 108b in the first embodiment. It is produced in the process. The wiring layers 200a and 200b are composed of a first conductive film 108a and a second conductive film 108b.
また、第１ＴＦＴ２０５のソース配線又はドレイン配線は配線層２００ａに繋げられ、この繋げられたソース配線又はドレイン配線は実施例１におけるソース配線又はドレイン配線を形成する工程で作製される。また、第２ＴＦＴ２０２のドレイン配線は発光素子１５９の下部電極１５５に接続される。下部電極１５５、有機発光層１５７及び上部電極１５８を有する発光素子１５９は、有機発光層１５７に電場を加えることにより有機発光層から矢印の方向（基板とは逆側の方向）に光が発せられるものである。 Further, the source wiring or drain wiring of the first TFT 205 is connected to the wiring layer 200a, and the connected source wiring or drain wiring is produced in the step of forming the source wiring or drain wiring in the first embodiment. Further, the drain wiring of the second TFT 202 is connected to the lower electrode 155 of the light emitting element 159. The light emitting element 159 having the lower electrode 155, the organic light emitting layer 157 and the upper electrode 158 emits light from the organic light emitting layer in the direction of the arrow (direction opposite to the substrate) by applying an electric field to the organic light emitting layer 157. Is.
図８は、図７に示すＥＬ発光装置の回路図であり、図７と同一部分には同一符号を付す。
図８に示すように、１つの画素は点線で囲う部分１９９からなり、１つの画素は第１ＴＦＴ２０５、第２ＴＦＴ２０２、容量素子２０３及び発光素子１５９によって構成されている。第１ＴＦＴ２０５は容量素子２０３及び第２ＴＦＴ２０２に接続されており、第２ＴＦＴ２０２は発光素子１５９に接続されている。
FIG. 8 is a circuit diagram of the EL light emitting device shown in FIG. 7, and the same parts as those in FIG.
As shown in FIG. 8, one pixel includes a portion 199 surrounded by a dotted line, and one pixel includes a first TFT 205, a second TFT 202, a capacitor 203, and a light emitting element 159. The first TFT 205 is connected to the capacitor 203 and the second TFT 202, and the second TFT 202 is connected to the light emitting element 159.
図９は、図７に示すＥＬ発光装置の上面図であり、図７と同一部分には同一符号を付す。
図９に示すように、１つの画素は点線で囲う部分１９９からなり、ＢＭ開口部１５６ａを有する樹脂ＢＭ層１５６が全面に配置されている。ＢＭ開口部１５６ａ内には図７に示す発光素子が配置されており、樹脂ＢＭ層１５６の下には図７に示す第１ＴＦＴ、第２ＴＦＴ及び容量素子が配置されている。樹脂ＢＭ層は配線と他の素子との絶縁材の役割も兼ねる。また、樹脂ＢＭ層上に電極が積層されるので、断線しないように低いテーパー角が求められる。
FIG. 9 is a top view of the EL light emitting device shown in FIG. 7, and the same parts as those in FIG.
As shown in FIG. 9, one pixel includes a portion 199 surrounded by a dotted line, and a resin BM layer 156 having a BM opening 156a is disposed on the entire surface. The light emitting element shown in FIG. 7 is arranged in the BM opening 156a, and the first TFT, the second TFT, and the capacitor element shown in FIG. 7 are arranged under the resin BM layer 156. The resin BM layer also serves as an insulating material between the wiring and other elements. Moreover, since an electrode is laminated | stacked on the resin BM layer, a low taper angle is calculated | required so that it may not break.
上記実施例２においても実施例１と同様の効果を得ることができ、また実施の形態２と同様の変形例を実施することが可能である。 Also in the second embodiment, the same effect as that of the first embodiment can be obtained, and the same modification as that of the second embodiment can be performed.
本実施例では、実施例１又は２により形成された電界発光素子を備えた発光表示装置を作製する方法である。電界発光素子は例えばＥＬ（Electro Luminescence）素子であり、電場を加えると発光する有機化合物（有機発光材料）を含む有機発光層と、陽極と、陰極とを有している。電界発光素子を用いた発光表示装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。すなわち電界発光素子を用いた発光表示装置には、少なくとも、スイッチング素子として機能するＴＦＴと、電界発光素子に電流を供給するＴＦＴとが、各画素に設けられている。 This example is a method for manufacturing a light-emitting display device including the electroluminescent element formed according to Example 1 or 2. An electroluminescent element is an EL (Electro Luminescence) element, for example, and has an organic light emitting layer containing an organic compound (organic light emitting material) that emits light when an electric field is applied, an anode, and a cathode. For a light-emitting display device using an electroluminescent element, a TFT is an essential element for realizing an active matrix driving method. That is, in a light-emitting display device using an electroluminescent element, at least a TFT that functions as a switching element and a TFT that supplies current to the electroluminescent element are provided in each pixel.
この発光表示装置において、表示される画像における明暗の差をより明確にし、黒色をより鮮明に表示するにはより鮮明な黒色の樹脂ＢＭを隔壁に用いることが好ましい。これに対して本実施例では、黒色の樹脂ＢＭを隔壁に用いているため、画像における明暗の差を明確に表示することができる。
以下、実施例１又は２と同一の構成については同一の符号を付し、説明を省略する。
In this light-emitting display device, it is preferable to use a clearer black resin BM for the partition in order to clarify the difference in brightness in the displayed image and to display black more clearly. On the other hand, in the present embodiment, since the black resin BM is used for the partition walls, the difference in brightness in the image can be clearly displayed.
Hereinafter, the same components as those in the first or second embodiment are denoted by the same reference numerals, and description thereof is omitted.
図１０（Ａ）は、表示モジュールを示す上面図、図１０（Ｂ）は図１０（Ａ）をＡ−Ａ'で切断した断面図である。基板１００には、中央部に画素部２０７が形成されていると共に、駆動回路部にソース側駆動回路２０６ａ及びゲート側駆動回路２０６ｂが形成されている。また基板１００の上方には封止基板１ａが配置されているが、基板１００と封止基板１ａの間の空間はシール材５１８によりシールされている。 10A is a top view illustrating the display module, and FIG. 10B is a cross-sectional view taken along line AA ′ of FIG. 10A. In the substrate 100, a pixel portion 207 is formed in the center portion, and a source side driver circuit 206a and a gate side driver circuit 206b are formed in the driver circuit portion. Further, the sealing substrate 1 a is disposed above the substrate 100, but the space between the substrate 100 and the sealing substrate 1 a is sealed with a sealing material 518.
基板１００のうち封止基板１ａと重なっていない部分には配線５０８が配置されている。配線５０８は、外部入力端子となるＦＰＣ５０９からビデオ信号やクロック信号を受け取り、これら信号をソース側駆動回路２０６ａ及びゲート側駆動回路２０６ｂに伝送するための配線である。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基板（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。 A wiring 508 is disposed in a portion of the substrate 100 that does not overlap with the sealing substrate 1a. The wiring 508 is a wiring for receiving a video signal and a clock signal from the FPC 509 serving as an external input terminal and transmitting these signals to the source side driver circuit 206a and the gate side driver circuit 206b. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light-emitting device in this specification includes not only a light-emitting device body but also a state in which an FPC or a PWB is attached thereto.
次に、断面構造について図１０（Ｂ）を参照して説明する。基板１００上に絶縁膜１０１が設けられ、絶縁膜１０１の上方には画素部２０７、ソース側駆動回路２０６ａが形成されている。画素部２０７には電流制御用ＴＦＴ５１１、電流制御用ＴＦＴ５１１のドレインに電気的に接続された第１の電極５１２を含む複数の画素、及びスイッチング用ＴＦＴ５１３が形成されている。また、ソース側駆動回路２０６ａはｎチャネル型ＴＦＴ５２３とｐチャネル型ＴＦＴ５２４とを組み合わせたＣＭＯＳ回路を用いて形成されている。
これらのＴＦＴ（５１１、５１３、５２３、５２４を含む）はトップゲート型のＴＦＴである。
Next, a cross-sectional structure is described with reference to FIG. An insulating film 101 is provided over the substrate 100, and a pixel portion 207 and a source side driver circuit 206 a are formed above the insulating film 101. In the pixel portion 207, a current control TFT 511, a plurality of pixels including a first electrode 512 electrically connected to the drain of the current control TFT 511, and a switching TFT 513 are formed. The source side driver circuit 206 a is formed using a CMOS circuit in which an n-channel TFT 523 and a p-channel TFT 524 are combined.
These TFTs (including 511, 513, 523, and 524) are top-gate TFTs.
第１の電極５１２は電界発光素子（ＥＬ素子）の陰極として機能する。第１の電極５１２は、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａまたはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２またはＣａＮ）を用いればよい。
また第１の電極５１２上には電界発光層（例えばＥＬ層）５１６および第２の電極５１７が形成される。
The first electrode 512 functions as a cathode of an electroluminescent element (EL element). The first electrode 512 may be formed using a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2, or CaN).
An electroluminescent layer (e.g., an EL layer) 516 and a second electrode 517 are formed over the first electrode 512.
電界発光層５１６は、発光層、電荷輸送層または電荷注入層により形成されるが、これらの組み合わせは任意である。例えば、発光層として低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよいが、一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることもできる。また、電荷輸送層及び電荷注入層として炭化珪素等の無機材料を用いることも可能である。これら以外にも公知の材料を用いることができる。なお電界発光層５１６は、蒸着マスクを用いた蒸着法、又は液滴吐出法（インクジェット法）によって形成される。 The electroluminescent layer 516 is formed of a light emitting layer, a charge transport layer, or a charge injection layer, but any combination thereof is possible. For example, a low molecular weight organic EL material or a high molecular weight organic EL material may be used as the light emitting layer, but a thin film made of a light emitting material (single compound) that emits light (fluorescence) by singlet excitation, or light emission by triplet excitation ( A thin film made of a phosphorescent material (triplet compound) can also be used. It is also possible to use inorganic materials such as silicon carbide for the charge transport layer and the charge injection layer. In addition to these, known materials can be used. Note that the electroluminescent layer 516 is formed by an evaporation method using an evaporation mask or a droplet discharge method (inkjet method).
第２の電極５１７は電界発光素子の陽極として機能するが、全画素に共通の配線としても機能し、配線５０８を経由してＦＰＣ５０９に電気的に接続されている。画素部２０７に含まれる素子は全て電界発光層５１６及び第２の電極５１７で覆われている。ただし第１の電極５１２を除く各素子と電界発光層５１６の間には樹脂ＢＭ層１５６が設けられている。第２の電極５１７には、可視光に対して透明又は半透明であり、かつ仕事関数の大きい材料（例えばインジウム錫酸化物、インジウム亜鉛酸化物、窒化チタン、クロム、タングステン、ジルコニウム、プラチナなどの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層膜、またはこの積層膜と窒化チタン膜との３層膜等）を用いるのが好ましい。また第２の電極５１７は、例えば薄い金属膜の上に透明材料（例えばインジウム錫酸化物、Ｉｎ２Ｏ３−ＺｎＯ、又はＺｎＯ）を積層した構造であっても良い。なお積層構造にすると、配線抵抗が低くなり、また良好なオーミックコンタクトを得ることができる。 The second electrode 517 functions as an anode of the electroluminescent element, but also functions as a wiring common to all pixels, and is electrically connected to the FPC 509 through the wiring 508. All elements included in the pixel portion 207 are covered with the electroluminescent layer 516 and the second electrode 517. However, a resin BM layer 156 is provided between each element except the first electrode 512 and the electroluminescent layer 516. The second electrode 517 is transparent or translucent to visible light and has a high work function (eg, indium tin oxide, indium zinc oxide, titanium nitride, chromium, tungsten, zirconium, platinum, or the like). In addition to a single layer film, a stacked film of titanium nitride and a film containing aluminum as a main component, or a three-layered film of the stacked film and the titanium nitride film is preferably used. The second electrode 517 may have a structure in which a transparent material (eg, indium tin oxide, In 2 O 3 —ZnO, or ZnO) is stacked over a thin metal film, for example. In addition, when a laminated structure is used, the wiring resistance is lowered and a good ohmic contact can be obtained.
また基板１と封止基板１ａの間の空間には充填材５０７が充填されている。充填材５０７には例えばＡｒ等の不活性気体、シール材、又は乾燥剤を用いることができる。 A space between the substrate 1 and the sealing substrate 1a is filled with a filler 507. For the filler 507, an inert gas such as Ar, a sealing material, or a desiccant can be used, for example.
以上のような構造をとることにより、封止基板１ａ側に発光する発光表示装置を得ることができる。そして発光素子をシール材５１８及び保護膜で封止し、外部から完全に遮断することができる。これにより外部から水分や酸素等の電界発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
By taking the above structure, it is possible to obtain a light-emitting display device that emits the sealing substrate 1 a side. Then, the light-emitting element can be sealed with a sealant 518 and a protective film, and completely blocked from the outside. Accordingly, it is possible to prevent the entry of substances that promote deterioration due to oxidation of the electroluminescent layer such as moisture and oxygen from the outside. Therefore, a highly reliable light-emitting device can be obtained.
また、実施例３の変形例として、第１の電極５１２及び第２の電極５１７の双方を光透過性の材料で形成してもよい。この場合発光表示装置は基板１側と封止基板１ａ側の両面から発光する。 As a modification of the third embodiment, both the first electrode 512 and the second electrode 517 may be formed of a light transmissive material. In this case, the light emitting display device emits light from both the substrate 1 side and the sealing substrate 1a side.
本発明を実施して形成された駆動回路や画素部は，実施例３に示すような表示モジュール（アクティブマトリクス型電界発光モジュール）に用いることができる。そして本実施例では、この表示モジュールを組み込んだ電子機器を示す。 The driving circuit and the pixel portion formed by implementing the present invention can be used for a display module (active matrix type electroluminescent module) as shown in the third embodiment. In this embodiment, an electronic device incorporating this display module is shown.
ここで電子機器としては、ビデオカメラ、デジタルカメラ、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１及び図１２に示す。 Here, examples of the electronic device include a video camera, a digital camera, a car navigation system, a projector, a car stereo, a personal computer, a portable information terminal (such as a mobile computer, a mobile phone, or an electronic book). Examples of these are shown in FIGS.
図１１（Ａ）はデジタルカメラであり、本体２００１、表示部２００２、撮像部、操作キー２００３、シャッター２００４、アンテナ２００５等を含む。この表示部２００２に、実施例３に示した方法で作製された表示モジュールが用いられる。なお、図１１（Ａ）は表示部２００２側からの図であり、撮像部は示していない。 FIG. 11A illustrates a digital camera, which includes a main body 2001, a display portion 2002, an imaging portion, operation keys 2003, a shutter 2004, an antenna 2005, and the like. A display module manufactured by the method shown in Embodiment 3 is used for the display portion 2002. Note that FIG. 11A is a view from the display portion 2002 side, and the imaging portion is not shown.
また、本発明のデジタルカメラは、アンテナ２００５で映像信号や音声信号等の信号を受信することにより、表示部２００２をテレビ受像機などの表示媒体として機能させてもよい。なお、スピーカー、操作スイッチ等は適宜設ければよい。本発明により、明るさのコントラスト又は色のコントラストが高い表示部を有するデジタルカメラが実現できる。また、テレビ機能を有するデジタルカメラを実現できる。 In the digital camera of the present invention, the display unit 2002 may function as a display medium such as a television receiver by receiving a signal such as a video signal or an audio signal with the antenna 2005. Note that speakers, operation switches, and the like may be provided as appropriate. According to the present invention, a digital camera having a display portion with high brightness contrast or high color contrast can be realized. In addition, a digital camera having a television function can be realized.
図１１（Ｂ）はノート型パーソナルコンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。この表示部２１０３に、実施例３に示した方法で作製された表示モジュールが用いられる。本発明により、明るさのコントラスト又は色のコントラストが高い表示部を有するノート型パーソナルコンピュータを実現することができる。 FIG. 11B illustrates a laptop personal computer, which includes a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. A display module manufactured by the method described in Embodiment 3 is used for the display portion 2103. According to the present invention, a notebook personal computer having a display portion with high brightness contrast or high color contrast can be realized.
図１１（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。この表示部Ａ２２０３、表示部Ｂ２２０４に、実施例３に示した方法で作製された表示モジュールが用いられる。本発明により、明るさのコントラスト又は色のコントラストが高い表示部を有する画像再生装置を実現することができる。 FIG. 11C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2201, a housing 2202, a display portion A2203, a display portion B2204, and a recording medium (DVD or the like). A reading unit 2205, operation keys 2206, a speaker unit 2207, and the like are included. The display portion A2203 mainly displays image information, and the display portion B2204 mainly displays character information. Note that an image reproducing device provided with a recording medium includes a home game machine and the like. A display module manufactured by the method shown in Embodiment 3 is used for the display portion A 2203 and the display portion B 2204. According to the present invention, it is possible to realize an image reproducing device having a display portion with high brightness contrast or high color contrast.
また、図１１（Ｄ）は表示装置であり、筐体２３０１、支持台２３０２、表示部２３０３、スピーカー２３０４、ビデオ入力端子２３０５などを含む。この表示部２３０３に、実施例３に示した方法で作製された表示モジュールが用いられる。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明により、明るさのコントラスト又は色のコントラストが高い表示部を有する表示装置、特に２２インチ〜５０インチの大画面を有する大型の表示装置を実現することができる。 FIG. 11D illustrates a display device, which includes a housing 2301, a support base 2302, a display portion 2303, speakers 2304, a video input terminal 2305, and the like. A display module manufactured by the method described in Embodiment 3 is used for the display portion 2303. The display device includes a liquid crystal display device, a light emitting device, and the like, and specifically includes all information display devices such as a computer, a television receiver, and an advertisement display. According to the present invention, a display device having a display portion with high brightness contrast or high color contrast, in particular, a large display device having a large screen of 22 inches to 50 inches can be realized.
図１２は携帯電話機であり、操作スイッチ類３００４、マイクロフォン３００５などが備えられた本体（Ａ）３００１と、表示パネル（Ａ）３００８、表示パネル（Ｂ）３００９、スピーカー３００６などが備えられた本体（Ｂ）３００２とが、蝶番３０１０で開閉可能に連結されている。表示パネル（Ａ）３００８と表示パネル（Ｂ）３００９は、回路基板３００７と共に本体（Ｂ）３００２の筐体３００３の中に収納される。表示パネル（Ａ）３００８及び表示パネル（Ｂ）３００９の画素部は筐体３００３に形成された開口窓から視認できるように配置される。 FIG. 12 illustrates a mobile phone, which includes a main body (A) 3001 provided with operation switches 3004, a microphone 3005, a display panel (A) 3008, a display panel (B) 3009, a speaker 3006, and the like ( B) 3002 is connected by a hinge 3010 so that it can be opened and closed. The display panel (A) 3008 and the display panel (B) 3009 are housed in a housing 3003 of the main body (B) 3002 together with the circuit board 3007. The pixel portions of the display panel (A) 3008 and the display panel (B) 3009 are arranged so that they can be seen from an opening window formed in the housing 3003.
表示パネル（Ａ）３００８と表示パネル（Ｂ）３００９は、その携帯電話機３０００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）３００８を主画面とし、表示パネル（Ｂ）３００９を副画面として組み合わせることができる。この表示パネル（Ａ）３００８は、表示パネル（Ｂ）３００９に、実施例３に示した方法で作製された表示モジュールが用いられる。 In the display panel (A) 3008 and the display panel (B) 3009, specifications such as the number of pixels can be set as appropriate depending on the function of the cellular phone 3000. For example, the display panel (A) 3008 can be combined as a main screen and the display panel (B) 3009 can be combined as a sub-screen. In this display panel (A) 3008, a display module manufactured by the method described in Embodiment 3 is used for the display panel (B) 3009.
また、アンテナ３０１１で映像信号や音声信号等の信号を受信することにより、表示パネル（Ａ）３００８をテレビ受像機などの表示媒体として機能させてもよい。 Alternatively, the display panel (A) 3008 may function as a display medium such as a television receiver by receiving a signal such as a video signal or an audio signal with the antenna 3011.
本発明により、明るさのコントラスト又は色のコントラストが高い表示部を有する携帯情報端末を実現することができる。また、テレビ機能を有する携帯情報端末を実現することができる。 According to the present invention, a portable information terminal including a display portion with high brightness contrast or high color contrast can be realized. In addition, a portable information terminal having a television function can be realized.
さらに、本発明に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番３０１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類３００４、表示パネル（Ａ）３００８、表示パネル（Ｂ）３００９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様な効果を得ることができる。 Furthermore, the mobile phone according to the present invention can be transformed into various modes depending on its function and application. For example, a mobile phone with a camera may be provided by incorporating an image sensor at the hinge 3010. In addition, even when the operation switches 3004, the display panel (A) 3008, and the display panel (B) 3009 are housed in one housing, the above-described effects can be obtained. Moreover, even if the configuration of the present embodiment is applied to an information display terminal having a plurality of display units, the same effect can be obtained.
上記電子機器の表示部や表示パネル等に、実施の形態１，２、又は実施例１乃至３に示した方法で作製された表示モジュールを用いることで、明るさコントラストや色のコントラスト等、画質の向上した高精細な表示部を有し、且つ、信頼性の高い電子機器を提供することができる。また、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。 By using the display module manufactured by the method described in Embodiments 1 and 2 or Examples 1 to 3 for a display portion or a display panel of the electronic device, image quality such as brightness contrast and color contrast is obtained. It is possible to provide a highly reliable electronic device having a high-definition display portion with improved quality. Further, the applicable range of the present invention is so wide that the present invention can be applied to methods for manufacturing electronic devices in various fields.
１ 基板
１ａ 封止基板
２ 非感光性黒色ポリイミド膜
２ａ 樹脂ＢＭ層
３ ポジ型レジスト膜
３ａ 露光部分
４ フォトマスク
５ 露光光
１００ 基板
１０１ 下地絶縁膜
１０２ 半導体膜（結晶質半導体膜）
１０２ａ 下部電極
１０７ ゲート絶縁膜
１０８ａ 第１の導電膜
１０８ｂ 第２の導電膜
１３７ 高濃度不純物領域
１５１ 第１の層間絶縁膜
１５２ 第２の層間絶縁膜
１５３ ソース配線
１５４ ドレイン配線
１５５ 下部電極
１５６ 樹脂ＢＭ層
１５６ａ ＢＭ開口部
１５７ 有機発光層
１５８ 上部電極
１５９ 発光素子
１８０ 低濃度不純物領域
１９９ １つの画素（点線で囲う部分）
２００ａ 配線層
２００ｂ 配線層
２０１ 上部電極
２０２ 第２ＴＦＴ
２０３ 容量素子
２０４ ＴＦＴ（薄膜トランジスタ）
２０５ 第１ＴＦＴ
２００１ 本体
２００２ 表示部
２００３ 撮像部、操作キー
２００４ シャッター
２００５ アンテナ
２１０１ 本体
２１０２ 筐体
２１０３ 表示部
２１０４ キーボード
２１０５ 外部接続ボード
２１０６ ポインティングマウス
２２０１ 本体
２２０２ 筐体
２２０３ 表示部Ａ
２２０４ 表示部Ｂ
２２０５ 記録媒体（ＤＶＤ等）読み込み部
２２０６ 操作キー
２２０７ スピーカー部
２３０１ 筐体
２３０２ 支持台
２３０３ 表示部
２３０４ スピーカー
２３０５ ビデオ入力端子
３０００ 携帯電話機
３００１ 本体（Ａ）
３００２ 本体（Ｂ）
３００３ 筐体
３００４ 操作スイッチ類
３００５ マイクロフォン
３００６ スピーカー
３００７ 回路基板
３００８ 表示パネル（Ａ）
３００９ 表示パネル（Ｂ）
３０１０ 蝶番
３０１１ アンテナ
DESCRIPTION OF SYMBOLS 1 Substrate 1a Sealing substrate 2 Non-photosensitive black polyimide film 2a Resin BM layer 3 Positive resist film 3a Exposed portion 4 Photomask 5 Exposure light 100 Substrate 101 Underlying insulating film 102 Semiconductor film (crystalline semiconductor film)
102a Lower electrode 107 Gate insulating film 108a First conductive film 108b Second conductive film 137 High concentration impurity region 151 First interlayer insulating film 152 Second interlayer insulating film 153 Source wiring 154 Drain wiring 155 Lower electrode 156 Resin BM Layer 156a BM opening 157 Organic light emitting layer 158 Upper electrode 159 Light emitting element 180 Low concentration impurity region 199 One pixel (portion surrounded by dotted line)
200a wiring layer 200b wiring layer 201 upper electrode 202 second TFT
203 Capacitor 204 TFT (Thin Film Transistor)
205 1st TFT
2001 Main unit 2002 Display unit 2003 Imaging unit, operation key 2004 Shutter 2005 Antenna 2101 Main unit 2102 Housing 2103 Display unit 2104 Keyboard 2105 External connection board 2106 Pointing mouse 2201 Main unit 2202 Housing 2203 Display unit A
2204 Display unit B
2205 Recording medium (DVD etc.) reading unit 2206 Operation key 2207 Speaker unit 2301 Case 2302 Support base 2303 Display unit 2304 Speaker 2305 Video input terminal 3000 Mobile phone 3001 Main body (A)
3002 Body (B)
3003 Case 3004 Operation switches 3005 Microphone 3006 Speaker 3007 Circuit board 3008 Display panel (A)
3009 Display panel (B)
3010 Hinge 3011 Antenna
Claims (7)
前記第１の電極及び前記絶縁膜の上に非感光性樹脂層を形成し、
前記非感光性樹脂層上にポジ型レジスト膜を形成し、
フォトマスクを用いて前記ポジ型レジスト膜を露光し、
第１の現像液を用いて前記ポジ型レジスト膜を現像するとともに前記非感光性樹脂層をエッチングすることにより、前記第１の電極上に開口部を有する前記非感光性樹脂層からなる樹脂層を形成し、
現像後に残された前記樹脂層上の未感光のポジ型レジスト膜を露光し、
第２の現像液を用いて前記樹脂層上のポジ型レジスト膜を除去するとともに、前記樹脂層をエッチングして前記樹脂層の断面テーパー角を小さくし、
前記ポジ型レジスト膜を除去した後に、前記第１の電極上及び前記樹脂層上に発光層を形成し、
前記発光層及び前記樹脂層の上に前記第１の電極に対向して設けられた第２の電極を形成することを特徴とする半導体装置の作製方法。 Forming a first electrode on the insulating film;
Forming a non-photosensitive resin layer on the first electrode and the insulating film;
Forming a positive resist film on the non-photosensitive resin layer;
Exposing the positive resist film using a photomask,
A resin layer composed of the non-photosensitive resin layer having an opening on the first electrode by developing the positive resist film using a first developer and etching the non-photosensitive resin layer. Form the
Exposing the unexposed positive resist film on the resin layer left after development,
While removing the positive resist film on the resin layer using a second developer , the resin layer is etched to reduce the cross-sectional taper angle of the resin layer ,
After removing the positive resist film, a light emitting layer is formed on the first electrode and the resin layer,
A method for manufacturing a semiconductor device, comprising: forming a second electrode provided to face the first electrode over the light emitting layer and the resin layer.
前記第１の電極及び前記絶縁膜の上に非感光性黒色樹脂層を形成し、
前記非感光性黒色樹脂層上にポジ型レジスト膜を形成し、
フォトマスクを用いて前記ポジ型レジスト膜を露光し、
第１の現像液を用いて前記ポジ型レジスト膜を現像するとともに前記非感光性黒色樹脂層をエッチングすることにより、前記第１の電極上に開口部を有する前記非感光性黒色樹脂層からなる樹脂ブラックマトリクス層を形成し、
現像後に残された前記樹脂ブラックマトリクス層上の未感光のポジ型レジスト膜を露光し、
第２の現像液を用いて前記ポジ型レジスト膜を除去するとともに、前記樹脂層をエッチングして前記樹脂層の断面テーパー角を小さくし、
前記ポジ型レジスト膜を除去した後に、前記第１の電極上及び前記樹脂ブラックマトリクス層上に発光層を形成し、
前記発光層及び前記樹脂ブラックマトリクス層の上に前記第１の電極に対向して設けられた第２の電極を形成することを特徴とする半導体装置の作製方法。 Forming a first electrode on the insulating film;
Forming a non-photosensitive black resin layer on the first electrode and the insulating film;
Forming a positive resist film on the non-photosensitive black resin layer;
Exposing the positive resist film using a photomask,
The positive resist film is developed using a first developer and the non-photosensitive black resin layer is etched to etch the non-photosensitive black resin layer having an opening on the first electrode. Forming a resin black matrix layer,
Exposing the unexposed positive resist film on the resin black matrix layer left after development,
Removing the positive resist film using a second developer and etching the resin layer to reduce a cross-sectional taper angle of the resin layer ;
After removing the positive resist film, a light emitting layer is formed on the first electrode and the resin black matrix layer,
2. A method for manufacturing a semiconductor device, comprising: forming a second electrode provided opposite to the first electrode on the light emitting layer and the resin black matrix layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006188395A JP4694429B2 (en) | 2005-07-11 | 2006-07-07 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005201941 | 2005-07-11 | ||
| JP2005201941 | 2005-07-11 | ||
| JP2006188395A JP4694429B2 (en) | 2005-07-11 | 2006-07-07 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007048745A JP2007048745A (en) | 2007-02-22 |
| JP2007048745A5 JP2007048745A5 (en) | 2008-01-24 |
| JP4694429B2 true JP4694429B2 (en) | 2011-06-08 |
Family
ID=37851367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006188395A Expired - Fee Related JP4694429B2 (en) | 2005-07-11 | 2006-07-07 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4694429B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016063191A (en) * | 2014-09-22 | 2016-04-25 | 株式会社ディスコ | Etching method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152119A (en) * | 1997-07-31 | 1999-02-26 | Hitachi Chem Co Ltd | Production of color filter |
| JP2003257654A (en) * | 2001-12-25 | 2003-09-12 | Hitachi Ltd | Image display device and method of manufacturing the device |
| JP2004327272A (en) * | 2003-04-25 | 2004-11-18 | Semiconductor Energy Lab Co Ltd | Manufacturing device and light emitting device |
-
2006
- 2006-07-07 JP JP2006188395A patent/JP4694429B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152119A (en) * | 1997-07-31 | 1999-02-26 | Hitachi Chem Co Ltd | Production of color filter |
| JP2003257654A (en) * | 2001-12-25 | 2003-09-12 | Hitachi Ltd | Image display device and method of manufacturing the device |
| JP2004327272A (en) * | 2003-04-25 | 2004-11-18 | Semiconductor Energy Lab Co Ltd | Manufacturing device and light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007048745A (en) | 2007-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10903402B2 (en) | Display device and method for manufacturing the same | |
| US7470621B2 (en) | Method for manufacturing semiconductor device | |
| US7202119B2 (en) | Method of manufacturing semiconductor device | |
| KR100793044B1 (en) | Method of manufacturing semiconductor device | |
| US6858480B2 (en) | Method of manufacturing semiconductor device | |
| US7538011B2 (en) | Method of manufacturing a semiconductor device | |
| US7442592B2 (en) | Manufacturing a semiconductor device | |
| US7169689B2 (en) | Method of manufacturing a semiconductor device | |
| JP4926329B2 (en) | Semiconductor device, method for manufacturing the same, and electric appliance | |
| TW200305218A (en) | Method of manufacturing a semiconductor device | |
| JP4993938B2 (en) | Method for manufacturing semiconductor device | |
| JP2005150105A (en) | Display device and manufacturing method thereof | |
| JP2006332603A (en) | Method of manufacturing thin-film transistor, and thin-film transistor | |
| JP2005115362A (en) | Display device and method for manufacturing display device | |
| JP4694429B2 (en) | Method for manufacturing semiconductor device | |
| JP2005303150A (en) | Method for forming semiconductor device, light emitting device, and method for forming the same | |
| JP4216003B2 (en) | Method for manufacturing semiconductor device | |
| JP4387090B2 (en) | Method for manufacturing semiconductor device | |
| JP4954387B2 (en) | Method for manufacturing semiconductor device | |
| JP4346852B2 (en) | Method for manufacturing semiconductor device | |
| JP4342843B2 (en) | Method for manufacturing semiconductor device | |
| JP4267253B2 (en) | Method for manufacturing semiconductor device | |
| JP4837871B2 (en) | Method for manufacturing semiconductor device | |
| JP5256144B2 (en) | Method for manufacturing semiconductor device | |
| JP2003151905A (en) | Fabrication method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4694429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |