JP4687414B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP4687414B2
JP4687414B2 JP2005332461A JP2005332461A JP4687414B2 JP 4687414 B2 JP4687414 B2 JP 4687414B2 JP 2005332461 A JP2005332461 A JP 2005332461A JP 2005332461 A JP2005332461 A JP 2005332461A JP 4687414 B2 JP4687414 B2 JP 4687414B2
Authority
JP
Japan
Prior art keywords
phase
capacitor
semiconductor module
back surface
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005332461A
Other languages
English (en)
Other versions
JP2007142073A (ja
Inventor
拡 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005332461A priority Critical patent/JP4687414B2/ja
Publication of JP2007142073A publication Critical patent/JP2007142073A/ja
Application granted granted Critical
Publication of JP4687414B2 publication Critical patent/JP4687414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、産業用交流モータドライブ向け電力変換装置、いわゆるインバータや無停電電源装置（ＵＰＳ）などに用いるパワー半導体モジュールの構成に関する。
インバータやＵＰＳなどでは、パワー半導体素子をスイッチングすることにより、電力変換を行なっている。電力変換装置の一般的な例を図４ａ，図４ｂに示す。これらは、いずれも多相電源の例として３相交流電源に接続された場合の例である。
すなわち、３相交流電源６は、ダイオード（８ａ〜８ｆ）のブリッジ回路で一旦直流に変換される。整流された直流電源を、電力用半導体素子としての例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１０ａ〜１０ｆにより、上下アーム交互にスイッチングして交流電力に変換し、負荷であるモータ３に交流電力を供給することにより、モータ３を可変周波数で駆動することができる。
なお、素子１０ａ〜１０ｆにはそれぞれ逆並列にダイオード（ＦＷＤ）１１ａ〜１１ｆが接続されており、１０ａ〜１０ｆがオフした際には負荷電流を還流させる動作をすることが良く知られている。
ＩＧＢＴのスイッチング方法としては、基準正弦波５ａと出力電圧指令５ｂとの大小関係を比較演算部５ｃにて演算させて、スイッチングパターンを決定するＰＷＭ（パルス幅変調）制御が一般に行なわれ、その結果決定されるスイッチングパターンに基づき、駆動回路４を介してＩＧＢＴ素子１０ａ〜１０ｆをスイッチングさせる。
一方、上記ＩＧＢＴやＦＷＤなどの電力用半導体素子（チップ）は、１つのモジュール容器２内に実装することで、装置構成・組み立ての簡素化や素子冷却の簡素化が図られている。図４ａ，４ｂでは、点線で示す部分がモジュール容器２内に実装されていることを示すが、整流部８ａ〜８ｆとインバータ回路部１０ａ〜１１ｆを分離して２つ以上のモジュールで構成しても良いし、整流部・インバータ部の中でも各相ごとに分割してモジュール化される場合もある。このモジュール容器２には、多相交流電源６からの入力接続端子２ａ、多相交流を直流に整流した直流出力端子２ｂ、直流電源をインバータ回路側へ接続する端子２ｃおよび負荷３への接続端子２ｄが設けられている。
図５に図４ａまたは図４ｂの回路パターン例を示す。
１５は放熱板、１６ａ，１６ｂは例えばセラミックス製の絶縁基板を示す。ここでは、絶縁基板１６ａには半導体素子８ａ〜８ｆからなる整流回路部が形成され、絶縁基板１６ｂには半導体素子１０ａ〜１０ｆ，１１ａ〜１１ｆからなるインバータ回路部が形成される。なお、７１ａ〜７１ｅは整流回路部の回路パターン、７２ａ〜７２ｅはインバータ回路部の回路パターンをそれぞれ示している。２ａ〜２ｄは上記の各端子である。
電力変換装置およびパワーモジュールは以上のように構成されるが、これには下記のような問題がある。
すなわち、落雷などによる雷サージや、同系統に接続されている機器の動作に伴う商用電源側からの大きなコモンモードノイズ電流がインバータ機器に印加される場合があり、このコモンモードノイズによりインバータの制御回路が誤動作する場合が生じる。このようなノイズによる誤動作を防止するために、インバータの交流電源入力側にノイズ吸収用コンデンサ（Ｃｉｎ）を接続するのが一般的である。図４ａでは、このようなコモンモードノイズ電流Ｉｓの経路を点線矢印Ｌで示し、コンデンサＣｉｎを符号１４ａ〜１４ｃで示している。
コンデンサ１４ａ〜１４ｃの容量は、産業用等において通常２２００ｐＦないし４７００ｐＦ／相が適用され、その最大コンデンサ容量は、装置において許容される漏洩電流の上限値で規定され、漏洩電流の上限値は電気用品について技術基準を制定した、いわゆる電気用品安全法により１ｍＡ以内と規定されている。例えば、３相交流電源、線間電圧２３０Ｖ、電源周波数６０Ｈｚとすると、漏れ電流値ｉは、
ｉ＝√３×２３０×２π×６０×Ｃｉｎ…（１）
により算出される。例えば、Ｃｉｎ＝４７００（ｐＦ）とすると、ｉ＝０．７ｍＡとなる。
一方、図４ｂには、交流モータ３側でのコモンモード高周波漏れ電流（Ｉｍ）の、交流電源側への流出を防止するためのフィルタ回路が示されている。このフィルタ回路はコモンモード直流リアクトル１２およびフィルタコンデンサ１４ｄ，１４ｅから構成され、ＬＣフィルタとして動作する。このフィルタ回路により、ＩＧＢＴが高速スイッチングすることによって発生するモータ側浮遊容量を介する高周波漏れ電流（Ｉｍ）を低減させ、多相交流電源６側に高周波電流が漏洩するのを抑制している。
以上のように、主回路周辺に設置するフィルタコンデンサ類を、モジュール容器内に内蔵させることで小型化を図るようにしているが、これに類する技術として、例えば特許文献１，２に示すものがある。
特開２０００−３３３４７６号公報 特開２００４−３３５６２５号公報
上記特許文献１には、インバータ回路の直流回路部に設置される平滑コンデンサ部（図４ａ，４ｂの符号１に相当）をチップ形状のセラミックコンデンサとし、パワーモジュール内部に配置することにより、配線のインダクタンスを低減する技術が開示されている。しかし、この例では、コンデンサ部品を単にモジュール内に設置するもので、使用する部品点数が増加したり、部品を設置するスペースを必要とするため、パワーモジュール容器が大型化するという問題がある。
また、耐熱性の良い（半導体の使用温度は一般に最大１５０℃であるため、周辺に設置される部品も同じ温度仕様の部品が必要となる）高価なコンデンサが必要になるという問題もある。
一方、上記特許文献２には、コンデンサ類をモジュール容器内に実装する技術が開示されているが、これも特許文献１と同様にコンデンサのためにパッケージ容器が大型化するという問題がある。
したがって、この発明の課題は、フィルタとして使用するコンデンサを不要とすることで、部品を削減し装置の小型化を図ることにある。
このような課題を解決するため、請求項１の発明では、単相または多相交流電源に接続され、樹脂ケース内部に半導体素子を内蔵したパワー半導体モジュールであって、放熱用金属ベースと前記半導体素子とを一枚または複数枚の絶縁基板により絶縁する構造を備え、この絶縁基板上に配置される交流入力側回路パターンの交流各相の電極面積の大きさの差が互いに±１０％以内に収まるようにするとともに、前記絶縁基板を、その表面と裏面にそれぞれ導電パターンを有するセラミックス基板とし、その表面と裏面の導電パターンで各相ごとにコンデンサを形成し、裏面の導電パターンにより各相コンデンサの一方の電極を共通に接続して接地し、コモンモードノイズ吸収用フィルタを形成することを特徴とする。
請求項２の発明では、直流電源に接続され、樹脂ケース内部に半導体素子を内蔵したパワー半導体モジュールであって、放熱用金属ベースと前記半導体素子とを一枚または複数枚の絶縁基板により絶縁する構造を備え、この絶縁基板上に配置された回路パターンの直流入力の正極側電極および負極側電極面積の大きさの差が互いに±１０％以内に収まるようにするとともに、前記絶縁基板を、その表面と裏面にそれぞれ導電パターンを有するセラミックス基板とし、その表面と裏面の導電パターンで各相ごとにコンデンサを形成し、裏面の導電パターンにより各相コンデンサの一方の電極を共通に接続して接地し、コモンモードノイズ吸収用フィルタを形成することを特徴とする。
上記請求項１および請求項２の発明に記載のパワー半導体モジュールを、共通の樹脂ケース内に収納することができる（請求項３の発明）。
この発明によれば、パワー半導体モジュールにおける絶縁基板のセラミック層の厚みや材料（比誘電率）を選び、電極パターン面積をほぼ同じとなるようにすることで、絶縁基板の浮遊容量をコンデンサとし各相ごとの容量アンバランスを無くすことにより、従来フィルタとして使用しているコンデンサを不要とし、部品の削減と装置の小型化を図ることができる。
図１はこの発明の実施の形態を示す構成図、図１ａはこの発明による３相インバータを示す回路図である。
図１は、先に図５で説明した３相インバータに対する回路パターン例のうち、特に３相交流電源入力部の回路パターンに特徴を持たせたものである。すなわち、３相交流電源入力部の回路パターン７１ｂ〜７１ｄの面積を互いにほぼ等しくなるように、つまり互いの面積がコンデンサ部品の一般的な精度である±１０％以内に収まるようにしたもので、このことは図５の３相交流電源入力部と比較すれば明瞭である。
これにより、この３相交流電源入力部の回路パターン７１ｂ〜７１ｄと絶縁セラミックス基板１６を挟んで対向する裏面の導体パターンとの間で、図１ａに示すようにそれぞれコンデンサ９１ａ〜９１ｃが形成されることになる。裏面の導体パターンについては後述する。しかも、これらのコンデンサは一方の電極が、絶縁セラミックス基板１６の裏面の導体パターンによって相互に接続された構成となるので、図４ａに示すコンデンサ１４ａ〜１４ｃに相当する。したがって、これまで高価なコンデンサ部品としてモジュール内に設置していた図４ａのコンデンサ１４ａ〜１４ｃが省略可能となる。なお、回路パターン７１ｂ〜７１ｄの面積のばらつきが大きい場合は、各相のコンデンサの容量が不平衡となって漏洩電流が増大してしまうため、回路パターン面積は極力同一となるようにすることが望ましい。
図３に図１または図２のパワーモジュールの断面図を示す。
図示のように、絶縁セラミックス基板１６の表面には通常半導体素子を搭載する回路パターン７１ａ，７１ｂ，７１ｅが形成され、裏面にはベタパターン（導体パターン）１９が形成され、このベタパターン１９が放熱板１５に接合されて用いられる。そして、回路パターン面１７には、ＦＷＤチップ８ａ〜８ｄなどが実装され、各回路パターン７１ａ，７１ｂ，７１ｅと各チップとはアルミニウムワイヤ１８などで接続（配線）されて、先の図１ａ，２ａのような回路が構成される。
また、セラミック製絶縁基板１６の裏面は、ベタパターン１９を介して銅合金などからなる放熱板１５に半田などにより、ろう付けされる。この放熱板１５を図３のように冷却フィン２０へ取り付けることにより、ＩＧＢＴやＦＷＤで生じる通電時の損失（＝熱）を外気に放散させるようにしている。また、冷却フィン２０は通常、アースラインＥにより大地に接地されており、冷却フィン２０または装置筺体への接触などによる感電を防止するようにしている。なお、裏面のベタパターンを厚くすることにより、放熱板を省略する場合もある。
また、使用する絶縁セラミックス基板１６のセラミックス材料としては、必要な容量を確保できるよう、比誘電率εrが大きな材料を用いることが望ましい。なお、絶縁基板１６の浮遊容量Ｃは、次の（２）式で与えられる。
Ｃ＝ε0×εr×Ｓ／ｄ…（２）
ここで、ε0：８．８５４×１０-12 εr：セラミックス材料固有の比誘電率
Ｓ：各回路パターンの面積 ｄ：絶縁基板の厚さ
したがって、必要なＣ値が決まれば、上記（２）式に基づき必要材料特性・基板厚さ・回路パターン面積が決定される。因みに、Ｃｉｎ＝４７００ｐＦとするためには、一般的なセラミックス材のεr≒１０、基板厚さ０．２ｍｍとすると、面積Ｓ＝０．０２ｍ2＝１００ｃｍ2となる。
図２はこの発明の他の実施の形態を示す構成図、図２ａはこの発明による３相インバータを示す回路図である。
図２は、直流回路部としてのフィルタコンデンサ機能を、インバータ用モジュールの正極，負極側に対する回路パターンに持たせたもので、特に正極および負極側の各回路パターン７２ａと７２ｅの面積をほぼ同じとなるようにしたものである。こうすることで、正極および負極側の各回路パターン７２ａ，７２ｅと絶縁セラミックス基板１６を挟んで対向する裏面の導体パターンとの間で、図２ａに示すように、コンデンサ９２ａ，９２ｂが形成される。しかも、これらのコンデンサは、一方の電極が絶縁セラミックス基板１６の裏面の導体パターンによって相互に接続された構成となるので、図４ｂに示すコンデンサ１４ｄ，１４ｅに相当する。したがって、直流側に設けた直流リアクトル１２とともにコモンモードフィルタを構成し、モータ側からの高周波漏洩電流を低減するようにしている。この場合の絶縁基板に必要な容量は、図１と同じく上記（２）式により導出することができる。これにより、これまで高価なコンデンサ部品としてモジュール内に設置していた図４ｂに示すコンデンサ１４ｄ，１４ｅを省略することが可能となる。
なお、図１と図２を別々に説明したが、これらをまとめて１つにしても別々に構成する場合と同様の効果を期待することができる。なお、図２は出力側回路パターン７２ａ〜７２ｅだけでなく、入力側回路パターン７１ａ〜７１ｅにも特徴を持たせた例と言える。また、図１，図２では一枚の絶縁基板１６上に整流回路部およびインバータ回路部を構成したが、回路パターン面積が等しければ、整流回路部，インバータ回路部ごとに絶縁基板を設けるようにしても良く、さらには各相ごとに設けるようにしても良いものである。
この発明の実施の形態を示す構成図 図１に対応する３相インバータ回路図 この発明の他の実施の形態を示す構成図 図２に対応する３相インバータ回路図 パワー半導体モジュールを示す断面図 一般的な３相インバータと、その入力側ノイズ電流の説明図 一般的な３相インバータと、その高周波電流の説明図 図４ａまたは４ｂの３相インバータの回路パターン図
符号の説明
１…平滑コンデンサ、２…モジュール容器、２ａ〜２ｄ…端子、３…モータ、４…駆動回路、５ａ…基準正弦波、５ｂ…出力電圧指令、５ｃ…比較演算部、６…３相交流電源、８ａ〜８ｄ，１１ａ〜１１ｄ…ダイオードチップ、１０ａ〜１０ｄ…ＩＧＢＴ、１２…フィルタリアクトル、１４ａ〜１４ｅ…コンデンサ、１５…放熱板、１６，１６ａ，１６ｂ…絶縁基板、７１ａ〜７１ｅ，７２ａ〜７２ｅ…回路パターン、１８…配線、２０…冷却フィン。

Claims (3)

  1. 単相または多相交流電源に接続され、樹脂ケース内部に半導体素子を内蔵したパワー半導体モジュールであって、放熱用金属ベースと前記半導体素子とを一枚または複数枚の絶縁基板により絶縁する構造を備え、この絶縁基板上に配置される交流入力側回路パターンの交流各相の電極面積の大きさの差が互いに±１０％以内に収まるようにするとともに、前記絶縁基板を、その表面と裏面にそれぞれ導電パターンを有するセラミックス基板とし、その表面と裏面の導電パターンで各相ごとにコンデンサを形成し、裏面の導電パターンにより各相コンデンサの一方の電極を共通に接続して接地し、コモンモードノイズ吸収用フィルタを形成することを特徴とするパワー半導体モジュール。
  2. 直流電源に接続され、樹脂ケース内部に半導体素子を内蔵したパワー半導体モジュールであって、放熱用金属ベースと前記半導体素子とを一枚または複数枚の絶縁基板により絶縁する構造を備え、この絶縁基板上に配置された回路パターンの直流入力の正極側電極および負極側電極面積の大きさの差が互いに±１０％以内に収まるようにするとともに、前記絶縁基板を、その表面と裏面にそれぞれ導電パターンを有するセラミックス基板とし、その表面と裏面の導電パターンで各相ごとにコンデンサを形成し、裏面の導電パターンにより各相コンデンサの一方の電極を共通に接続して接地し、コモンモードノイズ吸収用フィルタを形成することを特徴とするパワー半導体モジュール。
  3. 前記請求項１または請求項２に記載のパワー半導体モジュールを、共通の樹脂ケース内に収納することを特徴とするパワー半導体モジュール。
JP2005332461A 2005-11-17 2005-11-17 パワー半導体モジュール Expired - Fee Related JP4687414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005332461A JP4687414B2 (ja) 2005-11-17 2005-11-17 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332461A JP4687414B2 (ja) 2005-11-17 2005-11-17 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007142073A JP2007142073A (ja) 2007-06-07
JP4687414B2 true JP4687414B2 (ja) 2011-05-25

Family

ID=38204600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332461A Expired - Fee Related JP4687414B2 (ja) 2005-11-17 2005-11-17 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4687414B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493649A (zh) * 2013-08-30 2016-04-13 株式会社京浜 电子控制装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839096B2 (ja) * 2006-02-13 2011-12-14 株式会社日立産機システム 電力変換装置
DE102007029657B4 (de) * 2007-06-27 2017-10-19 Fuji Electric Co., Ltd. Wechselrichtermodul für Stromrichter
JP5323895B2 (ja) 2011-06-23 2013-10-23 本田技研工業株式会社 半導体装置
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット
JP6053668B2 (ja) * 2013-12-20 2016-12-27 三菱電機株式会社 半導体モジュールおよび電力変換装置
WO2021100195A1 (ja) * 2019-11-22 2021-05-27 東芝三菱電機産業システム株式会社 電力変換ユニット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067260U (ja) * 1992-06-29 1994-01-28 株式会社三社電機製作所 電力用半導体モジュール
JP2001068622A (ja) * 1999-08-25 2001-03-16 Nippon Inter Electronics Corp 複合半導体装置及びその製造方法
JP2005252305A (ja) * 2005-05-16 2005-09-15 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067260U (ja) * 1992-06-29 1994-01-28 株式会社三社電機製作所 電力用半導体モジュール
JP2001068622A (ja) * 1999-08-25 2001-03-16 Nippon Inter Electronics Corp 複合半導体装置及びその製造方法
JP2005252305A (ja) * 2005-05-16 2005-09-15 Mitsubishi Electric Corp 電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493649A (zh) * 2013-08-30 2016-04-13 株式会社京浜 电子控制装置
CN105493649B (zh) * 2013-08-30 2018-02-23 株式会社京浜 电子控制装置

Also Published As

Publication number Publication date
JP2007142073A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
EP1376696B1 (en) Semiconductor device
JP5915350B2 (ja) パワー半導体モジュール
JP4687414B2 (ja) パワー半導体モジュール
JP5533068B2 (ja) 半導体装置
JP5798412B2 (ja) 半導体モジュール
JP6047423B2 (ja) 半導体モジュール
JP3723869B2 (ja) 半導体装置
JP2020515217A (ja) パワー半導体回路
JP6169250B2 (ja) 電力用半導体装置
JP6962945B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP6053668B2 (ja) 半導体モジュールおよび電力変換装置
JP6121080B1 (ja) 電力変換装置
RU2679618C1 (ru) Преобразователь мощности
JP2008042124A (ja) 半導体パワーモジュール
JP2006197735A (ja) インバータ装置
US8675379B2 (en) Power converting apparatus having improved electro-thermal characteristics
US20220304184A1 (en) Inverter of compact design
JP4872345B2 (ja) 電力変換装置のインバータモジュール
JP5475722B2 (ja) 電力変換装置
JP2005251839A (ja) 電力用半導体モジュールの絶縁基板
JP6070581B2 (ja) 端子台、及びこの端子台を備えた電力変換装置
JP2020092518A (ja) 電力変換装置
JP5119741B2 (ja) スイッチングモジュール
JP2006196721A (ja) 電力用半導体装置
JP5516623B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4687414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees