JP4685820B2 - Method and apparatus for powering on and off FETs used in amplifiers - Google Patents
Method and apparatus for powering on and off FETs used in amplifiers Download PDFInfo
- Publication number
- JP4685820B2 JP4685820B2 JP2007063337A JP2007063337A JP4685820B2 JP 4685820 B2 JP4685820 B2 JP 4685820B2 JP 2007063337 A JP2007063337 A JP 2007063337A JP 2007063337 A JP2007063337 A JP 2007063337A JP 4685820 B2 JP4685820 B2 JP 4685820B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- output
- fet
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
本発明は増幅器に使用されるFETへの電源投入及び切断方法及び装置に関し、更に詳しくは無線通信での送信部に使用される増幅器、特に最終出力部デバイスとしてLDMOSやGaNのような50V程度の高圧のドレイン電圧の供給が必要であるFETを使用した増幅器の電源供給方法に関するものである。 The present invention relates to a method and an apparatus for powering on and off an FET used in an amplifier, and more specifically, an amplifier used in a transmission unit in wireless communication, particularly a final output unit device of about 50 V such as LDMOS and GaN. The present invention relates to a method for supplying power to an amplifier using an FET that needs to be supplied with a high drain voltage.
昨今のマイクロ波を使用した無線通信では、送信高出力増幅器の高効率化を図るため、LDMOSやGaNといった、20V〜50Vといった高圧のドレイン電圧の供給が必要となるFETを使用するケースが増えており、本発明はそのような高圧ドレイン電圧FETの正常な電源投入・電源切断を実現するものである。 In recent wireless communication using microwaves, in order to increase the efficiency of transmission high-power amplifiers, there are increasing cases of using FETs such as LDMOS and GaN that require supply of a high drain voltage of 20 V to 50 V. The present invention realizes normal power-on / power-off of such a high-voltage drain voltage FET.
図5は従来回路の構成例を示す図である。1は一次側電圧−48Vから+48Vを発生する−48/+48コンバータである。この種のコンバータとしては、例えばいわゆるDC/DCコンバータが用いられる。2は一次側負電圧−48Vから+5Vを生成する−48/+5コンバータである。3は−48/+5コンバータ2の出力を受けて−5Vを発生する+5/−5コンバータ、5は+5/−5コンバータ3の−5V電圧の立ち上がりを受けて−48/+48コンバータ1にオン/オフ(起動)信号を与えるシーケンス回路である。
FIG. 5 is a diagram showing a configuration example of a conventional circuit.
4は+5/−5コンバータ3の出力を受けて、時間を遅らせる時定数回路である。6は−48/+48の出力をそのドレイン(D)に、時定数回路4の出力をそのゲート(G)に受けるFET(電界効果型トランジスタ)である。そして、ソース(S)から電圧が供給されるようになっている。この回路では、GaASやLDMOS等のデバイスでは、ドレイン電圧自体が10〜25Vと低く、FETのゲート、ドレインに異なった時定数回路を設け、ドレイン側の電位を速く遮断するようにしていた。
A time constant circuit 4 receives the output of the + 5 / -5
ドレイン側の電圧を速く遮断することで、ドレインとソース間が短絡状態になった場合でも出力(ソース側)に過大な電圧が出力されないようにしている。そして、ゲート(G)には、例えば−5Vが印加されてバイアスがかかり、この−5Vの印加を確認した後、シーケンス回路5によりオン/オフ信号(起動信号)をオンにする信号を発生し、+48Vを立ち上げ、ドレインに与える。+48Vを切断する場合には、時定数回路4によりドレイン電圧低下により電位の消失を遅らせ、ゲートに制御信号を与える。ドレイン側では、一次側負電圧−48Vの切断によるコンバータ1の電位消失時間のまま低下する。図6は電位消失時間の説明図である。横軸は時間(t)縦軸は出力電圧(V)である。出力がVoのままの状態で、時刻t1で電源を断にすると、図に示すように指数関数的に電圧が低下していく。この特性fを電位消失時間という。
By quickly shutting off the drain side voltage, an excessive voltage is not output to the output (source side) even when the drain and source are short-circuited. For example, -5V is applied to the gate (G) and a bias is applied. After confirming the application of -5V, the
従来のこの種の装置としては、装置の電源投入もしくは電力増幅器の駆動指令に対してゲート電圧発生用の負電圧を発生し、比較器は基準電圧とゲート電圧とを比較し、ゲート電圧が所定の負電位に達したことを確認してスイッチ回路をオンとし、ドレイン電圧を印加するようにした技術が知られている(例えば特許文献1参照)。 In this type of conventional device, a negative voltage for generating a gate voltage is generated in response to a power-on of the device or a power amplifier drive command, and a comparator compares the reference voltage with the gate voltage, and the gate voltage is predetermined. A technique is known in which a negative voltage is confirmed and a switch circuit is turned on to apply a drain voltage (see, for example, Patent Document 1).
また、1次電源を監視する電源監視部と、電源監視部による1次電源の発生を検出して起動して、予め決められた間隔を置いた各遅延時間毎に発生する複数の起動信号を発生する起動遅延制御部と、起動遅延制御部からの各起動信号の入力に応じて1次電源から決められた電圧の2次電源を生成する複数のオンボード電源回路を備えた装置が知られている(例えば特許文献2参照)。
電源切断時は、残留電位の状況によって、ドレイン電位が存在するにも係わらず、ゲートが先に電位を失い、一瞬ではあるがFETのドレイン(D)とソース(S)間がショートモードになる可能性がある。現状では、バイアスにコンデンサを設けて切断時の電位を保証しているが、瞬間的な動作では保証しきれない場合がある。特にマイクロデバイスにGaNのような高圧のドレイン電圧が必要となる場合、ドレイン電圧低下までの時間経過が大きくなるのは必至であり、その発生確率もより大きくなる可能性がある。また、TDD動作(同じ周波数を使用して送信と受信を時分割で切り替える動作)を有する送信器へ適用した場合の増幅器は、送信出力の有無により、ドレイン電流の状況が変わるため、コンデンサ等による時定数での電源切断対策が機能するか、うまく適用できるかといった問題が残ってしまう。 When the power is turned off, the gate loses the potential first even though the drain potential exists depending on the residual potential, and the drain (D) and source (S) of the FET are short-circuited for a moment. there is a possibility. At present, a capacitor is provided in the bias to guarantee the potential at the time of disconnection, but there are cases where it cannot be guaranteed by instantaneous operation. In particular, when a high-voltage drain voltage such as GaN is required for the microdevice, it is inevitable that the time elapsed until the drain voltage is lowered, and the probability of the occurrence may be further increased. In addition, an amplifier when applied to a transmitter having a TDD operation (operation for switching transmission and reception in a time division manner using the same frequency) changes the drain current depending on the presence or absence of the transmission output. The problem remains whether countermeasures for power-off with time constants function or can be applied successfully.
本発明はこのような課題に鑑みてなされたものであって、増幅器電源電圧投入及び切断を確実に行なうことができる増幅器に使用されるFETへの電源投入及び切断方法及び装置を提供することを目的としている。 The present invention has been made in view of such problems, and it is intended to provide a method and apparatus for powering on and off an FET used in an amplifier that can reliably perform power on and off of the amplifier power supply voltage. It is aimed.
本発明は以下の構成をとることにより、課題を解決している。
(a)送信出力の該当デバイス(GaN)使用の最終出力部FETのゲート用バイアスの生成に、一次電源を一度二次正電圧に変換した後、二次負電圧を生成する回路と、ドレイン用二次電圧から二次負電圧を生成する回路の2系統の生成回路を設ける。
The present invention solves the problem by adopting the following configuration.
(A) A circuit for generating a secondary negative voltage after converting a primary power source to a secondary positive voltage once to generate a gate bias for a final output FET using the corresponding device (GaN) of transmission output, and for drain Two generation circuits for generating a secondary negative voltage from the secondary voltage are provided.
(b)ドレイン用二次電圧の立ち下げに負電圧の立ち上がりを確認しオン/オフ信号(起動信号)を供給すると共に、ドレイン用二次電圧の立ち下げに、一次電圧変動を監視し、一次電圧の切断が確認された後、直ちにドレイン用二次電圧の切断信号を供給する。 (B) The rising of the negative voltage is confirmed when the secondary voltage for the drain is lowered and an on / off signal (start-up signal) is supplied, and the primary voltage fluctuation is monitored when the secondary voltage for the drain is lowered. Immediately after the voltage disconnection is confirmed, a drain secondary voltage disconnection signal is supplied.
(c)(b)でのオン/オフ信号(起動信号)/切断信号をドレイン側に設けられたスイッチに接続し、ドレインへの電圧供給の起動/切断を一次電圧/二次電圧変換のオン/オフと切り離す。 (C) The on / off signal (start signal) / disconnect signal in (b) is connected to a switch provided on the drain side, and the start / disconnect of voltage supply to the drain is turned on for the primary voltage / secondary voltage conversion. / Disconnect from off.
(1)請求項1記載の発明は、増幅器に使用されるFETへの電源投入及び切断方法において、前記電源投入方法は、FETのゲート用バイアス生成のための、一次負電圧を二次正電圧に変換した後二次負電圧を生成するステップと、一次負電圧をドレイン用二次正電圧に変換し、該変換された二次正電圧から二次負電圧を生成するステップの2系統の電圧生成ステップとを含む第1のステップと、それぞれ生成された前記2系統の二次負電圧を結合してFETのゲートに印加する第2のステップと、ドレイン用二次正電圧を立ち上げる時、前記結合された負電圧の立ち上がりを検出後起動する第3のステップとを含み、前記電源切断方法は、前記二次負電圧がFETのゲート電位を維持するステップを含む、ことを特徴とする。
(1) The invention according to
(2)請求項2記載の発明は、増幅器に使用されるFETへの電源投入及び切断装置において、一次負電圧を二次正電圧に変換し、その出力が前記FETのドレインに接続される第1のコンバータと、同じく一次負電圧を二次正電圧に変換する第2のコンバータと、前記第1のコンバータの出力を受けて二次負電圧に変換する第3のコンバータと、前記第2のコンバータの出力を受けて二次負電圧に変換する第4のコンバータと、前記第3のコンバータ出力と第4のコンバータ出力とを結合して前記FETのゲートに印加するダイオード回路と、該ダイオード回路のより負方向の出力を受けて、前記第1のコンバータにオン/オフ信号を与えるシーケンス回路と、を有することを特徴とする。
(2) The invention according to
(3)請求項3記載の発明は、増幅器に使用されるFETへの電源投入及び切断装置において、一次負電圧を二次正電圧に変換し、その出力が前記FETのドレインに接続される第1のコンバータと、同じく一次負電圧を二次正電圧に変換する第2のコンバータと、前記第1のコンバータの出力を受けて二次正電圧に変換する第3のコンバータと、前記第2のコンバータ出力と第3のコンバータ出力とを結合するダイオード回路と、該ダイオード回路のより正方向の出力を受けて二次負電圧に変換して前記FETのゲートに印加する第4のコンバータと、該第4のコンバータの出力を受けて、前記第1のコンバータにオン/オフ信号を与えるシーケンス回路と、を有することを特徴とする。 (3) A third aspect of the present invention is a device for turning on and off a FET used in an amplifier, wherein a primary negative voltage is converted into a secondary positive voltage, and an output thereof is connected to a drain of the FET. 1, a second converter that converts a primary negative voltage into a secondary positive voltage, a third converter that receives the output of the first converter and converts it into a secondary positive voltage, and the second converter A diode circuit that couples the converter output and the third converter output; a fourth converter that receives a positive output from the diode circuit, converts the output to a secondary negative voltage, and applies the second negative voltage to the gate of the FET; And a sequence circuit for receiving an output of the fourth converter and supplying an on / off signal to the first converter.
4.また、この発明において、増幅器に使用されるFETへの電源投入及び切断装置において、FETのドレイン用二次正電圧の立ち上げ時に負電圧の立ち上がりを検出した後に起動を行なう起動回路と、ドレイン用二次正電圧の立ち下げ時に一次電圧変動を検出する電圧変動検出回路と、該電圧変動検出回路により一次負電圧の切断が検出された後、直ちにドレイン用二次正電圧を切断する切断回路と、を有することを特徴とする。 4). Further, in the present invention, in the power on / off device for the FET used in the amplifier, an activation circuit that activates after detecting the rise of the negative voltage at the rise of the secondary positive voltage for the drain of the FET, and for the drain A voltage fluctuation detection circuit for detecting a primary voltage fluctuation when the secondary positive voltage falls, and a cutting circuit for cutting the drain secondary positive voltage immediately after the voltage fluctuation detection circuit detects the disconnection of the primary negative voltage; It is characterized by having.
5.また、この発明において、前記した2系統のゲート用バイアス回路と前記一次電圧変動検出回路を用いたドレイン用二次電圧生成回路を組み合わせ、ドレイン二次正電圧をスイッチを介してFETのドレインに供給することを特徴とする。 5. Further, in the present invention, the above-described two systems of gate bias circuits and the drain secondary voltage generation circuit using the primary voltage fluctuation detection circuit are combined, and the drain secondary positive voltage is supplied to the FET drain via the switch. It is characterized by doing.
(a)電源切断時、一次側電圧−48V側が先に落ちたとしても、+48V出力側に設けられた−5V生成系は、自己のDDコンバータの入力範囲までは、最低でも−5Vを維持する。
(A) Even when the
(b)一次電圧変動により、電源切断を検出後、直ちに+48V電源へオフ信号を与えることで、ゲート電位が残留している間に、早急にドレイン供給を遮断することが可能となる。 (B) By supplying an off signal to the + 48V power supply immediately after detecting power-off due to primary voltage fluctuation, drain supply can be cut off quickly while the gate potential remains.
(1)請求項1記載の発明によれば、増幅器電源電圧投入及び切断を確実に行なうことができる。
(2)請求項2記載の発明によれば、増幅器電源電圧投入及び切断を確実に行なうことができる。
(1) According to the first aspect of the invention, the amplifier power supply voltage can be turned on and off reliably.
(2) According to the second aspect of the invention, the amplifier power supply voltage can be reliably turned on and off.
(3)請求項3記載の発明によれば、増幅器電源電圧投入及び切断を確実に行なうことができる。
4.また、この発明において、ドレイン用二次電圧の立ち上げに負電圧の立ち上がりを確認した後に起動を行なうと共に、ドレイン用二次電圧の立ち下げに一次電圧変動を検出し、一次電圧の切断が確認された後、直ちにドレイン用二次電圧を切断することにより、増幅器電源電圧投入及び切断を確実に行なうことができる。
(3) According to the invention described in
4). Also, in the present invention, the start-up is performed after confirming the rise of the negative voltage at the rise of the secondary voltage for the drain, and the change of the primary voltage is detected at the fall of the secondary voltage for the drain to confirm the disconnection of the primary voltage. Then, immediately after the drain secondary voltage is cut off, the amplifier power supply voltage can be turned on and off reliably.
5.また、この発明において、2系統のゲート用バイアス回路と前記一次電圧変動監視機能を用いたドレイン用二次電圧生成回路を組み合わせ、更にドレイン供給にスイッチを用いることにより、増幅器電源投入及び切断を確実に行なうことができる。 5. In addition, in the present invention, by combining a dual gate bias circuit and a drain secondary voltage generation circuit using the primary voltage fluctuation monitoring function, and further using a switch for drain supply, the amplifier power supply can be turned on and off reliably. Can be done.
以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明の第1の実施の形態を示す回路図である。図5と同一のものは、同一の符号を付して説明する。図において、1は一次側負電圧−48V電圧を受けて+48Vに変換する−48/+48コンバータ、2は同じく一次側−48V電圧を受けて+5Vに変換する−48/+5コンバータ、3は−48/+5コンバータ2の出力を受けて、+5Vを−5Vに変換するコンバータ、10は−48/+48コンバータ1の出力を受けて+48Vを−5Vに変換する+48/−5コンバータである。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing a first embodiment of the present invention. Components identical to those in FIG. 5 are described using the same reference numerals. In the figure, 1 is a −48 / + 48 converter that receives a negative primary side voltage −48V and converts it to + 48V, 2 is a −48 / + 5 converter that also receives a primary side −48V voltage and converts it to + 5V, and 3 is −48. A converter that receives +/- 5
以上、説明したように、コンバータ3と10の2系統の−5V電圧の生成回路が設けられている。D1とD2はダイオードであり、生成された負電圧をダイオードで結合している。ここで、結合とは前記2系統の二次負電圧にそれぞれダイオードを接続してその論理和をとることをいう。なお、論理和がとれればいいので、必ずしもダイオードを用いた回路に限る必要はない。図に示す例では、アノードが共通に結合されている。5はダイオードD1とD2の共通アノード接続点の電位を受けて−48V/+48コンバータのオン/オフを制御する信号を出力するシーケンス回路である。6はFETでその耐圧は20V〜50Vの高圧のドレイン電圧の供給が必要とされている。そのゲートには、ダイオードD1,D2の共通アノード電圧が印加されるようになっている。このように構成された回路の動作を説明すれば、以下の通りである。
As described above,
(投入手順)
1)ゲート
FETのゲートには、一次側負電圧−48Vをコンバータ2で一度+5Vに変換した後、コンバータ3で−5Vを生成する回路と、ドレイン用一次側負電圧−48Vをコンバータ1で+48Vに変換した後、コンバータ10で−5Vに変換する回路の2系統の−5Vを生成する回路が設けられている。そして、ダイオードD1,D2の共通アノードがシーケンス回路5とFETのゲートに接続されている。そして、これらダイオード出力のうち、電位の低い方が優先的に出力される。そして、電源投入時には、一次側負電圧−48Vを一度+5Vに変換した後、−5Vを生成する回路(コンバータ3)から先に−5Vが供給される。この電圧がFETのゲートに印加され、FETはバイアス状態になる。
2)ドレイン
一方、ドレインでは、コンバータ1により一次側負電圧−48Vを+48部に変換し、電圧出力は−5Vの立ち上がりを確認した後にシーケンス回路5によりオン/オフ信号 (起動信号)を発生し、+48Vを立ち上げる。この結果、コンバータ1の出力は+48Vに立ち上がり、ゲートに印加された制御信号によりFETはオンになり、ソースに+電圧が出力される。
(Input procedure)
1) Gate At the gate of the FET, a primary negative voltage of −48V is once converted to + 5V by the
2) Drain On the other hand, at the drain, the primary negative voltage -48V is converted to +48 parts by the
(切断手順)
1)ゲート
ゲートには、切断時にはドレイン用+48Vから−5Vを生成するコンバータ10から−5Vが印加され、ドレイン用の+48Vが−5V生成回路の下限入力電圧の範囲まで−5Vを出力し続ける。一方、ドレイン側では、コンバータ1の一次−48V切断による−48V/+48V変換の電位消失時間のまま低下する。
(Cutting procedure)
1) Gate At the time of disconnection, −5V is applied to the gate from the
以上、説明したように、この実施の形態によれば、電源切断時、一次側負電圧−48V側が先に落ちたとしても、+48V出力側に設けられた−5V生成系は、自己のコンバータの入力範囲までは最低でも−5Vを維持するので、FETのドレインとソースが短絡することを防止することができる。従って、増幅器電源投入及び切断を確実に行なうことができる。 As described above, according to this embodiment, even when the primary negative voltage -48V side drops first when the power is turned off, the -5V generation system provided on the + 48V output side is Since at least −5V is maintained up to the input range, it is possible to prevent the drain and source of the FET from being short-circuited. Therefore, the amplifier power can be turned on and off reliably.
図2は本発明の第2の実施の形態を示す回路図である。図1と同一のものは、同一の符号を付して示す。図において、1は一次側負電圧−48Vを+48Vに変換するコンバータ、2は同じく一次側負電圧−48Vを+5Vに変換するコンバータ、3は該コンバータ2の出力+5Vを受けて−5Vを出力するコンバータ、5は該コンバータ3の出力を受けてコンバータ1のオン/オフ信号(起動信号)を出力するシーケンス回路である。11はコンバータ1の+48V出力を受けて+5Vを出力するコンバータである。
FIG. 2 is a circuit diagram showing a second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. In the figure, 1 is a converter that converts a primary negative voltage -48V to + 48V, 2 is a converter that also converts a primary negative voltage -48V to + 5V, and 3 receives an output + 5V of the
以上、説明したように、コンバータ2と11の2系統の+5V電圧の生成回路が設けられている。D1とD2はダイオードであり、生成された正電圧をダイオードで結合している。ここで、結合とは前記2系統の二次正電圧にそれぞれダイオードを接続してその論理和をとることをいう。なお、論理和がとれればいいので、必ずしもダイオードを用いた回路に限る必要はない。ダイオードD1とD2のカソードは共通接続され、コンバータ3に入っている。6は出力段を構成するFETである。該FETのドレインにはコンバータ1の出力が接続され、ゲートにはコンバータ3の出力が接続され、ソースから出力電圧が取り出される。このように構成された回路の動作を説明すれば、以下の通りである。
As described above, two systems of + 5V voltage generation circuits of
(投入手順)
1)ゲート側
一次側負電圧−48Vを一度+5Vに変換する回路2と、ドレイン用+48Vから+5Vを生成する回路11の2系統を持っている。そして、それぞれの+5V出力をダイオードD1、D2で結合し、どちらかの電位の高い方が優先的に出力される。結合された+5Vは、コンバータ3に入力され、−5Vを生成する。電源投入時には、一次側負電圧−48Vを一度+5Vに変換した回路(コンバータ2)から先に−5Vが供給される。
2)ドレイン側
一次側負電圧−48Vをコンバータ1で+48Vに変換するが、電圧出力は、−5Vの立ち上がりを確認した後に、シーケンス回路5によりオン/オフ信号(起動信号)を発生してコンバータ1に与え、+48Vを立ち上げる。
(Input procedure)
1) Gate side There are two systems: a
2) Drain side The primary side negative voltage -48V is converted to + 48V by the
(切断手順)
1)ゲート側
切断時は、ドレイン用+48Vから+5Vを生成する回路(コンバータ)11の出力を受けるコンバータ3より−5Vが供給され、ドレイン用の+48Vが−5Vの生成回路3の下限入力電圧の範囲まで、−5V出力を維持する。
2)ドレイン側
一次側負電圧−48V切断による−48V/+48V変換の電位消失時間のまま低下する。
(Cutting procedure)
1) When the gate side is disconnected, −5V is supplied from the
2) Drain side Primary side negative voltage -48V is reduced by -48V / + 48V conversion potential disappearance time.
このように、第2の実施の形態によれば、ゲート電圧−5Vが維持されるので、バイアスがかかっており、電源切断時、一次側電圧−48V側が先に落ちたとしても、+48V出力側に設けられた−5V生成系は、自己のコンバータの入力範囲までは最低でも−5Vを維持するので、FETのドレインとソースが短絡することを防止することができる。従って、増幅器電源投入及び切断を確実に行なうことができる。 As described above, according to the second embodiment, since the gate voltage of −5V is maintained, the bias is applied, and even when the primary voltage −48V is dropped first when the power is turned off, the + 48V output side Since the -5V generation system provided in the circuit maintains at least -5V up to the input range of its own converter, the FET drain and source can be prevented from being short-circuited. Therefore, the amplifier power can be turned on and off reliably.
図3は本発明の第3の実施の形態を示す回路図である。図1と同一のものは、同一の符号を付して示す。1は一次側負電圧−48Vから+48Vを生成するコンバータ、2は同じく一次側負電圧−48Vから+5Vを生成するコンバータ、3は該コンバータ2の出力から−5Vを生成するコンバータ、5はコンバータ3の出力を受けてコンバータ1にオン/オフの駆動信号を与えるシーケンス回路である。6はコンバータ1の出力をそのドレインに、コンバータ3の出力をゲートに受けるFETである。
FIG. 3 is a circuit diagram showing a third embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. 1 is a converter that generates + 48V from primary negative voltage -48V, 2 is a converter that generates + 5V from primary negative voltage -48V, 3 is a converter that generates -5V from the output of the
21は一次側−48Vを入力し、一次電圧変動を検出する一次電圧変動検出回路である。5はコンバータ3の出力及び該一次電圧変動検出回路21の出力を受けて、コンバータ1にオン/オフ信号(起動信号)を与えるシーケンス回路である。このように構成された回路の動作を説明すれば、以下の通りである。
(投入手順)
1)ゲート側
一次側負電圧−48Vをコンバータ2で一度+5Vに変換した後、コンバータ3により−5Vを生成する。この結果、FETのゲート(G)には、バイアスがかかった状態となる。
2)ドレイン側
一次側負電圧−48Vをコンバータ1で+48Vに変換する。一方、電圧出力は−5Vの立ち上がりを確認した後に、シーケンス回路5によりオン/オフ信号(起動信号)を発生し、コンバータ1の+48Vを立ち上げる。
(Input procedure)
1) Gate side The primary negative voltage -48V is once converted to + 5V by the
2) Drain side Primary negative voltage -48V is converted to + 48V by
(切断手順)
1)ゲート側
一次側負電圧−48Vの切断と同時に−5Vの電位が低下していく。具体的には、−5V→−3V→−2Vという具合にゲートの電位が変化することをいう。
2)ドレイン側
一次電圧変動検出回路21により一次電圧の変動を検出する。そして、電源切断を検出したらシーケンス回路5にその旨の信号を通知する。シーケンス回路5は、コンバータ1にオン/オフ信号(起動信号)を送り、+48Vの信号をオフにするように動作する。
(Cutting procedure)
1) Gate side The primary side negative voltage -48V is cut off, and the potential of -5V decreases at the same time. Specifically, it means that the potential of the gate changes from -5V to -3V to -2V.
2) Drain side The primary voltage
このように、第3の実施の形態によれば、一次電圧変動により、電源切断を検出後、直ちに+48V電源へオフ信号を与えることで、ゲート電位が残留している間に、早急にドレイン供給を遮断することが可能となる。 As described above, according to the third embodiment, by supplying an OFF signal to the + 48V power supply immediately after detecting the power-off due to the primary voltage fluctuation, the drain supply is quickly performed while the gate potential remains. Can be cut off.
図4は本発明の第4の実施の形態を示す回路図である。図3と同一のものは、同一の符号を付して示す。図において、1は一次側負電圧−48Vから+48Vを生成するコンバータ、2は同じく一次側負電圧−48Vから+5Vを生成するコンバータ、3は該コンバータ2の出力から−5Vを生成するコンバータ、5はコンバータ3の出力を受けてコンバータ1にオン/オフ信号(駆動信号)を与えるシーケンス回路である。また、コンバータ3の出力はFETのゲート(G)にも与えられている。6はコンバータ1の出力をそのドレインに、コンバータ3の出力をゲートに受けるFETである。
FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention. The same components as those in FIG. 3 are denoted by the same reference numerals. In the figure, 1 is a converter that generates + 48V from primary negative voltage -48V, 2 is a converter that generates + 5V from primary negative voltage -48V, 3 is a converter that generates -5V from the output of the
21は一次側電圧−48Vを入力し、一次電圧変動を検出する一次電圧変動検出回路である。31はコンバータ1の出力を受けてFETのドレインに接続されるスイッチである。そして、該スイッチ31は、一次電圧変動検出回路21の出力を受けて、その接点のオン/オフが制御されるようになっている。このように構成された回路の動作を説明すれば、以下の通りである。
(投入手順)
1)ゲート側
図に示す回路は、一次側負電圧−48Vを一度コンバータ2により+5Vに変換した後、ダイオードD2を介して続くコンバータ3により−5Vを生成する回路と、ドレイン用+48Vからコンバータ11により+5Vを生成し、ダイオードD1を介して続くコンバータ3に接続され、−5Vを生成する回路の2系統を持っている。ダイオードD1とD2はそのカソード側が共通接続されている。この結果、コンバータ2及びコンバータ11のうち、何れかの電位の高い方が優先的に出力される。電源投入時には、一次側負電圧−48Vを一度コンバータ2で+5Vに変換したし後、コンバータ3で−5Vを生成する回路から先にゲートに−5Vが供給される。
2)ドレイン側
一次側負電圧−48Vをコンバータ1で+48Vに変換する。電圧出力は、コンバータ3が−5Vを生成する回路から先に−5Vが供給される。この結果、FETにはゲートにバイアスがかかることになる。同時にシーケンス回路5にも−5V信号が与えられ、該シーケンス回路5はコンバータ1にオン/オフ信号(駆動信号)オンを与え、+48Vを立ち上げる。一方、一次電圧変動検出回路21は、一次側負電圧−48Vの変動を検知し、スイッチ31に制御信号を与え、変動が無かった場合、スイッチ31をオンにする。この結果、FET6のドレイン(D)に+48Vを供給する。
(Input procedure)
1) Gate side In the circuit shown in the figure, the primary negative voltage -48V is once converted to + 5V by the
2) Drain side Primary negative voltage -48V is converted to + 48V by
(切断手順)
1)ゲート側
切断時には、ドレイン用+48Vから−5Vを生成する回路(コンバータ1→コンバータ11→コンバータ3)で−5VがFETのゲートに供給され、ドレイン用の+48Vが−5V生成回路3の下限入力電圧の範囲まで、−5V出力を維持する。この結果、FETのゲートにはバイアスがかかった状態となる。
2)ドレイン側
一次側負電圧−48V切断による−48V/+48V変換の電位消失時間のまま(図6参照)ドレイン電圧は低下していく。スイッチ31は、一次電圧変動により電源切断を検出後、直ちにオフとなり、FETに+48Vが印加されることを防止する。
(Cutting procedure)
1) On the gate side, -5V is supplied to the gate of the FET in the circuit (
2) Drain side Negative voltage on the primary side -48V / −48V conversion caused by disconnection −48V / + 48V conversion (see FIG. 6) The drain voltage decreases. The
このように、この実施の形態によれば、2系統のゲート用バイアス回路と前記一次電圧変動監視機能を用いたドレイン用二次電圧回路を組み合わせ、更にドレイン供給にスイッチを用いることにより、増幅器電源投入及び切断を確実に行なうことができる。 Thus, according to this embodiment, the amplifier power supply can be obtained by combining the dual gate bias circuit and the drain secondary voltage circuit using the primary voltage fluctuation monitoring function, and further using the switch for the drain supply. Loading and cutting can be performed reliably.
(付記1)
増幅器に使用されるFETへの電源投入及び切断方法において、
前記電源投入方法は、FETのゲート用バイアス生成のための、一次負電圧を二次正電圧に変換した後二次負電圧を生成するステップと、一次負電圧をドレイン用二次正電圧に変換し、該変換された二次正電圧から二次負電圧を生成するステップの2系統の電圧生成ステップとを含む第1のステップと、
それぞれ生成された前記2系統の二次負電圧を結合してFETのゲートに印加する第2のステップと、
ドレイン用二次正電圧を立ち上げる時、前記結合された負電圧の立ち上がりを検出後起動する第3のステップとを含み、
前記電源切断方法は、前記二次負電圧がFETのゲート電位を維持するステップを含む、ことを特徴とする増幅器に使用されるFETへの電源投入及び切断方法。
(Appendix 1)
In the method of powering on and off the FET used in the amplifier,
The power-on method includes a step of generating a secondary negative voltage after converting a primary negative voltage into a secondary positive voltage for generating a gate bias for the FET, and converting the primary negative voltage into a secondary positive voltage for the drain. A first voltage generation step including two voltage generation steps of generating a secondary negative voltage from the converted secondary positive voltage;
A second step of combining and applying the generated secondary negative voltages of the two systems to the gate of the FET;
A third step of starting after detecting the rising edge of the combined negative voltage when raising the secondary positive voltage for drain,
The method for powering on and off the FET used in the amplifier, wherein the method for powering off includes the step of maintaining the secondary negative voltage at the gate potential of the FET.
(付記2)
増幅器に使用されるFETへの電源投入及び切断装置において、
一次負電圧を二次正電圧に変換し、その出力が前記FETのドレインに接続される第1のコンバータと、
同じく一次負電圧を二次正電圧に変換する第2のコンバータと、
前記第1のコンバータの出力を受けて二次負電圧に変換する第3のコンバータと、
前記第2のコンバータの出力を受けて二次負電圧に変換する第4のコンバータと、
前記第3のコンバータ出力と第4のコンバータ出力とを結合して前記FETのゲートに印加するダイオード回路と、
該ダイオード回路のより負方向の出力を受けて、前記第1のコンバータにオン/オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるFETへの電源投入及び切断装置。
(Appendix 2)
In the device for powering on and off the FET used in the amplifier,
A first converter that converts a primary negative voltage to a secondary positive voltage, the output of which is connected to the drain of the FET;
A second converter that also converts a primary negative voltage to a secondary positive voltage;
A third converter that receives the output of the first converter and converts it into a secondary negative voltage;
A fourth converter that receives the output of the second converter and converts it into a secondary negative voltage;
A diode circuit that combines the third converter output and the fourth converter output to apply to the gate of the FET;
A sequence circuit that receives an output in a more negative direction of the diode circuit and supplies an on / off signal to the first converter;
A device for turning on and off the power of an FET used in an amplifier characterized by comprising:
(付記3)
増幅器に使用されるFETへの電源投入及び切断装置において、
一次負電圧を二次正電圧に変換し、その出力が前記FETのドレインに接続される第1のコンバータと、
同じく一次負電圧を二次正電圧に変換する第2のコンバータと、
前記第1のコンバータの出力を受けて二次正電圧に変換する第3のコンバータと、
前記第2のコンバータ出力と第3のコンバータ出力とを結合するダイオード回路と、
該ダイオード回路のより正方向の出力を受けて二次負電圧に変換して前記FETのゲートに印加する第4のコンバータと、
該第4のコンバータの出力を受けて、前記第1のコンバータにオン/オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるFETへの電源投入及び切断装置。
(Appendix 3)
In the device for powering on and off the FET used in the amplifier,
A first converter that converts a primary negative voltage to a secondary positive voltage, the output of which is connected to the drain of the FET;
A second converter that also converts a primary negative voltage to a secondary positive voltage;
A third converter that receives the output of the first converter and converts it into a secondary positive voltage;
A diode circuit for coupling the second converter output and the third converter output;
A fourth converter for receiving a more positive output of the diode circuit, converting it to a secondary negative voltage and applying it to the gate of the FET;
A sequence circuit for receiving an output of the fourth converter and providing an on / off signal to the first converter;
A device for turning on and off the power of an FET used in an amplifier characterized by comprising:
(付記4)
増幅器に使用されるFETへの電源投入及び切断装置において、
FETのドレイン用二次正電圧の立ち上げ時に負電圧の立ち上がりを検出した後に起動を行なう起動回路と、
ドレイン用二次正電圧の立ち下げ時に一次電圧変動を検出する電圧変動検出回路と、
該電圧変動検出回路により一次負電圧の切断が検出された後、直ちにドレイン用二次正電圧を切断する切断回路と、
を有することを特徴とする増幅器に使用されるFETへの電源投入及び切断装置。
(Appendix 4)
In the device for powering on and off the FET used in the amplifier,
An activation circuit that activates after detecting the rise of the negative voltage when the secondary positive voltage for the drain of the FET is raised,
A voltage fluctuation detection circuit for detecting a primary voltage fluctuation when the drain secondary positive voltage falls;
A disconnection circuit for disconnecting the secondary positive voltage for drain immediately after the disconnection of the primary negative voltage is detected by the voltage fluctuation detection circuit;
A device for turning on and off the power of an FET used in an amplifier characterized by comprising:
(付記5)
前記した2系統のゲート用バイアス回路と前記一次電圧変動検出回路を用いたドレイン用二次電圧生成回路を組み合わせ、ドレイン側二次正電圧をスイッチを介してFETのドレインに供給することを特徴とする付記2乃至4の何れかに記載の増幅器に使用されるFETへの電源投入及び切断装置。
(Appendix 5)
The above-mentioned two systems of gate bias circuits and the drain secondary voltage generation circuit using the primary voltage fluctuation detection circuit are combined, and the drain side secondary positive voltage is supplied to the drain of the FET through the switch. An apparatus for powering on and off the FET used in the amplifier according to any one of
1 −48/+48コンバータ
2 −48/+5コンバータ
3 +5/−5コンバータ
5 シーケンス回路
6 FET
10 +48/−5コンバータ
D1 ダイオード
D2 ダイオード
1 -48 / + 48 converter 2 -48 / + 5
10 + 48 / -5 converter D1 diode D2 diode
Claims (3)
前記電源投入方法は、FETのゲート用バイアス生成のための、一次負電圧を二次正電圧に変換した後二次負電圧を生成するステップと、一次負電圧をドレイン用二次正電圧に変換し、該変換された二次正電圧から二次負電圧を生成するステップの2系統の電圧生成ステップとを含む第1のステップと、
それぞれ生成された前記2系統の二次負電圧を結合してFETのゲートに印加する第2のステップと、
ドレイン用二次正電圧を立ち上げる時、前記結合された負電圧の立ち上がりを検出後起動する第3のステップとを含み、
前記電源切断方法は、前記二次負電圧がFETのゲート電位を維持するステップを含む、ことを特徴とする増幅器に使用されるFETへの電源投入及び切断方法。 In the method of powering on and off the FET used in the amplifier,
The power-on method includes a step of generating a secondary negative voltage after converting a primary negative voltage into a secondary positive voltage for generating a gate bias for the FET, and converting the primary negative voltage into a secondary positive voltage for the drain. A first voltage generation step including two voltage generation steps of generating a secondary negative voltage from the converted secondary positive voltage;
A second step of combining and applying the generated secondary negative voltages of the two systems to the gate of the FET;
A third step of starting after detecting the rising edge of the combined negative voltage when raising the secondary positive voltage for drain,
The method for powering on and off the FET used in the amplifier, wherein the method for powering off includes the step of maintaining the secondary negative voltage at the gate potential of the FET.
一次負電圧を二次正電圧に変換し、その出力が前記FETのドレインに接続される第1のコンバータと、
同じく一次負電圧を二次正電圧に変換する第2のコンバータと、
前記第1のコンバータの出力を受けて二次負電圧に変換する第3のコンバータと、
前記第2のコンバータの出力を受けて二次負電圧に変換する第4のコンバータと、
前記第3のコンバータ出力と第4のコンバータ出力とを結合して前記FETのゲートに印加するダイオード回路と、
該ダイオード回路のより負方向の出力を受けて、前記第1のコンバータにオン/オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるFETへの電源投入及び切断装置。 In the device for powering on and off the FET used in the amplifier,
A first converter that converts a primary negative voltage to a secondary positive voltage, the output of which is connected to the drain of the FET;
A second converter that also converts a primary negative voltage to a secondary positive voltage;
A third converter that receives the output of the first converter and converts it into a secondary negative voltage;
A fourth converter that receives the output of the second converter and converts it into a secondary negative voltage;
A diode circuit that combines the third converter output and the fourth converter output to apply to the gate of the FET;
A sequence circuit that receives an output in a more negative direction of the diode circuit and supplies an on / off signal to the first converter;
A device for turning on and off the power of an FET used in an amplifier characterized by comprising:
一次負電圧を二次正電圧に変換し、その出力が前記FETのドレインに接続される第1のコンバータと、
同じく一次負電圧を二次正電圧に変換する第2のコンバータと、
前記第1のコンバータの出力を受けて二次正電圧に変換する第3のコンバータと、
前記第2のコンバータ出力と第3のコンバータ出力とを結合するダイオード回路と、
該ダイオード回路のより正方向の出力を受けて二次負電圧に変換して前記FETのゲートに印加する第4のコンバータと、
該第4のコンバータの出力を受けて、前記第1のコンバータにオン/オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるFETへの電源投入及び切断装置。 In the device for powering on and off the FET used in the amplifier,
A first converter that converts a primary negative voltage to a secondary positive voltage, the output of which is connected to the drain of the FET;
A second converter that also converts a primary negative voltage to a secondary positive voltage;
A third converter that receives the output of the first converter and converts it into a secondary positive voltage;
A diode circuit for coupling the second converter output and the third converter output;
A fourth converter for receiving a more positive output of the diode circuit, converting it to a secondary negative voltage and applying it to the gate of the FET;
A sequence circuit for receiving an output of the fourth converter and providing an on / off signal to the first converter;
A device for turning on and off the power of an FET used in an amplifier characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007063337A JP4685820B2 (en) | 2007-03-13 | 2007-03-13 | Method and apparatus for powering on and off FETs used in amplifiers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007063337A JP4685820B2 (en) | 2007-03-13 | 2007-03-13 | Method and apparatus for powering on and off FETs used in amplifiers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227921A JP2008227921A (en) | 2008-09-25 |
JP4685820B2 true JP4685820B2 (en) | 2011-05-18 |
Family
ID=39845996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007063337A Expired - Fee Related JP4685820B2 (en) | 2007-03-13 | 2007-03-13 | Method and apparatus for powering on and off FETs used in amplifiers |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4685820B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101337209B1 (en) * | 2012-05-22 | 2013-12-06 | 알.에프 에이치아이씨 주식회사 | Sequence circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02103915U (en) * | 1989-02-01 | 1990-08-17 | ||
JP2004109048A (en) * | 2002-09-20 | 2004-04-08 | Hitachi Ltd | Radar apparatus and radar apparatus for motor vehicle |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6090914U (en) * | 1983-11-28 | 1985-06-21 | 株式会社東芝 | FET protection circuit |
JPH0622296B2 (en) * | 1984-12-18 | 1994-03-23 | 株式会社東芝 | Bias circuit of field effect transistor |
JPH07175535A (en) * | 1993-12-16 | 1995-07-14 | Nec Corp | Power circuit for fet amplifier |
-
2007
- 2007-03-13 JP JP2007063337A patent/JP4685820B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02103915U (en) * | 1989-02-01 | 1990-08-17 | ||
JP2004109048A (en) * | 2002-09-20 | 2004-04-08 | Hitachi Ltd | Radar apparatus and radar apparatus for motor vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP2008227921A (en) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8810303B2 (en) | Method and system for controlling HS-NMOS power switches with slew-rate limitation | |
EP3504791B1 (en) | Self-biasing and self-sequencing of depletion mode transistors | |
KR100786162B1 (en) | Dc-dc converter control circuit, dc-dc converter, power supply unit, and dc-dc converter control method | |
US10003305B2 (en) | Apparatus and method for modulating supply for a power amplifier | |
US20140077603A1 (en) | Power supply apparatus with power backup mechanism | |
CN103532506A (en) | System and method for a cascoded amplifier | |
EP3595153B1 (en) | Voltage control device | |
CN110649902A (en) | Power supply time sequence control circuit and method of GaN power amplifier | |
US20130200728A1 (en) | Power management system | |
JP4685820B2 (en) | Method and apparatus for powering on and off FETs used in amplifiers | |
JP2014057491A (en) | Gate drive circuit for semiconductor switching element | |
US9762225B2 (en) | Power supply apparatus and control method thereof | |
US20170366182A1 (en) | Output discharge techniques for load switches | |
US20150277403A1 (en) | Voltage control device and method for controlling the same | |
WO2015049973A1 (en) | Communication device | |
JP4439849B2 (en) | Power supply | |
WO2023073682A1 (en) | Power switch with normally on transistor | |
US11283347B2 (en) | Control circuit for supplying VCC | |
JP7305415B2 (en) | BACKFLOW PREVENTION DEVICE AND CONTROL METHOD FOR BACKFLOW PREVENTION DEVICE | |
JP2014128027A (en) | Driving circuit and semiconductor device | |
CN108923654B (en) | Fully integrated isolation conversion circuit and method | |
US10141778B2 (en) | Redundant power and power saving method thereof in cold redundant mode | |
JP6615385B2 (en) | Gate drive device | |
JP2015226397A (en) | Power consumption reduction circuit | |
JP2010057109A (en) | Transmission circuit and communications equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |