JP4684188B2 - Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device - Google Patents
Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device Download PDFInfo
- Publication number
- JP4684188B2 JP4684188B2 JP2006233769A JP2006233769A JP4684188B2 JP 4684188 B2 JP4684188 B2 JP 4684188B2 JP 2006233769 A JP2006233769 A JP 2006233769A JP 2006233769 A JP2006233769 A JP 2006233769A JP 4684188 B2 JP4684188 B2 JP 4684188B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analysis
- terminal
- mesh
- conductor surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004458 analytical method Methods 0.000 claims description 203
- 238000000034 method Methods 0.000 claims description 102
- 239000004020 conductor Substances 0.000 claims description 89
- 238000012545 processing Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 21
- 230000005672 electromagnetic field Effects 0.000 description 62
- 230000005684 electric field Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
本発明は、時間領域有限差分法による電磁界解析法と過渡電気回路解析による回路解析法を結合した連携解析に関する。特に、連携解析の際に用いる回路モデルを作成する技術に関する。 The present invention relates to a cooperative analysis that combines an electromagnetic field analysis method using a time domain finite difference method and a circuit analysis method using a transient electric circuit analysis. In particular, the present invention relates to a technique for creating a circuit model to be used for cooperative analysis.
電磁界回路連携解析では、電磁界解析で定義される電界や磁界と回路解析で定義される電圧や電流を関連付けながら解析を行なう。電磁界解析と回路解析とを融合した数値シミュレーションは、回路素子の特性とその周囲の電磁界現象を統一的に解析できるといった特徴を持っており、回路中を伝搬する高周波信号の解析に非常に有用であることが一般に知られている。 In electromagnetic field circuit linkage analysis, analysis is performed while associating an electric field or magnetic field defined in electromagnetic field analysis with a voltage or current defined in circuit analysis. Numerical simulation that combines electromagnetic field analysis and circuit analysis has the characteristic that the characteristics of circuit elements and surrounding electromagnetic field phenomena can be analyzed in a unified manner, which is very useful for analyzing high-frequency signals propagating in a circuit. It is generally known to be useful.
上述したような電磁界解析の1つの手法である時間領域有限差分法(以下、「FDTD(Finite Difference Time Domain)法」と呼ぶ)は、解析領域を格子で分割し、格子点に未知電磁界を配置するものである。FDTD法では、電界を配置する格子と磁界を配置する格子とを、格子の半分の幅だけずらすYee格子という構造により解析が行なわれる。FDTD法は、これらの電界および磁界と、隣接する磁界および電界との間に働く関係式をマクスウェルの電磁界方程式を差分化することによって導き、それを基に電界および磁界をあるタイムステップを単位に更新していくことで全体の電磁界挙動を求める解析手法である。この解析手法に従えば、あるタイムステップで電界を更新し、1/2タイムステップ後に磁界を更新し、1タイムステップ後に電界を更新するというようにして、電界および磁界を交互に求めることができる。 The time domain finite difference method (hereinafter referred to as “FDTD (Finite Difference Time Domain) method”), which is one method of electromagnetic field analysis as described above, divides the analysis region by a grid, and an unknown electromagnetic field at a grid point. Is to arrange. In the FDTD method, analysis is performed by a structure called a Yee lattice in which a lattice for arranging an electric field and a lattice for arranging a magnetic field are shifted by half the width of the lattice. In the FDTD method, a relational expression that works between these electric fields and adjacent magnetic fields and electric fields is derived by differentiating Maxwell's electromagnetic field equation, and the electric field and the magnetic field are expressed in units of a certain time step. It is an analysis method to obtain the entire electromagnetic field behavior by updating to. According to this analysis method, the electric field and the magnetic field can be obtained alternately by updating the electric field at a certain time step, updating the magnetic field after ½ time step, and updating the electric field after one time step. .
また、現在、過渡電気回路解析用のツールとして、カリフォルニア大学バークレイ校により開発された、SPICE(Simulation Program with Integrated Circuit Emphasis)シミュレータが知られている。そのツールは、非常に複雑な電子装置におけるプロセスをシミュレートする効率的な手法を提供する。 Currently, a SPICE (Simulation Program with Integrated Circuit Emphasis) simulator developed by the University of California, Berkeley is known as a transient electrical circuit analysis tool. The tool provides an efficient way to simulate processes in very complex electronic devices.
非特許文献1では、集積回路等の回路をシミュレーションする方法として、FDTD法とSPICE等の回路シミュレータを組み合わせた方法が提案されている。この従来のFDTD法と回路シミュレータ(この場合はSPICE)とを結合する電磁界回路連携解析では、FDTDのメッシュ内に、回路素子が組み込まれ、メッシュの1辺に対応する端子間に電流源とキャパシタを配置することでFDTD法と回路解析を結合する手法(電流源法)が用いられている。 Non-Patent Document 1 proposes a method combining a FDTD method and a circuit simulator such as SPICE as a method of simulating a circuit such as an integrated circuit. In the electromagnetic field circuit linkage analysis that couples the conventional FDTD method and a circuit simulator (SPICE in this case), a circuit element is incorporated in the FDTD mesh , and a current source is connected between terminals corresponding to one side of the mesh. A technique (current source method) that combines the FDTD method and circuit analysis by arranging capacitors is used.
また、非特許文献2では、アクティブ回路を、Sパラメータによりモデル化することでFDTD法へ組み込む方法(ブラックボックスモデル法)が提案されている。この方法では、まず、周波数領域のSパラメータを逆フーリエ変換により時間領域上の表現に変換する。そして、入射波を反射波、透過波および観測波から導出する。最後に、上記Sパラメータを使って高周波回路をFDTD法によりシミュレーションする。 Non-Patent Document 2 proposes a method (black box model method) in which an active circuit is incorporated into the FDTD method by modeling with an S parameter. In this method, first, an S parameter in the frequency domain is converted into an expression in the time domain by inverse Fourier transform. And an incident wave is derived | led-out from a reflected wave, a transmitted wave, and an observation wave. Finally, the high frequency circuit is simulated by the FDTD method using the S parameter.
回路素子を含む回路基板に対して、上記のような電磁界解析を適用する場合、回路を解析するためのモデルを作成する必要がある。ここで、例として電流源法によるモデル作成を考える。 When applying electromagnetic field analysis as described above to a circuit board including circuit elements, it is necessary to create a model for analyzing the circuit. Here, as an example, consider model creation by the current source method.
図9は、電流源法によるモデルの例を示す図である。
図9を参照して、電流源法によるモデル作成について説明する。なお、図9(A)は、回路基板をメッシュに分割した、2次元電磁界解析モデルを示す図であり、図9(B)は、図9(A)で示したモデルに対して端子間距離を1メッシュにした例を示す図である。
FIG. 9 is a diagram illustrating an example of a model based on the current source method.
With reference to FIG. 9, model creation by the current source method will be described. FIG. 9A is a diagram showing a two-dimensional electromagnetic field analysis model in which the circuit board is divided into meshes . FIG. 9B is a diagram illustrating the distance between terminals with respect to the model shown in FIG. It is a figure which shows the example which made distance 1 mesh .
図9(A)に示すように、FDTD法にて電磁界解析するためには、回路基板の設計データに基づき、回路基板をメッシュに分割したモデルを作成する。なお、回路基板1は、グランド端子GNDと、端子a,b,cとを含む。 As shown in FIG. 9A, in order to perform electromagnetic field analysis by the FDTD method, a model in which the circuit board is divided into meshes is created based on the design data of the circuit board. The circuit board 1 includes a ground terminal GND and terminals a, b, and c.
電流源法では、上述したように、メッシュの1辺に対応する端子間に電流源とキャパシタを配置するため、解析対象の端子として対になっている端子の間隔を1メッシュにする必要がある。このため、対になっている端子からそれぞれ導体を生成し、端子間距離を1メッシュにする。 The current source method, as described above, to place the current source and the capacitor between the terminals corresponding to one side of the mesh, it is necessary to set the interval between the terminals in a pair as an analysis target of the terminal 1 mesh . For this reason, a conductor is produced | generated from the terminal which is paired, respectively, and the distance between terminals is 1 mesh .
図9(A)のモデルに対し、端子間距離を1メッシュにした例は図9(B)のようになる。なお、図9(B)において、太線は導体を示す。 FIG. 9B shows an example in which the distance between terminals is 1 mesh with respect to the model of FIG. 9A. In FIG. 9B, a thick line indicates a conductor.
図9(B)において、グランド端子GND、端子a,b,cからそれぞれ導体が生成される。そして、メッシュの1辺に対応する端子間に電流源92が挿入される。
In FIG. 9B, conductors are respectively generated from the ground terminal GND and the terminals a, b, and c. A
ここで、挿入されている電流源は、便宜上、電流源法の電流観測位置を示すために記したものであり、実際のFDTD法における解析のモデルでは開放となっている。同様の処理は、ブラックボックスモデル法など対になっている端子を必要とする回路解析により回路素子を扱う場合も必要となる。
しかしながら、上述のような回路モデルを作成する際、対になっている端子同士をつなぐ導体経路は複数存在する場合がある。このような場合、計算機による自動モデル化は困難である。 However, when creating the circuit model as described above, there may be a plurality of conductor paths that connect the paired terminals. In such a case, automatic modeling by a computer is difficult.
本発明は、上述のような問題を解決するためになされたものであって、その目的は、回路基板の設計データから電磁界解析に必要な回路モデルを一意的に作成する回路モデル作成プログラムを提供することである。 The present invention was made in order to solve the foregoing problems, the object, the circuit model creation program that uniquely create a circuit model necessary for electromagnetic field analysis from the circuit board design data Is to provide.
本発明の1つの局面に従うと、演算処理部を有するコンピュータに、回路基板について電磁界回路連携解析をする際に用いられるモデルの作成処理を実行させるためのモデル作成プログラムであって、演算処理部が、回路基板をメッシュ分割するステップと、演算処理部が、回路解析をする際に基準電位となる所定の端子に対応する導体面を生成した上で、導体面を回路基板と垂直方向に1メッシュ分ずらして配置したとして、所定の端子に対応する導体面上の位置を特定するステップと、演算処理部が、導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する位置の特定を行なうステップとを備える。 According to one aspect of the present invention, there is provided a model creation program for causing a computer having an arithmetic processing unit to execute a model generating process used when performing electromagnetic circuit cooperation analysis on a circuit board. However, the step of dividing the circuit board into meshes, and the arithmetic processing unit generates a conductor surface corresponding to a predetermined terminal that becomes a reference potential when the circuit analysis is performed, and then the conductor surface is perpendicular to the circuit board. Assuming that the positions are shifted by the mesh, the step of specifying the position on the conductor surface corresponding to the predetermined terminal and the arithmetic processing unit are required for the predetermined circuit analysis between the conductor surface and the terminal to be analyzed. Specifying a position where the circuit element is arranged.
好ましくは、導体面上の位置を特定するステップは、演算処理部が、回路基板上における端子に対応する端子を含むような導体面を生成する。 Preferably, in the step of specifying the position on the conductor surface, the arithmetic processing unit generates a conductor surface including a terminal corresponding to the terminal on the circuit board.
好ましくは、導体面上の位置を特定するステップは、演算処理部が、回路基板上における所定の端子以外の端子に対応する、端子を含むようなメッシュを削除した導体面を生成する。 Preferably, in the step of specifying the position on the conductor surface, the arithmetic processing unit generates a conductor surface from which a mesh including a terminal corresponding to a terminal other than the predetermined terminal on the circuit board is deleted.
好ましくは、回路基板をメッシュ分割するステップは、演算処理部が、メッシュ分割された回路基板からメッシュ座標を算出するステップと、演算処理部が、メッシュの各頂点の空間座標と回路基板上における複数の端子の空間座標とから、端子のメッシュ座標を算出するステップとを含む。 Preferably, the step of dividing the circuit board into meshes includes a step in which the arithmetic processing unit calculates mesh coordinates from the mesh-divided circuit board, and the arithmetic processing unit includes a plurality of spatial coordinates on each vertex of the mesh and a plurality of points on the circuit board. Calculating the mesh coordinates of the terminal from the space coordinates of the terminal.
本発明の他の局面にしたがうと、上述のモデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体を提供する。 When the other situation of this invention is followed, the computer-readable recording medium which stored the above-mentioned model creation program is provided.
本発明のさらに他の局面にしたがうと、回路基板について電磁界回路連携解析をする際に用いられるモデル作成処理を実行するためのモデル作成装置であって、回路基板の3次元形状を表わすデータを格納する記憶装置と、モデル作成処理を実行するための演算処理装置とを備え、演算処理装置は、回路基板をメッシュ分割する手段と、回路解析をする際に基準電位となる所定の端子に対応する導体面を生成し、導体面を回路基板と垂直方向に1メッシュ分ずらして配置したとして、所定の端子に対応する、導体面上の位置を特定する手段と、導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する位置の特定を行なう手段とを含む。 According to still another aspect of the present invention, there is provided a model creation device for executing a model creation process used when performing electromagnetic circuit cooperation analysis on a circuit board, wherein data representing a three-dimensional shape of the circuit board is obtained. A storage device for storing and an arithmetic processing device for executing model creation processing are provided. The arithmetic processing device corresponds to a means for dividing a circuit board into meshes and a predetermined terminal that becomes a reference potential when performing circuit analysis. A conductor surface to be generated, the conductor surface is arranged by shifting by 1 mesh in the direction perpendicular to the circuit board, a means for specifying a position on the conductor surface corresponding to a predetermined terminal, the conductor surface and the terminal to be analyzed And a means for specifying a position where a circuit element required for a predetermined circuit analysis is arranged.
本発明によれば、設計データから電磁界解析に必要な回路モデルを一意的に作成できる。これにより、回路モデル作成時間を短縮することができる。したがって、効率的に電磁界回路連携解析を行なうことができる。 According to the present invention, a circuit model necessary for electromagnetic field analysis can be uniquely created from design data. Thereby, the circuit model creation time can be shortened. Therefore, electromagnetic field circuit linkage analysis can be performed efficiently.
以下、図面を参照しつつ本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについては詳細な説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are denoted by the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.
以下の説明で明らかとなるように、本発明のモデル作成方法を実行するモデル作成プログラムでは、設計データから回路基板を電磁界解析に必要なモデルを一意的に作成する。これにより、モデル作成時間を短縮することができる。 As will be apparent from the following description, the model creation program for executing the model creation method of the present invention uniquely creates a model necessary for electromagnetic field analysis of a circuit board from design data. Thereby, the model creation time can be shortened.
なお、本実施の形態における「回路基板」とは、絶縁性のある樹脂を含浸した基板上に、銅箔など導電体で回路配線が構成されたプリント基板に対し、集積回路、抵抗器、コンデンサ等の電子部品を実装したものである。これらの電子部品のことを「回路素子」と呼び、回路素子の端子のことを「回路端子」と呼ぶ。 Note that the “circuit board” in the present embodiment refers to an integrated circuit, a resistor, a capacitor on a printed board in which circuit wiring is configured with a conductor such as copper foil on a board impregnated with an insulating resin. The electronic parts such as are mounted. These electronic components are called “circuit elements”, and the terminals of the circuit elements are called “circuit terminals”.
また、以下の説明において、電磁界解析を実行する際に用いるモデルを「電磁界解析モデル」と呼び、回路解析を実行する際に用いるモデルを「回路モデル」と呼ぶ。さらに、「電磁界解析モデル」および「回路モデル」を総称して「モデル」と呼ぶ。 In the following description, a model used when performing electromagnetic field analysis is referred to as an “electromagnetic field analysis model”, and a model used when performing circuit analysis is referred to as a “circuit model”. Furthermore, the “electromagnetic field analysis model” and the “circuit model” are collectively referred to as a “model”.
(1. 本発明のシステム構成)
図1は、本発明のモデル作成方法を用いた、電磁界回路連携解析プログラムを実行するコンピュータ100の一例を示す概念図である。
(1. System configuration of the present invention)
FIG. 1 is a conceptual diagram showing an example of a
図1において、連携解析するためのプログラムを実行させるためのコンピュータ100は、CD−ROM(Compact Disc Read-Only Memory)118等の光ディスク上の情報を読み込むための光ディスクドライブ108およびフレキシブルディスク(Flexible Disk、以下「FD」と呼ぶ)116に情報を読み書きするためのFDドライブ106を備えたコンピュータ本体102と、コンピュータ本体102に接続された表示装置としてのディスプレイ104と、同じくコンピュータ本体102に接続された入力装置としてのキーボード110およびマウス112とを備える。
In FIG. 1, a
図2は、コンピュータ100の構成をブロック図形式で示す図である。
図2に示されるように、このコンピュータ100を構成するコンピュータ本体102は、光ディスクドライブ108およびFDドライブ106に加えて、それぞれバス105に接続されたCPU(Central Processing Unit)120と、ROM(Read Only Memory)およびRAM(Random Access Memory)を含むメモリ122と、直接アクセスメモリ装置、たとえば、ハードディスク124と、外部とデータの授受を行なうための通信インターフェイス128とを含んでいる。光ディスクドライブ108にはCD−ROM118などの光ディスクが装着される。FDドライブ106にはFD116が装着される。
FIG. 2 is a block diagram showing the configuration of the
As shown in FIG. 2, in addition to the
ハードディスク124内には、解析対象となる回路基板について、基板の形状、基板の誘電率等の物理的性質を表現するパラメータ、解析対象の回路素子の形状、信号端子情報、解析条件等が格納された設計データ134と、解析対象の回路素子ごとに、解析手法(電流源法、電圧源法、ブラックボックス法等)に対応した、ネットリスト情報やSパラメータ情報および解析対象と対となる端子である対端子名を格納した解析対象モデル135と、時間領域の電磁界解析を行なう手法の一つであるFDTDを実行するプログラム136と、回路解析を実行するプログラム137などが格納される。ここで、たとえば、設計データ134、解析対象モデル135については、通信インターフェイス128を介して、外部のデータベースから供給されてもよい。また、各プログラムは、FD116、またはCD−ROM118等の記録媒体によって供給されてもよいし、他のコンピュータにより通信回線を経由して供給されてもよい。また、FDTDや回路解析の実行は、通信インターフェイス128を介して、外部のコンピュータに実行させ、その結果をハードディスク124に格納させてもよい。
In the
また、記憶装置、たとえば、ハードディスク124の記憶領域には、電磁界解析中の解析結果である電界値、磁界値を一時格納し、次のステップでそれらの値を更新するための電界値記憶領域138と、磁界値記憶領域139とが設けられる。
In addition, in a storage area of the storage device, for example, the
なお、ここでは、FDTDを実行するプログラム136と回路解析を実行するプログラム137を総称して、電磁界回路連携解析プログラムと呼ぶ。
Here, the
したがって、以下では、1つのコンピュータ装置内において、時間領域の電磁界解析と回路解析とが連携して実行されるものとして説明する。しかしながら、電磁界解析と回路解析とはそれぞれ別のコンピュータ装置で実行するものとして、この別々のコンピュータ装置間でデータを通信インターフェイス128を相互にやり取りして、連携解析を実行してもよい。
Therefore, in the following description, it is assumed that time domain electromagnetic field analysis and circuit analysis are executed in cooperation within one computer device. However, the electromagnetic field analysis and the circuit analysis may be executed by separate computer devices, and data may be exchanged between the separate computer devices via the
演算処理装置として機能するCPU120は、メモリ122をワーキングメモリとして、上述したFDTDを実行するプログラム136や回路解析を実行するプログラム137に対応した処理を実行する。
The
なお、CD−ROM118は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、DVD−ROM(Digital Versatile Disc)やメモリーカードなどでもよく、その場合は、コンピュータ本体102には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。
The CD-
FDTDを実行するプログラム136や回路解析を実行するプログラム137は、上述の通り、CPU120により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、CD−ROM118、FD116等の記録媒体に格納されて流通し、光ディスクドライブ108またはFDドライブ106等により記録媒体から読み取られてハードディスク124に一旦格納される。または、コンピュータ100がネットワークに接続されている場合には、ネットワーク上のサーバから一旦ハードディスク124にコピーされる。そうしてさらにハードディスク124からメモリ122中のRAMに読み出されてCPU120により実行される。なお、ネットワーク接続されている場合には、ハードディスク124に格納することなくRAMに直接ロードして実行するようにしてもよい。
The
図3は、CPU120の機能的構成を示す機能ブロック図である。
図3を参照して、CPU120の機能的構成を説明する。
FIG. 3 is a functional block diagram showing a functional configuration of the
The functional configuration of the
CPU120は、モデルを作成するモデル作成部30と、電磁界回路連携プログラムに従い電磁界解析を実行する電磁界回路連携解析実行部32とから構成される。
The
モデル作成部30は、設計データ134から解析対象の部品の3次元形状、端子名情報、解析条件として与えられているメッシュサイズを、さらに解析対象モデル135から解析手法別の情報および対端子名を取得する。そして、これらに基づき、電磁界解析で用いるFDTDにおける電磁界解析モデルを作成する。
The
電磁界回路連携解析実行部32は、モデル作成部30が作成したFDTDにおける電磁界解析モデルと、解析対象モデル135から回路解析に必要なネットリスト、ビヘイビアモデル等、解析領域の媒質情報および電源情報などを取得する。そして、これらに基づき、解析領域内の全電磁界成分を計算する。
The electromagnetic field circuit cooperation
なお、図1および図2に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するに当り本質的な部分は、FD116、CD−ROM118、ハードディスク124等の記録媒体に記憶されたソフトウェアである。
Note that the computer hardware itself and its operating principle shown in FIGS. 1 and 2 are general. Therefore, an essential part for realizing the functions of the present invention is software stored in a recording medium such as the
また、一般的傾向として、コンピュータのオペレーティングシステムの一部として様々なプログラムモジュールを用意しておき、アプリケーションプログラムはこれらモジュールを所定の配列で必要なときに呼び出して処理を進める方式が一般的である。そうした場合、当該ソフトウェア自体にはそうしたモジュールは含まれず、当該コンピュータでオペレーティングシステムと協働してはじめて電磁界回路連携解析が可能になる。しかし、一般的なプラットフォームを使用する限り、そうしたモジュールを含ませたソフトウェアを流通させる必要はなく、それらモジュールを含まないソフトウェア自体およびそれらソフトウェアを記録した記録媒体(およびそれらソフトウェアがネットワーク上を流通する場合のデータ信号)が実施の形態を構成すると考えることができる。 As a general tendency, various program modules are prepared as a part of a computer operating system, and an application program is called to advance the processing by calling these modules in a predetermined arrangement when necessary. . In such a case, the software itself does not include such a module, and the electromagnetic field circuit linkage analysis is possible only when the computer cooperates with the operating system. However, as long as a general platform is used, it is not necessary to distribute software including such modules, and the software itself not including these modules and the recording medium storing the software (and the software distributes on the network). Data signal) can be considered to constitute the embodiment.
(2. 電磁界回路連携解析方法)
以下、本発明に係る電磁界回路連携解析の方法について説明する。
(2. Electromagnetic circuit linkage analysis method)
Hereinafter, an electromagnetic field circuit cooperation analysis method according to the present invention will be described.
(2.1 電磁界解析と回路解析との連携解析方法)
まず、電磁界解析を行なう手法の一つであるFDTD法について説明し、次いで連携解析するのに用いられる解析手法の例として電流源法について説明する。
(2.1 Cooperative analysis method between electromagnetic field analysis and circuit analysis)
First, the FDTD method, which is one of the methods for performing electromagnetic field analysis, will be described, and then the current source method will be described as an example of the analysis method used for cooperative analysis.
FDTD法は、マクスウェルの電磁界方程式を差分化することによって数値計算する方法である。まず、解析領域を格子で分割し、格子の各辺の中心に電界、各面の中心に磁界を配置する、いわゆるYee格子という構造を取る。そして、マクスウェルの方程式を差分化すると、電界・磁界は、空間的に半メッシュ、時間的に半タイムステップずらした位置に配置される。ここで、求めたい未知電界、未知磁界と隣接する1タイムステップ前の既知電界、既知磁界の間に働く関係式を電磁気学に基づくマクスウェル方程式から導くと次の式(1)および(2)のようになる。 The FDTD method is a numerical calculation method by differentiating Maxwell's electromagnetic field equation. First, an analysis region is divided by a lattice, and an electric field is arranged at the center of each side of the lattice, and a magnetic field is arranged at the center of each surface. Then, when Maxwell's equations are differentiated, the electric and magnetic fields are arranged at positions that are spatially shifted by half a mesh and temporally by a half time step. Here, the following equations (1) and (2) are obtained by deriving from the Maxwell equation based on electromagnetics the unknown electric field to be obtained, the known electric field adjacent to the unknown magnetic field and the known electric field one time step before and the known magnetic field. It becomes like this.
なお、式中で太字は、当該変数がベクトルであることを示す。
式(1)はnタイムステップの電界E(ベクトル)、式(2)は(n+1/2)タイムステップの磁界H(ベクトル)についての関係式である。ただし、Δt,μ,ε,σは、それぞれ、タイムステップ、透磁率、誘電率、導電率とする。
In the formula, bold indicates that the variable is a vector.
Equation (1) is an electric field E (vector) of n time steps, and equation (2) is a relational equation of magnetic field H (vector) of (n + 1/2) time steps. However, Δt, μ, ε, and σ are time step, magnetic permeability, dielectric constant, and conductivity, respectively.
これらをもとに未知電界、未知磁界をあるタイムステップΔtを単位に更新していくことで、解析領域全体の電磁界挙動を時間領域で求めることができる。 By updating the unknown electric field and unknown magnetic field in units of a certain time step Δt based on these, the electromagnetic field behavior of the entire analysis region can be obtained in the time domain.
このように、FDTD法では解析領域内の未知電界、未知磁界を陽解法により逐次的に計算することで解析対象の時間領域電磁界応答を解析できる。 As described above, in the FDTD method, the time domain electromagnetic field response to be analyzed can be analyzed by sequentially calculating the unknown electric field and the unknown magnetic field in the analysis region by the explicit method.
次に、電磁界回路連携解析に用いられる、FDTD法と回路解析を直接結合する手法の一つである電流源法について説明する。 Next, the current source method, which is one of the methods for directly combining the FDTD method and the circuit analysis, used for electromagnetic field circuit linkage analysis will be described.
図4は、電流源法による連携解析の模式図である。図4(A)は、回路解析の対象となる回路素子を含むFDTDメッシュを示す図であり、図4(B)は、電流源法の概略的な処理の流れを示す図であり、図4(C)は、図4(A)のメッシュに対応する、電流源法の等価回路を示す図である。 FIG. 4 is a schematic diagram of cooperative analysis by the current source method. 4A is a diagram illustrating an FDTD mesh including circuit elements to be subjected to circuit analysis, and FIG. 4B is a diagram illustrating a schematic processing flow of the current source method. (C) is a figure which shows the equivalent circuit of the current source method corresponding to the mesh of FIG. 4 (A).
図4を参照して、電流源法について説明する。図4(A)では、電界は実線で示される格子メッシュの辺に沿って矢印の向きに、磁界は点線で示される格子メッシュの辺に沿って矢印の向きに割り当てられている。Δx,Δy,ΔzはFDTDメッシュの各辺の長さを示し、実線の格子メッシュと点線の格子メッシュは、1/2Δx,1/2Δy,1/2Δzずつ、ずれて配置されている。ここでは、電界のある辺abに、回路解析で動作解析する対象の回路素子が配置されているとする。 The current source method will be described with reference to FIG. In FIG. 4A, the electric field is assigned in the direction of the arrow along the side of the lattice mesh indicated by the solid line, and the magnetic field is assigned in the direction of the arrow along the side of the lattice mesh indicated by the dotted line. Δx, Δy, Δz indicate the length of each side of the FDTD mesh , and the solid grid mesh and the dotted grid mesh are shifted from each other by 1 / 2Δx, 1 / 2Δy, 1 / 2Δz. Here, it is assumed that a circuit element to be subjected to operation analysis by circuit analysis is arranged on a side ab where an electric field is present.
図4(B)を参照して、電流源法の処理の流れを説明する。まず、FDTD法にてメッシュの磁界を計算する(ステップS400)。 With reference to FIG. 4B, the flow of processing of the current source method will be described. First, the magnetic field of the mesh is calculated by the FDTD method (step S400).
そして、回路素子が含まれるメッシュにアンペアの法則を適用し、z成分について展開すると、以下の式(3)が得られる。 And if the law of an ampere is applied to the mesh containing a circuit element and it expand | deploys about z component, the following formula | equation (3) will be obtained.
ただし、JLは素子に流れる導電電流密度とする。
ここで、式(3)の左辺第1項のε(ΔxΔy)/Δzを等価的に平行平板コンデンサの容量C0とし、右辺をメッシュに流れる全電流Iとすると、式(3)は、以下の式(4)のように書き直すことが出来る。
However, JL is the density of the conductive current flowing through the element.
Here, assuming that ε (ΔxΔy) / Δz in the first term on the left side of Equation (3) is equivalent to the capacitance C0 of the parallel plate capacitor, and the right side is the total current I flowing through the mesh , Equation (3) is It can be rewritten as equation (4).
ただし、VLは回路素子両端の電圧、ILは回路素子に流れる全電流とする。
メッシュに流れる全電流Iは、アンペアの法則を用いて素子の周りの磁界を面40に沿って周回積分して求められるが、磁界は一定であるため、Iは定電流源と考えることができる。したがって、式(4)は、図4(C)に示すように、電流源42とコンデンサ44と回路網46を含む等価回路として考えられる。
Where VL is the voltage across the circuit element, and IL is the total current flowing through the circuit element.
The total current I flowing through the mesh can be obtained by circular integration of the magnetic field around the element along the
再び図4(B)にもどって、FDTDで求めた磁界Hから電流Iを計算し、電流源値Iとして回路解析に渡す(ステップS402)ことで、回路解析によりVL、ILを求めることが出来る。そして、回路解析にてVLを求め、回路素子のメッシュ辺の電界を計算するため
VLをFDTD法に渡し(ステップS404)、ステップS406にて、電界Eが計算される。
Returning to FIG. 4B again, by calculating the current I from the magnetic field H obtained by FDTD and passing it to the circuit analysis as the current source value I (step S402), VL and IL can be obtained by the circuit analysis. . Then, VL is obtained by circuit analysis, and VL is passed to the FDTD method in order to calculate the electric field on the mesh side of the circuit element (step S404). In step S406, the electric field E is calculated.
以上のようにして、回路解析とFDTD法が直接結合されることになる。これにより、電磁界との結合は回路の入出力端子だけを考えて解析することができる。 As described above, the circuit analysis and the FDTD method are directly coupled. Thereby, the coupling with the electromagnetic field can be analyzed considering only the input / output terminals of the circuit.
なお、ここではアンペアの法則に基づいて定式化した電流源法を連携解析方法として示したが、連携解析方法として、ファラデーの法則に基礎をおく方法である電圧源法を用いてもよいし、アクティブ素子を、予め用意したSパラメータを用いてモデル化し、FDTD法へ組み込むブラックボックスモデル法を用いてもよい。 Although the current source method formulated based on Ampere's law is shown here as a cooperative analysis method, the voltage source method, which is a method based on Faraday's law, may be used as the cooperative analysis method. An active element may be modeled using S parameters prepared in advance, and a black box model method incorporated into the FDTD method may be used.
(2.2 本発明のモデル作成方法)
ここでは、本発明のモデル作成方法の概略を説明する。
(2.2 Model creation method of the present invention)
Here, an outline of the model creation method of the present invention will be described.
回路解析において、回路素子を挿入する、対になっている端子の組み合わせとして、回路の信号端子とグランド端子という組み合わせ、回路の信号端子と電源端子という組み合わせが設計データに予め与えられていることが多い。また、電磁界解析において回路を挿入する際は、回路基板をメッシュに分割した後の端子間は1メッシュである必要がある。このため、端子間が2メッシュ以上のときはそれらの端子から導体が生成されたとして端子間距離を1メッシュにし、回路素子を挿入する。しかしながら、このように導体を生成して端子間を結ぶような経路は複数存在し、モデル化は困難である。 In circuit analysis, as a combination of a pair of terminals into which a circuit element is inserted, a combination of a circuit signal terminal and a ground terminal and a combination of a circuit signal terminal and a power supply terminal are given in advance in design data. Many. Further, when inserting a circuit in electromagnetic field analysis, the space between terminals after dividing the circuit board into meshes needs to be 1 mesh . For this reason, when the distance between terminals is 2 mesh or more, it is assumed that a conductor is generated from these terminals, the distance between terminals is set to 1 mesh , and a circuit element is inserted. However, there are a plurality of paths in which conductors are generated and terminals are connected in this way, and modeling is difficult.
そこで、本発明に係るモデル作成方法では、電磁界解析モデルにおいて、グランド端子や電源端子のような基準電位の端子に対応する導体面を生成し、回路基板と垂直方向に1メッシュずらして配置したとしてモデルを作成する。これにより、回路基板上の、基準電位の端子と組み合わせられた他方の端子と導体面との距離は1メッシュになり、それらをつなぐ経路は一意に定まる。そして、基準電位の端子に対応する導体面と、基準電位の端子と組み合わせられた他方の端子との間に、解析手法に応じた回路素子を挿入して回路解析を実行する。たとえば、解析方法が電流源法なら、なにも素子をいれず、電流の観測ポイントのみを設定する。また、FDTD法では、これらの接続は開放して電磁界解析を行なう。 Therefore, in the model creation method according to the present invention, in the electromagnetic field analysis model, a conductor surface corresponding to a reference potential terminal such as a ground terminal or a power supply terminal is generated and arranged by shifting by 1 mesh in a direction perpendicular to the circuit board. Create a model as As a result, the distance between the other terminal combined with the terminal of the reference potential on the circuit board and the conductor surface is 1 mesh , and the path connecting them is uniquely determined. A circuit element corresponding to the analysis method is inserted between the conductor surface corresponding to the reference potential terminal and the other terminal combined with the reference potential terminal to perform circuit analysis. For example, if the analysis method is the current source method, no element is inserted and only the current observation point is set. In the FDTD method, these connections are opened to perform electromagnetic field analysis.
以下では、グランド端子や電源端子のような基準電位の端子を「基準端子」と呼ぶ。また、基準端子と組み合わせとなり、回路解析の際に回路素子が挿入される端子のことを「対端子」と呼ぶ。 Hereinafter, a reference potential terminal such as a ground terminal or a power supply terminal is referred to as a “reference terminal”. Further, a terminal that is combined with a reference terminal and into which a circuit element is inserted at the time of circuit analysis is referred to as a “counter terminal”.
ここで、本発明に係るモデル作成方法について、具体例を用いて説明する。
図5は、図9(A)で示す2次元電磁界解析モデルに対して導体面を生成した例を示す図である。
Here, the model creation method according to the present invention will be described using a specific example.
FIG. 5 is a diagram showing an example in which a conductor surface is generated for the two-dimensional electromagnetic field analysis model shown in FIG.
図5では、グランド端子GNDを基準端子、端子a,b,cは、それぞれグランド端子GNDに対する対端子とする。 In FIG. 5, the ground terminal GND is a reference terminal, and the terminals a, b, and c are counter terminals with respect to the ground terminal GND.
図5に示すように、メッシュ分割された回路基板1において、グランド端子GNDと端子a,b,cとは2メッシュ以上離れている。そこで、グランド端子GNDに対応する導体面3を生成し、回路基板1に対し垂直方向に1メッシュずらして配置する。なお、図5では、導体面3は回路基板1の上に配置されているが、下に配置されていてもよい。また、導体面3は、回路基板1上の端子に対応する端子50a,50b,50c,50dを含む。たとえば、端子50aは、端子aに対応する。
As shown in FIG. 5, in the circuit board 1 divided into meshes , the ground terminal GND and the terminals a, b, and c are separated by 2 meshes or more. Therefore, the
さらに、導体面3上においてグランド端子GNDに対応する位置を定めるため、グランド端子GNDと端子50dとを導体52で接続し、導体面上の端子と回路基板上の端子間に解析方法に応じた回路素子を挿入する。なお、図5では、電流源51a,51b,51cを挿入して、電流源法にて回路解析を行なう例を示している。
Further, in order to determine the position corresponding to the ground terminal GND on the
図5で示すように導体面を生成すれば、基準端子であるグランド端子GNDと端子50a,50b,50c,50dとの電位が同一と考えることができる。したがって、導体面上の端子とその端子に対応する回路基板上の端子との間に回路素子を挿入して回路解析を行なうことは、基準端子とその対端子との間に回路素子を挿入して回路解析を行なうことと等価である。
If the conductor surface is generated as shown in FIG. 5, it can be considered that the ground terminal GND, which is the reference terminal, and the
また、導体面と対端子との距離は1メッシュなので、回路素子を配置する位置を一意に定めることができる。 Further, since the distance between the conductor surface and the counter terminal is 1 mesh , the position where the circuit element is arranged can be uniquely determined.
さらに、別の具体例を示して説明する。
図6は、図9(A)で示す2次元電磁界解析モデルに対して導体面を生成した、図5とは異なる例を示す図である。
Furthermore, another specific example is shown and demonstrated.
FIG. 6 is a diagram showing an example different from FIG. 5 in which conductor surfaces are generated for the two-dimensional electromagnetic field analysis model shown in FIG.
図6に示すように、まず、グランド端子GNDに対応する導体面5を生成する。なお、導体面5は、回路基板1上の端子に対応する端子60a,60b,60c,60dを含む。そして、導体面5から、導体面上で基準端子に対応する端子60d以外の端子が接する導体メッシュを削除する。このようにして生成された導体面7を、回路基板1に対して垂直方向に1メッシュずらして配置する。さらに、導体面7上において回路基板上の端子に対応する位置を定めるため、回路基板上の端子とその端子に対応する導体面上の端子とを導体62a,62b,62c,62dで接続する。そして、端子60a,60b,60cと導体面7との間に解析方法に応じた回路素子を挿入する。なお、図6では、電流源61a,61b,61cを挿入して、電流源法にて回路解析を行なう例を示している。
As shown in FIG. 6, first, the conductor surface 5 corresponding to the ground terminal GND is generated. The conductor surface 5 includes
図5の説明と同様に、このように導体面を生成すれば、導体面はグランド端子GNDと、導体面上の端子は回路基板上の対応する端子と電位が同一と考えることができる。したがって、導体面5上の端子と導体面との間に回路素子を挿入して回路解析を行なうことは、基準端子とその対端子との間に回路素子を挿入して回路解析を行なうことと等価である。 Similar to the description of FIG. 5, if the conductor surface is generated in this way, it can be considered that the conductor surface has the same potential as the ground terminal GND, and the terminal on the conductor surface has the same potential as the corresponding terminal on the circuit board. Therefore, inserting a circuit element between the terminal on the conductor surface 5 and the conductor surface to perform circuit analysis means inserting a circuit element between the reference terminal and its counter terminal to perform circuit analysis. Is equivalent.
また、導体面と対端子に対応する導体面上の端子(図6では、端子60a,60b,60c)との距離は1メッシュなので、回路素子を配置する位置を一意に定めることができる。
Further, since the distance between the conductor surface and the terminal on the conductor surface corresponding to the counter terminal (
図5で示したモデル作成方法は、基準端子に対応する導体面を回路基板の上または下に配置すればよいので基準端子が2個以下の場合に有効である。しかし、基準端子が3個以上の場合は、導体面を配置できない。 The model creation method shown in FIG. 5 is effective when the number of reference terminals is two or less because the conductor surface corresponding to the reference terminal may be arranged above or below the circuit board. However, when there are three or more reference terminals, the conductor surface cannot be arranged.
一方、図6で示したモデル作成方法は、導体面5から導体面7を生成したように、基準端子に対応する端子以外の導体面上の端子が接する導体メッシュを削除した導体面を生成するため、導体面を生成する必要があるような基準端子が3個以上の場合にも適用できる。
On the other hand, the model creation method shown in FIG. 6 generates a conductor surface from which the conductor mesh with which a terminal on a conductor surface other than the terminal corresponding to the reference terminal is in contact is deleted as in the case where the
(3. コンピュータ100への実装)
以上の発明に係る電磁界回路連携解析は、以下の手続きによってコンピュータソフトウェアとして実装できる。
(3. Implementation on computer 100)
The electromagnetic field circuit linkage analysis according to the above invention can be implemented as computer software by the following procedure.
以下、その手続きについてまとめる。
図7は、図4(C)で示した連携解析の処理の流れを具体的に示したフローチャートである。
The procedure is summarized below.
FIG. 7 is a flowchart specifically showing the flow of the cooperative analysis process shown in FIG.
図7を参照して、連携解析の処理の流れを説明する。なお、ステップS7100〜S7120は、FDTDを実行するプログラム136に、ステップS7200〜S7212は、回路解析を実行するプログラム137に従った処理である。
With reference to FIG. 7, the flow of the cooperative analysis process will be described. Steps S7100 to S7120 are processes according to the
また、図4(B)のステップS400はステップS7100〜S7102に、ステップS402はステップS7104〜S7106に、ステップS404はステップS7200〜S7212に、ステップS406はステップS7108〜S7120に対応している。 4B corresponds to steps S7100 to S7102, step S402 corresponds to steps S7104 to S7106, step S404 corresponds to steps S7200 to S7212, and step S406 corresponds to steps S7108 to S7120.
電磁界解析の処理の流れについて説明する。
まず、CPU120は、ハードディスク124に格納されている設計データ134、解析対象モデル135から解析に必要なデータを読み込む(ステップS7100)。ここで読み込むデータとは、たとえば、格子メッシュの寸法、FDTD解析のタイムステップ、回路解析のタイムステップ、解析時間、解析領域内の電界、磁界の初期値、回路素子の電流、電圧の初期値、解析領域内に配置されている誘電体、導体の座標値、回路素子のネットリスト、最大解析時刻Tmaxである。
The flow of the electromagnetic field analysis process will be described.
First, the
さらに、CPU120は、解析時刻tをゼロにし、メモリ122に解析条件の解析領域サイズ、メッシュサイズ分の記憶領域を確保し、配置されている導体、誘電体情報をもとに解析領域メッシュの係数項計算を行なう(ステップS7101)。また、所定の電界、磁界初期
値をもとに、電界、磁界値の設定を行なう。この際、(2.2)で述べた方法により回路モデルを作成する。詳細については後述する。
Further, the
続いて、CPU120は、解析領域メッシュの全磁界Hを計算し、更新する(ステップS7102)。ステップS7102で更新した磁界をもとに、CPU120は、回路素子を含むメッシュ(以下、回路メッシュとする)の近傍の磁界Hを以下のアンペアの式(5)で電流値Iに変換する(ステップS7104)。
Subsequently, the
ここで、CPU120は、この電流値Iを回路解析のネットリストに付加する電流源値とする。
Here, the
CPU120は、ステップS7104の電流源値を回路解析に与える(ステップS7106)。電流源値を受け取った回路解析の処理の流れは後述する。
The
ステップS7108では、CPU120は、現在の解析時刻tをFDTDタイムステップの半分進め、解析領域の全電界Eを計算し、更新する(ステップS7110)。
In step S7108, the
次いで、CPU120は、回路解析で計算された電圧を受け取る(ステップS7112)。なお、まだ計算されていなければ、計算されるまで処理を中断する。
Next, the
ステップS7114では、CPU120は、回路解析から受け取った電圧値を以下の式(6)により、回路メッシュの電界値に変換する。
In step S7114, the
ΔyはFDTDメッシュのY方向の長さである。なお、ここでは回路素子がY方向に配置されているとしたが、任意方向に配置することができる。 Δy is the length of the FDTD mesh in the Y direction. Although the circuit elements are arranged in the Y direction here, they can be arranged in any direction.
そして、CPU120は、ステップS7114で求めた電圧値を電磁界解析領域の回路素子を挿入した場所の電界値とする(ステップS7116)。
Then, the
ステップS7118で、CPU120は、現在の解析時刻tをFDTDのタイムステップの半分進める。また、解析時刻tのときの解析領域の電界をハードディスク124内の電界値記憶領域138に、磁界情報をハードディスク124内の磁界値記憶領域139に格納する。
In step S7118,
ステップS7120では、CPU120は、現在の解析時刻tと最大解析時刻Tmaxの比較を行なう。解析時刻tのほうが最大解析時刻Tmaxより小さければ(ステップS120にて、No)、ステップS7102に戻る。そうでなければ(ステップS7120にて、Yes)、解析に使用したメモリ122の記憶領域の開放を行ない、計算を終了する。
In step S7120,
次に、回路解析の処理の流れについて説明する。
まず、CPU120は、解析時刻をゼロに設定する。そして、所定のネットリストをもとに、メモリ122に記憶領域を確保し、素子の結線情報をもとに電流源法による電流源とキャパシタを追加した回路行列を生成する(ステップS7200)。
Next, the flow of circuit analysis processing will be described.
First, the
ステップS7202では、CPU120は、電磁界解析から電流源値を受け取る。なお、電流源値を受け取るまでは処理を中断する。
In step S7202,
次いで、CPU120は、電流源値を、ステップS7202で受け取った電流源値に更新し(ステップS7204)、解析時刻がΔt(n−1/2)からΔt(n+1/2)までの回路解析を行ない、電圧を求める(ステップS7206)。
Next, the
さらに、CPU120は、時刻Δt(n+1/2)での電圧値を電磁界解析に与える(ステップS7208)。ただし、回路解析の対象が相互インダクタンスであった場合は電圧差値を与える。また、CPU120は、ハードディスク124に、時刻Δt(n+1/2)での電流、電圧値を格納する。
Furthermore,
ステップS7210では、CPU120は、現在の解析時刻tを回路解析タイムステップ分進め、ハードディスク124に、解析時刻tと回路素子端子間の電圧または電圧差を格納する。
In step S7210,
そして、CPU120は、現在の解析時刻tと最大解析時刻Tmaxの比較を行なう(ステップS7212)。解析時刻tのほうが最大解析時刻Tmaxより小さければ(ステップS7212にて、No)、ステップS7202に戻る。そうでなければ(ステップS7212にて、Yes)、解析に使用したメモリ122の記憶領域の開放を行ない、計算を終了する。
Then,
以上のようにして、本発明では(2.2)で述べたモデル作成方法を用いた電磁界回路連携解析を行なう。 As described above, in the present invention, the electromagnetic field circuit linkage analysis using the model creation method described in (2.2) is performed.
なお、以上の説明では、解析処理が最大解析時刻を越えることを条件として終了するものとして説明したが、解析処理の終了条件としては、他の条件、たとえば、電界および磁界が定常状態となってから所定時間経過した後との条件が満たされるか等を用いることもできる。 In the above description, the analysis process has been described as being completed on the condition that the maximum analysis time has been exceeded. However, as an analysis process termination condition, other conditions such as an electric field and a magnetic field are in a steady state. It is also possible to use whether or not a condition that a predetermined time has elapsed since the time is satisfied.
また、電磁界解析や回路解析は、上述のように、CPU120がFDTDを実行するプログラム136や回路解析を実行するプログラム137に従って行なうが、通信インターフェイス128経由で接続される複数個のCPUに実行させ、その結果をコンピュータ100を介してやりとりさせるようにしてもよい。また、電磁界解析や回路解析は、単一のCPUを用いて解析してもよいが、解析領域を複数の領域に分割して複数個のCPUを用いて解析してもよい。
Further, as described above, the electromagnetic field analysis and the circuit analysis are performed by the
次に、ステップS7200で行なう回路モデル作成処理について説明する。
図8は、モデル作成処理の流れを示したフローチャートである。
Next, the circuit model creation process performed in step S7200 will be described.
FIG. 8 is a flowchart showing the flow of model creation processing.
図8を参照して、モデル作成方法について説明する。
まず、ステップS800において、CPU120は、設計データ134、解析対象モデル135から解析に必要なデータを読み込み、各種設定を行なう。具体的には、設計データ134から電磁界解析に用いるメッシュサイズや、CADデータの座標系において、解析対象となる回路素子の存在している領域を示す形状座標と回路端子が存在している位置を示す端子座標を読み込む。また、解析対象モデル135から解析対象回路の解析種別情報(電流源法、電圧源法、ブラックボックス法等)を取得し、各解析方法に従った設定を行なう。
A model creation method will be described with reference to FIG.
First, in step S800, the
次いで、ステップS802において、CPU120は、解析条件として与えられているメッシュサイズを用いて、回路基板の形状をメッシュに分割する。メッシュに分割する際、メッシュサイズは有限であるため、メッシュ頂点に必ずしも全端子の中心が存在しない場合がある。このような場合において、端子のメッシュ座標決定の一例として、端子座標からもっとも近いメッシュ頂点座標を端子のメッシュ座標としてもよい。
Next, in step S802, the
そして、ステップS804において、CPU120は、導体面を生成する端子の選択を行なう。ここで、設計データ134に基づき、基準端子として使われている端子を選択してもよいし、ステップS802におけるメッシュ分割により対端子と2メッシュ以上離れた基準端子を選択してもよい。基準端子に対応する導体面を生成することにより、導体面を基準電位の面として扱うことができる。
In step S804,
続いて、ステップS806において、CPU120は、上述の(2.2)で説明したような導体面を生成し、回路基板と垂直方向に1メッシュ分ずらして配置したとして、ステップS804で選択された端子から導体面に対し、回路基板と垂直方向に1メッシュ分導体を伸ばす。これにより、選択された端子と導体面が接続される。選択した端子の数によって、どのような導体面を生成するかを予め設定しておいてもよい。また、生成した導体面に対応する基準端子を導体で接続する。なお、図6で示した導体面7のような導体面を生成する場合は、回路基板上の端子から導体面が配置される側へ垂直方向に1メッシュ分導体が伸ばされたとする。
Subsequently, in step S806, the
最後に、ステップS808において、CPU120は、端子間に解析種別による回路素子を挿入して端子間を接続する。
Finally, in step S808, the
以上の操作により、回路モデルを作成する。なお、本実施例では電流源法によるモデル化を扱ったが、ブラックボックス法などの他の対端子を必要とする回路解析手法でも同様に扱うことができる。また、電流源法による電磁界解析と回路解析の連携処理の流れは(2.1)で説明した通りである。 A circuit model is created by the above operation. In the present embodiment, modeling by the current source method is dealt with, but the circuit analysis method that requires another pair of terminals such as a black box method can be handled similarly. Further, the flow of the cooperative processing of electromagnetic field analysis and circuit analysis by the current source method is as described in (2.1).
以上で説明したように、本発明によれば、設計データから電磁界解析に必要な回路モデルを一意的に作成できる。これにより、回路モデル作成時間を短縮することができる。したがって、効率的に電磁界回路連携解析を行なうことができる。 As described above, according to the present invention, a circuit model necessary for electromagnetic field analysis can be uniquely created from design data. Thereby, the circuit model creation time can be shortened. Therefore, electromagnetic field circuit linkage analysis can be performed efficiently.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 回路基板、3,7 導体面、30 モデル作成部、32 電磁界回路連携解析実行部、42,92 電流源、44 コンデンサ、46 回路網、100 コンピュータ、102 コンピュータ本体、104 ディスプレイ、106 FDドライブ、108 光ディスクドライブ、110 キーボード、112 マウス、116 FD、118 CD−ROM、120 CPU、122 メモリ、124 ハードディスク、128 通信インターフェイス、134 設計データ、135 解析対象モデル、136 FDTDを実行するプログラム、137 回路解析を実行するプログラム、138 電界値記憶領域、139 磁界値記憶領域。 DESCRIPTION OF SYMBOLS 1 Circuit board, 3, 7 Conductor surface, 30 Model preparation part, 32 Electromagnetic field circuit cooperation analysis execution part, 42, 92 Current source, 44 Capacitor, 46 Circuit network, 100 Computer, 102 Computer main body, 104 Display, 106 FD drive , 108 optical disk drive, 110 keyboard, 112 mouse, 116 FD, 118 CD-ROM, 120 CPU, 122 memory, 124 hard disk, 128 communication interface, 134 design data, 135 analysis target model, 136 program for executing FDTD, 137 circuit Program for executing analysis, 138 electric field value storage area, 139 magnetic field value storage area.
Claims (6)
前記演算処理部が、前記回路基板をメッシュ分割するステップと、
前記演算処理部が、回路解析をする際に基準電位となる所定の端子に対応する導体面を生成した上で、前記導体面を前記回路基板と垂直方向に1メッシュ分ずらして配置したとして、前記所定の端子に対応する前記導体面上の位置を特定するステップと、
前記演算処理部が、前記導体面と、前記所定の端子と組み合せる解析対象の端子と、の間に、解析手法に応じて所定の回路解析で必要となる回路素子を配置する位置の特定を行なうステップと、を備え、
前記回路素子を配置する端子間距離は1メッシュである、回路モデル作成プログラム。 A circuit model creation program for causing a computer having an arithmetic processing unit to execute a creation process of a circuit model used when performing electromagnetic circuit cooperation analysis on a circuit board,
The arithmetic processing unit mesh-dividing the circuit board;
The arithmetic processing unit generates a conductor surface corresponding to a predetermined terminal that becomes a reference potential when performing circuit analysis, and then arranges the conductor surface so as to be shifted by 1 mesh in a direction perpendicular to the circuit board. Identifying a position on the conductor surface corresponding to the predetermined terminal;
The arithmetic processing unit specifies a position where a circuit element required for a predetermined circuit analysis is arranged according to an analysis method between the conductor surface and a terminal to be analyzed combined with the predetermined terminal. And performing steps,
A circuit model creation program in which a distance between terminals for arranging the circuit elements is 1 mesh.
前記演算処理部が、メッシュ分割された前記回路基板からメッシュ座標を算出するステップと、
前記演算処理部が、メッシュの各頂点の空間座標と前記回路基板上における複数の端子の空間座標とから、前記端子の前記メッシュ座標を算出するステップとを含む、請求項1記載の回路モデル作成プログラム。 Dividing the circuit board into meshes,
The arithmetic processing unit calculates mesh coordinates from the mesh-divided circuit board; and
2. The circuit model creation according to claim 1, wherein the arithmetic processing unit includes a step of calculating the mesh coordinates of the terminals from the spatial coordinates of each vertex of the mesh and the spatial coordinates of a plurality of terminals on the circuit board. program.
前記回路基板の3次元形状を表わすデータを格納する記憶装置と、
前記回路モデル作成処理を実行するための演算処理装置とを備え、
前記演算処理装置は、
前記回路基板をメッシュ分割する手段と、
回路解析をする際に基準電位となる所定の端子に対応する導体面を生成し、前記導体面を前記回路基板と垂直方向に1メッシュ分ずらして配置したとして、前記所定の端子に対応する、前記導体面上の位置を特定する手段と、
前記導体面と、前記所定の端子と組み合せる解析対象の端子と、の間に、解析手法に応じて所定の回路解析で必要となる回路素子を配置する位置の特定を行なう手段と、を含み、
前記回路素子を配置する端子間距離は1メッシュである、回路モデル作成装置。 A circuit model creation apparatus for executing a circuit model creation process used when performing electromagnetic circuit cooperation analysis on a circuit board,
A storage device for storing data representing a three-dimensional shape of the circuit board;
An arithmetic processing unit for executing the circuit model creation process,
The arithmetic processing unit includes:
Means for dividing the circuit board into meshes;
A conductor surface corresponding to a predetermined terminal that becomes a reference potential when performing circuit analysis is generated, and the conductor surface is arranged by shifting by 1 mesh in the direction perpendicular to the circuit board, and corresponds to the predetermined terminal. Means for identifying a position on the conductor surface;
Means for specifying a position where a circuit element required for a predetermined circuit analysis is arranged according to an analysis method between the conductor surface and a terminal to be analyzed combined with the predetermined terminal. ,
The circuit model creation device, wherein a distance between terminals for arranging the circuit elements is 1 mesh.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233769A JP4684188B2 (en) | 2006-08-30 | 2006-08-30 | Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233769A JP4684188B2 (en) | 2006-08-30 | 2006-08-30 | Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008059153A JP2008059153A (en) | 2008-03-13 |
JP4684188B2 true JP4684188B2 (en) | 2011-05-18 |
Family
ID=39241834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006233769A Expired - Fee Related JP4684188B2 (en) | 2006-08-30 | 2006-08-30 | Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4684188B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4952763B2 (en) * | 2009-10-07 | 2012-06-13 | 富士通株式会社 | Cooperation analysis simulation apparatus, cooperation analysis simulation method, and cooperation analysis simulation program |
JP5974792B2 (en) * | 2012-10-02 | 2016-08-23 | 株式会社ソシオネクスト | Electromagnetic circuit cooperation analysis program, electromagnetic circuit cooperation analysis apparatus, and electromagnetic circuit cooperation analysis method |
JP6164096B2 (en) * | 2014-01-17 | 2017-07-19 | 株式会社ソシオネクスト | Analysis support apparatus and analysis support method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11153634A (en) * | 1997-11-19 | 1999-06-08 | Fujitsu Ltd | Simulation device and computer-readable recording medium recording simulation program |
-
2006
- 2006-08-30 JP JP2006233769A patent/JP4684188B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11153634A (en) * | 1997-11-19 | 1999-06-08 | Fujitsu Ltd | Simulation device and computer-readable recording medium recording simulation program |
Also Published As
Publication number | Publication date |
---|---|
JP2008059153A (en) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484914B2 (en) | Simulation device, simulation program, and recording medium storing simulation program | |
US8768677B2 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
Aygun et al. | A two-level plane wave time-domain algorithm for fast analysis of EMC/EMI problems | |
JP2006053908A (en) | Simulation technique | |
JPH10275176A (en) | Interconnection modeling system and method therefor | |
TW200935266A (en) | Simulation techniques | |
US6871334B2 (en) | Method of deducing equivalent circuit and system for the same | |
TW200928790A (en) | Simulation techniques | |
US20080120083A1 (en) | Library-based solver for modeling an integrated circuit | |
JP2007140839A (en) | Printed circuit board design support device, printed circuit board design support method and printed circuit board design-support program | |
JP4684188B2 (en) | Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
US7509247B2 (en) | Electromagnetic solutions for full-chip analysis | |
US10839127B2 (en) | Temperature calculation method, information processing device, and non-transitory recording medium storing temperature calculation program | |
US20240086591A1 (en) | Systems and methods for simulating printed circuit board components | |
US6742167B2 (en) | Method for determining electrical characteristics of a multiple conductor device | |
Boag et al. | Adaptive nonuniform-grid (NG) algorithm for fast capacitance extraction | |
JP4459171B2 (en) | Electromagnetic circuit cooperation analysis program, recording medium, and analysis apparatus | |
JP4931643B2 (en) | Electromagnetic circuit cooperation analysis device, electromagnetic circuit cooperation analysis program, recording medium storing electromagnetic circuit cooperation analysis program, and electromagnetic circuit cooperation analysis method | |
JP4614094B2 (en) | Resonance frequency calculation device and resonance frequency calculation method | |
Mologni et al. | Accelerating the vehicle development process by employing EMI and EMC numerical analysis assisted by high performance computing | |
JP2007206943A (en) | Electromagnetic field circuit coupled analysis program, recording medium, analysis method, and analyzer | |
JP4637799B2 (en) | Electromagnetic circuit cooperation analysis program, recording medium storing electromagnetic circuit cooperation analysis program, and electromagnetic circuit cooperation analysis device | |
JP4266362B2 (en) | Electromagnetic field simulator and electromagnetic field simulation program | |
JP4843091B2 (en) | Power integrity analysis apparatus and method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |