JP4682866B2 - Signal processing apparatus and signal processing method - Google Patents

Signal processing apparatus and signal processing method Download PDF

Info

Publication number
JP4682866B2
JP4682866B2 JP2006041112A JP2006041112A JP4682866B2 JP 4682866 B2 JP4682866 B2 JP 4682866B2 JP 2006041112 A JP2006041112 A JP 2006041112A JP 2006041112 A JP2006041112 A JP 2006041112A JP 4682866 B2 JP4682866 B2 JP 4682866B2
Authority
JP
Japan
Prior art keywords
frequency component
bits
bit
low frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006041112A
Other languages
Japanese (ja)
Other versions
JP2007221569A (en
Inventor
和夫 渡辺
孝彦 田村
悟司 三浦
宏之 喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006041112A priority Critical patent/JP4682866B2/en
Publication of JP2007221569A publication Critical patent/JP2007221569A/en
Application granted granted Critical
Publication of JP4682866B2 publication Critical patent/JP4682866B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Image Processing (AREA)

Description

本発明は、信号処理装置および信号処理方法に関し、特に、量子化された信号に対して所定の信号処理を施す際の前処理としてそのビット長を拡張する場合に用いて好適な画像処理装置および画像処理方法に関する。   The present invention relates to a signal processing device and a signal processing method, and more particularly to an image processing device suitable for use when extending the bit length as preprocessing when performing predetermined signal processing on a quantized signal, and The present invention relates to an image processing method.

例えばデジタル映像信号のような量子化されている信号を処理する場合、その量子化ビット（ビット長）は、信号処理を実施するハードウェアの規模の拡大を抑止する目的や、信号の通信帯域の制限などにより、一般的に８ビット程度に制限されている。   For example, when processing a quantized signal such as a digital video signal, the quantization bit (bit length) is used for the purpose of suppressing the expansion of the hardware for performing signal processing, Generally, it is limited to about 8 bits due to limitations.

映像信号のビット長（８ビット）は、通常、テレビジョン受像機などで映像信号を表示した際、１LSB(Least Significant Bit)の差分、すなわち、映像信号の１階調（ダイナミックレンジ／２５６）の差異を人が視認できない上限のビット数であり、効率的な映像信号の伝送が考慮されて決定されたものである。   The bit length (8 bits) of the video signal is usually the difference of 1 LSB (Least Significant Bit) when the video signal is displayed on a television receiver or the like, that is, one gradation (dynamic range / 256) of the video signal. The upper limit is the number of bits at which the person cannot visually recognize the difference, and is determined in consideration of efficient video signal transmission.

しかしながら、映像信号に対してテレビジョン受像機などにおいて、増幅したり、ゲイン特性をコントロールするガンマ特性を調整したり、黒レベルをより黒へ引き込むようにしてダイナミックレンジを拡大したりするような非線形画像処理を施した場合、８ビットのビット精度を増幅して画面に表示することが発生し、元の映像信号のビット精度が画面上で認識されてしまう擬似輪郭などの画質劣化が生じていた。   However, the nonlinearity that amplifies the video signal in a television receiver, adjusts the gamma characteristic that controls the gain characteristic, or expands the dynamic range by drawing the black level more into black. When image processing is performed, the bit precision of 8 bits is amplified and displayed on the screen, and image quality degradation such as a pseudo contour that causes the bit precision of the original video signal to be recognized on the screen has occurred. .

このような画像劣化を抑止するため、従来、図１に示すビット拡張装置が提案されている（例えば、特許文献１参照）。   In order to suppress such image deterioration, a bit extension device shown in FIG. 1 has been proposed (for example, see Patent Document 1).

このビット拡張装置１０は、非線形画像処理を行う電子回路などの前段に設けられるものであり、入力信号Ｓｉのビット長を、例えば８ビットから１０ビットに拡張し、その結果得られた１０ビットの信号Ｓｏを出力するものである。   This bit expansion device 10 is provided in the preceding stage of an electronic circuit or the like that performs nonlinear image processing, and expands the bit length of the input signal Si from, for example, 8 bits to 10 bits, and the resulting 10-bit The signal So is output.

このビット拡張装置１０は、入力信号Ｓｉの低周波成分を抽出するローパスフィルタ(LPF)１１、ローパスフィルタ１１の処理に要する時間だけ入力信号Ｓｉを遅延させる遅延部１２、遅延された入力信号Ｓｉから抽出された低周波成分を減算することによって高周波成分を抽出する減算部１３、抽出された高周波成分の四捨五入演算を行う丸め処理演算部１４、抽出された低周波成分と丸め処理された高周波成分を加算する加算部１５、および、加算部１５の出力を１０ビットに制限するリミッタ１６から構成される。   The bit expansion device 10 includes a low-pass filter (LPF) 11 that extracts a low-frequency component of the input signal Si, a delay unit 12 that delays the input signal Si for a time required for processing of the low-pass filter 11, and a delayed input signal Si. A subtracting unit 13 that extracts a high frequency component by subtracting the extracted low frequency component, a rounding processing unit 14 that performs a rounding operation on the extracted high frequency component, and the extracted low frequency component and the rounded high frequency component. An adder 15 for adding, and a limiter 16 for limiting the output of the adder 15 to 10 bits.

次にビット拡張装置１０の動作について説明する。前段からの８ビットの入力信号Ｓｉは、ビット拡張装置１０においてローパスフィルタ１１および遅延部１２に供給される。   Next, the operation of the bit expansion device 10 will be described. The 8-bit input signal Si from the previous stage is supplied to the low-pass filter 11 and the delay unit 12 in the bit expansion device 10.

ローパスフィルタ１１は、所定の演算により入力信号Ｓｉの高周波成分を除去し、その結果得られる１０ビットの低周波成分を減算部１３および加算部１５に出力する。遅延部１２は、ローパスフィルタ１１の処理に要する時間ｎＤ（ｎはローパスフィルタ１１の遅延段数、Ｄは１サンプリング周期）だけ入力信号Ｓｉを遅延させて減算部１３に出力する。   The low-pass filter 11 removes the high-frequency component of the input signal Si by a predetermined calculation, and outputs the 10-bit low-frequency component obtained as a result to the subtraction unit 13 and the addition unit 15. The delay unit 12 delays the input signal Si by a time nD (n is the number of delay stages of the low-pass filter 11 and D is one sampling period) required for processing by the low-pass filter 11 and outputs the delayed signal to the subtracting unit 13.

減算部１３は、遅延された入力信号Ｓｉから１０ビットの低周波成分を減算し、その結果得られる高周波成分を丸め処理演算部１４に出力する。丸め処理演算部１４は、減算部１３から入力される高周波成分を、四捨五入演算によって（ｓ＋８）ビットに丸めて加算部１５に出力する。   The subtracting unit 13 subtracts the 10-bit low frequency component from the delayed input signal Si and outputs the high frequency component obtained as a result to the rounding processing operation unit 14. The rounding processing operation unit 14 rounds the high frequency component input from the subtraction unit 13 to (s + 8) bits by rounding off and outputs the rounded signal to the addition unit 15.

加算部１５は、ローパスフィルタ１１から出力された１０ビットの低周波成分と、丸め処理演算部１４から入力された（ｓ＋８）ビットの高周波成分を加算し、その結果得られる（ｓ＋１０）ビットの信号をリミッタ１６に出力する。リミッタ１６は、加算部１５から入力された（ｓ＋１０）ビットの信号を１０ビットに制限し、出力信号Ｓｏとして後段に出力する。   The adder 15 adds the 10-bit low-frequency component output from the low-pass filter 11 and the (s + 8) -bit high-frequency component input from the rounding processing operation unit 14, and obtains the (s + 10) -bit signal obtained as a result. Is output to the limiter 16. The limiter 16 limits the (s + 10) -bit signal input from the adder 15 to 10 bits and outputs it to the subsequent stage as the output signal So.

特開２００５−８６３８８号公報JP 2005-86388 A

以上説明したように、ビット拡張装置１０の動作によれば、例えば図２に示すように、黒丸●で示す８ビットの入力信号Ｓｉが、白丸○で示す１０ビットの出力信号Ｓｏに拡張される。より詳細には、区間ＡおよびＣでは黒丸●で示す８ビットの入力信号Ｓｉが、白丸○で示す１０ビットの出力信号Ｓｏに拡張され、区間Ｂでは出力信号Ｓｏは入力信号Ｓｉと同じ値であって変化はない。同図から明らかなように、区間Ａ，Ｂ，Ｃにおいて入力信号Ｓｉはそれぞれ８ビットの１LSB分ずつ変化しているにも拘らず、出力信号Ｓｏには区間Ｂに平坦部分が生じてしまい滑らかな変化とは言い難い。   As described above, according to the operation of the bit extension device 10, for example, as shown in FIG. 2, the 8-bit input signal Si indicated by the black circle ● is extended to the 10-bit output signal So indicated by the white circle ○. . More specifically, in the sections A and C, the 8-bit input signal Si indicated by the black circle ● is expanded to the 10-bit output signal So indicated by the white circle ○, and in the section B, the output signal So has the same value as the input signal Si. There is no change. As can be seen from the figure, in the sections A, B, and C, although the input signal Si changes by 1 LSB of 8 bits each, the output signal So has a flat portion in the section B and is smooth. It's hard to say that this is a change.

ところで、ビット拡張装置１０におけるビット拡張は実質的にローパスフィルタ１１において行われている。したがって、区間ＡおよびＣの幅はローパスフィルタ１１の次数、すなわち、ローパスフィルタ１１の周波数特性に依存していることになる。   Incidentally, the bit expansion in the bit expansion device 10 is substantially performed in the low-pass filter 11. Therefore, the widths of the sections A and C depend on the order of the low-pass filter 11, that is, the frequency characteristics of the low-pass filter 11.

本発明はこのような状況に鑑みてなされたものであり、入力信号をビット拡張するに際し、ローパスフィルタの周波数特性に依存することなく、滑らかに変化する出力信号を得られるようにするものである。   The present invention has been made in view of such a situation, and is capable of obtaining an output signal that smoothly changes without depending on the frequency characteristics of a low-pass filter when the input signal is bit-extended. .

本発明の一側面である信号処理装置は、量子化された信号の階調数を増加させる信号処理装置において、入力されたＶビットの前記信号の高周波成分を除去して低周波成分を抽出する低周波成分抽出手段と、抽出されたｎ（＞Ｖ）ビットの前記低周波成分をＶビットに制限する第１の制限手段と、Ｖビットに制限された前記低周波成分のビット数をＷ（＞Ｖ）ビットに拡張する拡張手段と、入力されたＶビットの前記信号の高周波成分を抽出する高周波成分抽出手段と、Ｗビットに拡張された前記低周波成分と抽出された前記高周波成分を加算する加算手段と、前記加算手段の出力をＷビットに制限する第２の制限手段とを含む。   A signal processing device according to an aspect of the present invention is a signal processing device that increases the number of gradations of a quantized signal, and extracts a low-frequency component by removing a high-frequency component of the input V-bit signal. Low frequency component extracting means, first limiting means for limiting the extracted n (> V) bits of the low frequency component to V bits, and the number of bits of the low frequency component limited to V bits as W ( > V) Extension means for extending to bits, high-frequency component extraction means for extracting high-frequency components of the input V-bit signal, adding the low-frequency components extended to W bits and the extracted high-frequency components And adding means for limiting the output of the adding means to W bits.

前記拡張手段は、Ｖビットに制限された前記低周波成分の連続して入力される値の差分を検出する検出手段と、Ｖビットに制限された前記低周波成分の平坦部分の幅をカウントするカウント手段と、前記差分および前記平坦部分の幅に基づいて補正値を決定する決定手段と、決定された前記補正値に基づいて前記低周波成分を補正する補正手段とを含むようにすることができる。   The expansion means counts the width of the flat portion of the low frequency component limited to V bits, and detection means for detecting a difference between continuously inputted values of the low frequency component limited to V bits. A counting unit; a determining unit that determines a correction value based on the difference and a width of the flat portion; and a correcting unit that corrects the low-frequency component based on the determined correction value. it can.

本発明の一側面である信号処理方法は、量子化された信号の階調数を増加させる信号処理装置の信号処理方法において、入力されたＶビットの前記信号の高周波成分を除去して低周波成分を抽出し、抽出されたｎ（＞Ｖ）ビットの前記低周波成分をＶビットに制限し、Ｖビットに制限された前記低周波成分のビット数をＷ（＞Ｖ）ビットに拡張し、入力されたＶビットの前記信号の高周波成分を抽出し、Ｗビットに拡張された前記低周波成分と抽出された前記高周波成分を加算し、この加算結果をＷビットに制限するステップを含む。   A signal processing method according to an aspect of the present invention is a signal processing method of a signal processing device that increases the number of gradations of a quantized signal, and removes a high-frequency component of the input V-bit signal to reduce the frequency. Extracting a component, limiting the extracted n (> V) bits of the low frequency component to V bits, extending the number of bits of the low frequency component limited to V bits to W (> V) bits, A step of extracting a high-frequency component of the input V-bit signal, adding the low-frequency component expanded to W bits and the extracted high-frequency component, and limiting the addition result to W bits.

本発明の一側面においては、入力されたＶビットの信号の高周波成分が除去されて低周波成分が抽出され、抽出されたｎ（＞Ｖ）ビットの低周波成分がＶビットに制限され、Ｖビットに制限された低周波成分のビット数がＷ（＞Ｖ）ビットに拡張される。また、入力されたＶビットの信号の高周波成分が抽出され、Ｗビットに拡張された低周波成分と抽出された高周波成分が加算され、この加算結果がＷビットに制限される。   In one aspect of the present invention, a high-frequency component of an input V-bit signal is removed to extract a low-frequency component, and the extracted n (> V) -bit low-frequency component is limited to V bits. The number of bits of the low frequency component limited to bits is expanded to W (> V) bits. Further, the high frequency component of the input V-bit signal is extracted, the low frequency component expanded to W bits and the extracted high frequency component are added, and the addition result is limited to W bits.

本発明の一側面によれば、入力信号をビット拡張するに際し、ローパスフィルタの周波数特性に依存することなく、滑らかに変化する出力信号を得ることが可能となる。   According to one aspect of the present invention, when an input signal is bit-extended, an output signal that changes smoothly can be obtained without depending on the frequency characteristics of the low-pass filter.

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。   Embodiments of the present invention will be described below. Correspondences between constituent elements of the present invention and the embodiments described in the specification or the drawings are exemplified as follows. This description is intended to confirm that the embodiments supporting the present invention are described in the specification or the drawings. Therefore, even if there is an embodiment which is described in the specification or the drawings but is not described here as an embodiment corresponding to the constituent elements of the present invention, that is not the case. It does not mean that the form does not correspond to the constituent requirements. Conversely, even if an embodiment is described here as corresponding to a configuration requirement, that means that the embodiment does not correspond to a configuration requirement other than the configuration requirement. Not something to do.

本発明の一側面である信号処理装置は、量子化された信号の階調数を増加させる信号処理装置（例えば、図３のビット拡張装置２０）において、入力されたＶビットの前記信号の高周波成分を除去して低周波成分を抽出する低周波成分抽出手段（例えば、図３のLPF２１）と、抽出されたｎ（＞Ｖ）ビットの前記低周波成分をＶビットに制限する第１の制限手段（例えば、図３の丸め処理演算部２２）と、Ｖビットに制限された前記低周波成分のビット数をＷ（＞Ｖ）ビットに拡張する拡張手段（例えば、図３のビット拡張部２６）と、入力されたＶビットの前記信号の高周波成分を抽出する高周波成分抽出手段（例えば、図３の減算部２４）と、Ｗビットに拡張された前記低周波成分と抽出された前記高周波成分を加算する加算手段（例えば、図３の加算部２７）と、前記加算手段の出力をＷビットに制限する第２の制限手段（例えば、図３のリミッタ２８）とを含む。   A signal processing device according to one aspect of the present invention is a signal processing device that increases the number of gradation levels of a quantized signal (for example, the bit expansion device 20 in FIG. 3), and the high frequency of the input V-bit signal. Low-frequency component extraction means (for example, LPF 21 in FIG. 3) that removes components and extracts low-frequency components, and a first restriction that restricts the extracted n (> V) bits of the low-frequency components to V bits Means (for example, the rounding processing unit 22 in FIG. 3) and expansion means (for example, the bit expansion unit 26 in FIG. 3) that expands the number of bits of the low frequency component limited to V bits to W (> V) bits. ), High-frequency component extraction means (for example, the subtracting unit 24 in FIG. 3) for extracting the high-frequency component of the input V-bit signal, the low-frequency component expanded to W-bit, and the extracted high-frequency component Addition means for adding (for example, An adder 27 of FIG. 3), and a second limiting means for limiting an output of said adding means to the W bits (e.g., the limiter 28 in FIG. 3).

前記拡張手段は、Ｖビットに制限された前記低周波成分の連続して入力される値の差分を検出する検出手段（例えば、図４の１LSB差分検出部４１）と、Ｖビットに制限された前記低周波成分の平坦部分の幅をカウントするカウント手段（例えば、図４の平坦部分カウンタ４２）と、前記差分および前記平坦部分の幅に基づいて補正値を決定する決定手段（例えば、図４の平坦部分補間部４７）と、決定された前記補正値に基づいて前記低周波成分を補正する補正手段（例えば、図４の加算部４８）とを含むようにすることができる。   The extension means is a detection means (for example, 1 LSB difference detection unit 41 in FIG. 4) for detecting a difference between continuously inputted values of the low frequency component limited to V bits, and is limited to V bits. Count means for counting the width of the flat portion of the low frequency component (for example, the flat portion counter 42 in FIG. 4), and determination means for determining a correction value based on the difference and the width of the flat portion (for example, FIG. 4). And a correction means (for example, the addition unit 48 in FIG. 4) for correcting the low frequency component based on the determined correction value.

本発明の一側面である信号処理方法は、量子化された信号の階調数を増加させる信号処理装置の信号処理方法において、入力されたＶビットの前記信号の高周波成分を除去して低周波成分を抽出し（例えば、図１３のステップＳ１）、抽出されたｎ（＞Ｖ）ビットの前記低周波成分をＶビットに制限し（例えば、図１３のステップＳ２）、Ｖビットに制限された前記低周波成分のビット数をＷ（＞Ｖ）ビットに拡張し（例えば、図１３のステップＳ４）、入力されたＶビットの前記信号の高周波成分を抽出し（例えば、図１３のステップＳ３）、Ｗビットに拡張された前記低周波成分と抽出された前記高周波成分を加算し（例えば、図１３のステップＳ５）、この加算結果をＷビットに制限する（例えば、図１３のステップＳ６）ステップを含む。   A signal processing method according to an aspect of the present invention is a signal processing method of a signal processing device that increases the number of gradations of a quantized signal, and removes a high-frequency component of the input V-bit signal to reduce the frequency. The component is extracted (for example, step S1 in FIG. 13), and the extracted low frequency component of n (> V) bits is limited to V bits (for example, step S2 in FIG. 13), and is limited to V bits. The number of bits of the low-frequency component is expanded to W (> V) bits (for example, step S4 in FIG. 13), and the high-frequency component of the input V-bit signal is extracted (for example, step S3 in FIG. 13). The low frequency component expanded to W bits and the extracted high frequency component are added (for example, step S5 in FIG. 13), and the addition result is limited to W bits (for example, step S6 in FIG. 13). The No.

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。   Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings.

図３は、本発明の一実施の形態であるビット拡張装置の構成例を示している。このビット拡張装置２０は、非線形画像処理を行う電子回路などの前段に設けられるものであり、画像を構成する各画素に対応する入力信号Ｓｉのビット長を、例えば８ビットから１０ビットに拡張して、その結果得られる１０ビットの信号Ｓｏを出力するものである。   FIG. 3 shows an example of the configuration of a bit extension apparatus according to an embodiment of the present invention. The bit expansion device 20 is provided in the preceding stage of an electronic circuit or the like that performs nonlinear image processing, and expands the bit length of the input signal Si corresponding to each pixel constituting the image from, for example, 8 bits to 10 bits. Thus, a 10-bit signal So obtained as a result is output.

このビット拡張装置２０は、８ビットの入力信号Ｓｉから高周波成分を除去することによってｎ（＞８）ビットの低周波成分を抽出するローパスフィルタ(LPF)２１、抽出された低周波成分を１０ビットと８ビットの２種類に四捨五入演算を行う丸め処理演算部２２、ローパスフィルタ２１および丸め処理演算部２２の処理に要する時間だけ入力信号Ｓｉを遅延させる遅延部２３、遅延された８ビットの入力信号Ｓｉから１０ビットに丸められた低周波成分を減算することによって（ｓ＋１０）ビットの高周波成分を抽出する減算部２４、抽出された高周波成分をビット拡張部２６の処理に要する時間（画像の１水平走査期間）だけ遅延させる遅延部２５、丸められた８ビットの低周波成分を１０ビットに拡張するビット拡張部２６、遅延された（ｓ＋１０）ビットの高周波成分と１０ビットに拡張された低周波成分を加算する加算部２７、および、加算部２７の出力である（ｓ＋１１）ビットの信号を１０ビットに制限するリミッタ２８から構成される。   This bit expansion device 20 is a low-pass filter (LPF) 21 that extracts n (> 8) bits of low frequency components by removing high frequency components from the 8-bit input signal Si, and 10 bits of the extracted low frequency components. And a rounding processing unit 22 that performs rounding operations on two types of 8 bits, a delay unit 23 that delays the input signal Si by the time required for processing by the low-pass filter 21 and the rounding processing unit 22, and a delayed 8-bit input signal A subtracting unit 24 that extracts a high frequency component of (s + 10) bits by subtracting a low frequency component rounded to 10 bits from Si, and a time required for processing of the extracted high frequency component by the bit extension unit 26 (one horizontal of the image) A delay unit 25 that delays only a scanning period), a bit extension unit 26 that expands a rounded 8-bit low frequency component to 10 bits, An adder 27 that adds a high-frequency component of (s + 10) bits and a low-frequency component extended to 10 bits, and a limiter 28 that limits the (s + 111) -bit signal output from the adder 27 to 10 bits. The

図４は、ビット拡張部２６の詳細な構成例を示している。ビット拡張部２６は、丸め処理演算部２２から１画素分ずつ順次入力される８ビットの低周波成分の値と１画素前（左隣の画素）の値との差分を検出する１LSB差分検出部４１、低周波成分が変動しない平坦部分の画素数をカウントする平坦部分カウンタ４２、RAM４４の書き込みアドレスを発生する書き込みアドレスカウンタ４３、カウントされた平坦部分の画素数などを記憶するRAM４４、丸め処理演算部２２から順次入力される８ビットの低周波成分を１水平走査期間だけ遅延させる遅延部４５、RAM４４の読み出しアドレスを発生する読み出しアドレスカウンタ４６、平坦部分の画素数に対応して低周波成分の補正値を１０ビットの１LSB単位で決定する平坦部分補間部４７、および、演算された１０ビットの補正値と遅延部４５の出力を加算する加算部４８から構成される。   FIG. 4 shows a detailed configuration example of the bit extension unit 26. The bit extension unit 26 is a 1 LSB difference detection unit that detects a difference between a value of an 8-bit low-frequency component sequentially input pixel by pixel from the rounding processing operation unit 22 and a value of the previous pixel (the pixel on the left). 41, a flat part counter 42 that counts the number of pixels in a flat part where the low-frequency component does not change, a write address counter 43 that generates a write address in the RAM 44, a RAM 44 that stores the counted number of pixels in the flat part, a rounding operation A delay unit 45 that delays the 8-bit low frequency component sequentially input from the unit 22 by one horizontal scanning period, a read address counter 46 that generates a read address of the RAM 44, and a low frequency component corresponding to the number of pixels in the flat portion. Flat part interpolation unit 47 that determines a correction value in units of 1 LSB of 10 bits, and adds the calculated 10-bit correction value and the output of delay unit 45 That consists of the addition section 48.

１LSB差分検出部４１は、前段の丸め処理演算部２２から１画素分ずつ順次入力される８ビットの低周波成分の値を左隣の画素の値と比較し、その差分が０であるか、８ビットの＋１LSB分（ダイナミックレンジ／２５６）であるか、−１LSB分であるか、または±２LSB以上であるかを検出して、差分（０，＋１，−１または±２）を平坦部分カウンタ４２、書き込みアドレスカウンタ４３、および遅延部４５に出力する。   The 1 LSB difference detection unit 41 compares the value of the 8-bit low frequency component sequentially input for each pixel from the rounding processing calculation unit 22 in the previous stage with the value of the adjacent pixel on the left, and whether the difference is 0. Detect whether 8-bit + 1LSB (dynamic range / 256), -1LSB, or more than ± 2LSB, and calculate difference (0, +1, -1 or ± 2) as flat part counter 42, output to the write address counter 43 and the delay unit 45.

例えば図５に示すように水平方向に連続する画素の８ビットの低周波成分の値が変動している場合、平坦な区間ｐ，ｑ，ｒ，ｓ，ｔにおいては、１LSB差分検出部４１から差分０が平坦部分カウンタ４２に出力される。区間ｐ，ｑの境界、区間ｑ，ｒの境界、区間ｓ，ｔの境界においては、１LSB差分検出部４１から差分＋１が平坦部分カウンタ４２に出力される。区間ｒ，ｓの境界においては、１LSB差分検出部４１から差分±２が平坦部分カウンタ４２、書き込みアドレスカウンタ４３、および遅延部４５に出力される。   For example, as shown in FIG. 5, when the value of the 8-bit low frequency component of the pixels that are continuous in the horizontal direction is fluctuating, the 1 LSB difference detection unit 41 performs the processing in the flat sections p, q, r, s, and t. The difference 0 is output to the flat part counter 42. At the boundary between the sections p and q, the boundary between the sections q and r, and the boundary between the sections s and t, the difference +1 is output from the 1 LSB difference detection unit 41 to the flat part counter 42. At the boundary between the intervals r and s, the difference ± 2 is output from the 1 LSB difference detection unit 41 to the flat part counter 42, the write address counter 43, and the delay unit 45.

１LSB差分検出部４１から出力される差分に対応する平坦部分カウンタ４２の動作は図６に示すとおりである。   The operation of the flat portion counter 42 corresponding to the difference output from the 1 LSB difference detection unit 41 is as shown in FIG.

すなわち、平坦部分カウンタ４２は、１LSB差分検出部４１から差分＋１または差分−１が入力された場合、それまでにカウントした値と入力された差分＋１または−１をRAM４４に出力した後、カウントした値をリセットする。そしてこれ以降に連続する差分０の数をカウントする。したがって、差分＋１または差分−１の後ろに差分０が続き、その後に差分＋１または差分−１が入力された場合、カウントした差分０の数、すなわち、平坦部分の画素数がRAM４４に出力される。反対に、差分０が続く平坦部分の後に差分±２が入力された場合、カウントした値をリセットして０をRAM４４に出力する。   That is, when the difference +1 or difference −1 is input from the 1 LSB difference detection unit 41, the flat part counter 42 outputs the value counted so far and the input difference +1 or −1 to the RAM 44 and then counts them. Reset the value. Thereafter, the number of consecutive differences 0 is counted. Therefore, when the difference 0 follows the difference +1 or the difference -1, and then the difference +1 or the difference -1 is input, the counted number of the difference 0, that is, the number of pixels in the flat portion is output to the RAM 44. . On the contrary, when the difference ± 2 is input after the flat portion where the difference 0 continues, the counted value is reset and 0 is output to the RAM 44.

したがって、図５に示された例の場合、区間ｐ，ｑ，ｒ，ｔにおいてそれぞれの画素数がカウントされる。そして、区間ｐ，ｑの境界、区間ｑ，ｒの境界、区間ｔ，ｕの境界においては、差分＋１が入力されるので、平坦部分カウンタ４２から差分＋１とそれぞれの区間の画素数がRAM４４に出力される（ただし、区間ｐの左端は差分±１と仮定している。図示していない画像右端においても同様に差分±１と仮定する）。区間ｒ，ｓの境界においては、差分±２が入力されるので、カウントした値がリセットされて０がRAM４４に出力される。区間ｓ，ｔの境界においては、差分＋１が入力されるので、カウントした値がRAM４４に出力されるが、このときのカウント値は０であるので、０がRAM４４に出力される。   Therefore, in the case of the example shown in FIG. 5, the number of pixels is counted in the sections p, q, r, and t. Since the difference +1 is input at the boundary between the sections p and q, the boundary between the sections q and r, and the boundary between the sections t and u, the difference +1 from the flat portion counter 42 and the number of pixels in each section are stored in the RAM 44. (However, the difference is assumed to be ± 1 at the left end of the section p. Similarly, the difference is assumed to be ± 1 at the right end of the image not shown). Since the difference ± 2 is input at the boundary between the sections r and s, the counted value is reset and 0 is output to the RAM 44. Since the difference +1 is input at the boundary between the sections s and t, the counted value is output to the RAM 44. Since the count value at this time is 0, 0 is output to the RAM 44.

書き込みアドレスカウンタ４３は、平坦部分カウンタ４２がRAM４４に対して平坦部分の画素数などの出力を行うとき、すなわち、１LSB差分検出部４１から差分＋１，−１、または±２が入力された毎、所定の値（例えば１）ずつインクリメントすることにより書き込みアドレスwcntを発生してRAM４４に供給する。   When the flat part counter 42 outputs the number of pixels of the flat part to the RAM 44, that is, when the difference +1, −1, or ± 2 is input from the 1LSB difference detection unit 41, the write address counter 43 A write address wcnt is generated by incrementing a predetermined value (for example, 1) and supplied to the RAM 44.

RAM４４は、書き込みアドレスカウンタ４３から供給される書き込みアドレスwcntに従い、平坦部分カウンタ４２から入力される平坦部分の画素数などを記憶する。また、RAM４４は、読み出しアドレスカウンタ４６から供給される読み出しアドレスrcntに記憶されている平坦部分の画素数などを読み出して平坦部分補間部４７に出力する。   The RAM 44 stores the number of pixels of the flat portion input from the flat portion counter 42 in accordance with the write address wcnt supplied from the write address counter 43. In addition, the RAM 44 reads out the number of pixels of the flat portion stored in the read address rcnt supplied from the read address counter 46 and outputs the same to the flat portion interpolation unit 47.

遅延部４５は、丸め処理演算部２２から順次入力される８ビットの低周波成分を１水平走査期間だけ遅延させるのみならず、RAM４４に平坦部分カウンタ４２から入力される平坦部分の画素数などが書き込まれるとき、すなわち、１LSB差分検出部４１から差分＋１，−１、または±２が入力されたとき、そのタイミング（以下、書き込みタイミングと称する）を検知して書き込みタイミング信号を発生し、発生した書き込みタイミング信号を１水平走査期間だけ遅延させて平坦部分補間部４７および読み出しアドレスカウンタ４６に出力する。   The delay unit 45 not only delays the 8-bit low frequency component sequentially input from the rounding processing operation unit 22 by one horizontal scanning period, but also determines the number of pixels of the flat portion input from the flat portion counter 42 to the RAM 44. When writing, that is, when a difference +1, −1, or ± 2 is input from the 1LSB difference detection unit 41, the timing (hereinafter referred to as writing timing) is detected and a writing timing signal is generated and generated. The write timing signal is delayed by one horizontal scanning period and output to the flat partial interpolation unit 47 and the read address counter 46.

読み出しアドレスカウンタ４６は、遅延部４５から書き込みタイミング信号が入力される毎、所定の値（例えば１）ずつインクリメントすることにより読み出しアドレスrcntを発生してRAM４４に供給する。なお、書き込みアドレスwcntと読み出しアドレスrcntの関係は図７に示すとおりとする。   The read address counter 46 generates a read address rcnt by incrementing a predetermined value (for example, 1) every time a write timing signal is input from the delay unit 45 and supplies the read address rcnt to the RAM 44. The relationship between the write address wcnt and the read address rcnt is as shown in FIG.

すなわち、例えば図７Ａに示すように水平方向に連続する画素の８ビットの低周波成分の値が変動しており、平坦部分の区間ｐの画素数がRAM４４の書き込みアドレスwcnt＝０に書き込まれ、平坦部分の区間ｑの画素数がRAM４４の書き込みアドレスwcnt＝１に書き込まれ、差分±２に対応して０がRAM４４の書き込みアドレスwcnt＝２に書き込まれる場合、平坦部分がカウントされた低周波成分と同じ信号が遅延部４５によって１水平走査周期だけ遅延されて出力されるタイミングを図７Ｂに示すとおりであるとして、遅延部４５から区間ｐが出力される直前に読み出しアドレスrcnt＝０が発生され、区間ｑが出力される直前に読み出しアドレスrcnt＝１が発生され、区間ｒが出力される直前に読み出しアドレスrcnt＝２が発生される。   That is, for example, as shown in FIG. 7A, the value of the 8-bit low-frequency component of the pixels that are continuous in the horizontal direction is fluctuating, and the number of pixels in the flat section p is written at the write address wcnt = 0 in the RAM 44. When the number of pixels in the section q of the flat portion is written to the write address wcnt = 1 of the RAM 44 and 0 is written to the write address wcnt = 2 of the RAM 44 corresponding to the difference ± 2, the low frequency component in which the flat portion is counted 7B, the read address rcnt = 0 is generated immediately before the section p is output from the delay unit 45. As shown in FIG. The read address rcnt = 1 is generated immediately before the interval q is output, and the read address rcnt = 2 is generated immediately before the interval r is output.

したがって、平坦部分補間部４７には、平坦部分の画素数と平坦部分の両端の差分が、それに対応する低周波成分が遅延部４５から加算部４８に出力される前に供給されることになる。   Accordingly, the flat part interpolation unit 47 is supplied with the number of pixels of the flat part and the difference between the ends of the flat part before the corresponding low frequency component is output from the delay unit 45 to the adder unit 48. .

平坦部分補間部４７は、RAM４４から入力される８ビット低周波成分の平坦部分の画素数とその平坦部分の両端の差分に応じ、低周波成分の補正値を１０ビットの１LSB単位で決定し、得られる補正値を加算部４８に出力する。加算部４８は、演算された１０ビットの補正値と遅延部４５の出力を加算することにより、１０ビットに拡張した低周波成分を後段に出力する。   The flat part interpolation unit 47 determines the correction value of the low frequency component in units of 1 LSB of 10 bits according to the number of pixels of the flat part of the 8-bit low frequency component input from the RAM 44 and the difference between both ends of the flat part. The obtained correction value is output to the adding unit 48. The adder 48 adds the calculated 10-bit correction value and the output of the delay unit 45 to output a low-frequency component expanded to 10 bits to the subsequent stage.

なお、遅延部４５では、低周波成分を１水平走査周期だけ遅延するので、平坦部分補間部４７では最大で１水平走査線分の平坦部分の補正値を演算することができる。   Since the delay unit 45 delays the low frequency component by one horizontal scanning period, the flat part interpolation unit 47 can calculate a correction value of the flat part for one horizontal scanning line at the maximum.

平坦部分補間部４７における補正値の決定は、例えば図８に示すように、平坦部分両端の差分が＋１であって、低周波成分の変動が単調増加である場合、平坦部分の左端の補正値を１０ビットの−２LSB分（−２×ダイナミックレンジ／１０２４）とし、右端の補正値を１０ビットの２LSB分として、この差である１０ビットの４LSB分を平坦部分で均等に割り振る。   For example, as shown in FIG. 8, when the difference between the ends of the flat portion is +1 and the fluctuation of the low frequency component is monotonically increasing, the correction value of the left portion of the flat portion is determined. Is 10 bits -2 LSBs (-2 x dynamic range / 1024), and the right end correction value is 10 bits 2 LSBs, and the 10 bits of 4 LSBs, which is the difference, are evenly allocated in the flat portion.

反対に、平坦部分両端の差分が−１であって、低周波成分の変動が単調減少である場合、平坦部分の左端の補正値を１０ビットの２LSB分とし、右端の補正値を１０ビットの−２LSB分として、この差である１０ビットの４LSB分を平坦部分で均等に割り振る。   On the other hand, when the difference between both ends of the flat portion is −1 and the fluctuation of the low frequency component is monotonously decreasing, the correction value at the left end of the flat portion is set to 2 LSB of 10 bits, and the correction value at the right end is set to 10 bits. As the −2 LSB portion, the 10-bit 4 LSB portion, which is the difference, is evenly allocated in the flat portion.

なお、低周波成分の変動が凸である場合には以下のように補正量を決定することにより、補正後の低周波成分の変動をより滑らかにすることができる。   In addition, when the fluctuation | variation of a low frequency component is convex, the fluctuation | variation of the low frequency component after correction | amendment can be made smoother by determining a correction amount as follows.

例えば図９に示すように、低周波成分の変動が凸であり、その頂点となる平坦部分（いまの場合、区間ｒ）の幅が比較的狭い場合、頂点となる平坦部分に属する各サンプリング点の補正値を１０ビットの−２LSB分とする。この場合、低周波成分の変動は破線で示すように補正される。   For example, as shown in FIG. 9, when the fluctuation of the low frequency component is convex and the width of the flat portion (in this case, the section r) that is the vertex is relatively narrow, each sampling point belonging to the flat portion that is the vertex Is a 10-bit -2 LSB. In this case, the fluctuation of the low frequency component is corrected as indicated by a broken line.

また、例えば図１０に示すように、低周波成分の変動が凸であり、その頂点となる平坦部分（いまの場合、区間ｒ）の幅が比較的広い場合、頂点となる平坦部分の中央のサンプリング点の補正値を１０ビットの＋２LSB分として、頂点となる平坦部分のその他のサンプリング点の補正値は１０ビットの４LSB分の差を均等に割り振って決定する。この場合、低周波成分の変動は破線で示すように補正される。   For example, as shown in FIG. 10, when the fluctuation of the low frequency component is convex and the width of the flat portion that is the apex (in this case, the section r) is relatively wide, the center of the flat portion that is the apex The correction value of the sampling point is 10 bits +2 LSB, and the correction value of the other sampling points of the flat portion which is the vertex is determined by equally allocating the difference of 10 LSB 4 LSB. In this case, the fluctuation of the low frequency component is corrected as indicated by a broken line.

図１１は、低周波成分の変動が凸である場合の補正量をより詳細に示している。図１１において、白丸○は頂点となる平坦部分の幅が比較的広く補正量が最大である場合の補正量を示しており、このとき、当該平坦部分における補正量の差は１０ビットの４LSB分となる。三角△は頂点となる平坦部分の幅が比較的狭く補正量が最小である場合の補正量を示しており、このとき、当該平坦部分における補正量の差は０である。   FIG. 11 shows in more detail the correction amount when the fluctuation of the low frequency component is convex. In FIG. 11, white circles ◯ indicate correction amounts when the width of the flat portion that is the apex is relatively wide and the correction amount is maximum. At this time, the difference in the correction amount in the flat portion is 10 LSB 4 LSB. It becomes. A triangle Δ indicates a correction amount when the width of the flat portion serving as the apex is relatively narrow and the correction amount is minimum. At this time, the difference in the correction amount in the flat portion is zero.

なお、頂点となる平坦部分の幅と当該平坦部分における補正量の差の関係は，例えば図１２に示すように設定する。   The relationship between the width of the flat portion serving as the apex and the difference between the correction amounts in the flat portion is set as shown in FIG. 12, for example.

すなわち、頂点となる平坦部分の幅が画像の水平画素数よりも小さくて水平画素数の１／２以上である場合、当該平坦部分における補正量の差を１０ビットの４LSB分とする。頂点となる平坦部分の幅が画像の水平画素数の１／２よりも小さくて水平画素数の１／４以上である場合、当該平坦部分における補正量の差を１０ビットの３LSB分とする。頂点となる平坦部分の幅が画像の水平画素数の１／４よりも小さくて水平画素数の１／８以上である場合、当該平坦部分における補正量の差を１０ビットの２LSB分とする。頂点となる平坦部分の幅が画像の水平画素数の１／８よりも小さくて水平画素数の１／１６以上である場合、当該平坦部分における補正量の差を１０ビットの１LSB分とする。頂点となる平坦部分の幅が画像の水平画素数の１／１６よりも小さい場合、当該平坦部分における補正量の差を０とする。   That is, when the width of the flat portion serving as the apex is smaller than the number of horizontal pixels of the image and is ½ or more of the number of horizontal pixels, the difference in correction amount in the flat portion is set to 10 LSB. When the width of the flat portion serving as the apex is smaller than ½ of the number of horizontal pixels of the image and is ¼ or more of the number of horizontal pixels, the difference in correction amount in the flat portion is set to 3 LSB of 10 bits. When the width of the flat portion serving as the apex is smaller than 1/4 of the number of horizontal pixels of the image and equal to or more than 1/8 of the number of horizontal pixels, the difference in correction amount in the flat portion is set to 10 bits of 2 LSB. When the width of the flat portion serving as the apex is smaller than 1/8 of the number of horizontal pixels of the image and is 1/16 or more of the number of horizontal pixels, the difference in correction amount in the flat portion is set to 1 LSB of 10 bits. When the width of the flat portion serving as the apex is smaller than 1/16 of the number of horizontal pixels of the image, the correction amount difference in the flat portion is set to zero.

なお、低周波成分の変動が凹である場合に上述した低周波成分の変動が凸である場合と上下方向に対称となるように補正値を決定すればよい。   In addition, what is necessary is just to determine a correction value so that it may become symmetrical in the up-down direction with the case where the fluctuation | variation of the low frequency component mentioned above is convex when the fluctuation | variation of a low frequency component is concave.

次に、本発明を適用したビット拡張装置２０の動作（以下、ビット拡張処理と称する）について、図１３のフローチャートを参照して説明する。   Next, the operation of the bit expansion device 20 to which the present invention is applied (hereinafter referred to as bit expansion processing) will be described with reference to the flowchart of FIG.

前段からの入力信号Ｓｉは、ビット拡張装置２０においてローパスフィルタ２１および遅延部２３に供給される。ステップＳ１において、ローパスフィルタ２１は、前段からの８ビットの入力信号Ｓｉから高周波成分を除去し、その結果得られたｎ（＞８）ビットの低周波成分を丸め処理演算部２２に出力する。ステップＳ２において、丸め処理演算部２２は、ローパスフィルタ２１から入力されたｎビットの低周波成分を１０ビットと８ビットの２種類に四捨五入演算し、演算結果として得られた８ビットの低周波成分をビット拡張部２６に出力し、演算結果として得られた１０ビットの低周波成分を減算部２４に出力する。   The input signal Si from the previous stage is supplied to the low-pass filter 21 and the delay unit 23 in the bit expansion device 20. In step S <b> 1, the low-pass filter 21 removes a high frequency component from the 8-bit input signal Si from the previous stage, and outputs the n (> 8) bit low frequency component obtained as a result to the rounding processing calculation unit 22. In step S2, the rounding processing calculation unit 22 rounds off the n-bit low-frequency component input from the low-pass filter 21 into two types, 10-bit and 8-bit, and obtains the 8-bit low-frequency component obtained as the calculation result. Is output to the bit extension unit 26, and the 10-bit low frequency component obtained as the operation result is output to the subtraction unit 24.

ステップＳ３において、減算部２４は、遅延部２３によりステップＳ１およびＳ２の処理に要する時間だけ遅延された８ビットの入力信号Ｓｉと、丸め処理演算部２２からの１０ビットに丸められた低周波成分を減算し、その結果得られる（ｓ＋１０）ビットの高周波成分を遅延部２５に出力する。   In step S3, the subtracting unit 24 uses the delay unit 23 to delay the time required for the processing of steps S1 and S2 and the 8-bit input signal Si and the low-frequency component rounded to 10 bits from the rounding processing calculation unit 22. And (s + 10) -bit high-frequency component obtained as a result is output to the delay unit 25.

ステップＳ４において、ビット拡張部２６は、丸め処理演算部２２からの８ビットに丸められた低周波成分を、その変動の平坦部分の幅と両端の差分に応じ、１０ビットに拡張して加算部２７に出力する。ステップＳ５において、加算部２７は、１０ビットに拡張された低周波成分と、遅延部２５によりステップＳ４の処理に要する時間だけ遅延された（ｓ＋１０）ビットの高周波成分を加算し、その結果得られる（ｓ＋１１）ビットの信号をリミッタ２８に出力する。ステップＳ６において、リミッタ２８は、加算部２７から入力された（ｓ＋１１）ビットの信号を１０ビットに制限し、その結果得られた１０ビットの出力信号Ｓｏを後段に出力する。以上で、ビット拡張装置２０によるビット拡張処理の説明を終了する。   In step S4, the bit expansion unit 26 expands the low frequency component rounded to 8 bits from the rounding processing operation unit 22 to 10 bits according to the width of the flat portion of the fluctuation and the difference between both ends, and adds the addition unit. 27. In step S5, the adder 27 adds the low-frequency component expanded to 10 bits and the (s + 10) -bit high-frequency component delayed by the time required for the process of step S4 by the delay unit 25, and is obtained as a result. A signal of (s + 11) bits is output to the limiter 28. In step S6, the limiter 28 limits the (s + 11) -bit signal input from the adder 27 to 10 bits, and outputs the resulting 10-bit output signal So to the subsequent stage. Above, description of the bit expansion process by the bit expansion apparatus 20 is complete | finished.

以上に説明したビット拡張装置２０によるビット拡張処理によれば、従来のビット拡張に比較して平坦部分が減少するようより滑らかに修正されるので、ビット拡張装置２０の後段において非線形画像処理を施しても、元の映像信号のビット精度が画面上で認識されてしまう擬似輪郭などの画質劣化の発生を抑止することができる。   According to the bit expansion processing by the bit expansion device 20 described above, since the flat portion is corrected more smoothly than the conventional bit expansion, nonlinear image processing is performed in the subsequent stage of the bit expansion device 20. However, it is possible to suppress the occurrence of image quality degradation such as a pseudo contour in which the bit accuracy of the original video signal is recognized on the screen.

なお、本実施の形態であるビット拡張装置２０においては、８ビットの入力信号Ｓｉを１０ビットの出力信号Ｓｏに拡張するようにしたが、本発明は、任意のＶビットの入力信号ＳｉをＷ（＞Ｖ）ビットの出力信号Ｓｏに拡張するビット拡張装置に適用することができる。   In the bit expansion device 20 according to the present embodiment, the 8-bit input signal Si is expanded to the 10-bit output signal So. However, in the present invention, an arbitrary V-bit input signal Si is changed to W. The present invention can be applied to a bit extension device that extends to an output signal So of (> V) bits.

また、本発明は、画像の画素信号のみならず、あらゆる量子化された信号の階調数を増加させる場合に適応することが可能である。   Further, the present invention can be applied to the case where the number of gradations of not only the pixel signal of an image but also any quantized signal is increased.

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

従来のビット拡張装置の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the conventional bit expansion apparatus. 図１のビット拡張装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the bit expansion apparatus of FIG. 本発明を適用したビット拡張装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the bit expansion apparatus to which this invention is applied. 図３のビット拡張部の詳細な構成例を示すブロック図である。FIG. 4 is a block diagram illustrating a detailed configuration example of a bit extension unit in FIG. 3. 図４の１LSB差分検出部４１の動作を説明するための図である。FIG. 5 is a diagram for explaining an operation of a 1 LSB difference detection unit 41 in FIG. 4. 図４の平坦部分カウンタなどの動作をまとめた図であるIt is the figure which summarized operation | movement of the flat part counter etc. of FIG. 書き込みアドレスと読み出しアドレスの関係を示す図である。It is a figure which shows the relationship between a write address and a read address. 図４の平坦部分補間部による補正値の決定について説明するための図である。It is a figure for demonstrating determination of the correction value by the flat partial interpolation part of FIG. 低周波成分の平坦部分が凸である場合の補正値を説明するための図である。It is a figure for demonstrating the correction value when the flat part of a low frequency component is convex. 低周波成分の平坦部分が凸である場合の補正値を説明するための図である。It is a figure for demonstrating the correction value when the flat part of a low frequency component is convex. 低周波成分の平坦部分が凸である場合の補正値を説明するための図である。It is a figure for demonstrating the correction value when the flat part of a low frequency component is convex. 低周波成分の平坦部分の幅に応じた、平坦部分における補正値の差を説明するための図である。It is a figure for demonstrating the difference of the correction value in a flat part according to the width | variety of the flat part of a low frequency component. 図３のビット拡張装置によるビット拡張処理を説明するフローチャートである。It is a flowchart explaining the bit expansion process by the bit expansion apparatus of FIG.

符号の説明Explanation of symbols

２０ ビット拡張装置， ２１ ローパスフィルタ， ２２ 丸め処理演算部， ２３ 遅延部， ２４ 減算部， ２５ 遅延部， ２６ ビット拡張部， ２７ 加算部， ２８ リミッタ， ４１ １LSB差分検出部， ４２ 平坦部分カウンタ， ４３ 書き込みアドレスカウンタ， ４４ RAM， ４５ 遅延部， ４６ 読み出しアドレスカウンタ， ４７ 平坦部分補間部， ４８ 加算部   20-bit expansion device, 21 low-pass filter, 22 rounding processing operation unit, 23 delay unit, 24 subtraction unit, 25 delay unit, 26 bit expansion unit, 27 addition unit, 28 limiter, 41 1LSB difference detection unit, 42 flat partial counter, 43 write address counter, 44 RAM, 45 delay section, 46 read address counter, 47 flat partial interpolation section, 48 adder section

Claims (3)

量子化された信号の階調数を増加させる信号処理装置において、
入力されたＶビットの前記信号の高周波成分を除去して低周波成分を抽出する低周波成分抽出手段と、
抽出されたｎ（＞Ｖ）ビットの前記低周波成分をＶビットに制限する第１の制限手段と、
Ｖビットに制限された前記低周波成分のビット数をＷ（＞Ｖ）ビットに拡張する拡張手段と、
入力されたＶビットの前記信号の高周波成分を抽出する高周波成分抽出手段と、
Ｗビットに拡張された前記低周波成分と抽出された前記高周波成分を加算する加算手段と、
前記加算手段の出力をＷビットに制限する第２の制限手段と
を含む情報処理装置。 In a signal processing device that increases the number of gradations of a quantized signal,
A low frequency component extracting means for removing a high frequency component of the input V-bit signal and extracting a low frequency component;
First limiting means for limiting the extracted n (> V) bits of the low frequency component to V bits;
Extending means for extending the number of bits of the low-frequency component limited to V bits to W (> V) bits;
High-frequency component extraction means for extracting high-frequency components of the input V-bit signal;
Adding means for adding the low frequency component expanded to W bits and the extracted high frequency component;
An information processing apparatus comprising: second limiting means for limiting the output of the adding means to W bits. 前記拡張手段は、
Ｖビットに制限された前記低周波成分の連続して入力される値の差分を検出する検出手段と、
Ｖビットに制限された前記低周波成分の平坦部分の幅をカウントするカウント手段と、
前記差分および前記平坦部分の幅に基づいて補正値を決定する決定手段と、
決定された前記補正値に基づいて前記低周波成分を補正する補正手段と
を含む
請求項１に記載の信号処理装置。 The expansion means includes
Detecting means for detecting a difference between continuously inputted values of the low frequency component limited to V bits;
Counting means for counting the width of the flat portion of the low frequency component limited to V bits;
Determining means for determining a correction value based on the difference and the width of the flat portion;
The signal processing apparatus according to claim 1, further comprising: a correction unit that corrects the low frequency component based on the determined correction value. 量子化された信号の階調数を増加させる信号処理装置の信号処理方法において、
入力されたＶビットの前記信号の高周波成分を除去して低周波成分を抽出し、
抽出されたｎ（＞Ｖ）ビットの前記低周波成分をＶビットに制限し、
Ｖビットに制限された前記低周波成分のビット数をＷ（＞Ｖ）ビットに拡張し、
入力されたＶビットの前記信号の高周波成分を抽出し、
Ｗビットに拡張された前記低周波成分と抽出された前記高周波成分を加算し、
この加算結果をＷビットに制限する
ステップを含む情報処理方法。 In the signal processing method of the signal processing device for increasing the number of gradations of the quantized signal,
The high frequency component of the input V-bit signal is removed to extract the low frequency component,
Limiting the extracted low frequency components of n (> V) bits to V bits;
Extending the number of bits of the low frequency component limited to V bits to W (> V) bits;
Extract the high frequency component of the input V-bit signal,
Add the low frequency component expanded to W bits and the extracted high frequency component,
An information processing method including a step of limiting the addition result to W bits.
JP2006041112A 2006-02-17 2006-02-17 Signal processing apparatus and signal processing method Expired - Fee Related JP4682866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006041112A JP4682866B2 (en) 2006-02-17 2006-02-17 Signal processing apparatus and signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041112A JP4682866B2 (en) 2006-02-17 2006-02-17 Signal processing apparatus and signal processing method

Publications (2)

Publication Number Publication Date
JP2007221569A JP2007221569A (en) 2007-08-30
JP4682866B2 true JP4682866B2 (en) 2011-05-11

Family

ID=38498306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041112A Expired - Fee Related JP4682866B2 (en) 2006-02-17 2006-02-17 Signal processing apparatus and signal processing method

Country Status (1)

Country Link
JP (1) JP4682866B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577583B2 (en) 2007-12-04 2010-11-10 ソニー株式会社 Image processing apparatus, image processing method, program, and recording medium
JP5239387B2 (en) * 2008-02-21 2013-07-17 株式会社Ｊｖｃケンウッド Data conversion apparatus, program, and method
JP2009267671A (en) 2008-04-24 2009-11-12 Nec Electronics Corp Image processing apparatus
JP4998391B2 (en) * 2008-07-09 2012-08-15 株式会社Ｊｖｃケンウッド Video signal processing apparatus and nonlinear low-pass filter
WO2010070731A1 (en) * 2008-12-16 2010-06-24 パイオニア株式会社 Video signal processing device, video display device, video signal processing method, program thereof, and recording medium containing the program
JP5159651B2 (en) * 2009-01-21 2013-03-06 三菱電機株式会社 Image processing apparatus, image processing method, and image display apparatus
JP5164880B2 (en) * 2009-02-23 2013-03-21 三菱電機株式会社 Image processing apparatus, image processing method, and image display apparatus
CN102461151A (en) * 2009-06-23 2012-05-16 松下电器产业株式会社 Image processing device
JP2011040910A (en) 2009-08-07 2011-02-24 Sony Corp Signal processing device, reproducing device, signal processing method and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237669A (en) * 1995-02-28 1996-09-13 Sony Corp Picture signal processor, picture signal processing method and picture signal decoder
JP2004054210A (en) * 2002-05-29 2004-02-19 Sharp Corp Image processing device, image processing method, image display device and portable electronic equipment
JP2005086388A (en) * 2003-09-08 2005-03-31 Sony Corp Image processor, method, program, and recording medium
JP2005221593A (en) * 2004-02-03 2005-08-18 Sharp Corp Image processing device and method, image display device, portable information equipment, control program, and readable recording medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237669A (en) * 1995-02-28 1996-09-13 Sony Corp Picture signal processor, picture signal processing method and picture signal decoder
JP2004054210A (en) * 2002-05-29 2004-02-19 Sharp Corp Image processing device, image processing method, image display device and portable electronic equipment
JP2005086388A (en) * 2003-09-08 2005-03-31 Sony Corp Image processor, method, program, and recording medium
JP2005221593A (en) * 2004-02-03 2005-08-18 Sharp Corp Image processing device and method, image display device, portable information equipment, control program, and readable recording medium

Also Published As

Publication number Publication date
JP2007221569A (en) 2007-08-30

Similar Documents

Publication Publication Date Title
JP4682866B2 (en) Signal processing apparatus and signal processing method
JP4928765B2 (en) Semiconductor integrated device and black level correction method for image sensor
US8189941B2 (en) Image processing device, display device, image processing method, and program
US7738042B2 (en) Noise reduction device for a video signal and noise reduction method for a video signal
US8606008B2 (en) Image processing device, image processing method, image processing program, and integrated circuit
JP5177142B2 (en) Image processing apparatus, display apparatus, image processing method, and program thereof
EP1072153B1 (en) False contour correcting apparatus and method
JP5060447B2 (en) Noise cancellation processing circuit and solid-state imaging device
JP5137464B2 (en) Image processing apparatus, image processing method, image processing program, and integrated circuit
WO2004002135A1 (en) Motion detection device and noise reduction device using that
US8270750B2 (en) Image processor, display device, image processing method, and program
JP5159651B2 (en) Image processing apparatus, image processing method, and image display apparatus
JP2007158847A (en) Gray scale converter, video display device, and method of converting gray scale
JP5213604B2 (en) Imaging device
WO2010150327A1 (en) Image processing device
JP4571605B2 (en) Noise reduction apparatus and method
JP2011040910A (en) Signal processing device, reproducing device, signal processing method and program
JP4773739B2 (en) Image processing method
JP6031993B2 (en) Image processing apparatus and image processing method
JP4685704B2 (en) Signal processing device
WO2010070731A1 (en) Video signal processing device, video display device, video signal processing method, program thereof, and recording medium containing the program
JP4998391B2 (en) Video signal processing apparatus and nonlinear low-pass filter
JP2023144442A (en) Image processing device
JP2005039659A (en) Device and method for correcting signal
JP2008258836A (en) Imaging apparatus, signal processing circuit, signal processing apparatus, signal processing method, and computer program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees