JP4680568B2 - Method for manufacturing solid-state imaging device - Google Patents

Method for manufacturing solid-state imaging device Download PDF

Info

Publication number
JP4680568B2
JP4680568B2 JP2004314377A JP2004314377A JP4680568B2 JP 4680568 B2 JP4680568 B2 JP 4680568B2 JP 2004314377 A JP2004314377 A JP 2004314377A JP 2004314377 A JP2004314377 A JP 2004314377A JP 4680568 B2 JP4680568 B2 JP 4680568B2
Authority
JP
Japan
Prior art keywords
transfer gate
insulating film
gate electrode
conductor layer
gate electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004314377A
Other languages
Japanese (ja)
Other versions
JP2006128396A (en
Inventor
謙一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004314377A priority Critical patent/JP4680568B2/en
Publication of JP2006128396A publication Critical patent/JP2006128396A/en
Application granted granted Critical
Publication of JP4680568B2 publication Critical patent/JP4680568B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像装置の製造方法に関する。   The present invention relates to a method for manufacturing a solid-state imaging device.

従来の固体撮像装置の転送ゲート電極部分の製造方法（例えば、特許文献１を参照）の一例について、図３を用いて説明する。   An example of a method for manufacturing a transfer gate electrode portion of a conventional solid-state imaging device (see, for example, Patent Document 1) will be described with reference to FIG.

まず、基板５１上にゲート絶縁膜５３を形成し、その上に、第１ポリシリコンゲート電極５５をパターン形成する。絶縁膜５７の形成後、第１ポリシリコンゲート電極用のポリシリコン膜５９ａを全面に形成し、図３（ａ）に示す構造を得る。   First, the gate insulating film 53 is formed on the substrate 51, and the first polysilicon gate electrode 55 is formed on the gate insulating film 53 thereon. After the formation of the insulating film 57, a polysilicon film 59a for the first polysilicon gate electrode is formed on the entire surface to obtain the structure shown in FIG.

次に、ＣＭＰ法により研磨して、第１ポリシリコンゲート電極５５上のポリシリコン膜５９ａを除去し、第２ポリシリコンゲート電極５９を形成し、図３（ｂ）に示す構造を得る。
特開平１１−２６７４３号公報 Next, polishing is performed by CMP to remove the polysilicon film 59a on the first polysilicon gate electrode 55 and form a second polysilicon gate electrode 59 to obtain the structure shown in FIG.
JP 11-26743 A

しかし、上記方法によって第１及び第２ポリシリコンゲート電極５５，５９を形成すると、両者を互いに絶縁する絶縁膜５７の特性が不安定であることがあった。   However, when the first and second polysilicon gate electrodes 55 and 59 are formed by the above method, the characteristics of the insulating film 57 that insulates the two from each other may be unstable.

本発明は係る事情に鑑みてなされたものであり、安定で信頼性の高い絶縁膜によって電気的に分離された一対の転送ゲート電極を形成可能な半導体装置の製造方法を提供するものである。   The present invention has been made in view of such circumstances, and provides a method for manufacturing a semiconductor device capable of forming a pair of transfer gate electrodes electrically separated by a stable and highly reliable insulating film.

本発明の固体撮像装置の製造方法は、半導体基板上に形成されたゲート絶縁膜上に第１導電体層を形成する工程と、第１導電体層をパターンニングして第１転送ゲート電極を形成する工程と、第１転送ゲート電極の表面を酸化して絶縁膜を形成する工程と、前記絶縁膜上に第２導電体層を形成する工程と、第２導電体層を平坦化して第２転送ゲート電極を形成する工程と、第１及び第２転送ゲート電極間絶縁膜をエッチングする工程と、第１及び第２転送ゲート電極の表面を酸化してこれらの間に絶縁膜を形成する工程と、を有することを特徴とする。   The method of manufacturing a solid-state imaging device according to the present invention includes a step of forming a first conductor layer on a gate insulating film formed on a semiconductor substrate, and patterning the first conductor layer to form a first transfer gate electrode. Forming the insulating film by oxidizing the surface of the first transfer gate electrode; forming the second conductor layer on the insulating film; and planarizing the second conductor layer to form the second conductor layer. Forming the two transfer gate electrodes; etching the first and second transfer gate electrode insulating films; and oxidizing the surfaces of the first and second transfer gate electrodes to form an insulating film therebetween. And a process.

本発明の発明者は、第１転送ゲート電極の表面を酸化して得られる絶縁膜には、第１導電体層をパターンニングして得られる第１転送ゲート電極表面に残留する不純物（例えば、水素、塩素、臭素、炭素、弗素など）が包含され、この不純物が絶縁膜の特性（例えば、耐圧、リーク電流、ＴＢＢＤなど）を悪化させていることを見出し、さらに、この絶縁膜を一旦除去し、再度表面酸化によって絶縁膜を形成すると、不純物含有量が小さく、それ故に、特性の安定した転送ゲート電極間絶縁膜が得られることを見出し、本発明の完成に到った。   The inventor of the present invention provides an impurity (for example, an impurity remaining on the surface of the first transfer gate electrode obtained by patterning the first conductor layer) in the insulating film obtained by oxidizing the surface of the first transfer gate electrode (for example, Hydrogen, chlorine, bromine, carbon, fluorine, etc.) are included, and it has been found that this impurity deteriorates the characteristics of the insulating film (for example, breakdown voltage, leakage current, TBBD, etc.), and this insulating film is once removed Then, when the insulating film is formed again by surface oxidation, it has been found that the impurity content is small and, therefore, an insulating film between transfer gate electrodes having stable characteristics can be obtained, and the present invention has been completed.

本発明によれば、上述したように、不純物含有量が小さい転送ゲート電極間絶縁膜が得られるので、安定で信頼性の高い絶縁膜によって電気的に分離された一対の転送ゲート電極を形成可能な半導体装置の製造方法が提供される。   According to the present invention, as described above, a transfer gate electrode insulating film with a small impurity content can be obtained, so that a pair of transfer gate electrodes electrically separated by a stable and highly reliable insulating film can be formed. A method for manufacturing a semiconductor device is provided.

本発明の固体撮像装置の製造方法は、半導体基板上に形成されたゲート絶縁膜上に第１導電体層を形成する工程と、第１導電体層をパターンニングして第１転送ゲート電極を形成する工程と、第１転送ゲート電極の表面を酸化して絶縁膜を形成する工程と、前記絶縁膜上に第２導電体層を形成する工程と、第２導電体層を平坦化して第２転送ゲート電極を形成する工程と、第１及び第２転送ゲート電極間絶縁膜をエッチングする工程と、第１及び第２転送ゲート電極の表面を酸化してこれらの間に絶縁膜を形成する工程と、を有することを特徴とする。   The method of manufacturing a solid-state imaging device according to the present invention includes a step of forming a first conductor layer on a gate insulating film formed on a semiconductor substrate, and patterning the first conductor layer to form a first transfer gate electrode. Forming the insulating film by oxidizing the surface of the first transfer gate electrode; forming the second conductor layer on the insulating film; and planarizing the second conductor layer to form the second conductor layer. Forming the two transfer gate electrodes; etching the first and second transfer gate electrode insulating films; and oxidizing the surfaces of the first and second transfer gate electrodes to form an insulating film therebetween. And a process.

１．半導体基板上に形成されたゲート絶縁膜上に第１転送ゲート電極用の第１導電体層を形成する工程
「半導体基板」には、固体撮像装置の製造に使用可能な種々の基板を用いることができ、例えば、シリコン基板を用いることができる。また、この半導体基板には、通常、予め、光電変換部や電荷転送領域などの固体撮像装置が必要とする種々の構成が形成されている。 1. Forming the first conductor layer for the first transfer gate electrode on the gate insulating film formed on the semiconductor substrate. As the “semiconductor substrate”, various substrates usable for manufacturing a solid-state imaging device are used. For example, a silicon substrate can be used. In addition, various configurations necessary for a solid-state imaging device such as a photoelectric conversion unit and a charge transfer region are usually formed on the semiconductor substrate in advance.

「ゲート絶縁膜」は、単層であっても多層であってもよいが、例えば、酸化シリコン膜及び窒化シリコン膜をこの順に積層した多層膜であることが好ましい。ゲート絶縁膜の直下には、通常、電荷転送領域が形成される。   The “gate insulating film” may be a single layer or a multilayer, but is preferably a multilayer film in which a silicon oxide film and a silicon nitride film are laminated in this order, for example. A charge transfer region is usually formed immediately below the gate insulating film.

「第１導電体層」は、転送ゲート電極を形成可能な種々の材料で形成することができ、多結晶シリコンで形成することが好ましい。なぜなら、多結晶シリコン層は、ＣＶＤ法などで容易に形成することができ、さらに、熱酸化によって容易に表面に良質の酸化膜（酸化シリコン膜）を形成することができるからである。また、多結晶シリコン層には、その導電率を高めるために、種々の不純物がドープされていることが好ましい。なお、ここでの「導電体」には、転送ゲート電極としての機能を果たすの十分な導電率を有しているものが含まれる。   The “first conductor layer” can be formed of various materials capable of forming the transfer gate electrode, and is preferably formed of polycrystalline silicon. This is because the polycrystalline silicon layer can be easily formed by a CVD method or the like, and a high-quality oxide film (silicon oxide film) can be easily formed on the surface by thermal oxidation. The polycrystalline silicon layer is preferably doped with various impurities in order to increase its conductivity. Here, the “conductor” includes those having sufficient conductivity to function as a transfer gate electrode.

また、第１導電体層には、後工程で表面酸化により絶縁膜を形成するので、第１導電体層は、酸化物が絶縁体になる材料で形成する。   In addition, since an insulating film is formed on the first conductor layer by surface oxidation in a later step, the first conductor layer is formed using a material in which an oxide becomes an insulator.

２．第１導電体層をパターンニングして第１転送ゲート電極を形成する工程
第１導電体層をパターニングして、第１転送ゲート電極を形成する。また、このパターニングによって、第１導電体層の一部を除去して、光電変換部の上方及び第２転送ゲート電極が形成される領域に開口を形成する。第２転送ゲート電極は、通常、隣接する２つの第１転送ゲート電極間の領域を埋めるように形成される。このため、パターニング後の第１導電体層のテーパー角度が８０〜９０度となるようパターニングしておくと、第１及び第２転送ゲート電極の境界近傍では、両者が一部重なる。この場合、この重なりのために、上記境界近傍に通常発生するポテンシャルポケットの発生を抑えることができ、従って、ポテンシャルポケットでの信号電荷の転送残しを減少させることができる。第１導電体層のパターニングは、ＲＩＥ法などを用いて行うことができる。また、テーパー角度の調整は、エッチングガスの組成やバイアスパワーを調節することによって行う。なお、ここでの「第１転送ゲート電極」とは、第１導電体層をパターニングして得られるものを広く含み、パターニング直後の形状のままで転送ゲート電極として使用可能なもののみでなく、追加の加工によって最終的な転送ゲート電極の形状になるものも含む。後述する「第２転送ゲート電極」についても同様である。 2. Patterning the first conductor layer to form a first transfer gate electrode The first conductor layer is patterned to form a first transfer gate electrode. Further, by this patterning, a part of the first conductor layer is removed, and an opening is formed above the photoelectric conversion unit and in a region where the second transfer gate electrode is formed. The second transfer gate electrode is usually formed so as to fill a region between two adjacent first transfer gate electrodes. For this reason, if patterning is performed so that the taper angle of the first conductor layer after patterning is 80 to 90 degrees, both overlap in the vicinity of the boundary between the first and second transfer gate electrodes. In this case, due to this overlap, the occurrence of potential pockets that normally occur in the vicinity of the boundary can be suppressed, and therefore, the residual transfer of signal charges in the potential pocket can be reduced. The patterning of the first conductor layer can be performed using an RIE method or the like. The taper angle is adjusted by adjusting the composition of the etching gas and the bias power. Here, the “first transfer gate electrode” widely includes those obtained by patterning the first conductor layer, and not only those that can be used as the transfer gate electrode in the form immediately after patterning, This includes a shape of a final transfer gate electrode by additional processing. The same applies to a “second transfer gate electrode” to be described later.

３．第１転送ゲート電極の表面を酸化して絶縁膜を形成する工程
上述の通り、第１導電体層は、酸化物が絶縁体になる材料で形成されているので、本工程により、第１導電体層の表面が酸化されて絶縁膜が形成される。第１転送ゲート電極の表面には、通常、上記パターニング工程の際に種々の不純物が残留する。そして、この不純物が酸化の際に絶縁膜に取り込まれることがある。絶縁膜は、不純物を取り込むと、耐圧、リーク電流、ＴＤＤＢなど種々の特性が不安定になり、その信頼性が低下する。本発明では、この信頼性の低い絶縁膜ではなく、信頼性の高い転送ゲート電極間絶縁膜を形成可能な半導体装置の製造方法を提供する。 3. Step of oxidizing the surface of the first transfer gate electrode to form an insulating film As described above, since the first conductor layer is formed of a material in which an oxide becomes an insulator, the first conductive layer is formed by this step. The surface of the body layer is oxidized to form an insulating film. Various impurities usually remain on the surface of the first transfer gate electrode during the patterning step. This impurity may be taken into the insulating film during oxidation. When an insulating film takes in impurities, various characteristics such as withstand voltage, leakage current, and TDDB become unstable, and its reliability decreases. The present invention provides a method of manufacturing a semiconductor device capable of forming a highly reliable transfer gate electrode insulating film instead of the low reliability insulating film.

ここで形成される絶縁膜の厚さは、表面酸化の温度や時間などを適宜変更することによって調節可能である。また、この絶縁膜の厚さは、好ましくは、最終の第１及び第２転送ゲート電極間絶縁膜厚の半分程度にする。なぜなら、この絶縁膜が薄すぎると、第１及び第２転送ゲート電極間距離が小さくなりすぎ、後の再酸化工程で適切な厚さのゲート電極間絶縁膜を形成することが困難になり、この絶縁膜が厚すぎると、酸化膜によるゲート電極の浸食が大きくなりすぎると共に光電変換部上方の開口部を狭めることがあるからである。「半分程度」とは、厳密に半分である場合のみでなく、上記理由付けが妥当する範囲をも含む趣旨である。   The thickness of the insulating film formed here can be adjusted by appropriately changing the temperature and time of surface oxidation. The thickness of the insulating film is preferably about half of the final insulating film thickness between the first and second transfer gate electrodes. Because, if this insulating film is too thin, the distance between the first and second transfer gate electrodes becomes too small, and it becomes difficult to form an inter-gate electrode insulating film having an appropriate thickness in the subsequent reoxidation process, This is because if the insulating film is too thick, the erosion of the gate electrode by the oxide film becomes too large and the opening above the photoelectric conversion unit may be narrowed. The term “about half” includes not only strictly half but also a range in which the above reasoning is appropriate.

４．前記絶縁膜上に第２導電体層を形成する工程
第２導電体層は、好ましくは、第１導電体層と同じ材料で形成することができる。第２導電体層は、通常、第１転送ゲート電極上、及び隣接する２つの第１転送ゲート電極間に形成（堆積）される。なお、第１導電体層についての説明は、基本的に、第２導電体層についても当てはまる。 4). Step of forming a second conductor layer on the insulating film The second conductor layer can be preferably formed of the same material as the first conductor layer. The second conductor layer is usually formed (deposited) on the first transfer gate electrode and between two adjacent first transfer gate electrodes. Note that the description of the first conductor layer basically applies to the second conductor layer.

５．第２導電体層を平坦化して第２転送ゲート電極を形成する工程
第２導電体層を平坦化すると、第１転送ゲート電極上の部分が除去されて、隣接する２つの第１転送ゲート電極間の部分が残り、第２転送ゲート電極が形成される。第１及び第２転送ゲート電極は、通常、第１、第２、第１、第２・・・と順に並ぶ。なお、第１及び第２転送ゲート電極という名称は、製造方法を特定するために付した名称である。本発明の方法によって、３相駆動、４相駆動などを行う固体撮像素子も製造することができ、このような場合を本発明の範囲に含まれる。 5. Step of flattening second conductive layer to form second transfer gate electrode When flattening the second conductive layer, a portion on the first transfer gate electrode is removed and two adjacent first transfer gate electrodes are formed. The portion in between remains, and the second transfer gate electrode is formed. The first and second transfer gate electrodes are usually arranged in the order of first, second, first, second,. Note that the names of the first and second transfer gate electrodes are names given to specify the manufacturing method. A solid-state imaging device that performs three-phase driving, four-phase driving, and the like can also be manufactured by the method of the present invention, and such a case is included in the scope of the present invention.

６．第１及び第２転送ゲート電極間絶縁膜をエッチングする工程
この工程でのエッチングによって、第１及び第２転送ゲート電極間絶縁膜が除去される。上述したように、この絶縁膜には、不要な不純物が含まれることがあるので、この絶縁膜は、信頼性が低い。従って、一旦この絶縁膜を除去し、後工程で信頼性の高い絶縁膜を再度形成する。エッチングの種類は限定されないが、本発明の目的を達成するために、エッチングの後に不純物が残留しない方法で行うことが好ましい。通常は、ドライエッチングよりもウェットエッチングが好ましく、例えば、酸化シリコン膜のエッチングは、弗酸水溶液を用いて行うことが好ましい。 6). Step of etching first and second transfer gate electrode insulating film The first and second transfer gate electrode insulating films are removed by etching in this step. As described above, since this insulating film may contain unnecessary impurities, this insulating film has low reliability. Therefore, this insulating film is once removed, and a highly reliable insulating film is formed again in a later process. Although the kind of etching is not limited, in order to achieve the object of the present invention, it is preferable to carry out by a method in which no impurities remain after etching. Normally, wet etching is preferable to dry etching. For example, etching of a silicon oxide film is preferably performed using a hydrofluoric acid aqueous solution.

７．第１及び第２転送ゲート電極の表面を酸化してこれらの間に絶縁膜を形成する工程
この工程では、第１及び第２転送ゲート電極を再度酸化して、前工程で形成された転送ゲート電極間に絶縁膜を形成する。この工程で形成される絶縁膜の不純物含有量は、前工程で形成されたものよりも小さいので、この絶縁膜を用いると信頼性の高い固体撮像素子を製造することができる。また、第１及び第２転送ゲート電極の酸化は、好ましくは、酸化により形成される絶縁膜の厚さが、最終の第１及び第２転送ゲート電極間絶縁膜厚の半分程度である。なぜなら、この絶縁膜が薄すぎると、第１及び第２転送ゲート電極間が絶縁膜で充填されず、後工程で薬液の染み込みなどの問題が生じる場合があり、この絶縁膜が厚すぎると、酸化膜によるゲート電極の浸食が大きくなりすぎることがあるからである。なお、「半分程度」とは、厳密に半分である場合のみでなく、上記理由付けが妥当する範囲をも含む趣旨である。 7). The step of oxidizing the surfaces of the first and second transfer gate electrodes and forming an insulating film therebetween. In this step, the transfer gates formed in the previous step by oxidizing the first and second transfer gate electrodes again. An insulating film is formed between the electrodes. Since the impurity content of the insulating film formed in this step is smaller than that formed in the previous step, a highly reliable solid-state imaging device can be manufactured by using this insulating film. In the oxidation of the first and second transfer gate electrodes, the thickness of the insulating film formed by the oxidation is preferably about half of the final insulating film thickness between the first and second transfer gate electrodes. This is because if the insulating film is too thin, the space between the first and second transfer gate electrodes is not filled with the insulating film, which may cause problems such as infiltration of a chemical solution in a later process. If the insulating film is too thick, This is because the erosion of the gate electrode by the oxide film may become too large. Note that “about half” means not only strictly half but also includes a range where the above reasoning is appropriate.

図１を用いて、本発明の固体撮像装置の製造方法の実施例を説明する。図１は、本発明固体撮像装置の製造工程を示す、転送ゲート電極に沿った断面図である。
まず、図１（ａ）に示すように、シリコン基板１の表面上にゲート絶縁膜３として例えば２０ｎｍのシリコン酸化膜３ａと３０ｎｍのシリコン窒化膜３ｂを形成し、続いて第１多結晶シリコン層５ａを４００ｎｍ成膜する。なお、ここで用いるシリコン基板１には、固体撮像装置が通常必要とする光電変換部、分離領域、電荷転送領域（何れも図示せず）などがイオン注入などの方法で予め形成されている。 An embodiment of a method for manufacturing a solid-state imaging device according to the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view along the transfer gate electrode showing the manufacturing process of the solid-state imaging device of the present invention.
First, as shown in FIG. 1A, for example, a 20 nm silicon oxide film 3a and a 30 nm silicon nitride film 3b are formed as a gate insulating film 3 on the surface of the silicon substrate 1, and then a first polycrystalline silicon layer is formed. 5a is deposited to 400 nm. Note that the silicon substrate 1 used here is preliminarily formed with a method such as ion implantation such as a photoelectric conversion unit, a separation region, and a charge transfer region (none of which are shown) normally required by a solid-state imaging device.

次に、図１（ｂ）に示すように、多結晶シリコン層５ａ上に、フォトレジストからなるマスク層を形成し、このマスク層を用いて、ＲＩＥ法により、多結晶シリコン層５ａをパターンニングし、第１転送ゲート電極５を得る。このとき多結晶シリコン層５ａとシリコン窒化膜３ｂの選択比は無限大であるので、エッチングはシリコン窒化膜３ｂでストップする。また、多結晶シリコン層５ａの加工断面のテーパー角度６は８０度以上９０未満の範囲になるようＲＩＥエッチングの異方性を調整している。この異方性の調整は、エッチングガスの混合比やバイアスパワーを調節することによって行う。   Next, as shown in FIG. 1B, a mask layer made of a photoresist is formed on the polycrystalline silicon layer 5a, and the polycrystalline silicon layer 5a is patterned by the RIE method using this mask layer. As a result, the first transfer gate electrode 5 is obtained. At this time, since the selection ratio between the polycrystalline silicon layer 5a and the silicon nitride film 3b is infinite, the etching stops at the silicon nitride film 3b. Further, the anisotropy of the RIE etching is adjusted so that the taper angle 6 of the processed cross section of the polycrystalline silicon layer 5a is in the range of 80 degrees to less than 90. This anisotropy is adjusted by adjusting the mixing ratio of the etching gas and the bias power.

次に、図１（ｃ）に示すように第１転送ゲート電極５の表面を２０ｎｍ酸化し、シリコン酸化膜７を形成する。従来は、この酸化膜７をそのまま第１及び第２転送ゲート電極を電気的に分離するための絶縁膜として用いていたが、この酸化膜は、上記ＲＩＥエッチング工程で第１転送ゲート電極５の表面に残留した不純物（例えば、水素、塩素、臭素、炭素、弗素など）を含んでいることがあるので、この酸化膜をそのまま転送ゲート電極間絶縁膜として用いると耐圧、リーク電流、ＴＢＢＤなどの特性が不安定になる場合がある。
本実施例では、この酸化膜は一旦除去し、後工程で再度新しい酸化膜を形成することによって、特性が安定した転送ゲート電極間絶縁膜が形成されることを確保している。 Next, as shown in FIG. 1C, the surface of the first transfer gate electrode 5 is oxidized by 20 nm to form a silicon oxide film 7. Conventionally, the oxide film 7 is used as it is as an insulating film for electrically separating the first and second transfer gate electrodes, but this oxide film is formed on the first transfer gate electrode 5 in the RIE etching step. Since impurities (for example, hydrogen, chlorine, bromine, carbon, fluorine, etc.) remaining on the surface may be included, if this oxide film is used as an insulating film between transfer gate electrodes as it is, the breakdown voltage, leakage current, TBBD, etc. The characteristics may become unstable.
In this embodiment, this oxide film is once removed, and a new oxide film is formed again in a later process to ensure that an insulating film between transfer gate electrodes having stable characteristics is formed.

次に、図１（ｄ）に示すように、第２多結晶シリコン層９ａを上記ＲＩＥエッチングで形成した溝が十分埋め込まれる程度の膜厚、例えば４５０ｎｍ成膜する。   Next, as shown in FIG. 1D, the second polycrystalline silicon layer 9a is formed to a thickness sufficient to fill the groove formed by the RIE etching, for example, 450 nm.

次に図２（ｅ）に示すように、化学的機械的研磨（ＣＭＰ）により、第１多結晶シリコン表面が露出するまで表面を研磨する。この際に、第２多結晶シリコン層９ａがパターニングされて、第２転送ゲート電極９が形成される。この状態で、第１及び第２転送ゲート電極５，９は、酸化膜７によって、互いに電気的に絶縁されている。   Next, as shown in FIG. 2E, the surface is polished by chemical mechanical polishing (CMP) until the first polycrystalline silicon surface is exposed. At this time, the second polycrystalline silicon layer 9a is patterned to form the second transfer gate electrode 9. In this state, the first and second transfer gate electrodes 5 and 9 are electrically insulated from each other by the oxide film 7.

次に、図２（ｆ）に示すように、第１及び第２転送ゲート電極５，９間のシリコン酸化膜７を例えば弗酸によるウェットエッチングにより除去する。次に（ｇ）に示すように、第１及び第２転送ゲート電極５，９を２０ｎｍ相当再酸化し、電極間シリコン酸化膜７ａを形成する（なお、この際、同時に第１及び第２転送ゲート電極５，９の表面にもシリコン酸化膜が形成される。）。第１転送ゲート電極５表面の残留不純物は、酸化膜７を除去する際に一緒に除去されるので、この新たな酸化膜７ａは、実質的に不純物を含有せず、その特性が安定している。なお、シリコンが酸化されて酸化シリコンになる際に、その体積が概ね２倍程度に増大するので、上記酸化工程によって、上記エッチングにより形成された溝は、酸化シリコンによって充填される。
この後、遮光膜、パシペーション膜、平坦化膜、カラーフィルタ層及びオンチップレンズなど（何れも図示せず）を形成し、本実施例に係る固体撮像素子の製造を完了する。 Next, as shown in FIG. 2F, the silicon oxide film 7 between the first and second transfer gate electrodes 5 and 9 is removed by wet etching using, for example, hydrofluoric acid. Next, as shown in (g), the first and second transfer gate electrodes 5 and 9 are re-oxidized by 20 nm to form an interelectrode silicon oxide film 7a (in this case, the first and second transfer are simultaneously performed) A silicon oxide film is also formed on the surfaces of the gate electrodes 5 and 9). Since the residual impurities on the surface of the first transfer gate electrode 5 are removed together when the oxide film 7 is removed, the new oxide film 7a substantially does not contain impurities, and its characteristics are stable. Yes. Note that when silicon is oxidized to silicon oxide, the volume thereof increases approximately twice, so that the groove formed by the etching in the oxidation step is filled with silicon oxide.
Thereafter, a light shielding film, a passivation film, a planarizing film, a color filter layer, an on-chip lens, etc. (all not shown) are formed, and the manufacture of the solid-state imaging device according to this embodiment is completed.

本発明に係わる固体撮像装置における電荷転送部の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the charge transfer part in the solid-state imaging device concerning this invention. 本発明に係わる固体撮像装置における電荷転送部の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the charge transfer part in the solid-state imaging device concerning this invention. 従来の固体撮像装置における電荷転送部の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the charge transfer part in the conventional solid-state imaging device.

符号の説明Explanation of symbols

１：シリコン基板 ３：ゲート絶縁膜 ３ａ：シリコン酸化膜 ３ｂ：シリコン窒化膜 ５：第１転送ゲート電極 ５ａ：第１多結晶シリコン層 ６：テーパー角度 ７：シリコン酸化膜 ９：第２転送ゲート電極 ９ａ：第２多結晶シリコン層 1: silicon substrate 3: gate insulating film 3a: silicon oxide film 3b: silicon nitride film 5: first transfer gate electrode 5a: first polycrystalline silicon layer 6: taper angle 7: silicon oxide film 9: second transfer gate electrode 9a: second polycrystalline silicon layer

Claims (5)

半導体基板上に形成されたゲート絶縁膜上に第１導電体層を形成する工程と、
第１導電体層をパターンニングして第１転送ゲート電極を形成する工程と、
第１転送ゲート電極の表面を酸化して第１絶縁膜を形成した後、第１絶縁膜上に第２導電体層を形成する工程と、
第２導電体層を平坦化して第１転送ゲート電極上の第２導電体層を除去することにより、第２転送ゲート電極を形成する工程と、
第１及び第２転送ゲート電極間の第１絶縁膜をエッチングにより除去した後、第１及び第２転送ゲート電極の表面を酸化してこれらの間に第２絶縁膜を形成する工程と、を有することを特徴とする固体撮像装置の製造方法。 Forming a first conductor layer on a gate insulating film formed on a semiconductor substrate;
Patterning the first conductor layer to form a first transfer gate electrode;
After forming the first insulating film by oxidizing the surface of the first transfer gate electrode, and forming a second conductive layer on the first insulating film,
Forming a second transfer gate electrode by planarizing the second conductor layer and removing the second conductor layer on the first transfer gate electrode;
Removing the first insulating film between the first and second transfer gate electrodes by etching and then oxidizing the surfaces of the first and second transfer gate electrodes to form a second insulating film therebetween . A method for manufacturing a solid-state imaging device. 第１及び第２導電体層は、それぞれ、多結晶シリコンからなる請求項１に記載の製造方法。   The manufacturing method according to claim 1, wherein each of the first and second conductor layers is made of polycrystalline silicon. 第１転送ゲート電極の表面に形成する第１絶縁膜は、その厚さが第１及び第２転送ゲート電極間の第２絶縁膜の厚さの半分であることを特徴とする請求項１に記載の製造方法。 2. The first insulating film formed on the surface of the first transfer gate electrode is half the thickness of the second insulating film between the first and second transfer gate electrodes. The manufacturing method as described. 第１及び第２転送ゲート電極の表面の酸化は、酸化により第１及び第２転送ゲート電極の表面にそれぞれ形成される絶縁膜の厚さが、第１及び第２転送ゲート電極間の第２絶縁膜の厚さの半分となるように行われることを特徴とする請求項１に記載の製造方法。 The surface of the first and second transfer gate electrodes is oxidized by the thickness of the insulating film formed on the surfaces of the first and second transfer gate electrodes by the oxidation, between the first and second transfer gate electrodes . The manufacturing method according to claim 1, wherein the manufacturing method is performed so as to be half the thickness of the insulating film. 第１導電体層のパターニングは、パターニング後のテーパー角度が８０〜９０度となるように行われることを特徴とする請求項１に記載の製造方法。   The manufacturing method according to claim 1, wherein the patterning of the first conductor layer is performed so that a taper angle after patterning is 80 to 90 degrees.
JP2004314377A 2004-10-28 2004-10-28 Method for manufacturing solid-state imaging device Expired - Fee Related JP4680568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004314377A JP4680568B2 (en) 2004-10-28 2004-10-28 Method for manufacturing solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004314377A JP4680568B2 (en) 2004-10-28 2004-10-28 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2006128396A JP2006128396A (en) 2006-05-18
JP4680568B2 true JP4680568B2 (en) 2011-05-11

Family

ID=36722776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004314377A Expired - Fee Related JP4680568B2 (en) 2004-10-28 2004-10-28 Method for manufacturing solid-state imaging device

Country Status (1)

Country Link
JP (1) JP4680568B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04279037A (en) * 1991-03-07 1992-10-05 Toshiba Corp Manufacture of solid image pick-up element
JPH06112231A (en) * 1992-09-28 1994-04-22 Sony Corp Charge transfer element and its manufacture
JPH08204173A (en) * 1995-01-25 1996-08-09 Sony Corp Manufacture of charge transfer device
JPH08236751A (en) * 1995-01-23 1996-09-13 Eastman Kodak Co Manufacture of restricted flat charge-coupled-device having end-arrangement in-plant and interconnecting electrodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04279037A (en) * 1991-03-07 1992-10-05 Toshiba Corp Manufacture of solid image pick-up element
JPH06112231A (en) * 1992-09-28 1994-04-22 Sony Corp Charge transfer element and its manufacture
JPH08236751A (en) * 1995-01-23 1996-09-13 Eastman Kodak Co Manufacture of restricted flat charge-coupled-device having end-arrangement in-plant and interconnecting electrodes
JPH08204173A (en) * 1995-01-25 1996-08-09 Sony Corp Manufacture of charge transfer device

Also Published As

Publication number Publication date
JP2006128396A (en) 2006-05-18

Similar Documents

Publication Publication Date Title
US7772017B2 (en) Method of producing a solid state imaging device including using a metal oxide etching stopper
TWI389249B (en) Semiconductor device and manufacturing method thereof
JP2005026658A (en) Method of fabricating flash memory element
JP2001358214A (en) Semiconductor device and its manufacturing method
JP4751232B2 (en) Nonvolatile semiconductor memory device
TW201030893A (en) Method for forming isolation layer and method for fabricating nonvolatile memory device using the same
KR100905138B1 (en) Semiconductor device
JP4680568B2 (en) Method for manufacturing solid-state imaging device
US20070034869A1 (en) Solid-state imaging device and method for producing the same
JP2005340844A (en) Manufacturing method of semiconductor device
JP4079830B2 (en) Manufacturing method of semiconductor device
JP2004288975A (en) Charge coupled device and its manufacturing method
JPH0645614A (en) Manufacture of read-only semiconductor memory
JP2009094106A (en) Method of manufacturing semiconductor apparatus
JP2003332554A (en) Method for manufacturing solid-state image pickup device
TWI802217B (en) Semiconductor devices and methods of manufacture
JP3649396B2 (en) Method for manufacturing charge coupled device
TWI413215B (en) Method for fabricating a semiconductor device
JP2005072597A (en) Method for manufacturing self-aligned ferroelectric gate transistor using buffer layer with large etching selectivity
JPH0669152A (en) Semiconductor device and fabrication thereof
JPS62114262A (en) Manufacture of mos semiconductor device
TW200826242A (en) Manufacturing method of non-volatile memory
JP2006344784A (en) Method of manufacturing semiconductor apparatus and semiconductor apparatus
JP2006278731A (en) Method for manufacturing solid state imaging device
KR20070071066A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees