JP4680495B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4680495B2 JP4680495B2 JP2003410278A JP2003410278A JP4680495B2 JP 4680495 B2 JP4680495 B2 JP 4680495B2 JP 2003410278 A JP2003410278 A JP 2003410278A JP 2003410278 A JP2003410278 A JP 2003410278A JP 4680495 B2 JP4680495 B2 JP 4680495B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- collector
- conductivity type
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 131
- 210000000746 body region Anatomy 0.000 claims description 55
- 239000000969 carrier Substances 0.000 claims description 32
- 108091006149 Electron carriers Proteins 0.000 description 19
- 239000012535 impurity Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、トレンチゲート電極によって通電電流をオン・オフする半導体装置に関し、特にラッチアップ現象の発生を抑制してオン耐量を向上させる技術に関する。 The present invention relates to a semiconductor device in which an energization current is turned on / off by a trench gate electrode, and more particularly to a technique for suppressing the occurrence of a latch-up phenomenon and improving on-resistance.
バイポーラトランジスタの表面部にMOS構造を形成したIGBT(Insulated Gate Bipolar Transistor)が知られている。この種の半導体装置の一例を図11に示す。
従来のIGBT4は、コレクタ電極Cに接するp+型のコレクタ領域322と、コレクタ領域322に接するとともにそのコレクタ領域322によってコレクタ電極Cから隔てられているn+型のバッファ領域324と、バッファ領域324に接するとともにそのバッファ領域324によってコレクタ領域322から隔てられているn−型のドリフト領域326と、ドリフト領域326に接するとともにそのドリフト領域326によってバッファ領域324から隔てられているp−型のボディ領域328と、ボディ領域328に接するとともにそのボディ領域328によってドリフト領域326から隔てられているn+型のエミッタ領域334と、ボディ領域328と接するp+型のコンタクト領域336を備えている。エミッタ領域334とコンタクト領域336は、エミッタ電極Eと接触している。エミッタ領域334とドリフト領域326を隔てているボディ領域328を貫通してドリフト領域326に達するトレンチが形成されており、そのトレンチの壁面はゲート酸化膜333で覆われ、その内側にトレンチゲート電極332が埋め込まれている。トレンチゲート電極332は、ゲート絶縁膜333を介して、エミッタ領域334とドリフト領域326を隔てているボディ領域328に対向している。エミッタ領域334はソース領域と称されることもあり、ボディ領域328はベース領域と称されることもある。上記では、バッファ領域324とドリフト領域326に区別して説明しているが、同一導電型であり、ドリフト領域と総称することもできる。
There is known an IGBT (Insulated Gate Bipolar Transistor) in which a MOS structure is formed on the surface of a bipolar transistor. An example of this type of semiconductor device is shown in FIG.
The
エミッタ電極Eを接地し、コレクタ電極Cに正電圧を印加し、トレンチゲート電極332に正電圧を印加すると、ボディ領域328のうちトレンチゲート電極332と対向する箇所がn型に反転する。すると電子キャリアがエミッタ領域334からn型に反転した箇所を通過してドリフト領域326へと注入される。ドリフト領域326に注入された電子キャリアは、そのドリフト領域326内で拡散してコレクタ電極C側へ向かって流れる(図11の矢印327参照)。コレクタ電極C側へ向かって流れる電子キャリアはバッファ領域324内に蓄積する。バッファ領域324内に電子キャリアが蓄積すると、バッファ領域324とコレクタ領域322の接触電位差が低下し、コレクタ領域322からバッファ領域324へ正孔キャリアが供給され、さらにはドリフト領域326へ供給される。これによりバッファ領域324及びドリフト領域326に伝導度変調が起こり、低いオン電圧を実現する。
ドリフト領域326へ供給された正孔キャリアは、ボディ領域328とコンタクト領域336を通過してエミッタ電極Eへと排出される。
When the emitter electrode E is grounded, a positive voltage is applied to the collector electrode C, and a positive voltage is applied to the
The hole carriers supplied to the
この種のIGBT4の一般的な出力特性が図12のカーブ10に示されおり、横軸がエミッタ・コレクタ間電圧であり、縦軸がコレクタ電流である。
カーブ10に示すように、エミッタ・コレクタ間電圧が増加するに伴い、コレクタ電流は増加する。エミッタ・コレクタ間電圧がV1を超えるとコレクタ電流はそれ以上増加することなく飽和する。通常は、電流が飽和するエミッタ・コレクタ電圧V1よりも低い電圧域でIGBT4を用いる。
しかしながら、IGBT4の動作環境によっては、例えば負荷短絡時などに、エミッタ・コレクタ間に高い電圧が印加される場合がある。図12で電圧V2に示すよりも高い電圧がIGBT4に印加されると、カーブ10に示すように、コレクタ電流が急激に増加してしまう。コレクタ電流が急激に増加してしまう現象はラッチアップ現象と呼ばれており、ボディ領域328に多量の正孔キャリアが流入することによってボディ領域328の電位が持ち上がり、エミッタ領域334とボディ領域328のpn接合が順バイアスされるために発生する現象である。ラッチアップ現象が発生すると、エミッタ領域334とボディ領域328とドリフト領域326のnpnからなるバイポーラトランジスタ構造がオン状態となり、トレンチゲート電極332のオン・オフでIGBT4を制御することが不可能となり、IGBT4が破壊されてしまう。IGBT4が破壊されるエミッタ・コレクタ間電圧V2をラッチアップ耐量と称する。
A general output characteristic of this type of IGBT 4 is shown in a
As shown by
However, depending on the operating environment of the
特許文献1には、エミッタ領域(文献ではソース領域と説明している)の形状を工夫し、ボディ領域(文献ではベース領域と説明している)とエミッタ電極(文献ではソース・ベース電極と説明している)の導通面積を十分に確保することによって、ラッチアップ現象の発生を抑制する技術が紹介されている。
エミッタ領域の形状を工夫することによってボディ領域とエミッタ電極の導通面積を確保する方式は、半導体装置の微細化になじまず、微細化を進めると、ラッチアップ現象の発生を抑制することが難しくなる。
本発明者らは、エミッタ電極とボディ領域を接続するコンタクト領域336に着目し、そのコンタクト領域をうまく活用すると、ラッチアップ現象の発生を抑制できることを見出した。この方式は、半導体装置の微細化によく適合し、微細化を進めてもラッチアップ現象の発生を抑制しつづけることができる。
The method of ensuring the conduction area between the body region and the emitter electrode by devising the shape of the emitter region does not adapt to the miniaturization of the semiconductor device, and if the miniaturization is advanced, it becomes difficult to suppress the occurrence of the latch-up phenomenon. .
The inventors focused on the
本発明に係る半導体装置は、コレクタ電極と、コレクタ電極に接する第1導電型のコレクタ領域と、コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域(これはバッファ領域と狭義のドリフト領域で構成されていてもよい)と、ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、エミッタ領域と接するエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備えている。
本発明の半導体装置は、トレンチゲート電極にオン電圧が印加された時に、キャリアがドリフト領域を通過する。キャリアはドリフト領域の全域を通過するのではなく、その一部を通過する。以下では、キャリアが通過するドリフト領域中の部分領域をキャリア通過領域という。ここでは、キャリアの通過量が実効的に無視できない範囲をキャリア通過領域といい、それを狭めるとオン電圧が上昇する部分をいう。キャリアが通過してしていないとはいえないが、その通過量が微小であってオン電圧に実際的には影響しない領域までをもキャリア通過領域というものではない。
本発明の半導体装置の一つの特徴は、エミッタ電極に接するとともにボディ領域を貫通してドリフト領域に達する第1導電型半導体領域を備えていることである。特に、その第1導電型半導体領域が、キャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時に第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層がキャリア通過領域に侵入する位置関係で配置されていることを特徴とする。
キャリア通過領域の外部とは、実効的なキャリア通過領域として機能しないドリフト領域のことをいう。上記の半導体装置では、半導体装置の出力特性(エミッタ・コレクタ電圧―コレクタ電流)の飽和電圧値における実効的なキャリア通過領域の外部に、ボディ領域を貫通して第1導電型半導体領域が伸びて形成されている。なお、実効的なキャリア通過領域と第1導電型半導体領域は、所定の距離を離れて形成されていてもよい。この位置関係で第1導電型半導体領域が形成されていると、第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層が、飽和電圧値以上の電圧が印加されたときにキャリア通過領域に侵入することができる。
第1導電型半導体領域は、エミッタ電極の電位に等しい電位に維持されるように用いられる。エミッタ電極を接地して用いる場合には、第1導電型半導体領域を接地して用いればよく、必ずしもエミッタ電極に接続しておく必要はない。第1導電型半導体領域をエミッタ電極に接続しておいてもよい。
A semiconductor device according to the present invention includes a collector electrode, a first conductivity type collector region in contact with the collector electrode, a second conductivity type drift region in contact with the collector region and separated from the collector electrode by the collector region (this) May be composed of a buffer region and a drift region in a narrow sense), a body region of a first conductivity type in contact with the drift region and separated from the collector region by the drift region, and in contact with the body region and its body A second conductivity type emitter region separated from the drift region by the region, an emitter electrode in contact with the emitter region, and a trench gate facing the body region separating the emitter region and the drift region via a gate insulating film It has an electrode.
In the semiconductor device of the present invention, carriers pass through the drift region when an on-voltage is applied to the trench gate electrode. The carriers do not pass through the entire drift region, but pass through a part thereof. Hereinafter, a partial region in the drift region through which carriers pass is referred to as a carrier passage region. Here, a range in which the amount of carrier passage cannot be effectively ignored is referred to as a carrier passage region, and a portion where the on-voltage increases when the carrier passage region is narrowed. Although it cannot be said that the carrier has not passed, even the region where the passing amount is minute and does not actually affect the ON voltage is not the carrier passing region.
One feature of the semiconductor device of the present invention is that it includes a first conductivity type semiconductor region that contacts the emitter electrode and reaches the drift region through the body region. In particular, the first conductivity type semiconductor region is located outside the carrier passage region, and when the emitter-collector voltage increases, a depletion layer extending from the pn junction interface between the first conductivity type semiconductor region and the drift region is present in the carrier passage region. It is arrange | positioned by the positional relationship which penetrate | invades.
The outside of the carrier passage region refers to a drift region that does not function as an effective carrier passage region. In the above semiconductor device, the first conductivity type semiconductor region extends through the body region outside the effective carrier passage region at the saturation voltage value of the output characteristics (emitter-collector voltage-collector current) of the semiconductor device. Is formed. The effective carrier passage region and the first conductivity type semiconductor region may be formed at a predetermined distance. When the first conductivity type semiconductor region is formed in this positional relationship, the depletion layer extending from the pn junction interface between the first conductivity type semiconductor region and the drift region passes through the carrier when a voltage equal to or higher than the saturation voltage value is applied. Can invade the area.
The first conductivity type semiconductor region is used so as to be maintained at a potential equal to the potential of the emitter electrode. When the emitter electrode is used while being grounded, the first conductivity type semiconductor region may be used while being grounded, and it is not always necessary to connect to the emitter electrode. The first conductivity type semiconductor region may be connected to the emitter electrode.
エミッタ・コレクタ間電圧が増加した時に第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層がキャリア通過領域に侵入する位置関係で第1導電型半導体領域が配置されていると、エミッタ・コレクタ間電圧が増加するにつれて(ここでいう増加とは、飽和電圧値以上の電圧領域において増加する場合をいう)実効的なキャリア通過領域が縮小され、コレクタ電流が制約される。その一方において、第1導電型半導体領域自体はキャリア通過領域の外部に位置しているために、エミッタ・コレクタ間電圧が低い場合には、実効的なキャリア通過領域が充分に確保されて低いオン電圧を実現することができる。
図1に、従来の半導体装置の出力特性(カーブ10であり、図12のそれに等しい)と本発明の半導体装置の出力特性(カーブ11)を対比して示す。
第1導電型半導体領域自体はキャリア通過領域の外部に位置しているために、エミッタ・コレクタ間電圧が低い場合(電圧V1(飽和電圧値)以下の場合)には、実効的なキャリア通過領域が充分に確保され、低いオン電圧を実現する。第1導電型半導体領域は、コレクタ電流が流れることに影響を及ぼさない。
エミッタ・コレクタ間に高い電圧が印加されると(電圧V1(飽和電圧値)以上の場合)、第1導電型半導体領域とドリフト領域の接合界面から空乏層が広がってキャリア通過領域に侵入し、実効的なキャリア通過領域を縮小させる。このために、キャリア通過領域を通過して注入される多数キャリアが減少し、ひいては少数キャリアも減少する。コレクタ電流の飽和値が小さくなる。コレクタ電流の飽和値は、エミッタ・コレクタ間電圧の増加に対して減少する。ボディ領域に流入する少数キャリアの量が減少すれば、寄生バイポーラがオン状態となることが抑制される。エミッタ・コレクタ間に高い電圧が印加されたときにキャリア通過領域に侵入するように空乏層が広がる位置関係で第1導電型半導体領域が配置されていると、エミッタ・コレクタ間電圧が増加するにつれて実効的なキャリア通過領域が縮小し、ボディ領域に流入する少数キャリアの量が減少し、寄生バイポーラがオン状態となることが抑制され、半導体装置のラッチアップ耐量が向上する。
なお、特開2001−144293号公報には、ボディ領域を貫通しドリフト領域に達するボディコンタクト領域を有する半導体装置が開示されている。この半導体装置では、エミッタ・コレクタ間に高い電圧が印加されてボディコンタクト領域とドリフト領域の界面から空乏層が広がってもキャリア通過領域に侵入するまでは広がらないために、ラッチアップ耐量が向上作用は得られない。
When the first conductivity type semiconductor region is arranged in such a positional relationship that a depletion layer extending from the pn junction interface between the first conductivity type semiconductor region and the drift region enters the carrier passage region when the emitter-collector voltage increases, the emitter As the collector-to-collector voltage increases (the increase here refers to an increase in the voltage region above the saturation voltage value), the effective carrier passage region is reduced, and the collector current is restricted. On the other hand, since the first conductivity type semiconductor region itself is located outside the carrier passage region, when the emitter-collector voltage is low, an effective carrier passage region is sufficiently secured and the on-state is low. Voltage can be realized.
FIG. 1 shows a comparison between output characteristics of a conventional semiconductor device (
Since the first conductivity type semiconductor region itself is located outside the carrier passage region, when the emitter-collector voltage is low (when the voltage is V1 (saturation voltage value or less)), the effective carrier passage region. Is sufficiently secured to achieve a low on-voltage. The first conductivity type semiconductor region does not affect the collector current flowing.
When a high voltage is applied between the emitter and collector (when the voltage is V1 (saturation voltage value) or higher), the depletion layer spreads from the junction interface between the first conductivity type semiconductor region and the drift region, and enters the carrier passage region, The effective carrier passage area is reduced. For this reason, the majority carriers injected through the carrier passage region are reduced, and consequently the minority carriers are also reduced. The collector current saturation value becomes smaller. The saturation value of the collector current decreases with increasing emitter-collector voltage. If the amount of minority carriers flowing into the body region is reduced, the parasitic bipolar is prevented from being turned on. When the first conductivity type semiconductor region is arranged in such a positional relationship that the depletion layer spreads so as to enter the carrier passage region when a high voltage is applied between the emitter and the collector, the emitter-collector voltage increases as the voltage increases. The effective carrier passage region is reduced, the amount of minority carriers flowing into the body region is reduced, the parasitic bipolar is turned on, and the latch-up resistance of the semiconductor device is improved.
Japanese Patent Application Laid-Open No. 2001-144293 discloses a semiconductor device having a body contact region that penetrates the body region and reaches the drift region. In this semiconductor device, even if a depletion layer spreads from the interface between the body contact region and the drift region when a high voltage is applied between the emitter and the collector, it does not spread until it enters the carrier passage region, so that the latch-up resistance is improved. Cannot be obtained.
本発明に係る半導体装置のエミッタ電極を接地し、コレクタ電極に正電圧を印加し、トレンチゲート電極にオン電圧を印加すると(オン状態)、トレンチゲート電極に対向するボディ領域に反転層が形成され、この反転層に沿ってエミッタ電極から多数キャリアがドリフト領域へ注入される。多数キャリアが反転層に沿って流れる間は、反転層の幅内に沿って流れ、多数キャリアがドリフト領域に達すると、そのドリフト領域内で拡散し、コレクタ電極側に向かって流れていく。この多数キャリアが流れるキャリア通過領域の外側に第1導電型半導体領域が形成されている。エミッタ・コレクタ間に印加されている電圧によって、第1導電型半導体領域と第2導電型ドリフト領域の接合界面から空乏層が広がる。エミッタ・コレクタ間に印加される電圧が大きくなるほど空乏層が大きく広がり、キャリア通過領域に浸入して、多数キャリアが流れる領域を収縮させる。
上記半導体装置では、ドリフト領域内を流れる多数キャリアの通過領域を、空乏層によって自己的に調整する。具体的には、エミッタ・コレクタ間電圧が大きいときは、大きく広がる空乏層によって多数キャリアの通過領域を狭くし、一方、印加される電圧が小さいときは空乏層の広がりが小さいために、多数キャリアの通過領域が広く確保される。したがって、図1中のカーブ11に示すように、エミッタ・コレクタ間電圧が小さいときは、多数キャリアの通過領域が広く確保されているために、オン抵抗あるいはオン電圧が従来構造に比して増大することはない。一方で、負荷短絡時などに高いエミッタ・コレクタ間電圧が印加された場合には、第1導電型半導体領域と第2導電型ドリフト領域のpn接合界面から広がる空乏層によって多数キャリアの通過領域が狭くなり、飽和電流値が従来構造に比して小さくなる。この結果、エミッタ領域とボディ領域とドリフト領域からなる寄生バイポーラがオン状態となることを抑制する。ラッチアップ現象の発生が抑制され、ラッチアップ耐量が向上する。
When the emitter electrode of the semiconductor device according to the present invention is grounded, a positive voltage is applied to the collector electrode, and an on-voltage is applied to the trench gate electrode (on state), an inversion layer is formed in the body region facing the trench gate electrode. Major carriers are injected from the emitter electrode into the drift region along the inversion layer. While majority carriers flow along the inversion layer, they flow along the width of the inversion layer, and when the majority carriers reach the drift region, they diffuse in the drift region and flow toward the collector electrode. A first conductivity type semiconductor region is formed outside the carrier passage region where the majority carriers flow. The depletion layer spreads from the junction interface between the first conductivity type semiconductor region and the second conductivity type drift region by the voltage applied between the emitter and the collector. As the voltage applied between the emitter and the collector increases, the depletion layer expands and enters the carrier passage region to contract the region where majority carriers flow.
In the semiconductor device, the pass region of majority carriers flowing in the drift region is adjusted by the depletion layer. Specifically, when the emitter-collector voltage is large, the majority carrier passing region is narrowed by a widening depletion layer, while when the applied voltage is small, the depletion layer spread is small. Wide passage area is secured. Therefore, as shown by the
本発明に係る半導体装置を具現化するには、第1導電型半導体領域と第2導電型ドリフト領域のpn接合界面から広がる空乏層が、ドリフト領域中のキャリア通過領域に浸入するように伸びることが必要となる。空乏層がキャリア通過領域に浸入するように伸びる位置に、第1導電型半導体領域が形成されていることが重要である。
このためには、第1導電型半導体領域がエミッタ領域と接していてもよい。第1導電型半導体領域がエミッタ領域と隣接して形成されていてもよいし、あるいは第1導電型半導体領域がエミッタ領域を囲繞するように形成されていてもよい。
多数キャリアはエミッタ領域から注入され、トレンチゲート電極に沿って形成される反転層を流れ、ドリフト領域へと注入される。第1導電型半導体領域がエミッタ領域と接触する位置に形成されていると、第1導電型半導体領域と第2導電型ドリフト領域のpn接合界面から広がる空乏層がドリフト領域中の多数キャリアの通過領域に浸入し、多数キャリアの通過領域を狭める。
また、本発明に係る半導体装置では、第1導電型半導体領域内に、第2導電型のキャリア蓄積層が配置されている。このキャリア蓄積層の形状や位置には特に制限はなく、例えば第1導電型半導体領域内の膜厚方向に対して離反して複数個形成されていてもよい。要は第1導電型半導体領域内に分散配置されていればよい。
本発明に係る半導体装置では、コレクタ領域からドリフト領域へと注入された少数キャリアが、第1導電型半導体領域を通過して排出される。この第1導電型半導体領域内に、高抵抗のキャリア蓄積層が分散配置されていると、コレクタ領域から注入された少数キャリアが、この第1導電型半導体領域を通過して素早く排出されるのを抑制する。したがって、エミッタ・コレクタ間の少数キャリアの密度が大きくなり、ひいてはオン抵抗あるいはオン電圧を低減することができる。即ち、図2中のカーブ12aに示すように、従来構造に比してオン抵抗あるいはオン電圧が低減され、さらにラッチアップ耐量が大きい半導体装置を実現することができる(屈曲点12bの位置参照)。なお、図2中の破線10は図12中の従来の半導体装置である。
In order to realize the semiconductor device according to the present invention, a depletion layer extending from the pn junction interface between the first conductivity type semiconductor region and the second conductivity type drift region extends so as to enter the carrier passage region in the drift region. Is required. It is important that the first conductivity type semiconductor region is formed at a position where the depletion layer extends so as to enter the carrier passage region.
For this purpose, the first conductivity type semiconductor region may be in contact with the emitter region . The first conductivity type semiconductor region may be formed adjacent to the emitter region, or the first conductivity type semiconductor region may be formed so as to surround the emitter region.
Majority carriers are injected from the emitter region, flow through the inversion layer formed along the trench gate electrode, and are injected into the drift region. When the first conductivity type semiconductor region is formed at a position in contact with the emitter region, a depletion layer extending from the pn junction interface between the first conductivity type semiconductor region and the second conductivity type drift region passes through majority carriers in the drift region. It penetrates into the region and narrows the majority carrier passage region.
In the semiconductor device according to the present invention, the second conductivity type carrier accumulation layer is disposed in the first conductivity type semiconductor region. The shape and position of the carrier storage layer are not particularly limited, and for example, a plurality of carrier storage layers may be formed apart from the film thickness direction in the first conductivity type semiconductor region. In short, it is only necessary to be distributed in the first conductive semiconductor region.
In the semiconductor device according to the present invention, minority carriers injected from the collector region to the drift region pass through the first conductivity type semiconductor region and are discharged. If high-resistance carrier storage layers are dispersedly arranged in the first conductivity type semiconductor region, minority carriers injected from the collector region are quickly discharged through the first conductivity type semiconductor region. Suppress. Therefore, the density of minority carriers between the emitter and the collector is increased, so that the on-resistance or the on-voltage can be reduced. That is, as shown by a
第1導電型半導体領域がトレンチゲート電極の長手方向と直交する方向に伸びていることが好ましい。
第1導電型半導体領域が上記の方向に伸びて形成されていると、トレンチゲート電極に沿ってエミッタ領域からドリフト領域方向へと形成されている反転層に対して、その両脇に第1導電半導体型領域が形成されることになる。したがって、その反転層から、ドリフト領域に注入された多数キャリアのうち、トレンチゲート電極の長手方向に拡散してドリフト領域を流れるキャリア通過領域が、第1導電型半導体領域と第2導電型のドリフト領域のpn接合界面から広がる空乏層と確実に重なる。多数キャリアのキャリア通過領域を制限することができ、高いエミッタ・コレクタ間電圧が印加された場合に、コレクタ電流の飽和値を減少させることができる。
It is preferable that the first conductivity type semiconductor region extends in a direction orthogonal to the longitudinal direction of the trench gate electrode.
When the first conductivity type semiconductor region is formed extending in the above direction, the first conductivity type is formed on both sides of the inversion layer formed from the emitter region toward the drift region along the trench gate electrode. A semiconductor type region is formed. Therefore, among the majority carriers injected from the inversion layer into the drift region, the carrier passing region that diffuses in the longitudinal direction of the trench gate electrode and flows through the drift region is the drift between the first conductivity type semiconductor region and the second conductivity type. It surely overlaps with the depletion layer extending from the pn junction interface in the region. The carrier passing region of majority carriers can be limited, and the saturation value of the collector current can be reduced when a high emitter-collector voltage is applied.
この種の半導体装置において、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流の飽和値を減少させるという技術思想は存在しなかった。また、そのような技術思想がこの種の半導体装置のラッチアップ耐量に有効であるという知見も存在しなかった。
本発明は上記の具現化された半導体装置を提供するのと同時に、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流の飽和値を低減させてラッチアップ現象を抑制するという新たな方法を実現したとも言える。
即ち、本発明では、コレクタ電極と、コレクタ電極に接する第1導電型のコレクタ領域と、コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、エミッタ領域と接するエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備える半導体装置において、ドリフト領域中のエミッタ領域下方領域外に第1導電型半導体領域を設け、その第1導電型半導体領域にエミッタ電極の電位を加えることによって、その第1導電型半導体領域とドリフト領域の接合界面から空乏層を広げてドリフト領域中に形成されるキャリア通過領域を縮小させることによって、エミッタ・コレクタ間電圧の増加に抗してコレクタ電流の飽和値を減少させる方法を提供する。
In this type of semiconductor device, there has been no technical idea of reducing the saturation value of the collector current with respect to the increase in the emitter-collector voltage. Further, there has been no knowledge that such a technical idea is effective for the latch-up resistance of this type of semiconductor device.
The present invention provides a semiconductor device embodied as described above, and at the same time realizes a new method of suppressing the latch-up phenomenon by reducing the saturation value of the collector current against the increase of the emitter-collector voltage. I can say that.
That is, in the present invention, a collector electrode, a first conductivity type collector region in contact with the collector electrode, a second conductivity type drift region in contact with the collector region and separated from the collector electrode by the collector region, and a drift region A first conductivity type body region that is in contact with the collector region and separated from the collector region by the drift region; a second conductivity type emitter region that is in contact with the body region and is separated from the drift region by the body region; And a trench gate electrode facing a body region that separates the emitter region from the drift region with a gate insulating film interposed therebetween, wherein the first conductive material is formed outside the region below the emitter region in the drift region. Type semiconductor region, and the first conductive type semiconductor region is energized. By applying a potential of the emitter electrode, the depletion layer is expanded from the junction interface between the first conductivity type semiconductor region and the drift region, and the carrier passage region formed in the drift region is reduced, whereby the emitter-collector voltage is reduced. A method of reducing the saturation value of the collector current against an increase in the current is provided.
本発明によれば、第1導電型領域とドリフト領域のpn接合界面から広がる空乏層によって多数キャリアのキャリア通過経路を自己的に調整することで、ラッチアップ耐量を向上することができる。 According to the present invention, it is possible to improve the latch-up resistance by adjusting the carrier passage path of majority carriers by the depletion layer spreading from the pn junction interface between the first conductivity type region and the drift region.
最初に実施例の主要な特徴を列記する。
(第1実施形態) コレクタ電極と、そのコレクタ電極上に形成されたp型のコレクタ領域と、そのコレクタ領域上に形成されたn型のドリフト領域と、そのドリフト領域上に形成されたp型のボディ領域と、そのボディ領域内に選択的に形成されたn型のエミッタ領域と、ボディ領域とドリフト領域を隔てるボディ領域に対してゲート絶縁膜を介して対向しているトレンチゲート電極とを備えた半導体装置において、ボディ領域を貫通して、ドリフト領域にまで達するp型の半導体領域が形成されている。エミッタ領域とp型半導体領域はエミッタ電極に接続している。エミッタ領域から注入される電子キャリアは、トレンチゲート電極に対向するp型半導体領域に形成されるn型の反転層を経由してドリフト領域へ注入され、そのドリフト領域内をコレクタ電極へと向かって流れる。この多数キャリアの大部分が流れる領域をキャリア通過領域という。このキャリア通過領域の周辺にp型半導体領域が形成されている。このp型半導体領域とn型のドリフト領域のpn接合界面から広がる空乏層が、ドリフト領域内のキャリア通過領域を狭める。
(第2実施形態)p型半導体領域のエミッタ・コレクタ電極間方向の膜厚は、トレンチゲート電極のエミッタ・コレクタ電極間方向の膜厚よりも大きい。
First, the main features of the embodiment are listed.
First Embodiment A collector electrode, a p-type collector region formed on the collector electrode, an n-type drift region formed on the collector region, and a p-type formed on the drift region A body region, an n-type emitter region selectively formed in the body region, and a trench gate electrode facing the body region separating the drift region from the body region via a gate insulating film In the semiconductor device provided, a p-type semiconductor region that penetrates the body region and reaches the drift region is formed. The emitter region and the p-type semiconductor region are connected to the emitter electrode. Electron carriers injected from the emitter region are injected into the drift region via the n-type inversion layer formed in the p-type semiconductor region facing the trench gate electrode, and the inside of the drift region toward the collector electrode Flowing. A region where most of the majority carriers flow is called a carrier passage region. A p-type semiconductor region is formed around the carrier passage region. The depletion layer extending from the pn junction interface between the p-type semiconductor region and the n-type drift region narrows the carrier passage region in the drift region.
Second Embodiment The thickness of the p-type semiconductor region in the direction between the emitter and collector electrodes is larger than the thickness of the trench gate electrode in the direction between the emitter and collector electrodes.
以下、図面を参照して各実施例を詳細に説明する。 Hereinafter, each embodiment will be described in detail with reference to the drawings.
(第1実施例) 図3は、第1実施例の半導体装置の要部斜視図を示している。
アルミニウム等からなるコレクタ電極C上にp+型の不純物を含有するシリコン単結晶のコレクタ領域22が形成されている。そのコレクタ領域22上にはn+型の不純物を含有するバッファ領域24が形成されている。そのバッファ領域24上にはn−型の不純物を含有するドリフト領域26が形成されている。ドリフト領域26上にはp+型の不純物を含有するボディ領域28が形成されている。ボディ領域36内には選択的にn+型の不純物を含有するエミッタ領域34が形成されている。
エミッタ領域34とドリフト領域26を隔てているボディ領域28を貫通してドリフト領域26に達し、そのボディ領域28にゲート絶縁膜33を介して対向しているトレンチゲート電極32が形成されている。ゲート絶縁膜33は酸化シリコンで形成され、トレンチゲート電極32はポリシリコンで形成されている。エミッタ領域34は、トレンチゲート電極32の長手方向に沿って断続的に形成されている。
このボディ領域28を貫通してドリフト領域26まで達するp+型のp型半導体領域36がトレンチゲート電極32に直交する方向に伸びて形成されている。p型半導体領域36はエミッタ領域34が形成されていない部分に形成され、エミッタ領域34と接触して形成されている。p型半導体領域36のエミッタ・コレクタ電極間方向(紙面上下)の膜厚は、トレンチゲート電極32のエミッタ・コレクタ電極間方向の膜厚よりも大きい。
エミッタ領域34とp型半導体領域36は、エミッタ電極Eに接触している。
First Embodiment FIG. 3 is a perspective view showing a main part of a semiconductor device according to a first embodiment.
A
A
A p + -type p-
The
図4は、半導体装置1の平面図であり、図中III−III矢視断面図に対応するのが図3の要部斜視図の正面である。
図4に示すように、p型半導体領域36はトレンチゲート電極32の長手方向に直交する方向に伸びて形成され、またエミッタ領域34の両端(トレンチゲート電極32の長手方向の端部)に隣接している。
FIG. 4 is a plan view of the
As shown in FIG. 4, the p-
図4のV−V矢視断面図が図5に示されており、図5を用いて半導体装置1の動作を説明する。
図5には図示されないエミッタ電極Eを接地し、コレクタ電極Cに正電圧を印加し、図示されないトレンチゲート電極32に正電圧を印加すると、ボディ領域28のうちトレンチゲート電極32と対向する箇所がn型に反転される。半導体装置1のp型半導体領域36は、不純物濃度が高いために反転しない。したがって、エミッタ領域34から注入された電子キャリアは、図5に示すように、n型に反転した箇所のうちボディ領域28側をトレンチゲート電極32に沿って通過し、ドリフト領域26へと注入される。注入された電子キャリアは、ドリフト領域26をコレクタ電極Cへ向かって拡散して流れる(図示27を参照)。
ドリフト領域に注入された電子キャリアに呼応して、コレクタ領域22からバッファ領域24とドリフト領域26へ正孔キャリアが注入される。これによりバッファ領域24及びドリフト層26に伝導度変調が起こり、低いオン電圧を実現する。
A cross-sectional view taken along line VV in FIG. 4 is shown in FIG. 5, and the operation of the
When the emitter electrode E (not shown in FIG. 5) is grounded, a positive voltage is applied to the collector electrode C, and a positive voltage is applied to the trench gate electrode 32 (not shown), the portion of the
In response to the electron carriers injected into the drift region, hole carriers are injected from the
図6には、半導体装置1に負荷短絡時などに高いエミッタ・コレクタ間電圧が印加された場合の、エミッタ領域34から注入される電子キャリアの流れと、p型半導体領域36とドリフト領域26のpn接合界面から広がる空乏層36aの領域が模式的に図示されている。電子キャリアの流れが矢印で表示され、空乏層の領域は図中破線で示されている。
高いエミッタ・コレクタ間電圧が印加されると、p型半導体領域36とドリフト領域26のpn接合界面からは空乏層36aが広がる。電子キャリアはこの空乏層36aを避けて流れるため、ドリフト領域26に注入された電子キャリアは、空乏層36aによって狭められた導通経路を流れていることが分かる(図示27を参照)。即ち、空乏層36aがキャリア通過領域を狭める。
この空乏層36aは印加されるエミッタ・コレクタ間電圧が大きいほど広がって形成されるために、オン抵抗が上昇し、ひいては飽和電流値が低減される。
電子キャリアの注入量が減少すれば、それに呼応して注入される正孔キャリアの量も減少するために、ラッチアップ現象を抑制することができる。したがってラッチアップ耐量が向上する。
FIG. 6 shows the flow of electron carriers injected from the
When a high emitter-collector voltage is applied, the
Since the
If the amount of injected electron carriers is reduced, the amount of hole carriers injected in response thereto is also reduced, so that the latch-up phenomenon can be suppressed. Therefore, the latch-up resistance is improved.
図7には第1実施例の半導体装置1の変形例が例示されている。なお、略同一構造の構成要素には、同一番号を付して説明を省略する。
半導体装置1ではp型半導体領域36がエミッタ領域34の両端に隣接して形成されていたが、本変形例ではp型半導体領域36がエミッタ領域34を囲繞して接している。この場合でも、図示されないエミッタ電極Eを接地し、コレクタ電極Cに正電圧を印加し、トレンチゲート電極32に正電圧を印加すると、ボディ領域28のうちトレンチゲート電極32と対向する箇所がn型に反転される。p型半導体領域36のエミッタ・コレクタ電極間方向の膜厚が、トレンチゲート電極32のエミッタ・コレクタ電極間方向の膜厚よりも大きいので、エミッタ領域34から注入された電子キャリアは、ボディ領域28側の反転層を経由しドリフト領域28へ注入される。
高いエミッタ・コレクタ間電圧が印加されると、p型半導体領域36とドリフト領域26のpn接合界面から広がる空乏層36aが、電子キャリアの導通経路を狭める(図示27を参照)。したがって、高いエミッタ・コレクタ間電圧が印加された場合には、電子キャリアの注入量が減少し、それに呼応して注入される正孔キャリアの量も減少するために、ラッチアップ現象を抑制することができる。
実施例1とその変形例から示唆されるように、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流を減少させるには、エミッタ領域34から注入される電子キャリアの導通経路の周辺にp型半導体領域が形成されていることが重要である。より具体的には、p型半導体領域36がエミッタ領域34と接する位置に形成されていることが重要である。
FIG. 7 illustrates a modification of the
In the
When a high emitter-collector voltage is applied, the
As suggested from the first embodiment and its modification, in order to reduce the collector current with respect to the increase in the emitter-collector voltage, the p-type is formed around the conduction path of the electron carriers injected from the
(第2実施例)図8は、第2実施例の半導体装置2の要部斜視図を示している。
第1実施例の半導体装置1と比較すると、p型半導体領域136がトレンチゲート電極132の長手方向に対して直交するのではなく、平行方向に伸びて形成されている。この場合でもp型半導体領域136はエミッタ領域133に接触して形成されている。
図9には半導体装置2の平面図が示されており、トレンチゲート電極132に対して平行方向に形成されているのが分かる。なお、図9中のVIII−VIII矢視断面図が図8の要部斜視図の正面に対応している。
(Second Embodiment) FIG. 8 is a perspective view showing a main part of a
Compared to the
FIG. 9 is a plan view of the
半導体装置2の場合であっても、p型半導体領域136とドリフト領域126のpn接合界面から広がる空乏層136aが電子キャリアの導通経路を狭くする(図示127を参照)。この場合、トレンチゲート電極126の長手方向に対して直交方向の方向成分(紙面左右)を持って拡散する電子キャリアの導通経路を抑制する。
エミッタ・コレクタ間電圧の増加に対してコレクタ電流の飽和値を低減することができるため、ラッチアップ現象を抑制し、ラッチアップ耐量を向上することができる。
Even in the case of the
Since the saturation value of the collector current can be reduced as the emitter-collector voltage increases, the latch-up phenomenon can be suppressed and the latch-up resistance can be improved.
(第3実施例)図10は第3実施例の半導体装置3の要部断面図であり、その基本的な構成は第1実施例の半導体装置1と同一である。第3実施例の半導体装置3は、第1実施例の半導体装置1のp型半導体領域236内にn型のキャリア蓄積層240が付加されている。キャリア蓄積層240はコレクタ領域222から注入される正孔キャリアが、p型半導体領域240を経由してエミッタ電極へと排出される場合に、キャリア蓄積層240によってその正孔キャリアを溜める機能を有する。正孔キャリアが留まることによって、キャリア密度が増大するためオン抵抗あるいはオン電圧を低減することができる。
(Third Embodiment) FIG. 10 is a cross-sectional view of an essential part of a
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
22:コレクタ領域
24:バッファ領域
26:ドリフト領域
28:ボディ領域
32:トレンチゲート電極
33:ゲート絶縁膜
34:エミッタ領域
36:p型半導体領域(第1導電型半導体領域)
22: collector region 24: buffer region 26: drift region 28: body region 32: trench gate electrode 33: gate insulating film 34: emitter region 36: p-type semiconductor region (first conductivity type semiconductor region)
Claims (3)
コレクタ電極に接する第1導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、
エミッタ電極に接するとともにボディ領域を貫通してドリフト領域に達する第1導電型半導体領域と、
第1導電型半導体領域内に配置されている第2導電型のキャリア蓄積層と、を備え、
前記第1導電型半導体領域は、トレンチゲート電極にオン電圧が印加された時にキャリアが通過するドリフト領域中のキャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時に第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層が前記キャリア通過領域に侵入する位置関係で配置されていることを特徴とする半導体装置。 A collector electrode;
A collector region of a first conductivity type in contact with the collector electrode;
A drift region of a second conductivity type in contact with the collector region and separated from the collector electrode by the collector region;
A body region of a first conductivity type in contact with the drift region and separated from the collector region by the drift region;
An emitter region of a second conductivity type in contact with the body region and separated from the drift region by the body region;
An emitter electrode in contact with the emitter region;
A trench gate electrode facing a body region separating the emitter region and the drift region through a gate insulating film;
A first conductivity type semiconductor region that contacts the emitter electrode and reaches the drift region through the body region ;
A second conductivity type carrier storage layer disposed in the first conductivity type semiconductor region ,
The first conductivity type semiconductor region is located outside the carrier passing region in the drift region through which carriers pass when an on-voltage is applied to the trench gate electrode, and the first conductivity type when the emitter-collector voltage increases. A semiconductor device, wherein a depletion layer extending from a pn junction interface between a semiconductor region and a drift region is arranged in a positional relationship to enter the carrier passage region.
コレクタ電極に接する第1導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、
エミッタ電極とエミッタ領域に接するとともにボディ領域を貫通してドリフト領域に達する第1導電型半導体領域と、
第1導電型半導体領域内に配置されている第2導電型のキャリア蓄積層と、を備えていることを特徴とする半導体装置。 A collector electrode;
A collector region of a first conductivity type in contact with the collector electrode;
A drift region of a second conductivity type in contact with the collector region and separated from the collector electrode by the collector region;
A body region of a first conductivity type in contact with the drift region and separated from the collector region by the drift region;
An emitter region of a second conductivity type in contact with the body region and separated from the drift region by the body region;
An emitter electrode in contact with the emitter region;
A trench gate electrode facing a body region separating the emitter region and the drift region through a gate insulating film;
A first conductivity type semiconductor region that contacts the emitter electrode and the emitter region and reaches the drift region through the body region ;
A semiconductor device comprising: a second conductivity type carrier storage layer disposed in the first conductivity type semiconductor region .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410278A JP4680495B2 (en) | 2003-12-09 | 2003-12-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410278A JP4680495B2 (en) | 2003-12-09 | 2003-12-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175062A JP2005175062A (en) | 2005-06-30 |
JP4680495B2 true JP4680495B2 (en) | 2011-05-11 |
Family
ID=34731405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003410278A Expired - Lifetime JP4680495B2 (en) | 2003-12-09 | 2003-12-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4680495B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071161A (en) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | Semiconductor element, and method of manufacturing the same |
JP5697569B2 (en) * | 2011-09-24 | 2015-04-08 | トヨタ自動車株式会社 | Semiconductor device |
JP2012124522A (en) * | 2012-02-20 | 2012-06-28 | Toshiba Corp | Semiconductor device |
JP6265619B2 (en) * | 2013-04-17 | 2018-01-24 | 三菱電機株式会社 | Power semiconductor device and manufacturing method thereof |
JP5808842B2 (en) * | 2014-06-18 | 2015-11-10 | ローム株式会社 | Semiconductor device |
JP7222180B2 (en) * | 2018-04-04 | 2023-02-15 | 富士電機株式会社 | semiconductor equipment |
JP7513554B2 (en) | 2021-03-11 | 2024-07-09 | 株式会社東芝 | Semiconductor Device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144293A (en) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2682088B2 (en) * | 1988-12-09 | 1997-11-26 | 株式会社明電舎 | Field effect transistor and method of manufacturing the same |
JPH02185040A (en) * | 1989-01-12 | 1990-07-19 | Meidensha Corp | Manufacture of field-effect transistor |
JP3371763B2 (en) * | 1997-06-24 | 2003-01-27 | 株式会社日立製作所 | Silicon carbide semiconductor device |
-
2003
- 2003-12-09 JP JP2003410278A patent/JP4680495B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144293A (en) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2005175062A (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197773B2 (en) | Semiconductor device | |
JP4623956B2 (en) | IGBT | |
CN107039438B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP4526179B2 (en) | Semiconductor device | |
JP2019169597A (en) | Semiconductor device | |
US10276654B2 (en) | Semiconductor device with parallel PN structures | |
US9190504B2 (en) | Semiconductor device | |
JP4680495B2 (en) | Semiconductor device | |
CN111326510B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2019161112A (en) | Semiconductor device | |
JP4415767B2 (en) | Insulated gate semiconductor device and manufacturing method thereof | |
US11955546B2 (en) | Semiconductor device and method for controlling same | |
JP5246638B2 (en) | Semiconductor device | |
JP7330154B2 (en) | Semiconductor devices and semiconductor circuits | |
JP7352437B2 (en) | semiconductor equipment | |
KR101994728B1 (en) | Power semiconductor device | |
JP2005150348A (en) | Semiconductor device | |
JP2022143556A (en) | Semiconductor device | |
JP2004055968A (en) | Semiconductor device | |
JP7527447B2 (en) | Semiconductor device and semiconductor circuit | |
US20220093777A1 (en) | Semiconductor device | |
US11908925B2 (en) | Semiconductor device and method for controlling semiconductor device | |
JP7517206B2 (en) | Field-effect transistor | |
WO2024029153A1 (en) | Insulated gate bipolar transistor | |
US9318589B2 (en) | Insulated gate bipolar transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4680495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |