JP4679065B2 - Control device for gaming machine - Google Patents
Control device for gaming machine Download PDFInfo
- Publication number
- JP4679065B2 JP4679065B2 JP2004102325A JP2004102325A JP4679065B2 JP 4679065 B2 JP4679065 B2 JP 4679065B2 JP 2004102325 A JP2004102325 A JP 2004102325A JP 2004102325 A JP2004102325 A JP 2004102325A JP 4679065 B2 JP4679065 B2 JP 4679065B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- data
- control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、遊技機用制御装置に関する。 The present invention relates to a control device for a gaming machine.
最近のパチンコ機は、遊技者に華やかで様々な演出を提供するための画像表示装置や効果音発生装置、照明装置等の作動装置が備えられている。そして、図１６に示した従来の遊技機用制御装置では、マイクロコンピュータ７及びＲＯＭ８を含む制御回路によって遊技機全体を制御すると共に、マイクロコンピュータ７からの信号を受けた専用の作動回路４，５，６によって画像表示装置１、効果音発生装置２、照明装置３の詳細な制御を個別に行うことで、マイクロコンピュータ７の処理負担を軽減していた（例えば、特許文献１参照）。
しかしながら、上述した従来の遊技機用制御装置において、制御回路に備えたＲＯＭ８には、制御プログラムの他に、各装置１，２，３の動作に関する作動データも記憶されていたため、ＲＯＭ８における制御プログラムの記憶領域が制限されるという問題があった。
However, in the above-described conventional gaming machine control device, the
本発明は、上記事情に鑑みてなされたもので、制御プログラムの記憶領域を従来よりも大きくすることが可能な遊技機用制御装置の提供を目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a control device for a gaming machine capable of increasing the storage area of a control program than before.
上記目的を達成するため、請求項１に係る遊技機用制御装置は、遊技機を制御するためのＣＰＵと、ＣＰＵによって実行される制御用プログラムデータを記憶した制御記憶手段と、遊技機に設けられた作動装置と、作動装置を作動させる作動回路と、制御記憶手段とは別個に設けられて、作動装置の作動用データを記憶した作動用データ記憶手段と、作動用データ記憶手段に設けられて、ＣＰＵからの制御信号に対応したアドレス指定信号が入力されるアドレス信号入力部と、作動用データ記憶手段に設けられて、アドレス指定信号に基づいて作動用データ記憶手段に記憶されている作動用データを作動回路に出力するデータ信号出力部と、パルス信号を発生するパルス発生手段と、アドレス信号入力部に接続され、ＣＰＵからの制御信号が入力されたことを契機にして作動用データ記憶手段にアドレス指定信号の出力を開始しかつ、所定個数分のアドレス指定信号をパルス信号に基づいて１つずつ出力するアドレス指定手段と、パルス信号に基づいて、アドレス指定手段が出力するアドレス指定信号を変更させるアドレス指定信号変更手段とを備え、作動用データに応じて、作動回路が作動装置を作動させるところに特徴を有する。
To achieve the above object, a gaming machine control device according to
［請求項１の発明］
上記のように構成した請求項１に係る発明によれば、作動装置を作動させるための作動用データが、制御用プログラムデータを記憶した制御記憶手段とは別個に設けられた作動用データ記憶手段に記憶されたので、制御記憶手段における制御用プログラムデータの記憶領域を従来よりも大きくすることができる。
また、ＣＰＵが制御信号を出力すると、その制御信号に応じてアドレス指定手段が所定個数分のアドレス指定信号を１つずつ順次に出力し、それらのアドレス指定信号にて特定されるアドレスの作動用データが、順次に作動回路に出力される。これにより、ＣＰＵに所定個数分のアドレスを逐一指定させた場合に比較して、ＣＰＵの処理負担を軽減することが可能となる。
[Invention of Claim 1]
According to the invention according to
When the CPU outputs a control signal, the addressing means sequentially outputs a predetermined number of addressing signals one by one in response to the control signal, and operates the address specified by these addressing signals. Data is sequentially output to the operating circuit. As a result, it is possible to reduce the processing load on the CPU as compared with the case where the CPU designates a predetermined number of addresses one by one.
以下、本発明を適用したパチンコ遊技機に係る第１実施形態を、図１〜図１４に基づいて説明する。本実施形態のパチンコ遊技機には、図１に示すように、一般のものと同様に、遊技場の遊技島に固定される外枠８２に前面枠９０が着脱可能に取り付けられている。
Hereinafter, a first embodiment of a pachinko gaming machine to which the present invention is applied will be described with reference to FIGS. In the pachinko gaming machine according to the present embodiment, as shown in FIG. 1, a
前面枠９０には、図２に示した遊技盤１１に種々の部品を組み付けてなる遊技盤側集合体と、同図に示した機構板７５に種々の部品を組み付けてなる機構板側集合体の２つの集合体が組み付けられる。
A game board side assembly in which various parts are assembled to the
まず、遊技盤側集合体を構成する各部品に関して説明すると、遊技盤１１は、木製の概矩形板材で構成されている。遊技盤１１の前面には、図４に示すように、ガイドレール１２が取り付けられ、ガイドレール１２の内側が、遊技領域Ｒ１となっている。遊技領域Ｒ１のほぼ中央部には、表示装置１３が設けられ、表示装置１３の下方には、始動入賞口１４、大入賞口１５及びアウト口１６が、上から順に間隔を開けて並べて設けられている。遊技領域Ｒ１のうち表示装置１３の左右両側には、風車１９，１９が備えられ、風車１９，１９のさらに外側には、ＬＥＤ２２Ａ，２２Ｂを内蔵したサイドランプ２２，２２が備えられている。また、始動入賞口１４の左右両側には、始動ゲート１８，１８及び上側サイド入賞口２０，２０が備えられ、始動ゲート１８，１８の略真下位置で大入賞口１５の左右両側の位置には、下側サイド入賞口２１，２１が備えられている。さらに、これら入賞口等以外に、遊技領域Ｒ１には、図示しない複数の釘が起立している。
First, the components constituting the game board side assembly will be described. The
所要の各部位についてさらに詳説する。
上側サイド入賞口２０及び下側サイド入賞口２１は、共に遊技球が１つ入賞可能な開口幅をなして上方に開放されている。
Further details of each required part will be described.
The upper
始動ゲート１８は、遊技球が潜って通過可能な門形構造をなし、通過した遊技球は、その始動ゲート１８に内蔵した普通図柄始動スイッチによって検出される。そして、その検出信号に基づいて、後述する普通図柄表示部２４の図柄が変動表示される。
The
始動入賞口１４は、所謂、ポケット構造をなして上方に向かって開口しており、その開口の両側部には可動翼片１４Ｃ，１４Ｃが備えられている。これら両可動翼片１４Ｃ，１４Ｃは、常には起立状態になっており、両可動翼片１４Ｃ，１４Ｃに挟まれた始動入賞口１４の開口幅は、遊技球が約１つ入る大きさになっている。そして、遊技盤１１の裏に設けたソレノイドが駆動されると、可動翼片１４Ｃ，１４Ｃが横に倒され、遊技球が可動翼片１４Ｃに案内されて始動入賞口１４に入り易くなる。
The
始動入賞口１４に遊技球が入賞すると、始動入賞口１４内に設けた特別図柄始動スイッチが遊技球を検出し、表示装置１３が後述するように図柄を変動表示する。なお、表示装置１３が図柄を変動表示している間に、始動入賞口１４に入賞した入賞球は、４個まで保留記憶される。
When a game ball wins the
大入賞口１５は、横長に形成されて、常には、可動扉１５Ｔにて閉塞されている。そして、後述する所定条件の成立によって、パチンコ遊技機が「大当たり状態」になると、遊技盤１１の裏に設けたソレノイドが駆動され、可動扉１５Ｔが所定期間に亘って前側に倒れる。これにより、大入賞口１５が開放され、可動扉１５Ｔを案内にして、大入賞口１５に多くの遊技球が入賞可能になる。大入賞口１５に遊技球が入賞すると、大入賞口１５内に設けた検出スイッチが遊技球を検出し、その検出信号に基づいて、例えば、１５個の遊技球が賞球として払い出される。そして、所定条件が成立（例えば、可動扉１５Ｔの開放時間が３０秒に達したか、又は、大入賞口１５に遊技球が１０個入賞したか）すると、可動扉１５Ｔが遊技盤１１側に回動して大入賞口１５を閉塞する。
The special winning
表示装置１３は、遊技盤１１に貫通形成された開口部（図示せず）に対し、遊技盤１１の前面側から取り付けた枠形構造の装飾枠２３（図４を参照）と、遊技盤１１の後面側から取り付けた図示しない液晶モジュール（詳細には、ＴＦＴ−ＬＣＤモジュール）とで構成されている。そして、遊技者は、遊技盤１１の前面側から、装飾枠２３を介して、液晶モジュールの表示画面３４を見ることができる。
The
表示画面３４の中央部分には、図１に示すように、通常は、３つの左、中、右の特別図柄１３Ａ，１３Ｂ，１３Ｃが、横並びに表示されている。これら各特別図柄１３Ａ，１３Ｂ，１３Ｃは、例えば、「０」〜「１１」の数字を表記した複数種類のもので構成されており、通常は、各特別図柄１３Ａ，１３Ｂ，１３Ｃごと、所定の種類のものが、表示画面３４に確定表示されている。そして、始動入賞口１４に遊技球が入賞したときに当否判定され、各特別図柄１３Ａ，１３Ｂ，１３Ｃが、上下方向にスクロールして変動表示され、所定時間後に、例えば、左、中、右の順で各特別図柄１３Ａ，１３Ｂ，１３Ｃが停止表示される。このとき、例えば、当否判定の結果が当たりで全ての特別図柄１３Ａ，１３Ｂ，１３Ｃが同じ図柄、即ち、ぞろ目になった場合に、遊技が「大当たり状態」になり、可動扉１５Ｔが開かれる。
As shown in FIG. 1, usually three left, middle and right special symbols 13A, 13B and 13C are displayed side by side at the center of the
表示画面３４の左上隅には、普通図柄表示部２４が設けられている。この普通図柄表示部２４は、始動ゲート１８内に設けた普通図柄始動スイッチが遊技球の通過を検出したときに当否判定され、例えば、「０」〜「９」までの数字（普通図柄）を所定期間に亘って変動表示した後、所定の数字を確定表示する。そして、確定表示された数字が、例えば、奇数の場合に、前記始動入賞口１４に設けた前記可動翼片１４Ｃ，１４Ｃが所定期間（例えば、０．４秒）に亘って横に倒される。なお、普通図柄表示部２４で表示する普通図柄は、数字に限るものではなく、アルファベットや記号等でもよい。
A normal
次に、機構板側集合体について説明すると、機構板７５は、合成樹脂で構成され、図２に示すように、全体として遊技盤１１より縦方向に長い矩形状をなす。機構板７５の中央部分には、矩形窓７４が形成され、機構板７５が遊技盤１１に重ねられると、遊技盤１１に固定された後述する各制御基板４９〜５２が、矩形窓７４内に配置される。なお、矩形窓７４の縁部には、各制御基板４９〜５２を収容した筐体状のカバー（図示せず）が着脱可能に取り付けられている。
Next, the mechanism plate-side assembly will be described. The
図５に示すように、機構板７５の後面のうち、矩形窓７４より上側には、遊技球タンク７１が設けられている。また、矩形窓７４の側方部分には、賞球払出装置３０及び貸球払出装置３１が設けられている。そして、遊技球タンク７１と賞球払出装置３０及び貸球払出装置３１との間が、矩形窓７４の上辺と右側辺に沿って延びた遊技球誘導レール７１Ｒにより連絡されている。
As shown in FIG. 5, a
機構板７５の後面７５Ｒのうち矩形窓７４より下方には、払出制御基板５８と電源装置５４とが横並びにして取り付けられている。払出制御基板５８は、後述する主制御基板４９から受けた信号に基づき、賞球払出装置３０及び貸球払出装置３１を駆動して、所定数の遊技球を後述の上皿２７Ａ（図１及び図３を参照）に払い出させる。電源装置５４は、パチンコホールに備えたＡＣ２４Ｖ設備電源から電力を受け、これを所定の電圧に変圧して各部位に配電する。なお、払出制御基板５８と電源装置５４も、個々に透明な樹脂ケースに収容されている。なお、機構板７５は、一側部の上下端部に備えたヒンジ部７３，７３によって前面枠９０に対して回動可能に組み付けられる（図２を参照）。
Below the
次に外枠８２について説明する。外枠８２には、前面枠９０が回動可能に備えられている。外枠８２は、４つの木製の長板８３を縦長矩形状に接合して構成されており、外枠８２のうち両側辺を構成する長板８３の下端部の間には、前面板８４が差し渡され、その前面板８４の下縁部が、下辺を構成する長板８３に接合されている。
Next, the
外枠８２のうち一方の側辺には、その上下の２箇所に、金属製のヒンジ片８５，８５が取り付けられている。また、図２に示すように、外枠８２のうちヒンジ片８５と反対側の側辺を構成する長板８３には、その上端寄りと下端寄りの内面の２箇所に、１対の係止部８６，８６が取り付けられている。さらに、外枠８２のうちヒンジ片８５を備えた側の外側面には、図１に示すように、プリペードカードユニット４０が取り付けられる。
前面枠９０は、例えば、合成樹脂で構成され、図３に示すように、外枠８２の前面のうち前面板８４より上方部分に対応した矩形構造をなす。前面枠９０の一方の側辺には、その上下の２箇所に、金属製のヒンジ片９１，９１が備えられている。そして、これらヒンジ片９１，９１が前記外枠８２に設けたヒンジ片８５，８５に係合されて、前面枠９０が外枠８２に対して回動自在に取り付けられている。
The
また、図２に示すように、前面枠９０のうち、ヒンジ片９１が備えられた側と反対側の側辺には、１対の被係止部９２，９２（図２を参照）が備えられており、外枠８２に備えられた係止部８６，８６とこの被係止部９２，９２とが係止することで、前面枠９０が外枠８２に対して回動不能に固定される。
Further, as shown in FIG. 2, a pair of locked
図３に示すように、前面枠９０には、遊技窓９０Ｗが形成されており、前面枠９０の後面側から挿入された遊技盤１１の遊技領域Ｒ１を前面枠９０の前面側から視認可能となっている。また、前面枠９０の前面には、ガラス枠９５が設けられている。ガラス枠９５は、前面枠９０のうちヒンジ片９１側の側縁部に回動可能に取り付けられており、遊技窓９０Ｗより一回り小さな窓９５Ｗを備えて、そこにガラス板が張られている。また、ガラス枠９５の前面のうち窓９５Ｗの縁部には、装飾ランプ９６が配されている。装飾ランプ９６は、有色（例えば、赤色や黄色等）の透光性樹脂で構成されたランプカバーの内部に複数のＬＥＤ９６Ａ〜９６Ｆ（図１を参照）を備えてなる。なお、遊技盤１１は、前面枠９０の後面側に起立形成された囲壁７８内に収容され、囲壁７８の複数箇所に設けられた係止レバー７７によって係止されている（図２を参照）。
As shown in FIG. 3, a
図４に示すように、前面枠９０のうちガラス枠９５の下方には、横長の回動板９７が、ガラス枠９５と同様に、前面枠９０に対して回動可能に取り付けられている。この回動板９７には、上皿２７Ａが取り付けられている。
As shown in FIG. 4, a horizontally long rotating
前面枠９０のうち回動板９７の下方には、下皿２７Ｂを備えた下皿ユニット９８が取り付けられている。そして、遊技を行った場合の賞球としての遊技球が、上皿２７Ａに払い出され、上皿２７Ａに設けたボタン２９を押すと、上皿２７Ａから下皿２７Ｂに遊技球が移動する。
A
回動板９７のうち、上皿２７Ａの左右の両端部寄り位置には１対のスピーカ５９Ｓ，５９Ｓが設けられ、下皿ユニット９８のうち、下皿２７Ｂの右端部には操作ノブ２８が設けられている。これらスピーカ５９Ｓ、操作ノブ２８及び前記装飾ランプ９６等は、パチンコ遊技機の所定の電気回路にコネクタ接続されている。そして、操作ノブ２８を操作すると、前面枠９０の下端部に備えられた発射装置５３が駆動して、上皿２７Ａに収容された遊技球が遊技盤１１上の遊技領域Ｒ１に向けて弾き出され、遊技の進行状況に応じて、装飾ランプ９６及びスピーカ５９Ｓが駆動される。以上が機構板側集合体の説明である。
A pair of
ところで、図２に示すように、遊技盤１１の後面には、表示装置１３を構成する液晶モジュールの後側に重なるようにして表示制御基板５１が備えられている。また、表示制御基板５１の下側には、電飾制御基板５２と音声制御基板５０とが横並びにして取り付けられている。そして、これら電飾制御基板５２、音声制御基板５０及び表示制御基板５１の後側に重なるようにして主制御基板４９が取り付けられている（図６を参照）。なお、前記各制御基板４９〜５２は、それぞれ透明な樹脂ケースに収容されている。
By the way, as shown in FIG. 2, a
次に、図７〜１０を参照しつつ本実施形態のパチンコ遊技機の電気的な構成について説明する。主制御基板４９は、例えば、ＣＰＵとＲＡＭ及びＲＯＭを合わせてパッケージしてなるワンチップマイコンを主要部として備えている。
Next, the electrical configuration of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS. The
ワンチップマイコンは、各入賞口１４，１５，２０，２１及び始動ゲート１８に入賞した遊技球を検出するためのセンサー等から信号を受けると共に、電飾制御基板５２、音声制御基板５０、払出制御基板５８、表示制御基板５１等に制御信号を出力して各部位を制御する。また、ワンチップマイコンは、パチンコ遊技機の遊技状況に関する遊技情報を、情報出力回路を介して、パチンコホールに備えた管理装置へと出力する。
The one-chip microcomputer receives signals from sensors and the like for detecting game balls that have won the winning
表示制御基板５１は、図７に示すように、表示装置１３にて演出に用いられる画像を表示装置１３に表示するための制御データ及び制御プログラム等を記憶する制御ＲＯＭ６３と、特別図柄、背景画像、キャラクター画像、文字画像等の画像データを記憶する画像データＲＯＭ６６とを備える。そして、主制御基板４９からＩ／Ｏポート６０を介して入力したコマンドデータに基づき、表示用ＣＰＵ６１が、制御ＲＯＭ６３から所定の制御データ及び制御プログラムを取り出し、ワークＲＡＭ６４の作業領域で所定の信号を生成してＶＤＰ６２に出力する。
As shown in FIG. 7, the
ＶＤＰ６２は、画像表示を行うための表示制御機能及び高速描画機能を有し、表示制御用ＣＰＵ６１からの描画命令（所定の信号）に基づいて画像データＲＯＭ６６から必要なデータを読み出し、表示画面３４における特別図柄、背景画像、キャラクター画像、文字画像等のマップデータを作成し、一旦ＶＲＡＭ６７に格納する。ＶＲＡＭ６７に格納された画像データは、ＶＤＰ６２によってＬＣＤ制御回路６５に出力され、ＬＣＤ制御回路６５は、入力した画像データを色信号（例えば、ＲＧＢ信号）と同期信号とからなるビデオ信号に変換し、表示装置１３（詳細には、ＴＦＴ−ＬＣＤ）に出力する。そして、表示装置１３は、ビデオ信号に基づいて、表示画面３４に画像を表示する。なお、図７において、符号６８は、リセット回路であって、表示用ＣＰＵ６１とワークＲＡＭ６４とから構成される表示制御用ＭＰＵを初期化するためのリセット信号を出力する。また、符号６９は、クロック回路であって、表示制御用ＭＰＵに基準クロック信号を出力する。
The
音声制御基板５０は、主制御基板４９からのコマンドデータに基づいてスピーカ５９Ｓから発生させるＢＧＭや演出用の音声の制御を行い、その音声データを設定する。
The
具体的には、図８に示すように、音声制御基板５０は、音声を発生させるための制御データ及び制御プログラム等を記憶した制御ＲＯＭ２０３を備える。そして、音声用ＣＰＵ２０１は、主制御基板４９からＩ／Ｏポート２００を介して入力したコマンドデータに基づいて制御ＲＯＭ２０３から制御プログラム及び制御データを読み出し、ワークＲＡＭ２０２にて所定の信号を生成して音声合成回路２０４に信号を出力する。音声合成回路２０４は、音声用ＣＰＵ２０１からの信号に基づいて音声信号を合成して音量増幅回路２０５に出力する。音量増幅回路２０５にて増幅された音声信号は、音量スイッチ２０６を介して、左右のスピーカ５９Ｓ，５９Ｓに出力される。ここで、音量スイッチ２０６を操作することで、スピーカ５９Ｓから発生する音声の音量を調節することが可能である。
Specifically, as shown in FIG. 8, the
なお、図８において、符号２０８は、リセット回路であって、音声用ＣＰＵ２０１とワークＲＡＭ２０２とから構成される音声制御用ＭＰＵを初期化するためのリセット信号を出力する。また、符号２０７は、クロック回路であって、音声制御用ＭＰＵに基準クロック信号を出力する。
In FIG. 8,
さて、本発明の「遊技機用制御装置」としての電飾制御基板５２は、主制御基板４９からのコマンドデータに基づいて、装飾ランプ９６やサイドランプ２２，２２等の電飾装置（本発明の「作動装置」に相当する）に備えた複数のＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆを制御する。
The electrical
図９に示すように、電飾制御基板５２は、前記ランプ２２，９６に備えたＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆを制御するための制御プログラム（本発明の「制御用プログラムデータ」に相当する）を記憶した制御ＲＯＭ１０３（本発明の「制御記憶手段」に相当する）を備える。
As shown in FIG. 9, the
電飾制御基板５２に備えた電飾用ＣＰＵ１０１（本発明の「ＣＰＵ」に相当する）は、主制御基板４９からＩ／Ｏポート１００を介して入力したコマンドデータに基づいて制御ＲＯＭ１０３から制御プログラムを読み出す。そして、読み出された制御プログラムに基づいてワークＲＡＭ１０２において所定の信号が生成され、加算回路１０４（本発明の「アドレス指定手段」に相当する）及びパルス発生回路１０５（本発明の「パルス発生手段」に相当する）に出力される。なお、加算回路１０４とパルス発生回路１０５とで、本発明の「アドレス指定信号変更手段」が構成されている。
An illumination CPU 101 (corresponding to “CPU” of the present invention) provided on the
パルス発生回路１０５は、後に詳説するように、電飾用ＣＰＵ１０１からの信号に基づいて所定のパルス信号を加算回路１０４に出力する。また、加算回路１０４は、電飾用ＣＰＵ１０１からの信号と、パルス発生回路１０５からのパルス信号とに基づいて、データＲＯＭ１０６にアドレス信号を出力する。
The
データＲＯＭ１０６は、前記複数のＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆの点灯データ（本発明の「作動用データ」に相当する）を格納している。また、データＲＯＭ１０６は、制御ＲＯＭ１０３とは別個に設けられ、電飾制御基板５２上に着脱可能に備えられている。点灯データを変更する場合には、データＲＯＭ１０６を交換すればよいので、点灯データの変更が容易となる。なお、データＲＯＭ１０６は、本発明の「作動用データ記憶手段」に相当する。
The data ROM 106 stores lighting data (corresponding to “operation data” in the present invention) of the plurality of
データＲＯＭ１０６は、加算回路１０４からのアドレス信号によって特定されたアドレスの点灯データを、ランプ制御回路１０７（本発明の「作動回路」に相当する）に出力する。同図に示すように、データＲＯＭ１０６の点灯データは、直接、ランプ制御回路１０７に出力されるので、点灯データを一旦電飾用ＣＰＵ１０１に取り込み、電飾用ＣＰＵ１０１からランプ制御回路１０７に出力する構成と比較して、電飾用ＣＰＵ１０１の負担を軽減することができる。なお、データＲＯＭ１０６のうち、アドレス信号が入力する入力ポートが本発明の「アドレス信号入力部」に相当し、点灯データを出力する出力ポートが、本発明の「データ信号出力」に相当する。
The data ROM 106 outputs the lighting data at the address specified by the address signal from the
ランプ制御回路１０７は、データＲＯＭ１０６からの点灯データに基づいてランプ２２，９６に備えた複数のＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆを点灯又は消灯させる。
The
なお、図９における符号１０９は、リセット回路であって、電飾用ＣＰＵ１０１とワークＲＡＭ１０２とから構成される電飾制御用ＭＰＵを初期化するためのリセット信号を出力する。また、符号１０８は、クロック回路であって、電飾制御用ＭＰＵに基準クロック信号を出力する。
Note that
さて、電飾制御基板５２の所要の各部について詳細に説明する。
電飾用ＣＰＵ１０１は、主制御基板４９からのコマンドデータに基づいて、複数のランプ演出パターンの中から１つを設定すると共に、その演出パターンに応じて予め設定されている各種信号を出力する。即ち、電飾用ＣＰＵ１０１は、加算回路１０４に開始アドレス信号を出力する。また、パルス発生回路１０５には、パルス信号の周期Ｔ（図１４を参照）、即ち、１つのパルス信号が発生してから次のパルス信号が発生するまでの時間間隔を設定するための信号と、パルス信号の出力回数を設定するための信号とを出力する。なお、各ランプ演出パターンにおける開始アドレス、パルス信号の周期Ｔ及びパルス信号の発生回数は、例えば、以下の表１のように設定されている。
Now, each required part of the electrical
The
パルス発生回路１０５は、図１０に示すように、パルス信号を生成する発振回路１２０と、発振回路１２０からパルス信号を受信して加算回路１０４に出力すると共に、受信したパルス信号の数を計数するカウンター回路１２１とを備える。発振回路１２０は、電飾用ＣＰＵ１０１からの信号に基づいてパルス信号の周期Ｔ（図１４を参照）を設定する。具体的には、発振回路１２０には分周回路１２２が備えられており、電飾用ＣＰＵ１０１からの信号に応じて発振回路１２０に備えた発振素子（図示せず）の基準パルスを分周することで、パルス信号の周期Ｔを変更している。また、本実施形態では、発振回路１２０から出力されるパルス信号の周期Ｔは、クロック回路１０８から出力される基準クロック信号の周期とは異なっている。
As shown in FIG. 10, the
加算回路１０４は、電飾用ＣＰＵ１０１から開始アドレス信号を受けると、パルス発生回路１０５からのパルス信号の入力を契機として、その開始アドレス信号をデータＲＯＭ１０６に出力する。また、開始アドレス信号を出力した後で、パルス発生回路１０５から１つのパルス信号が入力する毎に、先に出力したアドレス信号に所定値（本実施形態では、データＲＯＭ１０６のアドレスの１番地分に相当する値）を加算して更新し、その更新されたアドレス信号をデータＲＯＭ１０６に出力する。これにより、データＲＯＭ１０６のアドレスが規則的に指定される。
When the
ここで、電飾用ＣＰＵ１０１は、開始アドレス信号のみを出力しており、その後に出力されるアドレス信号は、加算回路１０４が１つずつ順次に生成して出力するので、電飾用ＣＰＵ１０１によって複数個分のアドレス信号を逐一出力させた場合に比較して、電飾用ＣＰＵ１０１の処理負担を軽減することができる。また、加算回路１０４がアドレス信号を生成して出力している間に、その他の回路１１０を制御することも可能となる。
Here, the
データＲＯＭ１０６は、所定の容量の記憶領域Ｒ０を有し、その記憶領域Ｒ０は、図１３に示すように、例えば、１バイトずつの複数のアドレス空間に区分されてアドレス（番地）が付されている。そして、記憶領域Ｒ０の各アドレスに対応したアドレス空間に、１つの点灯データが格納されている。 The data ROM 106 has a storage area R0 having a predetermined capacity, and the storage area R0 is divided into a plurality of address spaces of 1 byte, for example, as shown in FIG. Yes. One lighting data is stored in an address space corresponding to each address in the storage area R0.
１つの点灯データ（８ビット）に含まれる各ビットは、それぞれ１つのＬＥＤに対応している。点灯データのビット値が「１」である場合にそのＬＥＤは点灯され、ビット値が「０」である場合にそのＬＥＤは消灯されるようになっている。即ち、各ビットが１つのＬＥＤに対応し、１つの点灯データによって、８つのＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆの点灯状態が一度に設定されることになる。
Each bit included in one lighting data (8 bits) corresponds to one LED. When the bit value of the lighting data is “1”, the LED is turned on, and when the bit value is “0”, the LED is turned off. That is, each bit corresponds to one LED, and the lighting states of the eight
例えば、図１２のアドレスｂに格納されている点灯データでは、１，２，３，６ビット目に対応したＬＥＤは点灯され、４，５，７，８ビット目に対応したＬＥＤは消灯される。 For example, in the lighting data stored at address b in FIG. 12, the LEDs corresponding to the first, second, third and sixth bits are turned on, and the LEDs corresponding to the fourth, fifth, seventh and eighth bits are turned off. .
ランプ制御回路１０７は、データＲＯＭのデータバスに接続されて、データＲＯＭ１０６からの点灯データ、つまり各ＬＥＤに対応するビットデータに応じて、ランプ２２，９６に備えた各ＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆへの電力供給をオンオフ切り替えする。図１１に示すように、ランプ制御回路１０７の出力ポートは、例えば、８ビットのパラレルポートで構成されている。出力ポートの各ビットには、それぞれ１つのＬＥＤが接続されている。本実施形態では、１〜３ビット目が、装飾ランプ９６の左上、左中、左下のＬＥＤ９６Ａ〜９６Ｃに接続され、４〜６ビット目が、装飾ランプ９６の右上、右中、右下のＬＥＤ９６Ｄ〜９６Ｆに接続され、７ビット目が、左側のサイドランプ２２のＬＥＤ２２Ａに接続され、８ビット目が、右側のサイドランプ２２のＬＥＤ２２Ｂに接続されている。そして、データＲＯＭ１０６から読み出された点灯データに基づいて、電源装置５４による電力供給を出力ポートの各ビット毎にオンオフ切り替えする。即ち、ビット値が「１」の場合にはオン状態として、そのＬＥＤに電力を供給し、ビット値が「０」の場合はオフ状態として、そのＬＥＤへの電力供給を遮断する。これにより、８つのＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆを個別に点灯又は消灯させることができる。以上が、電飾制御基板５２の構成の説明である。
The
次に、上記構成からなる電飾制御基板５２の動作を図１１のフローチャートを参照しつつ説明する。パチンコ遊技機の電源をオンすると、電飾制御基板５２に備えた電飾用ＣＰＵ１０１は、図１１に示した制御プログラムＭを制御ＲＯＭ１０３から取り出してランする。
Next, the operation of the electrical
制御プログラムＭがランされると、まず、外部コマンド受信処理（Ｓ１）が行われる。この処理（Ｓ１）では、主制御基板４９からコマンドデータが受信される。
When the control program M is run, first, external command reception processing (S1) is performed. In this process (S1), command data is received from the
外部コマンド受信処理（Ｓ１）に次いで、演出パターン判別処理（Ｓ２）が行われる。この処理（Ｓ２）では、主制御基板４９からのコマンドデータに基づいて、ランプの演出パターン（表１を参照）が判別される。そして、この演出パターンに基づいて、以下の開始アドレス設定処理（Ｓ３）、実行ステップ設定処理（Ｓ４）、及び開始タイマー処理（Ｓ５）が行われる。
Following the external command reception process (S1), an effect pattern determination process (S2) is performed. In this process (S2), a lamp effect pattern (see Table 1) is determined based on command data from the
開始アドレス設定処理（Ｓ３）では、演出パターンに応じて開始アドレス信号が設定される。 In the start address setting process (S3), a start address signal is set according to the production pattern.
実行ステップ設定処理（Ｓ４）では、演出パターンに応じて、パルス発生回路１０５から出力されるパルス信号の周期Ｔ及びパルス信号の出力回数が設定される。
In the execution step setting process (S4), the period T of the pulse signal output from the
開始タイマー処理（Ｓ５）では、ランプ演出パターンに応じて所定時間が設定され、以後、この処理（Ｓ５）が行われる度に、開始タイマーの値がカウントアップされる。 In the start timer process (S5), a predetermined time is set according to the lamp effect pattern, and thereafter, the value of the start timer is counted up every time this process (S5) is performed.
次いでその他の処理として、例えばその他の回路制御等の処理が行われる（Ｓ６）。次いで開始タイマーの値が所定時間となったか否か、即ち、判別された演出パターンによるランプ演出を開始するか否かがチェックされる（Ｓ７）。所定時間に達していない場合（Ｓ７でＮｏ）には、開始タイマーによる計時を続行する。一方、所定時間に達した場合（Ｓ７でＹｅｓ）には、ランプ２２，９６に備えた各ＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆをデフォルト状態に設定するためのデフォルトアドレス設定処理（Ｓ８）が行われる。
Next, as other processing, for example, other processing such as circuit control is performed (S6). Next, it is checked whether or not the value of the start timer has reached a predetermined time, that is, whether or not to start the lamp effect according to the determined effect pattern (S7). If the predetermined time has not been reached (No in S7), time counting by the start timer is continued. On the other hand, when the predetermined time is reached (Yes in S7), a default address setting process (S8) for setting the
デフォルトアドレス設定処理（Ｓ８）では、加算回路１０４にデータＲＯＭ１０６のアドレスａに対応するアドレス信号を設定すると共に、パルス発生回路１０５からパルス信号を１回発生させて、アドレスａに対応するアドレス信号をデータＲＯＭ１０６に出力させる。そして、各ＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆを最初にデフォルト状態とした後で、演出パターンに応じたランプ演出が開始される。なお、クロック回路１０８が発生するクロックパルスを用いてデフォルトアドレスに対応するアドレス信号を出力させてもよい。
In the default address setting process (S8), an address signal corresponding to the address a of the data ROM 106 is set in the
次に、本実施形態の電飾制御基板５２とＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆの動作を具体的に説明する。
Next, the operation of the
例えば、ランプ演出パターン１（表１を参照）が実行された場合、即ち、開始アドレス設定処理（Ｓ３）において、開始アドレス信号として、データＲＯＭ１０６のアドレスｂに対応したアドレス信号が設定され、実行ステップ設定処理（Ｓ４）において、パルス信号の出力回数が「４」回に設定されかつ、パルス信号の周期Ｔが「１秒」に設定された場合には、以下のようになる。 For example, when the lamp effect pattern 1 (see Table 1) is executed, that is, in the start address setting process (S3), an address signal corresponding to the address b of the data ROM 106 is set as the start address signal. In the setting process (S4), when the number of output times of the pulse signal is set to “4” and the cycle T of the pulse signal is set to “1 second”, the following is performed.
まず、主制御基板４９からのコマンドデータを受信してから演出パターンに応じて設定されている所定時間が経過すると、デフォルトアドレスとしてアドレスａを指定するアドレス信号が出力される。
First, when a predetermined time set according to the production pattern has elapsed after receiving command data from the
次に、加算回路１０４にアドレスｂを指定するアドレス信号が設定され、パルス発生回路１０５からパルス信号が出力される。加算回路１０４にパルス信号が入力すると、データＲＯＭ１０６にアドレスｂを指定するアドレス信号が出力される。アドレスｂに対応するアドレス信号が出力されてから１秒後に、加算回路１０４に２つ目のパルス信号が入力すると、アドレスｂから１番地分繰り上がったアドレスｃを指定するアドレス信号が出力される。アドレスｃに対応するアドレス信号が出力されてから１秒後に、加算回路１０４に３つ目のパルス信号が入力すると、アドレスｃから１番地分繰り上がったアドレスｄを指定するアドレス信号が出力される。さらに、アドレスｄに対応するアドレス信号が出力されてから１秒後に、加算回路１０４に４つ目のパルス信号が入力すると、アドレスｄから１番地分繰り上がったアドレスｅを指定するアドレス信号が出力される。つまり、連続した４つのアドレスｂ，ｃ，ｄ，ｅを指定するアドレス信号が１秒おきに順番に出力される。アドレスｅを指定するアドレス信号を出力した時点で、パルス信号は、「４」回出力されたことになるので、パルス発生回路１０５からのパルス信号の出力が停止される。
Next, an address signal designating the address b is set in the
これを遊技者側から見ると以下のようになる。最初はアドレスａの点灯データ「００００００００」に基づいて全てのＬＥＤ２２Ａ，２２Ｂ、９６Ａ〜９６Ｆがデフォルト状態、即ち、消灯状態となっている。次いで、アドレスｂの点灯データ「１１１００１００」に基づいて、装飾ランプ９６の左上、左中、左下及び右下のＬＥＤ９６Ａ〜９６Ｃ，９６Ｅが１秒間点灯する。次の１秒間は、アドレスｃの点灯データ「１１１００１１０」に基づいて、装飾ランプ９６の左上、左中、左下及び右下のＬＥＤ９６Ａ〜９６Ｃ，９６Ｅと、左側のサイドランプ２２のＬＥＤ２２Ａとが点灯する。次の１秒間は、アドレスｄの点灯データ「１１００１１１０」に基づいて、装飾ランプ９６の左上、左中、右中及び右下のＬＥＤ９６Ａ，９６Ｂ，９６Ｅ，９６Ｆと、左側のサイドランプ２２のＬＥＤ２２Ａとが点灯する。さらに、次の１秒間は、アドレスｅの点灯データ「１１００１０１０」に基づいて、装飾ランプ９６の左上、左中、右中のＬＥＤ９６Ａ，９６Ｂ，９６Ｅと、左側のサイドランプ２２のＬＥＤ２２Ａとが点灯する。つまり、１秒毎に点灯するＬＥＤの組み合わせが切り替わる。
This is seen from the player side as follows. Initially, all the
また、ランプ演出パターン３（表１を参照）が実行された場合、即ち、開始アドレス設定処理（Ｓ３）において、開始アドレス信号として、データＲＯＭ１０６のアドレスｄを指定するアドレス信号が設定され、実行ステップ設定処理（Ｓ４）において、パルス信号の出力回数が「３」回に設定されかつ、パルス信号の周期Ｔが「２秒」に設定された場合には、以下のようになる。 Further, when the lamp effect pattern 3 (see Table 1) is executed, that is, in the start address setting process (S3), an address signal designating the address d of the data ROM 106 is set as the start address signal. In the setting process (S4), when the number of output times of the pulse signal is set to “3” and the cycle T of the pulse signal is set to “2 seconds”, the following is performed.
まず、主制御基板４９からのコマンドデータを受信してから演出パターンに応じて設定されている所定時間が経過すると、デフォルトアドレスとしてアドレスａを指定するアドレス信号が出力される。
First, when a predetermined time set according to the production pattern has elapsed after receiving command data from the
次に、加算回路１０４にアドレスｄを指定するアドレス信号が設定され、パルス発生回路１０５からパルス信号が出力される。加算回路１０４にパルス信号が入力すると、データＲＯＭ１０６にアドレスｄを指定するアドレス信号が出力される。アドレスｄに対応するアドレス信号が出力されてから２秒後に、加算回路１０４に２つ目のパルス信号が入力すると、アドレスｄから１番地分繰り上がったアドレスｅを指定するアドレス信号が出力される。さらに、アドレスｅに対応するアドレス信号が出力されてから２秒後に、加算回路１０４に３つ目のパルス信号が入力すると、アドレスｅから１番地分繰り上がったアドレスｆを指定するアドレス信号が出力される。つまり、連続した３つのアドレスｄ，ｅ，ｆを指定するアドレス信号が２秒おきに順番に出力される。また、アドレスｆに対応するアドレス信号が出力された時点でパルス信号は「３」回出力されたことになるので、パルス発生回路１０５からのパルス信号の出力が停止される。
Next, an address signal designating an address d is set in the
これを遊技者側から見ると以下のようになる。即ち、最初はアドレスａの点灯データに基づいて全てのＬＥＤ２２Ａ，２２Ｂ、９６Ａ〜９６Ｆが消灯状態となっている。次いで、アドレスｄの点灯データ「１１００１１１０」に基づいて、装飾ランプ９６の左上、左中、右中及び右下のＬＥＤ９６Ａ，９６Ｂ，９６Ｅ，９６Ｆと、左側のサイドランプ２２のＬＥＤ２２Ａとが２秒間点灯する。次の２秒間は、アドレスｅの点灯データ「１１００１０１０」に基づいて、装飾ランプ９６の左上、左中、右中のＬＥＤ９６Ａ，９６Ｂ，９６Ｅと、左側のサイドランプ２２のＬＥＤ２２Ａとが点灯する。さらに次の２秒間は、アドレスｆの点灯データ「０１１０１１０１」に基づいて、装飾ランプ９６の左中、左下、右中、右下のＬＥＤ９６Ａ，９６Ｂ，９６Ｅ，９６Ｆと、右側のサイドランプ２２のＬＥＤ２２Ｂとが点灯する。つまり、２秒毎に点灯するＬＥＤの組み合わせが切り替わる。
This is seen from the player side as follows. That is, at first, all the
このように、本実施形態によれば、ランプ２２，９６に備えたＬＥＤ２２Ａ，２２Ｂ，９６Ａ〜９６Ｆを点灯させるための点灯データが、制御プログラムＭを記憶した制御ＲＯＭ１０３とは別個に備えられたデータＲＯＭ１０６に記憶されたので、制御ＲＯＭ１０３において、制御プログラムＭの記憶領域を従来よりも大きくすることができる。これにより、より多くの制御プログラムを制御ＲＯＭ１０３に格納することが可能となり、多彩なランプ演出を行うことが可能となる。
As described above, according to the present embodiment, the lighting data for lighting the
また、ランプ演出を行う際には、電飾用ＣＰＵ１０１は、複数の点灯データのうちの最初の１つの点灯データのみを指定すればよく、その他の点灯データを指定するアドレス信号を出力する必要がないので、電飾用ＣＰＵ１０１の処理負担を軽減することができる。
Further, when performing the lamp effect, the
さらに、点灯データの組み合わせが同一である場合、即ち、ランプ演出パターン１とランプ演出パターン４とのように、加算回路１０４から出力されるアドレス信号の組み合わせが同一である場合でも、パルス信号の周期Ｔを異ならせることで、点灯するＬＥＤの組み合わせが切り替わる時間を異ならせることができ、ランプの点灯態様を異ならせることができる。
Furthermore, even when the combination of lighting data is the same, that is, when the combination of the address signals output from the
なお、機種変更等によって点灯データのみを変更する場合、制御プログラムと点灯データとを同一のＲＯＭに記憶させていると、変更する点灯データに加えて、変更する必要のない制御プログラムも、改めてＲＯＭに書き込む必要がある。これに対し、本実施形態のように、制御プログラムと点灯データとを別個のＲＯＭに記憶させた場合には、変更する必要のない制御プログラムはＲＯＭに書き込む必要はなく、変更する点灯データのみを新たにＲＯＭに書き込めばよい。 When only the lighting data is changed by changing the model, etc., if the control program and the lighting data are stored in the same ROM, in addition to the lighting data to be changed, a control program that does not need to be changed is again read into the ROM. Need to write to. On the other hand, when the control program and the lighting data are stored in separate ROMs as in the present embodiment, the control program that does not need to be changed need not be written in the ROM, and only the lighting data to be changed is stored. What is necessary is just to newly write in ROM.
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）前記一実施形態では、パチンコ遊技機に備えられた電飾制御基板５２に本発明を適用していたが、遊技機であれば、コイン遊技機やスロットマシン等に備えられた電飾制御基板に適用してもよい。
[Other Embodiments]
The present invention is not limited to the above-described embodiment. For example, the embodiments described below are also included in the technical scope of the present invention, and various other than the following can be made without departing from the scope of the invention. It can be changed and implemented.
(1) In the above embodiment, the present invention is applied to the
（２）前記一実施形態では、パルス発生回路１０５に備えられた発振素子が生成した基準パルスを、演出パターンに応じて分周回路１２２にて分周して加算回路１０４に出力していたが、クロック回路１０８が発生する基準クロック信号を分周回路１２２にて分周して加算回路１０４に出力してもよい。
(2) In the above embodiment, the reference pulse generated by the oscillation element provided in the
（３）前記第一実施形態では、装飾ランプ９６とサイドランプ２２とを同一のパルス発生回路１０５、加算回路１０４、データＲＯＭ１０６及びランプ制御回路１０７によって制御していたが、図１５に示すように、パチンコ遊技機のガラス枠９５に備えられた発光体（例えば、装飾ランプ９６）と、遊技盤１１に備えられた発光体（例えば、サイドランプ２２）とを、別々の加算回路３００Ａ，３００Ｂ、パルス発生回路３０１Ａ，３０１Ｂ、データＲＯＭ３０２Ａ，３０２Ｂ及びランプ制御回路３０３Ａ，３０３Ｂによって制御してもよい。このようにすれば、ガラス枠９５に備えられた発光体と、遊技盤１１に備えられた発光体とを別々に制御することができるので、ランプによる演出を多様化することができる。
(3) In the first embodiment, the
（４）前記実施形態では、加算回路１０４が出力するアドレス信号は、パルス信号が入力する度に、アドレスの１番地分に相当する値が加算されるように構成されていたが、複数番地分（例えば、２番地分）に相当する値が加算されるようにして、アドレス信号によって指定されるデータＲＯＭ１０６のアドレスが複数番地分ずつ大きくなるようにしてもよい。また、加算する値は正の値に限らず、負の値でもよい。このようにすれば、アドレス信号によって指定されるデータＲＯＭ１０６の複数のアドレスを、所定番地分ずつ小さくすることができる。
(4) In the above embodiment, the address signal output from the
（５）前記実施形態では、ランプ演出パターン毎にパルス信号の出力回数を設定しておき、パルス信号の出力回数が設定回数となったときに、パルス発生回路１０５からのパルス信号の出力が停止されていたが、ランプ演出パターン毎にデフォルト時間を設定しておき、デフォルト時間に達した場合に、電飾用ＣＰＵ１０１がパルス発生回路１０５にパルス信号を停止させる停止信号を出力するようにしてもよい。この場合、パルス信号の出力回数を設定する必要はない。
(5) In the above embodiment, the number of pulse signal outputs is set for each lamp effect pattern, and when the number of pulse signal outputs reaches the set number of times, the output of the pulse signal from the
（６）前記実施形態では、電飾制御基板５２に本発明を適用していたが、音声制御基板５０や表示制御基板５１、並びに７セグ及びドットマトリクス等の演出制御に本発明を適用してもよい。
(6) In the above embodiment, the present invention is applied to the
２２ サイドランプ（作動装置）
５２ 電飾制御基板（遊技機用制御装置）
９６ 装飾ランプ（作動装置）
１０３ 制御ＲＯＭ（制御記憶手段）
１０４ 加算回路（アドレス指定手段）
１０５ パルス発生回路（パルス発生手段）
１０６ データＲＯＭ（作動用データ記憶手段）
１０７ ランプ制御回路（作動回路）
３００Ａ，３００Ｂ 加算回路（アドレス指定手段）
３０１Ａ，３０１Ｂ パルス発生回路（パルス発生手段）
３０２Ａ，３０２Ｂ データＲＯＭ（作動用データ記憶手段）
３０３Ａ，３０３Ｂ ランプ制御回路（作動回路）
１０１ 電飾用ＣＰＵ
２２Ａ，２２Ｂ、９６Ａ〜９６Ｆ ＬＥＤ
Ｍ 制御プログラム
22 Side lamp (actuator)
52 Lighting control board (control device for gaming machines)
96 Decorative lamp (actuator)
103 Control ROM (control store hand stage)
104 adder circuit (addressing hand stage)
105 Pulse generation circuit (pulse generation means)
106 Data ROM (operation data storage means)
107 lamp control circuit (operating circuits)
300A, 300B adder circuit (address specified hand stage)
301A, 301B Pulse generation circuit (pulse generation means)
302A, 302B Data ROM (operation data storage means)
303A, 303B lamp control circuit (operating circuits)
101 CPU for illumination
22A, 22B, 96A-96F LE D
M control program
Claims (1)
前記ＣＰＵによって実行される制御用プログラムデータを記憶した制御記憶手段と、
前記遊技機に設けられた作動装置と、
前記作動装置を作動させる作動回路と、
前記制御記憶手段とは別個に設けられて、前記作動装置の作動用データを記憶した作動用データ記憶手段と、
前記作動用データ記憶手段に設けられて、前記ＣＰＵからの制御信号に対応したアドレス指定信号が入力されるアドレス信号入力部と、
前記作動用データ記憶手段に設けられて、前記アドレス指定信号に基づいて前記作動用データ記憶手段に記憶されている前記作動用データを前記作動回路に出力するデータ信号出力部と、
パルス信号を発生するパルス発生手段と、
前記アドレス信号入力部に接続され、前記ＣＰＵからの制御信号が入力されたことを契機にして前記作動用データ記憶手段に前記アドレス指定信号の出力を開始しかつ、所定個数分の前記アドレス指定信号を前記パルス信号に基づいて１つずつ出力するアドレス指定手段と、
前記パルス信号に基づいて、前記アドレス指定手段が出力する前記アドレス指定信号を変更させるアドレス指定信号変更手段とを備え、
前記作動用データに応じて、前記作動回路が前記作動装置を作動させることを特徴とする遊技機用制御装置。 A CPU for controlling the gaming machine;
Control storage means for storing control program data executed by the CPU;
An operating device provided in the gaming machine;
An actuation circuit for actuating the actuating device;
An operation data storage means provided separately from the control storage means and storing the operation data of the operation device ;
An address signal input unit provided in the operation data storage means, to which an address designation signal corresponding to a control signal from the CPU is input;
A data signal output unit provided in the operating data storage means for outputting the operating data stored in the operating data storage means to the operating circuit based on the address designation signal ;
Pulse generating means for generating a pulse signal;
Connected to the address signal input unit, triggered by the input of a control signal from the CPU, starts outputting the address designation signal to the operation data storage means, and a predetermined number of the address designation signals Addressing means for outputting one by one based on the pulse signal;
An address designation signal changing means for changing the address designation signal output by the address designation means based on the pulse signal;
A control device for a gaming machine, wherein the operating circuit operates the operating device according to the operating data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004102325A JP4679065B2 (en) | 2004-03-31 | 2004-03-31 | Control device for gaming machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004102325A JP4679065B2 (en) | 2004-03-31 | 2004-03-31 | Control device for gaming machine |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010154539A Division JP4933642B2 (en) | 2010-07-07 | 2010-07-07 | Control device for gaming machine |
| JP2010154541A Division JP4933644B2 (en) | 2010-07-07 | 2010-07-07 | Control device for gaming machine |
| JP2010154542A Division JP2010214161A (en) | 2010-07-07 | 2010-07-07 | Controller for game machine |
| JP2010154540A Division JP4933643B2 (en) | 2010-07-07 | 2010-07-07 | Control device for gaming machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005279193A JP2005279193A (en) | 2005-10-13 |
| JP4679065B2 true JP4679065B2 (en) | 2011-04-27 |
Family
ID=35178185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004102325A Expired - Fee Related JP4679065B2 (en) | 2004-03-31 | 2004-03-31 | Control device for gaming machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4679065B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5346714B2 (en) * | 2009-07-01 | 2013-11-20 | 株式会社オリンピア | Game machine |
| JP5346715B2 (en) * | 2009-07-02 | 2013-11-20 | 株式会社オリンピア | Game machine |
| JP6307392B2 (en) * | 2014-09-11 | 2018-04-04 | サミー株式会社 | Game machine |
| JP6375807B2 (en) * | 2014-09-11 | 2018-08-22 | サミー株式会社 | Game machine |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11104314A (en) * | 1997-10-03 | 1999-04-20 | Ace Denken:Kk | Game machine |
| JP2000254319A (en) * | 1999-03-05 | 2000-09-19 | Sankyo Kk | Game machine |
| JP2003047729A (en) * | 2001-08-06 | 2003-02-18 | Daidoo:Kk | Game machine |
| JP2003275408A (en) * | 2002-03-22 | 2003-09-30 | Okumura Yu-Ki Co Ltd | Game machine |
-
2004
- 2004-03-31 JP JP2004102325A patent/JP4679065B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11104314A (en) * | 1997-10-03 | 1999-04-20 | Ace Denken:Kk | Game machine |
| JP2000254319A (en) * | 1999-03-05 | 2000-09-19 | Sankyo Kk | Game machine |
| JP2003047729A (en) * | 2001-08-06 | 2003-02-18 | Daidoo:Kk | Game machine |
| JP2003275408A (en) * | 2002-03-22 | 2003-09-30 | Okumura Yu-Ki Co Ltd | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005279193A (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004344325A (en) | Game machine | |
| JP2006263250A (en) | Slot machine | |
| JP2013111240A (en) | Pachinko machine | |
| JP4619760B2 (en) | Game machine | |
| JP2008061852A (en) | Game machine | |
| JP2013252228A (en) | Game machine | |
| JP2013111245A (en) | Pachinko machine | |
| JP4679065B2 (en) | Control device for gaming machine | |
| JP5144045B2 (en) | Game machine | |
| JP2007307157A (en) | Game machine | |
| JP4933643B2 (en) | Control device for gaming machine | |
| JP2007307160A (en) | Game machine | |
| JP5152812B2 (en) | Bullet ball machine | |
| JP2002177522A (en) | Game machine | |
| JP4933642B2 (en) | Control device for gaming machine | |
| JP4933644B2 (en) | Control device for gaming machine | |
| JP2008295553A (en) | Game machine | |
| JP2010214161A (en) | Controller for game machine | |
| JP2003135775A (en) | Game machine | |
| JP2002315918A (en) | Game machine, computer program and recording medium | |
| JP5480029B2 (en) | Game machine | |
| JP2013111246A (en) | Pachinko machine | |
| JP5467277B2 (en) | Game machine | |
| JP4502611B2 (en) | Game machine | |
| JP2002136720A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4679065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |