JP4679065B2 - Control device for gaming machine - Google Patents
Control device for gaming machine Download PDFInfo
- Publication number
- JP4679065B2 JP4679065B2 JP2004102325A JP2004102325A JP4679065B2 JP 4679065 B2 JP4679065 B2 JP 4679065B2 JP 2004102325 A JP2004102325 A JP 2004102325A JP 2004102325 A JP2004102325 A JP 2004102325A JP 4679065 B2 JP4679065 B2 JP 4679065B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- data
- control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、遊技機用制御装置に関する。 The present invention relates to a control device for a gaming machine.
最近のパチンコ機は、遊技者に華やかで様々な演出を提供するための画像表示装置や効果音発生装置、照明装置等の作動装置が備えられている。そして、図16に示した従来の遊技機用制御装置では、マイクロコンピュータ7及びROM8を含む制御回路によって遊技機全体を制御すると共に、マイクロコンピュータ7からの信号を受けた専用の作動回路4,5,6によって画像表示装置1、効果音発生装置2、照明装置3の詳細な制御を個別に行うことで、マイクロコンピュータ7の処理負担を軽減していた(例えば、特許文献1参照)。
しかしながら、上述した従来の遊技機用制御装置において、制御回路に備えたROM8には、制御プログラムの他に、各装置1,2,3の動作に関する作動データも記憶されていたため、ROM8における制御プログラムの記憶領域が制限されるという問題があった。
However, in the above-described conventional gaming machine control device, the
本発明は、上記事情に鑑みてなされたもので、制御プログラムの記憶領域を従来よりも大きくすることが可能な遊技機用制御装置の提供を目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a control device for a gaming machine capable of increasing the storage area of a control program than before.
上記目的を達成するため、請求項1に係る遊技機用制御装置は、遊技機を制御するためのCPUと、CPUによって実行される制御用プログラムデータを記憶した制御記憶手段と、遊技機に設けられた作動装置と、作動装置を作動させる作動回路と、制御記憶手段とは別個に設けられて、作動装置の作動用データを記憶した作動用データ記憶手段と、作動用データ記憶手段に設けられて、CPUからの制御信号に対応したアドレス指定信号が入力されるアドレス信号入力部と、作動用データ記憶手段に設けられて、アドレス指定信号に基づいて作動用データ記憶手段に記憶されている作動用データを作動回路に出力するデータ信号出力部と、パルス信号を発生するパルス発生手段と、アドレス信号入力部に接続され、CPUからの制御信号が入力されたことを契機にして作動用データ記憶手段にアドレス指定信号の出力を開始しかつ、所定個数分のアドレス指定信号をパルス信号に基づいて1つずつ出力するアドレス指定手段と、パルス信号に基づいて、アドレス指定手段が出力するアドレス指定信号を変更させるアドレス指定信号変更手段とを備え、作動用データに応じて、作動回路が作動装置を作動させるところに特徴を有する。
To achieve the above object, a gaming machine control device according to
[請求項1の発明]
上記のように構成した請求項1に係る発明によれば、作動装置を作動させるための作動用データが、制御用プログラムデータを記憶した制御記憶手段とは別個に設けられた作動用データ記憶手段に記憶されたので、制御記憶手段における制御用プログラムデータの記憶領域を従来よりも大きくすることができる。
また、CPUが制御信号を出力すると、その制御信号に応じてアドレス指定手段が所定個数分のアドレス指定信号を1つずつ順次に出力し、それらのアドレス指定信号にて特定されるアドレスの作動用データが、順次に作動回路に出力される。これにより、CPUに所定個数分のアドレスを逐一指定させた場合に比較して、CPUの処理負担を軽減することが可能となる。
[Invention of Claim 1]
According to the invention according to
When the CPU outputs a control signal, the addressing means sequentially outputs a predetermined number of addressing signals one by one in response to the control signal, and operates the address specified by these addressing signals. Data is sequentially output to the operating circuit. As a result, it is possible to reduce the processing load on the CPU as compared with the case where the CPU designates a predetermined number of addresses one by one.
以下、本発明を適用したパチンコ遊技機に係る第1実施形態を、図1〜図14に基づいて説明する。本実施形態のパチンコ遊技機には、図1に示すように、一般のものと同様に、遊技場の遊技島に固定される外枠82に前面枠90が着脱可能に取り付けられている。
Hereinafter, a first embodiment of a pachinko gaming machine to which the present invention is applied will be described with reference to FIGS. In the pachinko gaming machine according to the present embodiment, as shown in FIG. 1, a
前面枠90には、図2に示した遊技盤11に種々の部品を組み付けてなる遊技盤側集合体と、同図に示した機構板75に種々の部品を組み付けてなる機構板側集合体の2つの集合体が組み付けられる。
A game board side assembly in which various parts are assembled to the
まず、遊技盤側集合体を構成する各部品に関して説明すると、遊技盤11は、木製の概矩形板材で構成されている。遊技盤11の前面には、図4に示すように、ガイドレール12が取り付けられ、ガイドレール12の内側が、遊技領域R1となっている。遊技領域R1のほぼ中央部には、表示装置13が設けられ、表示装置13の下方には、始動入賞口14、大入賞口15及びアウト口16が、上から順に間隔を開けて並べて設けられている。遊技領域R1のうち表示装置13の左右両側には、風車19,19が備えられ、風車19,19のさらに外側には、LED22A,22Bを内蔵したサイドランプ22,22が備えられている。また、始動入賞口14の左右両側には、始動ゲート18,18及び上側サイド入賞口20,20が備えられ、始動ゲート18,18の略真下位置で大入賞口15の左右両側の位置には、下側サイド入賞口21,21が備えられている。さらに、これら入賞口等以外に、遊技領域R1には、図示しない複数の釘が起立している。
First, the components constituting the game board side assembly will be described. The
所要の各部位についてさらに詳説する。
上側サイド入賞口20及び下側サイド入賞口21は、共に遊技球が1つ入賞可能な開口幅をなして上方に開放されている。
Further details of each required part will be described.
The upper
始動ゲート18は、遊技球が潜って通過可能な門形構造をなし、通過した遊技球は、その始動ゲート18に内蔵した普通図柄始動スイッチによって検出される。そして、その検出信号に基づいて、後述する普通図柄表示部24の図柄が変動表示される。
The
始動入賞口14は、所謂、ポケット構造をなして上方に向かって開口しており、その開口の両側部には可動翼片14C,14Cが備えられている。これら両可動翼片14C,14Cは、常には起立状態になっており、両可動翼片14C,14Cに挟まれた始動入賞口14の開口幅は、遊技球が約1つ入る大きさになっている。そして、遊技盤11の裏に設けたソレノイドが駆動されると、可動翼片14C,14Cが横に倒され、遊技球が可動翼片14Cに案内されて始動入賞口14に入り易くなる。
The
始動入賞口14に遊技球が入賞すると、始動入賞口14内に設けた特別図柄始動スイッチが遊技球を検出し、表示装置13が後述するように図柄を変動表示する。なお、表示装置13が図柄を変動表示している間に、始動入賞口14に入賞した入賞球は、4個まで保留記憶される。
When a game ball wins the
大入賞口15は、横長に形成されて、常には、可動扉15Tにて閉塞されている。そして、後述する所定条件の成立によって、パチンコ遊技機が「大当たり状態」になると、遊技盤11の裏に設けたソレノイドが駆動され、可動扉15Tが所定期間に亘って前側に倒れる。これにより、大入賞口15が開放され、可動扉15Tを案内にして、大入賞口15に多くの遊技球が入賞可能になる。大入賞口15に遊技球が入賞すると、大入賞口15内に設けた検出スイッチが遊技球を検出し、その検出信号に基づいて、例えば、15個の遊技球が賞球として払い出される。そして、所定条件が成立(例えば、可動扉15Tの開放時間が30秒に達したか、又は、大入賞口15に遊技球が10個入賞したか)すると、可動扉15Tが遊技盤11側に回動して大入賞口15を閉塞する。
The special winning
表示装置13は、遊技盤11に貫通形成された開口部(図示せず)に対し、遊技盤11の前面側から取り付けた枠形構造の装飾枠23(図4を参照)と、遊技盤11の後面側から取り付けた図示しない液晶モジュール(詳細には、TFT−LCDモジュール)とで構成されている。そして、遊技者は、遊技盤11の前面側から、装飾枠23を介して、液晶モジュールの表示画面34を見ることができる。
The
表示画面34の中央部分には、図1に示すように、通常は、3つの左、中、右の特別図柄13A,13B,13Cが、横並びに表示されている。これら各特別図柄13A,13B,13Cは、例えば、「0」〜「11」の数字を表記した複数種類のもので構成されており、通常は、各特別図柄13A,13B,13Cごと、所定の種類のものが、表示画面34に確定表示されている。そして、始動入賞口14に遊技球が入賞したときに当否判定され、各特別図柄13A,13B,13Cが、上下方向にスクロールして変動表示され、所定時間後に、例えば、左、中、右の順で各特別図柄13A,13B,13Cが停止表示される。このとき、例えば、当否判定の結果が当たりで全ての特別図柄13A,13B,13Cが同じ図柄、即ち、ぞろ目になった場合に、遊技が「大当たり状態」になり、可動扉15Tが開かれる。
As shown in FIG. 1, usually three left, middle and right special symbols 13A, 13B and 13C are displayed side by side at the center of the
表示画面34の左上隅には、普通図柄表示部24が設けられている。この普通図柄表示部24は、始動ゲート18内に設けた普通図柄始動スイッチが遊技球の通過を検出したときに当否判定され、例えば、「0」〜「9」までの数字(普通図柄)を所定期間に亘って変動表示した後、所定の数字を確定表示する。そして、確定表示された数字が、例えば、奇数の場合に、前記始動入賞口14に設けた前記可動翼片14C,14Cが所定期間(例えば、0.4秒)に亘って横に倒される。なお、普通図柄表示部24で表示する普通図柄は、数字に限るものではなく、アルファベットや記号等でもよい。
A normal
次に、機構板側集合体について説明すると、機構板75は、合成樹脂で構成され、図2に示すように、全体として遊技盤11より縦方向に長い矩形状をなす。機構板75の中央部分には、矩形窓74が形成され、機構板75が遊技盤11に重ねられると、遊技盤11に固定された後述する各制御基板49〜52が、矩形窓74内に配置される。なお、矩形窓74の縁部には、各制御基板49〜52を収容した筐体状のカバー(図示せず)が着脱可能に取り付けられている。
Next, the mechanism plate-side assembly will be described. The
図5に示すように、機構板75の後面のうち、矩形窓74より上側には、遊技球タンク71が設けられている。また、矩形窓74の側方部分には、賞球払出装置30及び貸球払出装置31が設けられている。そして、遊技球タンク71と賞球払出装置30及び貸球払出装置31との間が、矩形窓74の上辺と右側辺に沿って延びた遊技球誘導レール71Rにより連絡されている。
As shown in FIG. 5, a
機構板75の後面75Rのうち矩形窓74より下方には、払出制御基板58と電源装置54とが横並びにして取り付けられている。払出制御基板58は、後述する主制御基板49から受けた信号に基づき、賞球払出装置30及び貸球払出装置31を駆動して、所定数の遊技球を後述の上皿27A(図1及び図3を参照)に払い出させる。電源装置54は、パチンコホールに備えたAC24V設備電源から電力を受け、これを所定の電圧に変圧して各部位に配電する。なお、払出制御基板58と電源装置54も、個々に透明な樹脂ケースに収容されている。なお、機構板75は、一側部の上下端部に備えたヒンジ部73,73によって前面枠90に対して回動可能に組み付けられる(図2を参照)。
Below the
次に外枠82について説明する。外枠82には、前面枠90が回動可能に備えられている。外枠82は、4つの木製の長板83を縦長矩形状に接合して構成されており、外枠82のうち両側辺を構成する長板83の下端部の間には、前面板84が差し渡され、その前面板84の下縁部が、下辺を構成する長板83に接合されている。
Next, the
外枠82のうち一方の側辺には、その上下の2箇所に、金属製のヒンジ片85,85が取り付けられている。また、図2に示すように、外枠82のうちヒンジ片85と反対側の側辺を構成する長板83には、その上端寄りと下端寄りの内面の2箇所に、1対の係止部86,86が取り付けられている。さらに、外枠82のうちヒンジ片85を備えた側の外側面には、図1に示すように、プリペードカードユニット40が取り付けられる。
前面枠90は、例えば、合成樹脂で構成され、図3に示すように、外枠82の前面のうち前面板84より上方部分に対応した矩形構造をなす。前面枠90の一方の側辺には、その上下の2箇所に、金属製のヒンジ片91,91が備えられている。そして、これらヒンジ片91,91が前記外枠82に設けたヒンジ片85,85に係合されて、前面枠90が外枠82に対して回動自在に取り付けられている。
The
また、図2に示すように、前面枠90のうち、ヒンジ片91が備えられた側と反対側の側辺には、1対の被係止部92,92(図2を参照)が備えられており、外枠82に備えられた係止部86,86とこの被係止部92,92とが係止することで、前面枠90が外枠82に対して回動不能に固定される。
Further, as shown in FIG. 2, a pair of locked
図3に示すように、前面枠90には、遊技窓90Wが形成されており、前面枠90の後面側から挿入された遊技盤11の遊技領域R1を前面枠90の前面側から視認可能となっている。また、前面枠90の前面には、ガラス枠95が設けられている。ガラス枠95は、前面枠90のうちヒンジ片91側の側縁部に回動可能に取り付けられており、遊技窓90Wより一回り小さな窓95Wを備えて、そこにガラス板が張られている。また、ガラス枠95の前面のうち窓95Wの縁部には、装飾ランプ96が配されている。装飾ランプ96は、有色(例えば、赤色や黄色等)の透光性樹脂で構成されたランプカバーの内部に複数のLED96A〜96F(図1を参照)を備えてなる。なお、遊技盤11は、前面枠90の後面側に起立形成された囲壁78内に収容され、囲壁78の複数箇所に設けられた係止レバー77によって係止されている(図2を参照)。
As shown in FIG. 3, a
図4に示すように、前面枠90のうちガラス枠95の下方には、横長の回動板97が、ガラス枠95と同様に、前面枠90に対して回動可能に取り付けられている。この回動板97には、上皿27Aが取り付けられている。
As shown in FIG. 4, a horizontally long rotating
前面枠90のうち回動板97の下方には、下皿27Bを備えた下皿ユニット98が取り付けられている。そして、遊技を行った場合の賞球としての遊技球が、上皿27Aに払い出され、上皿27Aに設けたボタン29を押すと、上皿27Aから下皿27Bに遊技球が移動する。
A
回動板97のうち、上皿27Aの左右の両端部寄り位置には1対のスピーカ59S,59Sが設けられ、下皿ユニット98のうち、下皿27Bの右端部には操作ノブ28が設けられている。これらスピーカ59S、操作ノブ28及び前記装飾ランプ96等は、パチンコ遊技機の所定の電気回路にコネクタ接続されている。そして、操作ノブ28を操作すると、前面枠90の下端部に備えられた発射装置53が駆動して、上皿27Aに収容された遊技球が遊技盤11上の遊技領域R1に向けて弾き出され、遊技の進行状況に応じて、装飾ランプ96及びスピーカ59Sが駆動される。以上が機構板側集合体の説明である。
A pair of
ところで、図2に示すように、遊技盤11の後面には、表示装置13を構成する液晶モジュールの後側に重なるようにして表示制御基板51が備えられている。また、表示制御基板51の下側には、電飾制御基板52と音声制御基板50とが横並びにして取り付けられている。そして、これら電飾制御基板52、音声制御基板50及び表示制御基板51の後側に重なるようにして主制御基板49が取り付けられている(図6を参照)。なお、前記各制御基板49〜52は、それぞれ透明な樹脂ケースに収容されている。
By the way, as shown in FIG. 2, a
次に、図7〜10を参照しつつ本実施形態のパチンコ遊技機の電気的な構成について説明する。主制御基板49は、例えば、CPUとRAM及びROMを合わせてパッケージしてなるワンチップマイコンを主要部として備えている。
Next, the electrical configuration of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS. The
ワンチップマイコンは、各入賞口14,15,20,21及び始動ゲート18に入賞した遊技球を検出するためのセンサー等から信号を受けると共に、電飾制御基板52、音声制御基板50、払出制御基板58、表示制御基板51等に制御信号を出力して各部位を制御する。また、ワンチップマイコンは、パチンコ遊技機の遊技状況に関する遊技情報を、情報出力回路を介して、パチンコホールに備えた管理装置へと出力する。
The one-chip microcomputer receives signals from sensors and the like for detecting game balls that have won the winning
表示制御基板51は、図7に示すように、表示装置13にて演出に用いられる画像を表示装置13に表示するための制御データ及び制御プログラム等を記憶する制御ROM63と、特別図柄、背景画像、キャラクター画像、文字画像等の画像データを記憶する画像データROM66とを備える。そして、主制御基板49からI/Oポート60を介して入力したコマンドデータに基づき、表示用CPU61が、制御ROM63から所定の制御データ及び制御プログラムを取り出し、ワークRAM64の作業領域で所定の信号を生成してVDP62に出力する。
As shown in FIG. 7, the
VDP62は、画像表示を行うための表示制御機能及び高速描画機能を有し、表示制御用CPU61からの描画命令(所定の信号)に基づいて画像データROM66から必要なデータを読み出し、表示画面34における特別図柄、背景画像、キャラクター画像、文字画像等のマップデータを作成し、一旦VRAM67に格納する。VRAM67に格納された画像データは、VDP62によってLCD制御回路65に出力され、LCD制御回路65は、入力した画像データを色信号(例えば、RGB信号)と同期信号とからなるビデオ信号に変換し、表示装置13(詳細には、TFT−LCD)に出力する。そして、表示装置13は、ビデオ信号に基づいて、表示画面34に画像を表示する。なお、図7において、符号68は、リセット回路であって、表示用CPU61とワークRAM64とから構成される表示制御用MPUを初期化するためのリセット信号を出力する。また、符号69は、クロック回路であって、表示制御用MPUに基準クロック信号を出力する。
The
音声制御基板50は、主制御基板49からのコマンドデータに基づいてスピーカ59Sから発生させるBGMや演出用の音声の制御を行い、その音声データを設定する。
The
具体的には、図8に示すように、音声制御基板50は、音声を発生させるための制御データ及び制御プログラム等を記憶した制御ROM203を備える。そして、音声用CPU201は、主制御基板49からI/Oポート200を介して入力したコマンドデータに基づいて制御ROM203から制御プログラム及び制御データを読み出し、ワークRAM202にて所定の信号を生成して音声合成回路204に信号を出力する。音声合成回路204は、音声用CPU201からの信号に基づいて音声信号を合成して音量増幅回路205に出力する。音量増幅回路205にて増幅された音声信号は、音量スイッチ206を介して、左右のスピーカ59S,59Sに出力される。ここで、音量スイッチ206を操作することで、スピーカ59Sから発生する音声の音量を調節することが可能である。
Specifically, as shown in FIG. 8, the
なお、図8において、符号208は、リセット回路であって、音声用CPU201とワークRAM202とから構成される音声制御用MPUを初期化するためのリセット信号を出力する。また、符号207は、クロック回路であって、音声制御用MPUに基準クロック信号を出力する。
In FIG. 8,
さて、本発明の「遊技機用制御装置」としての電飾制御基板52は、主制御基板49からのコマンドデータに基づいて、装飾ランプ96やサイドランプ22,22等の電飾装置(本発明の「作動装置」に相当する)に備えた複数のLED22A,22B,96A〜96Fを制御する。
The electrical
図9に示すように、電飾制御基板52は、前記ランプ22,96に備えたLED22A,22B,96A〜96Fを制御するための制御プログラム(本発明の「制御用プログラムデータ」に相当する)を記憶した制御ROM103(本発明の「制御記憶手段」に相当する)を備える。
As shown in FIG. 9, the
電飾制御基板52に備えた電飾用CPU101(本発明の「CPU」に相当する)は、主制御基板49からI/Oポート100を介して入力したコマンドデータに基づいて制御ROM103から制御プログラムを読み出す。そして、読み出された制御プログラムに基づいてワークRAM102において所定の信号が生成され、加算回路104(本発明の「アドレス指定手段」に相当する)及びパルス発生回路105(本発明の「パルス発生手段」に相当する)に出力される。なお、加算回路104とパルス発生回路105とで、本発明の「アドレス指定信号変更手段」が構成されている。
An illumination CPU 101 (corresponding to “CPU” of the present invention) provided on the
パルス発生回路105は、後に詳説するように、電飾用CPU101からの信号に基づいて所定のパルス信号を加算回路104に出力する。また、加算回路104は、電飾用CPU101からの信号と、パルス発生回路105からのパルス信号とに基づいて、データROM106にアドレス信号を出力する。
The
データROM106は、前記複数のLED22A,22B,96A〜96Fの点灯データ(本発明の「作動用データ」に相当する)を格納している。また、データROM106は、制御ROM103とは別個に設けられ、電飾制御基板52上に着脱可能に備えられている。点灯データを変更する場合には、データROM106を交換すればよいので、点灯データの変更が容易となる。なお、データROM106は、本発明の「作動用データ記憶手段」に相当する。
The data ROM 106 stores lighting data (corresponding to “operation data” in the present invention) of the plurality of
データROM106は、加算回路104からのアドレス信号によって特定されたアドレスの点灯データを、ランプ制御回路107(本発明の「作動回路」に相当する)に出力する。同図に示すように、データROM106の点灯データは、直接、ランプ制御回路107に出力されるので、点灯データを一旦電飾用CPU101に取り込み、電飾用CPU101からランプ制御回路107に出力する構成と比較して、電飾用CPU101の負担を軽減することができる。なお、データROM106のうち、アドレス信号が入力する入力ポートが本発明の「アドレス信号入力部」に相当し、点灯データを出力する出力ポートが、本発明の「データ信号出力」に相当する。
The data ROM 106 outputs the lighting data at the address specified by the address signal from the
ランプ制御回路107は、データROM106からの点灯データに基づいてランプ22,96に備えた複数のLED22A,22B,96A〜96Fを点灯又は消灯させる。
The
なお、図9における符号109は、リセット回路であって、電飾用CPU101とワークRAM102とから構成される電飾制御用MPUを初期化するためのリセット信号を出力する。また、符号108は、クロック回路であって、電飾制御用MPUに基準クロック信号を出力する。
Note that
さて、電飾制御基板52の所要の各部について詳細に説明する。
電飾用CPU101は、主制御基板49からのコマンドデータに基づいて、複数のランプ演出パターンの中から1つを設定すると共に、その演出パターンに応じて予め設定されている各種信号を出力する。即ち、電飾用CPU101は、加算回路104に開始アドレス信号を出力する。また、パルス発生回路105には、パルス信号の周期T(図14を参照)、即ち、1つのパルス信号が発生してから次のパルス信号が発生するまでの時間間隔を設定するための信号と、パルス信号の出力回数を設定するための信号とを出力する。なお、各ランプ演出パターンにおける開始アドレス、パルス信号の周期T及びパルス信号の発生回数は、例えば、以下の表1のように設定されている。
Now, each required part of the electrical
The
パルス発生回路105は、図10に示すように、パルス信号を生成する発振回路120と、発振回路120からパルス信号を受信して加算回路104に出力すると共に、受信したパルス信号の数を計数するカウンター回路121とを備える。発振回路120は、電飾用CPU101からの信号に基づいてパルス信号の周期T(図14を参照)を設定する。具体的には、発振回路120には分周回路122が備えられており、電飾用CPU101からの信号に応じて発振回路120に備えた発振素子(図示せず)の基準パルスを分周することで、パルス信号の周期Tを変更している。また、本実施形態では、発振回路120から出力されるパルス信号の周期Tは、クロック回路108から出力される基準クロック信号の周期とは異なっている。
As shown in FIG. 10, the
加算回路104は、電飾用CPU101から開始アドレス信号を受けると、パルス発生回路105からのパルス信号の入力を契機として、その開始アドレス信号をデータROM106に出力する。また、開始アドレス信号を出力した後で、パルス発生回路105から1つのパルス信号が入力する毎に、先に出力したアドレス信号に所定値(本実施形態では、データROM106のアドレスの1番地分に相当する値)を加算して更新し、その更新されたアドレス信号をデータROM106に出力する。これにより、データROM106のアドレスが規則的に指定される。
When the
ここで、電飾用CPU101は、開始アドレス信号のみを出力しており、その後に出力されるアドレス信号は、加算回路104が1つずつ順次に生成して出力するので、電飾用CPU101によって複数個分のアドレス信号を逐一出力させた場合に比較して、電飾用CPU101の処理負担を軽減することができる。また、加算回路104がアドレス信号を生成して出力している間に、その他の回路110を制御することも可能となる。
Here, the
データROM106は、所定の容量の記憶領域R0を有し、その記憶領域R0は、図13に示すように、例えば、1バイトずつの複数のアドレス空間に区分されてアドレス(番地)が付されている。そして、記憶領域R0の各アドレスに対応したアドレス空間に、1つの点灯データが格納されている。 The data ROM 106 has a storage area R0 having a predetermined capacity, and the storage area R0 is divided into a plurality of address spaces of 1 byte, for example, as shown in FIG. Yes. One lighting data is stored in an address space corresponding to each address in the storage area R0.
1つの点灯データ(8ビット)に含まれる各ビットは、それぞれ1つのLEDに対応している。点灯データのビット値が「1」である場合にそのLEDは点灯され、ビット値が「0」である場合にそのLEDは消灯されるようになっている。即ち、各ビットが1つのLEDに対応し、1つの点灯データによって、8つのLED22A,22B,96A〜96Fの点灯状態が一度に設定されることになる。
Each bit included in one lighting data (8 bits) corresponds to one LED. When the bit value of the lighting data is “1”, the LED is turned on, and when the bit value is “0”, the LED is turned off. That is, each bit corresponds to one LED, and the lighting states of the eight
例えば、図12のアドレスbに格納されている点灯データでは、1,2,3,6ビット目に対応したLEDは点灯され、4,5,7,8ビット目に対応したLEDは消灯される。 For example, in the lighting data stored at address b in FIG. 12, the LEDs corresponding to the first, second, third and sixth bits are turned on, and the LEDs corresponding to the fourth, fifth, seventh and eighth bits are turned off. .
ランプ制御回路107は、データROMのデータバスに接続されて、データROM106からの点灯データ、つまり各LEDに対応するビットデータに応じて、ランプ22,96に備えた各LED22A,22B,96A〜96Fへの電力供給をオンオフ切り替えする。図11に示すように、ランプ制御回路107の出力ポートは、例えば、8ビットのパラレルポートで構成されている。出力ポートの各ビットには、それぞれ1つのLEDが接続されている。本実施形態では、1〜3ビット目が、装飾ランプ96の左上、左中、左下のLED96A〜96Cに接続され、4〜6ビット目が、装飾ランプ96の右上、右中、右下のLED96D〜96Fに接続され、7ビット目が、左側のサイドランプ22のLED22Aに接続され、8ビット目が、右側のサイドランプ22のLED22Bに接続されている。そして、データROM106から読み出された点灯データに基づいて、電源装置54による電力供給を出力ポートの各ビット毎にオンオフ切り替えする。即ち、ビット値が「1」の場合にはオン状態として、そのLEDに電力を供給し、ビット値が「0」の場合はオフ状態として、そのLEDへの電力供給を遮断する。これにより、8つのLED22A,22B,96A〜96Fを個別に点灯又は消灯させることができる。以上が、電飾制御基板52の構成の説明である。
The
次に、上記構成からなる電飾制御基板52の動作を図11のフローチャートを参照しつつ説明する。パチンコ遊技機の電源をオンすると、電飾制御基板52に備えた電飾用CPU101は、図11に示した制御プログラムMを制御ROM103から取り出してランする。
Next, the operation of the electrical
制御プログラムMがランされると、まず、外部コマンド受信処理(S1)が行われる。この処理(S1)では、主制御基板49からコマンドデータが受信される。
When the control program M is run, first, external command reception processing (S1) is performed. In this process (S1), command data is received from the
外部コマンド受信処理(S1)に次いで、演出パターン判別処理(S2)が行われる。この処理(S2)では、主制御基板49からのコマンドデータに基づいて、ランプの演出パターン(表1を参照)が判別される。そして、この演出パターンに基づいて、以下の開始アドレス設定処理(S3)、実行ステップ設定処理(S4)、及び開始タイマー処理(S5)が行われる。
Following the external command reception process (S1), an effect pattern determination process (S2) is performed. In this process (S2), a lamp effect pattern (see Table 1) is determined based on command data from the
開始アドレス設定処理(S3)では、演出パターンに応じて開始アドレス信号が設定される。 In the start address setting process (S3), a start address signal is set according to the production pattern.
実行ステップ設定処理(S4)では、演出パターンに応じて、パルス発生回路105から出力されるパルス信号の周期T及びパルス信号の出力回数が設定される。
In the execution step setting process (S4), the period T of the pulse signal output from the
開始タイマー処理(S5)では、ランプ演出パターンに応じて所定時間が設定され、以後、この処理(S5)が行われる度に、開始タイマーの値がカウントアップされる。 In the start timer process (S5), a predetermined time is set according to the lamp effect pattern, and thereafter, the value of the start timer is counted up every time this process (S5) is performed.
次いでその他の処理として、例えばその他の回路制御等の処理が行われる(S6)。次いで開始タイマーの値が所定時間となったか否か、即ち、判別された演出パターンによるランプ演出を開始するか否かがチェックされる(S7)。所定時間に達していない場合(S7でNo)には、開始タイマーによる計時を続行する。一方、所定時間に達した場合(S7でYes)には、ランプ22,96に備えた各LED22A,22B,96A〜96Fをデフォルト状態に設定するためのデフォルトアドレス設定処理(S8)が行われる。
Next, as other processing, for example, other processing such as circuit control is performed (S6). Next, it is checked whether or not the value of the start timer has reached a predetermined time, that is, whether or not to start the lamp effect according to the determined effect pattern (S7). If the predetermined time has not been reached (No in S7), time counting by the start timer is continued. On the other hand, when the predetermined time is reached (Yes in S7), a default address setting process (S8) for setting the
デフォルトアドレス設定処理(S8)では、加算回路104にデータROM106のアドレスaに対応するアドレス信号を設定すると共に、パルス発生回路105からパルス信号を1回発生させて、アドレスaに対応するアドレス信号をデータROM106に出力させる。そして、各LED22A,22B,96A〜96Fを最初にデフォルト状態とした後で、演出パターンに応じたランプ演出が開始される。なお、クロック回路108が発生するクロックパルスを用いてデフォルトアドレスに対応するアドレス信号を出力させてもよい。
In the default address setting process (S8), an address signal corresponding to the address a of the data ROM 106 is set in the
次に、本実施形態の電飾制御基板52とLED22A,22B,96A〜96Fの動作を具体的に説明する。
Next, the operation of the
例えば、ランプ演出パターン1(表1を参照)が実行された場合、即ち、開始アドレス設定処理(S3)において、開始アドレス信号として、データROM106のアドレスbに対応したアドレス信号が設定され、実行ステップ設定処理(S4)において、パルス信号の出力回数が「4」回に設定されかつ、パルス信号の周期Tが「1秒」に設定された場合には、以下のようになる。 For example, when the lamp effect pattern 1 (see Table 1) is executed, that is, in the start address setting process (S3), an address signal corresponding to the address b of the data ROM 106 is set as the start address signal. In the setting process (S4), when the number of output times of the pulse signal is set to “4” and the cycle T of the pulse signal is set to “1 second”, the following is performed.
まず、主制御基板49からのコマンドデータを受信してから演出パターンに応じて設定されている所定時間が経過すると、デフォルトアドレスとしてアドレスaを指定するアドレス信号が出力される。
First, when a predetermined time set according to the production pattern has elapsed after receiving command data from the
次に、加算回路104にアドレスbを指定するアドレス信号が設定され、パルス発生回路105からパルス信号が出力される。加算回路104にパルス信号が入力すると、データROM106にアドレスbを指定するアドレス信号が出力される。アドレスbに対応するアドレス信号が出力されてから1秒後に、加算回路104に2つ目のパルス信号が入力すると、アドレスbから1番地分繰り上がったアドレスcを指定するアドレス信号が出力される。アドレスcに対応するアドレス信号が出力されてから1秒後に、加算回路104に3つ目のパルス信号が入力すると、アドレスcから1番地分繰り上がったアドレスdを指定するアドレス信号が出力される。さらに、アドレスdに対応するアドレス信号が出力されてから1秒後に、加算回路104に4つ目のパルス信号が入力すると、アドレスdから1番地分繰り上がったアドレスeを指定するアドレス信号が出力される。つまり、連続した4つのアドレスb,c,d,eを指定するアドレス信号が1秒おきに順番に出力される。アドレスeを指定するアドレス信号を出力した時点で、パルス信号は、「4」回出力されたことになるので、パルス発生回路105からのパルス信号の出力が停止される。
Next, an address signal designating the address b is set in the
これを遊技者側から見ると以下のようになる。最初はアドレスaの点灯データ「00000000」に基づいて全てのLED22A,22B、96A〜96Fがデフォルト状態、即ち、消灯状態となっている。次いで、アドレスbの点灯データ「11100100」に基づいて、装飾ランプ96の左上、左中、左下及び右下のLED96A〜96C,96Eが1秒間点灯する。次の1秒間は、アドレスcの点灯データ「11100110」に基づいて、装飾ランプ96の左上、左中、左下及び右下のLED96A〜96C,96Eと、左側のサイドランプ22のLED22Aとが点灯する。次の1秒間は、アドレスdの点灯データ「11001110」に基づいて、装飾ランプ96の左上、左中、右中及び右下のLED96A,96B,96E,96Fと、左側のサイドランプ22のLED22Aとが点灯する。さらに、次の1秒間は、アドレスeの点灯データ「11001010」に基づいて、装飾ランプ96の左上、左中、右中のLED96A,96B,96Eと、左側のサイドランプ22のLED22Aとが点灯する。つまり、1秒毎に点灯するLEDの組み合わせが切り替わる。
This is seen from the player side as follows. Initially, all the
また、ランプ演出パターン3(表1を参照)が実行された場合、即ち、開始アドレス設定処理(S3)において、開始アドレス信号として、データROM106のアドレスdを指定するアドレス信号が設定され、実行ステップ設定処理(S4)において、パルス信号の出力回数が「3」回に設定されかつ、パルス信号の周期Tが「2秒」に設定された場合には、以下のようになる。 Further, when the lamp effect pattern 3 (see Table 1) is executed, that is, in the start address setting process (S3), an address signal designating the address d of the data ROM 106 is set as the start address signal. In the setting process (S4), when the number of output times of the pulse signal is set to “3” and the cycle T of the pulse signal is set to “2 seconds”, the following is performed.
まず、主制御基板49からのコマンドデータを受信してから演出パターンに応じて設定されている所定時間が経過すると、デフォルトアドレスとしてアドレスaを指定するアドレス信号が出力される。
First, when a predetermined time set according to the production pattern has elapsed after receiving command data from the
次に、加算回路104にアドレスdを指定するアドレス信号が設定され、パルス発生回路105からパルス信号が出力される。加算回路104にパルス信号が入力すると、データROM106にアドレスdを指定するアドレス信号が出力される。アドレスdに対応するアドレス信号が出力されてから2秒後に、加算回路104に2つ目のパルス信号が入力すると、アドレスdから1番地分繰り上がったアドレスeを指定するアドレス信号が出力される。さらに、アドレスeに対応するアドレス信号が出力されてから2秒後に、加算回路104に3つ目のパルス信号が入力すると、アドレスeから1番地分繰り上がったアドレスfを指定するアドレス信号が出力される。つまり、連続した3つのアドレスd,e,fを指定するアドレス信号が2秒おきに順番に出力される。また、アドレスfに対応するアドレス信号が出力された時点でパルス信号は「3」回出力されたことになるので、パルス発生回路105からのパルス信号の出力が停止される。
Next, an address signal designating an address d is set in the
これを遊技者側から見ると以下のようになる。即ち、最初はアドレスaの点灯データに基づいて全てのLED22A,22B、96A〜96Fが消灯状態となっている。次いで、アドレスdの点灯データ「11001110」に基づいて、装飾ランプ96の左上、左中、右中及び右下のLED96A,96B,96E,96Fと、左側のサイドランプ22のLED22Aとが2秒間点灯する。次の2秒間は、アドレスeの点灯データ「11001010」に基づいて、装飾ランプ96の左上、左中、右中のLED96A,96B,96Eと、左側のサイドランプ22のLED22Aとが点灯する。さらに次の2秒間は、アドレスfの点灯データ「01101101」に基づいて、装飾ランプ96の左中、左下、右中、右下のLED96A,96B,96E,96Fと、右側のサイドランプ22のLED22Bとが点灯する。つまり、2秒毎に点灯するLEDの組み合わせが切り替わる。
This is seen from the player side as follows. That is, at first, all the
このように、本実施形態によれば、ランプ22,96に備えたLED22A,22B,96A〜96Fを点灯させるための点灯データが、制御プログラムMを記憶した制御ROM103とは別個に備えられたデータROM106に記憶されたので、制御ROM103において、制御プログラムMの記憶領域を従来よりも大きくすることができる。これにより、より多くの制御プログラムを制御ROM103に格納することが可能となり、多彩なランプ演出を行うことが可能となる。
As described above, according to the present embodiment, the lighting data for lighting the
また、ランプ演出を行う際には、電飾用CPU101は、複数の点灯データのうちの最初の1つの点灯データのみを指定すればよく、その他の点灯データを指定するアドレス信号を出力する必要がないので、電飾用CPU101の処理負担を軽減することができる。
Further, when performing the lamp effect, the
さらに、点灯データの組み合わせが同一である場合、即ち、ランプ演出パターン1とランプ演出パターン4とのように、加算回路104から出力されるアドレス信号の組み合わせが同一である場合でも、パルス信号の周期Tを異ならせることで、点灯するLEDの組み合わせが切り替わる時間を異ならせることができ、ランプの点灯態様を異ならせることができる。
Furthermore, even when the combination of lighting data is the same, that is, when the combination of the address signals output from the
なお、機種変更等によって点灯データのみを変更する場合、制御プログラムと点灯データとを同一のROMに記憶させていると、変更する点灯データに加えて、変更する必要のない制御プログラムも、改めてROMに書き込む必要がある。これに対し、本実施形態のように、制御プログラムと点灯データとを別個のROMに記憶させた場合には、変更する必要のない制御プログラムはROMに書き込む必要はなく、変更する点灯データのみを新たにROMに書き込めばよい。 When only the lighting data is changed by changing the model, etc., if the control program and the lighting data are stored in the same ROM, in addition to the lighting data to be changed, a control program that does not need to be changed is again read into the ROM. Need to write to. On the other hand, when the control program and the lighting data are stored in separate ROMs as in the present embodiment, the control program that does not need to be changed need not be written in the ROM, and only the lighting data to be changed is stored. What is necessary is just to newly write in ROM.
[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)前記一実施形態では、パチンコ遊技機に備えられた電飾制御基板52に本発明を適用していたが、遊技機であれば、コイン遊技機やスロットマシン等に備えられた電飾制御基板に適用してもよい。
[Other Embodiments]
The present invention is not limited to the above-described embodiment. For example, the embodiments described below are also included in the technical scope of the present invention, and various other than the following can be made without departing from the scope of the invention. It can be changed and implemented.
(1) In the above embodiment, the present invention is applied to the
(2)前記一実施形態では、パルス発生回路105に備えられた発振素子が生成した基準パルスを、演出パターンに応じて分周回路122にて分周して加算回路104に出力していたが、クロック回路108が発生する基準クロック信号を分周回路122にて分周して加算回路104に出力してもよい。
(2) In the above embodiment, the reference pulse generated by the oscillation element provided in the
(3)前記第一実施形態では、装飾ランプ96とサイドランプ22とを同一のパルス発生回路105、加算回路104、データROM106及びランプ制御回路107によって制御していたが、図15に示すように、パチンコ遊技機のガラス枠95に備えられた発光体(例えば、装飾ランプ96)と、遊技盤11に備えられた発光体(例えば、サイドランプ22)とを、別々の加算回路300A,300B、パルス発生回路301A,301B、データROM302A,302B及びランプ制御回路303A,303Bによって制御してもよい。このようにすれば、ガラス枠95に備えられた発光体と、遊技盤11に備えられた発光体とを別々に制御することができるので、ランプによる演出を多様化することができる。
(3) In the first embodiment, the
(4)前記実施形態では、加算回路104が出力するアドレス信号は、パルス信号が入力する度に、アドレスの1番地分に相当する値が加算されるように構成されていたが、複数番地分(例えば、2番地分)に相当する値が加算されるようにして、アドレス信号によって指定されるデータROM106のアドレスが複数番地分ずつ大きくなるようにしてもよい。また、加算する値は正の値に限らず、負の値でもよい。このようにすれば、アドレス信号によって指定されるデータROM106の複数のアドレスを、所定番地分ずつ小さくすることができる。
(4) In the above embodiment, the address signal output from the
(5)前記実施形態では、ランプ演出パターン毎にパルス信号の出力回数を設定しておき、パルス信号の出力回数が設定回数となったときに、パルス発生回路105からのパルス信号の出力が停止されていたが、ランプ演出パターン毎にデフォルト時間を設定しておき、デフォルト時間に達した場合に、電飾用CPU101がパルス発生回路105にパルス信号を停止させる停止信号を出力するようにしてもよい。この場合、パルス信号の出力回数を設定する必要はない。
(5) In the above embodiment, the number of pulse signal outputs is set for each lamp effect pattern, and when the number of pulse signal outputs reaches the set number of times, the output of the pulse signal from the
(6)前記実施形態では、電飾制御基板52に本発明を適用していたが、音声制御基板50や表示制御基板51、並びに7セグ及びドットマトリクス等の演出制御に本発明を適用してもよい。
(6) In the above embodiment, the present invention is applied to the
22 サイドランプ(作動装置)
52 電飾制御基板(遊技機用制御装置)
96 装飾ランプ(作動装置)
103 制御ROM(制御記憶手段)
104 加算回路(アドレス指定手段)
105 パルス発生回路(パルス発生手段)
106 データROM(作動用データ記憶手段)
107 ランプ制御回路(作動回路)
300A,300B 加算回路(アドレス指定手段)
301A,301B パルス発生回路(パルス発生手段)
302A,302B データROM(作動用データ記憶手段)
303A,303B ランプ制御回路(作動回路)
101 電飾用CPU
22A,22B、96A〜96F LED
M 制御プログラム
22 Side lamp (actuator)
52 Lighting control board (control device for gaming machines)
96 Decorative lamp (actuator)
103 Control ROM (control store hand stage)
104 adder circuit (addressing hand stage)
105 Pulse generation circuit (pulse generation means)
106 Data ROM (operation data storage means)
107 lamp control circuit (operating circuits)
300A, 300B adder circuit (address specified hand stage)
301A, 301B Pulse generation circuit (pulse generation means)
302A, 302B Data ROM (operation data storage means)
303A, 303B lamp control circuit (operating circuits)
101 CPU for illumination
22A, 22B, 96A-96F LE D
M control program
Claims (1)
前記CPUによって実行される制御用プログラムデータを記憶した制御記憶手段と、
前記遊技機に設けられた作動装置と、
前記作動装置を作動させる作動回路と、
前記制御記憶手段とは別個に設けられて、前記作動装置の作動用データを記憶した作動用データ記憶手段と、
前記作動用データ記憶手段に設けられて、前記CPUからの制御信号に対応したアドレス指定信号が入力されるアドレス信号入力部と、
前記作動用データ記憶手段に設けられて、前記アドレス指定信号に基づいて前記作動用データ記憶手段に記憶されている前記作動用データを前記作動回路に出力するデータ信号出力部と、
パルス信号を発生するパルス発生手段と、
前記アドレス信号入力部に接続され、前記CPUからの制御信号が入力されたことを契機にして前記作動用データ記憶手段に前記アドレス指定信号の出力を開始しかつ、所定個数分の前記アドレス指定信号を前記パルス信号に基づいて1つずつ出力するアドレス指定手段と、
前記パルス信号に基づいて、前記アドレス指定手段が出力する前記アドレス指定信号を変更させるアドレス指定信号変更手段とを備え、
前記作動用データに応じて、前記作動回路が前記作動装置を作動させることを特徴とする遊技機用制御装置。 A CPU for controlling the gaming machine;
Control storage means for storing control program data executed by the CPU;
An operating device provided in the gaming machine;
An actuation circuit for actuating the actuating device;
An operation data storage means provided separately from the control storage means and storing the operation data of the operation device ;
An address signal input unit provided in the operation data storage means, to which an address designation signal corresponding to a control signal from the CPU is input;
A data signal output unit provided in the operating data storage means for outputting the operating data stored in the operating data storage means to the operating circuit based on the address designation signal ;
Pulse generating means for generating a pulse signal;
Connected to the address signal input unit, triggered by the input of a control signal from the CPU, starts outputting the address designation signal to the operation data storage means, and a predetermined number of the address designation signals Addressing means for outputting one by one based on the pulse signal;
An address designation signal changing means for changing the address designation signal output by the address designation means based on the pulse signal;
A control device for a gaming machine, wherein the operating circuit operates the operating device according to the operating data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004102325A JP4679065B2 (en) | 2004-03-31 | 2004-03-31 | Control device for gaming machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004102325A JP4679065B2 (en) | 2004-03-31 | 2004-03-31 | Control device for gaming machine |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010154539A Division JP4933642B2 (en) | 2010-07-07 | 2010-07-07 | Control device for gaming machine |
JP2010154541A Division JP4933644B2 (en) | 2010-07-07 | 2010-07-07 | Control device for gaming machine |
JP2010154542A Division JP2010214161A (en) | 2010-07-07 | 2010-07-07 | Controller for game machine |
JP2010154540A Division JP4933643B2 (en) | 2010-07-07 | 2010-07-07 | Control device for gaming machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005279193A JP2005279193A (en) | 2005-10-13 |
JP4679065B2 true JP4679065B2 (en) | 2011-04-27 |
Family
ID=35178185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004102325A Expired - Fee Related JP4679065B2 (en) | 2004-03-31 | 2004-03-31 | Control device for gaming machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679065B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5346714B2 (en) * | 2009-07-01 | 2013-11-20 | 株式会社オリンピア | Game machine |
JP5346715B2 (en) * | 2009-07-02 | 2013-11-20 | 株式会社オリンピア | Game machine |
JP6307392B2 (en) * | 2014-09-11 | 2018-04-04 | サミー株式会社 | Game machine |
JP6375807B2 (en) * | 2014-09-11 | 2018-08-22 | サミー株式会社 | Game machine |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11104314A (en) * | 1997-10-03 | 1999-04-20 | Ace Denken:Kk | Game machine |
JP2000254319A (en) * | 1999-03-05 | 2000-09-19 | Sankyo Kk | Game machine |
JP2003047729A (en) * | 2001-08-06 | 2003-02-18 | Daidoo:Kk | Game machine |
JP2003275408A (en) * | 2002-03-22 | 2003-09-30 | Okumura Yu-Ki Co Ltd | Game machine |
-
2004
- 2004-03-31 JP JP2004102325A patent/JP4679065B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11104314A (en) * | 1997-10-03 | 1999-04-20 | Ace Denken:Kk | Game machine |
JP2000254319A (en) * | 1999-03-05 | 2000-09-19 | Sankyo Kk | Game machine |
JP2003047729A (en) * | 2001-08-06 | 2003-02-18 | Daidoo:Kk | Game machine |
JP2003275408A (en) * | 2002-03-22 | 2003-09-30 | Okumura Yu-Ki Co Ltd | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP2005279193A (en) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004344325A (en) | Game machine | |
JP2006263250A (en) | Slot machine | |
JP2013111240A (en) | Pachinko machine | |
JP4619760B2 (en) | Game machine | |
JP2008061852A (en) | Game machine | |
JP2013252228A (en) | Game machine | |
JP2013111245A (en) | Pachinko machine | |
JP4679065B2 (en) | Control device for gaming machine | |
JP5144045B2 (en) | Game machine | |
JP2007307157A (en) | Game machine | |
JP4933643B2 (en) | Control device for gaming machine | |
JP2007307160A (en) | Game machine | |
JP5152812B2 (en) | Bullet ball machine | |
JP2002177522A (en) | Game machine | |
JP4933642B2 (en) | Control device for gaming machine | |
JP4933644B2 (en) | Control device for gaming machine | |
JP2008295553A (en) | Game machine | |
JP2010214161A (en) | Controller for game machine | |
JP2003135775A (en) | Game machine | |
JP2002315918A (en) | Game machine, computer program and recording medium | |
JP5480029B2 (en) | Game machine | |
JP2013111246A (en) | Pachinko machine | |
JP5467277B2 (en) | Game machine | |
JP4502611B2 (en) | Game machine | |
JP2002136720A (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4679065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |