JP4677152B2

JP4677152B2 - Semiconductor device

Info

Publication number: JP4677152B2
Application number: JP2001294374A
Authority: JP
Inventors: 智香子井村; 正親増田; 道昭杉山; 勇日原; 豊加賀谷
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2001-09-26
Filing date: 2001-09-26
Publication date: 2011-04-27
Anticipated expiration: 2021-09-26
Also published as: JP2003100949A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）型半導体装置に関し、特に、ＣＳＰ型半導体装置を実装基板に実装する技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＣＳＰ型半導体装置の実装基板への実装は、半導体装置の配線基板の電極用ランド上に形成されたはんだボールと実装基板上のはんだボール搭載ランドとの電気的接続を図ることで行われる。前記電気的接続は、半導体装置と実装基板とを共に加熱し、はんだボールを溶融させることで行われる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との差が大きいと、半導体チップを含む半導体装置の外周部が実装基板の実装面から遠ざかる方向に反るように変形する場合がある。そのため、マトリクス状に配置されたはんだボールの内、特に半導体装置の隅部に近いはんだボールとはんだボール搭載ランドとのはんだ付け部が外れ、はんだ付け不良となる場合がある。
【０００３】
また、前記ＣＳＰ型半導体装置を前記実装基板に実装した実装体において、半導体装置と実装基板が作動し、前記半導体装置と前記実装基板のサイズが変化する。この場合、前記半導体装置と前記実装基板との熱膨張係数が異なるため、サイズの変化量が異なり、信号用はんだボールと実装基板の信号用はんだボール搭載ランド間に応力が働き、破断する場合がある。
【０００４】
上記の問題の対策として、特開平１０−９２９６５号公報に開示されている技術は、半導体チップを収容する半導体装置本体の裏面に、はんだ層によって被覆された多数のはんだボールをマトリクス状に並べて配置し、はんだボール配置エリアの少なくとも隅部に配置されたはんだボールを半導体チップとは接続されていないダミーボールとすることで、半導体装置本体の反り変形によって発生するはんだ付け不良を防止し、信頼性を向上させている。
【０００５】
また、特開２００１−６８５９４公報に開示されている技術は、ＢＧＡ型半導体装置と実装基板において、信号用はんだボールの断面積と同一またはそれよりも大きい断面積を持つダミーはんだボールをＢＧＡ四角形頂点付近のコーナ部に配置し、半導体装置の強度を増加させ、また、信号用はんだボールの表面積と同一またはそれよりも大きい表面積を持つダミーボール搭載ランドを実装基板のエリアアレイ四角形頂点付近のコーナ部に配置することで実装基板の強度を増加させている。また、ダミーはんだボールの表面積を断面積よりも大きくする、または配置位置を外周縁側のコーナ側へシフト配置することで、電極接合部への応力集中を防ぐようにしている。
【０００６】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見いだした。
配線基板の隅部に信号用はんだボールが配置されない大サイズＣＳＰ型半導体装置において、前記大サイズＣＳＰ型半導体装置のはんだ付け不良を防止するために、ダミーはんだボールを信号用はんだボール配置エリアの少なくとも隅部に配置し、ダミーはんだボール搭載ランドを実装基板のダミーはんだボール接続位置に配置した半導体装置と実装基板とを準備し、半導体装置を実装基板に実装した実装体を製造する。実装体に外部応力が加わった場合、信号用はんだボールの配列中にダミーはんだボールが配置されているため、ダミーはんだボールの剥がれと信号用はんだボールとの剥がれとが同時に起こる場合がある。
【０００７】
また、同様の目的により、ダミーはんだボールを信号用はんだボール配列の四角形頂点付近のコーナ部に配置した半導体装置とダミーボール搭載ランドを実装基板のエリアアレイ四角形頂点付近のコーナ部に配置した実装基板とを準備し、実装体を製造した場合においても、その実装体に外部応力が加わった場合、信号用はんだボールの配列中にダミーはんだボールが配置されるため、ダミーはんだボールの剥がれと信号用はんだボールの剥がれとが同時に起こる場合がある。
【０００８】
例えば、メモリーデバイス等では、記憶容量が異なっても、信号用はんだボールの配置を共通化する必要があるため、半導体装置の中央部のみに信号用はんだボールが配置される。例えば、６４ＭｂｉｔＳＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を４個搭載して２５６ＭｂｉｔＳＤＲＡＭを製造する場合に、前世代の６４ＭｂｉｔＳＤＲＡＭを２個搭載した１２８ＭｂｉｔＳＤＲＡＭと外部接続端子用のはんだボールを同配置にすると、図１０に示すように、ＣＳＰ型半導体装置１０１の隅部には信号用はんだボール１０４が配置されない。そのため、１２８ＭｂｉｔＳＤＲＡＭを２個搭載した半導体装置を実装基板に実装するために、半導体装置と実装基板とを共に加熱した場合、前記ダミーはんだボールを設けた場合においても、半導体装置の熱膨張係数と実装基板の熱膨張係数との差により、特に半導体装置の隅部に近いはんだボールとはんだボール搭載ランドとのはんだ付け部が外れ、はんだ付け不良となる場合がある。
【０００９】
また、実装体に外部応力が加わった場合、信号用はんだボールの配列中にダミーはんだボールが配置されるため、ダミーはんだボールの剥がれと信号用はんだボールの剥がれとが同時に起こる場合がある。
【００１０】
本発明の目的は、配線基板の隅部に信号用はんだボールが配置されない大サイズＣＳＰ型半導体装置を実装基板に実装する場合に、はんだ付け不良の発生しない技術を提供することである。
本発明の他の目的は、配線基板の隅部にはんだボールが配置されない大サイズＣＳＰ型半導体装置において、外部応力による曲がり及び信号用はんだボールの剥がれを防止できる技術を提供することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。第１の発明は、４つの頂点を有する四辺形の配線基板の一主面に半導体チップを搭載し、前記半導体チップと前記配線基板上のリードとを電気的に接続し、前記半導体チップ、リード、電気的接続部を樹脂で封止し、前記配線基板の前記一主面と反対側の他主面上のランドにはんだボールを形成した前記半導体装置において、前記ランドは、実装基板と電気的に接続するための複数の電極用ランドと、前記配線基板の前記他主面において、前記４つの頂点の近傍に当該４つの頂点に対応して配置される４つの第１のダミーランドと、前記４つの頂点の各々において、前記４つの第１のダミーランドのうちの対応する１つを基点として当該４つの頂点の各々を作り出す第１及び第２の辺がそれぞれ延伸する第１及び第２の方向の両方に沿って並んで配置された複数の第２のダミーランドとを含み、前記４つの第１のダミーランドと前記複数の第２のダミーランドとは前記実装基板と電気的に接続されない。前記４つの頂点の各々における、前記第１の辺が前記第２の辺よりも長く、前記４つの頂点の各々における、前記複数の第２のダミーランドのうちの前記第１の辺に沿って配置されている個数が、前記複数の第２のダミーランドのうちの前記第２の辺に沿って配置されている個数よりも少ないことを特徴とする。
【００１２】
第２の発明は、第１の発明に記載の半導体装置において、前記電極用ランドと前記４つの第１のダミーランドと前記複数の第２のダミーランドとの上に形成されている複数のはんだボールは互いに略同一サイズであることを特徴とする。
【００１４】
本発明によれば、配線基板の隅部に信号用はんだボールが配置されない大サイズＣＳＰ型半導体装置において、前記配線基板の少なくとも隅部にダミーランドを形成し、前記電極用ランド及び前記ダミーランド上に同一のサイズのダミーはんだボールと信号用はんだボールとを形成することにより、前記ＣＳＰ型半導体装置を実装基板に実装するために、前記ＣＳＰ型半導体装置と実装基板とを加熱した場合に、はんだボールに熱膨張による応力が働くが、半導体装置の隅部に形成されたダミーはんだボール１０５に働く応力が大きく、信号用はんだボール１０４に大きい応力がかかるのを防ぐことが可能になるので、はんだ付け不良の発生を防止できる。また、半導体装置を実装基板に実装した実装体において、ダミーはんだボール１０５とダミーはんだボール搭載ランド７０４により接合強度の向上が図られているので、外部応力による曲がり等を防止できる。
【００１５】
また、実装基板と電気的に接続される電極用ランドの配列の外周から離した位置にダミーランドを形成することにより、外力の大きい隅部のダミーはんだボールの接続が剥がれても、信号用はんだボールの接続が剥がれるのを防止できるため、半導体装置への影響を防止できる。
【００１６】
以下、本発明の実施形態（実施例）を図面を参照して詳細に説明する。
なお、実施の形態（実施例）を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
【発明の実施の形態】
（実施例１）
本発明の実施例１を図１乃至図８を用いて説明する。図１（ａ）は本実施例１におけるＣＳＰ型半導体装置の裏面概略図、（ｂ）は側面図である。図２は、本実施例１のＣＳＰ型半導体装置の配線基板を半導体チップ搭載側から見た図である。図３は、本実施例１のＣＳＰ型半導体装置の配線基板の裏面詳細図である。図４は、本実施例１のＣＳＰ型半導体装置の組立工程を示すフローチャートである。図５は本実施例１の半導体チップの搭載基板を説明するための図である。図６は、図５に示す本実施例１の半導体チップの搭載基板の裏面図である。図７は、本実施例１のＣＳＰ型半導体装置の実装基板の概略図である。図８は、本実施例１のＣＳＰ型半導体装置の実装体を示す側面図である。
【００１８】
本実施例１のＣＳＰ型半導体装置（以下、半導体装置と呼ぶ）１０１は、図１乃至図３に示すように、配線基板１０３の一主面に一または複数の半導体チップ（図示せず）例えばＤＲＡＭを搭載し、前記半導体チップの外部電極と前記配線基板上のリード２０３とを電気的に接続し、前記半導体チップ、リード、電気的接続部をモールド樹脂１０２で封止し、他主面（半導体チップが搭載された面と反対側の面）に実装基板７０１と電気的に接続するための複数の電極用ランド（図示せず）と前記他主面の少なくとも隅部に、実装基板と電気的に接続されないダミーランド（図示せず）とを形成し、前記電極用ランドとダミーランド上にそれぞれ信号用はんだボール１０４とダミーはんだボール１０５とを形成した半導体装置である。
【００１９】
はんだボールの代わりにＰｂフリーボールを使用することも可能である。また、半導体チップと配線基板１０３との接続には、例えばワイヤーボンディング、フェイスアップＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）、フリップ・チップ、フェイスアップＴＡＢ等の接続方法を用いる。
【００２０】
配線基板１０３には、図２に示すように、スルーホール２０１、配線２０２及びリード２０３が形成されている。組立て工程において、半導体チップの外部電極とリード２０３との電気的接続が図られる。また、スルーホール２０１により配線基板１０３の半導体チップ搭載面と実装基板接続面との電気的接続が図られる。配線基板１０３の厚さは約０．２１ｍｍである。
【００２１】
また、図３に示すように、配線基板１０３の半導体チップが搭載された面と反対側の面には、信号用はんだボール１０４、ダミーはんだボール１０５、スルーホール２０１、配線２０２が形成されている。信号用はんだボール１０４は実装基板７０１と電気的に接続するための電極用ランド上に、ダミーはんだボール１０５は実装基板７０１と電気的に接続されないダミーランド上に形成される。信号用はんだボール１０４およびダミーはんだボール１０５は同一のサイズで０．４５±０．０５ｍｍである。また、本実施例の半導体装置１０１の厚さは最大１．４０ｍｍである。前記ダミーランドは、配線基板１０３の少なくとも隅部に配置される。そうすることにより、配線基板１０３の隅部の信号用はんだボール１０４が配置されない部分にも、信号用はんだボール１０４が配置されている部分と同様の熱膨張による応力がかかるため、半導体装置１０１およびそれを実装基板７０１に実装した実装体の外部応力による曲がり等を防止できる。
また、外部応力の大きい隅部のダミーはんだボール１０５が剥がれても、信号用はんだボール１０４の剥がれは防止できる。
【００２２】
本実施例１のＣＳＰ型半導体装置の製造工程を、図４乃至図６を用いて説明する。
図５は、複数の配線基板１０３を同一基板上に配列した半導体チップの搭載基板５０１を示す。図５では、４×７の２８個の配線基板が配列されている。個々の配線基板１０３は基板フランジ６０１により固定され、搭載基板５０１を構成する。搭載基板５０１に配列されている個々の配線基板１０３には、図２に示すように、スルーホール２０１、配線２０２、リード２０３が形成されている。例えば、個々の配線基板１０３上に、６４ＭｂｉｔＳＲＡＭを４個搭載することにより、２５６ＭｂｉｔＳＤＲＡＭが製造できる。
【００２３】
図６は、図５の半導体チップの搭載基板５０１の半導体チップが搭載されている面（表面）と反対側の面（裏面）を示す図である。搭載基板５０１に配列されている個々の配線基板１０３には、図３に示すように、スルーホール２０１、配線２０２、信号用はんだボール１０４、ダミーはんだボール１０５が形成されている。
【００２４】
ウエハプロセスの終了した半導体ウエハは、半導体ウエハの一主面にダイシングエリアにより区画された複数の半導体チップ形成領域に回路素子が形成されている。前記半導体ウエハは、通常の製造工程を経た後、ダイシング工程において、個々の半導体チップ（ペレット）に分割される（ステップ４０１）。
【００２５】
次に、ステップ４０１において分割されたペレットの中から、前記ウエハプロセスのプロービング工程により良品とされたペレットがピックアップされ（ステップ４０２）、ダイボンディングにより、図５に示す搭載基板５０１の配線基板１０３上に搭載され（ステップ４０３）、配線基板１０３とペレットのボンディングに用いられた接合樹脂を硬化させるため、ベークが行われる（ステップ４０４）。
【００２６】
次に、前記ペレットの外部電極と配線基板１０３のリード２０３とが、ワイヤーにより、電気的に接続される（ステップ４０５）。
次に、プラズマクリーニングにより、ペレット上の反応残渣が除去され（ステップ４０６）、外観検査が行われる（ステップ４０７）。
次に、前記ペレット、リード２０３、ワイヤーはモールド樹脂１０２により封止され（ステップ４０８）、モールド樹脂の硬化を促進させるために加熱される（ステップ４０９）。
【００２７】
次に、図６に示すように、ペレットが搭載された面と反対側の面に実装基板７０１と電気的に接続するための複数の電極用ランド（図示せず）と前記他主面（裏面）の少なくとも隅部に、実装基板と電気的に接続されないダミーランド（図示せず）とを形成し、前記電極用ランドとダミーランド上にそれぞれ信号用はんだボール１０４とダミーはんだボール１０５とを形成し（ステップ４１０）、前記搭載基板５０１を加熱することにより、はんだボールを溶融し、半球上に成形する（ステップ４１１）。例えば、信号用はんだボール１０４とダミーはんだボール１０５は同一サイズ０．４５±０．０５ｍｍであり、０．８０ｍｍピッチで形成される。
【００２８】
次に、前記搭載基板５０１から個々の半導体装置１０１が分離され（ステップ４１２）、トレイ詰めされる（ステップ４１３）。
次に、トレイ詰めされた半導体装置１０１は外観検査の後、モールド樹脂１０２上にマーキングが行われる。
以上の製造工程を経て半導体装置１０１が製造される。
【００２９】
また、ステップ４１２を経ないで、搭載基板５０１に半導体チップが搭載された状態で出荷され、顧客側で個々の半導体装置１０１に切断され、実装基板７０１に実装される場合がある。この場合に、個々の半導体装置１０１への切断時、また半導体装置１０１の実装基板７０１への実装時に、半導体装置１０１およびそれを実装基板７０１に実装した実装体に外部応力が働くが、ダミーはんだボール１０５により、接合強度の向上が図られているため、曲がり等を防止できる。また、前記外部応力により、ダミーはんだボール１０５が剥がれた場合でも、信号用はんだボール１０４の剥がれは防止できる。
【００３０】
本実施例１のＣＳＰ型半導体装置を実装する実装基板は、図７に示すように、スルーホール（図示せず）、配線（図示せず）、半導体装置搭載領域７０２に、信号用はんだボール搭載ランド７０３とダミーはんだボール搭載ランド７０４とを有する。
【００３１】
半導体装置１０１の実装基板７０１への実装は、配線基板１０３の信号用はんだボール１０４と信号用はんだボール搭載ランド７０３との電気的接続、及びダミーはんだボール１０５とダミーはんだボール搭載ランド７０４との接続を図ることで行われる。前記接続は、半導体装置１０１と実装基板７０１とを共に加熱して行われる。加熱は通常の製造方法により行われる。加熱により、はんだボールに熱膨張による応力が働くが、半導体装置１０１の隅部に形成されたダミーはんだボール１０５に働く応力が大きく、信号用はんだボール１０４に大きい応力がかかるのを防ぐことが可能になる。そのため、信号用はんだボール１０４と信号用はんだボール搭載ランド７０３との電気的接続不良の発生は防げる。前記ダミーはんだボールの配列が図７に示すように、信号用はんだボールとは縦にも横にも全く重ならない位置に配列しているので、外力によりダミーはんだボールがどちらかの方向に１列剥がれても信号用はんだボールは別配列なので、信号用はんだボールの接続が剥がれるのを防止できる。半導体装置１０１の実装基板７０１への実装結果、図８に示すように、半導体装置１０１の実装体が製造される。
【００３２】
前記半導体装置１０１の実装体において、半導体装置１０１と実装基板７０１が作動し、前記半導体装置１０１と前記実装基板７０１のサイズが変化する。この場合、前記半導体装置１０１と前記実装基板７０１との熱膨張係数が異なるため、サイズの変化量が異なり、信号用はんだボール１０４と信号用はんだボール搭載ランド７０３、ダミーはんだボール１０５とダミーはんだボール搭載ランド７０４間に応力が働くが、ダミーはんだボール１０５とダミーはんだボール搭載ランド７０４により接合強度の向上が図られているため応力による破断を防止できる。
【００３３】
（実施例２）
本発明の実施例２のＣＳＰ型半導体装置１０１を図９を用いて説明する。図９は、本発明の実施例２のＣＳＰ型半導体装置の裏面概略図である。
【００３４】
本実施例２のＣＳＰ型半導体装置は、実施例１とダミーはんだボール１０５の配置のみが異なる。図９に示すように、ダミーはんだボール１０５は、実装基板７０１と電気的に接続される信号用はんだボール１０４の配列の外周から離した位置に形成する。そうすることにより、外力の大きい隅部のダミーはんだボール１０５の接続が剥がれても、信号用はんだボール１０４の接続が剥がれるのを防止できるので、外部応力に対する半導体装置１０１の強度を向上させることができる。また、実施例１よりもダミーはんだボールの数が多く、接合強度が向上する。また、外部応力が分散されるため、実装体の強度が向上する。
【００３５】
以上、本発明者によってなされた発明を、実施例に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは無論である。
【００３６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡潔に説明すれば、下記のとおりである。
本発明によれば、ＣＳＰ型半導体装置を実装基板に実装する場合に、はんだ付け不良の発生を防止できる。また、半導体装置および半導体装置を実装基板に実装した実装体の外部応力による曲がり等を防止できる。また、外力応力の大きいダミーランドの接続が剥がれても、電極用ランドの接続が剥がれるのを防止できるため、半導体装置への影響を防止できる。
【図面の簡単な説明】
【図１】本発明の実施例１のＣＳＰ型半導体装置の裏面概略図及び側面図である。
【図２】本実施例１のＣＳＰ型半導体装置の配線基板を半導体チップ側から見た図である。
【図３】本実施例１のＣＳＰ型半導体装置の裏面詳細図である。
【図４】本実施例１のＣＳＰ型半導体装置の組立工程を示すフローチャートである。
【図５】本実施例１の半導体チップの搭載基板を説明するための図である。
【図６】図５に示す本実施例１の半導体チップの搭載基板の裏面図である。
【図７】本実施例１のＣＳＰ型半導体装置の実装基板の概略図である。
【図８】本実施例１のＣＳＰ型半導体装置の実装体を示す側面図である。
【図９】本発明の実施例２のＣＳＰ型半導体装置の裏面概略図である。
【図１０】従来のＣＳＰ型半導体装置の裏面概略図及び側面図である。
【符号の説明】
１０１…ＣＳＰ型半導体装置１０２…モールド樹脂
１０３…配線基板１０４…信号用はんだボール
１０５…ダミーはんだボール２０１…スルーホール
２０２…配線２０３…リード
５０１…搭載基板６０１…基板フランジ
７０１…実装基板７０２…半導体装置搭載領域
７０３…信号用はんだボール搭載ランド
７０４…ダミーはんだボール搭載ランド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a CSP (Chip Size Package) type semiconductor device, and more particularly to a technology effective when applied to a technology for mounting a CSP type semiconductor device on a mounting substrate.
[0002]
[Prior art]
The mounting of the CSP type semiconductor device on the mounting substrate is performed by electrically connecting the solder balls formed on the electrode lands of the wiring substrate of the semiconductor device and the solder ball mounting lands on the mounting substrate. The electrical connection is performed by heating the semiconductor device and the mounting substrate together to melt the solder balls. In this case, if the difference between the thermal expansion coefficient of the semiconductor device and the thermal expansion coefficient of the mounting substrate is large, the outer peripheral portion of the semiconductor device including the semiconductor chip may be deformed so as to warp away from the mounting surface of the mounting substrate. is there. For this reason, among the solder balls arranged in a matrix, a soldered portion between the solder ball near the corner of the semiconductor device and the solder ball mounting land may be detached, resulting in poor soldering.
[0003]
Further, in the mounting body in which the CSP type semiconductor device is mounted on the mounting substrate, the semiconductor device and the mounting substrate operate, and the sizes of the semiconductor device and the mounting substrate change. In this case, since the thermal expansion coefficients of the semiconductor device and the mounting board are different, the amount of change in size is different, and stress may act between the signal solder ball mounting land and the signal solder ball mounting land of the mounting board, resulting in breakage. is there.
[0004]
As a countermeasure against the above problem, the technique disclosed in Japanese Patent Application Laid-Open No. 10-92965 discloses that a large number of solder balls covered with a solder layer are arranged in a matrix on the back surface of a semiconductor device body that accommodates a semiconductor chip. In addition, solder balls placed at least at the corners of the solder ball placement area are dummy balls that are not connected to the semiconductor chip, thereby preventing soldering defects caused by warping deformation of the semiconductor device body and reliability. Has improved.
[0005]
Further, the technology disclosed in Japanese Patent Laid-Open No. 2001-68594 discloses that a dummy solder ball having a cross-sectional area equal to or larger than the cross-sectional area of a signal solder ball in a BGA type semiconductor device and a mounting substrate Place the dummy ball mounting land with a surface area equal to or larger than the surface area of the signal solder balls in the corner area near the corner of the mounting board area array. The strength of the mounting board is increased by arranging in the above. Further, the stress concentration on the electrode joint is prevented by increasing the surface area of the dummy solder ball to be larger than the cross-sectional area or by shifting the arrangement position to the corner side on the outer peripheral edge side.
[0006]
[Problems to be solved by the invention]
As a result of examining the prior art, the present inventor has found the following problems.
In a large size CSP type semiconductor device in which no signal solder balls are arranged at the corners of the wiring board, in order to prevent soldering failure of the large size CSP type semiconductor device, dummy solder balls are placed at least in the signal solder ball arrangement area. A semiconductor device and a mounting substrate, which are arranged at the corners and have dummy solder ball mounting lands arranged at dummy solder ball connection positions of the mounting substrate, are prepared, and a mounting body in which the semiconductor device is mounted on the mounting substrate is manufactured. When an external stress is applied to the mounting body, since the dummy solder balls are arranged in the arrangement of the signal solder balls, peeling of the dummy solder balls and peeling of the signal solder balls may occur at the same time.
[0007]
In addition, for the same purpose, a semiconductor device in which dummy solder balls are arranged at the corners near the quadrangular vertices of the signal solder ball array and a mounting board in which the dummy ball mounting lands are arranged at the corners near the quadrangular vertices of the mounting board area array. Even if the mounting body is manufactured, if external stress is applied to the mounting body, the dummy solder balls are placed in the array of the signal solder balls. Solder ball peeling may occur at the same time.
[0008]
For example, in a memory device or the like, even if the storage capacities are different, it is necessary to make the arrangement of the signal solder balls common, and therefore, the signal solder balls are arranged only in the central portion of the semiconductor device. For example, when manufacturing a 256 Mbit SDRAM by mounting four 64 Mbit SDRAM (Dynamic Random Access Memory), if a 128 Mbit SDRAM mounting two previous generation 64 Mbit SDRAMs and a solder ball for external connection terminals are arranged in the same manner, As shown in FIG. 10, the signal solder balls 104 are not arranged at the corners of the CSP type semiconductor device 101. Therefore, in order to mount a semiconductor device on which two 128 Mbit SDRAMs are mounted on a mounting substrate, both the semiconductor device and the mounting substrate are heated. Even when the dummy solder balls are provided, the thermal expansion coefficient of the semiconductor device is Due to the difference from the thermal expansion coefficient of the mounting substrate, the soldering portion between the solder ball and the solder ball mounting land, particularly near the corner of the semiconductor device, may be detached, resulting in poor soldering.
[0009]
Further, when an external stress is applied to the mounting body, since the dummy solder balls are arranged in the arrangement of the signal solder balls, peeling of the dummy solder balls and peeling of the signal solder balls may occur at the same time.
[0010]
An object of the present invention is to provide a technique in which a soldering failure does not occur when a large-size CSP type semiconductor device in which no signal solder balls are arranged at corners of a wiring board is mounted on a mounting board.
Another object of the present invention is to provide a technique capable of preventing bending due to external stress and peeling of a signal solder ball in a large-size CSP type semiconductor device in which no solder ball is disposed at a corner of a wiring board.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0011]
[Means for Solving the Problems]
An outline of typical inventions disclosed in the present application will be briefly described as follows. According to a first aspect of the present invention, a semiconductor chip is mounted on one main surface of a quadrilateral wiring board having four vertices, and the semiconductor chip and leads on the wiring board are electrically connected. In the semiconductor device in which the electrical connection portion is sealed with a resin and solder balls are formed on the land on the other main surface opposite to the one main surface of the wiring board, the land is electrically connected to the mounting substrate. A plurality of electrode lands for connection to the four main lands, four first dummy lands arranged in the vicinity of the four vertices on the other main surface of the wiring board in correspondence with the four vertices, In each of the four vertices, the first and second sides that respectively extend the first and second sides that create each of the four vertices with the corresponding one of the four first dummy lands as a base point Along both directions In and a distributed multiple of second dummy land, said four first dummy land and the plurality of second dummy land not electrically connected to the mounting board. The first side at each of the four vertices is longer than the second side, and along the first side of the plurality of second dummy lands at each of the four vertices. The number arranged is smaller than the number arranged along the second side of the plurality of second dummy lands .
[0012]
According to a second invention, in the semiconductor device according to the first invention, a plurality of solders formed on the electrode lands , the four first dummy lands, and the plurality of second dummy lands. The balls are substantially the same size as each other .
[0014]
According to the present invention, in a large-size CSP type semiconductor device in which no signal solder balls are arranged at corners of a wiring board, dummy lands are formed at least at the corners of the wiring board, and the electrode lands and the dummy lands are formed on the lands. When the CSP type semiconductor device and the mounting substrate are heated in order to mount the CSP type semiconductor device on the mounting substrate by forming dummy solder balls and signal solder balls of the same size on the solder, Although stress due to thermal expansion acts on the ball, the stress acting on the dummy solder ball 105 formed at the corner of the semiconductor device is large, and it is possible to prevent a large stress from being applied to the signal solder ball 104. It is possible to prevent improper attachment. Further, in the mounting body in which the semiconductor device is mounted on the mounting substrate, the bonding strength is improved by the dummy solder balls 105 and the dummy solder ball mounting lands 704, so that bending due to external stress can be prevented.
[0015]
Also, by forming dummy lands at positions away from the outer periphery of the array of electrode lands that are electrically connected to the mounting board, even if the connection of the dummy solder balls at the corners where the external force is large is removed, the signal solder Since the connection of the balls can be prevented from being peeled off, the influence on the semiconductor device can be prevented.
[0016]
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments (examples) of the present invention will be described in detail with reference to the drawings.
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments (examples), and the repetitive description thereof is omitted.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Example 1
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1A is a schematic rear view of a CSP type semiconductor device according to the first embodiment, and FIG. 1B is a side view. FIG. 2 is a view of the wiring substrate of the CSP type semiconductor device according to the first embodiment as viewed from the semiconductor chip mounting side. FIG. 3 is a detailed back view of the wiring board of the CSP type semiconductor device of the first embodiment. FIG. 4 is a flowchart showing an assembly process of the CSP type semiconductor device according to the first embodiment. FIG. 5 is a diagram for explaining a semiconductor chip mounting substrate according to the first embodiment. FIG. 6 is a back view of the semiconductor chip mounting substrate of the first embodiment shown in FIG. FIG. 7 is a schematic view of a mounting substrate of the CSP type semiconductor device according to the first embodiment. FIG. 8 is a side view showing a mounting body of the CSP type semiconductor device according to the first embodiment.
[0018]
A CSP type semiconductor device (hereinafter referred to as a semiconductor device) 101 according to the first embodiment includes one or more semiconductor chips (not shown), for example, on one main surface of a wiring board 103 as shown in FIGS. A DRAM is mounted, the external electrode of the semiconductor chip and the lead 203 on the wiring board are electrically connected, the semiconductor chip, the lead, and the electrical connection portion are sealed with a mold resin 102, and the other main surface ( A plurality of electrode lands (not shown) for electrical connection to the mounting substrate 701 on the surface opposite to the surface on which the semiconductor chip is mounted) and at least the corners of the other main surface, In this semiconductor device, dummy lands (not shown) that are not connected to each other are formed, and signal solder balls 104 and dummy solder balls 105 are formed on the electrode lands and the dummy lands, respectively.
[0019]
It is also possible to use Pb free balls instead of solder balls. Further, for the connection between the semiconductor chip and the wiring substrate 103, for example, a connection method such as wire bonding, face-up TAB (Tape Automated Bonding), flip chip, face-up TAB or the like is used.
[0020]
As shown in FIG. 2, the wiring board 103 is formed with through holes 201, wirings 202, and leads 203. In the assembly process, electrical connection between the external electrode of the semiconductor chip and the lead 203 is achieved. In addition, the through hole 201 allows electrical connection between the semiconductor chip mounting surface of the wiring substrate 103 and the mounting substrate connection surface. The thickness of the wiring board 103 is about 0.21 mm.
[0021]
As shown in FIG. 3, signal solder balls 104, dummy solder balls 105, through holes 201, and wirings 202 are formed on the surface of the wiring substrate 103 opposite to the surface on which the semiconductor chip is mounted. . The signal solder balls 104 are formed on electrode lands for electrical connection with the mounting substrate 701, and the dummy solder balls 105 are formed on dummy lands that are not electrically connected with the mounting substrate 701. The signal solder balls 104 and the dummy solder balls 105 have the same size and are 0.45 ± 0.05 mm. The thickness of the semiconductor device 101 of this embodiment is 1.40 mm at the maximum. The dummy lands are arranged at least at the corners of the wiring board 103. By doing so, stresses due to thermal expansion similar to the portions where the signal solder balls 104 are disposed are also applied to the portions where the signal solder balls 104 are not disposed at the corners of the wiring substrate 103. It is possible to prevent bending or the like due to external stress of the mounting body in which the mounting substrate 701 is mounted.
Further, even if the dummy solder balls 105 at the corners having a large external stress are peeled off, the signal solder balls 104 can be prevented from being peeled off.
[0022]
A manufacturing process of the CSP type semiconductor device according to the first embodiment will be described with reference to FIGS.
FIG. 5 shows a semiconductor chip mounting board 501 in which a plurality of wiring boards 103 are arranged on the same board. In FIG. 5, 28 wiring boards of 4 × 7 are arranged. Each wiring board 103 is fixed by a board flange 601 and constitutes a mounting board 501. As shown in FIG. 2, through-holes 201, wirings 202, and leads 203 are formed on the individual wiring boards 103 arranged on the mounting board 501. For example, a 256 Mbit SDRAM can be manufactured by mounting four 64 Mbit SRAMs on each wiring board 103.
[0023]
FIG. 6 is a diagram showing a surface (back surface) opposite to the surface (front surface) on which the semiconductor chip of the semiconductor chip mounting substrate 501 of FIG. 5 is mounted. As shown in FIG. 3, through holes 201, wirings 202, signal solder balls 104, and dummy solder balls 105 are formed on the individual wiring boards 103 arranged on the mounting board 501.
[0024]
In the semiconductor wafer that has been subjected to the wafer process, circuit elements are formed in a plurality of semiconductor chip forming regions partitioned by a dicing area on one main surface of the semiconductor wafer. After passing through a normal manufacturing process, the semiconductor wafer is divided into individual semiconductor chips (pellets) in a dicing process (step 401).
[0025]
Next, among the pellets divided in step 401, pellets made good by the probing process of the wafer process are picked up (step 402), and on the wiring substrate 103 of the mounting substrate 501 shown in FIG. 5 by die bonding. (Step 403), and baking is performed to cure the bonding resin used for bonding the wiring substrate 103 and the pellet (step 404).
[0026]
Next, the external electrode of the pellet and the lead 203 of the wiring substrate 103 are electrically connected by a wire (step 405).
Next, the reaction residue on the pellet is removed by plasma cleaning (step 406), and an appearance inspection is performed (step 407).
Next, the pellets, leads 203, and wires are sealed with the mold resin 102 (step 408) and heated to promote the curing of the mold resin (step 409).
[0027]
Next, as shown in FIG. 6, a plurality of electrode lands (not shown) for electrically connecting to the mounting substrate 701 on the surface opposite to the surface on which the pellets are mounted, and the other main surface (rear surface) ) At least at the corners, dummy lands (not shown) that are not electrically connected to the mounting substrate are formed, and signal solder balls 104 and dummy solder balls 105 are formed on the electrode lands and the dummy lands, respectively. In step 410, the mounting board 501 is heated to melt the solder balls and form them on the hemisphere (step 411). For example, the signal solder balls 104 and the dummy solder balls 105 have the same size of 0.45 ± 0.05 mm and are formed at a 0.80 mm pitch.
[0028]
Next, the individual semiconductor devices 101 are separated from the mounting substrate 501 (step 412) and packed in a tray (step 413).
Next, after the appearance inspection of the semiconductor device 101 packed in the tray, marking is performed on the mold resin 102.
The semiconductor device 101 is manufactured through the above manufacturing process.
[0029]
In some cases, the semiconductor chip is shipped on the mounting board 501 without going through step 412, cut into individual semiconductor devices 101 on the customer side, and mounted on the mounting board 701. In this case, external stress acts on the semiconductor device 101 and the mounting body on which the semiconductor device 101 is mounted on the mounting substrate 701 when cutting into the individual semiconductor devices 101 or when mounting the semiconductor device 101 on the mounting substrate 701. Since the bonding strength is improved by the balls 105, bending or the like can be prevented. Further, even when the dummy solder ball 105 is peeled off due to the external stress, the signal solder ball 104 can be prevented from peeling off.
[0030]
As shown in FIG. 7, the mounting substrate on which the CSP type semiconductor device of Example 1 is mounted has a through hole (not shown), wiring (not shown), and a solder ball for signals mounted in the semiconductor device mounting area 702. A land 703 and a dummy solder ball mounting land 704 are provided.
[0031]
The semiconductor device 101 is mounted on the mounting board 701 by electrically connecting the signal solder balls 104 and the signal solder ball mounting lands 703 of the wiring board 103 and connecting the dummy solder balls 105 and the dummy solder ball mounting lands 704. It is done by trying. The connection is performed by heating the semiconductor device 101 and the mounting substrate 701 together. Heating is performed by a normal manufacturing method. Although the stress due to thermal expansion acts on the solder ball by heating, the stress acting on the dummy solder ball 105 formed at the corner of the semiconductor device 101 is large, and it is possible to prevent a large stress from being applied to the signal solder ball 104. become. Therefore, it is possible to prevent a poor electrical connection between the signal solder ball 104 and the signal solder ball mounting land 703. As shown in FIG. 7, since the dummy solder balls are arranged at positions where they do not overlap with the signal solder balls vertically or horizontally, the dummy solder balls are arranged in one direction in either direction by an external force. Since the signal solder balls are arranged separately even if they are peeled off, it is possible to prevent the connection of the signal solder balls from being peeled off. As a result of mounting the semiconductor device 101 on the mounting substrate 701, a mounting body of the semiconductor device 101 is manufactured as shown in FIG.
[0032]
In the mounting body of the semiconductor device 101, the semiconductor device 101 and the mounting substrate 701 operate, and the sizes of the semiconductor device 101 and the mounting substrate 701 change. In this case, since the thermal expansion coefficients of the semiconductor device 101 and the mounting substrate 701 are different, the amount of change in size differs, and the signal solder ball 104, the signal solder ball mounting land 703, the dummy solder ball 105, and the dummy solder ball Although stress acts between the mounting lands 704, the dummy solder balls 105 and the dummy solder ball mounting lands 704 improve the bonding strength, so that breakage due to the stress can be prevented.
[0033]
(Example 2)
A CSP type semiconductor device 101 according to a second embodiment of the present invention will be described with reference to FIG. FIG. 9 is a schematic rear view of a CSP type semiconductor device according to the second embodiment of the present invention.
[0034]
The CSP type semiconductor device of the second embodiment is different from the first embodiment only in the arrangement of the dummy solder balls 105. As shown in FIG. 9, the dummy solder ball 105 is formed at a position away from the outer periphery of the array of signal solder balls 104 that are electrically connected to the mounting substrate 701. By doing so, it is possible to prevent the connection of the signal solder ball 104 even if the connection of the dummy solder ball 105 at the corner where the external force is large is peeled off, so that the strength of the semiconductor device 101 against external stress can be improved. it can. Further, the number of dummy solder balls is larger than that in the first embodiment, and the bonding strength is improved. Further, since the external stress is dispersed, the strength of the mounting body is improved.
[0035]
As mentioned above, the invention made by the present inventor has been specifically described based on the examples. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
[0036]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the present invention, when a CSP type semiconductor device is mounted on a mounting board, it is possible to prevent the occurrence of soldering defects. In addition, it is possible to prevent bending due to external stress of the semiconductor device and a mounting body in which the semiconductor device is mounted on the mounting substrate. Further, even when the connection of the dummy land having a large external force stress is peeled off, the connection of the electrode land can be prevented from being peeled off, so that the influence on the semiconductor device can be prevented.
[Brief description of the drawings]
1A and 1B are a schematic rear view and a side view of a CSP type semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram of a wiring substrate of the CSP type semiconductor device according to the first embodiment as viewed from the semiconductor chip side.
FIG. 3 is a detailed back view of the CSP type semiconductor device according to the first embodiment;
FIG. 4 is a flowchart showing an assembly process of the CSP type semiconductor device according to the first embodiment.
FIG. 5 is a diagram for explaining a semiconductor chip mounting substrate according to the first embodiment;
6 is a rear view of the semiconductor chip mounting substrate of the first embodiment shown in FIG. 5; FIG.
7 is a schematic view of a mounting substrate of the CSP type semiconductor device according to the first embodiment. FIG.
FIG. 8 is a side view showing a mounting body of the CSP type semiconductor device according to the first embodiment;
FIG. 9 is a schematic back view of a CSP type semiconductor device according to Example 2 of the present invention.
10A and 10B are a schematic rear view and a side view of a conventional CSP type semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... CSP type semiconductor device 102 ... Mold resin 103 ... Wiring board 104 ... Signal solder ball 105 ... Dummy solder ball 201 ... Through hole 202 ... Wiring 203 ... Lead 501 ... Mounting board 601 ... Board flange 701 ... Mounting board 702 ... Semiconductor Device mounting area 703 ... Signal solder ball mounting land 704 ... Dummy solder ball mounting land

Claims

４つの頂点を有する四辺形の配線基板の一主面に半導体チップを搭載し、前記半導体チップと前記配線基板上のリードとを電気的に接続し、前記半導体チップ、リード、電気的接続部を樹脂で封止し、前記配線基板の前記一主面と反対側の他主面上のランドにはんだボールを形成した前記半導体装置において、前記ランドは、実装基板と電気的に接続するための複数の電極用ランドと、前記配線基板の前記他主面において、前記４つの頂点の近傍に当該４つの頂点に対応して配置される４つの第１のダミーランドと、前記４つの頂点の各々において、前記４つの第１のダミーランドのうちの対応する１つを基点として当該４つの頂点の各々を作り出す第１及び第２の辺がそれぞれ延伸する第１及び第２の方向の両方に沿って並んで配置された複数の第２のダミーランドとを含み、前記４つの第１のダミーランドと前記複数の第２のダミーランドとは前記実装基板と電気的に接続されておらず、
前記４つの頂点の各々における、前記第１の辺が前記第２の辺よりも長く、前記４つの頂点の各々における、前記複数の第２のダミーランドのうちの前記第１の辺に沿って配置されている個数が、前記複数の第２のダミーランドのうちの前記第２の辺に沿って配置されている個数よりも少ないことを特徴とする半導体装置。A semiconductor chip is mounted on one main surface of a quadrilateral wiring board having four vertices, the semiconductor chip and leads on the wiring board are electrically connected, and the semiconductor chip, the leads, and the electrical connection portions are In the semiconductor device, in which the solder balls are formed on the lands on the other main surface opposite to the one main surface of the wiring board, the lands are plural in order to be electrically connected to the mounting substrate. In each of the four vertices, four electrode dummy lands arranged in correspondence with the four vertices in the vicinity of the four vertices on the other main surface of the wiring board , Along both the first and second directions in which the first and second sides that respectively create the four vertices, starting from a corresponding one of the four first dummy lands, respectively extend. Arranged side by side And a second dummy land number, not connected electrically to the said mounting board and said four first dummy land and the plurality of second dummy land,
The first side at each of the four vertices is longer than the second side, and along the first side of the plurality of second dummy lands at each of the four vertices. The number of arranged semiconductor devices is smaller than the number arranged along the second side of the plurality of second dummy lands .

請求項１に記載の半導体装置において、前記電極用ランドと前記４つの第１のダミーランドと前記複数の第２のダミーランドとの上に形成されている複数のはんだボールは互いに略同一サイズであることを特徴とする半導体装置。 2. The semiconductor device according to claim 1, wherein the plurality of solder balls formed on the electrode lands, the four first dummy lands, and the plurality of second dummy lands have substantially the same size. There is a semiconductor device.