JP4676888B2 - Data processing device - Google Patents
Data processing device Download PDFInfo
- Publication number
- JP4676888B2 JP4676888B2 JP2006012621A JP2006012621A JP4676888B2 JP 4676888 B2 JP4676888 B2 JP 4676888B2 JP 2006012621 A JP2006012621 A JP 2006012621A JP 2006012621 A JP2006012621 A JP 2006012621A JP 4676888 B2 JP4676888 B2 JP 4676888B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- calculation
- memory
- data
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
本発明は、主にパイプライン処理を行うデータ処理装置において、消費電力を削減する技術に関するものである。 The present invention relates to a technique for reducing power consumption in a data processing apparatus that mainly performs pipeline processing.
画像処理や音声処理を行うデータ処理装置に対して、高速化の要求が年々高まっている。 The demand for higher speed is increasing year by year for data processing devices that perform image processing and audio processing.
複数の演算部が直列に接続されて並列処理を行うパイプライン処理装置は、処理の高速化を実現する。 A pipeline processing apparatus in which a plurality of arithmetic units are connected in series to perform parallel processing realizes high-speed processing.
従来の技術では、直列に接続された複数の演算部と、各演算部間を接続する複数のメモリで構成されたデータ処理装置が提案されている（例えば、特許文献１参照）。各メモリは、ダブルバッファで構成されている。 In the prior art, a data processing device has been proposed that includes a plurality of arithmetic units connected in series and a plurality of memories that connect the arithmetic units (for example, see Patent Document 1). Each memory is composed of a double buffer.
図１７は、従来の技術におけるデータ処理装置のブロック図である。データ処理装置２００は、４つの演算部２０１−２０４と、これら４つの演算部同士を接続する３つのメモリ２０５−２０７を備えている。演算部２０１〜２０４は、直列接続されており、入力されたデータに対して所定の演算を行う。メモリ２０５〜２０７は、ダブルバッファの構成を有しており、メモリの前段の演算部からの出力されるデータを記憶すると共に、後段の演算部へ記憶しているデータを出力する。
FIG. 17 is a block diagram of a conventional data processing apparatus. The
例えば、メモリ２０５は、演算部２０１の出力データを記憶し、記憶しているデータを演算部２０２に出力する。
For example, the
演算部２０１に入力されたデータは、演算部２０１でまず演算され、次段の演算部２０２に演算結果が受け渡される。演算部２０２は、渡された演算結果に基づいて所定の演算をして、演算結果をメモリ２０６を介して、次段の演算部２０３に渡す。演算部２０２が演算を実行している期間に、演算部２０１は、次の入力データに対する演算を行う。すなわち、演算部２０１〜２０４は並列動作を行う。
The data input to the
このように、複数の演算部２０１〜２０４がメモリ２０５〜２０７を介して直列接続されることで、パイプライン処理が実現される。
Thus, pipeline processing is realized by connecting a plurality of
しかしながら、従来の技術におけるデータ処理装置は、高い処理性能を必要としないアプリケーションに対応する場合であっても、同じ期間内に全ての演算部を用いるパイプライン処理を行う。データ処理装置は、最大の要求性能に対応したパイプライン演算を行う。 However, the data processing apparatus according to the conventional technique performs pipeline processing using all the arithmetic units within the same period even if it corresponds to an application that does not require high processing performance. The data processing apparatus performs a pipeline operation corresponding to the maximum required performance.
このため、アプリケーションの要求と乖離する不要な消費電力が発生する問題があった。結果として、消費電力の削減が不十分であった。特に、ピーク電力が大きくなる問題があった。 For this reason, there is a problem that unnecessary power consumption that deviates from the request of the application occurs. As a result, power consumption has been insufficiently reduced. In particular, there is a problem that peak power becomes large.
一方、画像処理や音声処理においては、同じ規格であっても、要求される画像サイズや音声サイズにより（例えば、ＣＩＦ画像とＱＣＩＦ画像）要求される処理性能が異なることが多い。 On the other hand, in image processing and audio processing, the required processing performance often differs depending on the required image size and audio size (for example, CIF image and QCIF image) even if the standards are the same.
すなわち、同一アプリケーションの処理において、要求される処理性能の変化に応じた演算処理ができなかった。結果として消費電力の無駄も発生していた。
そこで本発明は、要求される処理性能の変化に応じた消費電力に対応するパイプライン処理を実現し、消費電力を削減できるデータ処理装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a data processing apparatus that realizes pipeline processing corresponding to power consumption corresponding to a required change in processing performance and can reduce power consumption.
第１の発明に係るデータ処理装置は、単位サイクル内に各々に割り当てられた演算を行うと共に各々が直列接続された複数の演算部と、複数の演算部の各々の間に接続された複数のメモリと、複数の演算部の内、ある単位サイクル内に各々に割り当てられた演算を行う演算部を選択する制御部を備える。 A data processing device according to a first invention performs a calculation assigned to each in a unit cycle, and a plurality of calculation units each connected in series, and a plurality of calculation units connected between each of the plurality of calculation units A memory and a control unit that selects a calculation unit that performs a calculation assigned to each unit within a unit cycle among a plurality of calculation units.
この構成により、単位サイクル内に演算が不要な演算部を生じさせることができ、不要な消費電力が削減できる。 With this configuration, an operation unit that does not require an operation can be generated in a unit cycle, and unnecessary power consumption can be reduced.
第２の発明に係るデータ処理装置では、単位サイクルの時間は、複数の演算部の各々が行う演算において、最大の演算時間に基づいて定められる。 In the data processing device according to the second invention, the unit cycle time is determined based on the maximum calculation time in the calculation performed by each of the plurality of calculation units.
この構成により、単位サイクル内で動作する演算部を選択した場合でも、パイプライン処理が実現できる。 With this configuration, pipeline processing can be realized even when an arithmetic unit that operates within a unit cycle is selected.
第３の発明に係るデータ処理装置では、制御部は、複数の演算部の内、ある単位サイクル内に各々に割り当てられた演算を行う演算部の個数を決定する。 In the data processing device according to the third aspect of the invention, the control unit determines the number of operation units that perform the operation assigned to each unit within a certain unit cycle among the plurality of operation units.
この構成により、単位サイクル内に演算が不要な演算部を生じさせることができ、不要な消費電力が削減できる。特に、ある瞬間での消費電力であるピーク電力が削減できる。 With this configuration, an operation unit that does not require an operation can be generated in a unit cycle, and unnecessary power consumption can be reduced. In particular, peak power that is power consumption at a certain moment can be reduced.
第４の発明に係るデータ処理装置では、制御部は、複数の演算部の各々が行う演算に要する時間の合計に基づいて、複数の演算部の内、ある単位サイクル内に演算を行う演算部を選択する。 In the data processing device according to the fourth aspect of the invention, the control unit is a calculation unit that performs calculation within a unit cycle among the plurality of calculation units based on the total time required for calculation performed by each of the plurality of calculation units. Select.
この構成により、制御部は、アプリケーションの違いによる全体処理時間の要求を満足した上で、単位サイクル内で演算を実行する演算部を決定できる。 With this configuration, the control unit can determine a calculation unit that performs a calculation within a unit cycle after satisfying the request for the total processing time due to the difference in applications.
第５の発明に係るデータ処理装置では、制御部は、複数の演算部の初段の演算部に入力するデータの入力間隔に基づいて、複数の演算部の内、ある単位サイクル内に演算を行う演算部を決定する。 In the data processing device according to the fifth aspect of the invention, the control unit performs an operation within a unit cycle among the plurality of operation units based on an input interval of data input to the first operation unit of the plurality of operation units. Determine the computing unit.
この構成により、制御部は、アプリケーションの違いによる、入力データの入力間隔を満足した上で、単位サイクル内で演算を行う演算部を決定する。 With this configuration, the control unit determines an operation unit that performs an operation within a unit cycle while satisfying an input interval of input data due to a difference in application.
第６の発明に係るデータ処理装置では、制御部は、外部から通知される複数の演算部の各々が行う演算に要する時間の合計に関する許容時間情報に基づき、入力間隔を算出する。 In the data processing device according to the sixth aspect of the invention, the control unit calculates the input interval based on allowable time information related to the total time required for calculations performed by each of the plurality of calculation units notified from the outside.
この構成により、外部からの情報による要求を満足するように、制御部は単位サイクル内に演算を行う演算部を決定できる。 With this configuration, the control unit can determine a calculation unit that performs a calculation within a unit cycle so as to satisfy a request based on information from the outside.
第７の発明に係るデータ処理装置では、制御部は、複数の演算部の内、ある単位サイクル内に演算が不要な演算部を判定し、制御部は、判定された演算部への電力供給を遮断する第１処理、判定された演算部へのクロック信号の供給を停止する第２処理、判定された演算部へのクロック信号の周波数を低減する第３処理および判定された演算部の閾値電圧を増加する第４処理の内、少なくとも一つの処理を行う。 In the data processing device according to the seventh invention, the control unit determines a calculation unit that does not require calculation within a unit cycle among the plurality of calculation units, and the control unit supplies power to the determined calculation unit. A first process for cutting off the clock signal, a second process for stopping the supply of the clock signal to the determined arithmetic unit, a third process for reducing the frequency of the clock signal to the determined arithmetic unit, and the threshold value of the determined arithmetic unit At least one of the fourth processes for increasing the voltage is performed.
この構成により、アプリケーションの要求を満足するデータ処理が実現されつつ、単位サイクル内で演算不要な演算部の消費電力を削減できる。結果として、データ処理装置の動作性能とデータ処理装置の消費電力の削減が両立される。 With this configuration, it is possible to reduce power consumption of a calculation unit that does not require calculation within a unit cycle, while realizing data processing that satisfies application requirements. As a result, the operation performance of the data processing device and the power consumption of the data processing device are reduced.
第８の発明に係るデータ処理装置では、複数のメモリのそれぞれは、演算部からのデータを記憶し、演算部の出力に接続される第１バンクと、演算部へ出力するデータを記憶し、演算部の入力に接続される第２バンクを有する。 In the data processing device according to the eighth invention, each of the plurality of memories stores the data from the calculation unit, stores the first bank connected to the output of the calculation unit, and the data to be output to the calculation unit, A second bank is connected to the input of the arithmetic unit.
第９の発明に係るデータ処理装置では、制御部は、第１バンクと第２バンクの内、ある単位サイクル内に、データ更新またはデータ出力が不要なバンクを判定し、制御部は、判定されたバンクへの電力供給を遮断する第１処理、判定されたバンクへのクロック信号の供給を停止する第２処理、判定されたバンクへのクロック信号の周波数を低減する第３処理および判定されたバンクへの閾値電圧を増加する第４処理の内、少なくとも一つの処理を行う。 In the data processing device according to the ninth aspect, the control unit determines a bank that does not require data update or data output within a certain unit cycle among the first bank and the second bank, and the control unit determines A first process for shutting off power supply to the bank, a second process for stopping the supply of the clock signal to the determined bank, a third process for reducing the frequency of the clock signal to the determined bank, and the determined At least one of the fourth processes for increasing the threshold voltage to the bank is performed.
これらの構成により、演算を行う演算部として決定された結果により生じるデータ更新もしくはデータ出力が不要なバンクの消費電力が削減できる。アプリケーションの要求を満足するデータ処理が実現されつつ、演算不要な演算部と加えて、データ処理装置の消費電力が効果的に削減できる。 With these configurations, it is possible to reduce the power consumption of a bank that does not require data update or data output caused by a result determined as a calculation unit that performs a calculation. Data processing that satisfies the application requirements can be realized, and in addition to a calculation unit that does not require calculation, power consumption of the data processing apparatus can be effectively reduced.
第１０の発明に係るデータ処理装置では、複数のメモリは、第１メモリと第２メモリを有し、複数の演算部は、第１メモリの前段に接続される演算部と後段に接続される演算部からなる第１演算部ペアと、第２メモリの前段に接続される演算部と後段に接続される演算部からなる第２演算部ペアを有し、第１演算部ペアと第２演算部ペアがある単位サイクル内で排他的に演算を行う場合には、第１演算部ペアと第２演算部ペアは、第１メモリおよび第２メモリの一方を共用する。 In the data processing device according to the tenth aspect, the plurality of memories include a first memory and a second memory, and the plurality of arithmetic units are connected to the arithmetic unit connected to the previous stage of the first memory and the subsequent stage. A first computing unit pair comprising a computing unit; a second computing unit pair comprising a computing unit connected to the previous stage and a computing unit connected to the subsequent stage of the second memory; the first computing unit pair and the second computing unit When the operation is performed exclusively within a unit cycle, the first operation unit pair and the second operation unit pair share one of the first memory and the second memory.
第１１の発明に係るデータ処理装置では、第１メモリ及び第２メモリの一方が共用される場合に、制御部は、共用されないメモリへの電力供給を遮断する第１処理、共用されないメモリへのクロック信号の供給を停止する第２処理、共用されないメモリへのクロック信号の周波数を低減する第３処理および共用されないメモリへの閾値電圧を増加する第４処理の内、少なくとも一つの処理を行う。 In the data processing device according to the eleventh aspect, when one of the first memory and the second memory is shared, the control unit performs the first process of cutting off the power supply to the non-shared memory, and the non-shared memory. At least one of the second process for stopping the supply of the clock signal, the third process for reducing the frequency of the clock signal to the non-shared memory, and the fourth process for increasing the threshold voltage to the non-shared memory is performed.
これらの構成により、制御部による演算部の決定に応じて、不使用のメモリを生じさせることができる。この不使用となるメモリの消費電力を削減することにより、演算不要の演算部、不使用のバンクの消費電力削減と合わせて、データ処理装置の消費電力を効果的に削減できる。 With these configurations, an unused memory can be generated according to the determination of the calculation unit by the control unit. By reducing the power consumption of the unused memory, it is possible to effectively reduce the power consumption of the data processing apparatus together with the power consumption reduction of the calculation unit that does not require computation and the unused bank.
第１５の発明に係る半導体集積回路は、単位サイクル内に各々に割り当てられた演算を行うと共に各々が直列接続された複数の演算部と、複数の演算部の各々の間に接続された複数のメモリと、複数の演算部の内、ある単位サイクル内に各々に割り当てられた演算を行う演算部を選択する制御部を備える。 According to a fifteenth aspect of the present invention, there is provided a semiconductor integrated circuit that performs a calculation assigned to each in a unit cycle and that includes a plurality of calculation units connected in series and a plurality of calculation units connected between the plurality of calculation units. A memory and a control unit that selects a calculation unit that performs a calculation assigned to each unit within a unit cycle among a plurality of calculation units.
これらの構成により、アプリケーションの仕様を満足しつつ、半導体集積回路の消費電力を削減できる。 With these configurations, the power consumption of the semiconductor integrated circuit can be reduced while satisfying the application specifications.
本発明によれば、アプリケーションによる許容処理時間を満足すると共に、不要な消費電力が削減できるデータ処理装置が実現される。 According to the present invention, it is possible to realize a data processing apparatus that can satisfy an allowable processing time by an application and can reduce unnecessary power consumption.
また、演算不要な演算部だけでなく、データ更新やデータ出力の不要なメモリや、メモリに含まれるバンクでの不要な消費電力が削減できる。特に、ある瞬間での電力であるピーク電力が削減できる。 Further, not only a calculation unit that does not require calculation but also a memory that does not require data update and data output and unnecessary power consumption in a bank included in the memory can be reduced. In particular, the peak power that is the power at a certain moment can be reduced.
以下、図面を参照しながら、本発明の実施の形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施の形態１）
図１は、本発明の実施の形態１におけるデータ処理装置のブロック図である。
(Embodiment 1)
FIG. 1 is a block diagram of a data processing apparatus according to
まず、データ処理装置１の構成について説明する。
First, the configuration of the
データ処理装置１は、複数の演算部２〜５と、複数のメモリ６〜８と、制御部９を備えている。
The
複数の演算部２〜５は、所定の時間間隔である単位サイクル内に、それぞれ所定の演算を行う。また、演算部２〜５は、図１に示されるとおり直列に接続している。データ処理装置１において、演算部２が初段の演算部であり、演算部５が最終段の演算部である。
The plurality of
図１に示されるデータ処理装置１では、データ処理装置１に入力するデータに対して、演算部２から演算部５までが、それぞれの演算を実行して、最終段の演算部５で全ての演算処理が終了する。すなわち、演算部２から演算部５は、１セットの演算処理を行う。
In the
複数のメモリ６〜８は、演算部２〜５の各々の間に接続されており、演算部同士のデータの受け渡しを行う。
The plurality of
メモリ６は、演算部２と演算部３の間に接続され、演算部２の演算結果を記憶し、記憶している演算結果を演算部３に出力する。
The
メモリ７は、演算部３と演算部４の間に接続され、演算部３の演算結果を記憶し、記憶している演算結果を演算部４に出力する。
The
メモリ８は、演算部４と演算部５の間に接続され、演算部４の演算結果を記憶し、記憶している演算結果を演算部５に出力する。
The
制御部９は、複数の演算部２〜５の内、単位サイクル内に演算を行う演算部を決定する。あるいは、制御部９は、単位サイクル内に演算を行う演算部の個数を決定する。ここで、制御部９は、演算を行う演算部の決定にあたって、複数の演算部２〜５全体で行われる全体処理に要求される全体処理時間を考慮する。あるいは、制御部９は、データ処理装置１に入力するデータの入力間隔を考慮する。
The
また、制御部９は、演算不要な演算部の消費電力を制御する。
Further, the
次に、図２〜図４を用いて、データ処理装置１の動作を説明する。
Next, the operation of the
図２、図３、図４は、本発明の実施の形態１におけるデータ処理装置の動作を説明する説明図である。 2, 3 and 4 are explanatory diagrams for explaining the operation of the data processing apparatus according to the first embodiment of the present invention.
図２、図３、図４において、横軸は時間軸であり、縦軸は、演算部の接続方向を示す。単位サイクルは、所定の時間間隔であり、任意に定められれば良いが、複数の演算部２〜５の各々の処理時間の内、最大の処理時間を基準に定められることが好適である。全ての演算部の演算が、単位サイクル内に終了するからである。
2, 3, and 4, the horizontal axis is the time axis, and the vertical axis indicates the connection direction of the arithmetic units. The unit cycle is a predetermined time interval and may be arbitrarily determined, but it is preferable that the unit cycle be determined based on the maximum processing time among the processing times of the plurality of
ある時刻に演算部２に入力したデータは、単位サイクル１では、演算部２で演算処理され、単位サイクル２では、演算部３で演算処理され、単位サイクル３では、演算部４で処理され、単位サイクル４では、演算部５で処理されて、演算処理の終了した出力データとして出力される。
Data input to the
図２においては、全体処理時間における要求速度が最大の場合の動作が示されている。言い換えると、入力データは、単位サイクル毎にデータ処理装置１の初段の演算部である演算部２に入力される。
FIG. 2 shows an operation in the case where the required speed in the entire processing time is maximum. In other words, the input data is input to the
図２では、単位サイクル１において、第１入力データが演算部２に入力される。単位サイクル２において、第２入力データが、演算部２に入力される。単位サイクル３において、第３入力データが、演算部２に入力される。単位サイクル４において、第４入力データが、演算部２に入力される。第１入力データから第４入力データは、単位サイクル毎に演算部２〜５を移動しながら演算される。
In FIG. 2, in the
単位サイクル１では、演算部２は第１入力データを用いて演算を行い、メモリ６に演算結果を出力する。他の演算部３〜５は、第１入力データ以前の入力データを用いた演算を行う。
In
単位サイクル２では、演算部２は、第２入力データを用いて演算を行う。同時に、演算部３は、メモリ６に記憶されている演算結果を用いて演算を行い、演算結果をメモリ７に出力する。
In the
単位サイクル３では、演算部２は、第３入力データを用いて演算を行い、メモリ６に演算結果を出力する。同時に、演算部３は、メモリ６に記憶されている演算結果を用いて演算を行い、同時に、演算部４はメモリ７に記憶されている演算結果を用いて演算を行う。
In
単位サイクル４では、演算部２は、第４入力データを用いて演算を行い、メモリ６に演算結果を出力する。同時に、演算部３はメモリ６に記憶されている演算結果を用いて演算を行う。同時に、演算部４は、メモリ７に記憶されている演算結果を用いて演算を行う。同時に演算部５は、メモリ８に記憶されている演算結果を用いて演算を行う。
In
以上の動作により、単位サイクル４においては、演算部２において第４入力データの演算までが開始されている。
With the above operation, in the
すなわち、要求速度が最大の場合には、各単位サイクルにおいては、４つの演算部２〜５は全て演算を行う。当然ながら、全ての演算部が動作するので、メモリ６〜８も全て動作している。
That is, when the required speed is the maximum, all the four
すなわち、全ての単位サイクルにおいて、制御部９は、全ての演算部２〜５を、演算を行う演算部として決定する。
That is, in all the unit cycles, the
このため、図２に示される場合には、データ処理装置１の消費電力は最大であるが、処理速度も最大になる。
For this reason, in the case shown in FIG. 2, the power consumption of the
次に、図３を用いて、全体処理時間に対する要求速度が中程度の場合について説明する。この場合には、２単位サイクルおきに、入力データが演算部２に入力される。
Next, the case where the required speed for the entire processing time is medium will be described with reference to FIG. In this case, input data is input to the
２単位サイクルおきに入力データが演算部２に入力されるので、制御部９は、同一単位サイクル内では、４つの演算部２〜５の内、２つの演算部を演算を行う演算部として決定する。
Since input data is input to the
図３において、斜線の施されている演算部は、該当する単位サイクル内に演算を行わない演算部である。 In FIG. 3, an operation unit that is shaded is an operation unit that does not perform an operation within a corresponding unit cycle.
単位サイクル１においては、演算部２と演算部４のみが演算を行う。単位サイクル２においては、演算部３と演算部５のみが、演算を行う。単位サイクル３においては、演算部２と演算部４のみが演算を行う。単位サイクル４においては、演算部３と演算部５のみが演算を行う。
In the
以上の動作により、単位サイクル４においては、第２入力データの演算までが開始されている。すなわち、図２に示される場合に比べて、データ処理装置１は、半分のデータ量の演算処理を終了する。しかしながら、演算を行っていない斜線が施された演算部の電力は低減する。
By the above operation, in the
このため、図３に示される場合には、データ処理装置１の消費電力が削減できる。
For this reason, in the case shown in FIG. 3, the power consumption of the
特に、演算を行っていない演算部への電力供給が遮断される場合には、これらの演算部の消費電力はゼロに近づくため、単位サイクル内において必要とされる消費電力はほぼ半減する。 In particular, when power supply to a computation unit that is not performing computation is interrupted, the power consumption of these computation units approaches zero, so the power consumption required in a unit cycle is almost halved.
次に、図４を用いて、全体処理時間に対する要求速度が低い場合について説明する。この場合には、４単位サイクルおきに入力データが演算部２に入力する。
Next, a case where the required speed for the entire processing time is low will be described with reference to FIG. In this case, input data is input to the
４単位サイクルおきに入力データが演算部２に入力されるので、制御部９は、同一単位サイクル内では、４つの演算部２〜５の内、１つの演算部を、演算を行う演算部として決定する。
Since the input data is input to the
図４において、斜線の施されている演算部は、該当する単位サイクル内に演算を行わない演算部である。 In FIG. 4, an operation unit that is shaded is an operation unit that does not perform an operation within the corresponding unit cycle.
単位サイクル１においては、演算部２のみが演算を行い、演算結果をメモリ６に出力する。
In the
単位サイクル２においては、メモリ６に記憶されている演算結果を用いて、演算部３のみが演算を行い、演算結果をメモリ７に出力する。
In the
単位サイクル３においては、メモリ７に記憶されている演算結果を用いて、演算部４のみが演算を行い、演算結果をメモリ８に出力する。
In the
単位サイクル４においては、メモリ８に記憶されている演算結果を用いて、演算部５のみが演算を行う。
In the
以上の動作により、単位サイクル４においては、第１入力データの演算が終了する。すなわち、図２に示される場合に比べて、データ処理装置１は、４分の１のデータ量の演算処理を終了する。しかしながら、演算を行っていない斜線が施された演算部の電力が低減する。
With the above operation, in the
特に、演算を行っていない演算部への電力供給が遮断される場合には、これらの演算部の消費電力はゼロに近づくため、単位サイクル内において必要とされる消費電力は、ほぼ４分の１となる。すなわち、ピーク電力が４分の１となる。 In particular, when the power supply to the computation units that are not performing computation is interrupted, the power consumption of these computation units approaches zero, so the power consumption required in a unit cycle is approximately 4 minutes. 1 That is, the peak power is a quarter.
ここで、図３、図４において、斜線の施された演算を行っていない演算部の消費電力削減について説明する。 Here, in FIG. 3 and FIG. 4, a description will be given of power consumption reduction of a calculation unit that does not perform a calculation with hatching.
ある単位サイクルにおいて演算を行わない演算部に対して（図３、図４で斜線の施されている演算部）、制御部９は、電力供給を遮断する。演算が不要な演算部への電力供給が遮断されることで、最も効果的に消費電力が削減される。
For a calculation unit that does not perform calculation in a certain unit cycle (calculation unit hatched in FIGS. 3 and 4), the
電力供給の遮断は、演算部への電力線路に設けられたスイッチの開放により実現されればよい。 The interruption of the power supply may be realized by opening a switch provided on the power line to the calculation unit.
また、消費電力削減にとって、制御部９が、演算を行わない演算部に対するクロック信号の周波数を低減することも、消費電力削減のためには好適である。演算部を構成する電子回路の消費電力は、クロック信号の周波数に比例して増加する。このため、クロック信号の周波数が低減されることで、データ処理装置１の消費電力が削減できる。
In order to reduce power consumption, it is also preferable for the power consumption reduction that the
演算部を構成する電子回路は、クロック信号の周波数に比例して消費電力が大きくなる。このため、クロック信号の周波数を低減することで、演算部での消費電力が削減できる。 In the electronic circuit constituting the arithmetic unit, power consumption increases in proportion to the frequency of the clock signal. For this reason, the power consumption in a calculating part can be reduced by reducing the frequency of a clock signal.
なお、クロック信号の周波数の低減の代わりに、制御部９は、演算不要な演算部に対するクロック信号を停止しても良い。
Instead of reducing the frequency of the clock signal, the
あるいは、消費電力削減にとって、制御部９は、演算を行わない演算部の閾値電圧を増加することも、消費電力削減のために好適である。
Alternatively, for power consumption reduction, it is also preferable for the power consumption reduction to increase the threshold voltage of the
閾値電圧が増加することで、演算部を構成するＭＯＳトランジスタのソース、ドレイン間の電位差が減少し、ＭＯＳトランジスタのリーク電流が低減する。結果として、演算が不要な演算部の消費電力が削減できる。 As the threshold voltage increases, the potential difference between the source and drain of the MOS transistor constituting the arithmetic unit decreases, and the leakage current of the MOS transistor decreases. As a result, the power consumption of the calculation unit that does not require calculation can be reduced.
制御部９による以上の制御により、高速の演算が不要な場合には、データ処理装置１の消費電力が削減できる。結果として、データ処理装置１に対して要求される全体処理時間と消費電力の適切なバランスによる、演算処理が実現される。
With the above control by the
次に、図５〜図７を用いて演算の不要な演算部に加えて、データ更新の不要なメモリの消費電力を削減することについて説明する。 Next, reduction of the power consumption of the memory that does not require data update in addition to the arithmetic unit that does not require computation will be described with reference to FIGS.
図５は、本発明の実施の形態１におけるデータ処理装置のブロック図である。
FIG. 5 is a block diagram of the data processing apparatus according to
メモリ６〜８は、それぞれ複数のバンクを含み、メモリの前段の演算部からのデータの記憶を行う第１バンクと、メモリの後段の演算部に出力するデータの記憶を行う第２バンクを有している。
Each of the
第１バンク１０は、演算部２の演算結果を記憶し、第２バンク１１は、演算部３へ出力するデータを記憶する。
The
第１バンク１２は、演算部３の演算結果を記憶し、第２バンク１３は、演算部４へ出力するデータを記憶する。
The
第１バンク１４は、演算部４の演算結果を記憶し、第２バンク１５は、演算部５へ出力するデータを記憶する。
The
データ処理装置１に対する要求速度が最大の場合には、全ての演算部２〜５が演算を行うので、全てのメモリ６〜８も全ての単位サイクルにおいてデータ更新の必要性がある。
When the required speed for the
一方、データ処理装置１に対する要求速度が中程度の場合には、図３で説明したように、同一の単位サイクル内では、４つの演算部２〜５の内、２つの演算部が演算を行う。このため、演算を行わない演算部に隣接するメモリ中のバンクにおいて、データ更新、もしくはデータ出力の不要なバンクが発生する。
On the other hand, when the requested speed with respect to the
データ更新もしくはデータ出力の不要なバンクの発生について、図６、図７を用いて説明する。 Generation of a bank that does not require data update or data output will be described with reference to FIGS.
図６、図７は本発明の実施の形態１におけるデータ処理装置の動作を説明する説明図である。 6 and 7 are explanatory diagrams for explaining the operation of the data processing apparatus according to the first embodiment of the present invention.
図６は、図３と同じく２単位サイクルおきに、入力データが演算部２に入力される場合を示している。
FIG. 6 shows a case where input data is input to the
単位サイクル１においては、演算部３と演算部５が演算不要であるので、演算の不要な演算部３と演算部５に関わる第２バンク１１と第１バンク１２と第２バンク１５は、データ更新もしくはデータ出力を不要とする。
In the
同様に、単位サイクル２においては、第１バンク１０、第２バンク１３と第１バンク１４は、データ更新もしくはデータ出力を不要とする。
Similarly, in the
単位サイクル３においては、第２バンク１１、第１バンク１２と第２バンク１５が、データ更新もしくはデータ出力を不要とする。
In the
単位サイクル４においては、第１バンク１０、第２バンク１３と第１バンク１４が、データ更新もしくはデータ出力を不要とする。
In the
データ更新もしくはデータ出力が不要なバンクは、演算が不要な演算部と同じく、消費電力削減の対象となる。メモリ６〜８が、バンクで分割されていない場合には、図６の単位サイクル１において、演算部３が演算不要であっても、演算部２と演算部４が演算を行うため、メモリ６とメモリ７は、データ更新を必要とする。このため、メモリを消費電力削減の対象とできない。しかし、メモリを複数のバンクに分割することで、演算不要な演算部に対応するバンクを消費電力削減の対象とできる。
Banks that do not require data update or data output are subject to power consumption reduction, as are computation units that do not require computation. If the
データ更新もしくはデータ出力が不要なバンクに対しては、制御部９は、電力供給を遮断する。電力供給が遮断されることで、消費電力が効果的に削減できる。特に、ある瞬間での電力であるピーク電力が削減できる。
For banks that do not require data update or data output, the
または、制御部９は、データ更新もしくはデータ出力が不要なバンクに対するクロック信号の周波数を低減、あるいはクロック信号を停止する。これは、クロック信号の周波数の低減もしくはクロック信号の停止により、消費電力が削減できるからである。
Alternatively, the
更に、制御部９は、データ更新もしくはデータ出力の不要なバンクの閾値電圧を増加する。閾値電圧の増加により、リーク電流が減少し、消費電力が削減できるからである。
Furthermore, the
なお、図６に示されるとおり、斜線が施された演算部とバンクの両方に対して、制御部９は、電力供給の遮断、クロック信号の停止、周波数の低減、及び閾値電圧の増加のいずれか（あるいは合わせて）を行う。結果として、データ処理装置１の消費電力が削減できる。
Note that, as shown in FIG. 6, for both the calculation unit and the bank that are shaded, the
入力データが４単位サイクルおきに入力する場合も同様であり、図７に示される。斜線が施された演算部とバンクが、消費電力削減の対象となる。 The same applies when input data is input every four unit cycles, as shown in FIG. The calculation units and banks that are shaded are the targets for power consumption reduction.
図７においては、更に多くの演算部とバンクが演算不要となり、消費電力が削減できる。 In FIG. 7, more calculation units and banks are not required to calculate, and power consumption can be reduced.
なお、制御部９は、データ処理装置１に要求される全体処理時間、初段の演算部に入力する入力データの入力間隔に基づいて、複数の演算部の内、演算を行う演算部を決定する。更に、制御部９は、外部から通知される演算処理の許容時間情報に応じて、複数の演算部の内、演算を行う演算部を決定する。例えば、画像圧縮処理を行うアプリケーションに、データ処理装置１が実装される場合には、対象とする画像サイズの変更と再生速度の情報に基づく許容時間情報が、データ処理装置１に通知される。制御部９は、この許容時間情報に基づいて、入力データの入力間隔を決定し、決定された入力間隔に基づいて、複数の演算部の内、演算を行う演算部を決定する。
Note that the
以上のように、要求速度や入力データの入力間隔に応じて、複数の演算部の内、演算を行う演算部を決定することで、演算不要な演算部およびデータ更新もしくはデータ出力の不要なバンクを生じさせることができる。演算不要な演算部およびデータ更新もしくはデータ出力不要なバンクの消費電力を削減できる。 As described above, the calculation unit that does not need calculation and the bank that does not need data update or data output can be determined by determining the calculation unit to perform calculation among the plurality of calculation units according to the required speed and the input interval of the input data. Can be generated. It is possible to reduce power consumption of a calculation unit that does not require calculation and a bank that does not require data update or data output.
結果として、要求速度に見合った処理時間と消費電力の削減を両立できる。 As a result, it is possible to achieve both a processing time corresponding to the required speed and a reduction in power consumption.
（実施の形態２）
次に、実施の形態２について説明する。実施の形態１では、汎用の演算部を備えたデータ処理装置について説明したが、実施の形態２では、データ処理装置が、Ｍ画素ｘＮ画素（Ｍ、Ｎは１以上の整数）の画像に対する画像処理を行う場合を例に説明する。また、データ処理装置に含まれる複数の演算部の各々は、この画像処理に含まれる複数の処理単位の各々に対応する演算を行う。
(Embodiment 2)
Next, a second embodiment will be described. In the first embodiment, the data processing apparatus including the general-purpose arithmetic unit has been described. However, in the second embodiment, the data processing apparatus performs an image for an image of M pixels × N pixels (M and N are integers of 1 or more). A case where processing is performed will be described as an example. Each of the plurality of calculation units included in the data processing apparatus performs a calculation corresponding to each of the plurality of processing units included in the image processing.
図８は、図１１は、本発明の実施の形態２におけるデータ処理装置のブロック図である。
FIG. 8 is a block diagram of the data processing apparatus according to
図８において、データ処理装置１００は、動画圧縮伸長規格の１つであるＭＰＥＧ−４による動画像圧縮処理を行う。
In FIG. 8, the
データ処理装置１００は、入力メモリ１０１、動き検出部１０２、ＤＣＴ/量子化部１０３、ＤＣＡＣ予測部１０４、ＶＬＣ部１０５、逆量子化/逆ＤＣＴ部１０６、動き補償/再構成部１０７、メモリ１０８〜１１１、出力メモリ１１２と１１３、そして、制御部１１４を備える。動き検出部１０２、ＤＣＴ/量子化部１０３、ＤＣＡＣ予測部１０４、ＶＬＣ部１０５、逆量子化/逆ＤＣＴ部１０６、動き補償/再構成部１０７の各々は、データ処理装置１００に含まれる演算部である。これらの演算部は、パイプライン処理を行う。
The
メモリ１０８、１０９、１１０、１１１は、それぞれ複数のバンクを有しており、ここでは第１バンクと第２バンクを備えている。
Each of the
データ処理装置１００が実行するデータ単位は、１６×１６画素のマクロブロック単位であるとする。
It is assumed that the data unit executed by the
入力メモリ１０１は、動き検出部１０２への入力データとなる符号化対象画素データと参照画素データを記憶する。符号化対象画素データと参照画素データはダイレクト・メモリ・アクセス（以下、「ＤＭＡ」という）により外部メモリ１４０から転送される。
The
動き検出部１０２は、入力メモリ１０１からの符号化対象画素データと参照画素データを入力とし、動き検出処理を実行する。動き検出部１０２は、演算結果である差分画素データをメモリ１０８に出力する。ただし、画面内符号化を行う場合は、入力メモリ１０１から読み出した符号化対象画素データを、そのままメモリ１０８に出力する。
The
ＤＣＴ/量子化部１０３は、メモリ１０８から、差分画素データ、または符号化対象画素データを読み出す。ＤＣＴ／量子化部１０３は、読み出したデータを用いてＤＣＴ演算と量子化演算を実行し、演算結果の係数データをメモリ１０９へ出力する。
The DCT /
ＤＣＡＣ予測部１０４は、メモリ１０９から、係数データと係数予測処理で参照するＤＣ成分とＡＣ成分の参照係数データを、読み出す。ＤＣＡＣ予測部１０４は、ＤＣ成分とＡＣ成分の係数予測処理と、スキャン方法による、係数データの２次元配列から１次元配列への並び替えを実行する。次いで、ＤＣＡＣ予測部１０４は、演算結果である１次元配列の係数データと、将来の係数予測処理で参照されるＤＣ成分とＡＣ成分の係数データをメモリ１１０へ出力する。
The
ＶＬＣ部１０５は、メモリ１１０から、１次元配列となった係数データを読み出す。ＶＬＣ部１０５は、可変長符号化を実行し、演算結果となる可変長符号データを出力メモリ１１２へ出力する。
The
逆量子化／逆ＤＣＴ部１０６は、メモリ１０９から、量子化係数データを読み出す。読み出したデータを用いて、逆量子化／逆ＤＣＴ部１０６は、逆量子化演算と逆ＤＣＴ演算を行い、演算結果となるデコードされた差分画素データ、または、符号化対象画素データをメモリ１１１へ出力する。
The inverse quantization /
動き補償／再構成部１０７は、メモリ１１１から、デコードされた差分画素データと動き補償処理で用いられる参照画素データを読み出す。更に、動き補償／再構成部１０７は、符号化対象画素データと動き補償処理で用いる参照画素データを読み出す。差分画素データの場合は、動き補償／再構成部１０７は、参照画素データを用いて動き補償処理を実行する。更に、動き補償／再構成部１０７は、動き補償済み参照画素データと差分画素データを加算する再構成演算を行い、再構成された符号化対象画素データを出力メモリ１１３へ出力する。あるいは、入力されたデータがデコードされた符号化対象画素データの場合は、動き補償／再構成部１０７は、符号化対象画素データをそのまま出力メモリ１１３へ出力する。
The motion compensation /
メモリ１０８は、第１バンク１０８ａと第２バンク１０８ｂの二つのバンクを備えている。一方のバンクは、動き検出部１０２から出力される差分画素データ、または、符号化対象画素データを記憶する。他方のバンクは、ＤＣＴ／量子化部１０３へ保持している差分画素データ、または、符号化対象画素データを出力する。１回の演算が終了する度に、第１バンク１０８ａと第２バンク１０８ｂの役割が入れ替わる。つまり、ある単位サイクルにおいて、第１バンク１０８ａが、動き検出部１０２からの出力データを記憶し、第２バンク１０８ｂが、ＤＣＴ／量子化部１０３への入力データを出力している場合、次の単位サイクルでは、第１バンク１０８ａが、前の単位サイクルで記憶していたデータをＤＣＴ／量子化部１０３へ出力し、第２バンク１０８ｂが、動き検出部１０２からの出力データを記憶する。
The
メモリ１０９も、第１バンク１０９ａと第２バンク１０９ｂを有する。
The
一方のバンクはＤＣＴ／量子化部１０３から出力される係数データとＤＭＡにより外部メモリ１４０から入力されるＤＣ成分とＡＣ成分の参照係数データを記憶する。もう一方のバンクは、ＤＣＡＣ予測部１０４へ、記憶している係数データとＤＣ成分とＡＣ成分の参照係数データを出力する。
One bank stores coefficient data output from the DCT /
メモリ１１０は、第１バンク１１０ａと第２バンク１１０ｂを有する。一方のバンクは、ＤＣＡＣ予測部１０４から出力される１次元配列の係数データと将来の係数予測処理の参照用ＤＣ成分とＡＣ成分の係数データを保持する。他方のバンクは、ＶＬＣ部１０５へ保持した１次元配列の係数データを出力する。また、将来の係数予測処理の参照用ＤＣ成分とＡＣ成分の係数データを記憶しているバンクから、ＤＭＡを用いて、外部メモリ１４０へ、将来の係数予測処理の参照用ＤＣ成分とＡＣ成分の係数データが転送される。
The
メモリ１１１は、第１バンク１１１ａと第２バンク１１１ｂを有する。一方のバンクは逆量子化／逆ＤＣＴ部１０６から出力される、デコードされた差分画素データ、または符号化対象画素データを記憶する。または、このバンクは、外部メモリ１４０から入力される動き補償／再構成部１０７の動き補償処理で用いる参照画素データを記憶する。
The
もう一方のバンクは、動き補償/再構成部１０７へ、記憶しているデコードされた差分画素データ、または符号化対象画素データと参照画素データを出力する。
The other bank outputs the stored decoded difference pixel data or encoding target pixel data and reference pixel data to the motion compensation /
出力メモリ１１２は、ＶＬＣ部１０５から出力される可変長符号データを記憶する。記憶されている可変長符号データは、符号化したビットストリームを形成するため、外部メモリ１４０へ出力される。
The
出力メモリ１１３は、動き補償／再構成部１０７から出力される再構成された符号化対象画素データを保持する。記憶している再構成された符号化対象画素データは、次の画像フレームの動き検出時の参照画素データとして、外部メモリ１４０に出力される。
The
制御部１１４は、ある単位サイクル内において演算を行う演算部を決定する。あるいは、演算を行う演算部の個数を決定する。ここでは、演算部として設けられている、動き検出部１０２、ＤＣＴ／量子化部１０３、ＤＣＡＣ予測部１０４、ＶＬＣ部１０５、逆量子化／逆ＤＣＴ部１０６、動き補償／再構成部１０７の内から、ある単位サイクル内に演算を行う演算部を決定する。
The
また、制御部９は、演算を行う演算部の決定に伴い、データ更新、もしくはデータ出力の不要なバンクを決定する。
Further, the
データ処理装置１００が行う画像処理においては、複数の仕様やアプリケーションが選択される。例えば、データ処理装置１００の最大性能がＶＧＡサイズ（６４０×４８０画素）でフレームレート３０枚のＭＰＥＧ−４の圧縮処理であるとする。
In the image processing performed by the
このとき、第１アプリケーションは、ＶＧＡサイズ、フレームレート３０枚の圧縮処理を要求するとする。第２アプリケーションは、ＱＶＧＡサイズ（３２０ｘ２４０画素）、フレームレート３０枚の圧縮処理を要求するとする。第３アプリケーションは、ＱＣＩサイズ（（１７６×１４４画素）、フレームレート１５枚の圧縮処理を要求するとする。 At this time, the first application requests a compression process with a VGA size and a frame rate of 30 sheets. Assume that the second application requests a compression process with a QVGA size (320 × 240 pixels) and a frame rate of 30 sheets. Assume that the third application requests compression processing with a QCI size ((176 × 144 pixels) and a frame rate of 15 sheets.
以上より、データ処理装置１００にとって、第１アプリケーション時には、要求速度が最大であり、第１アプリケーション時の要求速度を値「１」とすると、第２アプリケーション時には、要求速度が約１/４であり、第３アプリケーション時には、要求速度が約１/２４である。したがって、第２アプリケーション、または第３アプリケーション時においては、全体処理に許容される時間は、第１アプリケーション時に比べて長い。
From the above, for the
アプリケーションの違いによる、データ処理装置１００の動作の違いを、図９〜図１２を用いて説明する。
A difference in operation of the
図９、図１０、図１２は、本発明の実施の形態２におけるデータ処理装置の処理を説明する説明図である。 9, 10 and 12 are explanatory diagrams for explaining the processing of the data processing apparatus according to the second embodiment of the present invention.
図９は、データ処理装置１００に最大速度を要求する第１アプリケーション時の、データ処理装置１００の動作を示す。
FIG. 9 shows the operation of the
横方向に、単位サイクルＴ〜Ｔ＋４が示されている。縦方向に、直列接続された演算部が示されている。マトリクスの中に記載されたｎ−３〜ｎ＋４は、演算対象のマクロブロックの番号である。各演算部は、マクロブロック単位で演算を行う。例えば、単位サイクルＴにおいて、動き検出部１０２は、ｎ番目のマクロブロックに対して、動き検出の演算を行う。
In the lateral direction, unit cycles T to T + 4 are shown. In the vertical direction, arithmetic units connected in series are shown. N-3 to n + 4 described in the matrix are the numbers of macro blocks to be calculated. Each operation unit performs an operation in units of macro blocks. For example, in the unit cycle T, the
なお、単位サイクルは、データ処理装置１００に含まれる演算部の処理時間の内、最大の処理時間に基づいて定められる。
The unit cycle is determined based on the maximum processing time among the processing times of the arithmetic units included in the
図９に示されるように、第１アプリケーション時には、同一単位サイクル内に、動き検出部１０２から動き補償／再構成部１０７までの全ての演算部が演算を行う。また、全てのメモリ１０８〜１１１も動作する。
As shown in FIG. 9, in the first application, all the calculation units from the
制御部１１４は、要求速度が最大であるので、同一単位サイクル内に、全ての演算部を、演算を行う演算部として決定する。
Since the required speed is the maximum, the
すなわち、処理時間は最短であるが、消費電力は最大の状態である。 That is, the processing time is the shortest, but the power consumption is the maximum.
ここで、第１アプリケーション時のデータ処理装置で処理されるマクロブロックの平均処理時間を時間「Ｓ］と定義する。 Here, the average processing time of the macroblock processed by the data processing device at the time of the first application is defined as time “S”.
ここで、第２アプリケーション時での処理に許容される許容処理時間が、時間「２．２Ｓ」であるとする。なお、ホストＣＰＵ１３０が、許容処理時間についての情報を、制御部１１４に通知する。
Here, it is assumed that the allowable processing time allowed for processing in the second application is time “2.2S”. The
第２アプリケーションで処理が行われる場合、制御部１１４は、２単位サイクルおきに、入力データを処理するように、演算を行う演算部を決定する。このときの状況が、図１０に示される。
When processing is performed in the second application, the
図１０において、斜線が施されている演算部は、演算を行っていない演算部である。例えば、単位サイクルＴにおいては、動き検出部１０２とＤＣＡＣ予測部１０４と逆量子化／逆ＤＣＴ部１０６が演算を行い、残りの演算部は、演算を行わない。
In FIG. 10, an operation unit that is shaded is an operation unit that is not performing an operation. For example, in the unit cycle T, the
図１０から明らかな通り、単位サイクルＴ＋４において、ｎ＋２番目のマクロブロックまでの動き検出が終了している。すなわち、１マクロブロックの平均処理時間は、時間「２Ｓ」となり、許容処理時間「２．２Ｓ」以内に収まる。 As is apparent from FIG. 10, in the unit cycle T + 4, the motion detection up to the (n + 2) th macroblock is completed. That is, the average processing time of one macroblock is time “2S”, which falls within the allowable processing time “2.2S”.
更に、ある単位サイクル内において演算を行わない演算部については、電力供給を遮断する、あるいはクロック信号の供給を停止する、あるいはクロック信号の周波数を低減する、あるいは閾値電圧を増加することにより、消費電力を削減できる。 Furthermore, for an arithmetic unit that does not perform an operation within a certain unit cycle, the power supply is cut off, the clock signal supply is stopped, the clock signal frequency is reduced, or the threshold voltage is increased. Electric power can be reduced.
すなわち、アプリケーションにより異なる許容処理時間に応じて、制御部１１４は、演算を行う演算部を決定する。
That is, according to the allowable processing time that varies depending on the application, the
また、図３では、単位サイクル１において、例えば演算部３は演算を行っておらず、演算部４は、演算を行っている。演算部３と演算部４に挟まれているメモリ７に含まれる第１バンクと第２バンクの一方は、演算部３からのデータ更新が不要である。
In FIG. 3, in the
図１１は、第２アプリケーション時に、データ更新が不要であるか、データ出力が不要であるバンクを、斜線で明示している。 In FIG. 11, a bank that does not require data update or data output is indicated by hatching in the second application.
図１０に示される単位サイクルＴにおいては、ＤＣＴ／量子化部１０３と、ＶＬＣ部１０５と、動き補償／再構成部１０７が、演算を行わない。このため、第２バンク１０８ｂ、第２バンク１０９ｂ、第２バンク１１１ｂがデータ更新、もしくはデータ出力不要である。
In the unit cycle T shown in FIG. 10, the DCT /
制御部１１４は、これらのバンクに対して、電力供給を遮断する、あるいはクロック信号の供給を停止する、あるいはクロック信号の周波数を低減する、あるいは閾値電圧を増加する。結果として、消費電力が削減できる。特に、演算不要の演算部と共に、電力供給の削減やクロック信号の供給停止などが行われることで、更に消費電力が削減できる。
The
次に、第３アプリケーションでの処理の場合について、図１２を用いて説明する。 Next, the case of processing in the third application will be described with reference to FIG.
第３アプリケーション時には、許容処理時間が時間「３．４Ｓ」であるとする。 In the third application, it is assumed that the allowable processing time is the time “3.4S”.
この場合、制御部１１４は、３単位サイクル毎に、入力データを入力して処理を実行する。図１２から明らかな通り、単位サイクルＴ＋４において、ｎ＋１番目のマクロブロックのＤＣＴ／量子化演算が終了しており、全体処理時間は時間「３Ｓ」であり、許容処理時間を満たす。
In this case, the
図１２においても、斜線が施されている演算部は、演算を行わない演算部であり、制御部１１４が決定する。
Also in FIG. 12, a calculation unit that is shaded is a calculation unit that does not perform calculation, and is determined by the
演算を行わない演算部がある場合には、図１１で説明したのと同様に、データ更新もしくはデータ出力が不要なバンクが発生する。 When there is an operation unit that does not perform an operation, a bank that does not require data update or data output is generated as described with reference to FIG.
制御部９は、演算の不要な演算部や、データ更新もしくはデータ出力が不要なバンクに対して、電力供給を遮断したり、クロック信号の供給を遮断したり、クロック信号の周波数を低減したり、閾値電圧を増加したりする。結果として、動作や処理時間に影響なく、消費電力を削減できる。
The
例えば、図１２における単位サイクルＴにおいては、ＤＣＴ／量子化部１０３、ＤＣＡＣ予測部１０４、逆量子化／逆ＤＣＴ部１０６に対して、電力供給遮断やクロック信号の供給遮断などが行われる。
For example, in the unit cycle T in FIG. 12, power supply interruption, clock signal supply interruption, and the like are performed on the DCT /
なお、各演算部は、個別に電源供給と遮断が可能であり、あるいは個別にクロック信号の供給が可能であることが、消費電力削減のための制御において好適である。 In addition, it is preferable in the control for power consumption reduction that each arithmetic unit can individually supply and shut off power, or can individually supply a clock signal.
同様に、メモリに含まれるバンクも、個別に電源供給と遮断が可能であったり、個別にクロック信号の供給が可能であったりすることが好適である。 Similarly, it is preferable that the banks included in the memory can be individually supplied and cut off, or can be individually supplied with a clock signal.
以上のように、制御部１１４は、アプリケーションにより異なる許容処理時間に応じて、ある単位サイクル内で演算を行う演算部を決定し、演算の不要な演算部、及びデータ更新やデータ出力の不要なバンクの消費電力を削減する。結果として、アプリケーション毎の仕様を満足すると共に、データ処理装置１００の消費電力を削減できる。
As described above, the
なお、実施の形態２では、データ処理装置１００が、マクロブロック単位で処理する場合について説明したが、ブロック単位やスライス単位などで処理する場合であってもよい。また、データ処理装置１００に含まれる演算部は、図８で示されるものに限られない。
In the second embodiment, the case where the
また、データ処理装置１００が行う処理は、ＭＰＥＧ−４規格による画像処理以外であってもよい。ＭＰＥＧ２やＪＰＥＧなどの、他の規格による画像処理であっても、音声処理であってもよい。
Further, the processing performed by the
なお、パイプライン処理を実行する演算部の構成は、動き検出部１０２〜動き補償/再構成部１０７の構成に限定するものではない。例えば、動き検出部１０２を２単位サイクルに分割する構成や、ＤＣＴ/量子化処理部１０３をＤＣＴ演算を行う演算部と量子化演算を行う演算部の２つに分割する構成でも良い。
Note that the configuration of the calculation unit that executes the pipeline processing is not limited to the configuration of the
なお、メモリ１０８〜１１１の２バンク構成は、物理的に異なる２つのメモリ・セルで構成する場合と、１つのデュアル・ポートのメモリ・セルで構成する場合のどちらでも構わない。
It should be noted that the two-bank configuration of the
制御部１１４が、データ処理装置１００に含まれる複数の演算部を制御しても良く、ホストＣＰＵ１３０が、データ処理装置１００に含まれる複数の演算部を制御しても良い。
The
また、データ処理装置１００が半導体集積回路に搭載される場合には、この半導体集積回路の消費電力が削減できる。特に、ある瞬間での電力であるピーク電力が削減できる。
Further, when the
（実施の形態３）
次に、実施の形態３について、図１３、図１４を用いて説明する。
(Embodiment 3)
Next,
実施の形態３においては、複数の演算部の内、演算を行う演算部が少ない場合に、メモリを共用して消費電力を削減するデータ処理装置について説明する。 In the third embodiment, a data processing apparatus will be described that uses a memory in common and reduces power consumption when there are few calculation units that perform calculation among a plurality of calculation units.
図１３は、本発明の実施の形態３におけるデータ処理装置のブロック図である。図１４は、本発明の実施の形態３におけるデータ処理装置の動作を説明する説明図である。
FIG. 13 is a block diagram of a data processing apparatus according to
図１３において、メモリ１０８を第１メモリ、メモリ１１０を第２メモリとする。
In FIG. 13, the
第１メモリ１０８は、前段と後段にそれぞれ演算部が接続されている。この接続されている、前段の演算部と後段の演算部を合わせて、第１演算部ペアという。図１３では、動き検出部１０２と、ＤＣＴ／量子化部１０３が第１演算部ペア１５０である。
In the
第２メモリ１１０は、前段にＤＣＡＣ予測部１０４が接続され、後段にＶＬＣ部１０５が接続されている。このＤＣＡＣ予測部１０４とＶＬＣ部１０５が、第２演算部ペア１５１である。
In the
ここで、アプリケーションの要求速度によっては、ある同一単位サイクル内において、第１演算部ペア１５０と第２演算部ペア１５１が排他的に動作する。すなわち、同一単位サイクル内で、第１演算部ペア１５０と第２演算部ペア１５１の一方が演算を行い、他方は、演算を行わない。
Here, depending on the required speed of the application, the first
このような場合には、第１演算部ペア１５０と第２演算部ペア１５１は、第１メモリ１０８と第２メモリ１１０のいずれかを共用できる。例えば、ＤＣＡＣ予測部１０４の出力は、第２メモリ１１０のみでなく、第１メモリ１０８にも出力され、第１メモリ１０８の出力は、ＤＣＴ／量子化部１０３のみでなく、ＶＬＣ部１０５にも出力されている。
In such a case, the first
すなわち、第１メモリ１０８は、動き検出部１０２から出力されるデータを保持し、保持したデータをＤＣＴ／量子化部１０３へ出力する機能に加えて、ＤＣＡＣ予測部１０４からのデータ入力バスとＶＬＣ部１０５への出力バスを更に備える。また第１メモリ１０８はあ、ＤＣＡＣ予測部１０４から出力されるデータを保持し、保持したデータをＶＬＣ部１０５へ出力する。
That is, the
この場合には、第２メモリ１１０を使用せず、第１演算部ペア１５０と第２演算部ペア１５１は、第１メモリ１０８を共用する。第１演算部ペア１５０と第２演算部ペア１５１は、同一単位サイクル内では、排他的に動作する。このため、第１演算部ペア１５０が動作する単位サイクルにおいては、第１演算部ペア１５０が、第１メモリ１０８を使用し、第２演算部ペア１５１が動作する単位サイクルにおいては、第２演算部ペア１５１が、第１メモリ１０８を使用する。
In this case, the
この結果、第２メモリ１１０は、未使用となるので、電力供給やクロック信号の供給を遮断できる。すなわち、第２メモリ１１０での消費電力が削減できる。
As a result, since the
次に、図１４、図１５を用いて、全体処理に許容される許容処理時間が、時間「４．２Ｓ」である場合について説明する。図１５は、本発明の実施の形態３におけるデータ処理装置のブロック図である。
Next, a case where the allowable processing time allowed for the entire process is time “4.2S” will be described with reference to FIGS. 14 and 15. FIG. 15 is a block diagram of a data processing apparatus according to
制御部１１４は、４単位サイクルおきに、入力データが動き検出部１０２に入力する。すなわち、単位サイクルＴにおいて、動き検出部１０２が、ｎ番目のマクロブロックを処理し、単位サイクルＴ＋４において、動き検出部１０２が、ｎ＋１番目のマクロブロックを処理する。すなわち、図１４に示されるように、同一単位サイクル内では、最大２つまでの演算部が演算を行い、残りの演算部は演算を行わない。
The
単位サイクルＴにおいては、動き検出部１０２が、ｎ番目のマクロブロックを処理する。他の演算部は演算を行わない。図１４で斜線が施されたマトリクスに対応する演算部は演算を行わない。
In the unit cycle T, the
単位サイクルＴ＋１においては、ＤＣＴ／量子化部１０３が、ｎ番目のマクロブロックを処理し、他の演算部は演算を行わない。
In the unit cycle T + 1, the DCT /
単位サイクルＴ＋２においては、ＤＣＡＣ予測部１０４と逆量子化／逆ＤＣＴ部１０６が、ｎ番目のマクロブロックを処理し、他の演算部は演算を行わない。
In the unit cycle T + 2, the
単位サイクルＴ＋３においては、ＶＬＣ部１０５と動き補償／再構成部１０７が、ｎ番目のマクロブロックを処理し、他の演算部は演算を行わない。
In the unit cycle T + 3, the
単位サイクルＴ＋４では、新たなｎ＋１番目のマクロブロックのデータが、動き検出部１０２に入力する。
In the unit cycle T + 4, the data of the new n + 1-th macroblock is input to the
以上のように、ｎ番目のマクロブロックの処理は、４単位サイクルで終了する。このため、許容処理時間「４．２Ｓ」を満たしている。 As described above, the processing of the nth macroblock ends in 4 unit cycles. Therefore, the allowable processing time “4.2S” is satisfied.
図１４に示されるように、斜線が施されているマトリクスに対応する演算部は、演算を行わない。 As shown in FIG. 14, the calculation unit corresponding to the hatched matrix does not perform calculation.
この演算を行わない演算部に対して、制御部１１４は、電力供給を遮断したり、クロック信号の供給を停止したりする。結果として、演算不要な演算部における消費電力が削減される。制御部１１４は、演算不要な演算部に対するクロック信号の周波数を低減したり、閾値電圧を増加したりしてもよい。
For the calculation unit that does not perform this calculation, the
さらに、動き検出部１０２とＤＣＴ／量子化部１０３からなる第１演算部ペア１５０と、ＤＣＡＣ予測部１０４とＶＬＣ部１０５からなる第２演算部ペア１５１は、同一単位サイクル内では、排他的に動作する。このため、第１演算部ペア１５０と第２演算部ペア１５１は、第１メモリ１０８を共用できる。
Furthermore, the first
単位サイクルＴと単位サイクルＴ＋１では、図１４に示されるとおり、第１演算部ペア１５０に含まれる動き検出部１０２とＤＣＴ／量子化部１０３のみが演算を行っている。このため、単位サイクルＴと単位サイクルＴ＋１においては、第１演算部ペア１５０が、第１メモリ１０８を使用する。
In the unit cycle T and the unit cycle T + 1, as shown in FIG. 14, only the
一方、単位サイクルＴ＋２と単位サイクルＴ＋３においては、図１４に示されるとおり、第２演算部ペア１５１に含まれるＤＣＡＣ予測部１０４とＶＬＣ部１０５が演算を行い、第１演算部ペア１５０は演算を行わない。このため、単位サイクルＴ＋２とＴ＋３においては、第２演算部ペア１５１が第１メモリ１０８を使用する。なお、いずれの単位サイクルにおいても、第２メモリ１１０は、使用されない。すなわち、全ての単位サイクルにおいて、第２メモリ１１０は使用されない。
On the other hand, in unit cycle T + 2 and unit cycle T + 3, as shown in FIG. 14,
制御部１１４は、第２メモリ１１０に対して、電力供給を遮断したり、クロック信号の供給を停止したりする。あるいは、制御部１１４は、第２メモリ１１０に対するクロック信号の周波数を低減したり、閾値電圧を増加したりする。結果として、第２メモリ１１０での消費電力が削減される。特に、第２メモリ１１０は、全単位サイクルにおいて、使用されないので、消費電力削減の効果が大きい。
The
また、図１５に示されるように、斜線を施されたバンクにおいても、消費電力が削減できる。 Further, as shown in FIG. 15, power consumption can be reduced even in a hatched bank.
以上のように、メモリの共用がされることで、更なる消費電力の削減ができる。加えて、制御部が、アプリケーションが要求する許容処理時間に応じて、単位サイクル毎に演算を行う演算部を決定することで、許容処理時間を満足したデータ処理が実現される。 As described above, the power consumption can be further reduced by sharing the memory. In addition, data processing that satisfies the allowable processing time is realized by the control unit determining a calculation unit that performs calculation for each unit cycle according to the allowable processing time required by the application.
なお、許容処理時間が更に長くなった場合には、共用されるメモリの個数が増加し、消費電力が更に削減できる。 Note that when the allowable processing time is further increased, the number of shared memories increases, and the power consumption can be further reduced.
なお、第１メモリをメモリ１０８とした場合に、第１メモリ１０８を共有する場合について説明したが、メモリを共有するデータ処理装置１００の構成はこれに限定されない。データ処理装置１００を構成する演算部のパイプライン段数、接続形態に合わせて、共有するメモリを決定すればよい。
In addition, although the case where the 1st memory was used as the
また、データ処理装置１００が半導体集積回路に搭載される場合には、この半導体集積回路の消費電力が削減できる。
Further, when the
なお、実施の形態２では、データ処理装置１００が、マクロブロック単位で処理する場合について説明したが、ブロック単位やスライス単位などで処理する場合であってもよい。また、データ処理装置１００に含まれる演算部は、図８で示されるものに限られない。
In the second embodiment, the case where the
また、データ処理装置１００が行う処理は、ＭＰＥＧ−４規格による画像処理以外であってもよい。ＭＰＥＧ２やＪＰＥＧなどの、他の規格による画像処理であっても、音声処理であってもよい。
Further, the processing performed by the
なお、パイプライン処理を実行する演算部の構成は、動き検出回路１０２〜動き補償/再構成回路１０７の構成に限定するものではない。例えば、動き検出部１０２を２単位サイクルに分割する構成や、ＤＣＴ/量子化処理部１０３をＤＣＴ演算を行う演算部と量子化演算を行う演算部の２つに分割する構成でも良い。
Note that the configuration of the arithmetic unit that executes pipeline processing is not limited to the configuration of the
メモリ１０８〜１１１の２バンク構成は、物理的に異なる２つのメモリ・セルで構成する場合と、１つのデュアル・ポートのメモリ・セルで構成する場合のどちらでも構わない。
The two-bank configuration of the
また、制御部１１４が、データ処理装置１００に含まれる複数の演算部を制御しても良く、ホストＣＰＵ１３０が、データ処理装置１００に含まれる複数の演算部を制御しても良い。
Further, the
（実施の形態４）
次に、実施の形態４について説明する。実施の形態４では、データ処理装置１００が、半導体集積回路に搭載された場合について説明する。
(Embodiment 4)
Next, a fourth embodiment will be described. In the fourth embodiment, a case where the
図１６は、本発明の実施の形態３における半導体集積回路のブロック図である。半導体集積回路１６０は、ＩＣやＬＳＩで実現される。
FIG. 16 is a block diagram of a semiconductor integrated circuit according to the third embodiment of the present invention. The semiconductor integrated
なお、半導体集積回路１６０は、図１６においては、単一のＬＳＩとして示されているが、複数のＬＳＩに実装されても良い。また、半導体集積回路１６０は、必要に応じてパッケージに封入され、電子基板に実装される。この電子基板は、必要に応じて筐体に格納される。更に半導体集積回路１６０の外部には、必要な電子部品や装置が接続されて、電子機器が構成される。例えば、ビデオカメラやノートブックパソコン、携帯端末などが構成される。
The semiconductor integrated
半導体集積回路１６０は、実施の形態２、３で説明されたデータ処理装置１００をはじめ、ＣＰＵ１６１、外部入出力制御回路１６２、シリアル入出力制御回路１６３、ビデオ入出力制御回路１６４、オーディオ入出力制御回路１６５、メモリカード入出力制御回路１６６、メモリ制御回路１６７を備えている。
The semiconductor integrated
ビデオ入出力制御回路１６４は、外部のカメラ１６８およびＬＣＤ１６９と接続される。オーディオ入出力制御回路１６５は、マイク１７０およびスピーカ１７１と接続される。メモリカード入出力制御回路１６６は、メモリカード１７２と接続される。メモリ制御回路１６７はＤＲＡＭ１７３と接続される。半導体集積回路１６０に含まれるこれらの制御回路は、外部に接続される装置を制御する。
Video input /
データ処理装置１００は、実施の形態２、３で説明された構成と機能を有している。
The
すなわち、データ処理装置１００は、単位サイクル内に所定の演算を行う直列接続された複数の演算部と、これらの複数の演算部の間に接続された複数のメモリと、制御部を備えている。
That is, the
制御部は、これらの複数の演算部の内、単位サイクル内に演算を行う演算部を決定する。 A control part determines the calculating part which calculates in a unit cycle among these several calculating parts.
具体的には、制御部は、データ処理装置１００での許容処理時間や入力データの入力間隔などに応じて、複数の演算部の内、ある単位サイクル内に演算を行う演算部を決定する。このとき、共用されて未使用となるメモリが生じたり、メモリが複数のバンクを有している場合には、ある単位サイクルにおいて未使用となるバンクが生じる。
Specifically, the control unit determines a calculation unit that performs a calculation in a unit cycle among a plurality of calculation units according to an allowable processing time in the
制御部は、これらの演算不要な演算部、メモリ、バンクに対する電力供給を遮断したり、クロック信号の供給を遮断したりする。あるいは、制御部は、これら演算部やメモリなどに対するクロック信号の周波数を低減したり、これら演算部やメモリなどの閾値電圧を増加する。 The control unit cuts off the power supply to these calculation units, memories, and banks that do not require calculation, and cuts off the supply of the clock signal. Or a control part reduces the frequency of the clock signal with respect to these calculating parts, memory, etc., or increases threshold voltage, such as these calculating parts, memory.
上記の制御部の制御により、不要な消費電力が削減される。特に、アプリケーションの違いに基づく許容処理時間を満足する処理も実現される。 Unnecessary power consumption is reduced by the control of the control unit. In particular, processing that satisfies the allowable processing time based on the difference in applications is also realized.
本発明の半導体集積回路によれば、アプリケーションの要求速度を満足すると共に、消費電力が削減できる。特に、ある瞬間での電力であるピーク電力が削減できる。 According to the semiconductor integrated circuit of the present invention, the required speed of the application can be satisfied and the power consumption can be reduced. In particular, the peak power that is the power at a certain moment can be reduced.
本発明は、例えば画像処理や音声処理に関わるデータ処理を行う装置や機器の分野等において好適に利用できる。 The present invention can be suitably used, for example, in the field of apparatuses and devices that perform data processing related to image processing and audio processing.
１ データ処理装置
２、３、４、５ 演算部
６、７、８ メモリ
９ 制御部
１０、１２、１４ 第１バンク
１１、１３、１５ 第２バンク
１００ データ処理装置
１０１ 入力メモリ
１０２ 動き検出部
１０３ ＤＣＴ／量子化部
１０４ ＤＣＡＣ予測部
１０５ ＶＬＣ部
１０６ 逆量子化／逆ＤＣＴ部
１０７ 動き補償／再構成部
１０８、１０９、１１０、１１１ メモリ
１１２、１１３ 出力メモリ
１３０ ホストＣＰＵ
１４０ 外部メモリ
１６０ 半導体集積回路
１６１ ＣＰＵ
１６２ 外部入出力制御回路
１６３ シリアル入出力制御回路
１６４ ビデオ入出力制御回路
１６５ オーディオ入出力制御回路
１６６ メモリカード入出力制御回路
１６７ メモリ制御回路
１６８ カメラ
１６９ ＬＣＤ
１７０ マイク
１７１ スピーカ
１７２ メモリカード
１７３ ＤＲＡＭ
DESCRIPTION OF
140
162 External input /
170
Claims (7)
前記複数の演算部の各々の間に接続された複数のメモリと、
前記複数の演算部の内、ある単位サイクル内に各々に割り当てられた演算を行う演算部を選択する制御部を備え、
前記制御部は、外部から通知され前記複数の演算部の各々が行う演算に要する時間の合計に関するとともに、処理に許容される許容時間を表す許容時間情報に基づき、前記複数の演算部の初段の演算部に入力するデータの入力間隔を算出するデータ処理装置。 A plurality of operation units that perform operations assigned to each in a unit cycle and that are each connected in series;
A plurality of memories connected between each of the plurality of arithmetic units;
Among the plurality of arithmetic units, a control unit that selects an arithmetic unit that performs an arithmetic operation assigned to each unit cycle is provided.
The control unit is notified from the outside and relates to the total time required for the calculation performed by each of the plurality of calculation units, and based on the allowable time information indicating the allowable time allowed for processing, the first stage of the plurality of calculation units A data processing device that calculates an input interval of data to be input to a calculation unit.
前記制御部は、前記許容時間情報を超えない範囲の値で、かつ前記平均処理時間の整数倍で演算を行うように前記演算部を選択する請求項１記載のデータ処理装置。 The allowable time information is expressed as a multiple of the average processing time,
The data processing apparatus according to claim 1 , wherein the control unit selects the calculation unit so as to perform a calculation within a value that does not exceed the allowable time information and an integer multiple of the average processing time .
前記判定された演算部への電力供給を遮断する第１処理、
前記判定された演算部へのクロック信号の供給を停止する第２処理、
前記判定された演算部へのクロック信号の周波数を低減する第３処理および
前記判定された演算部の閾値電圧を増加する第４処理の内、少なくとも一つの処理を行
う請求項１記載のデータ処理装置。 The control unit determines a calculation unit that does not require calculation within a unit cycle among the plurality of calculation units, and the control unit includes:
A first process for cutting off power supply to the determined computing unit;
A second process of stopping the supply of the clock signal to the determined arithmetic unit;
The data processing according to claim 1, wherein at least one of a third process for reducing the frequency of the clock signal to the determined arithmetic unit and a fourth process for increasing the threshold voltage of the determined arithmetic unit is performed. apparatus.
共用されないメモリへの電力供給を遮断する第１処理、
共用されないメモリへのクロック信号の供給を停止する第２処理、
共用されないメモリへのクロック信号の周波数を低減する第３処理および
共用されないメモリへの閾値電圧を増加する第４処理の内、少なくとも一つの処理を行う請求項５記載のデータ処理装置。 When one of the first memory and the second memory is shared, the control unit
A first process for shutting off power supply to unshared memory;
A second process for stopping the supply of the clock signal to the memory that is not shared;
6. The data processing apparatus according to claim 5 , wherein at least one of a third process for reducing a frequency of a clock signal to a memory not shared and a fourth process for increasing a threshold voltage to the memory not shared is performed.
前記複数の演算部の各々の間に接続された複数のメモリと、
前記複数の演算部の内、ある単位サイクル内に各々に割り当てられた演算を行う演算部を選択する制御部を備え、
前記制御部は、外部から通知される前記複数の演算部の各々が行う演算に要する時間の合計に関するとともに、処理に許容される許容時間を表す許容時間情報に基づき、前記複数の演算部の初段の演算部に入力するデータの入力間隔を算出する半導体集積回路。 A plurality of operation units that perform operations assigned to each in a unit cycle and that are each connected in series;
A plurality of memories connected between each of the plurality of arithmetic units;
Among the plurality of arithmetic units, a control unit that selects an arithmetic unit that performs an arithmetic operation assigned to each unit cycle is provided.
The control unit relates to the total time required for the calculation performed by each of the plurality of calculation units notified from the outside, and based on the allowable time information indicating the allowable time allowed for processing, the first stage of the plurality of calculation units The semiconductor integrated circuit which calculates the input interval of the data input into the calculating part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006012621A JP4676888B2 (en) | 2005-01-25 | 2006-01-20 | Data processing device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005016454 | 2005-01-25 | ||
| JP2006012621A JP4676888B2 (en) | 2005-01-25 | 2006-01-20 | Data processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006236325A JP2006236325A (en) | 2006-09-07 |
| JP4676888B2 true JP4676888B2 (en) | 2011-04-27 |
Family
ID=37043846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006012621A Expired - Fee Related JP4676888B2 (en) | 2005-01-25 | 2006-01-20 | Data processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4676888B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015011554A (en) * | 2013-06-28 | 2015-01-19 | 富士通株式会社 | Data acquisition apparatus and data acquisition program |
| JP6196886B2 (en) | 2013-11-15 | 2017-09-13 | オリンパス株式会社 | Arithmetic unit |
| EP3611722A1 (en) * | 2018-08-13 | 2020-02-19 | Axis AB | Controller and method for reducing a peak power consumption of a video image processing pipeline |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004062281A (en) * | 2002-07-25 | 2004-02-26 | Nec Micro Systems Ltd | Pipeline processor and pipeline operation control method |
| JP2004526241A (en) * | 2001-02-27 | 2004-08-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Synchronous-asynchronous-synchronous interface |
| JP2005018310A (en) * | 2003-06-25 | 2005-01-20 | Nippon Telegr & Teleph Corp <Ntt> | Data converting method and device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10334225A (en) * | 1997-06-02 | 1998-12-18 | Fuji Xerox Co Ltd | Image processor and image processing method |
-
2006
- 2006-01-20 JP JP2006012621A patent/JP4676888B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526241A (en) * | 2001-02-27 | 2004-08-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Synchronous-asynchronous-synchronous interface |
| JP2004062281A (en) * | 2002-07-25 | 2004-02-26 | Nec Micro Systems Ltd | Pipeline processor and pipeline operation control method |
| JP2005018310A (en) * | 2003-06-25 | 2005-01-20 | Nippon Telegr & Teleph Corp <Ntt> | Data converting method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006236325A (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10678747B2 (en) | Video encoding and decoding using parallel processors | |
| US9106888B2 (en) | Reducing quantization artifacts using neighbor-based weighted dithering | |
| EP1454494B1 (en) | Processing digital video data | |
| US6992675B2 (en) | System for displaying video on a portable device and method thereof | |
| US20070286284A1 (en) | Image coding apparatus and image coding method | |
| JP4521508B2 (en) | Digital VLSI circuit and image processing system incorporating the same | |
| US9832477B2 (en) | Data encoding with sign data hiding | |
| US20180139460A1 (en) | Image Processing Device and Semiconductor Device | |
| US10271050B2 (en) | Methods, systems and devices including an encoder for image processing | |
| US8483279B2 (en) | Moving image parallel processor having deblocking filters | |
| JP4676888B2 (en) | Data processing device | |
| US10313683B2 (en) | Video encoder with context switching | |
| JP2009170992A (en) | Image processing apparatus and its method, and program | |
| US8848798B2 (en) | Information processing apparatus and inter-prediction mode determination method | |
| KR100653760B1 (en) | Signal processing apparatus and control method therefor, program and recording medium | |
| JPWO2004093458A1 (en) | Moving image encoding or decoding processing system and moving image encoding or decoding processing method | |
| US7558972B2 (en) | Data processing apparatus | |
| JP2004072301A (en) | Motion vector detection method | |
| WO2007055013A1 (en) | Image decoding apparatus and method, and image encoding apparatus | |
| JP5182285B2 (en) | Decoding method and decoding apparatus | |
| JP2006279330A (en) | Motion compensation processing method | |
| Dang | VLSI architecture for real-time image and video processing systems | |
| JP4516020B2 (en) | Image processing device | |
| US7350035B2 (en) | Information-processing apparatus and electronic equipment using thereof | |
| US20090201989A1 (en) | Systems and Methods to Optimize Entropy Decoding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |