JP4665760B2 - 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム - Google Patents
電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム Download PDFInfo
- Publication number
- JP4665760B2 JP4665760B2 JP2005511009A JP2005511009A JP4665760B2 JP 4665760 B2 JP4665760 B2 JP 4665760B2 JP 2005511009 A JP2005511009 A JP 2005511009A JP 2005511009 A JP2005511009 A JP 2005511009A JP 4665760 B2 JP4665760 B2 JP 4665760B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- processing
- program
- processing device
- program data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Microcomputers (AREA)
Description
このように、ハードウェアにアプリケーション全体もしくは一部を実装する手法は、処理能力を大幅に向上する反面、アプリケーション毎に新規にハードウェアを開発/製造する必要があるため、膨大な費用を必要としている。
一方、FPGA(field programmable gate array)やPLD(programmable logic device)に代表されるような論理回路をプログラムにより形成可能な再構成可能ハードウェアはプログラムを変更して論理回路を再構成することで、デバイスを取り替えることなくプログラムで指定した特定の処理を実行することができ、注目されている。
近年では、専用ハードウェアの代わりとしてこの再構成可能ハードウェアを用いることで、ハードウェアを新規に製造することなく、つまり低コストで、高い処理能力を必要とするアプリケーションプログラムを再構成可能ハードウェアで実現する方法及びその装置が提案されている。
例えば、特開平08−316329や特開平11−184718号公報では専用ハードウェアの代わりに再構成可能ハードウェアを用いている。また、特許3099889号公報ではCPUに付加する拡張命令を再構成可能ハードウェアで実現している。
しかしながら、分割したプログラムやそのプログラム間の制御は実装するアーキテクチャに強く依存するという問題を持つ。従って、分割したプログラムやそのプログラム間の制御はアーキテクチャが変わると再利用することができなくなり、プログラムの設計効率を著しく低下させる。
記憶装置から前記プログラムデータメモリへプログラムデータを転送するload_prgコマンド、load_prg命令を中止するcancel_prgコマンド、或いはload_prgコマンドの終了まで待機するwait_prgコマンドを実行する手順をコンピュータに実行させる。
[図2]本発明の実施形態の処理装置の一例を示すブロック図である。
[図3]本発明の実施形態の処理要素の一例を示した図である。
[図4]本発明の実施形態の処理要素の一例を示した図である。
[図5]本発明の実施形態の処理要素の一例を示した図である。
[図6]本発明の実施形態の制御装置と処理要素の接続例を示した図である。
[図7]本発明の実施形態の制御装置に実装するコマンドコードの構成を示した図である。
[図8]本発明の実施形態の制御装置に実装するコマンドコードの機能を示した図である。
[図9]本発明の実施形態の制御装置と処理要素の接続例を示した図である。
[図10]本発明の実施形態のコマンドの格納例を示した図である。
[図11]本発明の実施形態の制御装置と処理要素の接続例を示した図である。
[図12]本発明の実施形態のコマンドの格納例を示した図である。
[図13]本発明の実施形態のアドレスカウンタ制御コードの構成例を示した図である。
[図14]本発明の実施形態のアドレスカウンタ制御コードの機能例を示した図である。
[図15]本発明の実施形態のコマンドシーケンスを示した図である。
[図16]本発明の実施形態のキャッシュを付加した構成のブロック図である。
[図17]本発明の実施形態の動作説明で参照する構成例を示すブロック図である。
[図18]本発明の実施形態の実装するアプリケーションを示した図である。
[図19]本発明の実施形態のプログラムデータの生成フロー図である。
[図20]本発明の実施形態のコマンドシーケンス中間コードを示した図である。
[図21]本発明の実施形態の処理の制御フロー図である。
[図22]本発明の実施形態のコマンドコードメモリに割り当てたコマンドシーケンスの図である。
[図23]本発明の実施形態のメモリに割り当てたプログラムデータの図である。
[図24]本発明の実施形態の電源投入時の電子計算機の状態を示した図である。
[図25]本発明の実施形態の動作を示したタイミングチャートである。
[図26]本発明の実施形態の2つの処理装置で構成するブロック図である。
[図27]本発明の実施形態のメモリに割り当てたコマンドシーケンスの図である。
[図28]本発明の実施形態の2つの処理装置が動作するタイミングチャートである。
[図29]本発明の実施形態のプログラムデータの生成フロー図である。
[図30]従来技術においてアプリケーションプログラムの全てを専用ハードウェアとして実装する手法例を示した図である。
[図31]従来技術においてアプリケーションプログラムの一部を専用ハードウェアとして実装する手法例を示した図である。
[図32]従来技術においてアプリケーションプログラムの一部を専用ハードウェアとして実装する手法例を示した図である。
interruptは、コマンドコードパラメータA12によって指定した処理装置70に対して、指定した割り込みベクタ信号S922を発行する。
load_prgは、コマンドコードパラメータA12によって指定したプログラムデータメモリ81の領域へ、外部記憶装置10やその他任意の記憶装置に格納されているプログラムデータを転送する。
cancel_prgは、load_prgによって開始した転送を中止する。
wait_prgは、load_prgによって開始した転送が終了するまで待機する。
例えば、図11に示した構成において、コマンドコードメモリ63が図15のようなコマンドシーケンスを格納し、処理装置70がアドレス信号S913を100に、アドレスカウンタ操作信号S914を無効にしてコマンドを発行すると制御装置60はコマンドコードをY100、Y101、Y200の順に実行する。
また、キャッシュメモリ140内の特定の領域を処理装置70の専用のローカルメモリ領域として設定するようなコマンドを追加してもよい。
なお、本電子計算機30を接続網20に多数接続しても互いに通信および制御が可能であることは、上記説明から明白であり、本電子計算機30は任意に拡張が可能である。また、本電子計算機30は、本電子計算機30を1つ以上含むLSIや、本電子計算機30の一部分をLSIとして実現してもよい。さらに、本電子計算機30を論理的にFPGAやPLD等の再構成可能ハードウェア上に論理的に実装してもよい。
T110でコマンド発行処理SQ1Aを受けた制御装置60はアドレスカウンタ62の値をADR001の値に更新する。
Claims (13)
- 論理回路をプログラムにより形成可能な再構成可能ハードウェアを含む処理装置と処理装置の指定したコマンドを実行する制御装置とを有し、前記コマンドは、処理装置が所定の条件を検出した際に実行を指示され、再構成可能ハードウェアを論理形成するプログラムの切り換えを実行するためのコマンドを含み、
前記処理装置は、再構成可能ハードウェアを有する処理要素と前記再構成可能ハードウェアの論理回路を形成するプログラムを保持するプログラムデータメモリとを有する複数のバンクと、複数のバンクから1つを選択して有効とする有効バンク選択部とを有し、
前記制御装置は、前記バンクが複数ある場合は有効とする前記バンクを指定するとともに前記プログラムデータメモリが複数ある場合は有効とする前記プログラムデータメモリを指定し、指定した前記処理要素の動作を開始するactivateコマンドと、前記処理装置が複数存在する場合にあっては複数の前記処理装置のうち指定した前記処理装置の動作を停止するhaltコマンドと、前記制御装置から指定した前記処理装置へ割り込みベクタを発行するinterruptコマンドと、指定した記憶装置から前記プログラムデータメモリへプログラムデータを転送するload_prgコマンドと、load_prg命令を中止するcancel_prgコマンドと、load_prg命令の終了まで待機するwait_prgコマンドとを解釈実行することを特徴とする電子計算機。 - 前記バンクは、再構成可能ハードウェアを含む処理要素と前記再構成可能ハードウェアの論理回路を形成するプログラムを保持する複数のプログラムデータメモリと複数のプログラムデータメモリから1つを選択して有効とする有効ブロック選択部とを含むか、または再構成可能ハードウェアを含む処理要素と前記再構成可能ハードウェアの論理回路を形成するプログラムを保持する一つのプログラムデータメモリとを含むことを特徴とする請求項1記載の電子計算機。
- 前記処理装置は、少なくとも1つの処理要素は再構成可能ハードウェアで構成され、残りの処理要素は再構成可能ハードウェア又は汎用CPUで構成されることを特徴とする請求項1又は2記載の電子計算機。
- 前記制御装置が実行するコマンドを保持するコマンドコードメモリを有し、前記制御装置は前記処理装置から指示されたアドレスに従ってコマンドコードメモリからコマンドを読み出して解釈実行するコマンドコード参照装置を有することを特徴とする請求項1、2、3の何れかに記載の電子計算機。
- 前記コマンドコード参照装置は前記コマンドコードメモリのアドレスを保持するアドレスカウンタを有し、前記処理装置と制御装置間のコマンドの受渡しにおいて、前記処理装置が出力したアドレス信号線が有効であることを示す第1のアドレス制御線と、第1の制御線が有効の場合アドレス信号線の値をそのままアドレスカウンタに格納するか或いはアドレス信号線の値をアドレスカウンタの値に加算してアドレスカウンタに格納するかを指示する第2のアドレスカウンタ制御線を備えることを特徴とする請求項4記載の電子計算機。
- 前記コマンドは、コマンドを分類するコマンドコードとアドレスカウンタ制御コードと後続のコマンドを実行するかどうかを示すフラグとからなるフォーマットで前記コマンドコードメモリに格納され、前記アドレスカウンタ制御コードは、アドレスカウンタに値を設定するload_adrコマンドと、アドレスカウンタに指定した値を加算するadd_adrコマンドとを含むこと特徴とする請求項5記載の電子計算機。
- 前記アドレスカウンタ制御コードは、アドレスカウンタを前記制御装置に設けたアドレスカウンタスタックに退避するとともに新たな値をアドレスカウンタに設定するpush_adrコマンドと、アドレスカウンタスタックの値をアドレスカウンタに戻すpop_adrコマンドとを含むこと特徴とする請求項6記載の電子計算機。
- 前記処理装置に対して転送するデータを一時的に保持するキャッシュメモリとキャッシュメモリを制御するキャッシュコントローラを含むキャッシュ装置を有し、前記処理装置が発行するコマンドによってキャッシュコントローラの制御を行なうことを特徴とする請求項1乃至7のいずれかに記載の電子計算機。
- 前記キャッシュ装置は前記処理装置の外部で定義するアドレスを処理装置の内部で定義されるアドレスに変換するアドレス変換装置を有し、前記処理装置が発行するコマンドによってアドレス変換装置の制御を行なうことを特徴とする請求項8記載の電子計算機。
- 論理回路をプログラムにより形成可能な再構成可能ハードウェアを含む処理装置と処理装置の指定したコマンドを実行する制御装置とを有し、前記コマンドは、処理装置が所定の条件を検出した際に実行を指示され、再構成可能ハードウェアを論理形成するプログラムの切り換えを実行するためのコマンドを含み、
前記処理装置は、再構成可能ハードウェアを有する処理要素と前記再構成可能ハードウェアの論理回路を形成するプログラムを保持するプログラムデータメモリとを有する複数のバンクと、複数のバンクから1つを選択して有効とする有効バンク選択部とを有し、
前記処理装置は、少なくとも1つの処理要素が論理回路をプログラムにより形成可能な再構成可能ハードウェアを含む第2の処理装置と第2の処理装置の指定したコマンドを実行する再構成可能な第2の制御装置とから構成されることを特徴とする電子計算機。 - 請求項1乃至10のいずれかに記載の電子計算機を実装した半導体集積回路。
- 再構成可能ハードウェアと再構成可能ハードウェアの論理回路を形成するプログラムを保持する複数のプログラムデータメモリと複数のプログラムデータメモリから1つを選択して有効とする有効ブロック選択部とを含む処理装置が所定の条件を検出した際にコマンドの実行を指示し、処理装置のコマンド実行指示を受けた制御装置が、有効ブロック選択部を制御して指定されたプログラムデータメモリを有効にして再構成可能ハードウェアに接続するactivateコマンドを実行し、再構成可能ハードウェアが実行する論理回路の内容を切り換え、
前記制御装置は、前記処理装置が複数存在する場合にあっては複数の前記処理装置のうち指定した前記処理装置の動作を停止するhaltコマンドと、前記制御装置から指定した前記処理装置へ割り込みベクタを発行するinterruptコマンドと、指定した記憶装置から前記プログラムデータメモリへプログラムデータを転送するload_prgコマンドと、load_prg命令を中止するcancel_prgコマンドと、load_prg命令の終了まで待機するwait_prgコマンドとを実行することを特徴とする制御方法。 - 再構成可能ハードウェアと再構成可能ハードウェアの論理回路を形成するプログラムを保持する複数のプログラムデータメモリと複数のプログラムデータメモリから1つを選択して有効とする有効ブロック選択部とを含む処理装置が所定の条件を検出した際にコマンドの実行を指示すると、処理装置のコマンド実行指示を受けた制御装置が、有効ブロック選択部を制御して指定されたプログラムデータメモリを有効にして再構成可能ハードウェアに接続を切り換えるactivateコマンドを実行する手順をコンピュータに実行させ、
前記処理装置が複数存在する場合にあっては複数の前記処理装置のうち指定した前記処理装置の動作を停止するhaltコマンド、前記制御装置から指定した前記処理装置へ割り込みベクタを発行するinterruptコマンド、指定した記憶装置から前記プログラムデータメモリへプログラムデータを転送するload_prgコマンド、load_prg命令を中止するcancel_prgコマンド、或いはload_prgコマンドの終了まで待機するwait_prgコマンドを実行する手順をコンピュータに実行させるプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003180659 | 2003-06-25 | ||
JP2003180659 | 2003-06-25 | ||
PCT/JP2004/008709 WO2005001689A1 (ja) | 2003-06-25 | 2004-06-21 | 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005001689A1 JPWO2005001689A1 (ja) | 2006-08-10 |
JP4665760B2 true JP4665760B2 (ja) | 2011-04-06 |
Family
ID=33549505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005511009A Expired - Fee Related JP4665760B2 (ja) | 2003-06-25 | 2004-06-21 | 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7603542B2 (ja) |
JP (1) | JP4665760B2 (ja) |
WO (1) | WO2005001689A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8024548B2 (en) * | 2003-02-18 | 2011-09-20 | Christopher Joseph Daffron | Integrated circuit microprocessor that constructs, at run time, integrated reconfigurable logic into persistent finite state machines from pre-compiled machine code instruction sequences |
JP2007133456A (ja) * | 2005-11-08 | 2007-05-31 | Hitachi Ltd | 半導体装置 |
JP2008097498A (ja) * | 2006-10-16 | 2008-04-24 | Olympus Corp | プロセッシング・エレメント、コントロール・ユニット、及びこれらを備える処理システム、分散処理方法 |
CN101589066B (zh) | 2007-01-24 | 2013-07-03 | 株式会社日本触媒 | 粒子状吸水性聚合物及其制造方法 |
CN102675522B (zh) | 2007-02-05 | 2014-11-19 | 株式会社日本触媒 | 粒子状吸水剂的制造方法 |
JP2010033555A (ja) * | 2008-06-30 | 2010-02-12 | Olympus Corp | コントロール・ユニット、分散処理システム及び分散処理方法 |
EP2389373B1 (en) | 2009-01-21 | 2017-05-17 | Rigel Pharmaceuticals, Inc. | Derivatives of n2-(3-pyridyl or phenyl)-n4-(4-piperidyl)-2,4-pyrimidinediamine useful in the treatment of inflammatory, autoimmune or proliferative diseases |
JP5541437B2 (ja) * | 2009-09-16 | 2014-07-09 | 日本電気株式会社 | 並列処理システム制御装置、その方法及びそのプログラム |
WO2014112082A1 (ja) * | 2013-01-17 | 2014-07-24 | 富士通株式会社 | プログラマブルロジック装置 |
US11423953B2 (en) | 2020-05-28 | 2022-08-23 | Micron Technology, Inc. | Command triggered power gating for a memory device |
CN113867789A (zh) | 2020-06-30 | 2021-12-31 | 上海寒武纪信息科技有限公司 | 计算装置、集成电路芯片、板卡、电子设备和计算方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218781A (ja) * | 1996-02-13 | 1997-08-19 | Nec Corp | 遠隔保守システム |
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4860192A (en) * | 1985-02-22 | 1989-08-22 | Intergraph Corporation | Quadword boundary cache system |
JP3099889B2 (ja) | 1990-06-29 | 2000-10-16 | 株式会社東芝 | 電子計算機、プログラマブル論理回路及びプログラム処理方法 |
US5684980A (en) * | 1992-07-29 | 1997-11-04 | Virtual Computer Corporation | FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in response to those instructions |
US5473763A (en) * | 1993-08-02 | 1995-12-05 | Advanced Micro Devices, Inc. | Interrupt vector method and apparatus |
US5426378A (en) * | 1994-04-20 | 1995-06-20 | Xilinx, Inc. | Programmable logic device which stores more than one configuration and means for switching configurations |
EP0729609A1 (en) * | 1994-09-19 | 1996-09-04 | Koninklijke Philips Electronics N.V. | A microcontroller system for performing operations of multiple microcontrollers |
US6077315A (en) * | 1995-04-17 | 2000-06-20 | Ricoh Company Ltd. | Compiling system and method for partially reconfigurable computing |
JPH08316329A (ja) | 1995-05-24 | 1996-11-29 | Nec Eng Ltd | 情報処理装置 |
US5760602A (en) * | 1996-01-17 | 1998-06-02 | Hewlett-Packard Company | Time multiplexing a plurality of configuration settings of a programmable switch element in a FPGA |
US6023564A (en) * | 1996-07-19 | 2000-02-08 | Xilinx, Inc. | Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions |
JPH11507478A (ja) | 1996-10-10 | 1999-06-29 | セミコンダクトレス インヴェスティゲシオン イ ディセノ,エス.エイ. | 混合信号アプリケーションのプロトタイピングのためのプロセス及び該プロセスの前記アプリケーションのためのチップ上のフィールドプログラマブルシステム |
US5915123A (en) * | 1997-10-31 | 1999-06-22 | Silicon Spice | Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements |
JP3878307B2 (ja) | 1997-12-19 | 2007-02-07 | 松下電器産業株式会社 | プログラマブルなデータ処理装置 |
US6034538A (en) * | 1998-01-21 | 2000-03-07 | Lucent Technologies Inc. | Virtual logic system for reconfigurable hardware |
DE19807872A1 (de) * | 1998-02-25 | 1999-08-26 | Pact Inf Tech Gmbh | Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl. |
EP1351153A3 (en) * | 1998-11-20 | 2008-11-05 | Altera Corporation | Reconfigurable programmable logic device computer system |
JP2000181566A (ja) * | 1998-12-14 | 2000-06-30 | Mitsubishi Electric Corp | マルチクロック並列処理装置 |
US6288566B1 (en) * | 1999-09-23 | 2001-09-11 | Chameleon Systems, Inc. | Configuration state memory for functional blocks on a reconfigurable chip |
JP2001147802A (ja) | 1999-11-19 | 2001-05-29 | Minolta Co Ltd | 画像処理装置 |
US6438737B1 (en) * | 2000-02-15 | 2002-08-20 | Intel Corporation | Reconfigurable logic for a computer |
US6326806B1 (en) * | 2000-03-29 | 2001-12-04 | Xilinx, Inc. | FPGA-based communications access point and system for reconfiguration |
JP2001331767A (ja) * | 2000-05-22 | 2001-11-30 | Sharp Corp | アダプタカードシステム |
US6836839B2 (en) * | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US20030056091A1 (en) * | 2001-09-14 | 2003-03-20 | Greenberg Craig B. | Method of scheduling in a reconfigurable hardware architecture with multiple hardware configurations |
WO2003034199A2 (en) * | 2001-10-16 | 2003-04-24 | Leopard Logic, Inc. | Interface architecture for embedded field programmable gate array cores |
US6573748B1 (en) * | 2001-11-06 | 2003-06-03 | Xilinx, Inc. | Programmable logic device with output register for specifying memory space during reconfiguration |
JP2006018413A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | プロセッサおよびパイプライン再構成制御方法 |
-
2004
- 2004-06-21 WO PCT/JP2004/008709 patent/WO2005001689A1/ja active Application Filing
- 2004-06-21 JP JP2005511009A patent/JP4665760B2/ja not_active Expired - Fee Related
- 2004-06-21 US US10/561,941 patent/US7603542B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218781A (ja) * | 1996-02-13 | 1997-08-19 | Nec Corp | 遠隔保守システム |
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2005001689A1 (ja) | 2006-08-10 |
US20060155968A1 (en) | 2006-07-13 |
WO2005001689A1 (ja) | 2005-01-06 |
US7603542B2 (en) | 2009-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9141571B2 (en) | PCI express switch with logical device capability | |
US8494833B2 (en) | Emulating a computer run time environment | |
US7926061B2 (en) | iMEM ASCII index registers | |
CN103678201B (zh) | 具有逻辑设备能力的pci express切换器 | |
CN107548488B (zh) | 具有dsp引擎及增强上下文切换能力的中央处理单元 | |
US8365111B2 (en) | Data driven logic simulation | |
KR102187912B1 (ko) | 인터럽트들의 세트들을 구성하는 장치 및 방법 | |
JP5131188B2 (ja) | データ処理装置 | |
JP4665760B2 (ja) | 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム | |
EP2668577A2 (en) | Unrolling quantifications to control in-degree and/or out degree of automaton | |
JP2003296191A (ja) | 汎用プロセッサおよび周辺装置のプロセッサとして動作可能な集積回路 | |
JP2007133456A (ja) | 半導体装置 | |
CN102193804B (zh) | 一种单板驱动的加载方法和通信设备 | |
JP7093979B2 (ja) | デバイスプロキシ装置及びそれを含む計算機システム | |
WO2006134804A1 (ja) | 外部デバイスアクセス装置 | |
CN111177027A (zh) | 动态随机存取存储器、内存管理方法、***及存储介质 | |
WO2011024504A1 (ja) | データ処理装置 | |
JP4090669B2 (ja) | 演算処理装置、情報処理装置及びそれらの制御方法 | |
JP2003202999A (ja) | 仮想計算機システム | |
WO2019013191A1 (ja) | 演算制御装置、演算制御システム、演算処理装置、演算制御方法、及び、演算制御プログラムが格納された記録媒体 | |
JP6739689B1 (ja) | プログラマブルコントローラ | |
JP2001255902A (ja) | デュアルポートメモリ、そのデータ転送方法、及びデュアルポートメモリを用いる制御システム | |
JP2011118744A (ja) | 情報処理装置 | |
JPH0687221B2 (ja) | 情報処理装置 | |
WO2010087098A1 (ja) | 並列演算装置、情報処理システム、並列演算方法、および情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4665760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |