JP4659634B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP4659634B2
JP4659634B2 JP2006031652A JP2006031652A JP4659634B2 JP 4659634 B2 JP4659634 B2 JP 4659634B2 JP 2006031652 A JP2006031652 A JP 2006031652A JP 2006031652 A JP2006031652 A JP 2006031652A JP 4659634 B2 JP4659634 B2 JP 4659634B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting substrate
mounting
chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006031652A
Other languages
English (en)
Other versions
JP2007214291A (ja
Inventor
公保 中村
健二 小八重
崇 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006031652A priority Critical patent/JP4659634B2/ja
Priority to US11/435,851 priority patent/US7670873B2/en
Publication of JP2007214291A publication Critical patent/JP2007214291A/ja
Application granted granted Critical
Publication of JP4659634B2 publication Critical patent/JP4659634B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75304—Shape of the pressing surface being curved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明はフリップチップ実装方法に関し、より詳細には半導体チップと実装基板との熱膨張係数が相違することにより、実装時に半導体チップが損傷を受けるといった問題を回避することができるフリップチップ実装方法に関する。
フリップチップ実装方法によって半導体チップを実装基板に実装する方法に、図５（ａ）に示すように、実装基板１０の半導体チップ搭載領域にあらかじめ樹脂材１２を塗布してから半導体チップ１４をフリップチップ接続する方法がある。図５（ｂ）は、加圧・加熱ヘッド２０により半導体チップ１４を支持し、半導体チップ１４を実装基板１０に位置合わせして、半導体チップ１４を実装基板１０に加圧および加熱して実装している状態を示す。
実装基板１０にあらかじめ樹脂材１２を供給して半導体チップ１４をフリップチップ接続する際には、図５（ｂ）に示すように、７０〜８０℃程度に加熱したステージ２２に実装基板１０を支持し、加圧・加熱ヘッド２０を樹脂材１２の熱硬化温度以上、たとえば２００℃程度に加熱して実装する。加圧・加熱ヘッド２０により半導体チップ１４を５秒程度加熱するだけで、半導体チップ１４のバンプ１４ａが実装基板１０に形成された接続パッドに電気的に接続され、半導体チップ１４と実装基板１０との間に充填された樹脂材１２が熱硬化する。
特開２０００−１３８２５３号公報 特開昭５７−１７６７３８号公報 特開２０００−２９９３３０号公報 特開２０００−３２３５２３号公報
ところで、半導体チップ１４と樹脂からなる実装基板１０とでは熱膨張係数が３倍程度も異なるから、半導体チップ１４をフリップチップ実装する際に半導体チップ１４と実装基板１０との熱膨張量が大きく異なる結果、実装後、図６に示すように、実装基板１０が半導体チップ１４に向けて反った状態になる。
実装基板１０が反った状態で実装され、実装基板１０のチップ搭載面の中央部で実装基板１０と半導体チップ１４との面間隔が狭くなると、半導体チップ１４の熱膨張係数にマッチングさせるために樹脂材１２に添加されているアルミナあるいはシリカといったフィラーが実装基板１０と半導体チップ１４とによって挟圧され、半導体チップ１４の回路面が損傷し、回路面に形成された配線が断線するといった問題が生じる。
半導体チップ１４に形成されるバンプ１４ａの配置間隔が広い場合には、バンプ１４ａを大きく、高く形成することができるから、フリップチップ実装した際に実装基板１０が反ったとしても半導体チップ１４が損傷を受けるといった問題はほとんど生じない。しかしながら、バンプ１４ａが高密度に配置される製品の場合には、バンプ１４ａ自体が小さくなりバンプ１４ａの高さが低くなる（１５μｍ程度）から、実装基板１０がわずかに反った場合でも半導体チップ１４が損傷するといった問題が生じやすくなる。
そこで、本発明は、これらの課題を解消すべくなされたものであり、半導体チップを実装基板にフリップチップ接続によって実装する際に、半導体チップと実装基板との熱膨張係数が相違することによって生じる課題を解消し、半導体チップを確実に安定して実装することができるフリップチップ実装方法を提供することを目的とする。
上記目的を達成するため、本発明は以下の構成を備える。
すなわち、チップ搭載面に樹脂材を供給した状態で実装基板をステージに支持し、加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、実装基板に半導体チップを接合するとともに、前記樹脂材を熱硬化させて半導体チップを実装する半導体チップのフリップチップ実装方法において、前記ステージの前記実装基板を支持する支持面における前記半導体チップのバンプ形成領域を除いて該半導体チップの中央領域に対応する領域に凹部を設け、前記加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、前記実装基板を前記凹部側に湾曲させた状態で半導体チップを実装基板に接合することを特徴とする。
また、前記ステージに、前記凹部の底面に連通する吸引孔を設け、記加圧・加熱ヘッドにより前記半導体チップを実装基板に接合する際に、前記吸引孔から前記実装基板を真空吸引し、前記実装基板を強制的に前記凹部側に湾曲させた状態で接合することを特徴とする。
また、チップ搭載面に樹脂材を供給した状態で実装基板をステージに支持し、加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、実装基板に半導体チップを接合するとともに、前記樹脂材を熱硬化させて半導体チップを実装する半導体チップのフリップチップ実装方法において、前記加圧・加熱ヘッドの前記半導体チップを吸着する面を凹面に形成するとともに、該凹面に連通する吸引孔を設け、記加圧・加熱ヘッドにより前記半導体チップを実装基板に接合する際に、前記吸引孔から前記半導体チップを真空吸引し、半導体チップを前記凹面側に湾曲させて接合することを特徴とする。
また、チップ搭載面に樹脂材を供給した状態で実装基板をステージに支持し、加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、実装基板に半導体チップを接合するとともに、前記樹脂材を熱硬化させて半導体チップを実装する半導体チップのフリップチップ実装方法において、前記実装基板に、半導体チップを実装基板から離間して支持するスペーサを設け、前記実装基板と半導体チップとを電気的に接続するとともに、前記スペーサにより前記半導体チップと前記実装基板とを離間させて接合することを特徴とする。
また、チップ搭載面に樹脂材を供給した状態で実装基板をステージに支持し、加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、実装基板に半導体チップを接合するとともに、前記樹脂材を熱硬化させて半導体チップを実装する半導体チップのフリップチップ実装方法において、前記半導体チップの接合面に、該半導体チップを実装基板から離間して支持するスペーサを設け、前記実装基板と半導体チップとを電気的に接続するとともに、前記スペーサにより前記半導体チップと前記実装基板とを離間させて接合することを特徴とする。
本発明に係るフリップチップ実装方法によれば、半導体チップと実装基板との熱膨張係数が相違することにより、フリップチップ実装した際に実装基板が湾曲し、樹脂材に含まれているフィラーによって半導体チップが損傷を受けるといった問題を解消し、品質を損なうことなく半導体チップをフリップチップ実装することが可能になる。
（第１の実施の形態）
図１は、本発明に係るフリップチップ実装方法の第１の実施の形態を示す。本実施形態においては、実装基板１０のチップ搭載面にあらかじめ樹脂材１２を塗布しておき、加圧・加熱ヘッド２０により半導体チップ１４を吸着支持し、実装基板１０に半導体チップ１４を位置決めして実装する。
本実施形態では、実装基板１０を支持するステージ２４の実装基板１０の支持面に、凹部２４ａを形成し、ステージ２４に凹部２４ａの内底面に連通する吸引孔２５を設け、吸引孔２５を真空吸引装置（不図示）に接続している。凹部２４ａは、半導体チップ１４のバンプ１４ａが形成されている領域の内側領域に形成される。
本実施形態においては、ステージ２４に実装基板１０をセットし、実装基板１０のチップ搭載面に樹脂材１２を供給した後、真空吸引装置を作動させて吸引孔２５から実装基板１０を真空吸引し、実装基板１０を下に凸、すなわち実装基板１０の中央部が半導体チップ１４からは離間する方向に湾曲させた状態で、加圧・加熱ヘッド２０により半導体チップ１４を吸着支持してフリップチップ実装する。
加圧・加熱ヘッド２０は２００℃程度に加熱されており、半導体チップ１４を加圧・加熱ヘッド２０に吸着支持し、実装基板１０に向けて押圧することにより、半導体チップ１４のバンプ１４ａと実装基板１０に設けられている接続端子とがはんだ接合等によって接合し、半導体チップ１４と実装基板１０とに挟まれた樹脂材１２は、半導体チップ１４と実装基板１０との間に充填され、熱硬化する。半導体チップ１４のバンプ１４ａが形成された部位については、ステージ２４が平坦面に形成されているから、実装基板１０と半導体チップ１４との間で押圧力が確実に作用し、バンプ１４ａと実装基板１０の接続端子とは確実に電気的に接続される。
樹脂材１２は半導体チップ１４と実装基板１０との接合部を外部から封止して保護するとともに、半導体チップ１４が発熱して半導体チップ１４と実装基板１０との間に熱応力が作用したような際に、バンプ１４ａと接続端子との電気的接続が不確実にならないように、半導体チップ１４と実装基板１０とを強固に結合保持する作用をなす。
本実施形態のフリップチップ実装方法においては、ステージ２２に実装基板１０を支持する際に、実装基板１０を強制的に下に凸となるように湾曲させて実装することで、実装後に、実装基板１０が半導体チップ１４に向けて湾曲するように変形しても、実装基板１０と半導体チップ１４の回路面との面間隔が過度に狭まることを防止し、半導体チップ１４と実装基板１０のチップ搭載面との面間隔を一定以上に確保することによって、実装後に、樹脂材１２に含まれているフィラーによって半導体チップ１４の回路面が損傷を受けるという問題を回避することが可能になる。
実装基板１０をステージ２４の凹部２４ａ側から真空吸引して強制的に実装基板１０を湾曲させてフリップチップ実装する方法の場合には、真空吸引力を制御することによって実装基板１０を湾曲させる湾曲量を調節することができるから、製品に応じて、実装後の実装基板１０と半導体チップ１４との離間間隔を制御することも可能である。実装基板１０の湾曲量を調節できるようにすることは、製品によって実装基板１０の大きさや、厚さ、材質が異なるから有効である。
なお、ステージ２４に凹部２４ａを設けてフリップチップ実装する方法では、ステージ２４に実装基板１０をセットした状態のまま半導体チップ１４をフリップチップ実装し、吸引孔２５から実装基板１０を真空吸引して強制的に実装基板１０を湾曲させることなく実装することも可能である。
すなわち、実装基板１０に樹脂材１２を供給した後、加圧・加熱ヘッド２０により半導体チップ１４を吸着支持して半導体チップ１４を実装基板１０に向けて押圧すると、樹脂材１２を介して実装基板１０が凹部２４ａ側に湾曲する。フリップチップ実装する際に実装基板１０をさほど大きく湾曲させなくても、樹脂材１２に含まれるフィラーによって半導体チップ１４が損傷を受けない場合には、装置の構成が簡易となるから、このような方法が有効である。
（第２の実施の形態）
図２は、本発明に係るフリップチップ実装方法の第２の実施の形態を示す。本実施形態におけるフリップチップ実装方法は、実装基板１０を支持する支持面が平坦面に形成されたステージ２２を使用し、加圧・加熱ヘッド２６として、半導体チップ１４の吸着面に、半導体チップ１４を実装基板１０のチップ実装面から離間する向きに湾曲させる凹面２６ａを設け、凹面２６ａの中央位置に吸引孔２７を連通させて設けたものを使用することを特徴とする。吸引孔２７は真空吸引装置（不図示）に連通されている。
図２は、ステージ２２に実装基板１０をセットし、実装基板１０のチップ搭載面に樹脂材１２を供給した後、加圧・加熱ヘッド２６により半導体チップ１４を吸着支持し、半導体チップ１４を実装基板１０に押圧しながら加熱してフリップチップ実装している状態を示す。加圧・加熱ヘッド２６に設けた吸引孔１７から半導体チップ１４を真空吸引することにより、半導体チップ１４は図のように上に凸、すなわち、半導体チップ１４の中央部が実装基板１０から離間する向きに湾曲した状態で実装される。
実装基板１０と半導体チップ１４との間に挟まれた樹脂材１２は加圧・加熱ヘッド２６により加熱され、半導体チップ１４と実装基板１０との間を充填して熱硬化される。
本実施形態のフリップチップ実装方法においては、半導体チップ１４を上に凸となるように湾曲した状態で実装するから、実装後に半導体チップ１４と実装基板１０との面間隔が過度に狭くなることを防止して実装することができる。これによって、樹脂材１２に含まれるフィラーによって半導体チップ１４の回路面が損傷を受けるという問題を回避することができる。なお、樹脂材１２に含まれるフィラーは、３０〜４０重量％程度混入されており、樹脂材１２中でかなりの分量を占めるものとなっている。
加圧・加熱ヘッド２６に設けた吸引孔２７から半導体チップ１４をエア吸引する場合も、真空吸引装置によるエア吸引力を制御して、半導体チップ１４の湾曲量を適宜制御して実装する。第１の実施の形態において実装基板１０を湾曲させて実装した場合と同様に、半導体チップ１４を湾曲させるようにして実装する場合でも、半導体チップ１４をわずかに湾曲させながら実装するだけで、半導体チップ１４の回路面が損傷しない程度に半導体チップ１４と実装基板１０のチップ搭載面の面間隔を制御することが可能である。
（第３の実施の形態）
図３は、本発明に係るフリップチップ実装方法の第３の実施の形態を示す。本実施形態におけるフリップチップ実装方法は、実装基板１０のチップ搭載面に、半導体チップ１４を実装基板１０から離間させて支持するためのスペーサ１１をあらかじめ設けておき、スペーサ１１を実装基板１０と半導体チップ１４との間に介在させる配置として半導体チップ１４を実装することを特徴とする。
図３に示すように、実装基板１０のチップ搭載面にあらかじめ、レジストを用いてスペーサ１１を形成しておき、実装基板１０のチップ搭載面に樹脂材１２を供給した後、加圧・加熱ヘッド２０を用いて半導体チップ１４を実装基板１０に実装する。スペーサ１１の厚さを、半導体チップ１４と実装基板１０との間での接続部の接合を妨げず、半導体チップ１４の回路面が損傷しないように半導体チップ１４を実装基板１０から離間させた状態に支持する厚さに設定しておくことにより、実装基板１０に半導体チップ１４をフリップチップ実装した際に、樹脂材１２に含まれるフィラーによって半導体チップ１４を損傷させることなく実装することができる。
スペーサ１１はレジストを塗布し、あるいはフィルム状に形成されたレジスト材を用いて所定のパターンに形成する。スペーサ１１を形成する際に、実装時に半導体チップ１４に悪影響を与えない位置に合わせたスペーサ１１を形成することもできる。スペーサ１１は感光性レジスト材を使用することで、任意のパターンに形成することができる。
（第４の実施の形態）
図４は、本発明に係るフリップチップ実装方法の第４の実施の形態を示す。本実施形態におけるフリップチップ実装方法は、実装基板１０にスペーサ１１を形成するかわりに、半導体チップ１４の回路面、すなわち実装した際に実装基板１０に対向する面にスペーサ１３を形成することを特徴とする。
半導体チップ１４の回路面にスペーサ１３を形成する方法としては、たとえば、半導体チップ１４の回路面に樹脂（接着剤）を塗布し、樹脂を硬化させてスペーサ１３とするといった方法によることができる。半導体チップ１４の製造工程では半導体ウエハの段階で個々に形成された半導体チップの特性の良否を判定し、個々の半導体チップに良否を識別するマーキングを施す。半導体チップの良否を識別するマーキングを施す際に、マーキングのかわりに上記のスペーサ１３となる樹脂を塗布しておき、後工程でスペーサ１３に形成することも可能である。この方法であれば、半導体チップのマーキングとスペーサ１３を形成する処理が同時にできて効率的である。
スペーサ１３も第３の実施の形態におけるスペーサ１１と同様に、半導体チップ１４を実装基板１０に電気的に接続する操作を妨げず、半導体チップ１４と実装基板１０との所定の離間間隔を保持するように突出高さを設定する。本実施形態においても、半導体チップ１４の回路面で半導体チップ１４を実装した際に悪影響が及ばない位置にスペーサ１３を設けるようにする。
このように、半導体チップ１４の実装基板１０に対向する面にスペーサ１３を設けてフリップチップ実装することにより、半導体チップ１４を損傷することなく確実に実装基板１０に実装することができる。
本発明に係るフリップチップ実装方法の第１の実施の形態を示す説明図である。 本発明に係るフリップチップ実装方法の第２の実施の形態を示す説明図である。 本発明に係るフリップチップ実装方法の第３の実施の形態を示す説明図である。 本発明に係るフリップチップ実装方法の第４の実施の形態を示す説明図である。 従来のフリップチップ実装方法を示す説明図である。 実装基板が反って実装された状態を示す説明図である。
符号の説明
１０ 実装基板
１１、１３ スペーサ
１２ 樹脂材
１３ スペーサ
１４ 半導体チップ
１４ａ バンプ
１７ 吸引孔
２０、２６ 加圧・加熱ヘッド
２２、２４ ステージ
２４ａ 凹部
２５ 吸引孔
２６ 加圧・加熱ヘッド
２６ａ 凹面
２７ 吸引孔

Claims (2)

  1. チップ搭載面に樹脂材を供給した状態で実装基板をステージに支持し、加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、実装基板に半導体チップを接合するとともに、前記樹脂材を熱硬化させて半導体チップを実装する半導体チップのフリップチップ実装方法において、
    前記ステージの前記実装基板を支持する支持面における前記半導体チップのバンプ形成領域を除いて該半導体チップの中央領域に対応する領域に凹部を設け、
    前記加圧・加熱ヘッドにより半導体チップを実装基板に向けて押圧することにより、前記実装基板を前記凹部側に湾曲させた状態で半導体チップを実装基板に接合することを特徴とする半導体チップのフリップチップ実装方法。
  2. 前記ステージに、前記凹部の底面に連通する吸引孔を設け、
    前記加圧・加熱ヘッドにより前記半導体チップを実装基板に接合する際に、前記吸引孔から前記実装基板を真空吸引し、前記実装基板を強制的に前記凹部側に湾曲させた状態で接合することを特徴とする請求項１記載の半導体チップのフリップチップ実装方法。
JP2006031652A 2006-02-08 2006-02-08 フリップチップ実装方法 Expired - Fee Related JP4659634B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006031652A JP4659634B2 (ja) 2006-02-08 2006-02-08 フリップチップ実装方法
US11/435,851 US7670873B2 (en) 2006-02-08 2006-05-18 Method of flip-chip mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031652A JP4659634B2 (ja) 2006-02-08 2006-02-08 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2007214291A JP2007214291A (ja) 2007-08-23
JP4659634B2 true JP4659634B2 (ja) 2011-03-30

Family

ID=38334575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031652A Expired - Fee Related JP4659634B2 (ja) 2006-02-08 2006-02-08 フリップチップ実装方法

Country Status (2)

Country Link
US (1) US7670873B2 (ja)
JP (1) JP4659634B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834442B2 (en) * 2007-12-12 2010-11-16 International Business Machines Corporation Electronic package method and structure with cure-melt hierarchy
WO2009119427A1 (ja) * 2008-03-26 2009-10-01 日本電気株式会社 半導体装置およびその製造方法
JP2010067922A (ja) * 2008-09-12 2010-03-25 Sony Chemical & Information Device Corp 熱圧着装置及び電気部品の実装方法
US8354300B2 (en) * 2010-02-23 2013-01-15 Qualcomm Incorporated Reducing susceptibility to electrostatic discharge damage during die-to-die bonding for 3-D packaged integrated circuits
US8766426B2 (en) * 2010-09-24 2014-07-01 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
TW202305871A (zh) * 2016-11-16 2023-02-01 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US10470290B2 (en) * 2017-05-08 2019-11-05 International Business Machines Corporation Coating for limiting substrate damage due to discrete failure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220532A (ja) * 1987-03-09 1988-09-13 Seiko Instr & Electronics Ltd 半導体装置及び製造方法
JPH02285650A (ja) * 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH05129369A (ja) * 1991-11-07 1993-05-25 Sony Corp 接着材層厚の規制構造
JPH11135568A (ja) * 1997-10-28 1999-05-21 Nec Corp 半導体装置及びその製造方法
JP2002170848A (ja) * 2000-11-30 2002-06-14 Kyocera Corp 回路基板
JP2002261125A (ja) * 2001-03-05 2002-09-13 Shibuya Kogyo Co Ltd ボンディング装置
JP2004221319A (ja) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007027235A (ja) * 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176738A (en) 1981-04-23 1982-10-30 Seiko Epson Corp Connecting structure for flip chip
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
JPH02246236A (ja) 1989-03-20 1990-10-02 Fujitsu Ltd フリップチップ接合方法
KR100555341B1 (ko) * 1996-10-17 2006-06-21 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법,회로기판및플렉시블기판
JP3273556B2 (ja) 1998-01-09 2002-04-08 松下電器産業株式会社 機能素子の実装構造体とその製造方法
JP3385209B2 (ja) 1998-03-25 2003-03-10 シャープ株式会社 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ
JP3841576B2 (ja) 1998-10-30 2006-11-01 富士通テン株式会社 基板固定装置及び基板の固定構造
JP2000299330A (ja) 1999-04-14 2000-10-24 Matsushita Electric Ind Co Ltd ベアチップ実装基板、ベアチップ実装方法及びベアチップ実装装置
JP2000323523A (ja) 1999-05-07 2000-11-24 Sony Corp フリップチップ実装構造
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220532A (ja) * 1987-03-09 1988-09-13 Seiko Instr & Electronics Ltd 半導体装置及び製造方法
JPH02285650A (ja) * 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH05129369A (ja) * 1991-11-07 1993-05-25 Sony Corp 接着材層厚の規制構造
JPH11135568A (ja) * 1997-10-28 1999-05-21 Nec Corp 半導体装置及びその製造方法
JP2002170848A (ja) * 2000-11-30 2002-06-14 Kyocera Corp 回路基板
JP2002261125A (ja) * 2001-03-05 2002-09-13 Shibuya Kogyo Co Ltd ボンディング装置
JP2004221319A (ja) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007027235A (ja) * 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US7670873B2 (en) 2010-03-02
US20070184582A1 (en) 2007-08-09
JP2007214291A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4659634B2 (ja) フリップチップ実装方法
TWI671875B (zh) 覆晶之雷射接合用的裝置以及覆晶之雷射接合方法
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
JP2009141269A (ja) 電気部品の実装方法及び実装装置
US20120018084A1 (en) Printed Circuit Board Assembly Manufacturing Device And Method
TWI644370B (zh) 半導體安裝設備、半導體安裝設備頭、及用於製造層疊式晶片之方法
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP2007005707A (ja) 部品接合方法および部品接合用治具
JP2009141267A (ja) 電気部品の実装方法及び実装装置
JP5228479B2 (ja) 電子装置の製造方法
JP2008210842A (ja) バンプ付電子部品の実装方法
KR20210052774A (ko) 플립칩 본딩 장치 및 이를 이용한 플립칩 본딩 방법
CN111344849A (zh) 封装装置
JP4640380B2 (ja) 半導体装置の実装方法
JP2015053418A (ja) 半導体製造装置
JP5098939B2 (ja) ボンディング装置及びボンディング方法
US20070194457A1 (en) Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package
JP2011187699A (ja) 半導体装置およびその製造方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP4214127B2 (ja) フリップチップ実装方法
JP7453035B2 (ja) 圧着ヘッド、これを用いた実装装置および実装方法
JP3212881B2 (ja) 半導体装置の製造装置および製造方法
JP2003133707A (ja) 電子部品の装着方法及び装置
JP2008243998A (ja) プリント基板の反り矯正方法
JP2021163896A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees