JP4658755B2

JP4658755B2 - Solid-state imaging device and driving method thereof

Info

Publication number: JP4658755B2
Application number: JP2005266893A
Authority: JP
Inventors: 洋士久保; 邦彦原; 善行藤井; 寿石倉; 知子今田
Original assignee: Mitsubishi Electric Corp; Renesas Electronics Corp
Current assignee: Mitsubishi Electric Corp; Renesas Electronics Corp
Priority date: 2005-09-14
Filing date: 2005-09-14
Publication date: 2011-03-23
Anticipated expiration: 2025-09-14
Also published as: JP2007081818A

Description

この発明は、フォトダイオードの飽和以降の光電変換特性（対数特性）を使ってダイナミックレンジの拡大を図る固体撮像装置及びその駆動方法に関するものである。 The present invention relates to a solid-state imaging device that uses a photoelectric conversion characteristic (logarithmic characteristic) after saturation of a photodiode to increase the dynamic range and a driving method thereof.

垂直オーバーフロードレイン構造を設けたフォトダイオードでの入射光量と出力電圧との関係（光電変換特性）は、フォトダイオードに蓄積される電荷が垂直オーバーフロードレインのバリアを超えるまでの低照度環境下では、線形特性となるが、入射光量が非常に大きくなりフォトダイオードに蓄積された電荷が垂直オーバーフロードレインのバリアを超える高照度環境下では、非線形の対数特性となる。 The relationship between the amount of incident light and the output voltage (photoelectric conversion characteristics) in a photodiode with a vertical overflow drain structure is linear in a low-light environment where the charge accumulated in the photodiode exceeds the barrier of the vertical overflow drain. However, in a high illuminance environment where the amount of incident light becomes very large and the charge accumulated in the photodiode exceeds the barrier of the vertical overflow drain, the logarithmic characteristic is non-linear.

ビデオカメラやディジタルスチルカメラなどで用いる固体撮像装置は、通常、入射光量と出力電圧との関係が線形特性である低照度環境下での処理を対象にしているが、フォトダイオードの飽和以降の光電変換特性（対数特性）を使ってダイナミックレンジを拡大する固体撮像装置が提案されている（例えば、特許文献１）。 Solid-state imaging devices used in video cameras, digital still cameras, and the like are usually targeted for processing in low-light environments where the relationship between incident light intensity and output voltage is a linear characteristic. A solid-state imaging device that expands the dynamic range using conversion characteristics (logarithmic characteristics) has been proposed (for example, Patent Document 1).

すなわち、特許文献１では、垂直オーバーフロードレインのバリア（線形特性部分と対数特性部分との境界点）を線形特性のみを用いる通常の固体撮像装置よりも低く設定することにより、蓄積する電荷が垂直オーバーフロードレインのバリアを超え易くして早めに対数特性が得られるようにし、その対数特性部分が撮像信号を増幅して外部に出力する後段回路の動作レンジ内に収まるようにすることにより、線形特性のみを有する固体撮像装置よりもダイナミックレンジを拡大できるようにしている。 In other words, in Patent Document 1, the vertical overflow drain barrier (boundary point between the linear characteristic portion and the logarithmic characteristic portion) is set lower than that of a normal solid-state imaging device using only the linear characteristics, so that the accumulated charges are vertically overflowed. By making it easy to cross the drain barrier so that the logarithmic characteristics can be obtained early and the logarithmic characteristic part is within the operating range of the subsequent circuit that amplifies the imaging signal and outputs it to the outside, only the linear characteristics The dynamic range can be expanded as compared with a solid-state imaging device having

特開２００１−９４８８０号公報JP 2001-94880 A

しかしながら、後段において撮像した信号を増幅して外部に出力する読み出し回路では大きなゲインを掛ける場合がある。その場合、上記従来の技術では、線形特性部分と対数特性部分との境界点は、線形特性のみを有する固体撮像装置よりも低く設定した状態で固定であるので、後段に設ける読み出し回路に大きなゲインを掛けると、対数特性部分が後段回路の動作レンジを逸脱してしまい、その後段回路の出力には線形特性部分での信号のみが現れる。つまり、上記従来の技術では、後段回路で大きなゲインをかけた場合、線形特性のみを有する通常の固体撮像装置よりもダイナミックレンジが著しく低下するという問題がある。 However, there is a case where a large gain is applied to a readout circuit that amplifies a signal picked up at a subsequent stage and outputs the amplified signal to the outside. In that case, in the above-described conventional technique, the boundary point between the linear characteristic portion and the logarithmic characteristic portion is fixed in a state set lower than that of the solid-state imaging device having only the linear characteristic, and thus a large gain is applied to the readout circuit provided in the subsequent stage. , The logarithmic characteristic portion deviates from the operation range of the subsequent circuit, and only the signal in the linear characteristic portion appears in the output of the subsequent circuit. In other words, the above conventional technique has a problem that when a large gain is applied in the subsequent circuit, the dynamic range is significantly lowered as compared with a normal solid-state imaging device having only linear characteristics.

この発明は、上記に鑑みてなされたものであり、フォトダイオードの飽和以降の光電変換特性（対数特性）を使ってダイナミックレンジを拡大する場合に、後段の読み出し回路のゲインを変更しても対数特性部分をその後段回路の動作レンジ内に収めることができる固体撮像装置及びその駆動方法を得ることを目的としている。 The present invention has been made in view of the above, and in the case of expanding the dynamic range using photoelectric conversion characteristics (logarithmic characteristics) after saturation of the photodiode, the logarithm is changed even if the gain of the readout circuit in the subsequent stage is changed. An object of the present invention is to obtain a solid-state imaging device and a driving method thereof in which the characteristic portion can be accommodated within the operation range of the subsequent circuit.

上述した目的を達成するために、この発明は、光電変換を行うフォトダイオードと電荷を一時的に保持するためのフローティングディフュージョンとの間に、オフ動作時に前記フォトダイオードが電荷蓄積を行うのに必要なポテンシャルバリアを形成し、オン動作時に前記フォトダイオードの蓄積電荷を前記フローティングディフュージョンへ転送する電荷転送トランジスタが配置されるＭＯＳ構造の画素回路を行列配置した画素アレイと、前記画素アレイにおける各行の画素回路での電荷蓄積及び読み出しを制御する行制御回路と、前記画素アレイからの信号を設定されたゲイン値倍に増幅しチップ外部に出力する読み出し回路とを備える固体撮像装置において、前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する２値のレベル信号を出力する駆動バッファを、制御端に印加される電圧値に応じて前記２値のレベル信号のうち前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を変更できる制御端付きの駆動バッファとするとともに、前記読み出し回路に設定するゲイン値と、そのゲイン値で前記読み出し回路が動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値とを対応付ける関係テーブルを備え、外部から前記ゲイン値が入力されたとき、前記関係テーブルから対応する前記オフ電位制御値を取り出すオフ電位制御値出力回路と、前記オフ電位制御値出力回路が出力するオフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を前記駆動バッファの制御端に印加する可変電圧源とを備え、前記駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させることを特徴とする。 In order to achieve the above-described object, the present invention is necessary for the photodiode to store electric charge during an off operation between the photodiode that performs photoelectric conversion and the floating diffusion that temporarily holds electric charge. A pixel array in which a pixel circuit of a MOS structure in which a charge transfer transistor for forming a potential barrier and transferring a charge accumulated in the photodiode to the floating diffusion is turned on at the time of ON operation is arranged in a matrix, and pixels in each row in the pixel array A row control circuit comprising: a row control circuit that controls charge accumulation and readout in a circuit; and a readout circuit that amplifies a signal from the pixel array to a set gain value and outputs the amplified signal to the outside of the chip. The charge transfer transistor is turned on and off in The drive buffer for outputting a level signal of two values for driving on the state, the side levels of driving the charge transfer transistor off operating state of the level signal of the two values corresponding to the voltage value applied to the control terminal A drive buffer with a control terminal that can change the potential of the signal, and a gain value set in the readout circuit, and when the readout circuit operates with the gain value, the break potential of the photoelectric conversion characteristic of the photodiode is A relation table for associating with the off-potential control value of the charge transfer transistor so as to be within the operation range of the readout circuit, and when the gain value is input from the outside, the off-potential control corresponding from the relation table The off potential control value output circuit for extracting the value and the off potential control value output by the off potential control value output circuit are shown. A variable voltage source that applies a voltage value for turning off the charge transfer transistor to a control terminal of the drive buffer, and a potential of a level signal on the side that drives the charge transfer transistor to the off operation state is applied to the drive buffer. The voltage value applied to the control terminal is held .

この発明によれば、フォトダイオードとフローティングディフュージョンとの間に電荷転送トランジスタが形成するポテンシャルバリアの高さを、読み出し回路に設定するゲイン値が大きい場合は低く、小さい場合は高くすることで、フォトダイオードの光電変換特性における線形特性部分と対数特性部分との境界点（折れ点）の電位が読み出し回路の動作レンジ内に収まるようにすることができる。 According to the present invention, the height of the potential barrier formed by the charge transfer transistor between the photodiode and the floating diffusion is lowered when the gain value set in the readout circuit is large, and is increased when the gain value is small. The potential at the boundary point (break point) between the linear characteristic portion and the logarithmic characteristic portion in the photoelectric conversion characteristic of the diode can be made to fall within the operation range of the readout circuit.

この発明によれば、後段の読み出し回路のゲインを変更しても対数特性部分を後段回路の動作レンジ内に収めることができるので、後段回路に掛けるゲインの大きさと無関係にダイナミックレンジを拡大することができるという効果を奏する。 According to the present invention, since the logarithmic characteristic portion can be kept within the operation range of the subsequent circuit even if the gain of the subsequent read circuit is changed, the dynamic range can be expanded regardless of the magnitude of the gain applied to the subsequent circuit. There is an effect that can be.

以下に図面を参照して、この発明にかかる固体撮像装置及びその駆動方法の好適な実施の形態を詳細に説明する。 Exemplary embodiments of a solid-state imaging device and a driving method thereof according to the present invention will be described below in detail with reference to the drawings.

実施の形態１．
図１は、この発明の実施の形態１による固体撮像装置の構成を示すブロック図である。図１において、固体撮像装置１ａは、この発明に関わる要素として、複数の画素回路（以降、単に「画素」という）を列方向に配置した一列の画素構造２を行方向に複数個並べた画素アレイと、当該画素アレイの行方向の画素群を１組として列方向に走査制御する行制御回路であるスキャナー３及びバッファ回路４と、読み出しライン５に現れる各一列の画素構造２からの電荷信号を増幅してチップ外部に出力する後段回路である読み出し回路（ＡＧＣ回路）６と、光電変換特性の線形特性部分と対数特性部分との境界点の電位をＡＧＣ回路６に設定するゲイン値に関わらず動作レンジ内のほぼ一定値に調整する制御回路を構成するゲインレジスタ７，シーケンサ８，オフ電位レジスタ９及び入力端に可変電圧源１０が接続されるバッファアンプ１１とを備えている。 Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a solid-state imaging device according to Embodiment 1 of the present invention. In FIG. 1, a solid-state imaging device 1a has, as an element related to the present invention, a pixel in which a plurality of pixel structures 2 in which a plurality of pixel circuits (hereinafter simply referred to as “pixels”) are arranged in the column direction are arranged in the row direction. Charge signals from the array, the scanner 3 and the buffer circuit 4, which are row control circuits that perform scanning control in the column direction with a group of pixels in the row direction of the pixel array, and the pixel structure 2 in each column appearing in the readout line 5 Is related to the gain value for setting the potential at the boundary point between the linear characteristic portion and the logarithmic characteristic portion of the photoelectric conversion characteristic to the AGC circuit 6. First, the gain register 7, the sequencer 8, the off-potential register 9, and the buffer that has the variable voltage source 10 connected to the input terminal, which constitute a control circuit that adjusts to a substantially constant value within the operating range. And a flop 11.

一列の画素構造２は、列方向に配置される複数の画素２１と、複数の画素２１の各出力端を接続する出力ライン２２に現れる電荷信号が入力するサンプル／ホールド回路（Ｓ／Ｈ）２３と、Ｓ／Ｈ２３の出力端と読み出しライン５との間に介在するスイッチ２４と、出力ライン２２と接地との間に介在する電流源２５とを備えている。 The pixel structure 2 in one column includes a plurality of pixels 21 arranged in the column direction and a sample / hold circuit (S / H) 23 to which a charge signal appearing on an output line 22 that connects each output terminal of the plurality of pixels 21 is input. And a switch 24 interposed between the output terminal of the S / H 23 and the readout line 5, and a current source 25 interposed between the output line 22 and the ground.

画素２１は、ＭＯＳ構造の集積回路であって、その等価回路は、アノードが接地されるフォトダイオード３０と、フォトダイオード３０のカソードと電源３１との間に直列に配置されるＮＭＯＳトランジスタ３２，３３と、電源３１と出力ライン２２との間に直列に配置されるＮＭＯＳトランジスタ３４，３５とで構成される。ＮＭＯＳトランジスタ３２，３３の直列接続端３６には、フローティングディフュージョンが形成されている。 The pixel 21 is an integrated circuit having a MOS structure, and an equivalent circuit thereof includes a photodiode 30 whose anode is grounded, and NMOS transistors 32 and 33 arranged in series between the cathode of the photodiode 30 and a power supply 31. And NMOS transistors 34 and 35 arranged in series between the power supply 31 and the output line 22. A floating diffusion is formed at the serial connection end 36 of the NMOS transistors 32 and 33.

この構成において、フォトダイオード３０のカソードに他方の信号電極が接続されるＮＭＯＳトランジスタ３２は、フォトダイオード３０が光電変換して蓄積した電荷をフローティングディフュージョン３６に転送して一時記憶させる電荷転送トランジスタとして機能する。また、電源３１に他方の信号電極が接続されるＮＭＯＳトランジスタ３３は、フローティングディフュージョン３６及びフォトダイオード３０から電荷を取り除き所定電位にリセットするリセットトランジスタとして機能する。また、電源３１に他方の信号電極が接続されるＮＭＯＳトランジスタ３４は、そのゲート電極がフローティングディフュージョン３６に接続され、フローティングディフュージョン３６に蓄積された電荷に応じた信号を出力する増幅トランジスタとして機能する。そして、出力ライン２２に他方の信号電極が接続されるＮＭＯＳトランジスタ３５は、増幅トランジスタ３４が増幅した電荷信号を選択して読み出しを行う読み出し選択トランジスタとして機能する。 In this configuration, the NMOS transistor 32 having the other signal electrode connected to the cathode of the photodiode 30 functions as a charge transfer transistor for transferring and temporarily storing the charge accumulated by the photoelectric conversion of the photodiode 30 to the floating diffusion 36. To do. Further, the NMOS transistor 33 whose other signal electrode is connected to the power supply 31 functions as a reset transistor that removes charges from the floating diffusion 36 and the photodiode 30 and resets them to a predetermined potential. Further, the NMOS transistor 34 whose other signal electrode is connected to the power supply 31 functions as an amplification transistor whose gate electrode is connected to the floating diffusion 36 and outputs a signal corresponding to the electric charge accumulated in the floating diffusion 36. The NMOS transistor 35 having the other signal electrode connected to the output line 22 functions as a read selection transistor that selects and reads the charge signal amplified by the amplification transistor 34.

バッファ回路４は、本来的にはスキャナー３の出力側に内蔵される走査信号出力回路の一部であるが、図１では、抜き出してスキャナー３の出力端と各一列の画素構造２との間に配置されるとしてある。このバッファ回路４は、各一列の画素構造２における各画素２１と１対１の関係で配置される複数の駆動バッファ群４０を備えている。各駆動バッファ群４０は、それぞれ３個の駆動バッファ４５，４６，５７を備えている。つまり、スキャナー３は、行毎に３種の走査信号を出力する。スキャナー３の出力は、２値のレベル信号であるので、３個の駆動バッファ４５，４６，５７の出力も２値のレベル信号であるが、駆動バッファ４５の出力はリセットトランジスタ３３のゲート電極に印加され、駆動バッファ４６の出力は電荷転送トランジスタ３２のゲート電極に印加され、駆動バッファ４７の出力は読み出し選択トランジスタ３５のゲート電極に印加される。 The buffer circuit 4 is essentially a part of the scanning signal output circuit built in the output side of the scanner 3, but in FIG. 1, it is extracted and placed between the output end of the scanner 3 and the pixel structure 2 in each column. As arranged in. This buffer circuit 4 includes a plurality of drive buffer groups 40 arranged in a one-to-one relationship with each pixel 21 in each column of pixel structures 2. Each drive buffer group 40 includes three drive buffers 45, 46, and 57, respectively. That is, the scanner 3 outputs three types of scanning signals for each row. Since the output of the scanner 3 is a binary level signal, the outputs of the three drive buffers 45, 46 and 57 are also binary level signals, but the output of the drive buffer 45 is applied to the gate electrode of the reset transistor 33. The output of the drive buffer 46 is applied to the gate electrode of the charge transfer transistor 32, and the output of the drive buffer 47 is applied to the gate electrode of the read selection transistor 35.

ここで、図２〜図４を参照して、制御回路（ゲインレジスタ７，シーケンサ８，オフ電位レジスタ９，可変電圧源１０及びバッファアンプ１１）を除外した構成での画素２１の読み出し時での動作について説明する。 Here, referring to FIG. 2 to FIG. 4, when the pixel 21 is read out in a configuration excluding the control circuit (gain register 7, sequencer 8, off potential register 9, variable voltage source 10, and buffer amplifier 11). The operation will be described.

図２は、画素の一般的な光電変換特性（従来の光電変換特性）を説明する図である。図２では、横軸は対数目盛で表した照度であり、縦軸は線形目盛で表した出力電位である。図３は、画素における電荷蓄積に関わる要素とポテンシャル電位との関係を説明する図である。図３では、画素２１における電荷蓄積に関わる要素として、電源３１側のリセットトランジスタ３３と、フローティングディフュージョン（ＦＤ）３６と、電荷転送トランジスタ３２と、フォトダイオード（ＰＤ）３０とが示されている。フォトダイオード３０は浅い電位井戸を有するが、フローティングディフュージョン３６は深い電位井戸を有している。そして、両者の間に介在する電荷転送トランジスタ３２のポテンシャル電位（オフ動作時の電位）が背景技術にて説明した垂直オーバーフロードレインのバリアに相当するポテンシャルバリアを形成している。 FIG. 2 is a diagram for explaining general photoelectric conversion characteristics (conventional photoelectric conversion characteristics) of a pixel. In FIG. 2, the horizontal axis represents the illuminance expressed on a logarithmic scale, and the vertical axis represents the output potential expressed on a linear scale. FIG. 3 is a diagram for explaining the relationship between the elements related to charge accumulation in the pixel and the potential potential. In FIG. 3, a reset transistor 33 on the power supply 31 side, a floating diffusion (FD) 36, a charge transfer transistor 32, and a photodiode (PD) 30 are shown as elements related to charge accumulation in the pixel 21. The photodiode 30 has a shallow potential well, while the floating diffusion 36 has a deep potential well. The potential potential of the charge transfer transistor 32 interposed between them (the potential during the off operation) forms a potential barrier corresponding to the barrier of the vertical overflow drain described in the background art.

図２と図３において、フォトダイオード３０の光電変換特性は、フォトダイオード３０に蓄積される電荷が電荷転送トランジスタ３２のポテンシャル電位を超えるまでの低照度環境下では、線形特性５０となるが、照度が非常に大きくなり、フォトダイオード３０に蓄積された電荷が電荷転送トランジスタ３２のポテンシャル電位を超える高照度環境下では、電荷転送トランジスタ３２のポテンシャル電位を超えた時点を境界点（折れ点）５１として以降、非線形の対数特性５１となる。 2 and 3, the photoelectric conversion characteristic of the photodiode 30 is a linear characteristic 50 in a low illuminance environment until the charge accumulated in the photodiode 30 exceeds the potential potential of the charge transfer transistor 32. In a high illumination environment where the charge accumulated in the photodiode 30 exceeds the potential potential of the charge transfer transistor 32, the point when the potential potential of the charge transfer transistor 32 exceeds the boundary point (break point) 51 Thereafter, the non-linear logarithmic characteristic 51 is obtained.

次に、図４は、読み出し時におけるポテンシャル電位の変化を説明するシーケンス図である。図４において、（１）電荷蓄積の制御が行われていない画素では、フローティングディフュージョン３６とフォトダイオード３０とに電荷が存在する状態になっている。通常の画素の読み出しは、以下の要領で行われる。（２）まず、フォトダイオード３０をリセットするために、電荷転送トランジスタ３２とリセットトランジスタ３３とをオン動作状態に設定し、フォトダイオード３０の電荷を引き抜く。（３）次に、電荷転送トランジスタ３２とリセットトランジスタ３３とをオフ動作状態に設定し電荷の蓄積を開始する。 Next, FIG. 4 is a sequence diagram for explaining a change in potential potential at the time of reading. In FIG. 4, (1) in a pixel where charge accumulation is not controlled, the floating diffusion 36 and the photodiode 30 are in a state where charges exist. Normal pixel readout is performed as follows. (2) First, in order to reset the photodiode 30, the charge transfer transistor 32 and the reset transistor 33 are set to the ON operation state, and the charge of the photodiode 30 is extracted. (3) Next, the charge transfer transistor 32 and the reset transistor 33 are set to an off operation state, and charge accumulation is started.

（４ａ）低照度環境下であれば、フォトダイオード３０で光電変換された電荷は全てフォトダイオード３０に蓄えられるので、フォトダイオード３０の電位変化は、照度に対して線形特性５０（図２参照）を示し照度に比例した画素出力が得られる。（４ｂ）一方、高照度環境下では、電荷がフォトダイオード３０で過剰に発生するので、その過剰電荷がフォトダイオード３０から電荷転送トランジスタ３２が形成するポテンシャルバリアを越えてフローティングディフュージョン３６に流れ出す。このとき、フォトダイオード３０の電位は、フォトダイオード３０で発生する電荷量とフォトダイオード３０からフローティングディフュージョン３６に流れ出す電荷量とがバランスする電位となる。この場合の電位変化は、照度に対して対数特性５２（図２参照）を示すが、この対数特性部分も利用すれば、ダイナミックレンジを広げることができる。 (4a) In a low illuminance environment, all the electric charges photoelectrically converted by the photodiode 30 are stored in the photodiode 30, so that the potential change of the photodiode 30 is linear with respect to the illuminance 50 (see FIG. 2). A pixel output proportional to the illuminance is obtained. (4b) On the other hand, in a high illuminance environment, excessive charge is generated in the photodiode 30, so that the excess charge flows out from the photodiode 30 to the floating diffusion 36 over the potential barrier formed by the charge transfer transistor 32. At this time, the potential of the photodiode 30 is a potential that balances the amount of charge generated in the photodiode 30 and the amount of charge flowing out of the photodiode 30 to the floating diffusion 36. The potential change in this case shows a logarithmic characteristic 52 (see FIG. 2) with respect to the illuminance. If this logarithmic characteristic part is also used, the dynamic range can be expanded.

次に、リセットトランジスタ３３をオン動作状態に設定してフローティングディフュージョン３６をリセットし（５ａ，５ｂ）、その後リセットトランジスタ３３をオフ動作状態に設定してフローティングディフュージョン３６からＣＤＳ（Correlated Double Sampling）リセットレベルを読み出す（６ａ，６ｂ）。 Next, the reset transistor 33 is set to the on operation state to reset the floating diffusion 36 (5a, 5b), and then the reset transistor 33 is set to the off operation state to start the CDS (Correlated Double Sampling) reset level from the floating diffusion 36. Is read out (6a, 6b).

その後、電荷転送トランジスタ３２をオン動作状態に設定してフォトダイオード３０の蓄積電荷をフローティングディフュージョン３６に転送し（７ａ，７ｂ）、電荷転送トランジスタ３２をオフ動作状態に設定してフローティングディフュージョン３６から信号電位を読み出す（８ａ，８ｂ）。 Thereafter, the charge transfer transistor 32 is set to the on operation state to transfer the accumulated charge of the photodiode 30 to the floating diffusion 36 (7a, 7b), and the charge transfer transistor 32 is set to the off operation state to output a signal from the floating diffusion 36. The potential is read (8a, 8b).

以上の説明から理解できるように、光電変換特性の折れ点５１（図２参照）の電位は、フォトダイオード３０が丁度飽和した状態での電荷量に対応した電位となるので、フォトダイオード３０とフローティングディフュージョン３６との間のポテンシャルバリア、つまり電荷転送トランジスタ３２がオフ動作時に形成するポテンシャル電位の高さを調整することにより、光電変換特性の折れ点５１の電位を調整することができ、例えば図５に示すように、１つの画素において折れ点電位が異なる各種の光電変換特性を得ることができる。 As can be understood from the above description, the potential at the break point 51 (see FIG. 2) of the photoelectric conversion characteristic is a potential corresponding to the amount of charge when the photodiode 30 is just saturated. By adjusting the potential barrier between the diffusion 36, that is, the potential potential formed when the charge transfer transistor 32 is turned off, the potential at the break point 51 of the photoelectric conversion characteristic can be adjusted. As shown in FIG. 5, various photoelectric conversion characteristics having different breakpoint potentials can be obtained in one pixel.

図５は、フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さと得られる光電変換特性との関係を説明する図である。図５において、（１）は折れ点電位を３通りに調整した場合に得られる光電変換特性の一例を示す図である。（２）〜（４）は、（１）に対応するが、電荷転送トランジスタ３２がオフ動作時に形成するポテンシャル電位（ポテンシャルバリア）が、（２）低い場合、（３）それよりも少し高い場合、（４）さらに高い場合、でのフォトダイオード３０とフローティングディフュージョン３６とのポテンシャル状態を示す図である。 FIG. 5 is a diagram for explaining the relationship between the height of the potential barrier between the photodiode and the floating diffusion and the obtained photoelectric conversion characteristics. In FIG. 5, (1) is a diagram showing an example of photoelectric conversion characteristics obtained when the breakpoint potential is adjusted in three ways. (2) to (4) correspond to (1), but the potential potential (potential barrier) formed when the charge transfer transistor 32 is off is (2) low, (3) slightly higher than that (4) It is a figure which shows the potential state of the photodiode 30 and the floating diffusion 36 in the case where it is higher.

図５（２）に示すように、ポテンシャルバリアが低い場合は、フォトダイオード３０とフローティングディフュージョン３６の各電位井戸はかなり浅くなり、フォトダイオード３０では飽和状態が早めに到来する。この場合には、図５（１）に符号５５で示す折れ点電位の低い光電変換特性が得られる。 As shown in FIG. 5B, when the potential barrier is low, the potential wells of the photodiode 30 and the floating diffusion 36 become considerably shallow, and the photodiode 30 is saturated soon. In this case, a photoelectric conversion characteristic having a low breakpoint potential indicated by reference numeral 55 in FIG.

また、図５（３）に示すように、ポテンシャルバリアが少し高い場合は、フォトダイオード３０とフローティングディフュージョン３６の各電位井戸は少し深くなり、フォトダイオード３０が飽和状態になる時期が少し遅くなる。この場合には、図５（１）に符号５６で示す折れ点電位が少し高くなった光電変換特性が得られる。 Further, as shown in FIG. 5C, when the potential barrier is slightly high, the potential wells of the photodiode 30 and the floating diffusion 36 are slightly deepened, and the time when the photodiode 30 is saturated is slightly delayed. In this case, a photoelectric conversion characteristic in which the breakpoint potential indicated by reference numeral 56 in FIG.

さらに、図５（４）に示すように、ポテンシャルバリアが相当に高い場合は、フォトダイオード３０とフローティングディフュージョン３６の各電位井戸は相当に深くなり、フォトダイオード３０が飽和状態になる時期がさらに遅くなる。この場合には、図５（１）に符号５７で示す折れ点電位がかなり高くなった光電変換特性が得られる。 Further, as shown in FIG. 5 (4), when the potential barrier is considerably high, the potential wells of the photodiode 30 and the floating diffusion 36 are considerably deepened, and the time when the photodiode 30 is saturated is further delayed. Become. In this case, a photoelectric conversion characteristic in which the breakpoint potential indicated by reference numeral 57 in FIG.

この発明は、後段回路であるＡＧＣ回路６が設定したゲイン値で動作する場合に、光電変換特性の折れ点電位をＡＧＣ回路６の動作レンジ内に収まるように調整できるようにすることで、ＡＧＣ回路６に設定するゲイン値の大きさと無関係にダイナミックレンジを拡大することを目的としている。 According to the present invention, when the AGC circuit 6 which is a subsequent circuit operates with a set gain value, the break potential of the photoelectric conversion characteristic can be adjusted so as to be within the operation range of the AGC circuit 6. The purpose is to expand the dynamic range regardless of the magnitude of the gain value set in the circuit 6.

すなわち、この実施の形態では、図１に示すように、電荷転送トランジスタ３２を駆動する駆動バッファ４６は、制御端付きの駆動バッファとし、この制御端に制御回路（ゲインレジスタ７，シーケンサ８，オフ電位レジスタ９，可変電圧源１０及びバッファアンプ１１）におけるバッファアンプ１１の出力電圧、つまり可変電圧源１０の出力電圧を印加する構成としている。駆動バッファ４６は、この制御端に印加される電圧値に応じて、電荷転送トランジスタ３２のゲート電極に出力する２値のレベル信号のうち電荷転送トランジスタ３２をオフ動作状態に駆動する側のレベル信号の電位を変更できるようになっている。 That is, in this embodiment, as shown in FIG. 1, the drive buffer 46 for driving the charge transfer transistor 32 is a drive buffer with a control terminal, and a control circuit (gain register 7, sequencer 8, off) is connected to this control terminal. The output voltage of the buffer amplifier 11 in the potential register 9, the variable voltage source 10, and the buffer amplifier 11), that is, the output voltage of the variable voltage source 10 is applied. The drive buffer 46 is a level signal on the side that drives the charge transfer transistor 32 to the off operation state among the binary level signals output to the gate electrode of the charge transfer transistor 32 according to the voltage value applied to the control terminal. The potential of can be changed.

制御回路におけるゲインレジスタ７，シーケンサ８及びオフ電位レジスタ９では、次のような動作が行われる。ゲインレジスタ７は、外部からＡＧＣ回路６に設定するゲイン値が書き込まれると、その設定されたゲイン値をＡＧＣ回路６のゲイン入力端に与えるとともに、シーケンサ８に対しゲインが変更されたことを示す信号と変更後のゲイン値とを伝達する。ＡＧＣ回路６は、ゲインレジスタ７からゲイン入力端に印加されるゲイン値を読み出しライン５からの電荷信号に乗じて撮像信号とし、それをチップ外部に出力する。 The gain register 7, sequencer 8 and off potential register 9 in the control circuit perform the following operations. When a gain value to be set in the AGC circuit 6 is written from the outside, the gain register 7 gives the set gain value to the gain input terminal of the AGC circuit 6 and indicates to the sequencer 8 that the gain has been changed. The signal and the changed gain value are transmitted. The AGC circuit 6 multiplies the charge signal from the read line 5 by the gain value applied to the gain input terminal from the gain register 7 to obtain an imaging signal, and outputs it to the outside of the chip.

シーケンサ８は、ゲインレジスタ７から通知されたゲイン値とオフ電位レジスタ９に設定するレジスタ値との対応関係を示すテーブルを備えている。この関係テーブルは、次のようにして作成したものである。すなわち、各ゲイン値に対して電荷転送トランジスタ３２をオフ動作させる電圧値を変更して光電変換特性を測定し、そこでの折れ点電位がＡＧＣ回路６の動作レンジを逸脱しない所望の電位となるオフ動作電圧値を探し出し、それをオフ電位レジスタ９に設定するレジスタ値として記録する。この測定により、ＡＧＣ回路６に設定するゲイン値と、そのゲイン値でＡＧＣ回路６が動作したときに光電変換特性の折れ点電位をＡＧＣ回路６の動作レンジ内に収めるオフ電位レジスタ値とを対応させるテーブルを作成し、シーケンサ８の記憶手段に設定する。 The sequencer 8 includes a table indicating a correspondence relationship between the gain value notified from the gain register 7 and the register value set in the off potential register 9. This relationship table is created as follows. That is, the photoelectric conversion characteristic is measured by changing the voltage value for turning off the charge transfer transistor 32 for each gain value, and the turning point potential at that point becomes the desired potential that does not deviate from the operating range of the AGC circuit 6. The operating voltage value is found and recorded as a register value to be set in the off potential register 9. By this measurement, the gain value set in the AGC circuit 6 is associated with the off-potential register value that keeps the break potential of the photoelectric conversion characteristics within the operation range of the AGC circuit 6 when the AGC circuit 6 operates with the gain value. A table to be created is created and set in the storage means of the sequencer 8.

シーケンサ８は、その関係テーブルを参照して変更後のゲイン値に応じたレジスタ値をオフ電位レジスタ９に設定する。その結果、オフ電位レジスタ９のレジスタ値によって可変操作される可変電圧源１０の電圧値がバッファアンプ１１を介して駆動バッファ４６の制御端に印加される。 The sequencer 8 sets a register value corresponding to the changed gain value in the off potential register 9 with reference to the relation table. As a result, the voltage value of the variable voltage source 10 variably operated according to the register value of the off-potential register 9 is applied to the control end of the drive buffer 46 via the buffer amplifier 11.

これによって、駆動バッファ４６が出力する２値のレベル信号のうち電荷転送トランジスタ３２をオフ動作させる側のレベル信号の電位がＡＧＣ回路６に与えるゲイン値に応じて変更される。具体的には、電荷転送トランジスタ３２のオフ動作時に形成されるポテンシャルバリアの高さを、ＡＧＣ回路６に与えるゲイン値が大きい場合は低く、小さい場合は高くなるように、電荷転送トランジスタ３２をオフ動作させる側のレベル信号の電位が変更される。 As a result, the potential of the level signal on the side that turns off the charge transfer transistor 32 among the binary level signals output from the drive buffer 46 is changed according to the gain value applied to the AGC circuit 6. Specifically, the charge transfer transistor 32 is turned off so that the height of the potential barrier formed when the charge transfer transistor 32 is turned off is low when the gain value applied to the AGC circuit 6 is large and high when the gain value is small. The potential of the level signal on the operating side is changed.

図１では、電荷転送トランジスタ３２はＮＭＯＳトランジスタであるので、オフ電位レジスタ９には、ＡＧＣ回路６に与えるゲイン値が大きい場合は小さい場合よりも高い電圧値を可変電圧源１０に出力させるようなレジスタ値が設定される。したがって、駆動バッファ４６が電荷転送トランジスタ３２のゲート電極に印加する低レベル側電位は、高レベル側の電位に近づけた電位に変更される。つまり、電荷転送トランジスタ３２のオフ動作状態は、ＡＧＣ回路６に与えるゲイン値が大きい場合は小さい場合よりも浅いオフ動作状態に設定される。 In FIG. 1, since the charge transfer transistor 32 is an NMOS transistor, the off-voltage register 9 causes the variable voltage source 10 to output a higher voltage value than when it is small when the gain value applied to the AGC circuit 6 is large. The register value is set. Therefore, the low level potential applied to the gate electrode of the charge transfer transistor 32 by the drive buffer 46 is changed to a potential close to the high level potential. That is, the off operation state of the charge transfer transistor 32 is set to a shallow off operation state when the gain value applied to the AGC circuit 6 is large, compared to when the gain value is small.

このように、制御回路（ゲインレジスタ７，シーケンサ８，オフ電位レジスタ９，可変電圧源１０及びバッファアンプ１１）では、フォトダイオード３０とフローティングディフュージョン３６との間のポテンシャルバリアの高さをゲイン値が大きい場合は小さい場合よりも低くする調整操作が行えるので、ＡＧＣ回路６に大きなゲイン値を与える場合でも、フォトダイオード３０の光電変換特性の線形特性部分と対数特性部分との折れ点（境界点）の電位がＡＧＣ回路６の動作レンジ内に収まるようすることができ（図６、図７参照）、ＡＧＣ回路６に大きなゲインをかけても支障なくダイナミックレンジを拡大することができる。 As described above, in the control circuit (gain register 7, sequencer 8, off potential register 9, variable voltage source 10, and buffer amplifier 11), the gain value indicates the height of the potential barrier between the photodiode 30 and the floating diffusion 36. When the gain is large, the adjustment operation can be made lower than when it is small. Therefore, even when a large gain value is given to the AGC circuit 6, the break point (boundary point) between the linear characteristic portion and the logarithmic characteristic portion of the photoelectric conversion characteristic of the photodiode 30. Can fall within the operating range of the AGC circuit 6 (see FIGS. 6 and 7), and even if a large gain is applied to the AGC circuit 6, the dynamic range can be expanded without any problem.

図６は、図１に示す制御回路が無い従来技術におけるＡＧＣ回路の出力特性を説明する図である。図７は、実施の形態１によるＡＧＣ回路の出力特性を説明する図である。両図において、横軸は対数目盛で表した照度であり、縦軸は線形目盛で表した画素の出力電位である。縦軸側にて双方向矢印で示す範囲６０は、ＡＧＣ回路６の動作レンジである。また、横軸側にて双方向矢印で示す範囲６１は、ゲインを掛ける前のＡＧＣ回路６が利用できる画素レンジである。横軸側にて双方向矢印で示す範囲６２，６３は、ゲインを掛けた後のＡＧＣ回路６が利用できる画素レンジである。そして、符号６４で示す特性は、ＡＧＣ回路６にゲインを掛けない場合の画素の光電変換特性である。また、符号６５，６６で示す特性は、それぞれＡＧＣ回路６にゲインを掛けた場合に得られる画素の光電変換特性である。 FIG. 6 is a diagram for explaining the output characteristics of the AGC circuit in the prior art without the control circuit shown in FIG. FIG. 7 is a diagram for explaining output characteristics of the AGC circuit according to the first embodiment. In both figures, the horizontal axis represents the illuminance represented on a logarithmic scale, and the vertical axis represents the output potential of the pixel represented on a linear scale. A range 60 indicated by a bidirectional arrow on the vertical axis side is an operation range of the AGC circuit 6. A range 61 indicated by a bidirectional arrow on the horizontal axis side is a pixel range that can be used by the AGC circuit 6 before the gain is applied. Ranges 62 and 63 indicated by bidirectional arrows on the horizontal axis side are pixel ranges that can be used by the AGC circuit 6 after gain is applied. A characteristic indicated by reference numeral 64 is a photoelectric conversion characteristic of the pixel when no gain is applied to the AGC circuit 6. The characteristics indicated by reference numerals 65 and 66 are the photoelectric conversion characteristics of the pixels obtained when the AGC circuit 6 is multiplied by a gain.

図６に示すように、従来技術では、ＡＧＣ回路６にゲインを掛けない場合には、画素の光電変換特性６４は、その折れ点電位が動作レンジ６０内にその上限値との間にある程度の隙間を置いて収まり、少なくとも折れ点電位側の対数特性部分のある範囲は動作レンジ６０を超えないので、動作レンジ６０内に存する対数特性部分を利用したダイナミックレンジの拡大が行える。しかし、ＡＧＣ回路６にゲインを掛けた場合には、ゲインを増大させるとゲイン処理後の折れ点電位が動作レンジ６０の上限に向かって高くなるので、利用できる対数特性部分の範囲が狭くなっていく。そして、ゲインをある値以上に増大させると、光電変換特性６５に示すように、ゲイン処理後の折れ点電位が動作レンジ６０の上限を大きく超えることになる。この場合にはＡＧＣ回路６が利用できる画素レンジ６２は、光電変換特性６５の線形特性部分のうち動作レンジ６０内に存する領域となるので、線形特性のみを有する通常の固体撮像装置よりもダイナミックレンジが著しく低下する。 As shown in FIG. 6, in the conventional technique, when no gain is applied to the AGC circuit 6, the photoelectric conversion characteristic 64 of the pixel has a certain amount of potential between its breakpoint potential and its upper limit value within the operating range 60. Since a range having a logarithmic characteristic part at least at the breakpoint potential side does not exceed the operating range 60, the dynamic range can be expanded using the logarithmic characteristic part existing in the operating range 60. However, when gain is applied to the AGC circuit 6, if the gain is increased, the breakpoint potential after gain processing increases toward the upper limit of the operating range 60, so that the range of available logarithmic characteristics becomes narrower. Go. When the gain is increased to a certain value or more, as shown in the photoelectric conversion characteristic 65, the breakpoint potential after the gain processing greatly exceeds the upper limit of the operation range 60. In this case, the pixel range 62 that can be used by the AGC circuit 6 is a region that exists in the operation range 60 in the linear characteristic portion of the photoelectric conversion characteristic 65, so that the dynamic range is larger than that of a normal solid-state imaging device having only linear characteristics. Is significantly reduced.

これに対し、この実施の形態では、ＡＧＣ回路６にゲインを掛けない場合には、従来例（図６）と同様であるが、ＡＧＣ回路６にゲインを掛ける場合には、上記したようにゲインレジスタ７に外部からゲイン値が書き込まれると、オフ電位レジスタ９のレジスタ値をそのゲイン値に応じて変更し、フォトダイオード３０とフローティングディフュージョン３６との間のポテンシャルバリアの高さを低くする調整操作が行われるので、図７に示すように、ゲイン処理後の折れ点電位が動作レンジ６０内に収まる光電変換特性６６が得られる。この光電変換特性６６の折れ点電位は、ＡＧＣ回路６にゲインを掛けない場合の光電変換特性６４の折れ点電位とほぼ同電位にすることができるので、光電変換特性６６の対数特性部分のかなりの領域が動作レンジ６０内に収まるようになる。したがって、ＡＧＣ回路６が利用できる画素レンジ６３は、光電変換特性６６の対数特性部分を含めた範囲となるので、ＡＧＣ回路６にゲインを掛ける場合でも、ダイナミックレンジをＡＧＣ回路６にゲインを掛けない場合とほぼ同じに保つことができる。 On the other hand, in this embodiment, when the gain is not applied to the AGC circuit 6, it is the same as the conventional example (FIG. 6), but when the gain is applied to the AGC circuit 6, the gain is set as described above. When a gain value is written to the register 7 from the outside, an adjustment operation for changing the register value of the off-potential register 9 according to the gain value and reducing the height of the potential barrier between the photodiode 30 and the floating diffusion 36 Therefore, as shown in FIG. 7, a photoelectric conversion characteristic 66 in which the breakpoint potential after gain processing falls within the operating range 60 is obtained. The breakpoint potential of the photoelectric conversion characteristic 66 can be made substantially the same as the breakpoint potential of the photoelectric conversion characteristic 64 when no gain is applied to the AGC circuit 6. This area falls within the operating range 60. Therefore, since the pixel range 63 that can be used by the AGC circuit 6 is a range including the logarithmic characteristic portion of the photoelectric conversion characteristic 66, even when the gain is applied to the AGC circuit 6, the dynamic range is not multiplied to the AGC circuit 6. It can be kept almost the same as the case.

このように、実施の形態１によれば、フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さをゲイン値が大きい場合は低くする等ゲイン値に応じた調整操作が行えるようにしたので、読み出し回路（ＡＧＣ回路）に大きなゲイン値を与える場合でもフォトダイオードの光電変換特性の線形特性部分と対数特性部分との折れ点（境界点）電位がＡＧＣ回路の動作レンジ内に収まるようにすることができる。したがって、ＡＧＣ回路に大きなゲインを掛けても支障なく対数特性部分を利用してダイナミックレンジを拡大することができる。 Thus, according to the first embodiment, since the height of the potential barrier between the photodiode and the floating diffusion can be adjusted when the gain value is large, the adjustment operation according to the gain value can be performed. Even when a large gain value is given to the readout circuit (AGC circuit), the break point (boundary point) potential between the linear characteristic portion and the logarithmic characteristic portion of the photoelectric conversion characteristic of the photodiode should be within the operation range of the AGC circuit. Can do. Therefore, even if a large gain is applied to the AGC circuit, the dynamic range can be expanded using the logarithmic characteristic portion without any problem.

実施の形態２．
図８は、この発明の実施の形態２による固体撮像装置の構成を示すブロック図である。なお、図８では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。 Embodiment 2. FIG.
FIG. 8 is a block diagram showing the configuration of the solid-state imaging device according to Embodiment 2 of the present invention. In FIG. 8, components that are the same as or equivalent to the components shown in FIG. 1 (Embodiment 1) are given the same reference numerals. Here, the description will be focused on the portion related to the second embodiment.

すなわち、図８に示す実施の形態２による固体撮像装置１ｂでは、図１（実施の形態１）に示した構成において、シーケンサ８を削除し、オフ電位レジスタ９のレジスタ値は、直接外部から設定するようになっている。つまり、この実施の形態２では、図１に示したシーケンサ８が保持する前記した関係テーブルは外部に存在し、実施の形態１と同様に外部からゲインレジスタ７にゲイン値を設定する際に、その外部において関係テーブルから対応するレジスタ値を取り出し、オフ電位レジスタ９に設定するようになっている。 That is, in the solid-state imaging device 1b according to the second embodiment shown in FIG. 8, the sequencer 8 is deleted in the configuration shown in FIG. 1 (first embodiment), and the register value of the off-potential register 9 is set directly from the outside. It is supposed to be. In other words, in the second embodiment, the relationship table held by the sequencer 8 shown in FIG. 1 exists outside, and when the gain value is set in the gain register 7 from the outside as in the first embodiment, The corresponding register value is taken out from the relation table outside and set in the off potential register 9.

この構成によっても、実施の形態１と同様に、電荷転送トランジスタ３２のオフ動作時に形成されるポテンシャルバリアの高さが、ＡＧＣ回路６に与えるゲイン値が大きい場合は低くなるように、駆動バッファ４６が出力する２値のレベル信号のうち電荷転送トランジスタ３２をオフ動作させる側のレベル信号の電位を変更することができ、読み出し回路（ＡＧＣ回路）に大きなゲイン値を与える場合でもフォトダイオードの光電変換特性の線形特性部分と対数特性部分との折れ点（境界点）電位がＡＧＣ回路の動作レンジ内に収まるようすることができる。したがって、図７に示したように、ダイナミックレンジをゲインを掛ける前とほぼ同じにすることができるので、ＡＧＣ回路に大きなゲインを掛けても支障なく対数特性部分を利用してダイナミックレンジを拡大することができる。 Also with this configuration, like the first embodiment, the drive buffer 46 is configured such that the height of the potential barrier formed during the off operation of the charge transfer transistor 32 is low when the gain value applied to the AGC circuit 6 is large. Can change the potential of the level signal on the side that turns off the charge transfer transistor 32 among the binary level signals output from the signal, even when a large gain value is given to the readout circuit (AGC circuit). It is possible to make the break point (boundary point) potential between the linear characteristic portion and the logarithmic characteristic portion of the characteristic fall within the operation range of the AGC circuit. Therefore, as shown in FIG. 7, the dynamic range can be made substantially the same as before the gain is multiplied, so that even if a large gain is applied to the AGC circuit, the dynamic range is expanded using the logarithmic characteristic portion without any problem. be able to.

この実施の形態２によれば、外部に、読み出し回路に設定するゲイン値と、そのゲイン値で読み出し回路が動作した場合にフォトダイオード３０の光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにするオフ電位レジスタ値とを対応付ける関係テーブルを設け、ゲインレジスタに外部からゲイン値を書き込むときに、オフ電位レジスタのレジスタ値をその関係テーブルを参照して外部から変更するようにし、図１に示したシーケンサを省略できるようにしたので、構成の簡素化が図れる。 According to the second embodiment, the gain value set in the reading circuit and the potential at the break point of the photoelectric conversion characteristic of the photodiode 30 when the reading circuit operates with the gain value are outside the operating range of the reading circuit. A relation table that associates the off-potential register value to be within the range is provided, and when the gain value is written to the gain register from the outside, the register value of the off-potential register is changed from the outside with reference to the relation table. Since the sequencer shown in FIG. 1 can be omitted, the configuration can be simplified.

実施の形態３．
図９は、この発明の実施の形態３による固体撮像装置の動作を説明するフローチャートである。この実施の形態３では、図８に示す実施の形態２による固体撮像装置１ｂにおいて、外部に、読み出し回路６に設定するゲイン値と、そのゲイン値で読み出し回路６が動作した場合にフォトダイオード３０の光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにするオフ電位レジスタ値とを対応付ける関係テーブルを設けるのではなく、外部からオフ電位レジスタ９に設定するレジスタ値を、外部からゲインレジスタに設定する変更前後のゲイン値の大小関係に応じて設定する場合について説明する。 Embodiment 3 FIG.
FIG. 9 is a flowchart for explaining the operation of the solid-state imaging device according to Embodiment 3 of the present invention. In the third embodiment, in the solid-state imaging device 1b according to the second embodiment shown in FIG. 8, the gain value set in the readout circuit 6 and the photodiode 30 when the readout circuit 6 operates with the gain value are externally provided. Instead of providing a relational table for associating an off-potential register value with which the breakpoint potential of the photoelectric conversion characteristic of the read-out circuit falls within the operating range of the readout circuit, the register value set in the off-potential register 9 from the outside Will be described in accordance with the magnitude relationship between the gain values before and after the change set in the gain register.

図８において、外部からゲインレジスタ７に書き込みがあると、変更後のゲイン値に応じてＡＧＣ回路６のゲイン設定が変更され、画素出力にゲインが掛けられる。そこで、図９において、外部からゲインレジスタ７に書き込みを行う際に、ゲインレジスタ７に設定する変更前後のゲイン値の大小関係を調べる（ＳＴ１）。 In FIG. 8, when there is a write to the gain register 7 from the outside, the gain setting of the AGC circuit 6 is changed according to the changed gain value, and a gain is multiplied to the pixel output. Therefore, in FIG. 9, when writing to the gain register 7 from the outside, the magnitude relationship between the gain values before and after the change set in the gain register 7 is examined (ST1).

その結果、変更後のゲイン値が変更前のゲイン値と比較して大きい場合は（ＳＴ１：Ｙｅｓ）、外部からオフ電位レジスタ９のレジスタ値を大きい値に変更する（ＳＴ２）。オフ電位レジスタ値が高く設定されると、図８では電荷転送トランジスタ３２はＮＭＯＳトランジスタであるので、可変電圧源１０の出力電位、つまりバッファアンプ１１の出力電位が高くなり、電荷転送トランジスタ３２のオフ動作電位がオン動作電位に近い浅い電位となり、光電変換特性の折れ点電位が低くなる（ＳＴ３）。このため、ＡＧＣ回路６のゲイン値が大きく設定されても、光電変換特性の折れ点電位がＡＧＣ回路６の動作レンジから逸脱しにくくなる。 As a result, when the gain value after the change is larger than the gain value before the change (ST1: Yes), the register value of the off-potential register 9 is changed to a large value from the outside (ST2). If the off-potential register value is set high, the output potential of the variable voltage source 10, that is, the output potential of the buffer amplifier 11, becomes high because the charge transfer transistor 32 is an NMOS transistor in FIG. The operating potential becomes a shallow potential close to the ON operating potential, and the break potential of the photoelectric conversion characteristic is lowered (ST3). For this reason, even if the gain value of the AGC circuit 6 is set to be large, the break potential of the photoelectric conversion characteristic does not easily deviate from the operation range of the AGC circuit 6.

一方、変更後のゲイン値が変更前のゲイン値と比較して小さい場合（ＳＴ１：Ｎｏ）、外部からオフ電位レジスタ９のレジスタ値を小さい値に変更する（ＳＴ４）。オフ電位レジスタ値が低く設定されると、可変電圧源１０出力電位、つまりバッファアンプ）１１の出力電位が低くなり、電荷転送トランジスタ３２のオフ動作電位が深い電位となり、光電変換特性の折れ点電位が高くなる（ＳＴ５）。このため、ＡＧＣ回路６のゲイン値が小さく設定されても、光電変換特性の折れ点電位がＡＧＣ回路６の動作レンジ内の所望の電位から逸脱しにくくなる。 On the other hand, when the gain value after the change is smaller than the gain value before the change (ST1: No), the register value of the off potential register 9 is changed to a small value from the outside (ST4). When the off-potential register value is set low, the output potential of the variable voltage source 10 (that is, the buffer amplifier) 11 becomes low, the off-operation potential of the charge transfer transistor 32 becomes deep, and the photoelectric conversion characteristic breakpoint potential. Becomes higher (ST5). For this reason, even if the gain value of the AGC circuit 6 is set to be small, the break potential of the photoelectric conversion characteristic is unlikely to deviate from a desired potential within the operation range of the AGC circuit 6.

このように、実施の形態３によれば、ＡＧＣ回路に与えるゲイン値を大きい値と小さい値との間で変更した場合も、光電変換特性の折れ点電位を変更後のゲイン値を適用したＡＧＣ回路の動作レンジを逸脱しない電位に制御でき、支障なく対数特性部分を利用してダイナミックレンジを拡大することができる。 Thus, according to the third embodiment, even when the gain value given to the AGC circuit is changed between a large value and a small value, the AGC to which the gain value after changing the breakpoint potential of the photoelectric conversion characteristic is applied. The potential can be controlled so as not to deviate from the operation range of the circuit, and the dynamic range can be expanded using the logarithmic characteristic portion without any trouble.

なお、実施の形態１〜３では、画素回路は、ＮＭＯＳ構造である場合を示したが、ＰＭＯＳ構造である場合には、電荷転送トランジスタがＰＭＯＳトランジスタとなるので、可変電圧源の出力電位の増減方向が実施の形態１〜３とは逆になるだけで、全く同様に、フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さをＡＧＣ回路に与えるゲイン値に応じて調整し、光電変換特性の折れ点電位をＡＧＣ回路の動作レンジ内に収めることができる。 In the first to third embodiments, the pixel circuit has the NMOS structure. However, in the case of the PMOS structure, the charge transfer transistor becomes a PMOS transistor, and therefore the increase / decrease in the output potential of the variable voltage source. Just in the opposite direction to the first to third embodiments, the height of the potential barrier between the photodiode and the floating diffusion is adjusted in accordance with the gain value given to the AGC circuit in exactly the same manner, and the photoelectric conversion characteristics Can be within the operating range of the AGC circuit.

実施の形態３の例で具体的に記述すると、変更後のゲイン値が変更前のゲイン値よりも大きい場合は、電荷転送トランジスタがＮＭＯＳトランジスタ構成では高い値のオフ電位制御値に変更して入力し、電荷転送トランジスタがＰＭＯＳトランジスタ構成では低い値のオフ電位制御値に変更して入力し、変更後のゲイン値が変更前のゲイン値よりも小さい場合は、電荷転送トランジスタがＮＭＯＳトランジスタ構成では低い値のオフ電位制御値に変更して入力し、電荷転送トランジスタがＰＭＯＳトランジスタ構成では高い値のオフ電位制御値に変更して入力することになる。 More specifically, in the example of the third embodiment, when the gain value after the change is larger than the gain value before the change, the charge transfer transistor is changed to a high off-potential control value in the NMOS transistor configuration and input. In the case where the charge transfer transistor has a PMOS transistor configuration, the input value is changed to a low off-potential control value, and when the gain value after the change is smaller than the gain value before the change, the charge transfer transistor is low in the NMOS transistor configuration. When the charge transfer transistor is a PMOS transistor configuration, the value is changed and input to a high off potential control value.

以上のように、この発明にかかる固体撮像装置及びその駆動方法は、後段の読み出し回路に掛けるゲインの大きさと無関係にダイナミックレンジを拡大するのに有用である。 As described above, the solid-state imaging device and the driving method thereof according to the present invention are useful for expanding the dynamic range regardless of the magnitude of the gain applied to the subsequent readout circuit.

この発明の実施の形態１による固体撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the solid-state imaging device by Embodiment 1 of this invention. 図１に示す画素の一般的な光電変換特性（従来の光電変換特性）を説明する図である。It is a figure explaining the general photoelectric conversion characteristic (conventional photoelectric conversion characteristic) of the pixel shown in FIG. 図１に示す画素における電荷蓄積に関わる要素とポテンシャル電位との関係を説明する図である。It is a figure explaining the relationship between the element in connection with charge accumulation in the pixel shown in FIG. 1, and potential potential. 図１に示す画素の読み出し時におけるポテンシャル電位の変化を説明するシーケンス図である。FIG. 2 is a sequence diagram for explaining a change in potential potential at the time of readout of the pixel shown in FIG. 1. フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さと得られる光電変換特性との関係を説明する図である。It is a figure explaining the relationship between the height of the potential barrier between a photodiode and a floating diffusion, and the photoelectric conversion characteristic obtained. 図１に示す制御回路が無い従来技術におけるＡＧＣ回路の出力特性を説明する図である。It is a figure explaining the output characteristic of the AGC circuit in a prior art without the control circuit shown in FIG. 実施の形態１によるＡＧＣ回路の出力特性を説明する図である。It is a figure explaining the output characteristic of the AGC circuit by Embodiment 1. FIG. この発明の実施の形態２による固体撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the solid-state imaging device by Embodiment 2 of this invention. この発明の実施の形態３による固体撮像装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the solid-state imaging device by Embodiment 3 of this invention.

符号の説明Explanation of symbols

１ａ，１ｂ固体撮像装置
２一列の画素構造
３スキャナー３
４バッファ回路
５読み出しライン
６読み出し回路（ＡＧＣ回路）
７ゲインレジスタ
８シーケンサ
９オフ電位レジスタ
１０可変電圧源
１１バッファアンプ
２１画素回路（画素）
２２出力ライン
２３サンプル／ホールド回路（Ｓ／Ｈ）
２４スイッチ
２５電流源
３０フォトダイオード
３１電源
３２ＮＭＯＳトランジスタ（電荷転送トランジスタ）
３３ＮＭＯＳトランジスタ（リセットトランジスタ）
３４ＮＭＯＳトランジスタ（増幅トランジスタ）
３５ＮＭＯＳトランジスタ（読み出し選択トランジスタ）
３６フローティングディフュージョン
４０バッファ群
４５リセットトランジスタを駆動するバッファ
４６電荷転送トランジスタを駆動するバッファ
４７読み出し選択トランジスタを駆動するバッファ 1a, 1b Solid-state imaging device 2 Single row pixel structure 3 Scanner 3
4 Buffer circuit 5 Read line 6 Read circuit (AGC circuit)
7 Gain register 8 Sequencer 9 Off potential register 10 Variable voltage source 11 Buffer amplifier 21 Pixel circuit (pixel)
22 Output line 23 Sample / hold circuit (S / H)
24 switch 25 current source 30 photodiode 31 power source 32 NMOS transistor (charge transfer transistor)
33 NMOS transistor (reset transistor)
34 NMOS transistor (amplification transistor)
35 NMOS transistor (read selection transistor)
36 Floating diffusion 40 Buffer group 45 Buffer for driving reset transistor 46 Buffer for driving charge transfer transistor 47 Buffer for driving read selection transistor

Claims

光電変換を行うフォトダイオードと電荷を一時的に保持するためのフローティングディフュージョンとの間に、オフ動作時に前記フォトダイオードが電荷蓄積を行うのに必要なポテンシャルバリアを形成し、オン動作時に前記フォトダイオードの蓄積電荷を前記フローティングディフュージョンへ転送する電荷転送トランジスタが配置されるＭＯＳ構造の画素回路を行列配置した画素アレイと、前記画素アレイにおける各行の画素回路での電荷蓄積及び読み出しを制御する行制御回路と、前記画素アレイからの信号を設定されたゲイン値倍に増幅しチップ外部に出力する読み出し回路とを備える固体撮像装置において、
前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する２値のレベル信号を出力する駆動バッファを、制御端に印加される電圧値に応じて前記２値のレベル信号のうち前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を変更できる制御端付きの駆動バッファとするとともに、
前記読み出し回路に設定するゲイン値と、そのゲイン値で前記読み出し回路が動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値とを対応付ける関係テーブルを備え、外部から前記ゲイン値が入力されたとき、前記関係テーブルから対応する前記オフ電位制御値を取り出すオフ電位制御値出力回路と、
前記オフ電位制御値出力回路が出力するオフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を前記駆動バッファの制御端に印加する可変電圧源と
を備え、
前記駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる
ことを特徴とする固体撮像装置。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
In the row control circuit, a drive buffer for outputting a binary level signal for driving the charge transfer transistor to an on operation state and an off operation state is provided. The binary level signal according to a voltage value applied to a control terminal. And a drive buffer with a control terminal that can change the potential of the level signal on the side that drives the charge transfer transistor to the OFF operation state,
A gain value to be set in the readout circuit, and the charge transfer transistor that causes a break point potential of photoelectric conversion characteristics of the photodiode to fall within an operation range of the readout circuit when the readout circuit operates with the gain value An off-potential control value output circuit that takes out the corresponding off-potential control value from the relation table when the gain value is input from the outside.
A variable voltage source for applying a voltage value for turning off the charge transfer transistor indicated by the off-potential control value output from the off-potential control value output circuit to a control terminal of the drive buffer;
With
A solid-state imaging device , wherein the drive buffer holds the potential of a level signal on the side that drives the charge transfer transistor in an off operation state at the voltage value applied to the control terminal .

光電変換を行うフォトダイオードと電荷を一時的に保持するためのフローティングディフュージョンとの間に、オフ動作時に前記フォトダイオードが電荷蓄積を行うのに必要なポテンシャルバリアを形成し、オン動作時に前記フォトダイオードの蓄積電荷を前記フローティングディフュージョンへ転送する電荷転送トランジスタが配置されるＭＯＳ構造の画素回路を行列配置した画素アレイと、前記画素アレイにおける各行の画素回路での電荷蓄積及び読み出しを制御する行制御回路と、前記画素アレイからの信号を設定されたゲイン値倍に増幅しチップ外部に出力する読み出し回路とを備える固体撮像装置において、
前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する２値のレベル信号を出力する駆動バッファを、制御端に印加される電圧値に応じて前記２値のレベル信号のうち前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を変更できる制御端付きの駆動バッファとするとともに、
前記読み出し回路が設定するゲイン値で動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値が外部から入力されるオフ電位制御値受付回路と、
前記オフ電位制御値受付回路が受け取ったオフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を前記駆動バッファの制御端に印加する可変電圧源と
を備え、
前記駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる
ことを特徴とする固体撮像装置。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
In the row control circuit, a drive buffer for outputting a binary level signal for driving the charge transfer transistor to an on operation state and an off operation state is provided. The binary level signal according to a voltage value applied to a control terminal. And a drive buffer with a control terminal that can change the potential of the level signal on the side that drives the charge transfer transistor to the OFF operation state ,
An off-potential control value of the charge transfer transistor is input from the outside so that the breakpoint potential of the photoelectric conversion characteristic of the photodiode falls within the operating range of the readout circuit when the readout circuit operates at a gain value set. An off-potential control value receiving circuit,
A variable voltage source for applying a voltage value for turning off the charge transfer transistor indicated by the off-potential control value received by the off-potential control value receiving circuit to a control terminal of the drive buffer;
With
Wherein the drive buffer, the charge transfer transistor solid-state image sensor you characterized in that to hold the potential of the level signal side to the voltage value applied to the control terminal of driving off operating state.

当該固体撮像装置の外部に、前記読み出し回路に設定するゲイン値と、そのゲイン値で前記読み出し回路が動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値とを対応付ける関係テーブルを備え、前記オフ電位制御値受付回路には、前記読み出し回路に設定するゲイン値に対応したオフ電位制御値が前記関係テーブルから取り出して入力されることを特徴とする請求項２に記載の固体撮像装置。 Outside the solid-state imaging device, a gain value to be set in the readout circuit, and when the readout circuit operates with the gain value, the break potential of the photoelectric conversion characteristic of the photodiode is within the operating range of the readout circuit. A relation table for associating with the off-potential control value of the charge transfer transistor to be stored, and the off-potential control value receiving circuit includes an off-potential control value corresponding to a gain value set in the readout circuit. The solid-state image pickup device according to claim 2 , wherein the solid-state image pickup device is inputted after being taken out from the device.

前記オフ電位制御値受付回路には、変更後のゲイン値が変更前のゲイン値よりも大きい場合は、前記電荷転送トランジスタがＮＭＯＳトランジスタ構成では該ＮＭＯＳトランジスタのオン・オフ動作境界電圧に近い方の高い値のオフ電位制御値に変更して入力され、前記電荷転送トランジスタがＰＭＯＳトランジスタ構成では該ＰＭＯＳトランジスタのオン・オフ動作境界電圧に近い方の低い値のオフ電位制御値に変更して入力され、変更後のゲイン値が変更前のゲイン値よりも小さい場合は、前記電荷転送トランジスタがＮＭＯＳトランジスタ構成では該ＮＭＯＳトランジスタのオン・オフ動作境界電圧から遠い方の低い値のオフ電位制御値に変更して入力され、前記電荷転送トランジスタがＰＭＯＳトランジスタ構成では該ＰＭＯＳトランジスタのオン・オフ動作境界電圧から遠い方の高い値のオフ電位制御値に変更して入力されることを特徴とする請求項２に記載の固体撮像装置。 In the off potential control value receiving circuit, when the gain value after the change is larger than the gain value before the change, in the NMOS transistor configuration, the charge transfer transistor is closer to the on / off operation boundary voltage of the NMOS transistor. When the charge transfer transistor is a PMOS transistor configuration, it is input after being changed to a lower off potential control value that is closer to the on / off operation boundary voltage of the PMOS transistor. When the gain value after change is smaller than the gain value before change, when the charge transfer transistor is an NMOS transistor, the off-potential control value is changed to a lower value farther from the on / off operation boundary voltage of the NMOS transistor. is to input, the charge transfer transistor is the PMOS tiger a PMOS transistor configuration The solid-state imaging device according to claim 2, wherein the input is changed to OFF potential control value of a high value of farther from the on-off operation boundary voltage register.

光電変換を行うフォトダイオードと電荷を一時的に保持するためのフローティングディフュージョンとの間に、オフ動作時に前記フォトダイオードが電荷蓄積を行うのに必要なポテンシャルバリアを形成し、オン動作時に前記フォトダイオードの蓄積電荷を前記フローティングディフュージョンへ転送する電荷転送トランジスタが配置されるＭＯＳ構造の画素回路を行列配置した画素アレイと、前記画素アレイにおける各行の画素回路での電荷蓄積及び読み出しを制御する行制御回路と、前記画素アレイからの信号を設定されたゲイン値倍に増幅しチップ外部に出力する読み出し回路とを備える固体撮像装置において、
前記読み出し回路に設定する各ゲイン値に対して前記電荷転送トランジスタをオフ動作させる電圧値を変更して前記フォトダイオードの光電変換特性を測定し、そこでの折れ点電位が前記読み出し回路の動作レンジを逸脱しない所望の電位になるオフ電位制御値を探し出し記録することにより、前記読み出し回路に設定するゲイン値と、そのゲイン値で当該読み出し回路が動作したときに光電変換特性の折れ点電位を当該読み出し回路の動作レンジ内に収めるオフ電位制御値とを対応させる関係テーブルを作成して装置の内部に保持する工程と、
装置の外部から前記ゲイン値が入力されたとき前記関係テーブルから得られる前記オフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を可変電圧源から前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する２値のレベル信号を出力する駆動バッファの制御端に印加し、該駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる工程と
を含むことを特徴とする固体撮像装置の駆動方法。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
The photoelectric conversion characteristic of the photodiode is measured by changing the voltage value for turning off the charge transfer transistor for each gain value set in the readout circuit, and the breakpoint potential there determines the operating range of the readout circuit. By searching for and recording an off-potential control value that achieves a desired potential that does not deviate, the gain value set in the readout circuit and the break-point potential of the photoelectric conversion characteristics when the readout circuit operates with the gain value are read out. Creating a relational table that associates the off-potential control values that fall within the operating range of the circuit and holding them inside the device;
When the gain value is input from the outside of the device, a voltage value for turning off the charge transfer transistor indicated by the off-potential control value obtained from the relation table is changed from the variable voltage source to the charge transfer transistor in the row control circuit. A binary level signal for driving in an on operation state and an off operation state is applied to a control terminal of a drive buffer that outputs the level signal, and the potential of the level signal on the side driving the charge transfer transistor in the off operation state is applied to the drive buffer. Holding the voltage value applied to the control terminal at the voltage value .

光電変換を行うフォトダイオードと電荷を一時的に保持するためのフローティングディフュージョンとの間に、オフ動作時に前記フォトダイオードが電荷蓄積を行うのに必要なポテンシャルバリアを形成し、オン動作時に前記フォトダイオードの蓄積電荷を前記フローティングディフュージョンへ転送する電荷転送トランジスタが配置されるＭＯＳ構造の画素回路を行列配置した画素アレイと、前記画素アレイにおける各行の画素回路での電荷蓄積及び読み出しを制御する行制御回路と、前記画素アレイからの信号を設定されたゲイン値倍に増幅しチップ外部に出力する読み出し回路とを備える固体撮像装置において、
前記読み出し回路に設定する各ゲイン値に対して前記電荷転送トランジスタをオフ動作させる電圧値を変更して前記フォトダイオードの光電変換特性を測定し、そこでの折れ点電位が前記読み出し回路の動作レンジを逸脱しない所望の電位となるオフ電位制御値を探し出し記録することにより、前記読み出し回路に設定するゲイン値と、そのゲイン値で当該読み出し回路が動作したときに光電変換特性の折れ点電位を当該読み出し回路の動作レンジ内に収めるオフ電位制御値とを対応させる関係テーブルを作成して装置の外部に保持する工程と、
装置の外部から前記ゲイン値を入力するとき、併せて前記関係テーブルから対応するオフ電位制御値を取り出して入力する工程と、
装置の外部から入力される前記オフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を可変電圧源から前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する２値のレベル信号を出力する駆動バッファの制御端に印加し、該駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる工程と
を含むことを特徴とする固体撮像装置の駆動方法。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
The photoelectric conversion characteristic of the photodiode is measured by changing the voltage value for turning off the charge transfer transistor for each gain value set in the readout circuit, and the breakpoint potential there determines the operating range of the readout circuit. By searching for and recording an off-potential control value that is a desired potential that does not deviate, the gain value set in the readout circuit and the breakpoint potential of the photoelectric conversion characteristic when the readout circuit operates with the gain value are read out. Creating a relational table that associates the off- potential control values that fall within the operating range of the circuit and holding them outside the device;
When inputting the gain value from the outside of the apparatus, and taking out and inputting the corresponding off-potential control value from the relationship table;
Driving said off the charge transfer transistor off operation is to voltage described potential control value indicates that input from an external device to said charge transfer transistor and the ON operating state at the row control circuit from the variable voltage source and OFF operation state The voltage applied to the control terminal of the drive buffer that outputs the binary level signal to be applied , and the potential of the level signal on the side that drives the charge transfer transistor to the off operation state is applied to the control buffer. the driving method of the solid-state image sensor you; and a step of Ru is held at the value.

装置の外部から前記読み出し回路に設定するゲイン値を入力するとき、併せて入力する光電変換特性の折れ点電位を当該読み出し回路の動作レンジ内に収める前記電荷転送トランジスタのオフ電位制御値を、変更後のゲイン値が変更前のゲイン値よりも大きい場合は、前記電荷転送トランジスタがＮＭＯＳトランジスタ構成では該ＮＭＯＳトランジスタのオン・オフ動作境界電圧に近い方の高い値のオフ電位制御値に変更して入力し、前記電荷転送トランジスタがＰＭＯＳトランジスタ構成では該ＰＭＯＳトランジスタのオン・オフ動作境界電圧に近い方の低い値のオフ電位制御値に変更して入力し、変更後のゲイン値が変更前のゲイン値よりも小さい場合は、前記電荷転送トランジスタがＮＭＯＳトランジスタ構成では該ＮＭＯＳトランジスタのオン・オフ動作境界電圧から遠い方の低い値のオフ電位制御値に変更して入力し、前記電荷転送トランジスタがＰＭＯＳトランジスタ構成では該ＰＭＯＳトランジスタのオン・オフ動作境界電圧から遠い方の高い値のオフ電位制御値に変更して入力する工程
を含むことを特徴とする請求項６に記載の固体撮像装置の駆動方法。 When the gain value to be set to the readout circuit is input from the outside of the apparatus, the off-potential control value of the charge transfer transistor is changed so that the breakpoint potential of the photoelectric conversion characteristics input together is within the operation range of the readout circuit. If the gain value after the change is larger than the gain value before the change, the charge transfer transistor is changed to an off-potential control value having a higher value closer to the on / off operation boundary voltage of the NMOS transistor in the NMOS transistor configuration. If the charge transfer transistor is a PMOS transistor configuration, it is changed to an off-potential control value that is lower than the on / off operation boundary voltage of the PMOS transistor and input, and the gain value after the change is the gain before the change. If less than the value, the charge transfer transistor is the NMOS transient in NMOS transistor configuration Type changed from on-off operation boundary voltage data off potential control value farther low value, the charge transfer transistor is high far from the on-off operation boundary voltage of the PMOS transistor is a PMOS transistor structure The method of driving a solid-state imaging device according to claim 6, further comprising: changing to an off-potential control value of the value and inputting the value.