JP4658755B2 - Solid-state imaging device and driving method thereof - Google Patents
Solid-state imaging device and driving method thereof Download PDFInfo
- Publication number
- JP4658755B2 JP4658755B2 JP2005266893A JP2005266893A JP4658755B2 JP 4658755 B2 JP4658755 B2 JP 4658755B2 JP 2005266893 A JP2005266893 A JP 2005266893A JP 2005266893 A JP2005266893 A JP 2005266893A JP 4658755 B2 JP4658755 B2 JP 4658755B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- value
- circuit
- charge transfer
- transfer transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
この発明は、フォトダイオードの飽和以降の光電変換特性(対数特性)を使ってダイナミックレンジの拡大を図る固体撮像装置及びその駆動方法に関するものである。 The present invention relates to a solid-state imaging device that uses a photoelectric conversion characteristic (logarithmic characteristic) after saturation of a photodiode to increase the dynamic range and a driving method thereof.
垂直オーバーフロードレイン構造を設けたフォトダイオードでの入射光量と出力電圧との関係(光電変換特性)は、フォトダイオードに蓄積される電荷が垂直オーバーフロードレインのバリアを超えるまでの低照度環境下では、線形特性となるが、入射光量が非常に大きくなりフォトダイオードに蓄積された電荷が垂直オーバーフロードレインのバリアを超える高照度環境下では、非線形の対数特性となる。 The relationship between the amount of incident light and the output voltage (photoelectric conversion characteristics) in a photodiode with a vertical overflow drain structure is linear in a low-light environment where the charge accumulated in the photodiode exceeds the barrier of the vertical overflow drain. However, in a high illuminance environment where the amount of incident light becomes very large and the charge accumulated in the photodiode exceeds the barrier of the vertical overflow drain, the logarithmic characteristic is non-linear.
ビデオカメラやディジタルスチルカメラなどで用いる固体撮像装置は、通常、入射光量と出力電圧との関係が線形特性である低照度環境下での処理を対象にしているが、フォトダイオードの飽和以降の光電変換特性(対数特性)を使ってダイナミックレンジを拡大する固体撮像装置が提案されている(例えば、特許文献1)。 Solid-state imaging devices used in video cameras, digital still cameras, and the like are usually targeted for processing in low-light environments where the relationship between incident light intensity and output voltage is a linear characteristic. A solid-state imaging device that expands the dynamic range using conversion characteristics (logarithmic characteristics) has been proposed (for example, Patent Document 1).
すなわち、特許文献1では、垂直オーバーフロードレインのバリア(線形特性部分と対数特性部分との境界点)を線形特性のみを用いる通常の固体撮像装置よりも低く設定することにより、蓄積する電荷が垂直オーバーフロードレインのバリアを超え易くして早めに対数特性が得られるようにし、その対数特性部分が撮像信号を増幅して外部に出力する後段回路の動作レンジ内に収まるようにすることにより、線形特性のみを有する固体撮像装置よりもダイナミックレンジを拡大できるようにしている。
In other words, in
しかしながら、後段において撮像した信号を増幅して外部に出力する読み出し回路では大きなゲインを掛ける場合がある。その場合、上記従来の技術では、線形特性部分と対数特性部分との境界点は、線形特性のみを有する固体撮像装置よりも低く設定した状態で固定であるので、後段に設ける読み出し回路に大きなゲインを掛けると、対数特性部分が後段回路の動作レンジを逸脱してしまい、その後段回路の出力には線形特性部分での信号のみが現れる。つまり、上記従来の技術では、後段回路で大きなゲインをかけた場合、線形特性のみを有する通常の固体撮像装置よりもダイナミックレンジが著しく低下するという問題がある。 However, there is a case where a large gain is applied to a readout circuit that amplifies a signal picked up at a subsequent stage and outputs the amplified signal to the outside. In that case, in the above-described conventional technique, the boundary point between the linear characteristic portion and the logarithmic characteristic portion is fixed in a state set lower than that of the solid-state imaging device having only the linear characteristic, and thus a large gain is applied to the readout circuit provided in the subsequent stage. , The logarithmic characteristic portion deviates from the operation range of the subsequent circuit, and only the signal in the linear characteristic portion appears in the output of the subsequent circuit. In other words, the above conventional technique has a problem that when a large gain is applied in the subsequent circuit, the dynamic range is significantly lowered as compared with a normal solid-state imaging device having only linear characteristics.
この発明は、上記に鑑みてなされたものであり、フォトダイオードの飽和以降の光電変換特性(対数特性)を使ってダイナミックレンジを拡大する場合に、後段の読み出し回路のゲインを変更しても対数特性部分をその後段回路の動作レンジ内に収めることができる固体撮像装置及びその駆動方法を得ることを目的としている。 The present invention has been made in view of the above, and in the case of expanding the dynamic range using photoelectric conversion characteristics (logarithmic characteristics) after saturation of the photodiode, the logarithm is changed even if the gain of the readout circuit in the subsequent stage is changed. An object of the present invention is to obtain a solid-state imaging device and a driving method thereof in which the characteristic portion can be accommodated within the operation range of the subsequent circuit.
上述した目的を達成するために、この発明は、光電変換を行うフォトダイオードと電荷を一時的に保持するためのフローティングディフュージョンとの間に、オフ動作時に前記フォトダイオードが電荷蓄積を行うのに必要なポテンシャルバリアを形成し、オン動作時に前記フォトダイオードの蓄積電荷を前記フローティングディフュージョンへ転送する電荷転送トランジスタが配置されるMOS構造の画素回路を行列配置した画素アレイと、前記画素アレイにおける各行の画素回路での電荷蓄積及び読み出しを制御する行制御回路と、前記画素アレイからの信号を設定されたゲイン値倍に増幅しチップ外部に出力する読み出し回路とを備える固体撮像装置において、前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する2値のレベル信号を出力する駆動バッファを、制御端に印加される電圧値に応じて前記2値のレベル信号のうち前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を変更できる制御端付きの駆動バッファとするとともに、前記読み出し回路に設定するゲイン値と、そのゲイン値で前記読み出し回路が動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値とを対応付ける関係テーブルを備え、外部から前記ゲイン値が入力されたとき、前記関係テーブルから対応する前記オフ電位制御値を取り出すオフ電位制御値出力回路と、前記オフ電位制御値出力回路が出力するオフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を前記駆動バッファの制御端に印加する可変電圧源とを備え、前記駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させることを特徴とする。 In order to achieve the above-described object, the present invention is necessary for the photodiode to store electric charge during an off operation between the photodiode that performs photoelectric conversion and the floating diffusion that temporarily holds electric charge. A pixel array in which a pixel circuit of a MOS structure in which a charge transfer transistor for forming a potential barrier and transferring a charge accumulated in the photodiode to the floating diffusion is turned on at the time of ON operation is arranged in a matrix, and pixels in each row in the pixel array A row control circuit comprising: a row control circuit that controls charge accumulation and readout in a circuit; and a readout circuit that amplifies a signal from the pixel array to a set gain value and outputs the amplified signal to the outside of the chip. The charge transfer transistor is turned on and off in The drive buffer for outputting a level signal of two values for driving on the state, the side levels of driving the charge transfer transistor off operating state of the level signal of the two values corresponding to the voltage value applied to the control terminal A drive buffer with a control terminal that can change the potential of the signal, and a gain value set in the readout circuit, and when the readout circuit operates with the gain value, the break potential of the photoelectric conversion characteristic of the photodiode is A relation table for associating with the off-potential control value of the charge transfer transistor so as to be within the operation range of the readout circuit, and when the gain value is input from the outside, the off-potential control corresponding from the relation table The off potential control value output circuit for extracting the value and the off potential control value output by the off potential control value output circuit are shown. A variable voltage source that applies a voltage value for turning off the charge transfer transistor to a control terminal of the drive buffer, and a potential of a level signal on the side that drives the charge transfer transistor to the off operation state is applied to the drive buffer. The voltage value applied to the control terminal is held .
この発明によれば、フォトダイオードとフローティングディフュージョンとの間に電荷転送トランジスタが形成するポテンシャルバリアの高さを、読み出し回路に設定するゲイン値が大きい場合は低く、小さい場合は高くすることで、フォトダイオードの光電変換特性における線形特性部分と対数特性部分との境界点(折れ点)の電位が読み出し回路の動作レンジ内に収まるようにすることができる。 According to the present invention, the height of the potential barrier formed by the charge transfer transistor between the photodiode and the floating diffusion is lowered when the gain value set in the readout circuit is large, and is increased when the gain value is small. The potential at the boundary point (break point) between the linear characteristic portion and the logarithmic characteristic portion in the photoelectric conversion characteristic of the diode can be made to fall within the operation range of the readout circuit.
この発明によれば、後段の読み出し回路のゲインを変更しても対数特性部分を後段回路の動作レンジ内に収めることができるので、後段回路に掛けるゲインの大きさと無関係にダイナミックレンジを拡大することができるという効果を奏する。 According to the present invention, since the logarithmic characteristic portion can be kept within the operation range of the subsequent circuit even if the gain of the subsequent read circuit is changed, the dynamic range can be expanded regardless of the magnitude of the gain applied to the subsequent circuit. There is an effect that can be.
以下に図面を参照して、この発明にかかる固体撮像装置及びその駆動方法の好適な実施の形態を詳細に説明する。 Exemplary embodiments of a solid-state imaging device and a driving method thereof according to the present invention will be described below in detail with reference to the drawings.
実施の形態1.
図1は、この発明の実施の形態1による固体撮像装置の構成を示すブロック図である。図1において、固体撮像装置1aは、この発明に関わる要素として、複数の画素回路(以降、単に「画素」という)を列方向に配置した一列の画素構造2を行方向に複数個並べた画素アレイと、当該画素アレイの行方向の画素群を1組として列方向に走査制御する行制御回路であるスキャナー3及びバッファ回路4と、読み出しライン5に現れる各一列の画素構造2からの電荷信号を増幅してチップ外部に出力する後段回路である読み出し回路(AGC回路)6と、光電変換特性の線形特性部分と対数特性部分との境界点の電位をAGC回路6に設定するゲイン値に関わらず動作レンジ内のほぼ一定値に調整する制御回路を構成するゲインレジスタ7,シーケンサ8,オフ電位レジスタ9及び入力端に可変電圧源10が接続されるバッファアンプ11とを備えている。
FIG. 1 is a block diagram showing a configuration of a solid-state imaging device according to
一列の画素構造2は、列方向に配置される複数の画素21と、複数の画素21の各出力端を接続する出力ライン22に現れる電荷信号が入力するサンプル/ホールド回路(S/H)23と、S/H23の出力端と読み出しライン5との間に介在するスイッチ24と、出力ライン22と接地との間に介在する電流源25とを備えている。
The
画素21は、MOS構造の集積回路であって、その等価回路は、アノードが接地されるフォトダイオード30と、フォトダイオード30のカソードと電源31との間に直列に配置されるNMOSトランジスタ32,33と、電源31と出力ライン22との間に直列に配置されるNMOSトランジスタ34,35とで構成される。NMOSトランジスタ32,33の直列接続端36には、フローティングディフュージョンが形成されている。
The
この構成において、フォトダイオード30のカソードに他方の信号電極が接続されるNMOSトランジスタ32は、フォトダイオード30が光電変換して蓄積した電荷をフローティングディフュージョン36に転送して一時記憶させる電荷転送トランジスタとして機能する。また、電源31に他方の信号電極が接続されるNMOSトランジスタ33は、フローティングディフュージョン36及びフォトダイオード30から電荷を取り除き所定電位にリセットするリセットトランジスタとして機能する。また、電源31に他方の信号電極が接続されるNMOSトランジスタ34は、そのゲート電極がフローティングディフュージョン36に接続され、フローティングディフュージョン36に蓄積された電荷に応じた信号を出力する増幅トランジスタとして機能する。そして、出力ライン22に他方の信号電極が接続されるNMOSトランジスタ35は、増幅トランジスタ34が増幅した電荷信号を選択して読み出しを行う読み出し選択トランジスタとして機能する。
In this configuration, the
バッファ回路4は、本来的にはスキャナー3の出力側に内蔵される走査信号出力回路の一部であるが、図1では、抜き出してスキャナー3の出力端と各一列の画素構造2との間に配置されるとしてある。このバッファ回路4は、各一列の画素構造2における各画素21と1対1の関係で配置される複数の駆動バッファ群40を備えている。各駆動バッファ群40は、それぞれ3個の駆動バッファ45,46,57を備えている。つまり、スキャナー3は、行毎に3種の走査信号を出力する。スキャナー3の出力は、2値のレベル信号であるので、3個の駆動バッファ45,46,57の出力も2値のレベル信号であるが、駆動バッファ45の出力はリセットトランジスタ33のゲート電極に印加され、駆動バッファ46の出力は電荷転送トランジスタ32のゲート電極に印加され、駆動バッファ47の出力は読み出し選択トランジスタ35のゲート電極に印加される。
The
ここで、図2〜図4を参照して、制御回路(ゲインレジスタ7,シーケンサ8,オフ電位レジスタ9,可変電圧源10及びバッファアンプ11)を除外した構成での画素21の読み出し時での動作について説明する。
Here, referring to FIG. 2 to FIG. 4, when the
図2は、画素の一般的な光電変換特性(従来の光電変換特性)を説明する図である。図2では、横軸は対数目盛で表した照度であり、縦軸は線形目盛で表した出力電位である。図3は、画素における電荷蓄積に関わる要素とポテンシャル電位との関係を説明する図である。図3では、画素21における電荷蓄積に関わる要素として、電源31側のリセットトランジスタ33と、フローティングディフュージョン(FD)36と、電荷転送トランジスタ32と、フォトダイオード(PD)30とが示されている。フォトダイオード30は浅い電位井戸を有するが、フローティングディフュージョン36は深い電位井戸を有している。そして、両者の間に介在する電荷転送トランジスタ32のポテンシャル電位(オフ動作時の電位)が背景技術にて説明した垂直オーバーフロードレインのバリアに相当するポテンシャルバリアを形成している。
FIG. 2 is a diagram for explaining general photoelectric conversion characteristics (conventional photoelectric conversion characteristics) of a pixel. In FIG. 2, the horizontal axis represents the illuminance expressed on a logarithmic scale, and the vertical axis represents the output potential expressed on a linear scale. FIG. 3 is a diagram for explaining the relationship between the elements related to charge accumulation in the pixel and the potential potential. In FIG. 3, a
図2と図3において、フォトダイオード30の光電変換特性は、フォトダイオード30に蓄積される電荷が電荷転送トランジスタ32のポテンシャル電位を超えるまでの低照度環境下では、線形特性50となるが、照度が非常に大きくなり、フォトダイオード30に蓄積された電荷が電荷転送トランジスタ32のポテンシャル電位を超える高照度環境下では、電荷転送トランジスタ32のポテンシャル電位を超えた時点を境界点(折れ点)51として以降、非線形の対数特性51となる。
2 and 3, the photoelectric conversion characteristic of the
次に、図4は、読み出し時におけるポテンシャル電位の変化を説明するシーケンス図である。図4において、(1)電荷蓄積の制御が行われていない画素では、フローティングディフュージョン36とフォトダイオード30とに電荷が存在する状態になっている。通常の画素の読み出しは、以下の要領で行われる。(2)まず、フォトダイオード30をリセットするために、電荷転送トランジスタ32とリセットトランジスタ33とをオン動作状態に設定し、フォトダイオード30の電荷を引き抜く。(3)次に、電荷転送トランジスタ32とリセットトランジスタ33とをオフ動作状態に設定し電荷の蓄積を開始する。
Next, FIG. 4 is a sequence diagram for explaining a change in potential potential at the time of reading. In FIG. 4, (1) in a pixel where charge accumulation is not controlled, the
(4a)低照度環境下であれば、フォトダイオード30で光電変換された電荷は全てフォトダイオード30に蓄えられるので、フォトダイオード30の電位変化は、照度に対して線形特性50(図2参照)を示し照度に比例した画素出力が得られる。(4b)一方、高照度環境下では、電荷がフォトダイオード30で過剰に発生するので、その過剰電荷がフォトダイオード30から電荷転送トランジスタ32が形成するポテンシャルバリアを越えてフローティングディフュージョン36に流れ出す。このとき、フォトダイオード30の電位は、フォトダイオード30で発生する電荷量とフォトダイオード30からフローティングディフュージョン36に流れ出す電荷量とがバランスする電位となる。この場合の電位変化は、照度に対して対数特性52(図2参照)を示すが、この対数特性部分も利用すれば、ダイナミックレンジを広げることができる。
(4a) In a low illuminance environment, all the electric charges photoelectrically converted by the
次に、リセットトランジスタ33をオン動作状態に設定してフローティングディフュージョン36をリセットし(5a,5b)、その後リセットトランジスタ33をオフ動作状態に設定してフローティングディフュージョン36からCDS(Correlated Double Sampling)リセットレベルを読み出す(6a,6b)。
Next, the
その後、電荷転送トランジスタ32をオン動作状態に設定してフォトダイオード30の蓄積電荷をフローティングディフュージョン36に転送し(7a,7b)、電荷転送トランジスタ32をオフ動作状態に設定してフローティングディフュージョン36から信号電位を読み出す(8a,8b)。
Thereafter, the
以上の説明から理解できるように、光電変換特性の折れ点51(図2参照)の電位は、フォトダイオード30が丁度飽和した状態での電荷量に対応した電位となるので、フォトダイオード30とフローティングディフュージョン36との間のポテンシャルバリア、つまり電荷転送トランジスタ32がオフ動作時に形成するポテンシャル電位の高さを調整することにより、光電変換特性の折れ点51の電位を調整することができ、例えば図5に示すように、1つの画素において折れ点電位が異なる各種の光電変換特性を得ることができる。
As can be understood from the above description, the potential at the break point 51 (see FIG. 2) of the photoelectric conversion characteristic is a potential corresponding to the amount of charge when the
図5は、フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さと得られる光電変換特性との関係を説明する図である。図5において、(1)は折れ点電位を3通りに調整した場合に得られる光電変換特性の一例を示す図である。(2)〜(4)は、(1)に対応するが、電荷転送トランジスタ32がオフ動作時に形成するポテンシャル電位(ポテンシャルバリア)が、(2)低い場合、(3)それよりも少し高い場合、(4)さらに高い場合、でのフォトダイオード30とフローティングディフュージョン36とのポテンシャル状態を示す図である。
FIG. 5 is a diagram for explaining the relationship between the height of the potential barrier between the photodiode and the floating diffusion and the obtained photoelectric conversion characteristics. In FIG. 5, (1) is a diagram showing an example of photoelectric conversion characteristics obtained when the breakpoint potential is adjusted in three ways. (2) to (4) correspond to (1), but the potential potential (potential barrier) formed when the
図5(2)に示すように、ポテンシャルバリアが低い場合は、フォトダイオード30とフローティングディフュージョン36の各電位井戸はかなり浅くなり、フォトダイオード30では飽和状態が早めに到来する。この場合には、図5(1)に符号55で示す折れ点電位の低い光電変換特性が得られる。
As shown in FIG. 5B, when the potential barrier is low, the potential wells of the
また、図5(3)に示すように、ポテンシャルバリアが少し高い場合は、フォトダイオード30とフローティングディフュージョン36の各電位井戸は少し深くなり、フォトダイオード30が飽和状態になる時期が少し遅くなる。この場合には、図5(1)に符号56で示す折れ点電位が少し高くなった光電変換特性が得られる。
Further, as shown in FIG. 5C, when the potential barrier is slightly high, the potential wells of the
さらに、図5(4)に示すように、ポテンシャルバリアが相当に高い場合は、フォトダイオード30とフローティングディフュージョン36の各電位井戸は相当に深くなり、フォトダイオード30が飽和状態になる時期がさらに遅くなる。この場合には、図5(1)に符号57で示す折れ点電位がかなり高くなった光電変換特性が得られる。
Further, as shown in FIG. 5 (4), when the potential barrier is considerably high, the potential wells of the
この発明は、後段回路であるAGC回路6が設定したゲイン値で動作する場合に、光電変換特性の折れ点電位をAGC回路6の動作レンジ内に収まるように調整できるようにすることで、AGC回路6に設定するゲイン値の大きさと無関係にダイナミックレンジを拡大することを目的としている。 According to the present invention, when the AGC circuit 6 which is a subsequent circuit operates with a set gain value, the break potential of the photoelectric conversion characteristic can be adjusted so as to be within the operation range of the AGC circuit 6. The purpose is to expand the dynamic range regardless of the magnitude of the gain value set in the circuit 6.
すなわち、この実施の形態では、図1に示すように、電荷転送トランジスタ32を駆動する駆動バッファ46は、制御端付きの駆動バッファとし、この制御端に制御回路(ゲインレジスタ7,シーケンサ8,オフ電位レジスタ9,可変電圧源10及びバッファアンプ11)におけるバッファアンプ11の出力電圧、つまり可変電圧源10の出力電圧を印加する構成としている。駆動バッファ46は、この制御端に印加される電圧値に応じて、電荷転送トランジスタ32のゲート電極に出力する2値のレベル信号のうち電荷転送トランジスタ32をオフ動作状態に駆動する側のレベル信号の電位を変更できるようになっている。
That is, in this embodiment, as shown in FIG. 1, the
制御回路におけるゲインレジスタ7,シーケンサ8及びオフ電位レジスタ9では、次のような動作が行われる。ゲインレジスタ7は、外部からAGC回路6に設定するゲイン値が書き込まれると、その設定されたゲイン値をAGC回路6のゲイン入力端に与えるとともに、シーケンサ8に対しゲインが変更されたことを示す信号と変更後のゲイン値とを伝達する。AGC回路6は、ゲインレジスタ7からゲイン入力端に印加されるゲイン値を読み出しライン5からの電荷信号に乗じて撮像信号とし、それをチップ外部に出力する。
The
シーケンサ8は、ゲインレジスタ7から通知されたゲイン値とオフ電位レジスタ9に設定するレジスタ値との対応関係を示すテーブルを備えている。この関係テーブルは、次のようにして作成したものである。すなわち、各ゲイン値に対して電荷転送トランジスタ32をオフ動作させる電圧値を変更して光電変換特性を測定し、そこでの折れ点電位がAGC回路6の動作レンジを逸脱しない所望の電位となるオフ動作電圧値を探し出し、それをオフ電位レジスタ9に設定するレジスタ値として記録する。この測定により、AGC回路6に設定するゲイン値と、そのゲイン値でAGC回路6が動作したときに光電変換特性の折れ点電位をAGC回路6の動作レンジ内に収めるオフ電位レジスタ値とを対応させるテーブルを作成し、シーケンサ8の記憶手段に設定する。
The sequencer 8 includes a table indicating a correspondence relationship between the gain value notified from the
シーケンサ8は、その関係テーブルを参照して変更後のゲイン値に応じたレジスタ値をオフ電位レジスタ9に設定する。その結果、オフ電位レジスタ9のレジスタ値によって可変操作される可変電圧源10の電圧値がバッファアンプ11を介して駆動バッファ46の制御端に印加される。
The sequencer 8 sets a register value corresponding to the changed gain value in the off
これによって、駆動バッファ46が出力する2値のレベル信号のうち電荷転送トランジスタ32をオフ動作させる側のレベル信号の電位がAGC回路6に与えるゲイン値に応じて変更される。具体的には、電荷転送トランジスタ32のオフ動作時に形成されるポテンシャルバリアの高さを、AGC回路6に与えるゲイン値が大きい場合は低く、小さい場合は高くなるように、電荷転送トランジスタ32をオフ動作させる側のレベル信号の電位が変更される。
As a result, the potential of the level signal on the side that turns off the
図1では、電荷転送トランジスタ32はNMOSトランジスタであるので、オフ電位レジスタ9には、AGC回路6に与えるゲイン値が大きい場合は小さい場合よりも高い電圧値を可変電圧源10に出力させるようなレジスタ値が設定される。したがって、駆動バッファ46が電荷転送トランジスタ32のゲート電極に印加する低レベル側電位は、高レベル側の電位に近づけた電位に変更される。つまり、電荷転送トランジスタ32のオフ動作状態は、AGC回路6に与えるゲイン値が大きい場合は小さい場合よりも浅いオフ動作状態に設定される。
In FIG. 1, since the
このように、制御回路(ゲインレジスタ7,シーケンサ8,オフ電位レジスタ9,可変電圧源10及びバッファアンプ11)では、フォトダイオード30とフローティングディフュージョン36との間のポテンシャルバリアの高さをゲイン値が大きい場合は小さい場合よりも低くする調整操作が行えるので、AGC回路6に大きなゲイン値を与える場合でも、フォトダイオード30の光電変換特性の線形特性部分と対数特性部分との折れ点(境界点)の電位がAGC回路6の動作レンジ内に収まるようすることができ(図6、図7参照)、AGC回路6に大きなゲインをかけても支障なくダイナミックレンジを拡大することができる。
As described above, in the control circuit (gain
図6は、図1に示す制御回路が無い従来技術におけるAGC回路の出力特性を説明する図である。図7は、実施の形態1によるAGC回路の出力特性を説明する図である。両図において、横軸は対数目盛で表した照度であり、縦軸は線形目盛で表した画素の出力電位である。縦軸側にて双方向矢印で示す範囲60は、AGC回路6の動作レンジである。また、横軸側にて双方向矢印で示す範囲61は、ゲインを掛ける前のAGC回路6が利用できる画素レンジである。横軸側にて双方向矢印で示す範囲62,63は、ゲインを掛けた後のAGC回路6が利用できる画素レンジである。そして、符号64で示す特性は、AGC回路6にゲインを掛けない場合の画素の光電変換特性である。また、符号65,66で示す特性は、それぞれAGC回路6にゲインを掛けた場合に得られる画素の光電変換特性である。
FIG. 6 is a diagram for explaining the output characteristics of the AGC circuit in the prior art without the control circuit shown in FIG. FIG. 7 is a diagram for explaining output characteristics of the AGC circuit according to the first embodiment. In both figures, the horizontal axis represents the illuminance represented on a logarithmic scale, and the vertical axis represents the output potential of the pixel represented on a linear scale. A
図6に示すように、従来技術では、AGC回路6にゲインを掛けない場合には、画素の光電変換特性64は、その折れ点電位が動作レンジ60内にその上限値との間にある程度の隙間を置いて収まり、少なくとも折れ点電位側の対数特性部分のある範囲は動作レンジ60を超えないので、動作レンジ60内に存する対数特性部分を利用したダイナミックレンジの拡大が行える。しかし、AGC回路6にゲインを掛けた場合には、ゲインを増大させるとゲイン処理後の折れ点電位が動作レンジ60の上限に向かって高くなるので、利用できる対数特性部分の範囲が狭くなっていく。そして、ゲインをある値以上に増大させると、光電変換特性65に示すように、ゲイン処理後の折れ点電位が動作レンジ60の上限を大きく超えることになる。この場合にはAGC回路6が利用できる画素レンジ62は、光電変換特性65の線形特性部分のうち動作レンジ60内に存する領域となるので、線形特性のみを有する通常の固体撮像装置よりもダイナミックレンジが著しく低下する。
As shown in FIG. 6, in the conventional technique, when no gain is applied to the AGC circuit 6, the photoelectric conversion characteristic 64 of the pixel has a certain amount of potential between its breakpoint potential and its upper limit value within the
これに対し、この実施の形態では、AGC回路6にゲインを掛けない場合には、従来例(図6)と同様であるが、AGC回路6にゲインを掛ける場合には、上記したようにゲインレジスタ7に外部からゲイン値が書き込まれると、オフ電位レジスタ9のレジスタ値をそのゲイン値に応じて変更し、フォトダイオード30とフローティングディフュージョン36との間のポテンシャルバリアの高さを低くする調整操作が行われるので、図7に示すように、ゲイン処理後の折れ点電位が動作レンジ60内に収まる光電変換特性66が得られる。この光電変換特性66の折れ点電位は、AGC回路6にゲインを掛けない場合の光電変換特性64の折れ点電位とほぼ同電位にすることができるので、光電変換特性66の対数特性部分のかなりの領域が動作レンジ60内に収まるようになる。したがって、AGC回路6が利用できる画素レンジ63は、光電変換特性66の対数特性部分を含めた範囲となるので、AGC回路6にゲインを掛ける場合でも、ダイナミックレンジをAGC回路6にゲインを掛けない場合とほぼ同じに保つことができる。
On the other hand, in this embodiment, when the gain is not applied to the AGC circuit 6, it is the same as the conventional example (FIG. 6), but when the gain is applied to the AGC circuit 6, the gain is set as described above. When a gain value is written to the
このように、実施の形態1によれば、フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さをゲイン値が大きい場合は低くする等ゲイン値に応じた調整操作が行えるようにしたので、読み出し回路(AGC回路)に大きなゲイン値を与える場合でもフォトダイオードの光電変換特性の線形特性部分と対数特性部分との折れ点(境界点)電位がAGC回路の動作レンジ内に収まるようにすることができる。したがって、AGC回路に大きなゲインを掛けても支障なく対数特性部分を利用してダイナミックレンジを拡大することができる。 Thus, according to the first embodiment, since the height of the potential barrier between the photodiode and the floating diffusion can be adjusted when the gain value is large, the adjustment operation according to the gain value can be performed. Even when a large gain value is given to the readout circuit (AGC circuit), the break point (boundary point) potential between the linear characteristic portion and the logarithmic characteristic portion of the photoelectric conversion characteristic of the photodiode should be within the operation range of the AGC circuit. Can do. Therefore, even if a large gain is applied to the AGC circuit, the dynamic range can be expanded using the logarithmic characteristic portion without any problem.
実施の形態2.
図8は、この発明の実施の形態2による固体撮像装置の構成を示すブロック図である。なお、図8では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態2に関わる部分を中心に説明する。
FIG. 8 is a block diagram showing the configuration of the solid-state imaging device according to
すなわち、図8に示す実施の形態2による固体撮像装置1bでは、図1(実施の形態1)に示した構成において、シーケンサ8を削除し、オフ電位レジスタ9のレジスタ値は、直接外部から設定するようになっている。つまり、この実施の形態2では、図1に示したシーケンサ8が保持する前記した関係テーブルは外部に存在し、実施の形態1と同様に外部からゲインレジスタ7にゲイン値を設定する際に、その外部において関係テーブルから対応するレジスタ値を取り出し、オフ電位レジスタ9に設定するようになっている。
That is, in the solid-state imaging device 1b according to the second embodiment shown in FIG. 8, the sequencer 8 is deleted in the configuration shown in FIG. 1 (first embodiment), and the register value of the off-
この構成によっても、実施の形態1と同様に、電荷転送トランジスタ32のオフ動作時に形成されるポテンシャルバリアの高さが、AGC回路6に与えるゲイン値が大きい場合は低くなるように、駆動バッファ46が出力する2値のレベル信号のうち電荷転送トランジスタ32をオフ動作させる側のレベル信号の電位を変更することができ、読み出し回路(AGC回路)に大きなゲイン値を与える場合でもフォトダイオードの光電変換特性の線形特性部分と対数特性部分との折れ点(境界点)電位がAGC回路の動作レンジ内に収まるようすることができる。したがって、図7に示したように、ダイナミックレンジをゲインを掛ける前とほぼ同じにすることができるので、AGC回路に大きなゲインを掛けても支障なく対数特性部分を利用してダイナミックレンジを拡大することができる。
Also with this configuration, like the first embodiment, the
この実施の形態2によれば、外部に、読み出し回路に設定するゲイン値と、そのゲイン値で読み出し回路が動作した場合にフォトダイオード30の光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにするオフ電位レジスタ値とを対応付ける関係テーブルを設け、ゲインレジスタに外部からゲイン値を書き込むときに、オフ電位レジスタのレジスタ値をその関係テーブルを参照して外部から変更するようにし、図1に示したシーケンサを省略できるようにしたので、構成の簡素化が図れる。
According to the second embodiment, the gain value set in the reading circuit and the potential at the break point of the photoelectric conversion characteristic of the
実施の形態3.
図9は、この発明の実施の形態3による固体撮像装置の動作を説明するフローチャートである。この実施の形態3では、図8に示す実施の形態2による固体撮像装置1bにおいて、外部に、読み出し回路6に設定するゲイン値と、そのゲイン値で読み出し回路6が動作した場合にフォトダイオード30の光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにするオフ電位レジスタ値とを対応付ける関係テーブルを設けるのではなく、外部からオフ電位レジスタ9に設定するレジスタ値を、外部からゲインレジスタに設定する変更前後のゲイン値の大小関係に応じて設定する場合について説明する。
FIG. 9 is a flowchart for explaining the operation of the solid-state imaging device according to
図8において、外部からゲインレジスタ7に書き込みがあると、変更後のゲイン値に応じてAGC回路6のゲイン設定が変更され、画素出力にゲインが掛けられる。そこで、図9において、外部からゲインレジスタ7に書き込みを行う際に、ゲインレジスタ7に設定する変更前後のゲイン値の大小関係を調べる(ST1)。
In FIG. 8, when there is a write to the
その結果、変更後のゲイン値が変更前のゲイン値と比較して大きい場合は(ST1:Yes)、外部からオフ電位レジスタ9のレジスタ値を大きい値に変更する(ST2)。オフ電位レジスタ値が高く設定されると、図8では電荷転送トランジスタ32はNMOSトランジスタであるので、可変電圧源10の出力電位、つまりバッファアンプ11の出力電位が高くなり、電荷転送トランジスタ32のオフ動作電位がオン動作電位に近い浅い電位となり、光電変換特性の折れ点電位が低くなる(ST3)。このため、AGC回路6のゲイン値が大きく設定されても、光電変換特性の折れ点電位がAGC回路6の動作レンジから逸脱しにくくなる。
As a result, when the gain value after the change is larger than the gain value before the change (ST1: Yes), the register value of the off-
一方、変更後のゲイン値が変更前のゲイン値と比較して小さい場合(ST1:No)、外部からオフ電位レジスタ9のレジスタ値を小さい値に変更する(ST4)。オフ電位レジスタ値が低く設定されると、可変電圧源10出力電位、つまりバッファアンプ)11の出力電位が低くなり、電荷転送トランジスタ32のオフ動作電位が深い電位となり、光電変換特性の折れ点電位が高くなる(ST5)。このため、AGC回路6のゲイン値が小さく設定されても、光電変換特性の折れ点電位がAGC回路6の動作レンジ内の所望の電位から逸脱しにくくなる。
On the other hand, when the gain value after the change is smaller than the gain value before the change (ST1: No), the register value of the off
このように、実施の形態3によれば、AGC回路に与えるゲイン値を大きい値と小さい値との間で変更した場合も、光電変換特性の折れ点電位を変更後のゲイン値を適用したAGC回路の動作レンジを逸脱しない電位に制御でき、支障なく対数特性部分を利用してダイナミックレンジを拡大することができる。 Thus, according to the third embodiment, even when the gain value given to the AGC circuit is changed between a large value and a small value, the AGC to which the gain value after changing the breakpoint potential of the photoelectric conversion characteristic is applied. The potential can be controlled so as not to deviate from the operation range of the circuit, and the dynamic range can be expanded using the logarithmic characteristic portion without any trouble.
なお、実施の形態1〜3では、画素回路は、NMOS構造である場合を示したが、PMOS構造である場合には、電荷転送トランジスタがPMOSトランジスタとなるので、可変電圧源の出力電位の増減方向が実施の形態1〜3とは逆になるだけで、全く同様に、フォトダイオードとフローティングディフュージョンとの間のポテンシャルバリアの高さをAGC回路に与えるゲイン値に応じて調整し、光電変換特性の折れ点電位をAGC回路の動作レンジ内に収めることができる。 In the first to third embodiments, the pixel circuit has the NMOS structure. However, in the case of the PMOS structure, the charge transfer transistor becomes a PMOS transistor, and therefore the increase / decrease in the output potential of the variable voltage source. Just in the opposite direction to the first to third embodiments, the height of the potential barrier between the photodiode and the floating diffusion is adjusted in accordance with the gain value given to the AGC circuit in exactly the same manner, and the photoelectric conversion characteristics Can be within the operating range of the AGC circuit.
実施の形態3の例で具体的に記述すると、変更後のゲイン値が変更前のゲイン値よりも大きい場合は、電荷転送トランジスタがNMOSトランジスタ構成では高い値のオフ電位制御値に変更して入力し、電荷転送トランジスタがPMOSトランジスタ構成では低い値のオフ電位制御値に変更して入力し、変更後のゲイン値が変更前のゲイン値よりも小さい場合は、電荷転送トランジスタがNMOSトランジスタ構成では低い値のオフ電位制御値に変更して入力し、電荷転送トランジスタがPMOSトランジスタ構成では高い値のオフ電位制御値に変更して入力することになる。 More specifically, in the example of the third embodiment, when the gain value after the change is larger than the gain value before the change, the charge transfer transistor is changed to a high off-potential control value in the NMOS transistor configuration and input. In the case where the charge transfer transistor has a PMOS transistor configuration, the input value is changed to a low off-potential control value, and when the gain value after the change is smaller than the gain value before the change, the charge transfer transistor is low in the NMOS transistor configuration. When the charge transfer transistor is a PMOS transistor configuration, the value is changed and input to a high off potential control value.
以上のように、この発明にかかる固体撮像装置及びその駆動方法は、後段の読み出し回路に掛けるゲインの大きさと無関係にダイナミックレンジを拡大するのに有用である。 As described above, the solid-state imaging device and the driving method thereof according to the present invention are useful for expanding the dynamic range regardless of the magnitude of the gain applied to the subsequent readout circuit.
1a,1b 固体撮像装置
2 一列の画素構造
3 スキャナー3
4 バッファ回路
5 読み出しライン
6 読み出し回路(AGC回路)
7 ゲインレジスタ
8 シーケンサ
9 オフ電位レジスタ
10 可変電圧源
11 バッファアンプ
21 画素回路(画素)
22 出力ライン
23 サンプル/ホールド回路(S/H)
24 スイッチ
25 電流源
30 フォトダイオード
31 電源
32 NMOSトランジスタ(電荷転送トランジスタ)
33 NMOSトランジスタ(リセットトランジスタ)
34 NMOSトランジスタ(増幅トランジスタ)
35 NMOSトランジスタ(読み出し選択トランジスタ)
36 フローティングディフュージョン
40 バッファ群
45 リセットトランジスタを駆動するバッファ
46 電荷転送トランジスタを駆動するバッファ
47 読み出し選択トランジスタを駆動するバッファ
1a, 1b Solid-
4 Buffer circuit 5 Read line 6 Read circuit (AGC circuit)
7 Gain register 8
22
24
33 NMOS transistor (reset transistor)
34 NMOS transistor (amplification transistor)
35 NMOS transistor (read selection transistor)
36 Floating
Claims (7)
前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する2値のレベル信号を出力する駆動バッファを、制御端に印加される電圧値に応じて前記2値のレベル信号のうち前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を変更できる制御端付きの駆動バッファとするとともに、
前記読み出し回路に設定するゲイン値と、そのゲイン値で前記読み出し回路が動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値とを対応付ける関係テーブルを備え、外部から前記ゲイン値が入力されたとき、前記関係テーブルから対応する前記オフ電位制御値を取り出すオフ電位制御値出力回路と、
前記オフ電位制御値出力回路が出力するオフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を前記駆動バッファの制御端に印加する可変電圧源と
を備え、
前記駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる
ことを特徴とする固体撮像装置。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
In the row control circuit, a drive buffer for outputting a binary level signal for driving the charge transfer transistor to an on operation state and an off operation state is provided. The binary level signal according to a voltage value applied to a control terminal. And a drive buffer with a control terminal that can change the potential of the level signal on the side that drives the charge transfer transistor to the OFF operation state,
A gain value to be set in the readout circuit, and the charge transfer transistor that causes a break point potential of photoelectric conversion characteristics of the photodiode to fall within an operation range of the readout circuit when the readout circuit operates with the gain value An off-potential control value output circuit that takes out the corresponding off-potential control value from the relation table when the gain value is input from the outside.
A variable voltage source for applying a voltage value for turning off the charge transfer transistor indicated by the off-potential control value output from the off-potential control value output circuit to a control terminal of the drive buffer;
With
A solid-state imaging device , wherein the drive buffer holds the potential of a level signal on the side that drives the charge transfer transistor in an off operation state at the voltage value applied to the control terminal .
前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する2値のレベル信号を出力する駆動バッファを、制御端に印加される電圧値に応じて前記2値のレベル信号のうち前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を変更できる制御端付きの駆動バッファとするとともに、
前記読み出し回路が設定するゲイン値で動作した場合に前記フォトダイオードの光電変換特性の折れ点電位が当該読み出し回路の動作レンジ内に収まるようにする前記電荷転送トランジスタのオフ電位制御値が外部から入力されるオフ電位制御値受付回路と、
前記オフ電位制御値受付回路が受け取ったオフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を前記駆動バッファの制御端に印加する可変電圧源と
を備え、
前記駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる
ことを特徴とする固体撮像装置。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
In the row control circuit, a drive buffer for outputting a binary level signal for driving the charge transfer transistor to an on operation state and an off operation state is provided. The binary level signal according to a voltage value applied to a control terminal. And a drive buffer with a control terminal that can change the potential of the level signal on the side that drives the charge transfer transistor to the OFF operation state ,
An off-potential control value of the charge transfer transistor is input from the outside so that the breakpoint potential of the photoelectric conversion characteristic of the photodiode falls within the operating range of the readout circuit when the readout circuit operates at a gain value set. An off-potential control value receiving circuit,
A variable voltage source for applying a voltage value for turning off the charge transfer transistor indicated by the off-potential control value received by the off-potential control value receiving circuit to a control terminal of the drive buffer;
With
Wherein the drive buffer, the charge transfer transistor solid-state image sensor you characterized in that to hold the potential of the level signal side to the voltage value applied to the control terminal of driving off operating state.
前記読み出し回路に設定する各ゲイン値に対して前記電荷転送トランジスタをオフ動作させる電圧値を変更して前記フォトダイオードの光電変換特性を測定し、そこでの折れ点電位が前記読み出し回路の動作レンジを逸脱しない所望の電位になるオフ電位制御値を探し出し記録することにより、前記読み出し回路に設定するゲイン値と、そのゲイン値で当該読み出し回路が動作したときに光電変換特性の折れ点電位を当該読み出し回路の動作レンジ内に収めるオフ電位制御値とを対応させる関係テーブルを作成して装置の内部に保持する工程と、
装置の外部から前記ゲイン値が入力されたとき前記関係テーブルから得られる前記オフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を可変電圧源から前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する2値のレベル信号を出力する駆動バッファの制御端に印加し、該駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる工程と
を含むことを特徴とする固体撮像装置の駆動方法。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
The photoelectric conversion characteristic of the photodiode is measured by changing the voltage value for turning off the charge transfer transistor for each gain value set in the readout circuit, and the breakpoint potential there determines the operating range of the readout circuit. By searching for and recording an off-potential control value that achieves a desired potential that does not deviate, the gain value set in the readout circuit and the break-point potential of the photoelectric conversion characteristics when the readout circuit operates with the gain value are read out. Creating a relational table that associates the off-potential control values that fall within the operating range of the circuit and holding them inside the device;
When the gain value is input from the outside of the device, a voltage value for turning off the charge transfer transistor indicated by the off-potential control value obtained from the relation table is changed from the variable voltage source to the charge transfer transistor in the row control circuit. A binary level signal for driving in an on operation state and an off operation state is applied to a control terminal of a drive buffer that outputs the level signal, and the potential of the level signal on the side driving the charge transfer transistor in the off operation state is applied to the drive buffer. Holding the voltage value applied to the control terminal at the voltage value .
前記読み出し回路に設定する各ゲイン値に対して前記電荷転送トランジスタをオフ動作させる電圧値を変更して前記フォトダイオードの光電変換特性を測定し、そこでの折れ点電位が前記読み出し回路の動作レンジを逸脱しない所望の電位となるオフ電位制御値を探し出し記録することにより、前記読み出し回路に設定するゲイン値と、そのゲイン値で当該読み出し回路が動作したときに光電変換特性の折れ点電位を当該読み出し回路の動作レンジ内に収めるオフ電位制御値とを対応させる関係テーブルを作成して装置の外部に保持する工程と、
装置の外部から前記ゲイン値を入力するとき、併せて前記関係テーブルから対応するオフ電位制御値を取り出して入力する工程と、
装置の外部から入力される前記オフ電位制御値が示す前記電荷転送トランジスタをオフ動作させる電圧値を可変電圧源から前記行制御回路において前記電荷転送トランジスタをオン動作状態とオフ動作状態とに駆動する2値のレベル信号を出力する駆動バッファの制御端に印加し、該駆動バッファに、前記電荷転送トランジスタをオフ動作状態に駆動する側のレベル信号の電位を前記制御端に印加された前記電圧値に保持させる工程と
を含むことを特徴とする固体撮像装置の駆動方法。 A potential barrier is formed between the photodiode for performing photoelectric conversion and the floating diffusion for temporarily holding electric charge so that the photodiode performs charge accumulation during the off operation, and the photodiode during the on operation. A pixel array in which a MOS structure pixel circuit in which a charge transfer transistor for transferring the accumulated charge to the floating diffusion is arranged in a matrix, and a row control circuit for controlling charge accumulation and readout in the pixel circuit of each row in the pixel array And a read-out circuit that amplifies the signal from the pixel array by a set gain value and outputs it to the outside of the chip.
The photoelectric conversion characteristic of the photodiode is measured by changing the voltage value for turning off the charge transfer transistor for each gain value set in the readout circuit, and the breakpoint potential there determines the operating range of the readout circuit. By searching for and recording an off-potential control value that is a desired potential that does not deviate, the gain value set in the readout circuit and the breakpoint potential of the photoelectric conversion characteristic when the readout circuit operates with the gain value are read out. Creating a relational table that associates the off- potential control values that fall within the operating range of the circuit and holding them outside the device;
When inputting the gain value from the outside of the apparatus, and taking out and inputting the corresponding off-potential control value from the relationship table;
Driving said off the charge transfer transistor off operation is to voltage described potential control value indicates that input from an external device to said charge transfer transistor and the ON operating state at the row control circuit from the variable voltage source and OFF operation state The voltage applied to the control terminal of the drive buffer that outputs the binary level signal to be applied , and the potential of the level signal on the side that drives the charge transfer transistor to the off operation state is applied to the control buffer. the driving method of the solid-state image sensor you; and a step of Ru is held at the value.
を含むことを特徴とする請求項6に記載の固体撮像装置の駆動方法。 When the gain value to be set to the readout circuit is input from the outside of the apparatus, the off-potential control value of the charge transfer transistor is changed so that the breakpoint potential of the photoelectric conversion characteristics input together is within the operation range of the readout circuit. If the gain value after the change is larger than the gain value before the change, the charge transfer transistor is changed to an off-potential control value having a higher value closer to the on / off operation boundary voltage of the NMOS transistor in the NMOS transistor configuration. If the charge transfer transistor is a PMOS transistor configuration, it is changed to an off-potential control value that is lower than the on / off operation boundary voltage of the PMOS transistor and input, and the gain value after the change is the gain before the change. If less than the value, the charge transfer transistor is the NMOS transient in NMOS transistor configuration Type changed from on-off operation boundary voltage data off potential control value farther low value, the charge transfer transistor is high far from the on-off operation boundary voltage of the PMOS transistor is a PMOS transistor structure The method of driving a solid-state imaging device according to claim 6, further comprising: changing to an off-potential control value of the value and inputting the value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005266893A JP4658755B2 (en) | 2005-09-14 | 2005-09-14 | Solid-state imaging device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005266893A JP4658755B2 (en) | 2005-09-14 | 2005-09-14 | Solid-state imaging device and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081818A JP2007081818A (en) | 2007-03-29 |
JP4658755B2 true JP4658755B2 (en) | 2011-03-23 |
Family
ID=37941654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005266893A Expired - Fee Related JP4658755B2 (en) | 2005-09-14 | 2005-09-14 | Solid-state imaging device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4658755B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62157479A (en) * | 1985-12-28 | 1987-07-13 | Toshiba Corp | Driving method for solid-state image pickup device |
JP2002271698A (en) * | 2001-03-09 | 2002-09-20 | Honda Motor Co Ltd | Optical sensor circuit |
JP2003259233A (en) * | 2002-02-26 | 2003-09-12 | Yokogawa Electric Corp | Variable sensitivity electromagnetic wave detection device |
JP2004048813A (en) * | 1998-11-02 | 2004-02-12 | Canon Inc | Solid-state imaging device |
JP2004088312A (en) * | 2002-08-26 | 2004-03-18 | Minolta Co Ltd | Imaging apparatus |
JP2006352804A (en) * | 2005-06-20 | 2006-12-28 | Konica Minolta Holdings Inc | Imaging apparatus |
-
2005
- 2005-09-14 JP JP2005266893A patent/JP4658755B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62157479A (en) * | 1985-12-28 | 1987-07-13 | Toshiba Corp | Driving method for solid-state image pickup device |
JP2004048813A (en) * | 1998-11-02 | 2004-02-12 | Canon Inc | Solid-state imaging device |
JP2002271698A (en) * | 2001-03-09 | 2002-09-20 | Honda Motor Co Ltd | Optical sensor circuit |
JP2003259233A (en) * | 2002-02-26 | 2003-09-12 | Yokogawa Electric Corp | Variable sensitivity electromagnetic wave detection device |
JP2004088312A (en) * | 2002-08-26 | 2004-03-18 | Minolta Co Ltd | Imaging apparatus |
JP2006352804A (en) * | 2005-06-20 | 2006-12-28 | Konica Minolta Holdings Inc | Imaging apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2007081818A (en) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4185949B2 (en) | Photoelectric conversion device and imaging device | |
JP4194633B2 (en) | Imaging apparatus and imaging system | |
JP4685120B2 (en) | Photoelectric conversion device and imaging system | |
US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
US11184571B2 (en) | Solid-state imaging device having a lower power consumption comparator | |
US9055211B2 (en) | Image pickup apparatus | |
JP4848739B2 (en) | Physical quantity detection apparatus and imaging apparatus | |
JP4155996B2 (en) | Amplification type solid-state imaging device | |
US9924121B2 (en) | Solid-state imaging device and method of driving the same transferring other part of charges to a combined capacitor | |
JP2005217771A (en) | Image pickup device | |
JPWO2005069608A1 (en) | Solid-state imaging device and camera using the same | |
JP2008263546A (en) | Solid-state imaging apparatus, method for driving the solid-state imaging apparatus and imaging system using them | |
JP2001230974A (en) | Solid-state image pickup device and image pickup system | |
US20050168605A1 (en) | Photoelectric conversion device and image pickup system using the photoelectric conversion device | |
JP5213632B2 (en) | Imaging device | |
JP2012114838A (en) | Solid state imaging device and camera system | |
JP4485371B2 (en) | Solid-state imaging device | |
JP4328327B2 (en) | Solid-state imaging device and driving method thereof | |
JP2006196742A (en) | Imaging apparatus and drive method thereof | |
JP2006032681A (en) | Semiconductor device, drive method thereof and physical information acquiring device | |
JP4590458B2 (en) | Photoelectric conversion device, imaging device, and imaging system | |
JP2008042674A (en) | Solid imaging apparatus | |
JP4048415B2 (en) | Solid-state imaging device and driving method thereof | |
JP5224899B2 (en) | Solid-state imaging device | |
JP4658755B2 (en) | Solid-state imaging device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |