JP4648904B2 - データ変換の方法とシステム - Google Patents
データ変換の方法とシステム Download PDFInfo
- Publication number
- JP4648904B2 JP4648904B2 JP2006523748A JP2006523748A JP4648904B2 JP 4648904 B2 JP4648904 B2 JP 4648904B2 JP 2006523748 A JP2006523748 A JP 2006523748A JP 2006523748 A JP2006523748 A JP 2006523748A JP 4648904 B2 JP4648904 B2 JP 4648904B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- frequency domain
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
(a) 従来のS/Pアーキテクチャと他のデータ変換アーキテクチャと比較してDR/量子化ノイズが改善される。
(b) 重要なアナログ回路の要素とボトルネックの減少および除去。
(c) サンプリングレートの増加。
(d) 選択的事項としての周波数領域のデジタル出力を独自に提供できる点(従来のADCによる時間領域出力に加えて)。この特徴は、通信と国防のアプリケーション(例えばチャネル化とフィルタリング)、測定要件、医療、他のアプリケーション(リアルタイムのスペクトラム解析と周波数領域解析)の点で非常に有益である。
(e) 例えばシグマ・デルタ・コンバータのようなアーキテクチャの帯域幅の制約のないナイキスト・帯域幅が得られる。
要するに、時間領域で短いサンプリング・パルスで実行される従来のP/Sアーキテクチャとは対照的に、本発明のデータ変換のアーキテクチャと方法は、図2の周波数領域の信号を用い、そしてスペクトラム・ツールを用いる。「しきい値以下」の周波数は、デジタル的にフィルタ処理されて、量子化ノイズと、「しきい値以下」の周波数範囲にある他のADC1エラーを取り除く。信号を例えばDACで再構成した後、「しきい値以上」の信号スペクトラムは、入力信号から減算される。メインチャネル内の遅延が、減算チャネル遅延を補償する。
(1) 最強のスペクトラム・ピークの性能を改善するために、デジタル・フィルタを、FFTフィルタリングでカスケード接続すること。
(2) 最小遅延のフィルタを、あるSAW遅延に対し最大の分解能が必要な時に用いることができる。
(3) フィルタ・バンクは、低い計算仕様あるいは良好な周波数分解能のためには、OLA−FFTよりも時には好ましい。
(4) 非均一な周波数スペースがナイキスト帯域幅全体にわたって用いられる(ナイキスト帯域幅の一部のみが使用される場合)。
(5) より遅い且つより長いFFTが、より大きな分解能で信号スペクトラムを解析するため、連続時間FFTを監視し、フィルタリングするために用いられる。
図7、8の実施例により、MATLAB(登録商標)コンピュータ・シミュレーションを実行して、ADCアーキテクチャの操作および他の特徴をここに示す。ADCのシミュレーションに加えて、一般的な通信の送受信チャネルを、時間領域のQPSK(Quadrature Phase Shift Keying)受信器を具備したADCを用いてシミュレートして、ADCの周波数領域と時間領域の出力の両方の操作を模擬した。
102 入力サンプル/ホールド(S/H)回路
104 第1段
106 デジタル修正・時間整合ブロック
108 S/P追加段
110 最終低分解能ADC
111 時間領域アナログ信号
112 低分解能ADC
114 高精度のデジタルからアナログ変換器(DAC)
116 減算器
118 第2S/Hユニット
120 ゲインユニット
128 出力電圧
130 低分解能レプリカ
132 エラー電圧
140 出力
200 信号パワー・スペクトラム
202,204 強信号
206,208 弱信号
210 スペクトラムしきい値
212 上範囲部分
214 下範囲分
300 基本高分解能・高速ADCシステム
302 第1低分解能ADC(ADC1)
304 処理ユニット
306 スペクトラム(周波数領域)信号プロセッサ(スペクトラル・プロセッサ)
310 減算器
311 振幅換算ユニット
312 第2低分解能ADC(ADC2)
314 デジタル結合ユニット
316 信号スプリッタ
318 遅延装置
330 時間領域アナログ入力信号
330’メインチャネル・アナログ信号
330’’減算チャネル・第2アナログ信号
332 第1デジタル出力信号
334 アナログ信号
336 アナログ・エラー信号
338 第2デジタル出力信号
340 周波数領域で処理されたデジタル信号
350 最終結合デジタル出力
400 システム
402 プロセッサ
404 周波数領域(スペクトラム)結合ユニット
406 時間領域への変換ユニット
408 第2デジタル結合ユニット
500 システム
502 変換ユニット
504 周波数領域情報抽出器(スペクトラム解析)ユニット
506 デジタル・フィルタリング・ユニット
508 逆変換ユニット
510 第1DAC(DAC1)
512 フィルタリングユニット
600 システム
602 減算信号合成器
700 システム
702 スペクトラム・プロセッサ
704 第1FFTユニット(FFT1)
706 適応スペクトラムしきい値ユニット
708 スペクトラム・ウインドウ・フィルタ
710 逆FFTユニット(IFFT1)
712 出力
714 イコライザー/校正アルゴリズム・ブロック
716 第2FFTユニット(FFT2)
720 出力
722 減算出力
800 システム
802 第2スペクトラムウインドウ・フィルタ
804 デジタル(ベクトル)加算器
806 IFFT
900 コンバータ
902 コンバージョン・ユニット
904 コンバータ1
906 コンバータ2
912 処理ユニット
914 トランスフォーム・ユニット
916 周波数領域情報抽出ユニット
918 プロセッサ
920 信号
922 再結合ユニット
930 入力信号
940 最終出力信号
Claims (40)
- 高性能データ変換装置において、
(a) 少なくとも2個の低性能コンバータを有するコンバージョン・ユニットと、
前記各コンバータは、前記データ変換用高性能装置よりも少なくとも1個の低性能パラメータを有し、
前記コンバージョン・ユニットは、時間領域で得られた入力信号を変換し、
(b) 前記コンバージョン・ユニットに接続され、前記入力信号から抽出された周波数領域情報を処理し、前記処理された周波数領域情報に基づいて、前記コンバージョン・ユニットと共に、アナログ減算信号と少なくとも2個の処理済信号を提供する処理ユニットと、
(c) 前記少なくとも2個の処理済信号を組み合わせて、1個の高性能出力信号にする再結合ユニットと
を有する
ことを特徴とする高性能データ変換装置。 - 前記処理ユニット(b)は、
(i) 前記入力信号に対し、前記時間領域から周波数領域への変換を実行して、周波数領域入力信号を提供するトランスフォーム・ユニットと、
(ii) 前記周波数領域を少なくとも2個の周波数領域部分に分割することにより、前記抽出を実行する周波数領域情報抽出ユニットと、
前記少なくとも2個の時間領域部分の一方は、低分解能の信号対ノイズ比(以下「SNR」と称する)に関連し、他方は、高分解能のSNRに関連し、
(iii) 前記周波数領域情報を処理するプロセッサと
を有する
ことを特徴とする請求項1記載の高性能データ変換装置。 - 前記少なくとも2個の各低性能コンバータは、アナログ/デジタル・コンバータ(以下「ADC」と称する)であり、
前記入力信号は、アナログ入力信号であり、
前記少なくとも2個の処理済信号の一方は、前記アナログ/デジタル・コンバータのうちの第1のコンバータ(以下「ADC1」と称する)と前記処理ユニットとにより共同処理された第1の処理済デジタル信号であり、
前記少なくとも2個の処理済信号の他方は、前記アナログ/デジタル・コンバータのうちの第2のコンバータ(以下「ADC2」と称する)と前記処理ユニットとにより共同処理された第2の処理済デジタル信号である
ことを特徴とする請求項2記載の高性能データ変換装置。 - (d) 前記プロセッサにより処理されたアナログ減算信号を、前記アナログ入力信号から減算する減算器、
を有し、
前記減算器は、アナログ・エラー信号を提供し、
前記アナログ・エラー信号は、前記ADC2により、さらにADC2出力信号に変換される
ことを特徴とする請求項3記載の高性能データ変換装置。 - 前記トランスフォーム・ユニットは、前記変換を実行し、前記周波数領域入力信号を提供するデジタル・トランスフォーム・ユニットを有し、
前記周波数領域情報抽出ユニットは、前記周波数領域を、少なくとも上部周波数領域部分と下部周波数領域部分とに分割するスペクトラム・アナリシス・ユニットを有し、
前記分割は、前記上部周波数領域部分をしきい値で特定し、
前記プロセッサは、
(A) 前記しきい値以下の周波数のデジタル・フィルタリングを実行して、第1のデジタル・フィルタリングされた出力を提供するデジタル・フィルタリング・ユニットと、
(B) 前記第1のデジタル・フィルタリングされた出力を、第1のフィルタリングされた時間領域デジタル信号に逆変換する逆変換機能と、
(C) 前記第1のフィルタリングされた時間領域のデジタル信号をアナログ減算信号に変換する第1のデジタル/アナログ・コンバータ(以下「DAC1」と称する)と
を有する
ことを特徴とする請求項4記載の高性能データ変換装置。 - 前記トランスフォーム・ユニットは、前記変換を実行し、前記周波数領域入力信号を提供するデジタル・トランスフォーム・ユニットを有し、
前記周波数領域情報抽出ユニットは、前記周波数領域を、少なくとも上部周波数領域部分と下部周波数領域部分とに分割するスペクトラム・アナリシス・ユニットを有し、
前記分割は、前記上部周波数領域部分をしきい値で特定し、
前記プロセッサは、
(A) 前記ADC1から受信した出力信号をフィルタリングし、大幅に減衰したしきい値以下周波数を有するフィルタリングされた出力信号を出力するデジタルフィルタと、
(B) 前記フィルタリングされた出力信号をアナログ減算信号に変換する第1のデジタル/アナログ・コンバータ(DAC1)と
を有する
ことを特徴とする請求項4記載の高性能データ変換装置。 - (e) 前記再結合ユニットを校正する校正/等化ユニット
をさらに有する
ことを特徴とする請求項4記載の高性能データ変換装置。 - 前記プロセッサは、前記減算器に入力する前に、アナログ減算信号をフィルタ処理するポストDACフィルタリング・ユニットを有し、
前記ポストDACフィルタリング・ユニットは、装置の高性能をさらに改善する
ことを特徴とする請求項7記載の高性能データ変換装置。 - 前記トランスフォーム・ユニットは、前記変換を実行し、前記周波数領域入力信号を提供するデジタル・トランスフォーム・ユニットを有し、
前記周波数領域情報抽出ユニットは、前記周波数領域を、少なくとも上部周波数領域部分と下部周波数領域部分とに分割するスペクトラム・アナリシス・ユニットを有し、
前記分割は、前記上部周波数領域部分をしきい値で特定し、
前記プロセッサは、
(A) 前記しきい値以下の周波数のデジタル・フィルタリングを実行して、第1のデジタル・フィルタリングされた出力を提供するデジタル・フィルタリング・ユニットと、
(B) 前記第1のデジタル・フィルタリングされた出力を、第1のフィルタリングされた時間領域デジタル信号に逆変換する逆変換機能と、
(C) 前記周波数領域情報からのアナログ減算信号を合成する減算信号合成器と
を有する
ことを特徴とする請求項4記載の高性能データ変換装置。 - 前記トランスフォーム・ユニットは、前記変換を実行し、前記周波数領域入力信号を提供する第1の高速フーリエ変換(以下「FFT1」と称する)機能を有し、
前記周波数領域情報抽出ユニットは、前記周波数領域を、少なくとも上部周波数領域部分と下部周波数領域部分とに分割するスペクトラム・アナリシス・ユニットを有し、
前記分割は、前記上部周波数領域部分をしきい値で特定し、
前記プロセッサは、
(A) 前記しきい値以下の周波数のデジタル・フィルタリングを実行して、第1のデジタル・フィルタリングされた出力を提供する第1のスペクトラム・ウインドウ・フィルタと、
(B) 前記第1のデジタル・フィルタリングされた出力を、第1のフィルタリングされた時間領域デジタル信号に逆変換する第1の高速フーリエ逆変換(以下「IFFT1」と称する)機能と、
(C) 前記第1のフィルタリングされた時間領域のデジタル信号を変換してアナログ減算信号を出力する第1のデジタル/アナログ・コンバータ(DAC1)と
を有する
ことを特徴とする請求項6記載の高性能データ変換装置。 - (e) 前記ADC2出力信号を時間領域から周波数領域への変換し、FFT2出力信号を提供する第2の高速フーリエ変換(FFT2)機能と、
(f) 前記しきい値以上の周波数のデジタル・フィルタリングを実行し、第2のデジタル・フィルタリングされた出力を提供する第2のスペクトラム・ウインドウ・フィルタと、
(g) 前記第1と第2のデジタル・フィルタリングされた出力を再結合し、FFTsum出力を提供するデジタル加算器と、
(h) 前記FFTsum出力を第2のフィルタリングされた時間領域デジタル信号に逆変換する第2の高速フーリエ逆変換(IFFT2)機能と
をさらに有する
ことを特徴とする請求項10記載の高性能データ変換装置。 - 前記再結合ユニットは、
選択的事項としての周波数領域デジタル出力を提供するデジタル・スペクトラム結合ユニットと、
時間領域デジタル出力を提供する時間領域への変換ユニットと
を有する
ことを特徴とする請求項1記載の高性能データ変換装置。 - 高分解能高速データ変換装置において、
(a) 時間領域において、第1のデジタル出力信号を出力する第1の低分解能アナログ/デジタル・コンバータ(ADC1)と、
(b) 周波数領域を使用して、前記第1デジタル出力信号を出力アナログ減算信号に変換し、処理済デジタル信号を提供する第1のスペクトラム信号プロセッサと、
(c) 前記出力アナログ減算信号に関与する減算操作中に形成されるアナログ・エラー信号を、第2のデジタル出力信号に変換する第2の低分解能アナログ/デジタル・コンバータ(ADC2)と、
(d) 前記処理済のデジタル信号と前記第2デジタル出力信号とを受領し、これらの両者の信号を組み合わせて、最終デジタル出力信号にするデジタル結合ユニットと
を有し、
前記装置は、前記ADC1または前記ADC2のいずれかより高分解能を有し、
前記データ変換は、スペクトラム・ツールを用いて周波数領域で行われ、
これにより、ダイナミック・レンジと量子化ノイズの改善と、クリティカルなアナログ回路の要件とボトルネックの減少あるいは削除を実行し、既存のパイプライン/サブレンジング・アーキテクチャに対し、サンプリングレートを増加させる
ことを特徴とする高分解能高速データ変換装置。 - (e) 前記ADC1に接続され、入力アナログ信号を、前記減算操作で使用されるメイン・チャネル・アナログ信号と、前記ADC1へ入力される第2減算チャネル・アナログ信号とに分離するスプリッタ
をさらに有し、
前記メイン・チャネル・アナログ信号は、前記ADC1に供給される
ことを特徴とする請求項13記載の高分解能高速データ変換装置。 - (f) 前記減算操作を実行する減算器と、
(g) 前記スプリッタと前記減算器との間のパスに挿入され、前記減算チャネルで発生する遅延を補償する遅延装置と
をさらに有する
ことを特徴とする請求項14記載の高分解能高速データ変換装置。 - 前記デジタル結合ユニットは、
選択的事項としての周波数領域デジタル出力を提供するデジタル・スペクトラム結合ユニットと、
時間領域デジタル出力を提供する時間領域への変換ユニットと
を有する
ことを特徴とする請求項13記載の高分解能高速データ変換装置。 - (h) 前記ADC2に結合され、前記アナログ・エラー信号を前記ADC2の範囲に適合させる振幅スケーリング・ユニットと、
(i) 前記ADC1とADC2からのそれぞれの第1と第2のデジタル出力信号を組み合わせて、選択的事項としてのデジタル信号を出力する選択的事項としてのデジタル結合ユニットと、
(j) 前記ADC2と前記デジタル結合ユニットとに結合され、少なくとも1個の追加の減算段を提供する少なくとも1個の選択的事項としての第2のスペクトラム信号プロセッサと
をさらに有する
ことを特徴とする請求項15記載の高分解能高速データ変換装置。 - 前記第1のスペクトラム信号プロセッサは、
(i) 前記第1のデジタル出力信号を、前記時間領域から周波数領域へ変換し、これにより第1の変換されたデジタル信号を提供する変換機能と、
(ii) 前記第1の変換されたデジタル信号を用いて、前記周波数領域でスペクトラム解析を実行し、しきい値以上周波数としきい値以下周波数に分割されたダイナミック周波数レンジを含む出力周波数情報を提供するスペクトラム解析ユニットと、
(iii) 前記しきい値以下周波数を大幅に減衰させ、前記しきい値以上周波数を減衰することなく伝達して、デジタル・フィルタリングされた出力を提供するデジタル・フィルタリング・ユニットと、
(iv) 前記デジタル・フィルタリングされた出力を逆変換して、逆変換された出力にする逆変換機能と、
(v) 前記出力周波数情報と前記逆変換出力とを受領し、それらを前記出力アナログ減算信号に変換する第1のデジタル/アナログ・コンバータ(DAC1)と
を有する
ことを特徴とする請求項13記載の高分解能高速データ変換装置。 - 前記第1のスペクトラム信号プロセッサは、
(vi) 前記減算器に結合され、前記減算器に入力する前の前記出力アナログ減算信号をフィルタ処理するポストDACアナログフィルタリング・ユニット
を有する
ことを特徴とする請求項18記載の高分解能高速データ変換装置。 - 前記変換機能は、高速フーリエ変換(FFT)により実行され、
前記逆変換機能は、高速フーリエ逆変換(IFFT)により実行される
ことを特徴とする請求項18記載の高分解能高速データ変換装置。 - 前記変換機能は、フィルタ・バンクにより実行される
ことを特徴とする請求項18記載の高分解能高速データ変換装置。 - 前記第1のスペクトラム信号プロセッサは、
(i) 前記第1のデジタル出力信号を、前記時間領域から周波数領域へ変換し、これにより第1の変換されたデジタル信号を提供する変換機能と、
(ii) 前記第1の変換されたデジタル信号を用いて、前記周波数領域でスペクトラム解析を実行し、しきい値以上周波数としきい値以下周波数に分割されたダイナミック周波数レンジを含む出力周波数情報を提供するスペクトラム解析ユニットと、
前記各しきい値以上周波数としきい値以下周波数は、それぞれスペクトラムピークを有し、
(iii) 前記ADC1から受信した出力信号をフィルタリングし、しきい値以下周波数が大幅に減衰したフィルタリングされた信号を出力するデジタルフィルタと、
(iv) 前記フィルタリングされた出力信号を前記出力アナログ減算信号に変換する第1のデジタル/アナログ・コンバータ(DAC1)と
(v) 前記しきい値以下の周波数を減衰するポスト(後置)DACフィルタと
を有し、
これにより、前記DAC1のエラーと量子化ノイズを改善する
ことを特徴とする請求項13記載の高分解能高速データ変換装置。 - 前記第1のスペクトラム信号プロセッサは、
(i) 前記第1のデジタル出力信号を、前記時間領域から周波数領域へ変換し、これにより第1の変換されたデジタル信号を提供する変換機能と、
(ii) 前記第1の変換されたデジタル信号を用いて、前記周波数領域でスペクトラム解析を実行し、しきい値以上周波数としきい値以下周波数に分割されたダイナミック周波数レンジを含む出力周波数情報を提供するスペクトラム解析ユニットと、
(iii) 前記しきい値以下周波数を大幅に減衰させ、前記しきい値以上周波数を減衰することなく伝達して、デジタル・フィルタリングされた出力を提供するデジタル・フィルタリング・ユニットと、
(iv) 前記デジタル・フィルタリングされた出力を逆変換して、それぞれ逆変換された出力にする複数の逆変換機能と、
(v) 前記それぞれの逆変換された出力から、しきい値以上の周波数信号を合成する減算信号合成器と
を有する
ことを特徴とする請求項13記載の高分解能高速データ変換装置。 - 前記装置を校正する校正/等化ユニット
をさらに有する
ことを特徴とする請求項14記載の高分解能高速データ変換装置。 - (f) 前記第2の減算チャネル・アナログ信号を、前記ADC1に入力する前に条件付ける信号コンディショナーと、
(g) 前記ADC2から前記第2デジタル出力信号を受領し、前記第2デジタル出力信号を前記時間領域から前記周波数領域に変換する変換機能と
を有し、
これにより、周波数領域で第2の変換されたデジタル信号を得る
ことを特徴とする請求項24記載の高分解能高速データ変換装置。 - 高性能コンバータを実現する方法において、
(a) 周波数領域信号と時間領域入力信号とを、少なくとも2個のデータ・コンバータを用いて処理するステップと、
前記各データコンバータは、前記高性能コンバータ未満の少なくとも1個の低性能パラメータを有し、アナログ減算信号と少なくとも2個の処理済信号を得て、
前記処理ステップ(a)は、
(i) 前記時間領域入力信号をデジタル形式の前記周波数領域信号に変換するステップと、
(ii) 前記周波数領域を少なくとも2個の周波数領域部分に分割するステップと、
前記少なくとも2個の周波数領域部分の第1部分は、低分解能の信号対ノイズ比(SNR)に関連し、第2部分は、高分解能のSNRに関連し、これにより、前記デジタル形式の周波数領域から周波数領域情報を抽出し、
(iii) 前記少なくとも2個の処理済信号を得るために、前記周波数領域情報を用いるステップと
を有し、
(b) 前記高性能コンバータから第1の最終出力信号を得るために、前記少なくとも2個の処理済信号を再結合するステップと
を有し、
これにより、時間領域で動作するデータ変換方法よりも、高い性能と他の利点を提供する
ことを特徴とする高性能変換装置を実現する方法。 - 前記(ii)ステップは、前記低分解能SNR以上のしきい値を提供するステップを含み、
前記しきい値が前記分割を決定し、
これにより、しきい値以上の周波数をウインドウW1内に、しきい値以下周波数をウインドウW2内に提供し、
前記ウインドウW1とW2は、前記第1と第2の周波数領域部分にそれぞれ関連づけられている
ことを特徴とする請求項26記載の方法。 - 前記時間領域入力信号は、アナログ信号であり、
前記高性能コンバータは、高性能アナログ/デジタル・コンバータ(ADC)であり、
前記少なくとも2個の低性能コンバータの第1のコンバータは、第1の高性能低分解能アナログ/デジタル・コンバータ(ADC1)であり、
前記(i)ステップは、前記ADC1を用いて、前記時間領域アナログ入力信号の減算チャネル表示を第1の時間領域デジタル出力信号に変換するステップを含み、
前記第1の時間領域デジタル出力信号は、第1スペクトラム・プロセッサに供給される
ことを特徴とする請求項27記載の方法。 - 前記少なくとも2個の低性能コンバータの第2のコンバータは、第2のアナログ/デジタル・コンバータ(ADC2)であり、
前記(i)ステップは、前記アナログ入力信号を、メインのチャネル信号表示と前記減算チャネル信号表示に分割するステップが先行し、
前記両信号は、前記アナログ入力信号を表し、
前記(a)ステップは、
(i) 前記第1の時間領域デジタル出力信号を処理するために、デジタル形式のしきい値以上周波数情報を得るために、前記第1のスペクトラム・プロセッサを用いるステップと、
(ii) 前記第1のスペクトラム・プロセッサにより、前記しきい値以上周波数領域部分と第1のデジタル・フィルタリングされた出力信号とアナログ減算信号とを用いて、前記メイン・チャネル信号から、後続の減算操作で減算された前記アナログ減算信号を生成するステップと
を有し、
前記減算操作は、アナログ・エラー信号を生成する
ことを特徴とする請求項28記載の方法。 - 前記(b)ステップは、
(i) 前記減算操作で形成されたアナログ・エラー信号を処理するステップと、
(ii) 前記エラー信号を第2のデジタル出力信号に、前記ADC2を用いて、変換するステップと、
(iii) 前記第1のデジタル・フィルタリングされた出力信号と前記第2のデジタル出力信号とを、第1の最終デジタル出力信号になるよう、第1のデジタル結合ユニットを用いて、デジタル的に結合するステップと
を有する
ことを特徴とする請求項29記載の方法。 - 前記時間領域入力信号は、デジタル信号であり、
前記高性能コンバータは、高分解能と高速の両方を有する高性能デジタル/アナログ・コンバータ(DAC)であり、
前記少なくとも2個の低性能コンバータの第1のコンバータは、同一の高性能を有するが、高性能DAC以下の低分解能を有するDACであり、
前記少なくとも2個の低性能DACの残りの全てのコンバータは、低速高分解能DACであり、
前記(i)ステップは、前記入力信号を、時間領域から前記周波数領域に直接変換するステップを含む
ことを特徴とする請求項27記載の方法。 - 前記(b)ステップは、少なくとも2個の処理済アナログ信号を並列周波数インターリービングするステップを含む
ことを特徴とする請求項31記載の方法。 - 前記(b)ステップは、時間領域と周波数領域からなるグループから選択された領域の第1最終デジタル出力信号を得るステップを含む
ことを特徴とする請求項27記載の方法。 - 少なくとも1個の追加的な減算段を提供するために、前記ADC2と前記第1デジタル結合ユニットとに、第2スペクトラム・プロセッサを結合するステップ
をさらに有する
ことを特徴とする請求項30記載の方法。 - 選択的に時間領域で第2の最終デジタル出力を提供するために、第2デジタル結合ユニット内で、前記ADC1からの前記第1デジタル出力信号と、前記ADC2からの第2デジタル出力信号とを結合するステップ
をさらに有する
ことを特徴とする請求項30記載の方法。 - 前記分割するステップ(ii)は、前記第1スペクトラム・プロセッサ内に含まれるスペクトラム解析ユニットを用いて実行され、
前記デジタル・フィルタリングされた出力信号を生成するステップは、前記スペクトラム解析ユニットに結合されたデジタル・フィルタリング・ユニットにより実行され、
前記アナログ減算信号を生成するステップは、前記デジタル・フィルタリング・ユニットに逆変換機能を介して結合されたデジタル/アナログ・コンバータにより実行される
ことを特徴とする請求項30記載の方法。 - 前記(b)ステップは、
(i) 前記減算操作で形成されたアナログ・エラー信号を処理するステップと、
(ii) 前記エラー信号を第2のデジタル出力信号に、前記ADC2を用いて、変換するステップと、
(iii) 前記第2デジタル出力信号を、第2周波数領域信号に変換するステップと、
(iv) 前記第2デジタル周波数領域信号を、デジタル的にフィルタ処理するステップと、
前記(iv)ステップは、第2スペクトラム・ウインドウ・フィルタ内で、全てのしきい値以下周波数を通過させ、全てのしきい値以上周波数を大幅に減衰させて、第2のデジタル・フィルタリングされた出力信号を生成し、
(v) 周波数領域のデジタル出力信号を提供するために、前記第1と第2のデジタル・フィルタリングされた出力信号をベクトル的に加算するステップと
を有する
ことを特徴とする請求項29記載の方法。 - 前記(b)ステップは、
(i) 前記減算操作で形成されたアナログ・エラー信号を処理するステップと、
(ii) 前記エラー信号を第2のデジタル出力信号に、前記ADC2を用いて、変換するステップと、
(iii) 前記第2デジタル出力信号を、第2周波数領域信号に変換するステップと、
(iv) 前記第2デジタル周波数領域信号を、デジタル的にフィルタ処理するステップと、
前記(iv)ステップは、第2スペクトラム・ウインドウ・フィルタ内で、全てのしきい値以下周波数を通過させ、全てのしきい値以上周波数を大幅に減衰して、第2のデジタル・フィルタリングされた出力信号を生成し、
(v) 改善した分解能の第1のデジタル・フィルタリングされた出力信号を得るために、前記第2周波数領域信号を等化し、前記等化した結果を、前記W1周波数範囲内の第1のデジタル・フィルタリングされた出力信号から減算するステップと、
(vi) 周波数領域デジタル出力信号を提供するために、前記の改善した分解能の、第1のデジタル・フィルタリングされた出力信号と前記第2のデジタル・フィルタリングされた出力信号とをベクトル的に加算するステップと
を有し、
これにより、FFTbin内でより良好な分解能を得る
ことを特徴とする請求項29記載の方法。 - 高性能のアナログ/デジタル・コンバータを実現する方法において、
(a) 時間領域において、第1のデジタル出力信号を出力する第1の低分解能アナログ/デジタル・コンバータ(ADC1)を用意するステップと、
(b) 周波数領域で、前記第1デジタル出力信号と他の受信したデジタル信号を処理し、処理済デジタル信号を提供する第1のスペクトラム信号プロセッサを用意するステップと、
(c) 前記出力アナログ減算信号に関与する減算操作中に形成されるアナログ・エラー信号を、第2のデジタル出力信号に変換する第2の低分解能アナログ/デジタル・コンバータ(ADC2)を用意するステップと、
(d) 前記処理済のデジタル信号と前記第2デジタル出力信号とを受領し、これらの両者の信号を組み合わせて、最終デジタル出力信号にするデジタル結合ユニットを用意するステップと
を有し、
前記アナログ/デジタルデータ変換は、スペクトラム・ツールを用いて、周波数領域で少なくとも部分的に実行され、
これにより、ダイナミック・レンジと量子化ノイズの改善と、クリティカルなアナログ回路の要件とボトルネックの減少あるいは削除を実行し、既存のパイプライン/サブレンジング・アーキテクチャに対し、サンプリングレートを増加させる
ことを特徴とする高性能アナログ・デジタル変換装置を実現する方法。 - 前記(b)ステップは、前記周波数領域を少なくとも2個の周波数領域部分に分割し、前記分割により得られた前記周波数情報を、前記出力アナログ減算信号を得る際の入力として使用するために、前記第1スペクトラム信号プロセッサを操作するステップを有し、
前記少なくとも2個の周波数領域部分の第1部分は、低分解能の信号対ノイズ比(SNR)に関連し、第2部分は、高分解能のSNRに関連する
ことを特徴とする請求項39記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49632603P | 2003-08-18 | 2003-08-18 | |
PCT/IL2004/000757 WO2005017643A2 (en) | 2003-08-18 | 2004-08-18 | Data conversion methods and systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007503150A JP2007503150A (ja) | 2007-02-15 |
JP4648904B2 true JP4648904B2 (ja) | 2011-03-09 |
Family
ID=34193374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523748A Expired - Fee Related JP4648904B2 (ja) | 2003-08-18 | 2004-08-18 | データ変換の方法とシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7289053B2 (ja) |
EP (1) | EP1660968A4 (ja) |
JP (1) | JP4648904B2 (ja) |
KR (1) | KR20060128820A (ja) |
WO (1) | WO2005017643A2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980147B2 (en) * | 2003-04-07 | 2005-12-27 | Photon Products, Inc. | Channelized analog-to-digital converter |
CN102035788B (zh) * | 2004-08-05 | 2013-04-03 | 松下电器产业株式会社 | 无线发送装置和方法以及无线接收装置和方法 |
GB0423011D0 (en) * | 2004-10-16 | 2004-11-17 | Koninkl Philips Electronics Nv | Method and apparatus for analogue to digital conversion |
US7460043B2 (en) * | 2005-06-03 | 2008-12-02 | General Electric Company | Analog-to-digital converter compensation system and method |
US8149969B2 (en) * | 2005-10-07 | 2012-04-03 | Samsung Electronics Co., Ltd. | Apparatus and method for reduced peak-to-average-power ratio in a wireless network |
JP4675790B2 (ja) * | 2006-01-27 | 2011-04-27 | 三菱電機株式会社 | 通信装置および通信システム |
US7501851B2 (en) | 2006-05-26 | 2009-03-10 | Pmc Sierra Inc. | Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis |
US7348914B1 (en) * | 2006-06-29 | 2008-03-25 | Lattice Semiconductor Corporation | Method and systems to align outputs signals of an analog-to-digital converter |
US20080024347A1 (en) * | 2006-07-28 | 2008-01-31 | Rockwell Scientific Licensing, Llc | High-resolution broadband ADC |
US8615210B2 (en) * | 2006-10-06 | 2013-12-24 | Qualcomm Incorporated | Methods and apparatus for power measurement in a communication system |
JP4434195B2 (ja) * | 2006-11-08 | 2010-03-17 | 横河電機株式会社 | 信号測定装置及び半導体試験装置 |
US7734434B2 (en) * | 2007-03-30 | 2010-06-08 | Intel Corporation | High speed digital waveform identification using higher order statistical signal processing |
EP2301156B1 (en) * | 2008-07-16 | 2013-08-14 | Signal Processing Devices Sweden AB | Device and method for blocking-signal reduction |
TWI365612B (en) * | 2008-10-24 | 2012-06-01 | Nat Univ Chung Cheng | A fast-fourier-transform-based (fft-based) calibration method for analog-to-digital converter (adc) |
DE102009012562A1 (de) * | 2009-03-11 | 2010-09-16 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung zum Analog-Digital-Wandeln von Signalen in einem großen Dynamikbereich |
US20100283646A1 (en) * | 2009-05-08 | 2010-11-11 | Himax Media Solutions, Inc. | Analog to digital converter |
US8885783B2 (en) | 2011-07-29 | 2014-11-11 | Telefonaktiebolaget L M Ericsson (Publ) | Method and device for iterative blind wideband sampling |
WO2014032698A1 (en) * | 2012-08-28 | 2014-03-06 | Rohde & Schwarz Gmbh & Co. Kg | Method and device for measuring weak inband interference |
US9768884B2 (en) * | 2012-10-17 | 2017-09-19 | Acacia Communications, Inc. | Multi-range frequency-domain compensation of chromatic dispersion |
JP5978266B2 (ja) * | 2014-09-03 | 2016-08-24 | 浜松ホトニクス株式会社 | 時間計測装置、時間計測方法、発光寿命計測装置、及び発光寿命計測方法 |
EP3342048B1 (en) * | 2015-09-02 | 2020-05-27 | University of Washington | A system and method for direct-sample extremely wide band transceiver |
FR3056862B1 (fr) * | 2016-09-28 | 2020-01-24 | Ensta Bretagne | Procede et systeme de conversion analogique/numerique large bande et grande dynamique |
US10181860B1 (en) * | 2017-10-26 | 2019-01-15 | Analog Devices Global Unlimited Company | Reducing residue signals in analog-to-digital converters |
US10187075B1 (en) * | 2018-05-08 | 2019-01-22 | Analog Devices Global Unlimited Company | Blocker tolerance in continuous-time residue generating analog-to-digital converters |
US10361711B1 (en) | 2018-12-13 | 2019-07-23 | Analog Devices Global Unlimited Company | Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters |
WO2020195535A1 (ja) * | 2019-03-28 | 2020-10-01 | パナソニックIpマネジメント株式会社 | デジタルフィルタ、adコンバータ、センサ処理回路、及びセンサシステム |
US11486980B2 (en) * | 2019-09-04 | 2022-11-01 | Lumentum Operations Llc | Lidar receiver with dual analog-to-digital converters |
US10938399B1 (en) * | 2020-06-05 | 2021-03-02 | Ipgreat Incorporated | Digital corrected two-step SAR ADC |
CN112040337B (zh) * | 2020-09-01 | 2022-04-15 | 腾讯科技(深圳)有限公司 | 视频的水印添加和提取方法、装置、设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207000A (ja) * | 1999-01-14 | 2000-07-28 | Nippon Columbia Co Ltd | 信号処理装置および信号処理方法 |
US6195537B1 (en) * | 1997-09-25 | 2001-02-27 | Lucent Technologies, Inc. | Method and apparatus for strong signal suppression in multi-carrier signals |
JP2002076998A (ja) * | 2000-08-25 | 2002-03-15 | Oki Electric Ind Co Ltd | 反響及び雑音除去装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5632272A (en) * | 1991-03-07 | 1997-05-27 | Masimo Corporation | Signal processing apparatus |
US5410750A (en) * | 1992-02-24 | 1995-04-25 | Raytheon Company | Interference suppressor for a radio receiver |
JP2507283B2 (ja) * | 1992-09-01 | 1996-06-12 | 日本コロムビア株式会社 | Da変換回路 |
JP3601074B2 (ja) * | 1994-05-31 | 2004-12-15 | ソニー株式会社 | 信号処理方法及び信号処理装置 |
US5612978A (en) * | 1995-05-30 | 1997-03-18 | Motorola, Inc. | Method and apparatus for real-time adaptive interference cancellation in dynamic environments |
US6353629B1 (en) * | 1997-05-12 | 2002-03-05 | Texas Instruments Incorporated | Poly-path time domain equalization |
GB2332822B (en) * | 1997-12-23 | 2002-08-28 | Northern Telecom Ltd | Communication device having a wideband receiver and operating method therefor |
US6826242B2 (en) * | 2001-01-16 | 2004-11-30 | Broadcom Corporation | Method for whitening colored noise in a communication system |
CN1552146A (zh) * | 2001-09-28 | 2004-12-01 | 抑制周期干扰信号的装置和方法 | |
US6901243B2 (en) * | 2001-11-08 | 2005-05-31 | Qualcomm, Incorporated | Method and apparatus for mitigating adjacent channel interference in a wireless communication system |
US7003126B2 (en) * | 2001-11-15 | 2006-02-21 | Etymotic Research, Inc. | Dynamic range analog to digital converter suitable for hearing aid applications |
US6492903B1 (en) * | 2001-11-30 | 2002-12-10 | Harris Corporation | Multiple input-type and multiple signal processing-type device and related methods |
KR100754721B1 (ko) * | 2002-04-26 | 2007-09-03 | 삼성전자주식회사 | 직교주파수분할다중화 통신시스템에서 다중화 데이터 송수신 장치 및 방법 |
-
2004
- 2004-08-18 US US10/552,033 patent/US7289053B2/en not_active Expired - Fee Related
- 2004-08-18 WO PCT/IL2004/000757 patent/WO2005017643A2/en active Application Filing
- 2004-08-18 KR KR1020067003348A patent/KR20060128820A/ko not_active Application Discontinuation
- 2004-08-18 JP JP2006523748A patent/JP4648904B2/ja not_active Expired - Fee Related
- 2004-08-18 EP EP04770429A patent/EP1660968A4/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195537B1 (en) * | 1997-09-25 | 2001-02-27 | Lucent Technologies, Inc. | Method and apparatus for strong signal suppression in multi-carrier signals |
JP2000207000A (ja) * | 1999-01-14 | 2000-07-28 | Nippon Columbia Co Ltd | 信号処理装置および信号処理方法 |
JP2002076998A (ja) * | 2000-08-25 | 2002-03-15 | Oki Electric Ind Co Ltd | 反響及び雑音除去装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1660968A4 (en) | 2008-01-23 |
EP1660968A2 (en) | 2006-05-31 |
KR20060128820A (ko) | 2006-12-14 |
WO2005017643A2 (en) | 2005-02-24 |
US7289053B2 (en) | 2007-10-30 |
JP2007503150A (ja) | 2007-02-15 |
WO2005017643A3 (en) | 2006-05-18 |
US20060267812A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4648904B2 (ja) | データ変換の方法とシステム | |
US8760330B2 (en) | Analog-to-digital converter, signal processor, and method for analog-to-digital conversion | |
US7352316B2 (en) | Time-interleaved AD converter | |
US7619487B2 (en) | Polar modulation without analog filtering | |
US8411791B2 (en) | Distortion and aliasing reduction for digital to analog conversion | |
EP2537255B1 (en) | Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal | |
US20060203922A1 (en) | Spectral emission shaping sigma delta modulator for wireless applications | |
EP3342048B1 (en) | A system and method for direct-sample extremely wide band transceiver | |
US7973689B2 (en) | Bandpass multi-bit sigma-delta analog to digital conversion | |
WO2019147417A1 (en) | Parameterizable bandpass delta-sigma modulator | |
JPH07502593A (ja) | シグマ−デルタa/d変換器を具備した核磁気共鳴受信器 | |
US8212699B1 (en) | System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels | |
CN115001913A (zh) | 一种基于数字辅助的全双工频域自干扰消除方法 | |
US8290087B2 (en) | Sample rate conversion in delta-sigma modulators | |
WO2010101058A1 (ja) | 複素バンドパスδσad変調器及びデジタル無線受信機 | |
US7248649B2 (en) | Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies | |
CN106375252A (zh) | 一种iq与tiadc频率联合失真的修正方法及*** | |
US20140369451A1 (en) | Direct sampling receiver with continuous-time mdac | |
CN111064531B (zh) | 一种多载波***中ad转换信噪比损失的估计方法及装置 | |
Edler et al. | A Wide Band High Linearity CT-∑ Δ Converter for Receivers Reaching 1.75 Gb/s Using 16384 QAM | |
EP2696507B1 (en) | A method for improving signal accuracy of a transmitted or a received signal | |
Valkama et al. | 15 Digital suppression of A/D interface nonlinearities | |
Valkama et al. | 15 Digital Digital suppression of A/D |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |