JP4646803B2 - シリコン窒化膜の形成方法 - Google Patents

シリコン窒化膜の形成方法 Download PDF

Info

Publication number
JP4646803B2
JP4646803B2 JP2005380965A JP2005380965A JP4646803B2 JP 4646803 B2 JP4646803 B2 JP 4646803B2 JP 2005380965 A JP2005380965 A JP 2005380965A JP 2005380965 A JP2005380965 A JP 2005380965A JP 4646803 B2 JP4646803 B2 JP 4646803B2
Authority
JP
Japan
Prior art keywords
nitride film
silicon nitride
molybdenum
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005380965A
Other languages
English (en)
Other versions
JP2007165813A (ja
Inventor
浩司 又井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2005380965A priority Critical patent/JP4646803B2/ja
Publication of JP2007165813A publication Critical patent/JP2007165813A/ja
Application granted granted Critical
Publication of JP4646803B2 publication Critical patent/JP4646803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ゲート電極などに使用される金属電極上へのシリコン窒化膜の形成方法に関する。
トランジスタのゲート電極などに使用される金属電極上へ別の配線の形成する場合、または、金属電極−シリコン窒化膜(SiN)−アルミニウム電極(A1)の構造にて容量素子を形成する場合など、金属電極を周囲から絶縁状態にするためその表面にシリコン窒化膜を形成する場合がある。このシリコン窒化膜の形成は通常減圧CVDにて行われる。
具体的には、シリコン酸化膜を介してパターニング形成された金属電極を有するシリコン基板を減圧CVD装置内に収納し、そして該減圧CVD装置内を真空にするとともに約730度まで加熱し、その後アンモニアガス(NH3)及びジクロルシランガス(SiH2Cl2)を導入することによりシリコン窒化膜の形成が行われる。
タングステンなどの高融点金属からなるゲート電極上への、減圧CVD法によるシリコン窒化膜の形成方法は、例えば特開平10−223556号公報に記載されている。
特開平10−223556号公報
しかしながら、上記背景技術記載の工程で金属電極上にシリコン窒化膜を形成する場合、その金属電極も同時に加熱される。例えば、その金属電極がモリブデンにより構成される場合、モリブデン電極上にシリコン窒化膜が堆積するのと同時に、モリブデン電極の表面でアンモニアガスとモリブデンとが反応し、その表面層の一部がモリブデン窒化膜になることが判明した。
図2に、該製造方法を実施することによりその表面上にシリコン窒化膜が形成されたモリブデン電極に係わる半導体装置の断面図を示す。シリコン酸化膜2を介してシリコン基板1上に形成されたモリブデン電極の表面の一部はモリブデン窒化膜3となっており、その上にシリコン窒化膜4が形成された状態となっている。このモリブデン窒化膜3の比抵抗はモリブデン電極5に比べ一桁程度大きい。
モリブデン電極が、高抵抗のモリブデン窒化膜3と元の低抵抗のモリブデン電極5との2層構造に変化することは、配線層全体として比抵抗が高まることを意味し、低抵抗化のため又回路全体の高速化のために採用した金属電極としての優位性が失われることになる。
また、仮にその窒化することを考慮してある抵抗値をもった配線を設計する場合には、モリブデン窒化膜の厚さ分大きいスケールで設計する必要があり、それはICとしての集積化の妨げとなる。
本発明は、金属電極の表面へシリコン窒化膜を形成したとしても、金属電極の比抵抗の上昇を抑制し、それを使った回路の高速動作を可能とすることができるシリコン窒化膜の形成方法を提供することを目的とする。
上記目的を達成するために、本発明に係わるシリコン窒化膜の形成方法は、金属電極が形成された半導体基板を減圧CVD装置内に配置する工程と、前記減圧CVD装置内を700度よりも低い温度に加熱すると共に窒素を含む原料ガス及びシラン系ガスを導入し、前記金属電極上にシリコン窒化膜を形成する第1のシリコン窒化膜形成工程と、前記第1のシリコン窒化膜形成工程の後、前記減圧CVD装置内の温度を700度よりも高い温度に変更して再度シリコン窒化膜を形成する第2のシリコン窒化膜形成工程とを有する。
また、金属電極は、モリブデンより構成されることを特徴とする。
また、第1のシリコン窒化膜形成工程は、5〜50オングストローム以下の膜厚を有するシリコン窒化膜を形成する工程であることを特徴とする。
本発明の製造方法によれば、意図しない窒化膜の形成を抑制しつつ、信頼性の高いシリコン窒化膜の形成が可能になる。すなわち、700度以下で行われる第1の工程により、原料ガス中の窒素と金属との反応を抑制しつつ薄いシリコン窒化膜を形成し、続く700度以上での第2の工程では最初の薄いシリコン窒化膜を保護膜として、窒素と金属との反応を気にせずに高品質のシリコン窒化膜を生産性よく形成することができる。
以下本発明の好適な実施の形態を、添付図面を参照して説明する。図1は、本発明の実施の形態に係わるシリコン窒化膜の形成方法を説明するための半導体装置の断面図である。
シリコン酸化膜20を介してシリコン基板10上に、金属電極としてモリブデン電極50が形成されており、その上に第一のシリコン窒化膜60、第二のシリコン窒化膜70が形成されている。
製造方法は、先ず、シリコン基板10上でシリコン酸化膜20を介してパターニング形成されたモリブデン電極50を有する半導体基板(ウェハ)は減圧CVD装置内に収納される。そして、該減圧CVD装置内を所定の状態に減圧するとともに約630度まで加熱し、その後アンモニアガス(NH3)及びジクロルシランガス(SiH2Cl2)を導入することにより、モリブデン電極50上への第1のシリコン窒化膜60の形成が行われる。
装置内温度は、膜形成レートや膜質を考慮すると、通常の半導体デバイスでは730度程度が適していると考えられる。しかし、700度を超える温度では窒素とモリブデンとの反応速度も速く、その過多な反応進行を避けてシリコン窒化膜を形成することは困難であるため、先にそれよりも低い温度で第一のシリコン窒化膜60を形成した。
上述の方法で第一のシリコン窒化膜60を形成する場合、原料ガスに含まれる窒素とモリブデンとの反応が大きく抑制されるという利点はあるが、成長レートが遅いということ又絶縁膜としての信頼性が比較的悪いとの欠点もある。したがって、半導体素子としての信頼性を向上させるためには、次の工程で前記第一のシリコン窒化膜60の欠点を補う第二のシリコン窒化膜70を形成する必要がある。
第一のシリコン窒化膜60の膜厚は、この第二のシリコン窒化膜70を形成する際の窒素とモリブデンとの反応をさせないための保護となる程度にすることが生産性上望ましい。すなわち、第一のシリコン窒化膜60の膜厚は、5〜50オングストロームが適当である。
第一のシリコン窒化膜60形成に続きに該CVD装置内を約730度に変更し、第一のシリコン窒化膜60の形成時と同様の原料ガスを用いて、その上への第2のシリコン窒化膜70の形成が行われる。上述のようにして形成されたシリコン窒化膜で覆われたモリブデン電極は、設計値に比較して比抵抗の上昇が抑制され、該電極を使った回路の高速動作上有利である。
本実施の形態によれば、意図しないモリブデン窒化膜の形成を抑制しつつ、信頼性の高いシリコン窒化膜の形成が可能になる。すなわち、700度以下で行われる第1の工程により、原料ガス中の窒素とモリブデンとの反応を抑制しつつ薄いシリコン窒化膜を形成し、続く700度以上での第2の工程では最初の薄いシリコン窒化膜を保護膜として、窒素とモリブデンとの反応を気にせずに高品質なシリコン窒化膜を生産性よく形成することができる。
以上は金属電極としてモリブデン電極を用いた場合の実施の形態について説明したが、金属はモリブデンに限定されるものではない。すなわち、本発明は、金属電極上に保護膜を形成する際の該電極の比抵抗上昇を抑制することを目的としたものであり、この目的を逸脱しない限り、種々の金属を採用することが可能である。
そして、該金属電極は、MOS型半導体装置あるいはバイポーラ型半導体装置の配線電極などに適用でき、その際には、金属の電極を使ったことによる回路動作の高速化という利点を妨げることのない保護膜の形成方法となる。
本発明の実施の形態に係わるシリコン窒化膜の形成方法を説明するための半導体装置の断面図である。 従来のシリコン窒化膜の形成方法を説明するための半導体装置の断面図である。
符号の説明
1、10 シリコン基板
2、20 シリコン酸化膜
3 モリブデン窒化膜
4 シリコン窒化膜
5、50 モリブデン電極
60 第一のシリコン窒化膜
70 第二のシリコン窒化膜

Claims (2)

  1. モリブデン電極が形成された半導体基板を減圧CVD装置内に配置する工程と、前記減圧CVD装置内を700度よりも低い温度に加熱すると共に窒素を含む原料ガス及びシラン系ガスを導入し、前記原料ガスに含まれる窒素と前記モリブデン電極との反応を抑制しつつ前記モリブデン電極上にシリコン窒化膜を形成する第1のシリコン窒化膜形成工程と、前記第1のシリコン窒化膜形成工程の後、前記減圧CVD装置内の温度を700度よりも高い温度に変更して再度シリコン窒化膜を形成する、第2のシリコン窒化膜形成工程とを有するシリコン窒化膜の形成方法。
  2. 第1のシリコン窒化膜形成工程は、5〜50オングストロームの膜厚を有するシリコン窒化膜を形成する工程であることを特徴とする請求項1記載のシリコン窒化膜の形成方法。

JP2005380965A 2005-12-13 2005-12-13 シリコン窒化膜の形成方法 Expired - Fee Related JP4646803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005380965A JP4646803B2 (ja) 2005-12-13 2005-12-13 シリコン窒化膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005380965A JP4646803B2 (ja) 2005-12-13 2005-12-13 シリコン窒化膜の形成方法

Publications (2)

Publication Number Publication Date
JP2007165813A JP2007165813A (ja) 2007-06-28
JP4646803B2 true JP4646803B2 (ja) 2011-03-09

Family

ID=38248322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380965A Expired - Fee Related JP4646803B2 (ja) 2005-12-13 2005-12-13 シリコン窒化膜の形成方法

Country Status (1)

Country Link
JP (1) JP4646803B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2522182C1 (ru) * 2012-12-17 2014-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводникового прибора

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041249A (ja) * 1996-07-23 1998-02-13 Sony Corp 半導体装置の製造方法
JP2004193629A (ja) * 1996-12-03 2004-07-08 Toshiba Corp 半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041249A (ja) * 1996-07-23 1998-02-13 Sony Corp 半導体装置の製造方法
JP2004193629A (ja) * 1996-12-03 2004-07-08 Toshiba Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007165813A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
TWI411020B (zh) Pmos金屬閘極結構製造方法
JP5247059B2 (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
US20020127888A1 (en) Method of forming a metal gate
US20090004848A1 (en) Method for fabricating interconnection in semiconductor device
TWI483396B (zh) 具有垂直閘極之半導體元件及其製造方法
JP2004128501A (ja) 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良
KR20000041393A (ko) 반도체소자의 게이트전극 형성방법
JP4646803B2 (ja) シリコン窒化膜の形成方法
US6238737B1 (en) Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
JP2006135229A (ja) 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
TWI329340B (en) Method for manufacturing semiconductor device
JP2006108493A (ja) 半導体装置の製造方法
US8980742B2 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
JPH11204757A (ja) 半導体素子の製造方法
JPH11204456A (ja) 半導体装置の製造方法
US7825014B2 (en) Method for fabricating semiconductor device
JP2009267309A (ja) 半導体装置の製造方法
KR101142333B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100940267B1 (ko) 반도체 소자의 전극 형성방법
JP4220991B2 (ja) 半導体装置の製造方法
TW200727361A (en) Method of forming metal oxide dielectric film and method of manufacturing semiconductor memory device
JPH07183515A (ja) 半導体装置の製造方法
KR100905185B1 (ko) 반도체 소자의 게이트 전극 제조 방법
KR20090074561A (ko) 반도체소자의 컨택 형성방법
KR100464652B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4646803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees