JP4644768B2 - 炭化シリコン(SiC)トランジスタ - Google Patents
炭化シリコン(SiC)トランジスタ Download PDFInfo
- Publication number
- JP4644768B2 JP4644768B2 JP2000529756A JP2000529756A JP4644768B2 JP 4644768 B2 JP4644768 B2 JP 4644768B2 JP 2000529756 A JP2000529756 A JP 2000529756A JP 2000529756 A JP2000529756 A JP 2000529756A JP 4644768 B2 JP4644768 B2 JP 4644768B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- width
- cell
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title 1
- 238000003860 storage Methods 0.000 claims description 49
- 108091006146 Channels Proteins 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 3
- 238000013461 design Methods 0.000 description 22
- 239000011295 pitch Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- 229910003925 SiC 1 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
この発明は絶縁ゲートを持ち、高電圧下で多数のスイッチングを行う、(a)MISFETあるいは(b)IGBTの形態のSiCトランジスターに関連する。トランジスターは以下に記載する順番の通りに積層されたドレイン、a)n型およびb)p型、p型の場合にはその上にc)高密度にドープされたn型緩衝層を有するかあるいはd)当該緩衝層が無い高密度にドープされた基板層、低密度にドープされたn型のドリフト層を有するトランジスタに関する。当該トランジスタはさらに、ラテラル方向に離隔した複数のユニットセル、それぞれのユニットセルは高密度にドープされたn型のソース領域層と、ソース領域層の上に形成されたソース、ソース領域層をドリフト層から分離しているp型のチャンネル領域層と、チャンネル領域層に隣接してソース領域層からドリフト層チャンネル領域層と隣接するユニットセルのソース領域層とまで伸びる絶縁層と、絶縁層の上に形成されてチャンネル領域層の絶縁層との接合部で電圧が加えられたときにソースからドレンに電子を移送するゲート電極、隣接する2つのユニットセルの中心間距離がトランジスタのユニットセルのラテラル方向の幅を規定する。
【0002】
蓄積領域は例えば、Baligaの'Modern power device'(John Wiley & Sons、1996年)の369ページに規定されている。MOSFET などの絶縁ゲートを持つSiトランジスターでは、ブロック電圧が比較的低いSi装置の場合には、スイッチングに起因するパワー損失はほとんど無視することができるので、オン状態の抵抗を可能な限り低く抑えるように設計されている。更に、Si装置の高いオン状態抵抗は高電圧装置を実現するためには障害となる。このような理由により、セルのピッチ、つまり隣接する二つのセルの中心間距離を出来るだけ短くすることによりパッキングの密度を増やして、同時にオン状態の抵抗を低減することが求められる。これはトレンチ型の装置では他の技術的限界が無いと仮定すれば可能である。しかしDMOSタイプの装置では、セル同士が近いと、隣接するセルのp−ベース領域層互間の鉛直方向の抵抗が増加するJFET効果によりオン状態抵抗が上昇する。ある決まったセルの幅に対して蓄積領域の幅を最大限にすることが求められている。これは蓄積領域幅のセルの全幅に対する比が増大するにつれてオン状態電圧が低下すると考えられているからである。
【0003】
SiCのゲート制御トランジスター、例えばMOSFETなどはSiよりもはるかに高い電圧で作動する可能性がある。これは所定の電圧(1Kv装置よりも200倍低い)ではSiと比べドリフト領域の抵抗がはるかに低いことに起因している。しかし電圧の増加とともにスイッチングによる損失の重要性が高まる。特に高電圧下で多くのスイッチング行われる場合にはスイッチングに関連したパワー損失が半導体装置の性能と適応性を制限する可能性があるので、このようなSiCのトランジスターではスイッチングによる損失について従来とは異なる新しい観点から十分に考慮するべきである。
【0004】
発明の要約
この発明の目的は序論で書かれた絶縁ゲートを持つSiCのトランジスターであって、Siよりも優れたSiC の特性を利用して、多くののスイッチングによっても過大な損失を生じること無く高電圧下の作動を可能にするSiCトランジスタを提供することである。
【0005】
この目的は、それぞれのセルにおいて、絶縁層と接続したドリフト層の中の蓄積領域の幅とセルの幅を、トランジスタの総パワー損失が最小になり、かつ、所定のスイッチング周波数におけるトランジスタのパワー損失が導電に関連するパワー損失に対して一定の比率になるように選択することによって達成される。
【0006】
この新しい設計方針のために、高電圧下で多くのスイッチングを行いつつ許容される程度にパワー損失が低減されたSiC のトランジスターを実現することが可能になる。導電によるパワー損失に対するトランジスタ内のパワー損失を許容される範囲内に収めるために、蓄積領域のラテラル方向の幅とセルのラテラル方向の幅の関係を変化させることはSiCトランジスタにおいては全く新しい発想である。なぜなら、この目的のためには、ドーピング密度やその他のパラメータを変化させるのがより自然であると考えられていたに違いないからである。スイッチングに起因する損失について注目することなく特定のオン状態抵抗を低減することを目的として、一定のセル幅内で可能な限り蓄積領域の幅を大きくしてラテラル方向のセルの幅を小さくすることを行っていたSiトランジスタの分野においても、このような選択を行うことは知られていなかった。本発明の設計思想は、Siあるいはそれ以外の半導体装置に適用することが可能である。シリコンの場合には設計電圧の範囲が4.5kVに制限されるが、後に論述するようにSiCの場合は25kV以上に対しても適用することができる。このようにこの設計手法は、SiCの場合に特に高電圧装置に適したものである。
【0007】
本発明の好ましい実施例によると、前記蓄積領域のラテラル方向の幅とセルのラテラル方向の幅の関係は、導電とスイッチングに起因するトランジスタ内の総合パワー損失を低減し、所定のスイッチング周波数において総合パワー損失に対する導電とスイッチングに起因するパワー損失の比が所望の値になるように選択される。従来手法によるトランジスタの設計、つまり、一定のラテラル方向のセル幅に対して蓄積領域のラテラル方向幅を可能な限り広く取る設計では、スイッチング周波数が高い場合にはスイッチングに起因するパワー損失を導電によるパワー損失よりも低く抑えることは不可能であったが、本発明に基づいて蓄積領域のラテラル方向幅とラテラル方向のセル幅を選択することでこれが劇的に可能になった。
【0008】
本発明の他の好ましい実施例によれば、蓄積領域のラテラル方向の幅は前記セルのラテラル方向の幅の半分以下である。このように、蓄積領域のラテラル方向の幅とラテラル方向のセル幅の比を小さくしてスイッチングによるパワー損失を所望の値以下に低減することはこの分野において全く新しい問題解決手法であり、この手法は高電圧下で高いスイッチ周波数におけるSiCトランジスタの利用を過大なスイッチングによる損失なしに可能にする。このように、本発明は、たとえばラテラル方向のセル幅を増大させるときのように、可能であれば常に蓄積領域のラテラル方向幅を増大させることが自然に行われているSi装置とは反対の方向を目指すものである。SiC装置におけるドリフト層のドーピング濃度は、SiCの電気誘導特性がSiに比較して非常に高いために、Siの場合よりもはるかに(2桁以上)高濃度とすることができる。このことによってドリフト層に必要な幅を1桁小さくすることができ、オン状態電圧を300分の1以下に低減することが可能になる。しかし、高濃度ドーピングとそのようにして低減された空間荷電領域は、空間電荷キャパシタンスがSiC装置の場合には非常に高い(Siの場合に比較すると1桁高い)ことを意味している。このキャパシタンスの値も又蓄積層の幅に比例するものである。スイッチング損失はミラーキャパシタンスにほとんど正比例しており、同じ電圧に対して設計されたもの同士を比較すれば、SiCトランジスタにおいてはスイッチング損失がSiトランジスタの場合よりもはるかに重要であることを意味している。さらに、SiCトランジスタのオン状態抵抗が非常に低いために、このキャパシタンスが低減されれば高電圧で高いスイッチング周波数に好適であることを示している。このことは、蓄積領域のラテラル方向幅を低減することで達成され、トランジスタのスイッチング損失が劇的に低減される。
【0009】
蓄積層の幅を低減することによって生じるオン状態電圧の増加はドリフト層のドーピング密度に依存しており、ドリフト層のドーピング密度が高ければそれだけ犠牲は小さくなる。シミュレーションの結果は、ドーピング密度1012cm−2以上でこの設計手法の効果があることを示している。これは、Siで4.5kv以上、SiC で25kv以上の電圧ブロッキングに対応している。ドーピング密度が低いと、スイッチング損失がほとんど下がらずにオン状態抵抗が簡単に100%増加する。反対に、ドリフト層のドーピング密度を上げるとオン状態電圧がわずかに増大するだけで、スイッチング損失は1桁低減される。例えば、SiとSiC装置による1kV用MOSFETを対象にこの設計手法の有効性をシミュレーションによって比較した。ドリフト層のドーピングの程度と厚さだけが異なりその他は同一な構造についてのシミュレーションによれば、Siの1kV用MOSFETについてはスイッチ損失の低減とオン状態電圧の増加が5および2の比率であるのに対して、SiCの1kV用MOSFETの場合には15と1.3の比率であった。ドーピング密度は、SiとSiCのMOSFETについてそれぞれ2.1014cm−3および2.1016cm−3であった。4.5kv用SiCのMOSFET(ドーピング密度2.1015cm−3)の場合には、それぞれの比率は6と1.8である。この例によって装置の性能に与えるドリフト層のドーピング密での影響が明瞭に示されている。
【0010】
本発明の他の好ましい実施例によれば、前記セルのラテラル方向幅2分の1は前記蓄積領域のラテラル幅に比較して非常に大きく、前方をブロックする状態において蓄積領域の下部に形成される空間チャージ領域のキャパシタンスが小さく、セルの2分の1幅よりも蓄積領域のラテラル方向の幅が大きいパワートランジスタの通常の状態に比較してスイッチ損失が非常に低減されることを示している。この実施態様を発展させた形態においては、ラテラル方向のセルの2分の1幅は蓄積領域の幅の2倍、3倍あるいは5倍以上であり、このことは従来のトランジスタとは全く反対で、高電圧下で高周波数切り替えを行うトランジスタにおいてスイッチング損失が非常に小さい結果となっている。
【0011】
本発明の他の好ましい実施態様に従えば、前記ラテラル方向のセル幅は、従来の半導体製造技術に基づく、最大可能な飽和電流よりもトランジスタの飽和電流を小さくするためのラテラル方向のセルの最小幅よりもはるかに大きい。この分野の電力機器では、MISFETおよびIGBT型の装置の電流飽和特性を、基本セルの密度、より正確に言えばラテラル方向のセルの幅といわゆるセルのピッチ、を制御することが行われている。トランジスタを電流制約モードで使用するために特定の飽和電流密度を制御すべくラテラル方向のセル幅を選択する場合、ラテラル方向のセル幅と蓄積領域の幅の比を広い範囲にわたって変化させることができる。Siトランジスタの場合には、セルのピッチを増大させると共に蓄積領域のラテラル方向幅を増大させることが自然であるが、本発明のSiCトランジスタの場合には、その代わりに蓄積領域のラテラル方向幅を一定にすることでスイッチング損失を低減することが行われる。従って、この種のトランジスタにおける飽和電流特性の利用は、本発明の設計手法を広い範囲にわたって可能にするものである。
【0012】
本発明のさらに別の好ましい実施態様によれば、ラテラル方向のセルの幅は10ミクロンあるいは30ミクロンよりも大きい。ラテラル方向のセルの幅がこの程度の大きさであると、これらはそれぞれ5及び2ミクロン程度の大きさにすることができるので、ラテラル方向のセルの幅と蓄積領域のラテラル方向幅を広い範囲にわたって変化させることが可能である。
本発明のさらに別の好ましい実施態様によれば、トランジスタが予定するスイッチング周波数は103Hz以上である。スイッチング周波数がこのレベルを超えると、1kV程度以上の高電圧への適用においては総パワー損失の大部分がスイッチング損失によって占められるために、ラテラル方向のセルの幅と蓄積領域のラテラル方向幅の関係を変化させることに意味がある。
【0013】
本発明の他の好ましい実施態様では、スイッチング周波数が104Hzで有る。この周波数領域では従来設計によるトランジスタ、つまり蓄積領域のラテラル方向幅がラテラル方向のセルの半幅よりも大きい設計では、スイッチングによるパワー損失が導電による損失よりもはるかに大きいが、本発明に従って蓄積領域のラテラル方向の幅を小さくすることによってこれを顕著に低減することができる。
【0014】
本発明の他の好ましい実施例によれば、ドリフト層のドーピング密度は1015cm−3以上である。本発明に基づくトランジスタの利点は、所定の蓄積領域のラテラル方向幅に対して空間電荷領域のキャパシタンスが高いためにこの種の高いドーピング密度において際立っていることである。
本発明に基づくトランジスタの上記以外の利点と好ましい実施態様は以下の記載及びその他の従属請求項によって理解されるものである。
【0015】
図の説明
図1は、本発明の設計手法に従って製造されたトレンチ型IGVTの横断面を示す概念図である。
図2は、本発明の設計手法に従って製造されたプラナー型MISFETの横断面を示す概念図である。
図3は、本発明の好ましい実施例に基づくゲートのコントロール型トランジスターの一部の横断面を表す概念図である。
図4は、図1ないし図3に示したトランジスタにフォワードブロッキング方向に印加した電圧と電流密度と、トランジスタのラテラル方向のセルの幅が異なる2種類、を表すものである。
図5は、従来技術に従って設計されたトランジスタと本発明に従って設計されたトランジスタの、スイッチング周波数に対する総損失を表すグラフである。
図6は、本発明について説明するために、本発明に基づくトランジスタの一部の断面と空間電荷蓄積領域のキャパシタンスを示すものである。
【0016】
発明の詳細な説明
図1に、本発明の第1の好ましい実施例に基づくSiCを使用したIGBTを示す。ただし、図に示した装置の層厚と領域の厚さは図面として明瞭に示すことができるように選択されたものであることに注意する必要がある。この装置は、以下に述べる順序で積層された積層構造を有する:ドレン接点1、高密度ドーピングを施したp型基板層2、高密度ドープを施したn型緩衝層3、低密度ドーピングを施したn型ドリフト層4である。ドリフト層のドーピング密度は、典型的には1015から1016cm−3であり、基板層と緩衝層については5×1018から5×1020cm−3である。ドリフト層4の上にはp型のベース層5が形成されている。さらに、基板層5の一部の領域の上にはn型の高密度ドープされた層6が形成されているが、他の層がエピタキシャル成長によって製造されるのに対して、この層はイオン注入とそれに続くアニーリングによって製造される。ソース電極7がソース領域層6の上部に設けられ、p型のベース層にも接続される。
【0017】
実質的に鉛直なトレンチ8がベース層と少なくともドリフト層とに形成される。底部9と実質的に鉛直な壁面10は、サーマルオキサイド(SiO2)またはAlNのような内部絶縁層11と、外部ゲート金属層12からなる2つの層から形成される。この種の装置とその昨日は既知であり、以下のように要約される。
【0018】
ゲート電極12に閾値以上の正の電位が印加されると、ベース層5の当該ベース層とトレンチ壁面の絶縁層11との間の位置に導電性のインバージョンチャンネルが形成される。つまり、電子はソース領域層からドリフト層に続いてドレンに流れる。しかし、同時に、基板層から緩衝層とドリフト層に正孔が放出され、ベース層に移動した後に余剰電子と結合する。いわゆる蓄積層13がドリフト層内の絶縁層の下部に形成される様子が示されている。蓄積層のラテラル方向の幅は装置のオン状態抵抗に影響を与え、蓄積領域のラテラル方向の幅が大きいほどオン状態抵抗は小さい。しかし、既に述べたように、オン状態抵抗はSiCに関しては、Siに比較して同じ電圧のために必要となるドーピングレベルが2桁高いために蓄積層のラテラル方向の幅を小さくすることがオン状態抵抗の増加に結びつかない。
図1に示した装置は、トランジスタに通電されるスイッチング周波数が1kHz以上である発電施設のコンバーターに使用することができる。スイッチング周波数の上昇に伴ってスイッチング損失が増大し、高い周波数においては導電によるパワー損失よりも大きくなるために本発明が一層効果的になる。
【0019】
図1に示したトランジスタは従来技術による設計手法とは異なる設計手法によって設計されたものである。トランジスタは、ラテラル方向に離隔したMOSFETまたはIGBTユニットのセル16と、隣接するユニットセルの中心間距離、ここでは2つの隣接する蓄積領域13の中心間距離、はトランジスタのユニットセルのラテラル方向の幅Wcである。蓄積領域Waのラテラル方向の幅がラテラル方向のセルの幅Wcよりもはるかに小さい様子が図示されている。p型ベース層のラテラル方向の幅Wpbは、蓄積領域のラテラル方向の幅よりも広いということも明らかである。この点は、特定のセルピッチWcに対して蓄積領域のラテラル方向の幅Waを可能な限り大きくしてトランジスタのオン状態抵抗を小さく抑えようとする従来技術とは明らかに異なる。この選択については、以下において図4ないし図6を参照しながらより詳細に記述することにする。
【0020】
図2は、本発明の他の好ましい実施例に基づくトランジスタを示すものであり、図に示したトランジスタは緩衝層を有しておらず、基板層が高密度にnドープされており、プラナー型であり鉛直方向のチャンネルの代わりにラテラル方向のチャンネルを有する点において図1に示した実施例とは異なっている。このMISFETの図1に示したものと同じ層には前記と同じ番号を付した。このトランジスタでは、ベース層5は低密度ドープp型チャンネル領域層14とイオン注入によって作られたpウエルに分割されている。層14は、アニーリング中に層15からAlやBのp型の注入拡散をおこなうことによって製造することができる。本発明に基づく設計手法がこの場合にどのように使用されるかは、製造技術の観点からはpウエルのラテラル方向の幅よりもはるかに大きな幅の蓄積領域を製造することが可能であるにもかかわらず、蓄積領域13のラテラル方向の幅Waがp型ウエルのラテラル方向の幅Wpbよりも小さいことに示されている。
【0021】
図1に示したトランジスタにおいて蓄積領域のラテラル方向の幅がトランジスタのラテラル方向のセルの幅のおよそ10分の1であることが図3に示されている。蓄積領域のラテラル方向の幅は約2m、セルピッチは20mである。セルのピッチが同じ従来技術のSiトランジスタ装置の場合には、蓄積領域のラテラル方向幅は通常ラテラル方向のセル幅の半分よりもはるかに大きい。
【0022】
図4は、図1及び図2に示したトランジスタの電流密度(JD)が、ドレンとソース間の電位差VDSによってどのように変化するかを、ゲート電位を一定にして、2つの異なるピッチ、つまり小さいピッチaと大きなピッチbについて示したものである。ピッチを代えることによって飽和電流密度JDが変化し、ピッチが小さいほど飽和電流密度が大きいことが示されている。ピッチが小さいと、さらに、曲線の線形部分17によって示される装置のオン状態での抵抗が小さい。Siトランジスタにおいてはオン状態抵抗はSiCに比較してはるかに大きいために、パワー損失を許容される値以下にするためにはピッチを可能な限り小さく抑えることが必要であった。しかし、SiCトランジスタの場合には、同じ電圧におけるドリフト層のオン状態抵抗はSiの場合に比較してはるかに小さく、そのためにピッチを小さくする要請は重要でなく、飽和電流密度に関するこの種の装置の特性を有効に使用することができる。したがって、所定の飽和電流密度を得るためにピッチを適宜選択する自由度は大きい。このことは、ピッチを大きくして蓄積領域のラテラル方向の幅とセルのラテラル方向の幅の関係を広い範囲で変化させることができることを意味している。
【0023】
SiC装置においては、高電圧と低いオン状態抵抗に起因して、スイッチング損失は、Si装置の場合よりも重要になる。SiCトランジスタのドリフト層のドーピング密度はSiの場合よりも2桁高く、所定の電圧をブロック状態に維持するために必要なSiの厚さは、SiCの場合にはSiの場合の10分の1で済むことを意味している。したがって、空間電荷蓄積領域の厚さWSCは、SiCの場合には10分の1である。しかし、蓄積領域13に由来するドリフト層のキャパシタンスCSCは、WSCに反比例しており、蓄積領域のラテラル方向の幅が一定であれば、SiCのキャパシタンスはSiのキャパシタンスの10倍であることを意味している。さらに、スイッチング損失は、蓄積領域のラテラル方向の幅に実質的に比例するミラーキャパシタンスに概略比例している。すなわち、SiCトランジスタにおいては蓄積領域のラテラル方向の幅を低減することが、(同じ設計電圧の)Si装置の場合よりもはるかに大幅にスイッチング損失を低減することにつながり、SiCトランジスタのオン状態抵抗が小さいことを考慮すれば、この種のトランジスタの層損失の劇的な低減をもたらすことを意味している。
【0024】
図5は、従来設計によるブロッキング電圧が4.5kV、電流密度100A/cm2、ピッチ50m、蓄積領域のラテラル方向幅がベース層のラテラル方向幅の5倍のMOSFETにおける層損失E(曲線a)と、蓄積領域のラテラル方向幅はベース層のラテラル方向幅の10分の1に過ぎない本発明による場合の(曲線b)を表すものである。従来のトランジスタの場合には、数百ヘルツ以下の周波数範囲では本発明によるトランジスタよりも総損失がわずかに小さいが、103ヘルツ以上の周波数範囲では蓄積領域下部の空間電荷蓄積領域(図6における18)のキャパシタンスCSCに依存するスイッチング損失が顕著になるために、本発明による装置のほうが総損失が少ない。スイッチング周波数が104Hzでは、総損失は35kWに対して10kWであり、大きな改善が見られる。本発明による設計手法はブロック電圧が1ないし10kVまたはそれ以上であって、スイッチング周波数が1kHz以上のトランジスタに最も好適に利用される。
本発明はもちろん前述の好ましい実施態様に限定されるものではなく、当業者にとっては、添付の請求範囲に記載された内容に基づいて本質的に乖離することなく多くの変更例が自明である。
【0025】
請求の範囲に記載された層の数は最小限の層数を示すのもであるから、装置にさらに層を追加すること、あるいは、層を領域に分けてドーピング密度を変化させる等の方法によって層をさらに分割することも本発明の範囲に含まれる。
【0026】
本明細書において「基板層」とは、該当する層のドレンに最も近い層であるが、本技術分野の厳密な用語とは異なり、その層から成長を開始させるという意味での基板ではない。
「SiCトランジスタ」と称したときは、接点や絶縁層等のトランジスタの一部がSiC以外の材料からなるものを排除する意味ではない。
【0027】
MISFETはMOSFETの構造を有するが、OでなくIの文字が表すように、ゲート絶縁層が酸化物層ではなくAlNのような材料から構成されている。
【0028】
上記の装置設計に関する記述は、線形あるいは線状セルのトポロジーに基づくものである。当業者にとっては本発明がこのようなセル配置に限定されるものではないことは明らかである。線形設計と等価なあらゆる定型的または不定形のセル形状を同様に取り扱うことができる。線形以外のトポロジーとは、たとえば単位面積あたりの合計チャンネル幅の比率が同じであるものである。請求範囲の記載は線形セルのトポロジーに基づいて記載されるが、単位面積あたりの合計チャンネル幅、チャンネル長、ドーピング密度等が同じ等価な線状配置にも適用される。
【図面の簡単な説明】
【図1】 図1は、本発明の設計手法に従って製造されたトレンチ型IGVTの横断面を示す概念図である。
【図2】 図2は、本発明の設計手法に従って製造されたプラナー型MISFETの横断面を示す概念図である。
【図3】 図3は、本発明の好ましい実施例に基づくゲートのコントロール型トランジスターの一部の横断面を表す概念図である。
【図4】 図4は、図1ないし図3に示したトランジスタにフォワードブロッキング方向に印加した電圧と電流密度と、トランジスタのラテラル方向のセルの幅が異なる2種類、を表すものである。
【図5】 図5は、従来技術に従って設計されたトランジスタと本発明に従って設計されたトランジスタの、スイッチング周波数に対する総損失を表すグラフである。
【図6】 図6は、本発明について説明するために、本発明に基づくトランジスタの一部の断面と空間電荷蓄積領域のキャパシタンスを示すものである。
Claims (5)
- 絶縁ゲートを有し、(a)MISFETあるいは(b)IGBTの形態のSiCトランジスタでさらに、記載の順番に積層されたドレイン、a)n型およびb)p型、p型の場合にはその上にc)高密度にドープされたn型緩衝層(3)を有するかあるいはd)当該緩衝層が無い高密度にドープされた基板層(2)、低密度にドープされたn型のドリフト層(4)を有し、さらに、ラテラル方向に離隔した複数のユニットセル(16)、それぞれのユニットセルは高密度にドープされたn型のソース領域層(6)と、ソース領域層の上に形成されたソース(7)、ソース領域層をドリフト層から分離しているp型のチャンネル領域層(5、14)と、チャンネル領域層に隣接してソース領域層からドリフト層とチャンネル領域層と隣接するユニットセルのソース領域層とまで伸びる絶縁層(11)と、絶縁層の上に形成されたゲート電極(12)であって、電圧が加えられたときにソースからドレインに電子を移送するためチャンネル領域層の絶縁層との接合部において広がる伝導反転チャネルを形成するためのゲート電極(12)を有し、隣接する2つのユニットセルの中心間距離(Wc)がトランジスタのユニットセルのラテラル方向の幅を規定するトランジスタであって、
それぞれのセルの絶縁層に接続したドリフト層の領域として規定される蓄積領域(13)の幅(Wa)とラテラル方向のセル幅が、トランジスタが設計された所定のスイッチング周波数とオン状態電圧の条件の下で、トランジスタの総合パワー損失を最小限にし、スイッチングに起因するトランジスタのパワー損失が導電に関連するパワー損失に対して一定の比率になるように選択されており、
該ラテラル方向のセル幅(Wc)の半分が該蓄積領域(13)の横方向幅(Wa)の2倍より大きいように選択されており、かつ該ラテラル方向のセルの幅(Wc)は30μmよりも大きい
ことを特徴とするSiCトランジスタ。 - 前記ラテラル方向のセルの幅(Wc)の半分は、前記蓄積領域(13)のラテラル方向の幅(Wa)の3倍よりも大きいことを特徴とする請求項1に記載のSiCトランジスタ。
- 前記ラテラル方向のセルの幅(Wc)の半分は、前記蓄積領域(13)のラテラル方向の幅(Wa)の5倍よりも大きいことを特徴とする請求項1に記載のSiCトランジスタ。
- 前記ドリフト層(4)のドーピング密度が1013cm−3以上であることを特徴とする請求項1ないし請求項3のいずれかに記載のSiCトランジスタ。
- 前記ドリフト層(4)のドーピング密度が1015cm−3以上であることを特徴とする請求項1ないし請求項4のいずれかに記載のSiCトランジスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9800286-8 | 1998-02-02 | ||
SE9800286A SE9800286D0 (sv) | 1998-02-02 | 1998-02-02 | A transistor of SiC |
PCT/SE1999/000136 WO1999039389A2 (en) | 1998-02-02 | 1999-02-02 | A transistor of sic |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002502127A JP2002502127A (ja) | 2002-01-22 |
JP2002502127A5 JP2002502127A5 (ja) | 2009-12-24 |
JP4644768B2 true JP4644768B2 (ja) | 2011-03-02 |
Family
ID=20410051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000529756A Expired - Lifetime JP4644768B2 (ja) | 1998-02-02 | 1999-02-02 | 炭化シリコン(SiC)トランジスタ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4644768B2 (ja) |
DE (1) | DE69941769D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180125404A (ko) * | 2017-05-15 | 2018-11-23 | 인피니언 테크놀로지스 아게 | 트랜지스터 셀 및 드리프트 구조체를 갖는 반도체 장치 및 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120153303A1 (en) * | 2009-09-02 | 2012-06-21 | Panasonic Corporation | Semiconductor element and method for manufacturing same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01211978A (ja) * | 1988-02-19 | 1989-08-25 | Fujitsu Ltd | 半導体装置 |
JP3182862B2 (ja) * | 1991-05-31 | 2001-07-03 | 富士電機株式会社 | 半導体装置 |
JPH07170797A (ja) * | 1993-12-10 | 1995-07-04 | Nippondenso Co Ltd | 車両用交流発電機の励磁電流制御装置 |
US5998834A (en) * | 1996-05-22 | 1999-12-07 | Siliconix Incorporated | Long channel trench-gated power MOSFET having fully depleted body region |
SE9602745D0 (sv) * | 1996-07-11 | 1996-07-11 | Abb Research Ltd | A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device |
-
1999
- 1999-02-02 JP JP2000529756A patent/JP4644768B2/ja not_active Expired - Lifetime
- 1999-02-02 DE DE69941769T patent/DE69941769D1/de not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180125404A (ko) * | 2017-05-15 | 2018-11-23 | 인피니언 테크놀로지스 아게 | 트랜지스터 셀 및 드리프트 구조체를 갖는 반도체 장치 및 제조 방법 |
KR102308804B1 (ko) | 2017-05-15 | 2021-10-06 | 인피니언 테크놀로지스 아게 | 트랜지스터 셀 및 드리프트 구조체를 갖는 반도체 장치 및 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2002502127A (ja) | 2002-01-22 |
DE69941769D1 (en) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717230B2 (en) | Lateral device with improved conductivity and blocking control | |
US6906381B2 (en) | Lateral semiconductor device with low on-resistance and method of making the same | |
US5637898A (en) | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance | |
JP4210110B2 (ja) | 半導体装置 | |
US5323040A (en) | Silicon carbide field effect device | |
EP0654173B1 (en) | High density power device structure and fabrication process | |
US6764889B2 (en) | Methods of forming vertical mosfets having trench-based gate electrodes within deeper trench-based source electrodes | |
US11728422B2 (en) | Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof | |
US6198129B1 (en) | Vertical type insulated gate transistor | |
US10629595B2 (en) | Power semiconductor device having different gate crossings, and method for manufacturing thereof | |
US20220293787A1 (en) | Trench bottom shielding methods and approaches for trenched semiconductor device structures | |
EP1142011B1 (en) | Method of forming devices with graded top oxide and graded drift region | |
EP1051755B1 (en) | A transistor of sic | |
JP4644768B2 (ja) | 炭化シリコン(SiC)トランジスタ | |
US20220223731A1 (en) | Vertical trench gate fet with split gate | |
JP3657938B2 (ja) | 半導体装置 | |
JP7505523B2 (ja) | 半導体装置 | |
JP3214242B2 (ja) | 半導体装置 | |
JP6885414B2 (ja) | 半導体装置 | |
JP3244022U (ja) | パワー電界効果トランジスタおよび製造方法 | |
US20050040459A1 (en) | Method and structure for improving the gate resistance of a closed cell trench power MOSFET | |
JPH1126760A (ja) | 半導体装置 | |
JPH053323A (ja) | Mos型半導体素子 | |
JPS6220714B2 (ja) | ||
JPH01196174A (ja) | 絶縁ゲート付ターンオフサイリスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20091109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |