JP4637154B2 - Traffic control method and apparatus - Google Patents
Traffic control method and apparatus Download PDFInfo
- Publication number
- JP4637154B2 JP4637154B2 JP2007275598A JP2007275598A JP4637154B2 JP 4637154 B2 JP4637154 B2 JP 4637154B2 JP 2007275598 A JP2007275598 A JP 2007275598A JP 2007275598 A JP2007275598 A JP 2007275598A JP 4637154 B2 JP4637154 B2 JP 4637154B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- input
- counter
- quotient
- input port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 43
- 241001522296 Erithacus rubecula Species 0.000 claims description 36
- LLYXJBROWQDVMI-UHFFFAOYSA-N 2-chloro-4-nitrotoluene Chemical compound CC1=CC=C([N+]([O-])=O)C=C1Cl LLYXJBROWQDVMI-UHFFFAOYSA-N 0.000 description 35
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
本発明は、ＷＦＱ（Weight Fair Queuing）回路を用いたトラヒックコントロール装置に関する。 The present invention relates to a traffic control device using a WFQ (Weight Fair Queuing) circuit.
データ通信以外に音声電話やＴＶ電話など、多様な通信サービスがインターネットを介して提供されている。このような多様化に伴い、柔軟性と高速性を両立するために、各キュー、スケジューラ、そしてシェーパを、セレクタを用いて接続し、送信要求と要求受理信号のハンドシェークを用いたＱｏＳ（Quality of Service）方式が提案されてきた（例えば、特許文献１、特許文献２参照）。さらに、このＱｏＳ方式に用いるスケジューリングモジュールが提案されている（例えば、特許文献３参照）。この方式では、各入力に指定された重みをクロックサイクル毎に時分割、あるいは、加算値を変更して各入力の要求フレーム長との比較を行うカウンタに加算し、値が正かつ送信要求がある入力をラウンドロビンで選択して後段への送信要求信号として用いている。
しかしながら、上述した従来技術では、送信要求を受けていない場合かつ入力カウンタが正でありかつ、送信受理信号を受け取ったあるいは、delayが０になった場合そのカウンタに蓄積されていた値を総カウンタに戻さなければならないといったように処理が複雑であり、加えて、各入力は最大フレームサイズの負数分のレジスタを持たなければならず、さらには、それらがすべて総カウンタに戻った場合のレジスタを持たなければならない。そのため、回路規模は大きくなってしまう。また、重みの範囲が大きくなった場合（たとえば、１：１５→１：２５５）、方式的に正確なカウンタヘの加算ができなくなる。これは、Ethernet（登録商標）フレームの最小フレーム長は、６４Byte（バイト）であり、一度の加算によって、ある入力には１しか加算しないのに、ある入力には２５５が一度に加算されるために、２５５が加算された入力からバースト的に３フレーム（２５５／６４＝３．９８）送出される可能性があることによる。 However, in the above-described prior art, when the transmission request is not received and the input counter is positive and the transmission acceptance signal is received or when delay becomes 0, the value accumulated in the counter is changed to the total counter. In addition, each input must have a negative number of registers for the maximum frame size, and the registers when they all return to the total counter. Must have. Therefore, the circuit scale becomes large. In addition, when the range of the weight becomes large (for example, 1: 15 → 1: 255), it is impossible to add the correct counter to the method. This is because the minimum frame length of an Ethernet (registered trademark) frame is 64 bytes (bytes), and only one is added to a certain input by one addition, but 255 is added to a certain input at a time. Furthermore, there is a possibility that 3 frames (255/64 = 3.98) are transmitted in burst from the input with 255 added.
そこで、本発明は、このような事情を考慮してなされたものであり、その目的は、算術演算を行うことで、各動作ステップ数の削減および、固定化を行い、高速かつ小型のＱｏＳ回路、特にキュー制御を行う重み付け公平制御（ＷＦＱ：Weight Fair Queuing）回路を提供することにある。 Therefore, the present invention has been made in consideration of such circumstances, and an object of the present invention is to reduce and fix the number of each operation step by performing an arithmetic operation, and to realize a high-speed and small QoS circuit. In particular, a weight fair control (WFQ) circuit that performs queue control is provided.
前記課題を解決するために、本発明は、複数の入力ポートからの入力を後段に出力するトラヒックコントロール装置におけるトラヒックコントロール方法であって、前記トラヒックコントロール装置は、複数の入力ポートそれぞれに対応した商カウンタの値及び余りカウンタの値を記憶する記憶手段を備えており、前記商カウンタのうち最小値である商カウンタを選択し、選択された商カウンタに対応した入力ポートからの送信要求を後段回路に送信する出力過程と、選択された商カウンタ以外の前記商カウンタの値を、前記選択された商カウンタの値を減算した値に更新する更新過程と、前記選択された商カウンタに対応した入力ポートからの入力のフレーム長と、当該入力ポートに対応した余りカウンタの値とを加算した値を、当該入力ポートに対応した所定の重みの値で除算し、除算した結果の商により前記選択された商カウンタの値を更新し、除算した結果の余りにより当該入力ポートに対応した余りカウンタの値を更新する演算過程とを有することを特徴とする。 In order to solve the above-described problems, the present invention provides a traffic control method in a traffic control apparatus that outputs input from a plurality of input ports to a subsequent stage, wherein the traffic control apparatus is a quotient corresponding to each of the plurality of input ports. A storage means for storing a counter value and a remainder counter value; selecting a quotient counter that is a minimum value among the quotient counters; and sending a transmission request from an input port corresponding to the selected quotient counter to a post-stage circuit An update process for updating the value of the quotient counter other than the selected quotient counter to a value obtained by subtracting the value of the selected quotient counter, and an input corresponding to the selected quotient counter The value obtained by adding the frame length of the input from the port and the value of the remainder counter corresponding to the input port. Divide by a predetermined weight value corresponding to the data rate, update the value of the selected quotient counter by the quotient of the result of division, and update the value of the remainder counter corresponding to the input port by the remainder of the result of division And an arithmetic process to perform.
また、本発明は、上述するトラヒックコントロール方法であって、前記演算過程において、前記選択された商カウンタに対応した入力ポートからの入力のフレーム長と、当該入力ポートに対応した余りカウンタの値とを加算する代わりに、当該入力ポートの入力のフレーム長を、所定分、あるいは、重みのとりうる最大値分だけ左ビットシフトし、当該入力ポートに対応した余りカウンタの値と連結する、ことを特徴とする。
また、本発明は、上述するトラヒックコントロール方法であって、前記記憶手段は、各入力ポートに対応し、送信要求が送信された順序に応じて値が変更されるラウンドロビンカウンタをさらに記憶し、前記出力過程において、最小値を有する前記商カウンタが複数ある場合、前記ラウンドロビンカウンタの値により、送信要求を送信する入力ポートを選択する、ことを特徴とする。
Further, the present invention is the traffic control method described above, wherein in the calculation process, the frame length of the input from the input port corresponding to the selected quotient counter, and the value of the remainder counter corresponding to the input port, The input frame length of the input port is shifted to the left by a predetermined amount or a maximum value that can be weighted, and connected to the value of the remainder counter corresponding to the input port. Features.
Further, the present invention is the traffic control method described above, wherein the storage means further stores a round robin counter corresponding to each input port, the value of which is changed according to the order in which the transmission requests are transmitted, In the output process, when there are a plurality of quotient counters having a minimum value, an input port for transmitting a transmission request is selected according to a value of the round robin counter.
また、本発明は、複数の入力ポートからの入力を後段に出力するトラヒックコントロール装置であって、複数の入力ポートそれぞれに対応した商カウンタの値及び余りカウンタの値を記憶する記憶手段と、前記商カウンタのうち最小値である商カウンタを選択し、選択された商カウンタに対応した入力ポートからの送信要求を後段回路に送信する制御手段と、選択された商カウンタ以外の前記商カウンタの値を、前記選択された商カウンタの値を減算した値に更新するとともに、当該選択された商カウンタに対応した入力ポートからの入力のフレーム長と、当該入力ポートに対応した余りカウンタの値とを加算した値を、当該入力ポートに対応した所定の重みの値で除算し、除算した結果の商により前記選択された商カウンタの値を更新し、除算した結果の余りにより当該入力ポートに対応した余りカウンタの値を更新する演算手段と、を備えることを特徴とする。 Further, the present invention is a traffic control device for outputting input from a plurality of input ports to a subsequent stage, and storage means for storing a quotient counter value and a remainder counter value corresponding to each of the plurality of input ports; Control means for selecting a quotient counter that is the minimum value among the quotient counters, and transmitting a transmission request from an input port corresponding to the selected quotient counter to a subsequent circuit, and values of the quotient counters other than the selected quotient counter Is updated to a value obtained by subtracting the value of the selected quotient counter, the frame length of the input from the input port corresponding to the selected quotient counter, and the value of the remainder counter corresponding to the input port The added value is divided by a predetermined weight value corresponding to the input port, and the value of the selected quotient counter is updated with the quotient obtained by the division. The remainder of the result of calculation, characterized in that it comprises calculation means for updating the value of the remainder counter corresponding to the input port, the.
ＷＦＱ回路等のトラヒックコントロール装置においては、カウンタから重み値を繰り返し減算する処理、後段回路に送信要求をした入力についてはそのフレーム長をカウンタに加算する処理など、各種の演算処理が必要となるが、本発明によれば、重み値の繰り返し減算を不要にするとともに、フレーム長をカウンタに加算する処理には固定小数点を用いてその演算処理を簡易化すること等、により、ＷＦＱ回路に必要な各種の演算処理を高速化し、また、回路規模を小さくすることが可能となる。 In a traffic control device such as a WFQ circuit, various arithmetic processes such as a process of repeatedly subtracting a weight value from a counter and a process of adding the frame length to a counter for an input requested to be transmitted to a subsequent circuit are required. According to the present invention, it is necessary for the WFQ circuit to eliminate the need for iterative subtraction of the weight value and simplify the calculation process using a fixed point for the process of adding the frame length to the counter. Various arithmetic processes can be speeded up and the circuit scale can be reduced.
以下、図面を用いて本発明の一実施形態を説明する。
まず始めに、本発明の一実施形態によるトラヒックコントロール装置としてのＷＦＱ（Weight Fair Queuing）回路の基本動作を、図１に示す概要動作フローに基づいて説明する。
同図において、ＷＦＱ回路は、対応して設置されている入力カウンタが０以下かつ前段回路から送信要求を受信している入力ポートを選択し（ステップＳ１１）、後段回路に、この選択した送信要求を出力する（ステップＳ１２）。続いてＷＦＱ回路は、後段回路に送信要求を出力した入カポートに対応して設置されている入力カウンタに、後段回路に送信要求を出力したフレームのフレーム長を加算する（ステップＳ１３）。ＷＦＱ回路は、各入力カウンタから、入力ポート毎に予め設定された重み値を所定の周期（例えば、システムクロック毎）で減算する（ステップＳ１４）。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, a basic operation of a WFQ (Weight Fair Queuing) circuit as a traffic control device according to an embodiment of the present invention will be described based on a schematic operation flow shown in FIG.
In the figure, the WFQ circuit selects an input port whose corresponding input counter is 0 or less and receives a transmission request from the preceding circuit (step S11), and sends the selected transmission request to the succeeding circuit. Is output (step S12). Subsequently, the WFQ circuit adds the frame length of the frame for which the transmission request is output to the subsequent stage circuit to the input counter installed corresponding to the input port that has output the transmission request to the subsequent stage circuit (step S13). The WFQ circuit subtracts a weight value preset for each input port from each input counter at a predetermined cycle (for example, every system clock) (step S14).
ＷＦＱ回路が後段回路から受理信号を受信すると（ステップＳ１５）、前段回路に受理信号を出力する（ステップＳ１６）。ＷＦＱ回路は、待ち制御を行うカウンタであるＷａｉｔＣｎｔに、待ちの上限値であるＪｕｄｇｅＷａｉｔの値を設定する（ステップＳ１７）。ＷａｉｔＣｎｔの設定後、ＷＦＱ回路は、ＷａｉｔＣｎｔの値が０になるまで、ＷａｉｔＣｎｔの値を所定の周期（例えば、システムクロック毎）で１ずつ減算する（ステップＳ１８、Ｓ１９）。そして、ＷａｉｔＣｎｔの値が０になったときに、次に後段回路へ送信すべき要求を決定するために、ステップＳ１１に戻り、選択された入力ポートからの送信要求を待つことになる。入力カウンタは後段回路に送信要求を出力した時点で、ステップＳ１３においてフレーム長が加算されている。また、このようにすることで、重み値を制御することにより、後段回路への送信要求の送出タイミングを適切に制御することが可能となる。 When the WFQ circuit receives an acceptance signal from the subsequent circuit (step S15), it outputs the acceptance signal to the preceding circuit (step S16). The WFQ circuit sets a value of JudgeWait, which is an upper limit value of wait, to WaitCnt, which is a counter that performs wait control (step S17). After setting WaitCnt, the WFQ circuit subtracts the value of WaitCnt by 1 at a predetermined cycle (for example, every system clock) until the value of WaitCnt becomes 0 (steps S18 and S19). When the value of WaitCnt becomes 0, the process returns to step S11 to determine a request to be transmitted to the subsequent circuit, and waits for a transmission request from the selected input port. When the input counter outputs a transmission request to the subsequent circuit, the frame length is added in step S13. In addition, by doing this, it is possible to appropriately control the transmission timing of the transmission request to the subsequent circuit by controlling the weight value.
以上のＷＦＱ回路の動作を数式で表現し、それに基づき、本発明の基本原理を説明する。
各入力ポートｉ（ｉは入カポートの番号）の入力カウンタをｃｎｔ［ｉ］、重み値をｗｅｉｇｈｔ［ｉ］、送信要求を出力すべきであると選択された入力ポートにおける入力のフレーム長をｆｌｅｎとすると、各入力カウンタｃｎｔ［ｉ］の値は、所定の周期で重み値により減算されることから以下の（式１）のようになる。なお、以下の式において、「＝」は、右辺演算後の結果を左辺に格納することを意味する。
The above-described operation of the WFQ circuit is expressed by mathematical formulas, and the basic principle of the present invention will be described based thereon.
The input counter of each input port i (i is the input port number) is set to cnt [i], the weight value is weight [i], and the frame length of the input at the input port selected to output the transmission request is flen. Then, since the value of each input counter cnt [i] is subtracted by the weight value at a predetermined cycle, the following (Equation 1) is obtained. In the following expression, “=” means that the result after the right side operation is stored in the left side.
ｃｎｔ［ｉ］＝ｃｎｔ［ｉ］−ｗｅｉｇｈｔ［ｉ］ ただし、ＣＮＴ［ｉ］＞０ …（式１） cnt [i] = cnt [i] −weight [i] where CNT [i]> 0 (Expression 1)
上記の（式１）の両辺をｗｅｉｇｈｔ［ｉ］で除算すると、以下の（式２）のようになる。 When both sides of the above (Equation 1) are divided by weight [i], the following (Equation 2) is obtained.
ｃｎｔ［ｉ］／ｗｅｉｇｈｔ［ｉ］＝ｃｎｔ［ｉ］／ｗｅｉｇｈｔ［ｉ］−１ …（式２） cnt [i] / weight [i] = cnt [i] / weight [i] -1 (Expression 2)
ここで、ｃｎｔ［ｉ］／ｗｅｉｇｈｔ［ｉ］をＣＮＴ［ｉ］とおくと、（式２）は、以下の（式３）のようになる。 Here, when cnt [i] / weight [i] is set to CNT [i], (Expression 2) becomes as shown in (Expression 3) below.
ＣＮＴ［ｉ］＝ＣＮＴ［ｉ］−１ …（式３） CNT [i] = CNT [i] -1 (Formula 3)
この場合、最も最初にｃｎｔ［ｉ］が０以下となるのは、明らかに、|ＣＮＴ［ｉ］|（ＣＮＴ［ｉ］の絶対値）が最も小さい入力である。このことから、（式１）のように、ｗｅｉｇｈｔ［ｉ］を減算し続け、値が０以下になる入力ポートを選択する場合に比べ、送信要求が入力されている入力ポートｉのＣＮＴ［ｉ］の大きさを比較するだけで、送信要求の送出を行う入カポートの選択が可能となり、演算処理の高速化を図ることができる。 In this case, it is apparent that the input having the smallest value of | CNT [i] | (absolute value of CNT [i]) is the first that cnt [i] is 0 or less. Therefore, as shown in (Equation 1), weight [i] is continuously subtracted, and CNT [i of input port i to which a transmission request is input is compared with a case where an input port whose value is 0 or less is selected. ], It is possible to select an input port for sending a transmission request, and to speed up the arithmetic processing.
なお、各入力ポートｉのｃｎｔ［ｉ］は、ある入力ポートｉのｃｎｔ［ｉ］が０以下となるまで、ｃｎｔ［ｉ］からｗｅｉｇｈｔ［ｉ］を減算し続け、ｃｎｔ［ｉ］の値が更新される。
そこで、すべての入力ポートｉのＣＮＴ［ｉ］の中の最小値をＣＮＴｍｉｎとすると、このＣＮＴｍｉｎを各入力ポートに対応するＣＮＴ［ｉ］から減ずることで、ある入力ポートのｃｎｔ［ｉ］が０以下となるまで、各入力ポートのｃｎｔ［ｉ］からｗｅｉｇｈｔ［ｉ］を減算し続けるのと同じになる。
すなわち、以下の（式４）の演算を行うことにより、各入力ポートｉに対応するＣＮＴ［ｉ］を更新することができ、ｃｎｔ［ｉ］が０以下となるまでｗｅｉｇｈｔ［ｉ］を減算し続ける場合に比べ、処理が簡単化され、演算処理の高速化を図ることができる。
Note that cnt [i] of each input port i continues to subtract weight [i] from cnt [i] until cnt [i] of an input port i becomes 0 or less, and the value of cnt [i] Updated.
Therefore, if the minimum value among CNT [i] of all input ports i is CNTmin, the cnt [i] of a certain input port is reduced to 0 by subtracting this CNTmin from CNT [i] corresponding to each input port. This is equivalent to continuing to subtract weight [i] from cnt [i] of each input port until:
That is, by performing the following calculation (Equation 4), CNT [i] corresponding to each input port i can be updated, and weight [i] is subtracted until cnt [i] becomes 0 or less. Compared with the case of continuing, the processing is simplified, and the speed of the arithmetic processing can be increased.
ＣＮＴ［ｉ］＝ＣＮＴ［ｉ］−ＣＮＴｍｉｎ …（式４） CNT [i] = CNT [i] −CNTmin (Formula 4)
また、後段回路に送信要求送出する時、ｃｎｔ［ｉ］にフレーム長ｆｌｅｎを加算する必要がある。すなわち、以下の（式５）のようになる。 Further, when sending a transmission request to the subsequent circuit, it is necessary to add the frame length flen to cnt [i]. That is, the following (Formula 5) is obtained.
ＣＮＴ［ｉ］＝（ｃｎｔ［ｉ］+ｆｌｅｎ）／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ［ｉ］＋ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］ …（式５）
CNT [i] = (cnt [i] + flen) / weight [i]
= CNT [i] + flen / weight [i] (Formula 5)
（式５）において、ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］の演算を、浮動小数点で行うと、浮動小数点の除算は計算コストが高くなる。従って、固定小数点で行ったほうがハードウェア化、処理の高速化の面から好ましい。しかしながら、固定小数点のため割り切れない場合が存在し、ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］の余りＲ［ｉ］が累積的な誤差を生む。そこで、余りを次の計算時、フレーム長ｆｌｅｎに加算するようにすることで、累積誤差を０にできる。具体的には、除算を行う前のＣＮＴ［ｉ］の値をＣＮＴ’［ｉ］とし、除算を行ったことによる商をＱ［ｉ］、余りをＲ［ｉ］とすると、ｆｌｅｎ＝Ｑ［ｉ］×ｗｅｉｇｈｔ［ｉ］＋Ｒ［ｉ］であることから、以下の（式６）のようになる。 In (Expression 5), if the operation of flen / weight [i] is performed in floating point, the calculation cost of floating point division increases. Therefore, it is preferable to use a fixed point in terms of hardware and high-speed processing. However, there are cases where it is not divisible because of a fixed point, and the remainder R [i] of flen / weight [i] produces a cumulative error. Therefore, the cumulative error can be reduced to zero by adding the remainder to the frame length flen in the next calculation. Specifically, assuming that the value of CNT [i] before division is CNT ′ [i], the quotient resulting from the division is Q [i], and the remainder is R [i], flen = Q [ Since i] × weight [i] + R [i], the following (formula 6) is obtained.
ＣＮＴ［ｉ］
＝ＣＮＴ’［ｉ］+ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ’［ｉ］＋（ｆｌｅｎ−Ｒ［ｉ］）／ｗｅｉｇｈｔ［ｉ］＋Ｒ［ｉ］／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ’［ｉ］＋Ｑ［ｉ］＋Ｒ［ｉ］／ｗｅｉｇｈｔ［ｉ］ …（式６）
CNT [i]
= CNT '[i] + flen / weight [i]
= CNT ′ [i] + (flen−R [i]) / weight [i] + R [i] / weight [i]
= CNT ′ [i] + Q [i] + R [i] / weight [i] (Formula 6)
そして、その次に除算機会を得たときには、同様に以下のようになる。 Then, when the next division opportunity is obtained, it is as follows.
ＣＮＴ［ｉ］
＝ＣＮＴ’［ｉ］＋ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ”［ｉ］＋Ｑ’［ｉ］＋Ｒ’［ｉ］／ｗｅｉｇｈｔ［ｉ］＋ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ”［ｉ］＋Ｑ’［ｉ］＋（ｆｌｅｎ＋Ｒ’［ｉ］−Ｒ［ｉ］）／ｗｅｉｇｈｔ［ｉ］＋Ｒ［ｉ］／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ”［ｉ］＋Ｑ’［ｉ］＋Ｑ［ｉ］＋Ｒ［ｉ］／ｗｅｉｇｈｔ［ｉ］ …（式７）
CNT [i]
= CNT '[i] + flen / weight [i]
= CNT "[i] + Q '[i] + R' [i] / weight [i] + flen / weight [i]
= CNT "[i] + Q '[i] + (flen + R' [i] -R [i]) / weight [i] + R [i] / weight [i]
= CNT "[i] + Q '[i] + Q [i] + R [i] / weight [i] (Formula 7)
ここで、ＣＮＴ”［ｉ］は除算２回前のＣＮＴ［ｉ］の値、Ｑ’、Ｒ’はそれぞれ前回除算を行ったときの商と余りである。Ｒは、０≦Ｒ＜ｗｅｉｇｈｔ［ｉ］を満たすので、累積誤差はｗｅｉｇｈｔ［ｉ］に収まる。図５は、除算累積誤差を説明するための図であり、たとえば同図に示すようなフレーム長のフレームが１行目のものから順に入力され、当該フレーム長に対して演算を行う場合、本方式を使用すると、余りを計算に入れ込んだ固定小数点演算累積値の欄に示すように、浮動小数点演算の累積結果との差は小数点以下のみとなるが、余りの足しこみを行わない場合、余りを計算に入れ込まない固定小数点演算累積値の欄に示すように誤差は次々と累積されていく。 Here, CNT ″ [i] is the value of CNT [i] two times before the division, and Q ′ and R ′ are the quotient and remainder when the previous division is performed. R is 0 ≦ R <weight [ i] is satisfied, the accumulated error falls within the weight [i], and Fig. 5 is a diagram for explaining the division accumulated error, for example, a frame having a frame length as shown in FIG. When the calculation is performed for the corresponding frame length and this method is used, the difference from the accumulated result of the floating-point operation is as shown in the fixed-point operation accumulated value column with the remainder included in the calculation. If the remainder is not added, but the remainder is not added, the error is accumulated one after another as shown in the column of the fixed-point arithmetic accumulation value in which the remainder is not included in the calculation.
また、除数の最大値ｍ（ｗｅｉｇｈｔ［ｉ］のとりえる最大値）分だけ、ＣＮＴ［ｉ］、ｆｌｅｎをｍビット左シフトして除算を行うことで、加算の必要はなくなり、ビット結合だけで処理することが可能となり、演算時間をさらに短縮できる。 Also, by dividing CNT [i] and flen by m bits to the left by the maximum divisor m (maximum value of weight [i]), there is no need for addition, and only bit combination is required. It is possible to process, and the calculation time can be further shortened.
つまり、上記（式５）と、Ｑ［ｉ］＝（ｆｌｅｎ−Ｒ［ｉ］）／ｗｅｉｇｈｔ［ｉ］であることから、以下の（式８）のようになる。 That is, since (Equation 5) and Q [i] = (flen−R [i]) / weight [i], the following (Equation 8) is obtained.
ＣＮＴ［ｉ］＝ＣＮＴ’［ｉ］＋ｆｌｅｎ／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ’［ｉ］＋Ｑ［ｉ］＋Ｒ［ｉ］／ｗｅｉｇｈｔ［ｉ］ …（式８）
CNT [i] = CNT ′ [i] + flen / weight [i]
= CNT ′ [i] + Q [i] + R [i] / weight [i] (Formula 8)
しかし、実際には、Ｒ［ｉ］／ｗｅｉｇｈｔ［ｉ］は小数点以下の値となるため、（式８）は以下の（式９）のようになる。 However, in actuality, R [i] / weight [i] has a value after the decimal point, so (Equation 8) becomes as shown in (Equation 9) below.
ＣＮＴ［ｉ］＝ＣＮＴ’［ｉ］+Ｑ［ｉ］ …（式９） CNT [i] = CNT ′ [i] + Q [i] (Formula 9)
また、（式８）の両辺を２^ｍ倍（「＾」は、べき乗を表す）すると、以下の（式１０）のようになる。なお、「<<ｍ」は、ｍビットだけ左シフトすることを示す。 Further, when both sides of (Expression 8) are multiplied by 2 ^ m ("^" represents a power), the following (Expression 10) is obtained. Note that “<< m” indicates a left shift by m bits.
ＣＮＴ［ｉ］<<ｍ
＝ＣＮＴ’［ｉ］<<ｍ＋（ｆｌｅｎ<<ｍ）／ｗｅｉｇｈｔ［ｉ］ …（式１０）
CNT [i] << m
= CNT '[i] << m + (flen << m) / weight [i] (Expression 10)
（式８）を用いて、（式１０）を変形すると、以下の（式１１）のようになる。なお、Ｒ’［ｉ］は前回の入力フレームｉが送信要求として選択されたときに行われた除算の余りである。 When (Expression 10) is transformed using (Expression 8), the following (Expression 11) is obtained. R ′ [i] is the remainder of the division performed when the previous input frame i is selected as the transmission request.
ＣＮＴ［ｉ］<<ｍ
＝ＣＮＴ’［ｉ］<<ｍ＋（ｆｌｅｎ<<ｍ）／ｗｅｉｇｈｔ［ｉ］
＝（ＣＮＴ”［ｉ］<<ｍ＋Ｑ’［ｉ］＋Ｒ’［ｉ］／ｗｅｉｇｈｔ［ｉ］）＋（ｆｌｅｎ<<ｍ）／ｗｅｉｇｈｔ［ｉ］
＝ＣＮＴ”［ｉ］<<ｍ＋Ｑ’［ｉ］＋（ｆｌｅｎ<<ｍ＋Ｒ’［ｉ］）／ｗｅｉｇｈｔ［ｉ］ …（式１１）
CNT [i] << m
= CNT '[i] << m + (flen << m) / weight [i]
= (CNT "[i] << m + Q '[i] + R' [i] / weight [i]) + (flen << m) / weight [i]
= CNT "[i] << m + Q '[i] + (flen << m + R' [i]) / weight [i] (Formula 11)
（式１１）に、（式９）を代入すると、以下の（式１２）になる。 Substituting (Equation 9) into (Equation 11) yields (Equation 12) below.
ＣＮＴ［ｉ］<<ｍ＝ＣＮＴ’［ｉ］＋（ｆｌｅｎ<<ｍ＋Ｒ’［ｉ］）／ｗｅｉｇｈｔ［ｉ］ …（式１２） CNT [i] << m = CNT '[i] + (flen << m + R' [i]) / weight [i] (Formula 12)
１≦ｗｅｉｇｈｔ［ｉ］≦２＾ｍならば、０≦Ｒ’［ｉ］＜２＾ｍである。また、ｆｌｅｎ≧１であるので、ｆｌｅｎ<<ｍ≧２＾ｍである。そのため、ｆｌｅｎ<<ｍ＋Ｒ’［ｉ］は、ｆｌｅｎとＲ’［ｉ］のビット結合となる。 If 1 ≦ weight [i] ≦ 2 ^ m, then 0 ≦ R ′ [i] <2 ^ m. Further, since flen ≧ 1, flen << m ≧ 2 ^ m. Therefore, flen << m + R '[i] is a bit combination of flen and R' [i].
以上のように、入力カウンタｃｎｔ［ｉ］の値を用いるのではなく、ｃｎｔ［ｉ］をｗｅｉｇｈｔ［ｉ］で除したＣＮＴ［ｉ］及びその最小値ＣＮＴｍｉｎを用いることで、送信要求の送出を行う入力の選択や、重み値による減算による更新処理を簡単に行うことが可能となり、演算時間の高速化を図ることができる。また、後段回路にフレームを送出したときのフレーム長を加算してＣＮＴ［ｉ］の値を更新する演算においても、上述したように、固定小数点を用いた場合の余りによる誤差の累積を適切に処理することで、簡単な処理によりＣＮＴ［ｉ］の値を更新することができ、演算処理を高速化することができる。
なお、上記においては、重みのとりうる最大値分ビットシフトを行っているが、適当な、予め決められた所定分、ビットシフトを行うことでもよい。
As described above, instead of using the value of the input counter cnt [i], the transmission request is transmitted by using CNT [i] obtained by dividing cnt [i] by weight [i] and its minimum value CNTmin. Selection of input to be performed and update processing by subtraction by weight value can be easily performed, and the calculation time can be increased. Also, in the calculation of updating the value of CNT [i] by adding the frame length when the frame is sent to the subsequent circuit, as described above, it is possible to appropriately accumulate errors due to the remainder when using a fixed point. By processing, the value of CNT [i] can be updated by simple processing, and the arithmetic processing can be speeded up.
In the above description, the bit shift is performed by the maximum value that can be weighted, but the bit shift may be performed by an appropriate predetermined amount.
図２は、上述の基本原理に基づいて構成した、本発明の一実施形態によるＷＦＱ回路１００の構成例である。また、図３は、図２のＷＦＱ回路１００の動作フローを示した図である。以下、図２、図３に基づいて、本発明の実施の形態について詳細に説明する。
FIG. 2 is a configuration example of the
まず、図２を用いて、本発明の一実施の形態によるＷＦＱ回路１００の構成について説明する。図２の構成例では、入力ポートの数が４（ｉ＝０〜３）である場合について示しているが、４以上あるいは４以下の場合であってもよい。
First, the configuration of the
入力ｉフレーム長記憶手段１０１−ｉ（ｉ＝０〜３）は、前段回路から入力ポートｉに入力されたフレームのフレーム長であるｆｌｅｎ［ｉ］を格納する手段である。入力ｉ重み記憶手段−ｉ（ｉ＝０〜３）は、入力ポートｉの入力に対する重み値であるｗｅｉｇｈｔ［ｉ］を格納する手段である。入力ｉ商記憶手段１０３−ｉ（ｉ＝０〜３）は、商カウンタ、すなわち、入力ポートｉの入力に対する、上述したＣＮＴ［ｉ］の商を格納する手段、入力ｉ余り記憶手段１０４−ｉ（ｉ＝０〜３）は、余りカウンタ、すなわち、ＣＮＴ［ｉ］の余りを格納する手段である。入力ｉラウンドロビンカウンタ記憶手段１０５−ｉ（ｉ＝０〜３）は、入カポートｉの入力に対応するラウンドロビンカウンタを格納する手段であり、演算回路１０６（演算手段）は、上述した各種の演算を実行する演算回路、制御回路１０７（制御手段）は、ＷＦＱ回路１００の全体を制御する制御回路である。図２に示す制御回路１０７内の記憶手段に格納されているＷａｉｔＣｎｔは、待ち制御を行うためのカウンタであり、制御回路１０７内の記憶手段に格納されているＪｕｄｇｅＷａｉｔは、ＷａｉｔＣｎｔの上限値として設定される値である。
なお、以下、入力ｉフレーム長記憶手段１０１−０〜３を総称して入力ｉフレーム長記憶手段１０１、入力ｉ重み記憶手段−０〜３を総称して入力ｉ重み記憶手段、入力ｉ商記憶手段１０３−０〜３を総称して入力ｉ商記憶手段１０３、入力ｉ余り記憶手段１０４−０〜３を総称して入力ｉ余り記憶手段１０４、入力ｉラウンドロビンカウンタ記憶手段１０５−０〜３を総称して入力ｉラウンドロビンカウンタ記憶手段１０５と記載する。入力ｉフレーム長記憶手段１０１、入力ｉ重み記憶手段、入力ｉ商記憶手段１０３、入力ｉ余り記憶手段１０４、入力ｉラウンドロビンカウンタ記憶手段１０５は、例えばレジスタである。
The input i frame length storage means 101-i (i = 0 to 3) is a means for storing flen [i], which is the frame length of the frame input from the preceding circuit to the input port i. The input i weight storage means -i (i = 0 to 3) is means for storing weight [i] which is a weight value for the input of the input port i. The input i quotient storage means 103-i (i = 0 to 3) is a quotient counter, that is, means for storing the quotient of the above-mentioned CNT [i] with respect to the input of the input port i, and input i remainder storage means 104-i. (I = 0 to 3) is a remainder counter, that is, means for storing the remainder of CNT [i]. The input i round robin counter storage means 105-i (i = 0 to 3) is a means for storing a round robin counter corresponding to the input of the input port i, and the arithmetic circuit 106 (arithmetic means) An arithmetic circuit that executes arithmetic operation, the control circuit 107 (control means) is a control circuit that controls the
Hereinafter, the input i frame length storage means 101-0 to 3 are collectively referred to as input i frame length storage means 101, and the input i weight storage means 0 to 3 are collectively referred to as input i weight storage means and input i quotient storage. The means 103-0-3 are collectively referred to as the input i quotient storage means 103, the input i remainder storage means 104-0-3 are collectively referred to as the input i remainder storage means 104, and the input i round robin counter storage means 105-0-3. Are collectively referred to as input i round robin counter storage means 105. The input i frame length storage unit 101, the input i weight storage unit, the input i quotient storage unit 103, the input i remainder storage unit 104, and the input i round robin counter storage unit 105 are, for example, registers.
次に、図３を用いて、図２に示すＷＦＱ回路の動作について説明する。
制御回路１０７は、自身の備える記憶手段に記憶するＪｕｄｇｅＷａｉｔに、所定の値を設定する（ステップＳ２０１）。さらに制御回路１０７は、各入力ｉ重み記憶手段１０２に、各入力ポートｉの所定の重み値ｗｅｉｇｈｔ［ｉ］を設定し（ステップＳ２０２）、各入力ｉ商記憶手段１０３、各入力ｉ余り記憶手段１０４を０クリアする（ステップＳ２０３）。
Next, the operation of the WFQ circuit shown in FIG. 2 will be described with reference to FIG.
The
続いて、制御回路１０７は、いずれかの入力ポートｉに前段回路から送信要求があるかを判断する（ステップＳ２０４）。どの入力ポートｉにも前段回路から送信要求がない場合には（ステップＳ２０４：ＮＯ）、ステップＳ２０４からの処理を再度実行する。
一方、いずれかの入力ポートｉに前段回路から送信要求がある場合（ステップＳ２０４：ＹＥＳ）、制御回路１０７は、上述の基本原理で説明した各入力ポートｉのＣＮＴ［ｉ］を比較し、ＣＮＴ［ｉ］が最も小さい入力を選択するとともに、その選択したＣＮＴ［ｉ］から最小値であるＣＮＴｍｉｎを求める。具体的には、ＣＮＴ［ｉ］の値は、入力ｉ商記憶手段１０３に格納されているため、各入力ｉ商記憶手段１０３内の設定内容を用いて、ＣＮＴ［ｉ］の値が最小の入力を選択する。ＣＮＴ［ｉ］の値が最小の入力ポートｉを入力ポートｊとし、入力ポートｊからの入力を入力ｊとすると、最小値であるＣＮＴｍｉｎは、入力ｊ商記憶手段１０３−ｊに格納されている値となる（ステップＳ２０５）。ただし、最小値比較時に、比較対象の入力に送信要求が来ていない入力に対しては、比較を行わない。
Subsequently, the
On the other hand, when there is a transmission request from the preceding circuit to any one of the input ports i (step S204: YES), the
制御回路１０７が、後段回路に、入力ｊに対する送信要求を送出すると（ステップＳ２０６）、以下のステップＳ２０８〜Ｓ２１０の処理を入力数の分だけ繰り返す（ステップＳ２０７）。
すなわち、演算回路１０６は、上述の基本原理の（式４）で説明したＣＮＴ［ｉ］＝ＣＮＴ［ｉ］−ＣＮＴｍｉｎを演算する。具体的には、ＣＮＴｍｉｎは、上述したように、入力ｊ商記憶手段１０３−ｊに格納されており、各入力ｉのＣＮＴ［ｉ］は、入力ｉ商記憶手段１０３−ｉ（ｉはｊ以外）に格納されているため、これらを用いて、上記の（式４）の減算処理を行う（ステップＳ２０８）。
そして、ステップＳ２０７による演算結果が負の場合、負になった入力ｋに対応した商を格納する入力ｋ商記憶手段１０３−ｋと、当該入力ｋに対応した余りを格納する入力ｋ余り記憶手段１０４−ｋとに、値として「０」を設定する（ステップＳ２０９、Ｓ２１０）。このようにすることにより、ＣＮＴ［ｉ］が負になることがなくなり、以後の処理を簡単にすることができる。
When the
That is, the
If the calculation result in step S207 is negative, the input k quotient storage means 103-k that stores the quotient corresponding to the negative input k and the input k remainder storage means that stores the remainder corresponding to the input k. A value “0” is set to 104-k (steps S209 and S210). By doing so, CNT [i] does not become negative, and subsequent processing can be simplified.
次に、上述の基本原理で説明したように、（式５）に基づき、送信要求を行った入力ｊに対するフレーム長の加算に伴うＣＮＴ［ｉ］の更新を行う（ステップＳ２１１）。すなわち、演算処理の高速化のため、固定小数点を用いた場合は以下のようになる。
演算回路１０６は、入力ｊフレーム長記憶手段１０１−ｊに格納されている入力ｊのフレーム長の値（ｆｌｅｎ）に、入力ｊ余り記憶手段１０４−ｊ内に格納されている入力ｊの余りの値を加算し、その加算結果を入力ｊ重み記憶手段−ｊに格納されている値であるｗｅｉｇｈｔ［ｊ］で除算する。演算回路１０６は、除算結果の商を入力ｊ商記憶手段１０３−ｊに、余りを入力ｊ余り記憶手段１０４−ｊに格納することにより、送信要求を行った入力ｊのＣＮＴ［ｊ］の値を更新する。あるいは、上述した基本原理の（式１３）に基づき、フレーム長を左シフトして、入力ｊの余りとビット結合し、ｗｅｉｇｈｔ［ｊ］で除算するようにしてもよい。
Next, as described in the basic principle described above, based on (Equation 5), CNT [i] is updated as the frame length is added to the input j for which a transmission request is made (step S211). In other words, in order to speed up the arithmetic processing, when a fixed point is used, the operation is as follows.
The
一方、上述したステップＳ２０６の実行後、制御回路１０７は、後段回路から受理信号の受信を待つ。後段からの受理信号を受信すると（ステップＳ２１３）、制御回路１０７は、ＷａｉｔＣｎｔに、ステップＳ２０１において設定したＪｕｄｇｅＷａｉｔの値を設定する（ステップＳ２１４）。制御回路１０７は、選択された入力ｊに接続される前段回路へ受理信号を送信する（ステップＳ２１５）。
On the other hand, after execution of step S206 described above, the
ＷａｉｔＣｎｔは、制御回路１０７により、所定の周期（例えばシステムクロック毎）で減算される（ステップＳ２１６）。
上述したステップＳ２１６の実行後、制御回路１０７は、ＷａｉｔＣｎｔの値が０かを判定し、０になるまで繰り返し減算を行う（ステップＳ２１６、Ｓ２１７）。このように、ＷａｉｔＣｎｔの現在を行って０になった場合（ステップＳ２１７：ＹＥＳ）、ＷａｉｔＣｎｔの減算を停止する（ステップＳ２１８）。
WaitCnt is subtracted by the
After executing step S216 described above, the
上述したステップＳ２１１の後に、ＷａｉｔＣｎｔの値が０になった場合（ステップＳ２１２：ＹＥＳ）、ステップＳ２０４に戻り、ＣＮＴ［ｉ］が最小の入力の選択を行う。 If the value of WaitCnt becomes 0 after step S211 described above (step S212: YES), the process returns to step S204, and the input with the smallest CNT [i] is selected.
なお、ステップＳ２０４において、ＣＮＴ［ｉ］の最小値を求める際に、同じ値が存在したり、同時に０以下になる入力が存在する場合は、ＷＦＱの基本動作として、該当する入力をラウンドして選択する必要がある。すなわち順繰りに、ｔｍｐ＝入力０ラウンドロビンカウンタ、入力０ラウンドロビンカウンタ＝入力１ラウンドロビンカウンタ、入力１ラウンドロビンカウンタ＝入力２ラウンドロビンカウンタ、入力２ラウンドロビンカウンタ＝入力３ラウンドロビンカウンタ、入力３ラウンドロビンカウンタ＝ｔｍｐ（入力０ラウンドロビンカウンタの元の値）とし、各入力ポートに対応するラウンドロビンカウンタを１つずつずらす。あるいは、いままでの送信履歴から、最も送信を行っていない入力を選択するようにしてもよい。その際の選択処理は、以下に述べるように、各入力ｉに対応して設けられている入力ｉラウンドロビンカウンタ記憶手段１０５−ｉ内に記憶されている入力ｉラウンドロビンカウンタを用いて行うのが効果的である。
In step S204, when obtaining the minimum value of CNT [i], if the same value exists or there are inputs that are simultaneously 0 or less, the corresponding input is rounded as the basic operation of WFQ. Must be selected. That is, in order, tmp =
すなわち、例えば入力ポート数を４とし、入力２が送信要求ポートとして選択された場合、入力２ラウンドロビンカウンタより大きい値をもつ各入力ｉラウンドロビンカウンタは１デクリメント（減算）を行い、入力２ラウンドロビンカウンタ＝３とする。このようにすることで、最近送信した順に入力ｉラウンドロビンカウンタは、３，２，１，０という値を持つことになる。
上記においては、ＣＮＴ［ｉ］を比較して最も小さい入力を選択しているが、入力ｉラウンドロビンカウンタをさらに用いて比較を行うこともできる。つまり、入力選択時の比較に用いる値をｃｍｐ［ｉ］とするならば、ＣＮＴ［ｉ］の値に同じものがある場合であっても、以下のように容易に選択可能となる。なお、入力数が４の場合を想定しており、よって、入力ｉラウンドロビンカウンタの２ｂｉｔ（０〜３の値）を用いている。また、「｜」はビット結合を表す。
That is, for example, when the number of input ports is 4 and
In the above, the smallest input is selected by comparing CNT [i], but the comparison can also be performed by further using an input i round robin counter. That is, if the value used for comparison at the time of input selection is cmp [i], even if there is the same value of CNT [i], it can be easily selected as follows. It is assumed that the number of inputs is 4, and therefore 2 bits (
ｃｍｐ［ｉ］（１８ｂｉｔ）
＝ＣＮＴ［ｉ］（１６ｂｉｔ）｜入力ｉラウンドロビンカウンタ（２ｂｉｔ） …（式１３）
cmp [i] (18 bits)
= CNT [i] (16 bits) | Input i round robin counter (2 bits) (Equation 13)
さらに入力要求がある場合、ｒｅｑｕｅｓｔ［ｉ］＝０、入力要求がない場合、ｒｅｑｕｅｓｔ［ｉ］＝１とし、以下の式で算出される値（ｃｍｐ［ｉ］）を用いて入力選択時の最小値選択を行う。 Further, when there is an input request, request [i] = 0, and when there is no input request, set request [i] = 1, and use the value (cmp [i]) calculated by the following formula to minimize the input Perform value selection.
ｃｍｐ［ｉ］（１９ｂｉｔ）
＝ｒｅｑｕｅｓｔ［ｉ］（１ｂｉｔ）｜ＣＮＴ［ｉ］（１６ｂｉｔ）｜入力ｉラウンドロビンカウンタ（２ｂｉｔ） …（式１４）
cmp [i] (19 bits)
= Request [i] (1 bit) | CNT [i] (16 bits) | input i round robin counter (2 bits) (Expression 14)
上記のｃｍｐ［ｉ］を用いることにより、入力要求があるかどうかの判断を入力選択時に行わなくてもすむようになる。つまり、上式において算出されたｃｍｐ［ｉ］のうち最小値をもつｃｍｐ［ｉ］を選択し、その選択したｃｍｐ［ｉ］の最小値をＣＭＰ＿ＭＩＮとすると、ＣＭＰ＿ＭＩＮのＭＳＢ（Most Significant Bit：最上位ビット）が１である場合、ｒｅｑｕｅｓｔ［ｉ］が０であった入力がなかった、すなわち、どの入力にも送信要求はなかったということがわかる。また、送信要求が存在していれば、少なくともＣＭＰ＿ＭＩＮのＭＳＢは０になり、選択するポートｉを決定するために最小値のｃｍｐ［ｉ］を求める際には、ＭＳＢが０である、すなわち、入力要求があるポートからのみ選択が行われるため、比較のたびに送信要求があるかどうか判断する必要がなくなる。 By using the above cmp [i], it is unnecessary to determine whether or not there is an input request when selecting an input. In other words, if cmp [i] having the minimum value is selected from the cmp [i] calculated in the above equation, and the minimum value of the selected cmp [i] is CMP_MIN, the MSB (Most Significant Bit: highest) of CMP_MIN When the upper bit (1) is 1, it can be seen that there was no input whose request [i] was 0, that is, there was no transmission request for any input. Also, if there is a transmission request, at least the MSB of CMP_MIN is 0, and when determining the minimum value cmp [i] to determine the port i to be selected, the MSB is 0. Since selection is performed only from a port having an input request, it is not necessary to determine whether or not there is a transmission request at each comparison.
図４は、上述したＷＦＱを用いて、各レジスタ値がどのように変化するかの一例を入力数３のＷＦＱを用いて説明する。なお、シフト量（ｗｅｉｇｈｔ［ｉ］の最大値）ｍ＝５であり、時刻０の初期状態において入力はないものとする。また、各入力ポートｉの重みは、ｗｅｉｇｈｔ［０］＝３、ｗｅｉｇｈｔ［１］＝２、ｗｅｉｇｈｔ［３］＝１であるとする。
FIG. 4 illustrates an example of how each register value changes using the WFQ described above, using a WFQ with 3 inputs. It is assumed that the shift amount (maximum value of weight [i]) m = 5 and there is no input in the initial state at
時刻１において、制御回路１０７は、入力０の送信要求（フレーム長１０００）と、入力１の送信要求（フレーム長６４）を受信する。これにより、ｆｌｅｎ［０］＝１０００、ｆｌｅｎ［１］＝６４が格納される。そして、この時刻０において入力があった入力０と入力１のうち、ｃｎｔ［ｉ］がもっとも小さいのは入力０なので（ｃｎｔ［０］＝１０００、ｃｎｔ［１］＝２０００）、入力０が選択される。そして、（ｆｌｅｎ［０］<<ｍ＋Ｒ［０］）／ｗｅｉｇｈｔ［０］＝（１０００<<５＋２）／３＝１０６６７ 余り１となるため、ｃｎｔ［０］＝１０６６７、Ｒ［０］＝１のように更新される。
また、他の入力のｃｎｔ［ｉ］（ｉ＝１，２）からは、ｃｎｔ［０］の値であった１０００が減算されるが、入力２は減算により負になるので、ｃｎｔ［２］は０となる。また、ラウンドロビン値は、最も最近選択されたポートに対応したものが最も大きな値になるので、ｒｏｕｎｄ［０］が３から３となる。そして、他の各入力のｒｏｕｎｄ［ｉ］（ｉ＝１，２）のうち、３以上の値を持つものをデクリメントする必要があるが、送信したものが最も大きな値である３であったためデクリメントは行わない。
At
Also, 1000, which was the value of cnt [0], is subtracted from cnt [i] (i = 1, 2) of the other inputs, but since
次に、時刻２において、入力２の送信要求（フレーム長１００）を受信する。現在入力があるｃｎｔ［ｉ］、すなわち、入力１と入力２のｃｎｔ［ｉ］を比較すると（ｃｎｔ［１］＝１０００、ｃｎｔ［２］＝０）、ｃｎｔ［２］が最も小さいので、ｃｎｔ［２］が選択され、入力２以外の各入力のｃｎｔ［ｉ］（ｉ＝０，１）から、ｃｎｔ［２］の値である０が減算される。（ｆｌｅｎ［２］<<ｍ＋Ｒ［２］）／ｗｅｉｇｈｔ［２］＝（１００<<５＋０）／１＝３２００ 余り０であるので、ｃｎｔ［２］＝３２００となり、Ｒ［２］には０が加算されるため０のままとなる。選択された入力２のラウンドロビン値ｒｏｕｎｄ［２］は、２から最も大きな値の３に変化し、他の入力のｒｏｕｎｄ［ｉ］で２以上のものは、デクリメントされるため、入力０のｒｏｕｎｄ［０］は３から２に変化する。
Next, at
続いて、時刻３において、現在入力があるのは入力１のみであるので、入力１以外の各入力のｃｎｔ［ｉ］（ｉ＝０，２）から、ｃｎｔ［１］の値である１０２４が減算される。（ｆｌｅｎ［１］<<ｍ＋Ｒ［１］）／ｗｅｉｇｈｔ［１］＝（１００<<５＋０）／１＝１０２４ 余り０であるので、ｃｎｔ［１］＝１０２４となり、Ｒ［１］には０が加算されるため１のままとなる。選択された入力２のラウンドロビン値ｒｏｕｎｄ［２］は、１から最も大きな値の３に変化し、他の入力のｒｏｕｎｄ［ｉ］で１以上のものは、デクリメントされるため、入力０のｒｏｕｎｄ［０］は２から１に、入力２のｒｏｕｎｄ［２］は３から２に変化する。
時刻４以降も、同様の処理を繰り返すことによりＷＦＱ処理が行われる。
Subsequently, since only the
After
以上、本発明の実施の形態について説明したが、トラヒックコントロール装置の各手段は、専用のハードウェア（例えば、ワイヤードロジック等）により実現されるが、メモリおよびＣＰＵ（中央処理装置）により構成され、各部の機能を実現するためのプログラムをメモリからロードして実行することによりその機能を実現させるものであってもよい。また、メモリインタフェース回路の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、メモリインタフェース回路の各部に必要な処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。 As described above, the embodiments of the present invention have been described. Each means of the traffic control device is realized by dedicated hardware (for example, wired logic), but is configured by a memory and a CPU (central processing unit). The function may be realized by loading a program for realizing the function of each unit from the memory and executing the program. Further, by recording a program for realizing the function of the memory interface circuit on a computer-readable recording medium, causing the computer system to read and execute the program recorded on the recording medium, each part of the memory interface circuit You may perform a process required for. Here, the “computer system” includes an OS and hardware such as peripheral devices.
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
Further, the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory in a computer system serving as a server or a client in that case, and a program that holds a program for a certain period of time are also included. The program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.
１００…ＷＦＱ回路
１０１−０…入力０フレーム長記憶手段
１０１−１…入力１フレーム長記憶手段
１０１−２…入力２フレーム長記憶手段
１０１−３…入力３フレーム長記憶手段
１０２−０…入力０重み記憶手段
１０２−１…入力１重み記憶手段
１０２−２…入力２重み記憶手段
１０２−３…入力３重み記憶手段
１０３−０…入力０商記憶手段
１０３−１…入力１商記憶手段
１０３−２…入力２商記憶手段
１０３−３…入力３商記憶手段
１０４−０…入力０余り記憶手段
１０４−１…入力１余り記憶手段
１０４−２…入力２余り記憶手段
１０４−３…入力３余り記憶手段
１０５−０…入力０ラウンドロビンカウンタ記憶手段
１０５−１…入力１ラウンドロビンカウンタ記憶手段
１０５−２…入力２ラウンドロビンカウンタ記憶手段
１０５−３…入力３ラウンドロビンカウンタ記憶手段
１０６…演算回路
１０７…制御回路
DESCRIPTION OF
Claims (4)
前記トラヒックコントロール装置は、複数の入力ポートそれぞれに対応した商カウンタの値及び余りカウンタの値を記憶する記憶手段を備えており、
前記商カウンタのうち最小値である商カウンタを選択し、選択された商カウンタに対応した入力ポートからの送信要求を後段回路に送信する出力過程と、
選択された商カウンタ以外の前記商カウンタの値を、前記選択された商カウンタの値を減算した値に更新する更新過程と、
前記選択された商カウンタに対応した入力ポートからの入力のフレーム長と、当該入力ポートに対応した余りカウンタの値とを加算した値を、当該入力ポートに対応した所定の重みの値で除算し、除算した結果の商により前記選択された商カウンタの値を更新し、除算した結果の余りにより当該入力ポートに対応した余りカウンタの値を更新する演算過程と
を有することを特徴とするトラヒックコントロール方法。 A traffic control method in a traffic control device for outputting inputs from a plurality of input ports to a subsequent stage,
The traffic control device includes storage means for storing a quotient counter value and a remainder counter value corresponding to each of a plurality of input ports,
An output process of selecting a quotient counter that is the minimum value among the quotient counters and transmitting a transmission request from an input port corresponding to the selected quotient counter to a subsequent circuit;
An update process for updating the value of the quotient counter other than the selected quotient counter to a value obtained by subtracting the value of the selected quotient counter;
A value obtained by adding the frame length of the input from the input port corresponding to the selected quotient counter and the value of the remainder counter corresponding to the input port is divided by a predetermined weight value corresponding to the input port. And a calculation process of updating a value of the selected quotient counter by a quotient of a division result and updating a value of a remainder counter corresponding to the input port by a remainder of the division result Method.
ことを特徴とする請求項１に記載のトラヒックコントロール方法。 In the calculation process, instead of adding the input frame length from the input port corresponding to the selected quotient counter and the value of the remainder counter corresponding to the input port, the input frame length of the input port is The left bit is shifted by a predetermined amount or a maximum value that can be weighted, and connected to the value of the remainder counter corresponding to the input port.
The traffic control method according to claim 1, wherein:
前記出力過程において、最小値を有する前記商カウンタが複数ある場合、前記ラウンドロビンカウンタの値により、送信要求を送信する入力ポートを選択する、
ことを特徴とする請求項１または請求項２に記載のトラヒックコントロール方法。 The storage means further stores a round robin counter corresponding to each input port, the value of which is changed according to the order in which the transmission requests are transmitted,
In the output process, when there are a plurality of quotient counters having a minimum value, an input port for transmitting a transmission request is selected according to a value of the round robin counter.
The traffic control method according to claim 1 or 2, characterized in that
複数の入力ポートそれぞれに対応した商カウンタの値及び余りカウンタの値を記憶する記憶手段と、
前記商カウンタのうち最小値である商カウンタを選択し、選択された商カウンタに対応した入力ポートからの送信要求を後段回路に送信する制御手段と、
選択された商カウンタ以外の前記商カウンタの値を、前記選択された商カウンタの値を減算した値に更新するとともに、当該選択された商カウンタに対応した入力ポートからの入力のフレーム長と、当該入力ポートに対応した余りカウンタの値とを加算した値を、当該入力ポートに対応した所定の重みの値で除算し、除算した結果の商により前記選択された商カウンタの値を更新し、除算した結果の余りにより当該入力ポートに対応した余りカウンタの値を更新する演算手段と、
を備えることを特徴とするトラヒックコントロール装置。 A traffic control device that outputs inputs from a plurality of input ports to a subsequent stage,
Storage means for storing a quotient counter value and a remainder counter value corresponding to each of a plurality of input ports;
Control means for selecting a quotient counter which is the minimum value among the quotient counters and transmitting a transmission request from an input port corresponding to the selected quotient counter to a subsequent circuit;
Updating the value of the quotient counter other than the selected quotient counter to a value obtained by subtracting the value of the selected quotient counter, and the frame length of the input from the input port corresponding to the selected quotient counter; A value obtained by adding the value of the remainder counter corresponding to the input port is divided by a value of a predetermined weight corresponding to the input port, and the value of the selected quotient counter is updated by a quotient obtained by the division; Arithmetic means for updating the value of the remainder counter corresponding to the input port by the remainder of the division result;
A traffic control device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275598A JP4637154B2 (en) | 2007-10-23 | 2007-10-23 | Traffic control method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275598A JP4637154B2 (en) | 2007-10-23 | 2007-10-23 | Traffic control method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009105669A JP2009105669A (en) | 2009-05-14 |
| JP4637154B2 true JP4637154B2 (en) | 2011-02-23 |
Family
ID=40706940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007275598A Active JP4637154B2 (en) | 2007-10-23 | 2007-10-23 | Traffic control method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4637154B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4806716B2 (en) * | 2009-06-17 | 2011-11-02 | 日本電信電話株式会社 | Communication quality control apparatus and communication quality control method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344501A (en) * | 2001-05-22 | 2002-11-29 | Nec Corp | Packet scheduling device and method therefor |
| JP2003198611A (en) * | 2001-12-28 | 2003-07-11 | Hitachi Ltd | Traffic shaper and bandwidth control equipment |
| JP2007013412A (en) * | 2005-06-29 | 2007-01-18 | Mitsubishi Electric Corp | Packet reading controller |
-
2007
- 2007-10-23 JP JP2007275598A patent/JP4637154B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344501A (en) * | 2001-05-22 | 2002-11-29 | Nec Corp | Packet scheduling device and method therefor |
| JP2003198611A (en) * | 2001-12-28 | 2003-07-11 | Hitachi Ltd | Traffic shaper and bandwidth control equipment |
| JP2007013412A (en) * | 2005-06-29 | 2007-01-18 | Mitsubishi Electric Corp | Packet reading controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009105669A (en) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363112B1 (en) | Parallel processing decision feedback equalizer | |
| JP4637154B2 (en) | Traffic control method and apparatus | |
| JPH11266140A (en) | Programmable circuit for providing digital filter | |
| US20030026347A1 (en) | Path metric normalization | |
| WO2011051769A2 (en) | Method and system for determining a quotient value | |
| US11029921B2 (en) | Performing processing using hardware counters in a computer system | |
| WO2021044227A1 (en) | Neural network circuitry having floating point format with asymmetric range | |
| RU2666303C1 (en) | Method and device for calculating hash function | |
| WO2019167859A1 (en) | Estimating device and estimating method | |
| US6795839B2 (en) | Method and device for computing the number of bits set to one in an arbitrary length word | |
| KR20080050226A (en) | Modular multiplication device and method for designing modular multiplication device | |
| CN115629879A (en) | Load balancing method and device for distributed model training | |
| US20160103710A1 (en) | Scheduling device | |
| WO2007083377A1 (en) | Parity generation circuit, counter and counting method | |
| WO2021018058A1 (en) | System overload control method and device | |
| KR102063557B1 (en) | Interpolation filter based on time assignment algorithm | |
| JP2005033408A (en) | Method of weighting priority control | |
| JP4601657B2 (en) | Traffic shaping apparatus and method | |
| JP4806716B2 (en) | Communication quality control apparatus and communication quality control method | |
| JPH09282287A (en) | Communication processing system | |
| JP3912958B2 (en) | Data-driven processing apparatus and data processing method in data-driven processing apparatus | |
| KR20150015369A (en) | Data processing apparatus and method for performing a narrowing-and-rounding arithmetic operation | |
| CN110515681B (en) | Method for judging given delay repeatability of stream data in real time | |
| JP5935599B2 (en) | Control device, transmission device, and control method | |
| EP1723536B1 (en) | Rate computations of particular use in scheduling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4637154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |