JP4630535B2 - Manufacturing method of display device - Google Patents
Manufacturing method of display device Download PDFInfo
- Publication number
- JP4630535B2 JP4630535B2 JP2003384583A JP2003384583A JP4630535B2 JP 4630535 B2 JP4630535 B2 JP 4630535B2 JP 2003384583 A JP2003384583 A JP 2003384583A JP 2003384583 A JP2003384583 A JP 2003384583A JP 4630535 B2 JP4630535 B2 JP 4630535B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- display
- pixels
- mask
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000007740 vapor deposition Methods 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 31
- 239000011521 glass Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 238000005019 vapor deposition process Methods 0.000 claims description 3
- 239000012044 organic layer Substances 0.000 claims 4
- 239000010410 layer Substances 0.000 description 35
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 12
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 12
- 229910004444 SUB1 Inorganic materials 0.000 description 12
- 239000011295 pitch Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 229910004438 SUB2 Inorganic materials 0.000 description 8
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 101150018444 sub2 gene Proteins 0.000 description 8
- 239000003086 colorant Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000005394 sealing glass Substances 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、自発光型の表示装置の製造方法に関するが、特に蒸着マスクを用いて形成した有機発光層を有する有機エレクトロルミネッセンス型の表示装置の製造方法に好適なものである。
The present invention relates to a method for manufacturing a self-luminous display device , and is particularly suitable for a method for manufacturing an organic electroluminescent display device having an organic light-emitting layer formed using a vapor deposition mask.
ノート型コンピユータやディスプレイモニター用の高精細かつカラー表示が可能な表示装置として液晶パネルを用いた表示装置が実用化されているが、この外に有機発光材料あるいは無機発光材料を発光層とした表示装置が実用化または実用化のための研究がなされている。本発明は、有機エレクトロルミネッセンス（有機ＥＬ）や無機ＥＬの発光層を有する表示装置の当該発光層の形成に限らず、電界放出型表示装置（ＦＥＤ）やプラズマ型表示装置（ＰＤＰ）などの自発光型表示装置における蛍光体形成にも同様に適用できるが、以下では、有機ＥＬ表示装置を例として説明する。 A display device using a liquid crystal panel has been put into practical use as a display device capable of high-definition and color display for notebook computers and display monitors. In addition to this, a display using an organic light-emitting material or an inorganic light-emitting material as a light-emitting layer Research has been conducted on the practical application or practical application of the device. The present invention is not limited to the formation of the light emitting layer of a display device having a light emitting layer of organic electroluminescence (organic EL) or inorganic EL, but also a field emission display device (FED), a plasma display device (PDP), or the like. Although it can be similarly applied to phosphor formation in a light emitting display device, an organic EL display device will be described below as an example.
有機ＥＬは下層電極と上層電極で有機発光層を挟み、上下の電極から供給される電流で該有機発光層が発光する現象である。この発光現象を利用した有機ＥＬ表示装置は、多数の画素をマトリクス状に配置して２次元画像を表示するものであり、駆動方式により単純マトリクス型とアクティブ・マトリクス型とに分類される。単純マトリクス型は、絶縁基板の主面の一方向に延在してほぼ平行に並設された多数の走査線と、該一方向と交叉する他方向に延在してほぼ平行に並設された多数の信号線との各交叉部に有機発光層を介在させて画素を形成したものである。 Organic EL is a phenomenon in which an organic light emitting layer is sandwiched between a lower layer electrode and an upper layer electrode, and the organic light emitting layer emits light by current supplied from upper and lower electrodes. An organic EL display device using this light emission phenomenon displays a two-dimensional image by arranging a large number of pixels in a matrix, and is classified into a simple matrix type and an active matrix type depending on the driving method. In the simple matrix type, a large number of scanning lines extending in one direction extending in one direction of the main surface of the insulating substrate are arranged in parallel with each other extending in the other direction intersecting with the one direction. A pixel is formed by interposing an organic light emitting layer at each intersection with a large number of signal lines.
一方、アクティブ・マトリクス型の表示装置は、絶縁基板の主面の一方向に延在して並設された多数の走査線と、該一方向と交叉する他方向に延在して並設された多数の信号線、および電源線を備え、走査線と信号線との各交叉部に薄膜トランジスタ等のアクティブ素子（スイッチング素子、以下薄膜トランジスタと言う）を有し、この薄膜トランジスタで駆動される下層電極（画素電極）と前記信号線から供給される表示信号に応じた電流を供給する前記電源線に接続した上層電極との間に有機発光層（以下、ＯＬＥＤとも称する）を介在させて構成される。アクティブ・マトリクス型の有機ＥＬ表示装置は、画素間のクロストークがなく、高精細で多階調表示が可能である。 On the other hand, an active matrix type display device is provided with a large number of scanning lines extending in one direction extending in one direction of the main surface of the insulating substrate and extending in the other direction intersecting with the one direction. A plurality of signal lines and power lines, and an active element such as a thin film transistor (switching element, hereinafter referred to as a thin film transistor) at each intersection of the scanning line and the signal line. An organic light emitting layer (hereinafter also referred to as OLED) is interposed between a pixel electrode) and an upper electrode connected to the power supply line for supplying a current corresponding to a display signal supplied from the signal line. An active matrix type organic EL display device does not have crosstalk between pixels and can perform multi-gradation display with high definition.
図１１は有機ＥＬ表示装置の一画素付近の構成例を模式的に説明する断面図である。図１１に示した有機ＥＬ表示装置はアクティブ・マトリクス型であり、ガラスを好適とする透明なメイン基板ＳＵＢ１の主面（内面）に薄膜トランジスタＴＦＴを有し、この薄膜トランジスタＴＦＴで駆動される一方の電極（ここでは陽極）ＡＤと、他方の電極（ここでは陰極）ＣＤの間に有機発光層ＯＬＥを挟んで発光部を構成している。なお、薄膜トランジスタＴＦＴは、ポリシリコン半導体層ＰＳＩ、ゲート絶縁層ＩＳＩ、ゲート線（ゲート電極）ＧＬ、ソース・ドレイン電極ＳＤ、層間絶縁層ＩＳ２、ＩＳ３で構成される。 FIG. 11 is a cross-sectional view schematically illustrating a configuration example near one pixel of the organic EL display device. The organic EL display device shown in FIG. 11 is an active matrix type, has a thin film transistor TFT on the main surface (inner surface) of a transparent main substrate SUB1 preferably made of glass, and one electrode driven by this thin film transistor TFT. A light emitting portion is configured by sandwiching an organic light emitting layer OLE between (here, anode) AD and the other electrode (here, cathode) CD. The thin film transistor TFT includes a polysilicon semiconductor layer PSI, a gate insulating layer ISI, a gate line (gate electrode) GL, a source / drain electrode SD, and interlayer insulating layers IS2 and IS3.
画素電極である陽極ＡＤは、パッシベーション層ＰＳＶの上層に成膜された透明導電層ＩＴＯで構成され、パッシベーション層ＰＳＶと層間絶縁層ＩＳ３に開けたコンタクトホールでソース・ドレイン電極ＳＤに電気的に接続されている。また、有機発光層ＯＬＥは陽極ＡＤ上に塗布した絶縁層で構成されたバンクＢＮＫで囲まれた凹部に蒸着、あるいはインクジェット等の塗布手段で形成される。そして、この有機発光層ＯＬＥとバンクＢＮＫを覆って陰極ＣＤがアルミニウム薄膜やクロム薄膜などの導電性のベタ膜で形成されている。 The anode AD as a pixel electrode is composed of a transparent conductive layer ITO formed on the passivation layer PSV, and is electrically connected to the source / drain electrode SD through a contact hole opened in the passivation layer PSV and the interlayer insulating layer IS3. Has been. Further, the organic light emitting layer OLE is formed by a deposition means such as vapor deposition or ink jet in a recess surrounded by a bank BNK formed of an insulating layer coated on the anode AD. The cathode CD is formed of a conductive solid film such as an aluminum thin film or a chromium thin film so as to cover the organic light emitting layer OLE and the bank BNK.
この有機ＥＬ表示装置は、所謂ボトムエミッション型と称するものであり、発光層からの発光光Ｌはメイン基板ＳＵＢ１の表面から外部に矢印で示したように出射される。したがって、陰極ＣＤは光反射能を有するものとされる。メイン基板ＳＵＢ１の主面側には、封止缶とも称される封止ガラス基板ＳＵＢ２が貼り合わされ、図示しない周辺部を周回するシール内部を真空状態に封止される。 This organic EL display device is a so-called bottom emission type, and emitted light L from the light emitting layer is emitted from the surface of the main substrate SUB1 to the outside as indicated by an arrow. Therefore, the cathode CD has light reflectivity. On the main surface side of the main substrate SUB1, a sealing glass substrate SUB2, which is also called a sealing can, is bonded, and the inside of a seal that goes around a peripheral portion (not shown) is sealed in a vacuum state.
図１２は有機ＥＬ表示装置の全体構成例の説明図である。図１１で説明した構成を有する画素ＰＸをマトリクス状に配置して２次元の表示装置を構成している。各画素は第１の薄膜トランジスタＴＦＴ１と第２の薄膜トランジスタＴＦＴ２およびコンデンサＣｓ並びに有機ＥＬ素子ＯＬＥＤで構成される。有機ＥＬ素子ＯＬＥＤは図１１で説明した構造の画素を構成する。表示領域ＡＲ内には、各画素に駆動信号を供給するためのドレイン線ＤＬとゲート線ＧＬとが交差配置されている。メイン基板ＳＵＢ１の一部は封止ガラス基板ＳＵＢ２よりサイズが大きく、封止ガラス基板ＳＵＢ２からはみ出している。このはみ出し部分にドレインドライバＤＤＲが搭載され、ドレイン線ＤＬに表示信号を供給する。 FIG. 12 is an explanatory diagram of an overall configuration example of an organic EL display device. A two-dimensional display device is configured by arranging pixels PX having the configuration described in FIG. 11 in a matrix. Each pixel includes a first thin film transistor TFT1, a second thin film transistor TFT2, a capacitor Cs, and an organic EL element OLED. The organic EL element OLED constitutes a pixel having the structure described in FIG. In the display area AR, a drain line DL and a gate line GL for supplying a drive signal to each pixel are arranged in an intersecting manner. A part of the main substrate SUB1 is larger in size than the sealing glass substrate SUB2 and protrudes from the sealing glass substrate SUB2. A drain driver DDR is mounted on the protruding portion and supplies a display signal to the drain line DL.
一方、ゲートドライバＧＤＲは封止ガラス基板ＳＵＢ２で覆われるメイン基板ＳＵＢ１上に、所謂システム・オン・グラスと称する形態で直接形成されている。このゲートドライバＧＤＲにゲート線ＧＬが接続されている。なお、表示領域ＡＲには電源線ＣＬが配置されている。この電源線ＣＬは電源線バス線を介して図示しない端子で外部電源に接続している。 On the other hand, the gate driver GDR is directly formed on the main substrate SUB1 covered with the sealing glass substrate SUB2 in the form of so-called system-on-glass. A gate line GL is connected to the gate driver GDR. A power line CL is arranged in the display area AR. The power line CL is connected to an external power source at a terminal (not shown) via a power line bus line.
ゲート線ＧＬは画素ＰＸを構成する第１の薄膜トランジスタＴＦＴ１のソース・ドレイン電極の一方（ここではゲート電極）に接続し、ドレイン線ＤＬはソース・ドレイン電極の一方（ここではソース電極）に接続している。この第１の薄膜トランジスタＴＦＴ１は、画素ＰＸに表示信号を取り込むためのスイッチであり、ゲート線ＧＬで選択されてオンとなったときドレイン線ＤＬから供給される表示信号に応じた電荷を容量Ｃｓに蓄積する。第２の薄膜トランジスタＴＦＴ２は、第１の薄膜トランジスタＴＦＴ１がオフした時点でオンとなり、容量Ｃｓに蓄積された表示信号の大きさに応じた電流を電源線ＣＬから有機ＥＬ素子ＯＬＥＤに供給する。有機ＥＬ素子ＯＬＥＤは供給された電流量に応じて発光する。 The gate line GL is connected to one of the source / drain electrodes (here, the gate electrode) of the first thin film transistor TFT1 constituting the pixel PX, and the drain line DL is connected to one of the source / drain electrodes (here, the source electrode). ing. The first thin film transistor TFT1 is a switch for taking a display signal into the pixel PX, and when it is selected by the gate line GL and turned on, a charge corresponding to the display signal supplied from the drain line DL is supplied to the capacitor Cs. accumulate. The second thin film transistor TFT2 is turned on when the first thin film transistor TFT1 is turned off, and supplies a current corresponding to the magnitude of the display signal stored in the capacitor Cs from the power supply line CL to the organic EL element OLED. The organic EL element OLED emits light according to the supplied current amount.
この有機ＥＬ表示装置の画素を構成する有機ＥＬ素子ＯＬＥＤの形成方法には、様々な方法があるが、その一つに蒸着を用いる方法が知られている。この蒸着は、画素毎に開孔を有する蒸着マスク（以下、単にマスクとも称する）を用いてＯＬＥＤを画素領域に蒸着するものである。ここでは、有機ＥＬ表示装置が大サイズの一枚のガラス母基板から比較的小サイズの複数枚の表示用基板（以下パネルとも称する）を製作する場合について説明するが、一枚のガラス母基板から一枚のパネルを製作するものにも同様に適用される。 There are various methods for forming the organic EL element OLED constituting the pixel of the organic EL display device, and one of them is a method using vapor deposition. In this vapor deposition, an OLED is vapor-deposited on the pixel region using a vapor deposition mask (hereinafter also simply referred to as a mask) having an opening for each pixel. Here, a case where the organic EL display device manufactures a plurality of display substrates (hereinafter also referred to as panels) having a relatively small size from a single large glass substrate is described. The same applies to the production of a single panel.
なお、ＯＬＥＤの形成とその蒸着マスクを開示したものとしては、例えば特許文献１を挙げることができる。
大サイズの一枚のガラス母基板から複数枚の小サイズのパネルを製作する場合に、各パネルの画素領域にＯＬＥＤを蒸着する蒸着マスク（以下、単にマスクとも称する）はガラス母基板全体を覆う大きさのマスク部と、マスク部の周囲を固定して保持する枠体（フレームとも称する）とから構成される。マスク部には上記した複数枚のパネル毎の開孔領域が配列され、各開孔領域には各パネルに形成される多数の画素に相当した多数の開孔パターン（マスクパターンとも称する）を有している。そして、この開孔を有して複数の領域を持つマスク部は、テンションをかけてフレームに固定される。このテンションの印加が各開孔領域に有する開孔の形状を変形させる場合がある。 When manufacturing a plurality of small-sized panels from a single large-sized glass mother substrate, a vapor deposition mask (hereinafter also simply referred to as a mask) for depositing OLEDs in the pixel region of each panel covers the entire glass mother substrate. A mask portion having a size and a frame (also referred to as a frame) that holds the periphery of the mask portion fixedly are configured. In the mask portion, the above-described aperture areas for each of the plurality of panels are arranged, and each aperture area has a large number of aperture patterns (also referred to as mask patterns) corresponding to a large number of pixels formed in each panel. is doing. And the mask part which has this opening and has a some area | region is fixed to a flame | frame with tension. The application of this tension may change the shape of the apertures in each aperture region.
画素領域にＯＬＥＤを蒸着するプロセスでは、このマスクのマスク部をガラス母基板に密着させて蒸着源（ＯＬＥＤ材料の蒸着源）からのＯＬＥＤ蒸気を開孔を通して所定の画素領域の画素毎に蒸着する。したがって、蒸着プロセス中では、このマスクは蒸着源から常に加熱されている。その結果、各領域に有する開孔の形状が変形する場合がある。 In the process of depositing the OLED in the pixel region, the mask portion of the mask is brought into close contact with the glass mother substrate, and OLED vapor from the deposition source (deposition source of the OLED material) is deposited for each pixel in the predetermined pixel region through the opening. . Therefore, during the deposition process, the mask is constantly heated from the deposition source. As a result, the shape of the opening in each region may be deformed.
さらに、蒸着対象であるガラス母基板を交換する毎に、常温等、蒸着雰囲気とは相対的に低温である当該ガラス母基板によりマスク部が冷却（接触冷却）される。その結果、各領域に有する開孔の形状が変形する場合がある。 Further, each time the glass mother substrate that is the object of vapor deposition is replaced, the mask portion is cooled (contact cooling) by the glass mother substrate that is at a low temperature relative to the vapor deposition atmosphere, such as room temperature. As a result, the shape of the opening in each region may be deformed.
このように、フレームでマスク部を固定した蒸着用のマスクにおいて、当該マスク部には常にテンションが印加された状態で熱膨張と熱収縮による応力が繰り返し印加される。その結果として、開孔の形状に変形が生じる。開孔の形状が変形すれば、画素に蒸着されるＯＬＥＤの蒸着位置あるいは形状も変形を受ける。 As described above, in the evaporation mask in which the mask portion is fixed by the frame, stress due to thermal expansion and contraction is repeatedly applied to the mask portion in a state where the tension is always applied. As a result, the shape of the opening is deformed. If the shape of the opening is deformed, the deposition position or shape of the OLED deposited on the pixel is also deformed.
これらの変形は、特に各領域内の外側に位置する開孔において大きい。開孔形状の変形は蒸着されるＯＬＥＤの位置精度の低下をもたらし、画素の配置精度が劣化し、品質低下の原因となる。これを解消するのが課題の一つとなっている。 These deformations are particularly large in the openings located outside in each region. The deformation of the aperture shape causes a decrease in the positional accuracy of the deposited OLED, which deteriorates the pixel placement accuracy and causes a decrease in quality. One of the challenges is to eliminate this.
本発明は、上記した課題を解消して高品質の画像表示を可能とした表示装置を実現することにある。 An object of the present invention is to realize a display device that solves the above-described problems and enables high-quality image display.
マスク部をテンションを印加してフレームに固定する工程で生じる応力（引っ張り応力）を吸収し、開孔パターン（マスクパターン）の変形によるパターン精度劣化を抑制する引っ張り応力吸収孔を設ける。このマスクを用いて、表示に寄与する多数の画素を二次元配列した表示領域と、この表示領域の外周に形成されて表示に寄与しない複数のダミー画素からなる非表示領域とを形成する。画素と前記ダミー画素には、共に同一の発光層が蒸着されている。 A tensile stress absorbing hole that absorbs stress (tensile stress) generated in the process of applying tension to the mask portion and fixing the mask portion to the frame and suppresses pattern accuracy deterioration due to deformation of the aperture pattern (mask pattern) is provided. Using this mask, a display area in which a large number of pixels contributing to display are two-dimensionally arranged and a non-display area formed of a plurality of dummy pixels formed on the outer periphery of the display area and not contributing to display are formed. The same light emitting layer is deposited on both the pixel and the dummy pixel.
マスク部に形成する開孔の形状を画素とダミー画素とで異ならせることで、画素を配置した表示領域の回りに形成するダミー画素列を画素と異なる形状とすることもできる。なお、ダミー画素の下層に所謂システム・オン・グラス（チップ・オン・グラス）で形成した駆動回路があってもよい。また、このような駆動回路がないものでは、画素と同じような薄膜トランジスタや下層の電極をダミー画素として形成してもよい（この場合、上層の電極を形成しないことでダミー画素は発光に寄与しないようにする。 By making the shape of the opening formed in the mask portion different between the pixel and the dummy pixel, the dummy pixel column formed around the display region in which the pixel is arranged can be made different in shape from the pixel. A drive circuit formed by so-called system-on-glass (chip-on-glass) may be provided below the dummy pixel. If there is no such driving circuit, a thin film transistor or a lower layer electrode similar to the pixel may be formed as a dummy pixel (in this case, the dummy pixel does not contribute to light emission by not forming the upper layer electrode). Like that.
なお、本発明は上記の構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能である。 Note that the present invention is not limited to the above-described configuration and the configurations of the embodiments described later, and various modifications can be made without departing from the technical idea of the present invention.
本発明によれば、蒸着用のマスク部に有する画素用の開孔は、該マスク部をフレームに固定する際に印加するテンションによって変形し難くなり、表示領域の画素に蒸着されるＯＬＥＤの位置精度が向上し、高品質の画像表示が可能な表示装置を得ることができる。 According to the present invention, the pixel aperture in the vapor deposition mask portion is not easily deformed by the tension applied when the mask portion is fixed to the frame, and the position of the OLED deposited on the pixel in the display area is reduced. A display device with improved accuracy and capable of high-quality image display can be obtained.
以下、本発明の表示装置の実施の形態について、実施例の図面を参照して詳細に説明する。なお、以下では本発明を有機ＥＬ表示装置に適用したものについて説明する。 Hereinafter, embodiments of a display device of the present invention will be described in detail with reference to the drawings of the examples. In the following description, the present invention is applied to an organic EL display device.
図１は本発明による有機ＥＬ表示装置の発光層を製作するための蒸着用のマスクの構成例を説明する模式図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿った断面図である。なお、図１（ｃ）は有機ＥＬ表示装置を構成するガラス母基板ＭＧＰを示す。このマスクＭＳＫはマスク部ＭＳＳとフレームＦＬＭで構成される。マスク部ＭＳＳとフレームＦＬＭは共に鉄系金属で形成される。 FIG. 1 is a schematic diagram for explaining a configuration example of a mask for vapor deposition for producing a light emitting layer of an organic EL display device according to the present invention. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line A-A ′ of FIG. FIG. 1C shows a glass mother substrate MGP constituting the organic EL display device. This mask MSK includes a mask part MSS and a frame FLM. The mask part MSS and the frame FLM are both made of an iron-based metal.
マスク部ＭＳＳは板厚が、例えば１０μｍ〜１００μｍ程度の薄板に複数枚の小サイズのパネルを製作するための複数の開孔領域ＡＲが配置されている。このマスク部ＭＳＳはテンションをかけてフレームＦＬＭに固定される。フレームＦＬＭの板厚は、例えば５ｍｍ〜１０ｍｍである。このマスクＭＳＫはガラス母基板ＭＧＰ全体を覆う大きさを有している。そして、マスク部ＭＳＳの内側の蒸着領域ＭＲには、ブリッジＢＲＧで連結された複数枚のパネル毎の開孔領域ＡＲを有し、各開孔領域ＡＲには各パネルに形成される多数の画素に相当した画素用開孔パターンＤＡＲが形成されている。そしてさらに、この画素に相当した多数の画素用開孔パターンＤＡＲの周囲には、表示に寄与しないダミー画素に対応したダミー画素用開口パターンＮＡＲが形成されている。 The mask portion MSS has a plurality of aperture regions AR for manufacturing a plurality of small-sized panels on a thin plate having a thickness of, for example, about 10 μm to 100 μm. The mask portion MSS is fixed to the frame FLM with tension. The thickness of the frame FLM is, for example, 5 mm to 10 mm. This mask MSK has a size covering the entire glass mother substrate MGP. The vapor deposition region MR inside the mask part MSS has an aperture region AR for each of a plurality of panels connected by a bridge BRG, and each aperture region AR has a large number of pixels formed in each panel. A pixel aperture pattern DAR corresponding to is formed. Furthermore, a dummy pixel opening pattern NAR corresponding to a dummy pixel that does not contribute to display is formed around a large number of pixel opening patterns DAR corresponding to this pixel.
画素領域に３色のＯＬＥ材料を蒸着するプロセスでは、それぞれの色毎に用意したマスクＭＳＫのマスク部ＭＳＳをガラス母基板ＭＧＰに密着させて蒸着源（ＯＬＥＤ材料の蒸着源）からの３色のＯＬＥ蒸気をそれぞれのマスクの開孔パターンＤＡＲ、ＮＡＲの開孔を通して所定の画素領域の画素およびダミー画素に蒸着する。なお、色毎にマスクを用意せずに、１枚のマスクを色毎にずらして蒸着する方法もある。 In the process of depositing three colors of OLE material in the pixel region, the mask portion MSS of the mask MSK prepared for each color is brought into close contact with the glass mother substrate MGP, and the three colors from the deposition source (deposition source of the OLED material). OLE vapor is deposited on the pixels in the predetermined pixel region and the dummy pixels through the opening patterns DAR and NAR of the respective masks. In addition, there is a method in which a single mask is shifted for each color and vapor deposition is performed without preparing a mask for each color.
マスクＭＳＫは、テンションを加えてフレームＦＬＭに固定される。そして、前記したように、ＯＬＥの蒸着プロセスで加熱と冷却が繰り返される。その結果、開孔領域ＡＲの外側に位置する開孔部分に応力が集中し、開孔に変形が発生する。この応力による開孔形状の変形は開孔領域ＡＲの最外周から内側に行く程少なくなる。したがって、開孔領域ＡＲの最外周から十分な距離の開孔では、この変形を無視することが可能となる。 Mask MSK is fixed to frame FLM by applying tension. As described above, heating and cooling are repeated in the OLE vapor deposition process. As a result, stress concentrates on the opening portion located outside the opening area AR, and deformation occurs in the opening. The deformation of the aperture shape due to this stress decreases as it goes inward from the outermost periphery of the aperture region AR. Therefore, this deformation can be ignored in the case of an opening having a sufficient distance from the outermost periphery of the opening area AR.
このような多数の開孔を形成した３色のＯＬＥ蒸着用マスクにおいて、上記した変形を無視できる十分な距離は下記のように解析できる。すなわち、
Ｌ１＝ＤＰ／Ｔｈ ・・・・・（１）
Ｌ２＝３×ＤＰ ・・・・・（２）
Ｌ２≦Ｌ０≦Ｌ１ ・・・・・（３）
但し、Ｌ１：マスク精度確保に必要な第１距離
Ｌ２：マスク精度確保に必要な第２距離
Ｌ０：マスク精度確保に必要な距離の最適値
ＤＰ：マスクの開孔ピッチ（ｍｍ）
Ｔｈ：マスク板厚
である。
In the three-color OLE vapor deposition mask in which such a large number of apertures are formed, a sufficient distance at which the above deformation can be ignored can be analyzed as follows. That is,
L1 = DP / Th (1)
L2 = 3 × DP (2)
L2 ≦ L0 ≦ L1 (3)
However, L1: 1st distance required for ensuring mask accuracy L2: 2nd distance required for ensuring mask accuracy L0: Optimum value of distance required for ensuring mask accuracy DP: Opening pitch (mm) of mask
Th: Thickness of the mask plate.
上記式（３）によれば、開孔ピッチの３倍程度の距離を確保すれば、マスク開孔のピッチ精度を確保することが可能な領域になることが分る。すなわち、図１に示したダミー画素の最低必要な領域は各色について３個ずつ必要となる。このダミー画素領域（ダミー蒸着領域）を少なくすると開孔精度が低下し、大サイズのパネルのマスクでは開孔の変形がより大きくなる。 According to the above formula (3), it can be seen that if a distance of about three times the aperture pitch is secured, it becomes an area where the pitch accuracy of the mask aperture can be secured. That is, the minimum required area of the dummy pixel shown in FIG. 1 is required three for each color. If this dummy pixel region (dummy vapor deposition region) is reduced, the accuracy of the aperture is lowered, and the deformation of the aperture becomes larger in the mask of a large size panel.
図２は本発明の有機ＥＬ表示装置のパネルとなるメイン基板の平面図である。以下の各実施例の説明では、蒸着マスクの構成を、この蒸着マスクで蒸着されたメイン基板上の画素およびダミー画素で説明する。ここで、画素とは表示に寄与する発光画素、ダミー画素は表示には寄与しない非発光画素を意味する。以下、蒸着マスクの画素用開孔パターンとダミー画素用開孔パターンを、メイン基板上に蒸着された各対応する画素およびダミー画素で説明する。 FIG. 2 is a plan view of a main substrate which is a panel of the organic EL display device of the present invention. In the following description of each embodiment, the configuration of the vapor deposition mask will be described using pixels and dummy pixels on the main substrate vapor-deposited with this vapor deposition mask. Here, a pixel means a light emitting pixel that contributes to display, and a dummy pixel means a non-light emitting pixel that does not contribute to display. Hereinafter, the pixel aperture pattern and the dummy pixel aperture pattern of the vapor deposition mask will be described with respect to each corresponding pixel and dummy pixel deposited on the main substrate.
図３は本発明の実施例１を説明するための図２のＢで示した隅部におけるＯＬＥ蒸着パターンの平面図である。本実施例の表示装置は、その３色（Ｒ，Ｇ，Ｂ）の画素がＸ方向とＹ方向に整列した画素パターンを有する。図３において、ＤＡＲＲは図１に示したマスクの画素用開孔パターンでＯＬＥ材料が蒸着された画素からなる有効表示領域、ＮＡＲＲは同じくダミー画素用開孔パターンＮＡＲでＯＬＥ材料が蒸着されたダミー画素からなる非発光領域である。有効表示領域ＤＡＲＲは３色の画素Ｒ，Ｇ，Ｂで１カラー画素が構成されている。 FIG. 3 is a plan view of an OLE vapor deposition pattern at the corner indicated by B in FIG. 2 for explaining the first embodiment of the present invention. The display device of this embodiment has a pixel pattern in which pixels of the three colors (R, G, B) are aligned in the X direction and the Y direction. In FIG. 3, DARR is an effective display area composed of pixels in which the OLE material is deposited in the pixel aperture pattern of the mask shown in FIG. 1, and NARR is a dummy in which OLE material is deposited in the dummy pixel aperture pattern NAR. This is a non-light-emitting area composed of pixels. In the effective display area DARR, one color pixel is composed of three color pixels R, G, and B.
本実施例では、非発光領域ＮＡＲＲはＸ方向とＹ方向の両方に各色が３個宛に形成されている。すなわち、Ｘ方向に各色毎に３個すなわち３つのカラーダミー画素の領域（Ｘ−１，Ｘ−２，Ｘ−３）が配列され、Ｙ方向にも各色毎に３個のダミー画素の領域（Ｙ−１，Ｙ−２，Ｙ−３）が配置されている。この有効表示領域および非発光領域の画素およびダミー画素に対応した開孔が蒸着マスクに形成されている。 In this embodiment, the non-light emitting area NARR is formed with three colors for both the X direction and the Y direction. That is, three color pixel regions (X-1, X-2, X-3) are arranged for each color in the X direction, and three dummy pixel regions (for each color) (X-1, X-2, X-3) are arranged in the Y direction. Y-1, Y-2, Y-3) are arranged. Openings corresponding to the pixels of the effective display area and the non-light emitting area and the dummy pixels are formed in the vapor deposition mask.
ここで、領域Ｘ−１および領域Ｙ−１に対応する開孔は、（１）マスク原板製作精度の向上のための予備開孔と（２）マスクをフレームに固定する時のテンション印加による画素用開孔パターンの開孔精度の劣化抑制のための開孔との２つの役割を持つ。また、領域Ｘ−２および領域Ｙ−２に対応する開孔は、領域Ｘ−１，Ｙ−１と組み合わせてマスク部をフレームに固定する際のテンションによる画素用開孔パターンの開孔精度の劣化を抑制する。 Here, the openings corresponding to the region X-1 and the region Y-1 are (1) a preliminary opening for improving the mask original plate manufacturing accuracy and (2) a pixel by applying a tension when the mask is fixed to the frame. It has two roles of opening for suppressing deterioration of the opening accuracy of the opening pattern for use. In addition, the apertures corresponding to the regions X-2 and Y-2 have the aperture accuracy of the pixel aperture pattern due to the tension when the mask portion is fixed to the frame in combination with the regions X-1 and Y-1. Suppress deterioration.
領域Ｘ−１，Ｘ−２および領域Ｙ−１，Ｙ−２に対応する開孔は、当該領域内のダミー画素用開孔を積極的に変形させることにより、有効表示領域ＤＡＲＲ内の画素Ｒ，Ｇ，ＢにＯＬＥを蒸着するための画素用開孔パターンＤＡＲ（図１）に過大な応力が伝播するのを抑制し、有効表示領域ＤＡＲＲ内の画素用開孔パターンＤＡＲの開孔精度を維持させる役割を持つ。 The openings corresponding to the areas X-1 and X-2 and the areas Y-1 and Y-2 are positively deformed by opening the dummy pixel openings in the areas, thereby causing the pixels R in the effective display area DARR. , G, and B for suppressing the excessive stress from propagating to the pixel aperture pattern DAR (FIG. 1) for depositing OLE, and improving the aperture accuracy of the pixel aperture pattern DAR in the effective display area DARR. Have a role to maintain.
そして、領域Ｘ−３および領域Ｙ−３に対応する開孔は、マスクの熱容量の比較的小さい部分（有効表示領域ＤＡＲＲ）と熱容量の比較的大きい部分（ダミー画素用開孔パターンの領域Ｘ−２，Ｘ−１、Ｙ−２，Ｙ−２、およびその外側に対応）の間に位置して、上記領域Ｘ−２および領域Ｙ−２に対応する開孔よる効果と併せて、蒸着プロセス中の温度変化でマスクＭＳＫに発生する応力を吸収し、有効表示領域ＤＡＲＲの画素に対応する画素用開孔の形状精度劣化を抑制して、所謂動的精度を向上する。 The openings corresponding to the region X-3 and the region Y-3 include a portion having a relatively small heat capacity (effective display region DARR) and a portion having a relatively large heat capacity (region X- of the dummy pixel opening pattern). 2, X-1, Y-2, Y-2, and the outside thereof), in combination with the effect of the opening corresponding to the region X-2 and the region Y-2. The so-called dynamic accuracy is improved by absorbing the stress generated in the mask MSK due to the temperature change therein and suppressing the deterioration of the shape accuracy of the pixel aperture corresponding to the pixel in the effective display area DARR.
本実施例により、（１）有機ＥＬの画素にＯＬＥを蒸着するための蒸着マスクの動的精度が向上し、開孔の形状や面積の変形ばらつきが向上する（ダミー画素用開孔パターンを有しない場合の変形ばらつきが例えば±１０μｍであったものが、本実施例では±５μｍとなった）。また、蒸着マスクの開孔パターンを、製品に必要な領域とマスク精度確保に必要な領域に分類して設計し、製作することができるため、特に量産用の蒸着マスク固体差を縮小できる。 According to this embodiment, (1) the dynamic accuracy of the vapor deposition mask for vapor-depositing OLE on the organic EL pixels is improved, and variation in deformation of the shape and area of the aperture is improved (the dummy pixel has an aperture pattern). In this example, the variation in the deformation when not performed is ± 10 μm, for example, is ± 5 μm). In addition, the hole pattern of the vapor deposition mask can be designed and manufactured by classifying it into an area necessary for the product and an area necessary for ensuring the mask accuracy, so that the vapor deposition mask solid difference for mass production can be particularly reduced.
この蒸着マスクを用いることにより、表示装置の有効表示領域の最外周の画素に多く発生するＯＬＥの蒸着精度劣化が回避され、歩留りが向上し、高精細、大画面の表示装置を実現できる。 By using this vapor deposition mask, it is possible to avoid OLE vapor deposition accuracy deterioration which frequently occurs in the outermost peripheral pixels of the effective display area of the display device, improve the yield, and realize a high-definition, large-screen display device.
図４は本発明の実施例２を説明するための図２のＢで示した隅部におけるＯＬＥ蒸着パターンの平面図である。図４において、図３と同一参照符号は同一機能部分に対応する。ここでは、本実施例が実施例１と異なる構成とその効果についてのみ説明する。本実施例の表示装置は、その３色（Ｒ，Ｇ，Ｂ）の画素のそれぞれがＸ方向とＹ方向に千鳥状に配列した画素パターンを有する。この実施例でも、有効表示領域ＤＡＲＲの外側に非発光領域ＮＡＲＲを有する。すなわち、蒸着マスクには、図４に示したような画素を蒸着する画素用開孔パターンおよびダミー画素を蒸着するダミー画素用開孔パターンを有する。 FIG. 4 is a plan view of an OLE vapor deposition pattern at the corner indicated by B in FIG. 2 for explaining the second embodiment of the present invention. 4, the same reference numerals as those in FIG. 3 correspond to the same functional parts. Here, only a configuration in which the present embodiment is different from the first embodiment and the effect thereof will be described. The display device according to the present embodiment has a pixel pattern in which pixels of the three colors (R, G, B) are arranged in a staggered manner in the X direction and the Y direction. Also in this embodiment, the non-light emitting area NARR is provided outside the effective display area DARR. That is, the deposition mask has a pixel aperture pattern for depositing pixels and a dummy pixel aperture pattern for depositing dummy pixels as shown in FIG.
図４の画素およびダミー画素を蒸着する蒸着マスクの非発光領域ＮＡＲＲに対応する開孔パターンは、図３と同様に領域Ｘ−１，Ｙ−１、領域Ｘ−２，Ｙ−２、領域Ｘ−３，Ｙ−３で構成されている。これらの各領域の役割と効果は実施例１と同様であるので、繰り返しの説明はしない。 The aperture pattern corresponding to the non-light emitting region NARR of the vapor deposition mask for vapor deposition of the pixel and dummy pixel of FIG. 4 is the region X-1, Y-1, region X-2, Y-2, region X as in FIG. -3, Y-3. Since the role and effect of each of these areas are the same as those in the first embodiment, they will not be described repeatedly.
本実施例によっても、実施例１と同様に、有機ＥＬの画素にＯＬＥを蒸着するための蒸着マスクの動的精度が向上し、開孔の形状や面積の変形ばらつきが向上する。また、蒸着マスクの開孔パターンを、製品に必要な領域とマスク精度確保に必要な領域に分類して設計し、製作することができるため、特に量産用の蒸着マスク固体差を縮小できる。そして、この蒸着マスクを用いることにより、表示装置の有効表示領域の最外周の画素に多く発生するＯＬＥの蒸着精度劣化が回避され、歩留りが向上し、高精細、大画面の表示装置を実現できる。 Also in the present embodiment, as in the first embodiment, the dynamic accuracy of the deposition mask for depositing OLE on the organic EL pixels is improved, and the variation in the shape and area of the opening is improved. In addition, the hole pattern of the vapor deposition mask can be designed and manufactured by classifying it into an area necessary for the product and an area necessary for ensuring the mask accuracy, so that the vapor deposition mask solid difference for mass production can be particularly reduced. By using this vapor deposition mask, it is possible to avoid the deterioration of the OLE vapor deposition accuracy that often occurs in the outermost peripheral pixels of the effective display area of the display device, improve the yield, and realize a high-definition, large-screen display device. .
図５は本発明の実施例３を説明するための図２のＢで示した隅部におけるＯＬＥ蒸着パターンの平面図である。図５において、図３〜図４と同一参照符号は同一機能部分に対応する。本実施例では、画素およびダミー画素はＹ方向に延在し、Ｘ方向に並設されたストライプ状である。そして、Ｘ方向では、それぞれ３色のストライプで構成される領域Ｘ−１，Ｘ−２，Ｘ−３を有し、Ｙ方向には前記した実施例１および実施例２におけるＹ−１，Ｙ−２，Ｙ−３の全領域に相当する長さの領域Ｙ−１のみを有する。この領域Ｙ−１のＹ方向長さは、前記実施例１で説明した応力の全てを吸収するのに十分な長さ（例えば、画素ストライプのピッチの３倍程度）があればよい。以下、これについて説明する。 FIG. 5 is a plan view of an OLE vapor deposition pattern at the corner indicated by B in FIG. 2 for explaining the third embodiment of the present invention. 5, the same reference numerals as those in FIGS. 3 to 4 correspond to the same functional parts. In this embodiment, the pixels and the dummy pixels have a stripe shape extending in the Y direction and arranged in parallel in the X direction. And in the X direction, it has the area | region X-1, X-2, X-3 each comprised by the stripe of 3 colors, and Y-1, Y in above-mentioned Example 1 and Example 2 in a Y direction. Only the region Y-1 having a length corresponding to the entire region of -2 and Y-3 is included. The length in the Y direction of the region Y-1 only needs to be long enough to absorb all of the stress described in the first embodiment (for example, about three times the pixel stripe pitch). This will be described below.
図５において、
画素ストライプのＸ方向ピッチ（例えば、Ｇストライプから次のＧストライプまでの距離）をＰｘ、画素ストライプのＹ方向ピッチをＰｙ、有機ＥＬ表示装置の対角サイズを公称Ｄインチとしたとき、
Ｐｘ＝２１０μｍ
Ｐｙ＝７０μｍ
Ｄ＝３．５インチ（８．８９ｍｍ）
の設計に対し、下記Ａ，Ｂ２つの仕様の蒸着マスクで表示装置を試作し、これを検証したところ、同表１に示す効果が確認された。
In FIG.
When the X-direction pitch of the pixel stripe (for example, the distance from the G stripe to the next G stripe) is Px, the Y-direction pitch of the pixel stripe is Py, and the diagonal size of the organic EL display device is nominal D inches,
Px = 210 μm
Py = 70 μm
D = 3.5 inch (8.89 mm)
When the display device was prototyped with the vapor deposition masks of the following two specifications A and B and verified, the effects shown in Table 1 were confirmed.
Ａ仕様
（領域Ｘ−１）＋（領域Ｘ−２）＋（領域Ｘ−３）＝６３０μｍ・・・有効表示領域ＤＡＲＲから非発光領域ＮＡＲＲに３ピッチ分
（Ｙ−１）＝２００μｍ・・・Ｙ方向の画素ピッチの約３倍
Ｂ仕様
（領域Ｘ−１）＋（領域Ｘ−２）＋（領域Ｘ−３）＝２１０μｍ・・・有効表示領域ＤＡＲＲから非発光領域ＮＡＲＲに１ピッチ分
（Ｙ−１）＝１００μｍ
A specification (region X-1) + (region X-2) + (region X-3) = 630 μm... Three pitches from the effective display region DARR to the non-light emitting region NARR (Y-1) = 200 μm. About 3 times the pixel pitch in the Y direction B specification (area X-1) + (area X-2) + (area X-3) = 210 μm... One pitch from the effective display area DARR to the non-light emitting area NARR ( Y-1) = 100 μm
図６は本発明の実施例４を説明するための図２のＢで示した隅部におけるＯＬＥ蒸着パターンの平面図である。図６において、前記実施例の図面と同一参照符号は同一機能部分に対応する。本実施例は、前記した実施例１の変形に相当し、蒸着マスクの精度劣化の要因の多くがマスク部をフレームに固定する際に印加されるテンションである場合の構成例である。この場合、非発光領域ＮＡＲＲの最外周の領域Ｘ−１と領域Ｙ−１を大きく設計し、当該領域Ｘ−１と領域Ｙ−１の前記実施例１で説明した効果を強調する。領域Ｘ−２，Ｘ−３と領域Ｙ−２，Ｙ−３は実施例１と同様とする。これにより、有効表示領域ＤＡＲＲの画素の蒸着精度が向上する。 FIG. 6 is a plan view of an OLE vapor deposition pattern at the corner indicated by B in FIG. 2 for explaining the fourth embodiment of the present invention. In FIG. 6, the same reference numerals as those in the drawings of the above-described embodiments correspond to the same functional parts. The present embodiment corresponds to a modification of the first embodiment described above, and is a configuration example in the case where many factors of deterioration in accuracy of the vapor deposition mask are tension applied when the mask portion is fixed to the frame. In this case, the outermost area X-1 and area Y-1 of the non-light emitting area NARR are designed to be large, and the effects described in the first embodiment of the area X-1 and area Y-1 are emphasized. The regions X-2 and X-3 and the regions Y-2 and Y-3 are the same as those in the first embodiment. Thereby, the deposition accuracy of the pixels in the effective display area DARR is improved.
この場合、非発光領域への蒸着面積が広くなり、有効表示領域の外周に広い蒸着面積が必要となる。このような広い蒸着面積を有効表示領域の外周に確保することが困難な場合は、領域Ｘ−１と領域Ｙ−１の各ダミー画素に対応する開孔を細くして数を増加する等、実質的な蒸着面積を少なくする設計も考えられる。 In this case, the vapor deposition area on the non-light emitting region is widened, and a wide vapor deposition area is required on the outer periphery of the effective display region. When it is difficult to ensure such a wide vapor deposition area on the outer periphery of the effective display area, the number of holes is increased by narrowing the openings corresponding to the dummy pixels in the areas X-1 and Y-1. A design that reduces the substantial deposition area is also conceivable.
図７は本発明の実施例５を説明するための図２のＢで示した隅部におけるＯＬＥ蒸着パターンの平面図である。図７において、前記実施例の図面と同一参照符号は同一機能部分に対応する。本実施例は、前記した実施例３の変形に相当し、Ｙ方向の領域Ｙ−１はＹ方向の画素ピッチＰｙの２倍以上とする。図５におけるＸ方向の領域Ｘ−１，Ｘ−２，Ｘ−３はストライプ幅を縮小（マスクのスリット幅を縮小）して、領域Ｘ−４を増設したものである。 FIG. 7 is a plan view of an OLE vapor deposition pattern at the corner indicated by B in FIG. 2 for explaining the fifth embodiment of the present invention. In FIG. 7, the same reference numerals as those in the drawings of the above-described embodiments correspond to the same functional parts. The present embodiment corresponds to a modification of the above-described third embodiment, and the region Y-1 in the Y direction is set to be twice or more the pixel pitch Py in the Y direction. Regions X-1, X-2, and X-3 in the X direction in FIG. 5 are obtained by reducing the stripe width (reducing the slit width of the mask) and adding the region X-4.
これにより、マスク部をフレームに固定する際の印加されるテンションに起因する大きな応力を領域Ｘ−１，Ｘ−２，Ｘ−３によって吸収し、その他の応力を領域Ｘ−４から外側の領域（Ｘ−１，Ｘ−２，Ｘ−３，Ｘ−４）で吸収する。その結果、有効表示領域ＤＡＲＲ内の画素に蒸着されるＯＬＥの蒸着精度を確保する。この場合、応力吸収を行う領域が狭くなるため、領域Ｘ−１，Ｘ−２，Ｘ−３，Ｘ−４に渡るストライプに対応するスリットの幅、形状変形（応力を吸収したことによる作用）入力よる影響を有効表示領域ＤＡＲＲ内の画素に対応する開孔パターンは受けないように設計する。 Thereby, large stress resulting from the tension applied when the mask portion is fixed to the frame is absorbed by the regions X-1, X-2, and X-3, and other stresses are region outside the region X-4. Absorbs at (X-1, X-2, X-3, X-4). As a result, the deposition accuracy of OLE deposited on the pixels in the effective display area DARR is ensured. In this case, since the area where stress is absorbed becomes narrow, the width and shape deformation of the slit corresponding to the stripes extending over the areas X-1, X-2, X-3, and X-4 (the effect of absorbing the stress). It is designed so that the aperture pattern corresponding to the pixels in the effective display area DARR is not affected by the input.
図８は本発明の実施例６を説明するための図２のＢで示した隅部におけるＯＬＥ蒸着パターンの平面図である。図８において、前記実施例の図面と同一参照符号は同一機能部分に対応する。本実施例は、メイン基板にダミー画素の蒸着面積が十分に確保できない場合に有効であり、また実施例２の変形に相当する。本実施例における蒸着マスクは、表示装置の非発光領域ＮＡＲＲに設けるダミー画素を蒸着するための領域Ｘ−３とＸ−２は図４と同じである。そして、領域Ｘ−３は領域Ｘ−２とは間隔を開けて、かつ図７の領域Ｘ−１と同様のパターンとしている。Ｙ方向では、領域Ｙ−３とＹ−２は図４と同様で、領域Ｙ−１はＹ方向の１画素ピッチ分となっている。 FIG. 8 is a plan view of an OLE vapor deposition pattern at the corner indicated by B in FIG. 2 for explaining the sixth embodiment of the present invention. In FIG. 8, the same reference numerals as those in the drawings of the above-described embodiments correspond to the same functional parts. This embodiment is effective when the deposition area of the dummy pixels cannot be sufficiently secured on the main substrate, and corresponds to a modification of the second embodiment. The vapor deposition mask in this embodiment has the same regions X-3 and X-2 for vapor deposition of dummy pixels provided in the non-light emitting region NARR of the display device as in FIG. The region X-3 is spaced from the region X-2 and has the same pattern as the region X-1 in FIG. In the Y direction, the regions Y-3 and Y-2 are the same as in FIG. 4, and the region Y-1 is one pixel pitch in the Y direction.
本実施例では、有効表示領域ＤＡＲＲと表示発光領域の領域Ｘ−３，Ｘ−２の一部に対応する開孔の領域Ｘ−１を領域Ｘ−３，Ｘ−２に対して該有効表示領域ＤＡＲＲから離れた場所に形成した。なお、領域Ｘ−１を隣接するパネルの非発光領域ＮＡＲＲに設けるダミー画素の同じ領域Ｘ−１の蒸着マスクの開孔に共用することもできる。 In this embodiment, the effective display area DARR and the area X-1 of the opening corresponding to a part of the display light emitting areas X-3 and X-2 are displayed with respect to the areas X-3 and X-2. It was formed at a location away from the area DARR. Note that the region X-1 can also be shared with the opening of the vapor deposition mask in the same region X-1 of the dummy pixels provided in the non-light emitting region NARR of the adjacent panel.
本実施例によっても、有機ＥＬの画素にＯＬＥを蒸着するための蒸着マスクの動的精度が向上し、開孔の形状や面積の変形ばらつきが向上する。また、蒸着マスクの開孔パターンを、製品に必要な領域とマスク精度確保に必要な領域に分類して設計し、製作することができるため、特に量産用の蒸着マスク固体差を縮小できる。そして、この蒸着マスクを用いることにより、表示装置の有効表示領域の最外周の画素に多く発生するＯＬＥの蒸着精度劣化が回避され、歩留りが向上し、高精細、大画面の表示装置を実現できる。 Also according to the present embodiment, the dynamic accuracy of the vapor deposition mask for vapor-depositing OLE on the organic EL pixels is improved, and the variation in the shape and area of the opening is improved. In addition, the hole pattern of the vapor deposition mask can be designed and manufactured by classifying it into an area necessary for the product and an area necessary for ensuring the mask accuracy, so that the vapor deposition mask solid difference for mass production can be particularly reduced. By using this vapor deposition mask, it is possible to avoid the deterioration of the OLE vapor deposition accuracy that often occurs in the outermost peripheral pixels of the effective display area of the display device, improve the yield, and realize a high-definition, large-screen display device. .
図９は本発明による表示装置の要部構造例を模式的に説明する平面図である。この表示装置は、画素に有機ＥＬ素子を用いた有機ＥＬ表示装置であり、メイン基板ＳＵＢ１の主面の一方向に多数の走査線が延在して並設され、該一方向と交叉する他方向に多数の信号線が延在して並設されている。なお、図１２で説明した電源線は図示を省略してある。走査線ＧＬと信号線ＤＬとの各交叉部には薄膜トランジスタを有する画素（Ｒ，Ｇ，Ｂ）が配置されている。そして、メイン基板ＳＵＢ１は、その一部を残してガラス製の封止缶ＳＵＢ２で覆われて外部環境からの水分等の侵入を遮断するように封止剤ＳＬで密封封止されている。 FIG. 9 is a plan view schematically illustrating an example of the structure of the main part of the display device according to the present invention. This display device is an organic EL display device using an organic EL element as a pixel, and a plurality of scanning lines extend in one direction on the main surface of the main substrate SUB1 and cross over the one direction. A large number of signal lines extend in parallel in the direction. The power supply lines described in FIG. 12 are not shown. Pixels (R, G, B) having thin film transistors are arranged at each intersection of the scanning line GL and the signal line DL. The main substrate SUB1 is hermetically sealed with a sealant SL so that a part of the main substrate SUB1 is covered with a glass sealing can SUB2 to block intrusion of moisture and the like from the external environment.
各画素は薄膜トランジスタで駆動される画素電極と信号線ＤＬから供給される表示信号に応じた電流を供給する前記電源線に接続した上層電極との間に有機発光層（ＯＬＥ）を介在させて発光素子を構成している。メイン基板ＳＵＢ１の封止缶ＳＵＢ２で覆われていない部分にはドレインドライバＤＤＲ（半導体チップ）が搭載され、ドレイン線ＤＬに表示信号を供給する。 Each pixel emits light by interposing an organic light emitting layer (OLE) between a pixel electrode driven by a thin film transistor and an upper layer electrode connected to the power supply line for supplying a current corresponding to a display signal supplied from a signal line DL. The element is configured. A drain driver DDR (semiconductor chip) is mounted on a portion of the main substrate SUB1 that is not covered with the sealing can SUB2, and supplies a display signal to the drain line DL.
一方、ゲートドライバＧＤＲは封止ガラス基板ＳＵＢ２で覆われるメイン基板ＳＵＢ１上の非発光領域ＮＡＲＲに、所謂システム・オン・グラスと称する形態で直接形成されている。このゲートドライバＧＤＲにゲート線ＧＬが接続されている。また、有効表示領域ＤＡＲＲに配設された電源線（図示せず）は選択された画素の有機ＥＬ素子を発光させるための電流を供給する。 On the other hand, the gate driver GDR is directly formed in a so-called system-on-glass form in the non-light emitting area NARR on the main substrate SUB1 covered with the sealing glass substrate SUB2. A gate line GL is connected to the gate driver GDR. A power line (not shown) disposed in the effective display area DARR supplies a current for causing the organic EL element of the selected pixel to emit light.
図１０は図９のＢ−Ｂ’線に沿った断面図である。メイン基板ＳＵＢ１の有効表示領域ＤＡＲＲには表示用の画素が形成されている。この画素は薄膜トランジスタＴＦＴで駆動される一方の電極である陽極ＡＤと有機ＥＬ層ＯＬＥ、および他方の電極である陰極ＣＤの積層で構成された発光層を有する。そして、非発光領域ＮＡＲＲにはダミー画素が形成されている。このダミー画素は、ゲート駆動回路ＧＤＲの上層に形成されており、単にバンクＢＮＫのみをダミー画素位置に有している。 FIG. 10 is a cross-sectional view taken along line B-B ′ of FIG. 9. Display pixels are formed in the effective display area DARR of the main substrate SUB1. This pixel has a light emitting layer composed of a stack of an anode AD and an organic EL layer OLE which are one electrode driven by the thin film transistor TFT, and a cathode CD which is the other electrode. A dummy pixel is formed in the non-light emitting area NARR. This dummy pixel is formed in the upper layer of the gate drive circuit GDR, and has only the bank BNK at the dummy pixel position.
なお、ダミー画素の部分にも陽極があってもよい。また、ゲート駆動回路をドレイン駆動回路と同様の半導体チップとして搭載するものいでは、ダミー画素の位置にも画素と同等の薄膜トランジスタや陽極を形成し、陰極のみを形成しないようにすることでも非発光とすることができる。 Note that the dummy pixel portion may also have an anode. Also, in the case where the gate drive circuit is mounted as a semiconductor chip similar to the drain drive circuit, a thin film transistor or an anode equivalent to the pixel is formed at the dummy pixel position, and only the cathode is not formed, so that no light is emitted. It can be.
画素およびダミー画素のそれぞれは、隣接する画素あるいはダミー画素の間をバンクＢＮＫで区画されている。図１０の例では、バンクＢＮＫは陽極ＡＤと陰極ＣＤの間を絶縁する絶縁層で形成されている。前記した各実施例において、蒸着マスクによりＯＬＥを画素とダミー画素に蒸着する際、当該蒸着されたＯＬＥ材料が隣接する画素あるいはダミー画素に流れ出すのをこのバンクＢＮＫが阻止する。これにより、有効表示領域ＤＡＲＲでの色同士の混じり合いが防止され、色純度が確保される。また、非発光領域ＮＡＲＲでは、蒸着されたＯＬＥ材料がダミー画素から周囲に漏れ出して不所望な発光源となるのが防止される。 Each of the pixel and the dummy pixel is partitioned by the bank BNK between adjacent pixels or dummy pixels. In the example of FIG. 10, the bank BNK is formed of an insulating layer that insulates between the anode AD and the cathode CD. In each of the above-described embodiments, when the OLE is deposited on the pixel and the dummy pixel by the deposition mask, the bank BNK prevents the deposited OLE material from flowing out to the adjacent pixel or the dummy pixel. Thereby, mixing of colors in the effective display area DARR is prevented, and color purity is ensured. Further, in the non-light emitting area NARR, it is possible to prevent the deposited OLE material from leaking from the dummy pixels to the surroundings to become an undesired light emitting source.
本発明は、有機ＥＬを発光層としたものに限らず、無機ＥＬ材料の発光層を有するエレクトロルミネッセンス表示装置にも適用でき、また、電界放出型表示装置（ＦＥＤ）やプラズマ型表示装置（ＰＤＰ）などの自発光型表示装置における蛍光体形成にも同様に適用できる。 The present invention is not limited to an organic EL light emitting layer, but can be applied to an electroluminescence display device having a light emitting layer of an inorganic EL material. In addition, a field emission display device (FED) or a plasma display device (PDP) It can be similarly applied to phosphor formation in a self-luminous display device such as
ＭＧＰ・・・ガラス母基板、ＭＳＫ・・・マスク（蒸着マスク）、ＭＳＳ・・・マスク部、ＦＬＭ・・・フレーム、ＡＲ・・・開孔領域、ＤＡＲ・・・画素用開孔パターン、ＮＡＲ・・・ダミー画素用開孔パターン、ＭＲ・・・蒸着領域、ＳＵＢ１・・・メイン基板、ＳＵＢ２・・・封止缶（封止ガラス基板）、ＰＸ・・・画素、ＤＡＲＲ・・・有効表示領域、ＮＡＲＲ・・・非発光領域。 MGP: glass mother substrate, MSK: mask (evaporation mask), MSS: mask portion, FLM: frame, AR: aperture region, DAR: pixel aperture pattern, NAR ... Dummy pixel aperture pattern, MR ... Vapor deposition area, SUB1 ... Main substrate, SUB2 ... Sealing can (sealing glass substrate), PX ... Pixel, DARR ... Effective display Area, NARR ... non-light emitting area.
Claims (4)
テンションを印加してフレームに固定されたマスクをガラス母基板に密着させる密着工程と、
蒸着源からの蒸気を前記マスクに設けた開孔パターンを通して前記ガラス母基板に蒸着させる蒸着工程を有し、
前記密着工程と前記蒸着工程をカラー画素の色毎に行い、
前記蒸着工程では、前記表示領域に前記カラー画素を形成し、前記非発光領域の前記ゲートドライバ上、かつ前記表示領域の左又は右にカラー画素複数列分の有機層を形成することを特徴とする表示装置の製造方法。 A method for manufacturing a display device comprising a display region having pixels driven by a thin film transistor and a non-light emitting region having a gate driver connected to the gate electrode of the thin film transistor,
An adhesion process in which a mask fixed to the frame by applying tension is in close contact with the glass mother substrate;
The vapor from the deposition source has a deposition step of depositing on the glass base substrate through aperture pattern provided on the mask,
The adhesion process and the vapor deposition process are performed for each color pixel color,
In the vapor deposition step, the color pixels are formed in the display area, and an organic layer for a plurality of columns of color pixels is formed on the gate driver in the non-light-emitting area and on the left or right of the display area. A method for manufacturing a display device.
前記表示領域の左又は右にカラー画素３列分の有機層を形成して前記非発光領域とすることを特徴とする表示装置の製造方法。 In claim 1,
A manufacturing method of a display device, wherein an organic layer for three columns of color pixels is formed on the left or right of the display area to form the non-light emitting area.
テンションを印加してフレームに固定されたマスクをガラス母基板に密着させる密着工程と、
蒸着源からの蒸気を前記マスクに設けた開孔パターンを通して前記ガラス母基板に蒸着させる蒸着工程を有し、
前記密着工程と前記蒸着工程をカラー画素の色毎に行い、
前記蒸着工程では、前記表示領域と前記非発光領域とに蒸着させて前記カラー画素と前記ダミー画素を同時に形成し、
前記表示画素をカラー画素で構成し、
前記ダミー画素を、前記カラー画素を構成する有機層と同じ有機層で形成し、
前記表示領域の左又は右のゲートドライバ上にカラー画素複数列分のダミー画素を配置することを特徴とする表示装置の製造方法。 A display device manufacturing method comprising: a display region in which display pixels contributing to display are two-dimensionally arranged; and a non-display region having dummy pixels that do not contribute to display formed on an outer periphery of the display region,
An adhesion process in which a mask fixed to the frame by applying tension is in close contact with the glass mother substrate;
The vapor from the deposition source has a deposition step of depositing on the glass base substrate through aperture pattern provided on the mask,
The adhesion process and the vapor deposition process are performed for each color pixel color,
In the vapor deposition step, the color pixels and the dummy pixels are simultaneously formed by vapor deposition on the display area and the non-light emitting area,
The display pixel is composed of a color pixel,
Forming the dummy pixel in the same organic layer as the organic layer constituting the color pixel;
A method for manufacturing a display device, comprising: arranging dummy pixels for a plurality of columns of color pixels on a left or right gate driver of the display area.
前記表示領域の左又は右にカラー画素３列分以上のダミー画素を配置することを特徴とする表示装置の製造方法。
In claim 3,
A method for manufacturing a display device, comprising arranging dummy pixels for three or more columns of color pixels on the left or right of the display area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003384583A JP4630535B2 (en) | 2003-11-14 | 2003-11-14 | Manufacturing method of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003384583A JP4630535B2 (en) | 2003-11-14 | 2003-11-14 | Manufacturing method of display device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005148335A JP2005148335A (en) | 2005-06-09 |
| JP2005148335A5 JP2005148335A5 (en) | 2006-11-09 |
| JP4630535B2 true JP4630535B2 (en) | 2011-02-09 |
Family
ID=34692925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003384583A Expired - Lifetime JP4630535B2 (en) | 2003-11-14 | 2003-11-14 | Manufacturing method of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4630535B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789246A (en) * | 2014-09-16 | 2016-07-20 | 乐金显示有限公司 | Organic light emitting display device, organic light emitting display panel and method of manufacturing the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1905126A (en) * | 2000-11-27 | 2007-01-31 | 精工爱普生株式会社 | Organic electroluminescent device, and electronic devices therewith |
| TWI517378B (en) * | 2005-10-17 | 2016-01-11 | 半導體能源研究所股份有限公司 | Semiconductor device and manufacturing method thereof |
| KR101379650B1 (en) * | 2007-11-06 | 2014-04-02 | 엘지디스플레이 주식회사 | Shadow Mask, Organic Light Emitting Display Device And Method for Fabricating the same |
| JP2010060873A (en) | 2008-09-04 | 2010-03-18 | Sony Corp | Image display device |
| WO2012086111A1 (en) * | 2010-12-20 | 2012-06-28 | パナソニック株式会社 | Organic el display panel and method for manufacturing same |
| KR101944918B1 (en) | 2012-08-03 | 2019-02-08 | 삼성디스플레이 주식회사 | Organic layer deposition assembly, apparatus for organic layer deposition, organic light emitting display apparatus and method for manufacturing the same |
| JP6114664B2 (en) | 2013-08-29 | 2017-04-12 | 株式会社ジャパンディスプレイ | Organic EL display device |
| KR102112611B1 (en) * | 2013-12-27 | 2020-05-19 | 엘지디스플레이 주식회사 | Organic light emitting device |
| KR20160107396A (en) | 2015-03-03 | 2016-09-19 | 삼성디스플레이 주식회사 | Organic light emitting diode display and method of manufacturing the same |
| WO2019186834A1 (en) * | 2018-03-28 | 2019-10-03 | シャープ株式会社 | Mask sheet and method for manufacturing mask sheet |
| US11574979B2 (en) * | 2018-03-30 | 2023-02-07 | Sharp Kabushiki Kaisha | Display device |
| CN109148716B (en) * | 2018-08-14 | 2020-05-05 | 武汉华星光电半导体显示技术有限公司 | Preparation method of flexible OLED display panel and motherboard structure thereof |
| CN109713027B (en) * | 2019-02-28 | 2020-12-11 | 上海天马有机发光显示技术有限公司 | Pixel arrangement of organic light-emitting display panel and organic light-emitting display panel |
| US11024584B2 (en) * | 2019-05-29 | 2021-06-01 | Innolux Corporation | Electronic device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012238A (en) * | 1998-06-29 | 2000-01-14 | Futaba Corp | Organic el element, mask for manufacturing the element and manufacture of the element |
| JP2001075503A (en) * | 1999-07-07 | 2001-03-23 | Sharp Corp | Display device |
| JP2002222695A (en) * | 2000-11-27 | 2002-08-09 | Seiko Epson Corp | Manufacturing method of organic electroluminescent device, the organic electroluminescent device and electronic equipment |
| JP2003233330A (en) * | 2001-12-06 | 2003-08-22 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2003288987A (en) * | 2002-01-24 | 2003-10-10 | Seiko Epson Corp | Light emitting device and electronic device |
| JP2004296436A (en) * | 2003-03-13 | 2004-10-21 | Toray Ind Inc | Organic electroluminescent device, and manufacturing method of the same |
-
2003
- 2003-11-14 JP JP2003384583A patent/JP4630535B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012238A (en) * | 1998-06-29 | 2000-01-14 | Futaba Corp | Organic el element, mask for manufacturing the element and manufacture of the element |
| JP2001075503A (en) * | 1999-07-07 | 2001-03-23 | Sharp Corp | Display device |
| JP2002222695A (en) * | 2000-11-27 | 2002-08-09 | Seiko Epson Corp | Manufacturing method of organic electroluminescent device, the organic electroluminescent device and electronic equipment |
| JP2003233330A (en) * | 2001-12-06 | 2003-08-22 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2003288987A (en) * | 2002-01-24 | 2003-10-10 | Seiko Epson Corp | Light emitting device and electronic device |
| JP2004296436A (en) * | 2003-03-13 | 2004-10-21 | Toray Ind Inc | Organic electroluminescent device, and manufacturing method of the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789246A (en) * | 2014-09-16 | 2016-07-20 | 乐金显示有限公司 | Organic light emitting display device, organic light emitting display panel and method of manufacturing the same |
| CN105789246B (en) * | 2014-09-16 | 2019-06-18 | 乐金显示有限公司 | Organic light-emitting display device and organic light emitting display panel and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005148335A (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4630535B2 (en) | Manufacturing method of display device | |
| US9147724B2 (en) | Large area organic light emitting diode display | |
| US7710015B2 (en) | Self-emitting display | |
| US8941555B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| JP5169754B2 (en) | Display device and electronic device | |
| US8415676B2 (en) | Organic light emitting display | |
| KR20160058360A (en) | Narrow Bezel Large Area Organic Light Emitting Diode Display | |
| KR101135538B1 (en) | Display device and method for menufacturing display device | |
| JP2018073821A (en) | Flat display device connecting front and rear of substrate via through hole | |
| JP2007234268A (en) | Organic el display device | |
| JP2017116688A (en) | Display device | |
| JP2008288376A (en) | Display unit and manufacturing method thereof | |
| US20190173042A1 (en) | Display panel and display device including the same | |
| JP2011090925A (en) | Method for manufacturing electro-optical device | |
| KR102037871B1 (en) | Organic light emitting diode display device | |
| KR101992902B1 (en) | Organic light emitting diode display device and method of fabricating the same | |
| KR20130011463A (en) | Organic light emitting diode display | |
| JP2019160632A (en) | Organic el display device and manufacturing method thereof | |
| JP2019020509A (en) | Display and method for manufacturing display | |
| JP2018142442A (en) | Manufacturing method of organic el display device, and organic el display device | |
| KR102043852B1 (en) | Organic Light Emitting Diod Display | |
| JP2007286212A (en) | Organic el display device | |
| KR102043825B1 (en) | Large Area Top Emission Organic Light Emitting Diod Display | |
| JP4969963B2 (en) | Organic EL display device | |
| JP2017096998A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4630535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |