JP4629809B2 - SiCの半導体層を有する半導体素子を製造する方法 - Google Patents
SiCの半導体層を有する半導体素子を製造する方法 Download PDFInfo
- Publication number
- JP4629809B2 JP4629809B2 JP53433497A JP53433497A JP4629809B2 JP 4629809 B2 JP4629809 B2 JP 4629809B2 JP 53433497 A JP53433497 A JP 53433497A JP 53433497 A JP53433497 A JP 53433497A JP 4629809 B2 JP4629809 B2 JP 4629809B2
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- sic
- layer
- semiconductor layer
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、少なくともpn接合部を備えたSiCの半導体層を有する半導体素子を作る方法であって、a)n型およびp型の中の一方である第1の導電性タイプの不純物ドーパントを第2の反対の導電性タイプによってドーピングした前記半導体の層に注入して前記半導体の層に第1のタイプのドーピングした近表面層を形成する段階と、b)前記半導体の層を高温で焼鈍して、注入された不純物のドーパントを電気的に活性にする段階とを含む半導体素子を作る方法並びにそのような方法を実行することにより作られた半導体素子に関する。
前述のようなイオン注入技術は、例えば異なるタイプのダイオード、トランジスタ、およびサイリスタのような全てのタイプの半導体素子の製造に使用でき、不純物のレベルおよび分布を制御できるので素子の製造には魅力的な技術である。この技術はSi素子に対して十分開発されているが、そのような素子のイオン注入に対して成功裏に使用されてきた技術は、特に主としてSiと比較してSiCの優れた特性、すなわち極限の状態においても良く機能しうるSiCの能力を生かすことが可能な用途において特に使用されるSiC素子に対しては、利用することが出来ない。SiCは大きなバンドギャップエネルギによる高度の熱安定性を有しており、そのためそのような材料から作られた素子は高温、すなわち1000°Kまでの温度において作動可能である。更に、それは高度の熱伝導性を有しているため、SiC素子は高密度での配列が可能である。SiCはまた、Siより5倍以上の絶縁破壊場を有しており、そのため素子のブロッキング状態において高電圧が発生し得る状態において作動する高電力素子の材料として良く適している。
従って、SiCに対してもこの素子製造技術を制御することによってイオン注入によりSiCにおいて欠陥密度の低い、ドーピングした高品質の領域を形成する手段を見出すことが極めて望ましい。
SiCにおいて不純物を注入する場合、少なくとも1300℃以上の極めて高い焼鈍温度が必要である。焼鈍の間、あるタイプのドーパントは前記半導体の塊中へ拡散し始めるが、これは物理的なpn接合部がSiCの原状の半導体層における注入領域から離れて位置するようになるというプラスの一効果を有する。しかしながら、このような半導体層の面における外方拡散は該面におけるドーパントの濃度を極めて低くし、そのためそのような素子における良好なオーム接触を形成することが困難というマイナスの効果を有する。他方、SiCにおける拡散性が極めて低いドーパントが注入されると、ドーパントのプロフィールが焼鈍工程の後、注入時に近い状態に留まり、そのため、抵抗性が低い、高度にドーピングされた近表面接触領域が得られるが、pn接合部はイオン注入により高濃度の欠陥が形成される深さに位置し、そのためそのような半導体素子における破壊挙動並びにエミッタ効率の限度が想定されうる。
発明の要約
本発明の目的は序論のところで触れたタイプの新規な方法を提供することにより前述した問題に対する解決策を見出すことである。
この目的は本発明によれば、前記b)の段階における焼鈍が、注入されたドーパントを活性にするに必要な温度以上の1650℃以上の温度で実行され、a)の段階においてSiC層において少なくとも2種類の元素からなる第1のタイプの不純物ドーピングを注入する方法であって、前記元素の中の少なくとも一つが前記焼鈍温度においてSiCに拡散して焼鈍後前記近表面層の高度のドーピングを保持して前記半導体層に対する良好なオーム接触を形成可能にしており、前記元素の中の少なくとも一つが前記焼鈍温度において急速に拡散して形成されたpn接合部を前記近表面層から著しい距離をおいて位置させる方法によって達成される。
注入段階において、2種類の不純物ドーパントをこのような形で組み合わせることによりそれぞれのドーパントの有利な特性を利用することが可能で、焼鈍時ゆっくりと拡散する元素が半導体素子において良好なオーム接触の形成可能性を保証し、同時に急速に拡散する元素がpn接合部を注入により損傷される領域から可成り離れた距離である深さへ移動させるため、活性pn接合部が、高結晶が完成している領域に、位置される。
「ゆっくり」とか、「急速に」という用語は広義に解釈すべきで、これは単に、焼鈍のために選定した温度において一方の元素が他方の元素よりも可成り速い速度で拡散するということを述べただけである。周知のように、拡散速度は温度によって変わり、そのため一方の焼鈍温度においてゆっくりと拡散する元素と、より高い別の焼鈍温度において急速に拡散する元素として同じ一つの元素を選定することが理論的には可能である。
本発明の好適実施例によればa)の段階において前記半導体層には2個の元素が注入される。本発明は正確に2個の元素を使用することに何ら限定されるのではなく、簡単にするために2個のみの元素を使用することが最も有利である。
本発明の第2の好適実施例によれば、a)の段階において前記半導体の層にp型の不純物ドーパントが注入される。n型のSiC層にp型のドーパントをイオン注入することは高度の逆バイアス電圧を受け入れうるSiCにおけるpn型の接合部を形成する実行可能な方法になっている。
本発明の別の好適実施例によれば、a)の段階において注入される前記のゆっくり拡散する元素および急速に拡散する元素は3B群元素である。この群に属する元素はある焼鈍温度においてSiCでの拡散性が顕著に異なり、それらをイオン注入によりSiCにおけるp型ドーパントとして注入する上で何ら問題なく、その結果狙った目的はこれらの元素を選定することにより有利に達成可能である。
本発明の更に別の好適実施例によれば、ホウ素がa)の段階において前記の急速に拡散する元素として注入される。ホウ素はSiCにおいて高度の拡散性を有し、従ってこのSiC層を焼鈍するとpn型の接合部を形成する元素として十分適している。
本発明の別の好適実施例によれば、アルミニウムがa)の段階においてゆっくりと拡散する元素として注入される。アルミニウムはSiCにおけるイオン注入に続いて典型的な焼鈍温度において極めてゆっくり拡散するか、あるいは殆ど拡散せず、そのためSiC層における近表面層が、焼鈍段階の後においてさえ高度にドーピングされた状態に保たれ、このようにして作られた半導体素子に対する良好なオーム接触を形成する。
特に、急速に拡散する元素としてのホウ素とゆっくりと拡散する元素としてのアルミニウムとの組み合わせはSiC層の表面に近接して高濃度のドーパントがあり、注入によって損傷された領域から離れてpn型接合部が位置して優れた結果をもたらすことが判明している。
本発明の別の好適実施例によれば、b)の段階における前記焼鈍温度がある注入された不純物のドーパントをSiCの前記半導体層におけるa)ゆっくりと拡散する、b)急速に拡散するドーピングの一方となるように選択されている。拡散速度を制御するパラメータとして焼鈍温度を使用することにより、元素の種種の組み合わせが可能であって、そのため本発明の方法において、例えばホウ素を急速に拡散する元素として、ベリリウムをゆっくりと拡散する元素として使用することが可能であるが、より高い焼鈍温度を使用した本発明の別の実施例による方法によればベリリウムが高速に拡散する元素として、アルミニウムあるいはガリウムがゆっくりと拡散する元素として使用されている。しかしながら、焼鈍温度は任意に変えることができないのは勿論であって、焼鈍温度は、注入されたドーパントが焼鈍により効率的に電気的に活性にされるように少なくとも高くあるように選択することが必要であり、温度が高すぎると、望ましくない不純物の導入のような別の問題が発生しうる。一般に、注入された不純物ドーパントを活性にするに要する温度はSiC層中へ実際の拡散を達成するほど高くはない。
本発明の別の好適実施例によれば、少なくとも前記のゆっくりと拡散する元素はa)の段階において、前記近表面層が前記焼鈍段階の後、高度にドーピングされるような投与量で注入される。これは当該素子において良好なオーム接触が形成されうるようにするために必要である。
本発明の別の好適実施例によれば、前記の少なくとも1個の急速に拡散する元素と、前記の少なくとも1個のゆっくりと拡散する元素とはa)の段階において、前記近表面層が、焼鈍段階が実行される前に双方の元素で高度にドーピングされるような投与量で注入される。そのようなドーピングは最終的に良好な結果をもたらす。
本発明の別の好適実施例によれば、先に述べた2実施例におけるドーパントの前記濃度は1019cm-3以上である。そのような濃度は十分取得可能で、焼鈍後、最終の良好な結果を達成する上で好ましい。
本発明の別の目的は良好なオーム接触を有し、pn型接合部が高結晶品質領域に位置しているSiCの半導体素子を提供することであり、この目的は、本発明によれば、請求の範囲の独立項に記載の半導体素子を提供することにより達成される。本発明による半導体素子の利点は対応する方法に関する請求の範囲に対して述べたものと同じである。
本発明の更に別の特徴や利点は以下の説明とその他の請求の範囲の独立項から明らかとなる。
【図面の簡単な説明】
添付図面を参照して、例として述べた本発明の好適実施例を以下説明する。
図において、
図1と図2とは、少なくともpn型接合部を備えたSiCの半導体層を有する半導体素子を作る方法における後続の2段階を極めて概略的に示す図、
図3と図4とは焼鈍前(点線で示す)および焼鈍後(実線で示す)に注入されたSiC層における深さに応じた、それぞれホウ素とアルミニウムの濃度(対数で示す)を示すグラフ、
図5は図3および図4に対応するグラフであるが、注入される時の深さに応じたアルミニウム(点線)とホウ素(実線)との濃度を示すグラフ、
図6は焼鈍段階を実行した後の深さに応じたアルミニウム(点線)とホウ素(実線)との濃度を示すグラフである。
発明の好適実施例の詳細説明
図1と図2とは、本発明の好適実施例により半導体素子を製造する方法の、それぞれ注入と、焼鈍との二つの段階を極めて概略的に示す図である。本発明は、当該技術分野において従来からの、例えば、マスキング、デマスキング、パッシベーション等の多数のその他の段階を含むことは勿論であるが、これらの段階は本発明の概念とは何ら関係がないのでここには示していない。高度の結晶品質であることが好ましいSiCの半導体層1が図1に示されており、この半導体層はカソードに対する低抵抗接触のために基板を形成する第1の高度にドーピングしたn型の層2と、製造すべき素子のドリフト層を形成するための、頂部にある第2の低度にドーピングしたn型の層3とを有している。
a)の段階において、SiC半導体層1の面がアルミニウムとホウ素のイオンの衝撃に対して露出される。イオンによる前記面に対する衝撃に使用されるエネルギは100KeVから4MeVの範囲であることが好ましい。ドーパントの濃度が高く、厚さが10分の1ミクロン程度の薄い層4がこのようにして形成される。前記の薄い層4におけるアルミニウムの濃度は1019cm-3以上であることが好ましく、一方ホウ素の濃度、すなわち後続の段階においてSiC層に更に拡散しようとするドーパントの濃度は低い。これらのドーパントはこの注入段階の後、電気的に活性ではなく、半導体層1はp型ドーパントを活性にするには1300℃以上の温度まで加熱される必要がある。もしも焼鈍温度が約1700℃になるよう選定されるとすれば、ホウ素は前記焼鈍の間、アルミニウムと比較して前記SiC層中へ急速に拡散する。この焼鈍段階が、主としてアルミニウムをp型ドーパントとして有し、概ね注入段階で得られた薄い層4に対応する薄い表面層5と、ホウ素をp型のドーパントとして有し、半導体内へより深く延び、注入によって損傷された領域からかなり離れた距離にあるpn型接合部7を形成する層6を形成する。前記層6はドーピング濃度が層5より低く、層5はドーピング濃度が高いため素子に対する優れたオーム接触を形成することが可能である。このようにして、整流ダイオードが作られ、その空間電荷領域が主として前記の第2の低ドーピング層3によって提供され、該層3は逆作動方向において素子に供給される電圧の大部分を受入れ、そのような素子はkV範囲の降伏電圧を有することが可能である。
図3から図6までに示すグラフは前述した本発明による方法の段階を通して図2に示す有利な半導体素子が得られる態様を説明する。これらの図面における横軸は各ドーパントの深さを、縦軸はその濃度を対数で示す。図3から図6までに示す全ての例に対して同じ焼鈍温度が使用されている。
図3において、点線は注入後の深さに応じて、半導体層1にホウ素が介在する態様を示し、実線は焼鈍段階後のホウ素の分布を示す。このように、ホウ素は焼鈍段階の間、前記SiC層中へ比較的深く拡散し、近表面領域では比較的低い濃度を残すのみである。
図4は注入時(点線)と焼鈍後(実線)のアルミニウムの分布を示す。従って、アルミニウムは選定された焼鈍温度において前記焼鈍段階の間はSiC層中へ殆ど拡散しないので、前記焼鈍段階の後は表面近くではアルミニウムの濃度は高い。
図5は本発明による方法の注入段階の後のホウ素(実線)とアルミニウム(点線)との分布を示し、図6は前記方法の焼鈍段階の後のホウ素(実線)とアルミニウム(点線)との分布を示す。このように、図6は本発明の方法の注入段階と焼鈍段階とによって、良好なオーム接触のための近表面層におけるドーパントの高い濃度が、高度に結晶化した、乱されていない塊に比較的深く位置したpn型接合部と組み合わされる態様を明瞭に示している。
図3から図6までに示すグラフはアルミニウムとホウ素以外のその他の不純物ドーパントの同様の態様を示す、本発明はp型ドーパントに限定されるのではなく、n型のドーパントも考えうることを強調しておく。
本発明は前述の好適実施例に何ら限定されないのは勿論であって、本発明の基本概念から逸脱することなく当該技術分野の専門家には多くの修正の可能性が明らかである。
注入段階において、種々の元素を同時に注入することが可能であるが、それらの中の一つを先ず注入し、次いで別の元素を注入することも可能である。
製造された半導体素子がSiCの半導体層を有していることは半導体素子が唯一の半導体材料としてSiCを有していることを必ずしも意味するのではなく、注入が行われ、拡散によってpn型接合部が形成される領域のみがSiCであるべきで、素子は希望に応じて異質特性を有するようにしてもよい。
「SiCの半導体層」という定義はこのSiC層が図に示すように数枚の下層から構成しうることも含む。更に、「層」という定義は広義に解すべきであらゆるタイプの容積や形状を含む。
種々の層の材料に関する全ての定義は不可欠な不純物並びにSiCに関する場合意図的なドーピングも含むことは勿論である。
Claims (4)
- 少なくともpn型接合部(7)を備えたSiCの半導体層を有する半導体素子を作る方法であって、
a)n型およびp型の一方である第1の導電タイプの不純物を、第2の反対の導電タイプの不純物でドーピングした半導体層に注入し、前記半導体層に第1の導電タイプのドーピングされた近表面層(4)を形成する段階と、
b)注入された不純物のドーパントを電気的に活性にするために高温で前記半導体層を焼鈍する段階とを含む方法において、
前記b)の段階において、前記焼鈍が、注入されたドーパントを活性にするに必要な温度以上の1650℃以上の温度で実行され、
前記a)の段階において、アルミニウムとホウ素の2種類の元素からなる第1の導電タイプの不純物ドーパントが半導体層に注入され、前記アルミニウムが焼鈍の後、前記近表面層に高度のドーピングを保持するために前記焼鈍温度でSiCにゆっくりと拡散して前記半導体層に対する良好なオーム接触を形成可能とし、前記ホウ素が前記焼鈍温度においてSiCに急速に拡散して形成されたpn型接合部を前記近表面層からかなりの距離をおいて位置させることを特徴とする半導体素子を製造する方法。 - 前記アルミニウムが、前記近表面層が前記焼鈍段階の後、高度にドーピングされるような投与量でa)の段階において注入されることを特徴とする請求項1に記載の方法。
- 前記アルミニウムと前記ホウ素とが、前記近表面層(4)が焼鈍段階が実行される前には、それら双方の元素で高度にドーピングされるような投与量でa)の段階において注入されることを特徴とする請求項1または2に記載の方法。
- 前記投与量が10 19 cm -3 以上の濃度に相応することを特徴とする請求項2または3に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9601174A SE9601174D0 (sv) | 1996-03-27 | 1996-03-27 | A method for producing a semiconductor device having a semiconductor layer of SiC and such a device |
SE9601174-7 | 1996-03-27 | ||
PCT/SE1997/000533 WO1997036318A2 (en) | 1996-03-27 | 1997-03-26 | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC AND SUCH A DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000507396A JP2000507396A (ja) | 2000-06-13 |
JP4629809B2 true JP4629809B2 (ja) | 2011-02-09 |
Family
ID=20401966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53433497A Expired - Lifetime JP4629809B2 (ja) | 1996-03-27 | 1997-03-26 | SiCの半導体層を有する半導体素子を製造する方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0890184B1 (ja) |
JP (1) | JP4629809B2 (ja) |
DE (1) | DE69739486D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107142A (en) * | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
US11211248B2 (en) * | 2018-02-28 | 2021-12-28 | Abb Power Grids Switzerland Ag | SiC electronic device fabricated by Al/Be co-implantation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3458779A (en) * | 1967-11-24 | 1969-07-29 | Gen Electric | Sic p-n junction electroluminescent diode with a donor concentration diminishing from the junction to one surface and an acceptor concentration increasing in the same region |
GB1303660A (ja) * | 1969-11-12 | 1973-01-17 | ||
GB1397305A (en) * | 1972-06-22 | 1975-06-11 | Valter Maslokevets I V | Semiconductor light source |
GB2056168A (en) * | 1979-08-01 | 1981-03-11 | Gen Instrument Corp | Method of fabricating P-N junction with high breakdown voltage |
JPH01128521A (ja) * | 1987-11-13 | 1989-05-22 | Fuji Electric Co Ltd | イオン注入方法 |
JPH05129602A (ja) * | 1991-11-01 | 1993-05-25 | Sony Corp | Mis型半導体装置の製造方法 |
US5322805A (en) * | 1992-10-16 | 1994-06-21 | Ncr Corporation | Method for forming a bipolar emitter using doped SOG |
-
1997
- 1997-03-26 EP EP97915823A patent/EP0890184B1/en not_active Expired - Lifetime
- 1997-03-26 DE DE69739486T patent/DE69739486D1/de not_active Expired - Lifetime
- 1997-03-26 JP JP53433497A patent/JP4629809B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000507396A (ja) | 2000-06-13 |
EP0890184B1 (en) | 2009-07-08 |
EP0890184A2 (en) | 1999-01-13 |
DE69739486D1 (de) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5710059A (en) | Method for producing a semiconductor device having a semiconductor layer of SiC by implanting | |
US5851908A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC | |
US7538412B2 (en) | Semiconductor device with a field stop zone | |
US5068704A (en) | Method of manufacturing semiconductor device | |
JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
KR20010071949A (ko) | 높은 차단 전압용 파워 반도체 소자 | |
JP2002305305A (ja) | 半導体装置 | |
US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
EP0820636A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC | |
JP2018082007A (ja) | 半導体装置の製造方法 | |
US4862238A (en) | Transistors | |
JP2001326353A (ja) | 半導体装置 | |
JP4123913B2 (ja) | 半導体装置の製造方法 | |
US4089020A (en) | High power semiconductor diode | |
KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
KR20020077197A (ko) | 반도체장치 및 그 제조방법 | |
JP2002203965A (ja) | 半導体装置 | |
JP6961088B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4629809B2 (ja) | SiCの半導体層を有する半導体素子を製造する方法 | |
EP1052699A1 (en) | Semiconductor device and fabrication method therefor | |
JP4843923B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
WO1997017726A1 (en) | Low collector resistance bipolar transistor compatible with high voltage integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20031111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080321 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100706 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |