JP4628014B2 - 信号遷移判別装置 - Google Patents

Description

本発明は信号検出装置に関し、特に検出すべき信号とノイズとをその信号の遷移時間も含めて早期に判別する機能を備えた信号遷移判別装置に関するものである。

近年、工業製品や家庭用品等のあらゆる製品にマイクロコンピュータ（以降、「マイコン」と記す）が組み込まれている。組込み用マイコンは、各製品の用途や機能に応じ、外部からの種々の信号を検出して対応する演算処理を実行し、その結果を出力する。

一例として、車両に搭載される電子制御ユニット（ＥＣＵ）は、その入力段に設けられたドライバを介して、外部から水温センサ、吸気温センサ等からのアナログ信号、スタータスイッチ、電気負荷スイッチ、シフト位置スイッチ、エヤコン等からのパルス信号やデジタル信号、等の様々なタイプの信号が入力される。ＥＣＵに組み込まれたマイコンは、これらの信号を検出して対応する処理を実行し、その処理結果を出力段のドライバを介して外部に出力する。

このように、ＥＣＵでは、様々なタイプの入力信号を検出して処理する必要がある。この場合、車両の内外で発生するノイズと本来処理すべき信号とを明確に判別して正しい処理を実行する必要がある。その一方で、高速走行中の車両等においては、本来処理すべき信号を早期に検出して対応する処理をすみやかに実行する必要もある。

図１は、車両に搭載される従来のＥＣＵパッケージの一構成例を示したものである。
図１において、上述した種々の入力信号は、コネクタ１１を介してドライバ回路１２に入力され、ドライバ回路１２からの出力信号は先ず誤り検出防止回路１３に入力される。誤り検出防止回路１３では、ノイズと入力信号と確実に判別して正規の入力信号だけを後段のＣＰＵ回路１４に入力する。

図２は、従来の誤り検出防止回路１３の一回路構成例を示したものである。また、図３には、その動作タイミングの一例を示している。
図２に示す誤り検出防止回路１３の例では、入力パルス信号や入力デジタル信号（図３の（ａ））は入力段のＤ−フリップフロップ２２によって高速サンプリングされる（同（ｂ）及び（ｃ））。次段のカウンタ２３が高レベル“１”の信号を連続して５回検出すると（同（ｄ））、それを正規の入力信号と判定して出力段から検出信号“１”が出力される（同（e））。

他の例としては、特許文献１に、異常遷移出力が検出された場合に、その後に生じる状態遷移と併せて検討することにより、ノイズに対する耐性を向上させることが開示されている。

特開２０００−２８３７９２号公報

従来の構成では、所定時間継続する同一の信号レベルを検出することで、ノイズと正規の信号とを判別していた。そのため、正規信号を検出するまでの遅延時間が大きくなって、対応する演算処理が高速に実行できないという問題があった。そのため、近年著しく向上してきた組込みマイコンの処理能力が十分に活用されないという問題があった。

そこで本発明の目的は、上記種々の問題点に鑑み、正規信号とノイズとを確実に判別でき、且つ正規信号を短時間で検出できる信号遷移判別装置を提供することにある。

本発明によれば、入力信号の遷移状態を判別し、その判別の結果を出力する信号遷移判別装置であって、前記入力信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、前記入力信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力信号の遷移状態を判別する判別手段と、を有する信号遷移判別装置が提供される。

前記判別手段は、前記信号遷移パターンを発生させる信号遷移パターン発生部と、前記入力信号と前記信号遷移パターン発生部により発生される前記信号遷移パターンとを比較して、一致／不一致の判定信号を出力する一致判定部と、前記一致判定部により出力される前記一致の判定信号を所定数計数したときに、前記入力信号が遷移したことを示す前記入力信号の遷移検出信号を出力する一致計数部と、を有する。

また、前記設定手段は、前記信号遷移パターンを動作環境のパラメータと対応付けて記憶する記憶部と、前記動作環境のパラメータを取得するパラメータ取得部と、を有し、前記パラメータ取得部により取得された前記動作環境のパラメータに対応した前記信号遷移パターンを設定する。さらに前記設定手段は、前記判別手段における信号判別状態を学習し、その学習結果に従って前記記憶部に記憶された信号遷移パターンを更新する学習手段を有する。

本発明の信号遷移判別装置によれば、入力信号の遷移時間特性（立ち上がり時間特性及び／又は立ち下がり時間特性）を信号遷移パターン化してノイズと正規信号とを判別するため、上述した従来例のように信号遷移時間経過後の定常特性時に正規信号を判別するのと比べて、短時間で正規信号を検出することが可能となる。

また、一般に、パッケージ基板内の信号遷移時間特性は基板上の信号配線容量やコネクタ接続容量等によって一意に決定されるため、上記信号遷移パターンは通常一定となる。本発明の信号遷移判別装置では、このことを利用して信号遷移時間帯にも信号判別ポイントを設けることで、短時間の信号検出にもかかわらずノイズと正規の信号とを確実に判別可能となる。

さらに、本発明の信号遷移判別装置は、上記信号遷移パターンの学習機能を備えることで、パッケージ基板の周囲温度、消費電力、及びコネクタ接続されるサブ基板数等による信号遷移時間特性の変動要因を吸収し、様々な動作環境において正規の入力信号を正確に検出可能となる。

図４は、本発明による信号遷移判別装置３０の基本構成を示したものである。図５には図４の信号遷移判別部３１の具体的な構成例を、そして図８には図４の信号遷移判別パターン制御部３２の具体的な構成例を、それぞれ示している。

先ず、図５の信号遷移判別部３１の構成から説明していく。
図５において、信号開始トリガ回路４１が入力信号の最初の変化（レベル“１”又は“０”への信号遷移）を検出すると、信号遷移パターンの発生を指示するトリガ信号を次段の信号遷移パターン発生回路４２に出力する。これによって、信号遷移パターン発生回路４２は、各入力信号に対応して予め設定してある信号遷移パターンを所定の時間間隔で順次発生させる。

一致判定回路４３は、入力信号と信号遷移パターン発生回路４２からの信号遷移パターンとを、前記所定の時間間隔毎に順次比較して一致／不一致信号を出力する。一致計数回路４４は、その一致信号が所定数に達したときに、正規信号の検出信号を出力する。

この一致計数回路４４は、通常のカウンタを用いて所定数の一致信号を検出した時に、アップダウンカウンタを用いて一致回数から不一回数を減算した結果が所定数に達した時に、又は一致回数と不一致回数との多数決論理によって、前記検出信号を出力するように構成される。信号遷移パターンは、信号遷移判別パターン制御部３２が信号遷移パターン発生回路４２に設定する。

図６は、本発明による信号遷移判別部３１の一回路構成例を示したものである。また、図７には、その動作タイミングの一例を示している。
図６の例では、入力信号（図７の（ａ））を、Ｄ−フリップフロップ５１によって高速サンプリングして（同（ｃ））、信号遷移判別部３１の内部回路動作と同期するサンプリング信号（同（ｂ））を生成する。ＡＮＤ回路５２は、前記サンプリング信号の最初の立ち上がりエッジを検出して次段のＳ／Ｒ−フリップフロップ５４をセットする。

これにより、カウンタ５２が動作を開始してクロックを６回計数してからＳ／Ｒ−フリップフロップ５４をリセットする（同（ｄ））。この間に、シフトレジスタ５５は、入力信号の遷移時間特性に合わせて予め設定された６ビットの遷移信号パターン“１０１００１”を順次シフト出力し、その設定値が一巡した時に動作を停止する。その結果本例では入力信号と比較するための“１０１００１１１”の信号遷移パターンが生成される。

ＥＸ−ＮＯＲ回路５６は、入力信号と前記遷移信号パターンを各ビット毎に順次比較しながら一致信号／不一致信号（１／０）を出力する。次段のＡＮＤ回路５７は、一致信号に対応するクロック信号を出力する（同（ｆ））。なお、本例では、一致信号出力時で且つサンプリング信号（同（ｂ））が高レベル“１”のときにクロック信号を出力する構成を示しているが、サンプリング信号が低レベル“０”のときにもクロック信号を出力するように構成してもよい。

図７の例では、以降、図示しない後段のカウンタで一致検出時のサンプリング信号を加算してき（同（ｇ））、その一致回数が“５”に達したときに正規信号の検出信号を出力する（同（ｈ））。

このように、本発明では入力信号の遷移時間帯を含めて正規信号の判定を行うため、正規信号の検出遅延時間を顕著に短縮することが可能となる。その一方で、入力信号の判別ポイントをその遷移時間帯にも設定することで、従来例と同等以上の判定ポイントを設けることも可能となり、ノイズと正規の信号とを確実に判別することができる。

図８は、図４の信号遷移判別パターン制御部３２の一構成例を示している。
信号遷移判別パターン制御部３２は、本例では組込み用のワンチップマイコンで構成される。前述した信号遷移判別部３１は、信号遷移判別パターン制御部３２の入出力インターフェース（Ｉ／Ｏ）６１及び内部バス６２を介してＣＰＵで構成される制御／学習部６３と接続される。

その内部バス６２には、他にＲＯＭ６４及びＲＡＭ６６から成るメモリが接続され、ＲＯＭ６４には、制御／学習部６３の制御プログラムの他に、前述した信号遷移パターンの初期設定値を記憶したデフォルトテーブル６５が格納される。また、ＲＡＭ６６には、制御／学習部６３のワークエリアの他に、信号遷移パターンの学習値を記憶する学習テーブル６７、信号状態監視カウンタ６８、学習状態監視カウンタ６９、判定精度監視カウンタ７０が格納される。

図９には、デフォルトテーブル６５及び学習テーブル６７の一構成例を示している。
図９の（ａ）に示すテーブルは、最も簡易なテーブル構成を有しており、入力信号１〜Ｎのそれぞれに対応させた信号遷移パターンのデフォルト値を記憶する。一方、図９の（ｂ）は、より適切な信号判別を可能とするために、パッケージ基板の周囲温度をパラメータとする信号遷移パターンを記憶している。

なお、図９の（ｂ）には他のパラメータ、例えば同様の構成を用いてパッケージ基板の消費電力や基板にコネクタ接続されるサブ基板数等をパラメータに用いることができる。これにより、種々の動作環境においても正規信号を正確且つ早期に検出可能となる。

制御／学習部６３は、ＲＯＭ６４上の上記構成を有するデフォルトテーブル６５、又は自らの学習によって作成したＲＡＭ６６上の上記構成を有する学習テーブル６７を使って、図５の信号遷移パターン発生回路４２（図６のシフトレレジスタ５５）へ対応する信号遷移パターンを設定する。

図１０には、ＲＡＭ６６上に構成した種々の監視カウンタ、すなわち信号状態監視カウンタ６８、学習状態監視カウンタ６９、及び判定精度監視カウンタ７０、の一構成例を示している。

図１０の（ａ）の例では、信号状態監視カウンタ６８は、各入力１〜Ｎに対する正規信号の受信回数と受信エラー回数をカウントする。判定精度監視カウンタ７０は、正規信号を判定するビット数（図６及び７の例では６ビット）のうちのエラービット数（本例では１ビット／６ビット）をカウントする。そして、学習状態監視カウンタ６９は、学習テーブル６７における個々の入力１〜Ｎの更新回数をカウントする。

これらの監視カウンタ６８〜７０の値は、後述する学習モードや、障害発生時のオペレータ等による障害解析に用いられる。なお、本例の判定精度監視カウンタ７０は、エラービット検出時にタイムスタンプが付される構成となっている。制御／学習部６３は、別に図１０の（ｂ）に示すようなタイムスタンプとパッケージ基板の動作環境（周囲温度、消費電力、ＩＦボード実装数、時刻、等）との関係を記憶している。これらのデータを用いることによって障害原因をより正確に解析可能となる。

なお、各監視カウンタ６８〜７０は、ＲＡＭ６６上のソフトウェアカウンタではなく、入力１〜Ｎに対応するそれぞれの信号遷移判別部３１の内部に診断用のハードウェアカウンタとして設けることもできる。

図１１及び１２には、制御／学習部６２が実行するデフォルトモードにおける基本制御フローと、学習モードにおける基本制御フローの一例をそれぞれ示している。
図１１におけるデフォルトモードでは、制御／学習部６３がＲＯＭ６４上のデフォルトテーブル６５を使用して、入力１〜Ｎにそれぞれ対応する各信号遷移判別部３１へ信号遷移パターンの設定を行う。本例では、パッケージ電源オン時、ＥＣＵパッケージリセット時、又は外部からデフォルトモードを設定した時に信号遷移パターンのデフォルト値（図９の（ａ）参照）を設定する（Ｓ０１）。

また、周囲温度等の環境パラメータを含む信号遷移パターンを設定する場合には、そのデフォルト値を図９の（ｂ）に示す環境パラメータに対応した信号遷移パターンに更新する（Ｓ０２〜０４）。さらに、状態監視を実行する場合には、所定周期又は各信号遷移判別部３１からの割り込みによって、信号遷移判別部３１毎の監視カウンタ６８〜７０のカウント値を更新する（Ｓ０５〜０８）。なお、環境パラメータも併せて自動更新する場合には、図中に点線で示す制御フローを実行する。

図１２に示す学習モードでは、制御／学習部６３がＲＡＭ６６の学習テーブル６７を使用して、入力１〜Ｎの各信号遷移判別部３１へ信号遷移パターンを設定する（図９の（ａ）参照）。学習モードでは、初めに、外部からのマニュアル指示やデフォルトモードから所定時間経過後等によりデフォルトテーブル６５の内容が学習テーブルにコピーされ、コピーされた学習テーブル６７の信号遷移パターンが、所定のアルゴリズムを用いて更新される（Ｓ１１及び１８）。

一例として、制御／学習部６３が、信号状態監視カウンタ６８から受信エラー率を求めてそれが所定値以上になった時又は学習テーブル６７上の個々の入力１〜Ｎの更新回数が所定値以上になった時に、判定精度監視カウンタ７０のエラービット数に対応する信号遷移判別部３１から、一致信号（図６及び７の（ｆ）又はＥＸ−ＮＯＲ回路の出力）の出力パターンを検出してそのエラービット位置を求め、信号遷移パターンの対応ビットを自動的に修正する。環境パラメータの設定フロー（Ｓ１２〜１４）においても同様の更新処理を行う（Ｓ１４）。

他に、学習モードでは、制御／学習部６３が図６のシフトレジスタ５５をオール“１”に設定し、その後に信号遷移判別部３１からの一致信号（図６及び７の（ｆ）又はＥＸ−ＮＯＲ回路の出力）の出力パターンを検出して信号遷移パターン自体を学習し、それをＲＡＭ６６上の学習テーブル６７に記憶させることもできる。これにより、上述したように、デフォルトテーブル６５からコピーするのではなく、独自の学習テーブル６７を作成することができる。

図１３は、これまで説明してきた本発明による信号遷移判別装置の一実施例を示したものである。
図１３のＥＣＵパッケージ８１には、車両に実装するための外部接続用コネクタ８２、車両内部からの種々の信号とインタフェースするドライバを搭載した一つ又は複数のＩＦボード８３、そのＩＦボード８３をＥＣＵパッケージ８１に装着するためのコネクタ８４、本発明による信号遷移判別装置を実現するＦＰＧＡ（Field Programmable Gate Array）８５、そしてＥＣＵ処理を実行するＣＰＵ回路８６が実装されている。

車両内部からの入力信号は、外部接続用コネクタ８２、ＩＦボード８３のドライバ、そしてコネクタ８４を介してＦＰＧＡ８５の信号遷移判別装置に入力される。この場合、基板８１上の信号配線容量、コネクタ８３の接続容量、及びＩＦボード８３の装着数等を経由することで、入力信号の信号遷移変化が緩やかとなり、結果的に信号の検出遅延が生じる。

一方、ＣＰＵ回路８６を構成する組込み用マイコンの性能は近年著しく向上しており、その性能を十分に活用するには早期に入力信号を検出することが必要となる。上述した入力信号の信号遷移特性が一般にパッケージの実装状態によって定まることから、ＦＰＧＡ８５で構成される信号遷移判別装置は、その信号遷移特性を信号遷移パターンとして記憶する。そして、入力信号と前記信号遷移パターンとの比較により、入力信号の信号遷移時間帯を含む信号判別処理を実行する。

この信号遷移判別装置の構成及びその動作は、これまで説明してきた通りである。前述したように、上記信号遷移時間特性は、周囲温度やＩＦボードの実装数等の実装環境によって変化するため、それらをパラメータとする信号遷移パターンも用意している。さらに、障害発生時において、オペレータ等が障害解析を容易にするために障害解析に必要なデータを提供し、さらに学習モードにおいては前述したような自己修復機能も備える。

また、これまで述べてきた動作、例えば、外部からのマニュアル指示以外でも、例えば、装置の動作環境の変化や入力信号の種別の変更等によって学習効果が薄れたとき又は学習処理を行なわない高速動作要求時に学習モードからＲＡＭ又はＲＯＭ上のテーブルを用いたデフォルトモードへ自動的に切替えるように構成してもよい。また、障害発生と判断したときに外部オペレータへ警告音やランプ信号等を用いて通報するように構成してもよい。さらに、信号遷移パターンのパラメータとして、装置の筐体内温度やファン回転数等を用いることができる。

従来のＥＣＵパッケージの一構成例を示した図である。 図１の誤り検出防止回路の一回路構成例を示した図である。 図２の動作タイミングの一例を示した図である。 本発明の信号遷移判別装置の基本構成を示した図である。 信号遷移判別部の具体的な構成例を示した図である。 信号遷移判別部の一回路構成例を示した図である。 図６の動作タイミングの一例を示した図である。 信号遷移判別パターン制御部の具体的な構成例を示した図である。 デフォルトテーブル及び学習テーブルの一構成例を示した図である。 種々の監視カウンタの一構成例を示した図である。 デフォルトモードにおける基本制御フローの一例を示した図である。 学習モードにおける基本制御フローの一例を示した図である。 本発明の信号遷移判別装置の一実施例を示した図である。

符号の説明

１０、８１…ＥＣＵパッケージ
１１、８２、８４…コネクタ
１２、８３…Ｉ／Ｏインタフェース
１３…誤り検出回路
１４、８６…ＣＰＵ回路
３０…信号判別回路
３１…信号遷移判別部
３２…信号遷移判別パターン制御部
４１…信号開始トリガ回路
４２…信号遷移パターン発生回路
４３…一致判定回路
４４…一致計数回路
６３…制御／学習回路
６５…デフォルトテーブル
６７…学習テーブル
６８…信号状態監視カウンタ
６９…学習状態監視カウンタ
７０…判定精度監視カウンタ
８５…ＦＰＧＡ

Claims (9)

1. 入力デジタル信号が第２の信号レベルになった場合に対応する所定処理を実行する制御部に対して、前記入力デジタル信号が第１の信号レベルから第２の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別装置であって、
   第１の信号レベルから第２の信号レベルへの状態の遷移が完了した後は第２の信号レベルが継続して入力される前記入力デジタル信号が、第１の信号レベルから第２の信号レベルに遷移する際に、前記第１の信号レベルと第２の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、
   前記入力デジタル信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判別手段と、を有することを特徴とする信号遷移判別装置。
2. 前記判別手段は、
   前記信号遷移パターンを発生させる信号遷移パターン発生部と、
   前記入力デジタル信号と前記信号遷移パターン発生部により発生される前記信号遷移パターンとを比較して、一致／不一致の判定信号を出力する一致判定部と、
   前記一致判定部により出力される前記一致の判定信号を所定数計数したときに、前記入力デジタル信号が第１の信号レベルから第２の信号レベルに遷移したことを示す前記入力デジタル信号の遷移検出信号を出力する一致計数部と、を有することを特徴とする請求項１記載の信号遷移判別装置。
3. 前記設定手段は、
   前記信号遷移パターンを動作環境のパラメータと対応付けて記憶する記憶部と、
   前記動作環境のパラメータを取得するパラメータ取得部と、を有し、
   前記パラメータ取得手段により取得された前記動作環境のパラメータに対応した前記信号遷移パターンを設定することを特徴とする請求項１記載の信号遷移判別装置。
4. 前記設定手段は、
   前記判別手段における信号判別状態を学習し、その学習結果に従って前記記憶部に記憶された信号遷移パターンを更新する学習手段を有する、ことを特徴とする請求項３記載の信号遷移判別装置。
5. 前記学習手段は、所定のアルゴリズムに基づいて学習モードとデフォルトモードを切替えることを特徴とする請求項４記載の信号遷移判別装置。
6. 前記学習モードからデフォルトモードへの切替えは、学習効果が薄れたとき又は高速動作要求時に行われることを特徴とする請求項５記載の信号遷移判別装置。
7. 入力デジタル信号が第２の信号レベルになった場合に対応する所定処理を実行する制御部に対して、前記入力デジタル信号が第１の信号レベルから第２の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別方法であって、
   第１の信号レベルから第２の信号レベルへの状態の遷移が完了した後は第２の信号レベルが継続して入力される前記入力デジタル信号が、第１の信号レベルから第２の信号レベルに遷移する際に、前記第１の信号レベルと第２の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定段階と、
   前記入力デジタル信号と、前記設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判定段階と、から成ることを特徴とする信号遷移判別方法。
8. 車両に搭載される電子制御ユニットであって、
   車両に実装するための外部接続用コネクタと、
   前記車両の内部からの種々の信号とインタフェースするドライバを搭載した一つ又は複数のＩＦボードと、
   前記ＩＦボードを電子制御ユニットに装着するためのコネクタと、
   信号遷移判別装置を実現するＦＰＧＡと、
   電子制御処理を実行するＣＰＵ回路と、を有し、
   前記信号遷移判別装置は、
   入力デジタル信号が第２の信号レベルになった場合に対応する所定処理を実行する制御部に対して、前記入力デジタル信号が第１の信号レベルから第２の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別装置であって、
   第１の信号レベルから第２の信号レベルへの状態の遷移が完了した後は第２の信号レベルが継続して入力される前記入力デジタル信号が、第１の信号レベルから第２の信号レベルに遷移する際に、前記第１の信号レベルと第２の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、
   前記入力デジタル信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判別手段と、を有することを特徴とする電子制御ユニット。
9. 車両に搭載される電子制御ユニットであって、
   車両に実装するための外部接続用コネクタと、
   前記車両の内部から前記外部接続用コネクタを介して入力される入力デジタル信号が第１の信号レベルから第２の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別部と、
   前記信号遷移判別部から入力される判別結果に基づいて、入力デジタル信号が第２の信号レベルになった場合に対応する所定処理を実行する制御部と、を有し、
   前記信号遷移判別部は、
   第１の信号レベルから第２の信号レベルへの状態の遷移が完了した後は第２の信号レベルが継続して入力される前記入力デジタル信号が、第１の信号レベルから第２の信号レベルに遷移する際に、前記第１の信号レベルと第２の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、
   前記入力デジタル信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判別手段と、を有することを特徴とする電子制御ユニット。

Images