JP4627957B2 - Manufacturing method of semiconductor device and stacked semiconductor device - Google Patents

Manufacturing method of semiconductor device and stacked semiconductor device Download PDF

Info

Publication number
JP4627957B2
JP4627957B2 JP2002156278A JP2002156278A JP4627957B2 JP 4627957 B2 JP4627957 B2 JP 4627957B2 JP 2002156278 A JP2002156278 A JP 2002156278A JP 2002156278 A JP2002156278 A JP 2002156278A JP 4627957 B2 JP4627957 B2 JP 4627957B2
Authority
JP
Japan
Prior art keywords
metal
semiconductor chip
resin
semiconductor device
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002156278A
Other languages
Japanese (ja)
Other versions
JP2003347473A (en
Inventor
哲也 榎本
英博 中村
文男 井上
教夫 森池
孝典 廣木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2002156278A priority Critical patent/JP4627957B2/en
Publication of JP2003347473A publication Critical patent/JP2003347473A/en
Application granted granted Critical
Publication of JP4627957B2 publication Critical patent/JP4627957B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、高速伝送への対応や放熱性の向上の観点から、突出した接続端子を有する半導体チップを基板電極に直接接続するフリップチップ接続技術が注目を集めている。フリップチップ接続技術を適用した半導体装置は一般的に、突出した接続端子を有する半導体チップと配線を形成した基板と半導体チップを封止する樹脂から成っており、配線を形成した基板と半導体チップの電極とを位置合わせし、基板側配線と半導体チップの接続端子を電気的に接続した後、半導体チップを樹脂で封止する工程で製造される。半導体チップと基板の接続は、はんだ、導電性ペースト、異方導電性接着材を用いるか、あるいは特殊な方法として、硬化収縮の大きな樹脂を用いて、半導体チップの接続端子と基板側配線とを接触させた状態で硬化収縮させ、その接触を保つ方法が知られている。
【０００３】
また、電子機器の小型化・多機能化・高機能化に対応するために、複数の半導体チップやパッケージを３次元的に組み合わせてシステムを構築する技術（システム・イン・パッケージ）に関する開発が盛んに行なわれている。特に、パッケージを３次元的に積層してシステムを構築する場合、パッケージ単体の小型化・薄型化が強く求められている。
【０００４】
【発明が解決しようとする課題】
半導体装置の接続信頼性を低下させる原因として、半導体チップと基板の樹脂層との熱膨張係数の違いに起因する熱応力の発生が挙げられる。一般的に、チップの熱膨張係数は２〜３ｐｐｍ／℃、樹脂の熱膨張係数は２０〜３０ｐｐｍ／℃であり、熱サイクル試験時に、熱応力が繰り返し発生するために、接続部にクラックが発生したり、破断する場合がある。そこで、接続信頼性を確保するためにチップと基板の間隙に樹脂を充填して熱応力を緩和する方法（アンダーフィルと呼ばれる）が用いられているが、液状のアンダーフィル樹脂を狭い間隙に気泡を巻き込まずに注入しなければならないために、特殊な材料を用いたり（低粘度・低弾性率・低熱膨張・高接着力）、注入に長時間を要したり、後硬化が必要であったりするために製造工程が複雑になるという課題があった。
【０００５】
また、熱膨張係数の差を小さくするために、無機フィラー含有量を増大させて熱膨張係数を小さくした有機基板や、より低熱膨張な樹脂で形成された基板を用いる方法があるが、特殊な配合技術や材料を用いる必要があるために、低コスト化の観点から課題があった。
【０００６】
さらに、接触による電気的接続では、基板とチップの間隙に樹脂を充填した場合、充填した樹脂の熱膨張によって、高温時に接触している部分を引き離そうとする力が作用して、接続不良が発生する場合がある。
【０００７】
また、半導体パッケージの小型化・薄型化のために、薄い有機基板を用いた場合、基板の反りによる不具合が生じる場合がある。
【０００８】
本発明は、小型化・薄型化が可能であり、熱応力の影響が小さく、接続信頼性の高い半導体装置の構造とその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は以下のことを特徴とする。
（１）金属箔にエッチング条件の異なる金属で配線を形成し、突出した接続端子を有する半導体チップを、金属箔に形成した配線と半導体チップの接続端子とが接するように重ね、加圧または加熱・加圧することによって配線と半導体チップの接続端子を電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（２）金属箔にエッチング条件の異なる金属で配線を形成し、金属箔の配線形成面に接着性樹脂層を形成した後、突出した接続端子を有する半導体チップの接続端子と金属箔に形成した配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（３）金属箔にエッチング条件の異なる金属で配線を形成し、突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、半導体チップの接続端子と金属箔に形成した配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（４）（１）〜（３）いずれかに記載の半導体装置の製造方法で、突出した接続端子を有する半導体チップと金属箔にエッチング条件の異なる金属で形成した配線を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
【００１０】
（５）支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（６）支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材の配線形成面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接着樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（７）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材を、半導体チップの接続端子と積層基材の配線とが接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（８）（５）〜（７）いずれかに記載の半導体装置の製造方法で、半導体チップと支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
【００１１】
（９）金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材と、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（１０）金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材の配線形成面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（１１）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材を、半導体チップの接続端子と積層基材の配線が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（１２）（９）〜（１１）いずれかに記載の半導体装置の製造方法で、突出した接続端子を有する半導体チップと金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
【００１２】
（１３）支持フィルムに貼り合わされた金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（１４）支持フィルムに貼り合わされた金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（１５）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルムに貼り合わされた金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材を、半導体チップの接続端子と積層基材の配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
（１６）（１３）〜（１５）いずれかに記載の半導体装置の製造方法で、突出した接続端子を有する半導体チップと金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された部材と支持フィルムを貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
【００１３】
（１７）半導体チップの突出した接続端子が、鉛、スズ、金、銀、銅、ニッケル、ビスマス、インジウム、亜鉛、パラジウムの中から、少なくとも一つ以上の成分を含むバンプである（１）〜（１６）いずれかに記載の半導体装置の製造方法。
（１８）半導体チップの突出した接続端子が、導電性フィラーを含有した絶縁樹脂で形成されたバンプである（１）〜（１６）いずれかに記載の半導体装置の製造方法。
【００１４】
（１９）半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置をスタックした積層型半導体装置であって、前記半導体装置が（９）〜（１８）いずれかに記載の半導体装置の製造方法により製造されてなる半導体装置であり、上になる半導体装置の外部端子が、導電性接着剤を介して下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を圧接することによって電気的に接続したことを特徴とする積層型半導体装置。
（２０）半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置をスタックした積層型半導体装置であって、前記半導体装置が（９）〜（１８）いずれかに記載の半導体装置の製造方法により製造されてなる半導体装置であり、上になる半導体装置の外部端子が、はんだ、インジウムまたはすずといった低融点金属を介して下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を加熱することによって電気的に接続したことを特徴とする積層型半導体装置。
（２１）半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置と、その複数の半導体装置をスタックして固定するソケットからなる積層型半導体装置であって、前記半導体装置が（９）〜（１８）いずれかに記載の半導体装置の製造方法により製造されてなる半導体装置であり、上になる半導体装置の外部端子が、下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を圧接することによって電気的に接続したことを特徴とする積層型半導体装置。
【００１５】
【発明の実施の形態】
半導体チップの突出した接続端子は、鉛、スズ、金、銀、銅、ニッケル、ビスマス、インジウム、亜鉛、パラジウム、リンの内、少なくとも一つ以上の成分を含んでいるバンプ、または、ニッケル、金、銀、銅などの導電性フィラーを含有した熱硬化性絶縁樹脂で形成されたバンプを用いることできる。接続端子の形成方法として、チップ電極上に金属ワイヤを用いてボールバンプを形成する方法、電解または無電解めっき法、スクリーン印刷法、ディスペンス法、蒸着法、金属ボールを配置する方法、インジェクション法、を用いることができる。
【００１６】
封止樹脂が形成する外形面に沿って密着形成された外部端子は、図１（ａ）に示すように封止樹脂の表面上に外部端子が形成された構造であってもよいし、図１（ｂ）に示すように外部端子の一表面が露出するように封止樹脂内に外部端子が埋めこまれた構造であってもよい。また、図１（ｃ）に示すように、外部端子の一部が封止樹脂内に埋めこまれている構造であってもよい。
【００１７】
また、形成される外部端子は、図２（ａ）（ｂ）に示すようにパッドのみであってもよいし、図２（ｃ）に示すように配線を含んでいてもよい。
【００１８】
露出している外部端子の表面は、ニッケル、スズ、金、インジウム、はんだなどのめっき処理が施されていることが望ましい。
【００１９】
金属箔としては、銅箔、アルミ箔、ニッケル箔、チタン箔、スズ箔などを用いることできる。
【００２０】
エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズなどを用いることができる。銅とアルミの場合、希酸または希アルカリ水溶液でアルミを選択的にエッチング除去することができる。銅とニッケルの場合には、銅のエッチング液として、例えばメルテックス株式会社製エープロセス（製品名、主成分：アンモニア、塩素化合物）、ニッケルのエッチング液として例えばメルテックス株式会社製メルストリップＮ−９５０（製品名、主成分：硫酸・硝酸・リン酸・酢酸・過酸化水素）を用いることによって、選択的にエッチングを行なうことができる。銅とスズまたはチタンの場合には、銅のエッチング液として例えばメルテックス株式会社製エープロセス（製品名）、スズまたはチタンのエッチング液として例えばメルテックス株式会社製エンストリップＴＬ−１４２コンク（製品名、主成分：一水素ニフッ化アンモニウム・過酸化水素）を用いることによって選択的にエッチングすることができる。また、銅とチタンの場合、銅のエッチング液として塩化第二鉄、塩化第二銅を主成分とするエッチング液を用いることもできる。
【００２１】
金属箔にエッチング条件の異なる金属で配線を形成した積層基材は以下のものを用いることができる。
（１）エッチング条件の異なる金属層が少なくとも２層以上積層された構造をしている積層金属箔の第１金属層を配線エッチングして形成した積層基材。エッチング条件の異なる金属の組合せとしては銅とアルミ、銅とニッケル、銅とチタン、銅とスズ、などが可能である。これらの金属が積層されて２層構造となっている積層金属箔または、銅と銅の間に、アルミ、ニッケル、チタン、あるいはスズの層が積層されて３層構造となっているものを用いてもよい。
（２）金属箔の表面にめっきによって配線パターンを形成した積層基材。めっき配線を形成する金属としては、銅、金、銀、ニッケル、スズ、パラジウムなどを用いることができる。これらの金属を組み合わせてめっき配線を形成してもよい。
【００２２】
支持フィルムに金属箔を貼り合わせた積層基材としては、支持フィルムと金属箔とを接着剤によって貼り合わせたもの、支持フィルム表面にスパッタリングによって金属層を形成したもの、金属箔に樹脂をキャスティングしたものを用いることができる。
【００２３】
支持フィルム上にエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材としては以下のものを用いることができる。
（１）支持フィルムに金属箔を貼り合わせた積層基材を準備し、金属箔表面にエッチング条件の異なる金属をパターンめっきすることによって配線を形成した積層基材。
（２）エッチング条件の異なる金属を少なくとも２層以上積層した積層金属箔を支持フィルムに貼り合わせた後、第１金属層を配線エッチングして形成した積層基材。
【００２４】
支持フィルム上に金属配線を形成した積層基材としては、支持フィルムと金属箔とを接着剤によって貼り合わせたもの、支持フィルム表面にスパッタリングによって金属層を形成したもの、または金属箔に樹脂をキャスティングしたものを準備して、これらの金属層を配線エッチングした基材を用いることができる。
【００２５】
支持フィルムを形成する樹脂としては、ポリエチレンテレフタレート、ポリエチレン、ポリイミド、ポリエーテルスルホン、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリフェニレンスルフィド、ポリアリレート、ポリアクリレート、ポリエステル、全芳香族ポリエステル液晶ポリマー、エポキシ樹脂、ポリアミドイミド、シロキサン変性ポリアミドイミド、を用いることができる。
【００２６】
金属箔表面や配線形成面に接着性樹脂層を形成する方法として、ワニスやペーストを印刷、スピンコート、ディスペンスする方法、接着フィルムを圧着またはラミネートする方法を用いることができる。
【００２７】
ワニスを用いる場合、金属箔表面または配線形成面全体に印刷やスピンコートによって塗布してもよいし、印刷マスクを用いて、所定の領域のみに塗布してもよい。塗布する領域は任意であるが、チップの接続端子が接続される領域を含む方が望ましい。
【００２８】
ペーストを用いる場合、金属箔表面または配線形成面全体に印刷によって塗布してもよいし、印刷マスクを用いて、所定領域のみに塗布してもよいし、ディスペンスによって所定の領域に配置してもよい。ペーストを配置する領域は任意であるが、チップの接続端子が接続される領域を含む方が望ましい。
【００２９】
接着フィルムを用いる場合、金属箔表面または配線形成面全体に加圧または加圧・加熱によって貼り付けてもよいし、真空ラミネータによって固定してもよい。また、接着フィルムを個片に切り出して、金属箔表面に配置し、加圧または加圧・加熱によって固定してもよいし、ロールラミネータを用いて固定してもよい。接着フィルムを配置する領域は任意であるが、チップの接続端子が接続される領域を含む方が望ましい。
【００３０】
接着性樹脂として露光・現像が可能な樹脂を用いることもできる。金属箔表面全体あるいは配線形成面全体に接着性樹脂層を形成した後、露光・現像することによって、任意の箇所に接着性樹脂層を配置することが可能であるが、半導体チップの接続端子が接続される領域を含むほうが望ましい。
【００３１】
半導体チップの接続端子形成面に接着樹脂層を形成する方法として、ペーストをディスペンスする方法、個片に切り出した接着フィルムを貼り付ける方法を用いることができる。また、半導体ウエハの接続端子形成面全体にワニスやペーストを印刷、スピンコートしたり、接着フィルムを圧着またはラミネートして接着樹脂層を形成した後、ダイシングによって個片化する方法を用いることができる。
【００３２】
半導体チップの接続端子形成面に接着性樹脂層を形成する領域は任意であり、全面に形成してもよいし、突出した接続端子が形成された領域を含まなくてもよい。
【００３３】
接着性樹脂として、未硬化および半硬化の熱硬化性樹脂、光硬化性樹脂、熱可塑性樹脂、未加硫（未架橋）のゴム、露光・現像が可能であり熱硬化性を有する樹脂、嫌気性接着材を用いることができる。
【００３４】
熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂、などのうちから選択された１種以上と、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして、用いることができる。光硬化性樹脂としては、不飽和ポリエステル樹脂、ポリエステルアクリレート樹脂、ウレタンアクリレート樹脂、シリコーンアクリレート樹脂、エポキシアクリレート樹脂、などのうちから選択された１種以上と、必要な場合に、その光開始剤、硬化剤、硬化促進剤などを混合したもの、あるいはこれらを露光あるいは加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして用いることができる。
【００３５】
熱可塑性樹脂としては、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチレン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂、塩化ビニル樹脂、ポリエチレン樹脂、ポリアミドイミド樹脂、ポリフェニレンスルフィド樹脂、ポリオキシベンゾエート樹脂、などのうちから選択された１種以上と、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして用いることができる。未加硫（未架橋）のゴムとしては、天然ゴム、ニトリルゴム、ブタジエンゴム、シリコーンゴム、イソブチレンゴム、アクリルゴムなどのうちから選択された１種以上と、必要な場合に、その架橋剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして用いることができる。
【００３６】
露光・現像可能な樹脂としては分子内に遊離のカルボキシル基、スルホン基、フェノール性水酸基などの水溶性官能基を含む光硬化性樹脂を用いることができる。必要な場合には、光開始剤、硬化剤、硬化促進剤などを混合したものを用いることができる。これらの樹脂を、直接、基板と基板、あるいは、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして、用いることができる。露光・現像が可能で、かつ熱硬化性を有する樹脂としては、分子内に遊離のカルボキシル基、スルホン基、フェノール性水酸基などの水溶性官能基を含む光硬化性樹脂と、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂などの熱硬化性樹脂を任意の割合で混合した樹脂を用いることができる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして、用いることができる。
【００３７】
現像液としては、炭酸ナトリウム、炭酸水素ナトリウム、水酸化テトラメチルアンモニウムなどの水溶液を用いることができる。さらには嫌気性接着剤として、テトラエチレングリコールジメタクリレートを用いることもできる。これらの接着性樹脂層は、共重合体であってもよく、または異種の樹脂の混合体であってもよく、さらに、シリカや金属酸化物などの無機フィラーを含むものでもよく、ニッケル、金、銀などの導電粒子、あるいはこれらの金属をめっきした樹脂粒子を含んでいてもよい。
【００３８】
半導体チップの突出した接続端子と金属箔または配線とを電気的に接続する方法として、加圧または加圧・加熱による方法を用いることができる。また、加圧または加圧・加熱とともに半導体チップの面方向に超音波振動を加える接続方式を用いることも可能であり、低温（２００℃以下）・短時間（２秒以下）で金属接合による接続が可能となる。
【００３９】
加圧または加圧・加熱による接続方式では、圧力：０．１〜１０ＭＰａ、温度：常温〜４５０℃、加圧時間：０．５秒〜５分の範囲で行なうことが望ましい。超音波振動を用いる接続では、金属箔または配線が形成された部材をワークプレートに固定し、半導体チップを超音波振動する軸に平行に取り付ける固定具に固定し、その固定具を上から押し付ける機構を有する装置を用いるのが、好ましく、そのときの接続条件は、以下に示す条件の範囲が好ましい。このような範囲で接続するための装置としては、市販のもので、ＳＨ５０ＭＰ（アルテクス株式会社製、商品名）がある。この接続時の条件は、圧力：０．１〜１０ＭＰａ、超音波の周波数：２０〜５００ｋＨｚ、振動の振幅：０．０１μｍ以上、加圧時間：０．５秒以上、超音波の印加時間：０．０１秒以上の範囲であり、超音波と加圧のタイミングは、加圧時間内に超音波の印加を開始し、加圧時間内に印加が終了すればよい。圧力が０．１ＭＰａ未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなるおそれがあり、圧力が１０ＭＰａを超えると、接続端子や配線が破壊されるおそれがある。より好ましくは、０．３〜４．０ＭＰａの範囲である。
【００４０】
超音波の周波数が２０ｋＨｚ未満であると、伝達のエネルギーが大きく、接続に適した大きさに制御するのが困難となり、振動数が５００ｋＨｚを超えると、伝達のエネルギーが小さく、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなるおそれがある。より好ましくは、４０〜１００ｋＨｚの範囲である。振動の振幅が０．０１μｍ未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなるおそれがある。より好ましくは、０．１〜１０μｍの範囲である。加圧時間が、０．５秒未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなったり、接続信頼性が低下するおそれがあり、加圧時間が長くなると、生産性が低下する。より好ましくは、１００秒以内である。超音波の印加時間が０．０１秒未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなったり、接続信頼性が低下するおそれがあり、印加時間が長くなると、生産性が低下したり、接続端子や配線が破壊されるおそれがある。より好ましくは、１０秒以内である。超音波の印加のタイミングが加圧している間でないと、接続端子が傷ついたり、接続時の位置合わせが精度よくできないおそれがある。
【００４１】
金属箔と半導体チップの接続端子の接続部周辺は、接着性樹脂層で充填されていることが、半導体装置としての接続信頼性の観点から好ましい。金属箔表面または配線形成面に接着性樹脂層を形成しないで、半導体チップと金属箔または配線とを電気的に接続した場合、チップと金属箔表面または配線形成面との間隙に充填する樹脂として、液状の熱硬化性樹脂または光硬化性樹脂を用いることができる。樹脂中に無機フィラーを含有するものでもよい。
【００４２】
金属箔表面または配線形成面に接着性樹脂層を形成して、半導体チップと金属箔または配線とを電気的に接続した場合、チップ全体を封止する樹脂として、熱硬化性樹脂を用いることができる。熱硬化性樹脂は無機フィラーを含むものでもよい。またチップ全体を封止するとともに、封止樹脂によって半導体チップと金属箔表面または配線形成面との間隙を充填してもよい。
【００４３】
チップ全体を樹脂で封止した後、支持フィルムを除去する方法として、機械的に引き剥がすだけでなく、研磨による除去、化学エッチングによる方法、プラズマ処理による方法を用いることができる。
【００４４】
金属柱を形成した金属箔としては、エッチング条件の異なる金属を少なくとも２層以上積層した金属箔の第１金属層をエッチングすることによって金属柱を形成したものや金属箔表面にめっきによって金属柱を形成したものを用いることができる。
【００４５】
金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材としては、以下のものを用いることができる。
（１）金属箔表面にエッチング条件の異なる金属をパターンめっきして配線を形成した後、金属柱をめっきによって形成したもの。
（２）エッチング条件の異なる金属を３層積層した積層金属箔を準備して、第１金属層をエッチングして金属柱を形成した後、第２金属層を配線エッチングすることによって形成したもの。
（３）エッチング条件の異なる金属を２層積層した金属箔を用いて、第１金属層を配線エッチングした後、金属柱をめっきによって形成した部材を用いることができる。
【００４６】
金属柱が形成された金属箔を支持フィルムに貼り合わせた積層基材としては、以下のものを用いることができる。
（１）金属柱が形成された金属箔を支持フィルムに接着剤を介して貼り合わせた積層基材。
（２）エッチング条件の異なる金属を少なくとも２層以上積層した積層金属箔を支持フィルムに接着剤を介して貼り合わせたものを準備して、第１金属層をエッチングすることによって金属柱を形成した積層基材。
【００４７】
金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された部材と支持フィルムを貼り合わせた積層基材としては、以下のものを用いることができる。
（１）金属箔表面にエッチング条件の異なる金属をパターンめっきすることによって配線を形成した後、金属柱をめっきによって形成したものを支持フィルムに貼り合わせたもの。
（２）エッチング条件の異なる金属を少なくとも２層以上積層した積層金属箔を準備し、第１金属層をエッチングして配線を形成した後、金属柱をめっきによって形成したものを支持フィルムに貼り合わせたもの。
（３）エッチング条件の異なる金属を少なくとも３層以上積層した金属箔を準備して、第１金属層をエッチングして金属柱を形成した後、第２金属層を配線エッチングすることによって形成したものを支持フィルムに貼り合わせたもの。支持フィルムと貼り合わせる方法は、接着剤によって貼り合わせる方法、絶縁樹脂をキャスティングする方法を用いることができる。金属柱や配線を形成するのは支持フィルムと貼り合わせる前であってもよいし、貼り合わせた後であってもよい。
【００４８】
支持フィルム上に金属配線と金属柱が形成された積層基材としては、以下のものを用いることができる。
（１）支持フィルムと金属箔とを接着剤によって貼り合わせたもの、支持フィルム表面にスパッタリングによって金属層を形成したもの、または金属箔に樹脂をキャスティングしたものを準備して、金属層を配線エッチングした後、金属柱をめっきによって形成した積層基材。
（２）エッチング条件の異なる金属を２層積層した金属箔を支持フィルムに張り合わせたものを準備し、第１金属層をエッチングして金属柱を形成した後、第２金属層を配線エッチングして形成した積層基材を用いることができる。
【００４９】
半導体チップを樹脂で封止した後、封止樹脂内に埋めこまれた金属柱を露出させる方法として、ロール研磨、ラップ加工、化学エッチング、プラズマエッチングを用いることができる。また、封止工程において、研磨することなく金属柱を露出させることも可能である。
【００５０】
複数の半導体装置をスタックする方法としては、異方導電性接着剤を用いる方法、はんだ、インジウム、またはスズといった低融点金属を用いる方法を用いることができる。また、複数の半導体装置を上下方向に積み重ねた状態で、その端部あるいは所定の位置をクリップで挟んで固定する方法や複数の半導体装置を収納する凹部とバネを備えた上蓋からなるソケットに、複数の半導体装置を上下方向に積み重ねて設置した後、上蓋を閉めて固定する方法も用いることができる。なお、本発明によって得られる半導体装置又は積層型半導体装置は、基板に実装して半導体パッケージとして用いることが可能である。
【００５１】
【実施例】
参考例１
参考例を図３に示しながら説明する。
（１）金属箔の準備
厚さ１２μｍの銅箔７を準備した。
（２）接着性樹脂の準備
以下の組成の接着性樹脂を準備した。
（組成）
・フェノキシ樹脂２００ｇ
・ビスフェノールＡ型エポキシ樹脂３００ｇ
・２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール３０ｇ
・酢酸エチル３５０ｇ
上記樹脂を厚さ８０μｍのポリエチレンテレフタレートフィルム上に厚さ約４０μｍの接着層となるように塗布し、１００℃で１０分間乾燥して、ドライフィルムを作製した。
（３）接着樹脂層が形成された金属箔の準備
フィルム状に形成した接着性樹脂を半導体チップとほぼ同じ大きさに切り出した後、銅箔１の表面のチップ搭載領域に切り出した接着性樹脂フィルムを配置し、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着し、接着性樹脂層８を形成した。
（４）チップ接続
接着性樹脂層８の表面保護フィルム（ポリエチレンテレフタレートフィルム）を剥離し、ボールボンディング法によって突出した接続端子（金バンプ）１０が形成された半導体チップ９と銅箔７が接着性樹脂層８を介して接するように重ね、半導体チップ９を１８０℃に加熱して、荷重１．０Ｎ／バンプで加圧しながら、超音波振動を周波数５０ｋＨｚ、振動振幅２μｍに調整して０．５秒間加え、金属箔と半導体チップを電気的に接続した。
（５）樹脂封止
半導体チップを接続した銅箔を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入して封止した後、１８０℃で５時間後加熱を行なうことによって、封止樹脂層１１を形成した。
（６）配線形成
露出している銅表面に感光性ドライフィルムレジストをラミネートした後、配線パターンの形状に光を透過するマスクを重ねて、紫外線を積算露光量８０ｍＪ／ｃｍ ２ で照射した。アルカリ系現像液で処理して、未露光のレジストを除去した後、塩化第二鉄、塩化第二銅を主成分とするエッチング液で温度４５℃、時間８０秒の条件で処理して外部端子１２を形成した。外部端子１２の表面にはめっきによってニッケル層、金層を形成した。
【００５２】
実施例１
本発明の一実施例を図４に示しながら説明する。
（１）エッチング条件の異なる金属が３層積層された金属箔の準備
銅層１３（厚さ１２μｍ、第１金属層）、ニッケル層１４（厚さ０．５μｍ、第２金属層）、銅層１５（厚さ６５μｍ、第３金属層）が積層された金属箔１６を準備した。
（２）接着性樹脂の準備
参考例１と同様の接着性樹脂を準備した。
（３）接着性樹脂層の形成
フィルム状に形成した接着性樹脂を半導体チップとほぼ同じ大きさに切り出し、半導体チップ搭載領域に配置した後、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着して、接着性樹脂層１７を形成した。
（４）チップ接続
接着性樹脂層１７の表面保護フィルム（ポリエチレンテレフタレートフィルム）を剥離した後、突出した接続端子（金めっきバンプ）１９を有する半導体チップ１８を、金バンプ１９と金属箔１６とが接着性樹脂層１７を介して接するように配置し、半導体チップ１８を１８０℃に加熱し、荷重１．０Ｎ／バンプで２０秒間加圧して、金属箔１６と半導体チップ１８を接続した。
（５）樹脂封止
チップを接続した部材を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入した後、１８０℃で５時間、後加熱を行なうことによって封止樹脂層２０を形成した。
（６）配線形成
第３金属層１５の銅を株式会社メルテックス社製エープロセス液（アルカリエッチング）で処理して除去した後、第２金属層１４のニッケルを株式会社メルテックス株式会社製メルストリップＮ−９５０で温度４５℃、時間１０〜２０秒の条件で処理して除去した。露出した第１金属層１３の銅表面に感光性ドライフィルムレジストをラミネートし、外部端子の形状に光を透過するフォトマスクを基準穴と位置合わせして重ねて、紫外線を積算露光量８０ｍＪ／ｃｍ ２ で照射し、アルカリ系現像液で未露光部を除去してエッチングレジストを形成した。露出している金属部分を塩化第二鉄・塩化第二銅を主成分とするエッチング液で温度４５℃、時間８０秒の条件で処理することによって、外部端子２１を形成し、外部端子２１の表面に、めっきによってニッケル層、金層を形成した。
【００５３】
実施例２
本発明の一実施例を図５に示しながら説明する。
（１）支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材の準備
銅箔２２（厚さ１２μｍ）が支持フィルム２３（ポリエチレンテレフタレートフィルム）の表面に接着材によって貼り合わされた積層基材２４の銅箔２２の表面に感光性ドライフィルムレジストをラミネートし、外部端子の形状に光を透過しないフォトマスクを重ね、紫外線を積算露光量８０ｍＪ／ｃｍ ２ で照射した後、アルカリ系現像液で現像してめっきレジストを形成した。ニッケルおよび金めっき処理を行なった後、めっきレジストを剥離して、めっき端子２７を形成した。
（２）接着樹脂層の準備
参考例１と同様の接着性樹脂を準備した。
（３）接着樹脂層の形成
フィルム状に形成した接着性樹脂をチップとほぼ同じ大きさに切り出し、チップの突出した接続端子と接続される配線端子部分を覆うように、接着性樹脂フィルムを配置し、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着することによって、接着性樹脂層２８を形成した。
（４）チップ接続
接着性樹脂層２８の表面保護フィルム（ポリエチレンテレフタレートフィルム）を剥離した後、半導体チップ２９上にボールボンディング法によって形成した突出した接続端子（金バンプ）３０とめっき端子２７が接着性樹脂層２８を介して接するように重ねて位置合わせした後、半導体チップ２９を１８０℃に加熱して、荷重１．０Ｎ／バンプで加圧しながら、超音波振動を周波数５０ｋＨｚ、振動振幅２μｍに調整して０．５秒間加え、めっき端子２７と半導体チップ２９を電気的に接続した。
（５）樹脂封止
チップを接続した積層基材を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入した後、１８０℃で５時間、後加熱を行なうことによって封止樹脂層３１を形成した。
（６）フィルム剥離
樹脂封止後、支持フィルム２３を剥離して、露出した銅をメルテックス株式会社製エープロセスで温度４５℃、時間３０秒の条件で処理することによって除去した後、露出しためっき端子に金めっき処理を行なうことによって外部端子３２を形成した。
【００５４】
実施例３
本発明の一実施例を図６に示しながら説明する。
（１）エッチング条件の異なる金属が３層積層された積層金属箔と支持フィルムを貼り合わせた積層基材の準備
銅層３３（厚さ１００μｍ、第１金属層）、ニッケル層３４（厚さ０．５μｍ、第２金属層）、銅層３５（厚さ１２μｍ、第３金属層）の３層構造になっている積層金属箔を準備し、第３金属層と支持フィルム３６（ポリエチレンテレフタレートフィルム）を接着材で貼り合わせた積層基材３７を準備した。
（２）金属柱の形成
第１金属層の銅表面にドライフィルムレジスト３８をラミネートし、金属柱を形成する領域のみ光を透過するフォトマスクを重ね、８０ｍＪ／ｃｍ ２ の紫外線を照射し、アルカリ性現像液によって処理することによって、金属柱形成用エッチングレジスト３９を形成した。第１金属層３３の銅をメルテックス株式会社製エープロセスで温度４５℃、時間１８０〜２００秒の条件で処理することによって高さ１００μｍの金属柱４０を形成してレジスト３９を剥離した後、露出した第２金属層３４のニッケルをメルテックス株式会社製メルストリップＮ−９５０で温度４０℃、時間１０〜２０秒の条件で処理して剥離した。
（３）接着性樹脂の準備
参考例１と同じ接着性樹脂を準備した。
（４）接着性樹脂層の形成
フィルム状に形成した接着性樹脂をチップとほぼ同じ大きさに切断し、接着フィルムを第３金属層３５の銅表面に配置し、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着して、接着性樹脂層４１を形成した。
【００５５】
（５）チップ接続
接着性樹脂層４１表面の保護フィルム（ポリエチレンテレフタレートフィルム）を剥離した後、半導体チップ４２上にボールボンディング法によって形成された突出した接続端子（金バンプ）４３と第３金属層３５が接着性樹脂層４１を介して接するように重ね、半導体チップ４２を１８０℃に加熱して、荷重１．０Ｎ／バンプで加圧しながら、超音波振動を周波数５０ｋＨｚ、振動振幅２μｍに調整して０．５秒間加え、積層基材と半導体チップを電気的に接続した。
（６）樹脂封止
チップを接続した部材を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入して封止した後、１８０℃で５時間、後加熱を行なうことによって封止樹脂層４４を形成した。
（７）金属柱の露出複数の半導体装置のスタック
支持フィルム３６を剥離した後、ラップ加工によって金属柱が露出するまで、封止樹脂を研磨した。
（８）複数の半導体装置のスタック
参考例１で準備した組成の接着性樹脂にニッケル粒子（平均粒径３μｍ、２ｖｏｌ％）を分散させた異方導電性樹脂フィルム４６を半導体装置の外部端子形成面に貼り付けた。外部端子と金属柱が重なるように複数の半導体装置を上下方向に積み重ねた後、１８０℃に加熱しながら、２０秒間加圧することによって複数の半導体装置を電気的に接続した。
【００５６】
【発明の効果】
以上に説明した通り、本発明によって、小型化・薄型化が可能であり、熱応力の影響が小さく、接続信頼性の高い半導体装置の構造とその製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、封止樹脂が形成する外形面に密着形成された外部端子の構造を説明する断面図である。本発明における外部端子を説明するための図である。
【図２】（ａ）〜（ｃ）は、本発明の半導体装置を外部端子面から見た図である。
【図３】（ａ）〜（ｆ）は、参考例１を説明するための各工程における断面図である。
【図４】（ａ）〜（ｈ）は、本発明の実施例１を説明するための各工程における断面図である。
【図５】（ａ）〜（ｊ）は、本発明の実施例２を説明するための各工程における断面図である。
【図６】（ａ）〜（ｌ）は、本発明の実施例３を説明するための各工程における断面図である。
【符号の説明】
１、９、１８、２９、４２．半導体チップ
２、１０、１９、３０、４３．突出した接続端子
３、６、１１、２０、３１、４４．封止樹脂
４、５、１２、２１、３２、４５．外部端子
７、２２．銅箔
８、１７、２８、４１．接着性樹脂層
１３、３３．銅層（第１金属層）
１４、３４．ニッケル層（第２金属層）
１５、３５．銅層（第３金属層）
１６、２４、３７．積層基材
２３、３６．支持フィルム
２５、３８．ドライフィルムレジスト
２６．めっきレジスト
２７．めっき端子
３９．金属柱形成用エッチングレジスト
４０．金属柱
４６．異方導電性接着フィルム
４７．導電粒子[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
  In recent years, flip-chip connection technology for directly connecting a semiconductor chip having a protruding connection terminal to a substrate electrode has attracted attention from the viewpoint of high-speed transmission and improved heat dissipation. A semiconductor device to which the flip chip connection technology is applied generally includes a semiconductor chip having protruding connection terminals, a substrate on which wiring is formed, and a resin for sealing the semiconductor chip. After the electrodes are aligned, the substrate-side wiring and the connection terminals of the semiconductor chip are electrically connected, and then the semiconductor chip is sealed with a resin. For the connection between the semiconductor chip and the substrate, solder, conductive paste, anisotropic conductive adhesive is used, or as a special method, a resin having a large curing shrinkage is used to connect the connection terminal of the semiconductor chip and the substrate side wiring. A method is known in which the resin is cured and shrunk in a contact state and kept in contact.
[0003]
  In addition, in order to respond to the downsizing, multi-functionality, and high functionality of electronic devices, development related to technology (system-in-package) that builds a system by three-dimensionally combining multiple semiconductor chips and packages is thriving. Has been done. In particular, when a system is constructed by three-dimensionally stacking packages, there is a strong demand for reducing the size and thickness of a single package.
[0004]
[Problems to be solved by the invention]
  As a cause of reducing the connection reliability of the semiconductor device, there is generation of thermal stress due to a difference in thermal expansion coefficient between the semiconductor chip and the resin layer of the substrate. In general, the thermal expansion coefficient of the chip is 2 to 3 ppm / ° C., the thermal expansion coefficient of the resin is 20 to 30 ppm / ° C., and thermal stress is repeatedly generated during the thermal cycle test. Or break. Therefore, in order to ensure connection reliability, a method of relaxing the thermal stress by filling the gap between the chip and the substrate (called underfill) is used, but the liquid underfill resin is bubbled into the narrow gap. Special materials (low viscosity, low elastic modulus, low thermal expansion, high adhesive strength), long time required for injection, post-curing required Therefore, there is a problem that the manufacturing process becomes complicated.
[0005]
  In addition, in order to reduce the difference in thermal expansion coefficient, there are methods using an organic substrate having a small thermal expansion coefficient by increasing the inorganic filler content and a substrate formed of a resin having a lower thermal expansion, but there is a special method. There is a problem from the viewpoint of cost reduction because it is necessary to use blending technology and materials.
[0006]
  Furthermore, in the electrical connection by contact, when the resin is filled in the gap between the substrate and the chip, the force that tries to separate the parts that are in contact at high temperature acts due to the thermal expansion of the filled resin, resulting in poor connection There is a case.
[0007]
  Further, when a thin organic substrate is used to reduce the size and thickness of a semiconductor package, there may be a problem due to the warpage of the substrate.
[0008]
  An object of the present invention is to provide a structure of a semiconductor device that can be reduced in size and thickness, is less affected by thermal stress, and has high connection reliability, and a manufacturing method thereof.
[0009]
[Means for Solving the Problems]
  The present invention is characterized by the following.
(1) A wiring is formed on a metal foil with a metal having different etching conditions, and a semiconductor chip having protruding connection terminals is stacked so that the wiring formed on the metal foil and the connection terminal of the semiconductor chip are in contact with each other, and pressurization or heating A method of manufacturing a semiconductor device in which wiring and a connection terminal of a semiconductor chip are electrically connected by applying pressure, and after sealing the semiconductor chip with a resin, unnecessary metal foil is removed by etching, with different etching conditions As a combination of metals, a method for manufacturing a semiconductor device is any one of copper and aluminum, copper and nickel, copper and tin.
(2) After forming the wiring with metal having different etching conditions on the metal foil, and forming the adhesive resin layer on the wiring forming surface of the metal foil, the metal foil was formed with the connection terminal of the semiconductor chip having the protruding connection terminal and the metal foil Stacked so that the wiring is in contact with the adhesive resin layer, pressurized or heated / pressurized to electrically connect the connection terminals of the semiconductor chip and the wiring, and after sealing the semiconductor chip with resin, unnecessary A method for manufacturing a semiconductor device in which a metal foil is removed by etching, wherein a combination of metals having different etching conditions is one of copper and aluminum, copper and nickel, or copper and tin.
(3) The wiring was formed on the metal foil with a metal having different etching conditions, the adhesive resin layer was formed on the connection terminal forming surface of the semiconductor chip having the protruding connection terminal, and formed on the connection terminal and the metal foil of the semiconductor chip. Stacked so that the wiring is in contact with the adhesive resin layer, pressurizing or heating / pressurizing to electrically connect the connection terminal of the semiconductor chip and the wiring, and after sealing the semiconductor chip with resin, unnecessary A method for manufacturing a semiconductor device in which a metal foil is removed by etching, wherein the combination of metals having different etching conditions is one of copper and aluminum, copper and nickel, or copper and tin.
(4) In the method of manufacturing a semiconductor device according to any one of (1) to (3), when electrically connecting a semiconductor chip having a protruding connection terminal and a wiring formed of metal having different etching conditions to a metal foil A method for manufacturing a semiconductor device, comprising applying ultrasonic vibration in a surface direction of a semiconductor chip together with pressurization or heating / pressurization.
[0010]
(5) A laminated base material in which a metal foil having wirings formed of metals with different etching conditions is bonded to a support film, and a semiconductor chip having protruding connection terminals so that the connection terminals of the semiconductor chip and the wiring of the laminated base material are in contact with each other. Overlap, pressurize or heat / pressurize to electrically connect the connection terminals and wiring of the semiconductor chip, seal the semiconductor chip with resin, remove the support film, and then etch unnecessary portions of the metal foil Method for manufacturing semiconductor device to be removedThe method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(6) An adhesive resin layer is formed on the wiring forming surface of the laminated base material, which is formed by bonding metal foils with wirings made of metals with different etching conditions on the support film, and the semiconductor chip having the protruding connection terminals is connected to the semiconductor chip. The terminals and the wiring of the laminated substrate are stacked so as to be in contact with each other through the adhesive resin layer, and the connection terminals of the semiconductor chip and the wiring are electrically connected by pressurization or heating / pressurization, and the semiconductor chip is sealed with resin. Stopping and removing the support film, and then etching and removing unnecessary portions of the metal foilThe method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(7) A laminated base material in which an adhesive resin layer is formed on a connection terminal forming surface of a semiconductor chip having a protruding connection terminal, and a metal foil in which wiring is formed with a metal having different etching conditions is bonded to a support film is attached to the semiconductor chip. The connection terminals and the wiring of the laminated base material are stacked so that they are in contact with each other, and the connection terminals and the wirings of the semiconductor chip are electrically connected by pressurization or heating / pressurization, and the semiconductor chip is sealed with resin, and the support film Semiconductor device manufacturing method for removing unnecessary portions of metal foil after etchingThe method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(8) (5) ~ (7)eitherSemiconductors described inapparatusThe surface of the semiconductor chip together with pressurization or heating / pressurization when electrically connecting the laminated base material in which the metal foil having the wiring formed of the metal having different etching conditions is bonded to the semiconductor chip and the support film A method of manufacturing a semiconductor device, wherein ultrasonic vibration is applied in a direction.
[0011]
(9) Laminated base material in which metal pillars and wiring are formed of metal with different etching conditions on the metal foil surface and a semiconductor chip having protruding connection terminals are stacked so that the wiring of the laminated base material and the connection terminals of the semiconductor chip are in contact with each other. The semiconductor chip connection terminal and the wiring are electrically connected by pressurization or heating / pressurization, and after sealing the semiconductor chip with resin, the metal foil is removed by etching and embedded in the sealing resin Manufacturing method of semiconductor device exposing metal pillarThe method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(10) An adhesive resin layer is formed on the wiring forming surface of the laminated base material in which metal pillars and wirings are formed of metals having different etching conditions on the metal foil surface, and a semiconductor chip having protruding connection terminals is connected to the wiring of the laminated base material. And the semiconductor chip connection terminals are in contact with each other via an adhesive resin layer, and the connection terminals and wiring of the semiconductor chip are electrically connected by pressurization or heating / pressurization, and the semiconductor chip is sealed with resin And then removing the metal foil by etching and exposing the metal pillar embedded in the sealing resin.The method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(11) A semiconductor chip is connected to a laminated substrate in which an adhesive resin layer is formed on the connection terminal forming surface of a semiconductor chip having protruding connection terminals, and metal pillars and wirings are formed on a metal foil surface with metals having different etching conditions. The terminals and the wiring of the laminated substrate are stacked so that they are in contact with each other through the adhesive resin layer, and the connection terminals of the semiconductor chip and the wiring are electrically connected by pressurization or heating / pressurization, and the semiconductor chip is sealed with resin. After stopping, the metal foil is etched away and the metal pillar embedded in the sealing resin is exposed.The method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(12) (9) ~ (11)eitherSemiconductors described inapparatusIn this manufacturing method, when electrically connecting a semiconductor chip having protruding connection terminals and a laminated base material in which metal pillars and wirings are formed on a metal foil surface with metals having different etching conditions, pressurization or heating / pressurization A method for manufacturing a semiconductor device, comprising applying ultrasonic vibration in a surface direction of the semiconductor chip.
[0012]
(13) A laminated base material in which metal pillars and wirings are formed of metals having different etching conditions on the surface of the metal foil bonded to the support film, and a semiconductor chip having protruding connection terminals are connected to the connection terminals of the semiconductor chip and the laminated base material. By overlapping, pressing or heating / pressing so that the wiring contacts, the connection terminals of the semiconductor chip and the wiring are electrically connected, the semiconductor chip is sealed with resin, the support film is removed, and then the metal A method of manufacturing a semiconductor device by etching away a foil and exposing a metal pillar embedded in a sealing resinThe method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(14) An adhesive resin layer is formed on a laminated base material in which metal pillars and wirings are formed of metals having different etching conditions on the surface of the metal foil bonded to the support film, and a semiconductor chip having protruding connection terminals is formed on the semiconductor chip. The connection terminals and the wiring of the laminated substrate are stacked so as to be in contact with each other through the adhesive resin layer, and the connection terminals of the semiconductor chip and the wirings are electrically connected by pressurization or heating / pressurization, and the semiconductor chip is After sealing with resin and removing the support film, the metal foil is etched away, and the method of manufacturing a semiconductor device that exposes the metal pillar embedded in the sealing resinThe method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(15) A laminated base material in which an adhesive resin layer is formed on a connection terminal forming surface of a semiconductor chip having a protruding connection terminal, and metal pillars and wirings are formed of metals having different etching conditions on the surface of the metal foil bonded to the support film. Are connected so that the connection terminals of the semiconductor chip and the wiring of the laminated substrate are in contact with each other through the adhesive resin layer, and the connection terminals of the semiconductor chip and the wiring are electrically connected by pressing or heating / pressurizing. Then, after the semiconductor chip is sealed with resin and the support film is removed, the metal foil is removed by etching and the metal pillar embedded in the sealing resin is exposed.The method of manufacturing a semiconductor device is a combination of metals having different etching conditions, which is either copper and aluminum, copper and nickel, or copper and tin..
(16) (13) ~ (15)eitherSemiconductors described inapparatusIn the manufacturing method, when a semiconductor chip having protruding connection terminals and a laminated base material in which a metal pillar and wiring are formed of metal with different etching conditions on a metal foil surface and a laminated base material bonded together are electrically connected A method for manufacturing a semiconductor device, comprising applying ultrasonic vibration in a surface direction of a semiconductor chip together with pressurization or heating / pressurization.
[0013]
(17) The protruding connection terminal of the semiconductor chip is a bump including at least one component from lead, tin, gold, silver, copper, nickel, bismuth, indium, zinc, and palladium. (16) Any one ofA method for manufacturing a semiconductor device.
(18) The connection terminal from which the semiconductor chip protrudes is a bump formed of an insulating resin containing a conductive filler, according to any one of (1) to (16)A method for manufacturing a semiconductor device.
[0014]
(19) Consisting of a semiconductor chip, an external terminal directly connected to the connection terminal of the semiconductor chip, a resin for sealing the semiconductor chip, and a metal pillar penetrating the resin for sealing, and the external terminal is formed of the sealing resin. A stacked semiconductor device in which a plurality of semiconductor devices formed in close contact with each other are stacked,The semiconductor device is a semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of (9) to (18),The external terminals of the upper semiconductor device are formed so as to overlap with the exposed metal pillars of the lower semiconductor device through the conductive adhesive, and are electrically connected by press-contacting the plurality of semiconductor devices. A feature of a stacked semiconductor device.
(20) Consisting of a semiconductor chip, an external terminal directly connected to the connection terminal of the semiconductor chip, a resin for sealing the semiconductor chip, and a metal pillar penetrating the resin for sealing, and the external terminal is formed of the sealing resin. A stacked semiconductor device in which a plurality of semiconductor devices formed in close contact with each other are stacked,The semiconductor device is a semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of (9) to (18),An external terminal of the semiconductor device to be over is formed so as to overlap with an exposed metal column of the semiconductor device to be below through a low melting point metal such as solder, indium or tin, and the plurality of semiconductor devices are electrically heated by heating. A stacked type semiconductor device characterized by being connected to a semiconductor device.
(21) Consisting of a semiconductor chip, an external terminal directly connected to the connection terminal of the semiconductor chip, a resin for sealing the semiconductor chip, and a metal pillar penetrating the resin for sealing, and the external terminal is formed of the sealing resin. A stacked semiconductor device comprising a plurality of semiconductor devices formed in close contact with each other and a socket for stacking and fixing the plurality of semiconductor devices,The semiconductor device is a semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of (9) to (18),A stacked semiconductor device, wherein an external terminal of an upper semiconductor device is formed so as to overlap an exposed metal column of a lower semiconductor device, and the plurality of semiconductor devices are electrically connected by press-contacting .
[0015]
DETAILED DESCRIPTION OF THE INVENTION
  The protruding connection terminals of the semiconductor chip are bumps containing at least one component of lead, tin, gold, silver, copper, nickel, bismuth, indium, zinc, palladium, and phosphorus, or nickel, gold A bump formed of a thermosetting insulating resin containing a conductive filler such as silver or copper can be used. As a method for forming a connection terminal, a method of forming a ball bump using a metal wire on a chip electrode, an electrolytic or electroless plating method, a screen printing method, a dispensing method, a vapor deposition method, a method of arranging a metal ball, an injection method, Can be used.
[0016]
  The external terminal formed in close contact along the outer shape surface formed by the sealing resin may have a structure in which the external terminal is formed on the surface of the sealing resin as shown in FIG. As shown in 1 (b), the structure may be such that the external terminal is embedded in the sealing resin so that one surface of the external terminal is exposed. Moreover, as shown in FIG.1 (c), the structure where a part of external terminal was embedded in sealing resin may be sufficient.
[0017]
  Further, the formed external terminal may be only a pad as shown in FIGS. 2A and 2B, or may include a wiring as shown in FIG. 2C.
[0018]
  The exposed surface of the external terminal is preferably plated with nickel, tin, gold, indium, solder or the like.
[0019]
  As the metal foil, copper foil, aluminum foil, nickel foil, titanium foil, tin foil or the like can be used.
[0020]
  The combinations of metals with different etching conditions include copper and aluminum, copper and nickel, copper and stainless steel.TheCan be used. In the case of copper and aluminum, the aluminum can be selectively removed by etching with a dilute acid or dilute alkali solution. In the case of copper and nickel, for example, A process (product name, main components: ammonia, chlorine compound) manufactured by Meltex Co., Ltd., for example, Melstrip N- manufactured by Meltex Co., Ltd. as an etchant for nickel Etching can be selectively performed by using 950 (product name, main components: sulfuric acid, nitric acid, phosphoric acid, acetic acid, hydrogen peroxide). In the case of copper and tin or titanium, for example, A process (product name) manufactured by Meltex Co., Ltd. as an etchant for copper, for example, Enstrip TL-142 Conk (product name) manufactured by Meltex Co., Ltd. Etching can be selectively performed by using (main component: ammonium monohydrogen difluoride / hydrogen peroxide). In the case of copper and titanium, an etching solution mainly composed of ferric chloride and cupric chloride can be used as the copper etching solution.
[0021]
  The following can be used as the laminated base material in which the wiring is formed of metal having different etching conditions on the metal foil.
(1) A laminated substrate formed by wiring etching a first metal layer of a laminated metal foil having a structure in which at least two metal layers having different etching conditions are laminated. As a combination of metals having different etching conditions, copper and aluminum, copper and nickel, copper and titanium, copper and tin, and the like are possible. A laminated metal foil in which these metals are laminated to form a two-layer structure or a layer in which a layer of aluminum, nickel, titanium, or tin is laminated between copper and copper to form a three-layer structure is used. May be.
(2) A laminated base material in which a wiring pattern is formed on the surface of the metal foil by plating. Copper, gold, silver, nickel, tin, palladium, or the like can be used as the metal forming the plated wiring. A plated wiring may be formed by combining these metals.
[0022]
  As a laminated base material in which a metal foil is bonded to a support film, a support film and a metal foil are bonded with an adhesive, a metal layer is formed on the support film surface by sputtering, and a resin is cast on the metal foil. Things can be used.
[0023]
  The following can be used as a laminated base material in which a metal foil in which wiring is formed of metals having different etching conditions is bonded to a support film.
(1) A laminated base material in which a wiring substrate is formed by preparing a laminated base material in which a metal foil is bonded to a support film and pattern-plating metals having different etching conditions on the surface of the metal foil.
(2) A laminated substrate formed by laminating a laminated metal foil obtained by laminating at least two or more metals having different etching conditions on a support film, and then etching the first metal layer.
[0024]
  The laminated substrate with metal wiring formed on the support film can be obtained by bonding the support film and metal foil together with an adhesive, by forming a metal layer by sputtering on the surface of the support film, or by casting a resin on the metal foil. It is possible to use a base material prepared by wiring etching these metal layers.
[0025]
  The resin that forms the support film includes polyethylene terephthalate, polyethylene, polyimide, polyethersulfone, polyetherketone, polyetheretherketone, polyetherimide, polyphenylene sulfide, polyarylate, polyacrylate, polyester, wholly aromatic polyester liquid crystal polymer Epoxy resin, polyamideimide, and siloxane-modified polyamideimide can be used.
[0026]
  As a method for forming the adhesive resin layer on the metal foil surface or the wiring forming surface, a method of printing, spin coating or dispensing varnish or paste, or a method of pressure bonding or laminating an adhesive film can be used.
[0027]
  When the varnish is used, it may be applied to the surface of the metal foil or the entire wiring formation surface by printing or spin coating, or may be applied only to a predetermined region using a printing mask. The area to be applied is arbitrary, but it is desirable to include an area to which the connection terminals of the chip are connected.
[0028]
  When using a paste, it may be applied by printing on the entire surface of the metal foil or the wiring forming surface, or may be applied only to a predetermined region using a printing mask, or may be arranged in a predetermined region by dispensing. Good. Although the area | region which arrange | positions paste is arbitrary, it is desirable to include the area | region where the connection terminal of a chip | tip is connected.
[0029]
  When using an adhesive film, it may be affixed to the surface of the metal foil or the entire wiring forming surface by pressing, pressurizing and heating, or may be fixed by a vacuum laminator. Alternatively, the adhesive film may be cut into individual pieces, placed on the surface of the metal foil, and fixed by pressurization or pressurization / heating, or may be fixed using a roll laminator. Although the area | region which arrange | positions an adhesive film is arbitrary, it is desirable to include the area | region where the connection terminal of a chip | tip is connected.
[0030]
  Resin that can be exposed and developed can also be used as the adhesive resin. After forming the adhesive resin layer on the entire surface of the metal foil or the entire wiring formation surface, it is possible to place the adhesive resin layer at any location by exposure and development. It is desirable to include connected areas.
[0031]
  As a method of forming the adhesive resin layer on the connection terminal forming surface of the semiconductor chip, a method of dispensing a paste or a method of attaching an adhesive film cut out to an individual piece can be used. In addition, a method can be used in which a varnish or paste is printed, spin-coated on the entire connection terminal formation surface of the semiconductor wafer, or an adhesive resin layer is formed by pressure bonding or laminating an adhesive film, and then singulated by dicing. .
[0032]
  The region where the adhesive resin layer is formed on the connection terminal formation surface of the semiconductor chip is arbitrary, and may be formed on the entire surface, or may not include the region where the protruding connection terminal is formed.
[0033]
  Adhesive resins include uncured and semi-cured thermosetting resins, photo-curing resins, thermoplastic resins, unvulcanized (uncrosslinked) rubber, resins that can be exposed and developed, and have thermosetting properties, anaerobic An adhesive material can be used.
[0034]
  Thermosetting resins include epoxy resin, bismaleimide triazine resin, polyimide resin, cyanoacrylate resin, phenol resin, unsaturated polyester resin, melamine resin, urea resin, polyisocyanate resin, furan resin, resorcinol resin, xylene resin, benzoguanamine One or more selected from resin, diallyl phthalate resin, siloxane-modified epoxy resin, siloxane-modified polyamideimide resin, benzocyclobutene resin, and the like, and if necessary, the curing agent, curing accelerator and the like were mixed. The thing which heated these and made these semi-hardened can be used. These resins can be applied directly to the place where the substrate and the semiconductor chip are connected, but a plastic film such as a polyethylene terephthalate film is used as a carrier, applied to the surface, and dried by heating to form a dry film. It can be used as an adhesive film. As the photocurable resin, one or more selected from unsaturated polyester resin, polyester acrylate resin, urethane acrylate resin, silicone acrylate resin, epoxy acrylate resin, and the like, and if necessary, the photoinitiator, A mixture of a curing agent, a curing accelerator, or the like, or a mixture obtained by exposing or heating the mixture to a semi-cured state can be used. These resins can be applied directly to the place where the substrate and the semiconductor chip are connected, but a plastic film such as a polyethylene terephthalate film is used as a carrier, applied to the surface, and dried by heating to form a dry film. It can be used as an adhesive film.
[0035]
  As thermoplastic resins, polycarbonate resins, polysulfone resins, polyetherimide resins, thermoplastic polyimide resins, tetrafluoroethylene resins, hexafluoropolypropylene resins, polyetheretherketone resins, vinyl chloride resins, polyethylene resins, polyamideimides A mixture of one or more selected from resin, polyphenylene sulfide resin, polyoxybenzoate resin, etc. and, if necessary, a curing agent, a curing accelerator, or the like, or these are heated to be semi-cured Can be used. These resins can be applied directly to the place where the substrate and the semiconductor chip are connected, but a plastic film such as a polyethylene terephthalate film is used as a carrier, applied to the surface, and dried by heating to form a dry film. It can be used as an adhesive film. The unvulcanized (uncrosslinked) rubber includes at least one selected from natural rubber, nitrile rubber, butadiene rubber, silicone rubber, isobutylene rubber, acrylic rubber, and a crosslinking agent, if necessary. Can be used, or those heated to be semi-cured. These resins can be applied directly to the place where the substrate and the semiconductor chip are connected, but a plastic film such as a polyethylene terephthalate film is used as a carrier, applied to the surface, and dried by heating to form a dry film. It can be used as an adhesive film.
[0036]
  As the resin that can be exposed and developed, a photocurable resin containing a water-soluble functional group such as a free carboxyl group, sulfone group, or phenolic hydroxyl group in the molecule can be used. If necessary, a mixture of a photoinitiator, a curing agent, a curing accelerator and the like can be used. These resins can be applied directly to the substrate-to-substrate or the location where the substrate and the semiconductor chip are connected, but a plastic film such as a polyethylene terephthalate film is used as a carrier, applied to the surface, and dried by heating. It can be used as an adhesive film made into a dry film. Examples of resins that can be exposed to light and developed and have thermosetting properties include photo-curable resins containing water-soluble functional groups such as free carboxyl groups, sulfone groups, and phenolic hydroxyl groups in the molecule, epoxy resins, and bismaleimides. Triazine resin, polyimide resin, cyanoacrylate resin, phenol resin, unsaturated polyester resin, melamine resin, urea resin, polyisocyanate resin, furan resin, resorcinol resin, xylene resin, benzoguanamine resin, diallyl phthalate resin, siloxane-modified epoxy resin, siloxane A resin in which a thermosetting resin such as a modified polyamideimide resin or a benzocyclobutene resin is mixed in an arbitrary ratio can be used. These resins can be applied directly to the place where the substrate and the semiconductor chip are connected, but a plastic film such as a polyethylene terephthalate film is used as a carrier, applied to the surface, and dried by heating to form a dry film. It can be used as an adhesive film.
[0037]
  As the developer, an aqueous solution of sodium carbonate, sodium hydrogen carbonate, tetramethylammonium hydroxide, or the like can be used. Furthermore, tetraethylene glycol dimethacrylate can also be used as an anaerobic adhesive. These adhesive resin layers may be a copolymer or a mixture of different resins, and may further contain an inorganic filler such as silica or metal oxide, and may be nickel, gold, In addition, conductive particles such as silver or resin particles plated with these metals may be included.
[0038]
  As a method of electrically connecting the protruding connection terminal of the semiconductor chip and the metal foil or the wiring, a method by pressurization or pressurization / heating can be used. It is also possible to use a connection method in which ultrasonic vibration is applied to the surface direction of the semiconductor chip along with pressurization or pressurization / heating, and connection by metal bonding at a low temperature (200 ° C or less) and a short time (2 seconds or less) Is possible.
[0039]
  In the connection method by pressurization or pressurization / heating, it is desirable that the pressure is 0.1 to 10 MPa, the temperature is normal temperature to 450 ° C., and the pressurization time is 0.5 second to 5 minutes. In the connection using ultrasonic vibration, a member on which a metal foil or wiring is formed is fixed to a work plate, a semiconductor chip is fixed to a fixture that is mounted in parallel to an axis that vibrates ultrasonically, and the fixture is pressed from above. It is preferable to use a device having the above, and the connection conditions at that time are preferably in the range of the following conditions. As an apparatus for connecting in such a range, it is a commercially available apparatus and includes SH50MP (trade name, manufactured by Artex Co., Ltd.). The connection conditions are as follows: pressure: 0.1 to 10 MPa, ultrasonic frequency: 20 to 500 kHz, vibration amplitude: 0.01 μm or more, pressurization time: 0.5 seconds or more, ultrasonic application time: 0 The ultrasonic wave and pressurization timing may be within a range of 0.01 seconds or more, and the application of the ultrasonic wave may be started within the pressurization time and the application may be completed within the pressurization time. If the pressure is less than 0.1 MPa, adhesive remains between the opposing connection terminals, metal diffusion at the time of connection may not be sufficient, and connection resistance may increase. If the pressure exceeds 10 MPa, the connection terminals And wiring may be destroyed. More preferably, it is the range of 0.3-4.0 MPa.
[0040]
  If the frequency of the ultrasonic wave is less than 20 kHz, the energy of transmission is large, and it becomes difficult to control the size suitable for connection. If the frequency exceeds 500 kHz, the energy of transmission is small, and between the connecting terminals facing each other. The adhesive remains in the metal, and the diffusion of the metal at the time of connection is not sufficient, which may increase the connection resistance. More preferably, it is the range of 40-100 kHz. If the vibration amplitude is less than 0.01 μm, the adhesive remains between the connecting terminals facing each other, so that the metal is not sufficiently diffused at the time of connection, and the connection resistance may be increased. More preferably, it is the range of 0.1-10 micrometers. If the pressurization time is less than 0.5 seconds, adhesive remains between the opposing connection terminals, metal diffusion at the time of connection is not sufficient, connection resistance may increase, and connection reliability may be reduced. When the pressurization time is long, productivity is lowered. More preferably, it is within 100 seconds. When the application time of the ultrasonic wave is less than 0.01 seconds, an adhesive remains between the opposing connection terminals, metal diffusion at the time of connection is not sufficient, connection resistance increases, and connection reliability decreases. If the application time is long, there is a risk that the productivity may be reduced or the connection terminals and wiring may be destroyed. More preferably, it is within 10 seconds. If the application timing of the ultrasonic waves is not during pressurization, the connection terminals may be damaged or the alignment at the time of connection may not be accurately performed.
[0041]
  It is preferable from the viewpoint of connection reliability as a semiconductor device that the periphery of the connection portion between the connection terminal of the metal foil and the semiconductor chip is filled with an adhesive resin layer. As a resin that fills the gap between the chip and the metal foil surface or wiring forming surface when the semiconductor chip and the metal foil or wiring are electrically connected without forming an adhesive resin layer on the metal foil surface or wiring forming surface Liquid thermosetting resin or photocurable resin can be used. The resin may contain an inorganic filler.
[0042]
  When an adhesive resin layer is formed on the surface of the metal foil or on the wiring forming surface and the semiconductor chip and the metal foil or wiring are electrically connected, a thermosetting resin may be used as the resin for sealing the entire chip. it can. The thermosetting resin may contain an inorganic filler. Further, the entire chip may be sealed, and the gap between the semiconductor chip and the metal foil surface or the wiring forming surface may be filled with a sealing resin.
[0043]
  As a method for removing the support film after sealing the entire chip with a resin, not only mechanical peeling but also removal by polishing, a method by chemical etching, and a method by plasma treatment can be used.
[0044]
  As the metal foil having the metal pillar formed, the metal pillar is formed by etching the first metal layer of the metal foil in which at least two or more metals having different etching conditions are laminated, or the metal foil surface is plated by plating. What was formed can be used.
[0045]
  The following can be used as a laminated base material in which metal pillars and wirings are formed of metals having different etching conditions on the metal foil surface.
(1) A metal column is formed by plating after pattern plating of metals with different etching conditions on the metal foil surface to form a wiring.
(2) A laminated metal foil in which three layers of metals having different etching conditions are laminated, the first metal layer is etched to form a metal column, and then the second metal layer is etched by wiring.
(3) A member in which a metal column is formed by plating after the first metal layer is subjected to wiring etching using a metal foil obtained by laminating two layers of metals having different etching conditions can be used.
[0046]
  The following can be used as a laminated base material in which a metal foil on which metal columns are formed is bonded to a support film.
(1) A laminated base material in which a metal foil on which metal columns are formed is bonded to a support film via an adhesive.
(2) A metal pillar was formed by preparing a laminated metal foil obtained by laminating at least two layers of metals with different etching conditions on a support film via an adhesive, and etching the first metal layer. Laminated substrate.
[0047]
  The following can be used as a laminated base material in which a member in which metal pillars and wirings are formed of metals having different etching conditions and a support film are bonded to the surface of the metal foil.
(1) After forming wiring by pattern-plating metals having different etching conditions on the surface of the metal foil, a metal pillar formed by plating is bonded to a support film.
(2) A laminated metal foil in which at least two layers of metals with different etching conditions are laminated is prepared, the first metal layer is etched to form a wiring, and then metal pillars formed by plating are bonded to a support film. Things.
(3) Formed by preparing a metal foil in which at least three layers of metals having different etching conditions are laminated, etching the first metal layer to form a metal column, and then etching the second metal layer Is bonded to a support film. As a method of bonding to the support film, a method of bonding with an adhesive or a method of casting an insulating resin can be used. The metal pillar and the wiring may be formed before being bonded to the support film or after being bonded.
[0048]
  The following can be used as a laminated base material in which metal wiring and metal pillars are formed on a support film.
(1) Prepare a support film and metal foil bonded to each other with an adhesive, a support film surface formed with a metal layer by sputtering, or a metal foil cast with a resin, and the metal layer is etched by wiring. Then, a laminated base material formed by plating metal columns.
(2) Prepare a metal foil in which two layers of metals with different etching conditions are laminated to a support film, and after etching the first metal layer to form metal pillars, the second metal layer is etched by wiring. The formed laminated substrate can be used.
[0049]
  After the semiconductor chip is sealed with resin, roll polishing, lapping, chemical etching, or plasma etching can be used as a method for exposing the metal pillar embedded in the sealing resin. In the sealing step, the metal pillar can be exposed without polishing.
[0050]
  As a method for stacking a plurality of semiconductor devices, a method using an anisotropic conductive adhesive or a method using a low melting point metal such as solder, indium, or tin can be used. In addition, in a state where a plurality of semiconductor devices are stacked in the vertical direction, a method of fixing the end portion or a predetermined position with a clip and a socket formed of an upper lid provided with a recess and a spring for storing a plurality of semiconductor devices, A method in which a plurality of semiconductor devices are stacked and installed in the vertical direction and then the upper lid is closed and fixed can be used. Note that the semiconductor device or the stacked semiconductor device obtained by the present invention can be mounted on a substrate and used as a semiconductor package.
[0051]
【Example】
referenceExample 1
  referenceAn example will be described with reference to FIG.
(1) Preparation of metal foil
  A copper foil 7 having a thickness of 12 μm was prepared.
(2) Preparation of adhesive resin
  An adhesive resin having the following composition was prepared.
(composition)
・ Phenoxy resin 200g
・ Bisphenol A type epoxy resin 300g
・ 30 g of 2-phenyl-4-methyl-5-hydroxymethylimidazole
・ 350g of ethyl acetate
  The resin was applied onto an 80 μm thick polyethylene terephthalate film so as to form an adhesive layer having a thickness of about 40 μm, and dried at 100 ° C. for 10 minutes to produce a dry film.
(3) Preparation of metal foil on which an adhesive resin layer is formed
  After the adhesive resin formed in a film shape is cut out to approximately the same size as the semiconductor chip, the adhesive resin film cut out in the chip mounting region on the surface of the copper foil 1 is disposed, and the temperature is 90 ° C., the pressure is 0.5 MPa, Temporary pressure bonding was performed in 5 seconds to form an adhesive resin layer 8.
(4) Chip connection
  The surface protection film (polyethylene terephthalate film) of the adhesive resin layer 8 is peeled off, and the semiconductor chip 9 and the copper foil 7 on which the connection terminals (gold bumps) 10 protruding by the ball bonding method are formed are interposed via the adhesive resin layer 8. The semiconductor chip 9 is heated to 180 ° C. and pressed with a load of 1.0 N / bump, and ultrasonic vibration is adjusted to a frequency of 50 kHz and a vibration amplitude of 2 μm for 0.5 seconds. And the semiconductor chip were electrically connected.
(5) Resin sealing
  By placing a copper foil connected to a semiconductor chip in a mold, pressurizing for 90 seconds at a pressure of 6.8 MPa, injecting and sealing an epoxy-based sealing material, and then heating at 180 ° C. for 5 hours, A sealing resin layer 11 was formed.
(6) Wiring formation
  After laminating a photosensitive dry film resist on the exposed copper surface, a mask that transmits light is superimposed on the shape of the wiring pattern, and ultraviolet light is accumulated 80 mJ / cm. 2 Irradiated with. After removing the unexposed resist by treatment with an alkaline developer, the external terminals are treated with an etching solution mainly composed of ferric chloride and cupric chloride at a temperature of 45 ° C. for a time of 80 seconds. 12 was formed. A nickel layer and a gold layer were formed on the surface of the external terminal 12 by plating.
[0052]
Example1
  An embodiment of the present invention will be described with reference to FIG.
(1) Preparation of metal foil in which three layers of metals with different etching conditions are laminated
  Metal foil 16 in which copper layer 13 (thickness 12 μm, first metal layer), nickel layer 14 (thickness 0.5 μm, second metal layer), and copper layer 15 (thickness 65 μm, third metal layer) are laminated. Prepared.
(2) Preparation of adhesive resin
  referenceAn adhesive resin similar to that in Example 1 was prepared.
(3) Formation of adhesive resin layer
  The adhesive resin formed in a film shape is cut out to approximately the same size as the semiconductor chip, placed in the semiconductor chip mounting region, and then temporarily bonded at a temperature of 90 ° C., a pressure of 0.5 MPa, and a time of 5 seconds, to form an adhesive resin layer 17 was formed.
(4) Chip connection
  After peeling off the surface protective film (polyethylene terephthalate film) of the adhesive resin layer 17, the gold bump 19 and the metal foil 16 are bonded to the semiconductor chip 18 having the protruding connection terminals (gold plated bumps) 19. The semiconductor chip 18 was heated to 180 ° C. and pressurized with a load of 1.0 N / bump for 20 seconds to connect the metal foil 16 and the semiconductor chip 18.
(5) Resin sealing
  The member to which the chip is connected is placed in a mold, and after 90 seconds of pressure is applied at a pressure of 6.8 MPa and an epoxy-based sealing material is injected, post-heating is performed at 180 ° C. for 5 hours to form the sealing resin layer 20. Formed.
(6) Wiring formation
  After removing the copper of the third metal layer 15 by treating with an A process liquid (alkaline etching) manufactured by Meltex Co., Ltd., the nickel of the second metal layer 14 is obtained by Melstrip N-950 manufactured by Meltex Co., Ltd. It was removed by treatment at a temperature of 45 ° C. and a time of 10 to 20 seconds. A photosensitive dry film resist is laminated on the exposed copper surface of the first metal layer 13, and a photomask that transmits light is aligned with the reference hole in the shape of the external terminal, and the ultraviolet ray is accumulated 80 mJ / cm. 2 And an unexposed portion was removed with an alkaline developer to form an etching resist. By treating the exposed metal portion with an etching solution mainly composed of ferric chloride / cupric chloride at a temperature of 45 ° C. for a time of 80 seconds, the external terminal 21 is formed. A nickel layer and a gold layer were formed on the surface by plating.
[0053]
Example2
  An embodiment of the present invention will be described with reference to FIG.
(1) Preparation of a laminated base material in which a metal foil having wiring formed of metals with different etching conditions is bonded to a support film
  A photosensitive dry film resist is laminated on the surface of the copper foil 22 of the laminated substrate 24 in which the copper foil 22 (thickness 12 μm) is bonded to the surface of the support film 23 (polyethylene terephthalate film) by an adhesive, and the shape of the external terminal A photomask that does not transmit light is placed on top of it, and UV light is accumulated 80mJ / cm. 2 Then, the resist was developed with an alkaline developer to form a plating resist. After nickel and gold plating treatment, the plating resist was peeled off to form the plating terminal 27.
(2) Preparation of adhesive resin layer
  referenceAn adhesive resin similar to that in Example 1 was prepared.
(3) Formation of adhesive resin layer
  The adhesive resin formed in a film shape is cut out to approximately the same size as the chip, and an adhesive resin film is disposed so as to cover the wiring terminal portion connected to the protruding connection terminal of the chip. The adhesive resin layer 28 was formed by temporary pressure bonding at 5 MPa for 5 seconds.
(4) Chip connection
  After the surface protective film (polyethylene terephthalate film) of the adhesive resin layer 28 is peeled off, the protruding connection terminals (gold bumps) 30 and the plating terminals 27 formed on the semiconductor chip 29 by the ball bonding method form the adhesive resin layer 28. The semiconductor chip 29 is heated to 180 ° C. and pressed with a load of 1.0 N / bump, and the ultrasonic vibration is adjusted to a frequency of 50 kHz and a vibration amplitude of 2 μm. The plating terminal 27 and the semiconductor chip 29 were electrically connected for 5 seconds.
(5) Resin sealing
  The laminated base material to which the chip is connected is placed in a mold, and an epoxy-based sealing material is injected for 90 seconds at a pressure of 6.8 MPa, followed by post-heating at 180 ° C. for 5 hours, thereby encapsulating resin layer 31 was formed.
(6) Film peeling
  After sealing the resin, the support film 23 is peeled off, and the exposed copper is removed by treating the exposed copper under the conditions of a temperature of 45 ° C. and a time of 30 seconds using an A-process manufactured by Meltex Co., Ltd. The external terminal 32 was formed by processing.
[0054]
Example3
  An embodiment of the present invention will be described with reference to FIG.
(1) Preparation of a laminated base material in which a laminated metal foil in which three layers of metals with different etching conditions are laminated and a support film are bonded together
  It has a three-layer structure of a copper layer 33 (thickness 100 μm, first metal layer), a nickel layer 34 (thickness 0.5 μm, second metal layer), and a copper layer 35 (thickness 12 μm, third metal layer). A laminated metal foil was prepared, and a laminated substrate 37 was prepared by bonding a third metal layer and a support film 36 (polyethylene terephthalate film) with an adhesive.
(2) Formation of metal pillar
  A dry film resist 38 is laminated on the copper surface of the first metal layer, and a photomask that transmits light is overlapped only in a region where the metal pillar is formed, and 80 mJ / cm. 2 The metal column forming etching resist 39 was formed by irradiating with UV light and treating with an alkaline developer. After forming the metal column 40 having a height of 100 μm by treating the copper of the first metal layer 33 under the conditions of a temperature of 45 ° C. and a time of 180 to 200 seconds by an A process manufactured by Meltex Co., Ltd., the resist 39 is stripped, The exposed nickel of the second metal layer 34 was peeled off by treatment with Melstrip N-950 manufactured by Meltex Co., Ltd. under conditions of a temperature of 40 ° C. and a time of 10 to 20 seconds.
(3) Preparation of adhesive resin
  referenceThe same adhesive resin as in Example 1 was prepared.
(4) Formation of adhesive resin layer
  The adhesive resin formed into a film is cut into approximately the same size as the chip, the adhesive film is placed on the copper surface of the third metal layer 35, and is temporarily crimped at a temperature of 90 ° C., a pressure of 0.5 MPa, and a time of 5 seconds. Thus, an adhesive resin layer 41 was formed.
[0055]
(5) Chip connection
  After the protective film (polyethylene terephthalate film) on the surface of the adhesive resin layer 41 is peeled off, the protruding connection terminals (gold bumps) 43 and the third metal layer 35 formed on the semiconductor chip 42 by the ball bonding method are adhesive resin. The semiconductor chips 42 are stacked so as to be in contact with each other through the layer 41, the semiconductor chip 42 is heated to 180 ° C., and the pressure is applied with a load of 1.0 N / bump, and the ultrasonic vibration is adjusted to a frequency of 50 kHz and a vibration amplitude of 2 μm for 0.5 seconds. In addition, the laminated substrate and the semiconductor chip were electrically connected.
(6) Resin sealing
  The member connected with the chip is placed in a mold, sealed by injecting an epoxy-based sealant by applying pressure at 6.8 MPa for 90 seconds, and then post-heating at 180 ° C. for 5 hours. A resin layer 44 was formed.
(7) Exposed metal pillar Stack of multiple semiconductor devices
  After peeling off the support film 36, the sealing resin was polished until the metal column was exposed by lapping.
(8) Stack of multiple semiconductor devices
  referenceAn anisotropic conductive resin film 46 in which nickel particles (average particle size 3 μm, 2 vol%) were dispersed in the adhesive resin having the composition prepared in Example 1 was attached to the external terminal formation surface of the semiconductor device. After stacking the plurality of semiconductor devices in the vertical direction so that the external terminals and the metal pillars overlap each other, the plurality of semiconductor devices were electrically connected by applying pressure for 20 seconds while heating to 180 ° C.
[0056]
【The invention's effect】
  As described above, according to the present invention, it is possible to provide a structure of a semiconductor device that can be reduced in size and thickness, is less affected by thermal stress, and has high connection reliability, and a manufacturing method thereof.
[Brief description of the drawings]
FIGS. 1A to 1C are cross-sectional views illustrating a structure of an external terminal formed in close contact with an outer surface formed by a sealing resin. It is a figure for demonstrating the external terminal in this invention.
FIGS. 2A to 2C are views of a semiconductor device of the present invention as viewed from an external terminal surface.
FIG. 3 (a) to (f)reference5 is a cross-sectional view in each step for explaining Example 1. FIG.
4 (a) to (h) are examples of the present invention.1It is sectional drawing in each process for demonstrating.
FIGS. 5A to 5J are embodiments of the present invention.2It is sectional drawing in each process for demonstrating.
6 (a) to (l) are examples of the present invention.3It is sectional drawing in each process for demonstrating.
[Explanation of symbols]
1, 9, 18, 29, 42. Semiconductor chip
2, 10, 19, 30, 43. Protruding connection terminal
3, 6, 11, 20, 31, 44. Sealing resin
4, 5, 12, 21, 32, 45. External terminal
7, 22. Copper foil
8, 17, 28, 41. Adhesive resin layer
13, 33. Copper layer (first metal layer)
14, 34. Nickel layer (second metal layer)
15, 35. Copper layer (third metal layer)
16, 24, 37. Laminated substrate
23, 36. Support film
25, 38. Dry film resist
26. Plating resist
27. Plating terminal
39. Etching resist for metal column formation
40. Metal pillar
46. Anisotropic conductive adhesive film
47. Conductive particles

Claims (13)

エッチング条件の異なる金属を中間層として配し、第１、第２および第３金属層の３層を積層した積層金属箔の、第１金属層をエッチングして形成された金属柱と、該金属柱を形成した際に露出した第２金属層をエッチングして第３金属層を露出させた面を有する積層基材と、突出した接続端子を有する半導体チップを、積層基材の前記面と半導体チップの接続端子が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と前記面とを電気的に接続し、半導体チップを樹脂で封止した後、または半導体チップと第３金属層の間隙を液状樹脂で充填し、半導体チップを樹脂で封止した後、第３金属層をエッチングして、外部端子を形成すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せが、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。A metal column formed by etching the first metal layer of a laminated metal foil in which metals having different etching conditions are arranged as an intermediate layer and three layers of the first, second and third metal layers are laminated, and the metal a laminate substrate having a surface to expose the third metal layer by etching the second metal layer exposed at the time of forming the pillars, the semiconductor chip having connection terminals projecting, the surface semiconductor laminated substrate The semiconductor chip connecting terminals and the surface are electrically connected by overlapping, pressing or heating / pressing so that the chip connecting terminals are in contact with each other, and after sealing the semiconductor chip with a resin, After filling the gap between the three metal layers with a liquid resin and sealing the semiconductor chip with the resin, the third metal layer is etched to form external terminals and expose the metal pillars embedded in the sealing resin. Manufacturing method of semiconductor devices A is, different metals combinations of etching conditions, copper and aluminum, copper and nickel, a method of manufacturing a semiconductor device which is either a copper and tin. エッチング条件の異なる金属を中間層として配し、第１、第２および第３金属層の３層を積層した積層金属箔の、第１金属層をエッチングして形成された金属柱と、該金属柱を形成した際に露出した第２金属層をエッチングして第３金属層を露出させた面を有する積層基材の該面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、積層基材の前記面と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と前記面とを電気的に接続し、半導体チップを樹脂で封止した後、第３金属層をエッチングして、外部端子を形成すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せが、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。A metal column formed by etching the first metal layer of a laminated metal foil in which metals having different etching conditions are arranged as an intermediate layer and three layers of the first, second and third metal layers are laminated, and the metal etching the second metal layer exposed at the time of forming the pillars an adhesive resin layer formed on the surface of the laminate substrate having a surface to expose the third metal layer, a semiconductor chip having connection terminals projecting Are stacked so that the surface of the laminated substrate and the connection terminal of the semiconductor chip are in contact with each other through the adhesive resin layer, and the connection terminal of the semiconductor chip and the surface are electrically connected by pressing or heating / pressurizing. Then, after the semiconductor chip is encapsulated with resin, the third metal layer is etched to form external terminals and to expose the metal pillar embedded in the encapsulating resin. Metal pairs with different conditions Sega, copper and aluminum, copper and nickel, a method of manufacturing a semiconductor device which is either a copper and tin. 突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、エッチング条件の異なる金属を中間層として配し、第１、第２および第３金属層の３層を積層した積層金属箔の、第１金属層をエッチングして形成された金属柱と、該金属柱を形成した際に露出した第２金属層をエッチングして第３金属層を露出させた面を有する積層基材を、半導体チップの接続端子と積層基材の前記面が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と前記面とを電気的に接続し、半導体チップを樹脂で封止した後、第３金属層をエッチングして、外部端子を形成すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せが、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。An adhesive resin layer is formed on a connection terminal forming surface of a semiconductor chip having a protruding connection terminal, a metal having different etching conditions is disposed as an intermediate layer, and three layers of first, second, and third metal layers are laminated. A laminated metal foil having a metal column formed by etching the first metal layer and a surface exposing the third metal layer by etching the second metal layer exposed when the metal column is formed. The base material is stacked so that the connection terminal of the semiconductor chip and the surface of the laminated base material are in contact with each other via the adhesive resin layer, and the connection terminal of the semiconductor chip and the surface are electrically connected by pressing or heating / pressurizing. A semiconductor chip is sealed with a resin, and then the third metal layer is etched to form external terminals and to expose a metal pillar embedded in the sealing resin. Etching conditions are different Combinations of metals, copper and aluminum, copper and nickel, a method of manufacturing a semiconductor device which is either a copper and tin. 請求項１〜３のいずれかに記載の半導体装置の製造方法において、突出した接続端子を有する半導体チップと、前記積層基材とを電気的に接続する際に、加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。  4. The method of manufacturing a semiconductor device according to claim 1, wherein when the semiconductor chip having a protruding connection terminal is electrically connected to the laminated base material, pressurization or heating / pressurization is performed. A method of manufacturing a semiconductor device, comprising applying ultrasonic vibration in a surface direction of a semiconductor chip. 支持フィルム上に、エッチング条件の異なる金属を中間層として配し、第１、第２および第３金属層の３層を積層した積層金属箔を設けた積層基材を用い、前記積層金属箔の、第１金属層をエッチングして形成された金属柱と、該金属柱を形成した際に露出した第２金属層をエッチングして第３金属層を露出させた面を有する積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の前記面とが接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と前記面とを電気的に接続し、半導体チップを樹脂で封止した後、または半導体チップと第３金属層の間隙を液状樹脂で充填し、半導体チップを樹脂で封止した後、支持フィルムを除去し、第３金属層をエッチングして、外部端子を形成すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せが、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。Using a laminated base material provided with a laminated metal foil in which metals having different etching conditions are arranged as an intermediate layer on a support film and laminating three layers of the first, second and third metal layers, A laminated column having a metal column formed by etching the first metal layer, and a surface exposing the third metal layer by etching the second metal layer exposed when the metal column is formed; A semiconductor chip having a protruding connection terminal is stacked so that the connection terminal of the semiconductor chip and the surface of the laminated base material are in contact with each other, and the connection terminal of the semiconductor chip and the surface are electrically connected by pressing or heating / pressurizing. And the semiconductor chip is sealed with resin, or the gap between the semiconductor chip and the third metal layer is filled with liquid resin, and the semiconductor chip is sealed with resin, and then the support film is removed, and the third Etching the metal layer and out A method of manufacturing a semiconductor device in which a metal pillar embedded in a sealing resin is exposed while forming a terminal, and a combination of metals having different etching conditions is one of copper and aluminum, copper and nickel, or copper and tin A method for manufacturing a semiconductor device. 支持フィルム上に、エッチング条件の異なる金属を中間層として配し、第１、第２および第３金属層の３層を積層した積層金属箔を設けた積層基材を用い、前記積層金属箔の、第１金属層をエッチングして形成された金属柱と、該金属柱を形成した際に露出した第２金属層をエッチングして第３金属層を露出させた面を有する積層基材に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の前記面とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と前記面とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、第３金属層をエッチングして、外部端子を形成すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せが、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。Using a laminated base material provided with a laminated metal foil in which metals having different etching conditions are arranged as an intermediate layer on a support film and laminating three layers of the first, second and third metal layers, Adhering to a laminated substrate having a metal column formed by etching the first metal layer and a surface exposing the third metal layer by etching the second metal layer exposed when the metal column is formed A semiconductor chip having a conductive resin layer formed thereon and protruding connection terminals is stacked and pressed or heated / pressurized so that the connection terminals of the semiconductor chip and the surface of the laminated substrate are in contact with each other through the adhesive resin layer Thus, the connection terminal of the semiconductor chip and the surface are electrically connected, the semiconductor chip is sealed with resin, the support film is removed, and then the third metal layer is etched to form external terminals. , Gold embedded in sealing resin A method of manufacturing a semiconductor device to expose the pillars, different metal combinations etching conditions, copper and aluminum, copper and nickel, a method of manufacturing a semiconductor device which is either a copper and tin. 突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルム上に、エッチング条件の異なる金属を中間層として配し、第１、第２および第３金属層の３層を積層した積層金属箔を設けた積層基材を用い、前記積層金属箔の、第１金属層をエッチングして形成された金属柱と、該金属柱を形成した際に露出した第２金属層をエッチングして第３金属層を露出させた面を有する積層基材を、半導体チップの接続端子と積層基材の前記面とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と前記面とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、第３金属層をエッチングして、外部端子を形成すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法であって、エッチング条件の異なる金属の組合せが、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。An adhesive resin layer is formed on a connection terminal forming surface of a semiconductor chip having a protruding connection terminal, and metals having different etching conditions are arranged as intermediate layers on the support film, and the first, second and third metal layers are formed. Using a laminated base material provided with a laminated metal foil in which three layers are laminated, a metal column formed by etching the first metal layer of the laminated metal foil, and a second exposed when the metal column is formed the laminated base material having a surface to expose the third metal layer by etching the metal layer, a connection terminal of the semiconductor chip and the surface of the laminated base material is overlaid in contact via an adhesive resin layer, a pressure Alternatively, by heating / pressurizing, the connection terminal of the semiconductor chip and the surface are electrically connected, the semiconductor chip is sealed with resin, the support film is removed, and then the third metal layer is etched to externally Forming terminals and sealing resin A embedded method for manufacturing a semiconductor device to expose the metal columns, different metals combinations of etching conditions, copper and aluminum, copper and nickel, a method of manufacturing a semiconductor device which is either a copper and tin. 請求項５〜７のいずれかに記載の半導体装置の製造方法において、突出した接続端子を有する半導体チップと、前記積層基材とを電気的に接続する際に、加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。  In the manufacturing method of the semiconductor device according to any one of claims 5 to 7, when electrically connecting a semiconductor chip having a protruding connection terminal and the laminated base material together with pressurization or heating / pressurization A method of manufacturing a semiconductor device, comprising applying ultrasonic vibration in a surface direction of a semiconductor chip. 半導体チップの突出した接続端子が、鉛、スズ、金、銀、銅、ニッケル、ビスマス、インジウム、亜鉛、パラジウムの中から、少なくとも一つ以上の成分を含むバンプである請求項１〜８のいずれかに記載の半導体装置の製造方法。  9. The bump according to claim 1, wherein the protruding connection terminal of the semiconductor chip is a bump containing at least one component selected from the group consisting of lead, tin, gold, silver, copper, nickel, bismuth, indium, zinc, and palladium. A method for manufacturing the semiconductor device according to claim 1. 半導体チップの突出した接続端子が、導電性フィラーを含有した絶縁樹脂で形成されたバンプである請求項１〜８のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the protruding connection terminal of the semiconductor chip is a bump formed of an insulating resin containing a conductive filler. 突出した接続端子を有する半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置をスタックした積層型半導体装置であって、前記半導体装置が請求項１〜１０のいずれかに記載の半導体装置の製造方法により製造されてなる半導体装置であり、上になる半導体装置の外部端子が、導電性接着剤を介して下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を圧接することによって電気的に接続したことを特徴とする積層型半導体装置。  A semiconductor chip having a protruding connection terminal, an external terminal directly connected to the connection terminal of the semiconductor chip, a resin for sealing the semiconductor chip, and a metal pillar penetrating the resin to be sealed, and the external terminal is sealed 11. A stacked semiconductor device in which a plurality of semiconductor devices formed in close contact with each other along an outer surface formed of a stop resin are stacked, and the semiconductor device is manufactured according to any one of claims 1 to 10. A semiconductor device manufactured by the method, wherein an external terminal of an upper semiconductor device is formed so as to overlap an exposed metal column of the lower semiconductor device via a conductive adhesive, and a plurality of semiconductor devices are formed. A stacked semiconductor device characterized in that it is electrically connected by pressure contact. 突出した接続端子を有する半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置をスタックした積層型半導体装置であって、前記半導体装置が請求項１〜１０のいずれかに記載の半導体装置の製造方法により製造されてなる半導体装置であり、上になる半導体装置の外部端子が、はんだ、インジウム、またはスズといった低融点金属を介して下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を加熱することによって電気的に接続したことを特徴とする積層型半導体装置。  A semiconductor chip having a protruding connection terminal, an external terminal directly connected to the connection terminal of the semiconductor chip, a resin for sealing the semiconductor chip, and a metal pillar penetrating the resin to be sealed, and the external terminal is sealed 11. A stacked semiconductor device in which a plurality of semiconductor devices formed in close contact with each other along an outer surface formed of a stop resin are stacked, and the semiconductor device is manufactured according to any one of claims 1 to 10. A semiconductor device manufactured by the method, wherein an external terminal of an upper semiconductor device is formed so as to overlap an exposed metal column of a lower semiconductor device through a low melting point metal such as solder, indium, or tin. A stacked semiconductor device characterized in that a plurality of semiconductor devices are electrically connected by heating. 突出した接続端子を有する半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置と、その複数の半導体装置をスタックして固定するソケットからなる積層型半導体装置であって、前記半導体装置が請求項１〜１０のいずれかに記載の半導体装置の製造方法により製造されてなる半導体装置であり、上になる半導体装置の外部端子が、下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を圧接することによって電気的に接続したことを特徴とする積層型半導体装置。  A semiconductor chip having a protruding connection terminal, an external terminal directly connected to the connection terminal of the semiconductor chip, a resin for sealing the semiconductor chip, and a metal pillar penetrating the resin to be sealed, and the external terminal is sealed A stacked semiconductor device comprising a plurality of semiconductor devices formed in close contact along an outer surface formed of a stop resin, and a socket for stacking and fixing the plurality of semiconductor devices, wherein the semiconductor device is claimed. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of 1 to 10, wherein an external terminal of an upper semiconductor device is formed so as to overlap an exposed metal column of a lower semiconductor device. A stacked semiconductor device characterized in that a plurality of semiconductor devices are electrically connected by pressure contact.
JP2002156278A 2002-05-29 2002-05-29 Manufacturing method of semiconductor device and stacked semiconductor device Expired - Fee Related JP4627957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002156278A JP4627957B2 (en) 2002-05-29 2002-05-29 Manufacturing method of semiconductor device and stacked semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002156278A JP4627957B2 (en) 2002-05-29 2002-05-29 Manufacturing method of semiconductor device and stacked semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007129775A Division JP2007251197A (en) 2007-05-15 2007-05-15 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2003347473A JP2003347473A (en) 2003-12-05
JP4627957B2 true JP4627957B2 (en) 2011-02-09

Family

ID=29772568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002156278A Expired - Fee Related JP4627957B2 (en) 2002-05-29 2002-05-29 Manufacturing method of semiconductor device and stacked semiconductor device

Country Status (1)

Country Link
JP (1) JP4627957B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101827359B1 (en) 2016-10-31 2018-02-12 한국생산기술연구원 Joining Method of Flip Chip Using Anaerobic Hardener and Flip Chip Package Manufactured by the Same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027223A1 (en) 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd Semiconductor module including circuit device and insulating film, method for manufacturing same, and application of same
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
JP5191627B2 (en) * 2004-03-22 2013-05-08 日立化成株式会社 Film adhesive and method for manufacturing semiconductor device using the same
JP5912611B2 (en) * 2004-03-22 2016-04-27 日立化成株式会社 Film adhesive
JP4541753B2 (en) * 2004-05-10 2010-09-08 新光電気工業株式会社 Manufacturing method of electronic component mounting structure
JP5001542B2 (en) * 2005-03-17 2012-08-15 日立電線株式会社 Electronic device substrate, method for manufacturing the same, and method for manufacturing the electronic device
JP5215587B2 (en) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 Semiconductor device
JP5098085B2 (en) * 2007-12-18 2012-12-12 スパンション エルエルシー Semiconductor device and manufacturing method thereof
JP2010010689A (en) * 2009-06-30 2010-01-14 Sanyo Electric Co Ltd Circuit device and method for manufacturing thereof
JP5925460B2 (en) * 2011-09-28 2016-05-25 日立化成株式会社 Film adhesive and method for manufacturing semiconductor device using the same
JP5712884B2 (en) * 2011-09-28 2015-05-07 日立化成株式会社 Film adhesive and method for manufacturing semiconductor device using the same
JP5942823B2 (en) * 2012-12-03 2016-06-29 富士通株式会社 Electronic component device manufacturing method, electronic component device, and electronic device
JP2013251562A (en) * 2013-07-22 2013-12-12 Sumitomo Bakelite Co Ltd Conductive connection material with dicing sheet function, connection method between terminals, and electrical and electronic components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101827359B1 (en) 2016-10-31 2018-02-12 한국생산기술연구원 Joining Method of Flip Chip Using Anaerobic Hardener and Flip Chip Package Manufactured by the Same

Also Published As

Publication number Publication date
JP2003347473A (en) 2003-12-05

Similar Documents

Publication Publication Date Title
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
JP5208205B2 (en) Flip chip mounting method, flip chip mounting apparatus, and tool protection sheet used therefor
KR100290993B1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
KR100924510B1 (en) Semiconductor device, its manufacturing method, and electronic apparatus
JP4627957B2 (en) Manufacturing method of semiconductor device and stacked semiconductor device
JP4842812B2 (en) Manufacturing method of substrate for semiconductor device
US7749889B2 (en) Manufacturing method of semiconductor device
JP5544766B2 (en) Adhesive film laminate for semiconductor processing
US7884453B2 (en) Semiconductor device and manufacturing method thereof
TW200832649A (en) Semiconductor device and method of manufacturing the same
JP6017398B2 (en) Manufacturing method of semiconductor device
JP4168887B2 (en) Manufacturing method of semiconductor device
US7964493B2 (en) Method of manufacturing semiconductor device
JP2000286299A (en) Method for connecting semiconductor device
JP2007251197A (en) Method for manufacturing semiconductor device
JP5272397B2 (en) Adhesive film application apparatus and adhesive film application method
US20220399207A1 (en) Semiconductor encapsulation method and semiconductor encapsulation structure
JP3867565B2 (en) Substrate connection method and semiconductor package manufacturing method
JP2006173234A (en) Semiconductor device and its manufacturing method
JP4691759B2 (en) Board connection method
JP4978244B2 (en) Semiconductor device and manufacturing method thereof
JP2006324700A (en) Connection method for board and manufacturing method for semiconductor package
JP2009260229A (en) Method of dicing semiconductor wafer, and method of connecting semiconductor chip with substrate
JP2016082018A (en) Semiconductor device manufacturing method, wafer with semiconductor element laminate, semiconductor element laminate and semiconductor device
JP2009260218A (en) Method of dicing semiconductor wafer, and method of connecting semiconductor chip with substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080501

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees