JP4627008B2 - Path searcher and path search method - Google Patents

Path searcher and path search method Download PDF

Info

Publication number
JP4627008B2
JP4627008B2 JP2005141926A JP2005141926A JP4627008B2 JP 4627008 B2 JP4627008 B2 JP 4627008B2 JP 2005141926 A JP2005141926 A JP 2005141926A JP 2005141926 A JP2005141926 A JP 2005141926A JP 4627008 B2 JP4627008 B2 JP 4627008B2
Authority
JP
Japan
Prior art keywords
path
delay profile
power delay
power
side lobe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005141926A
Other languages
Japanese (ja)
Other versions
JP2005354677A (en
Inventor
潤一郎 川本
規行 前田
健一 樋口
衛 佐和橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Priority to JP2005141926A priority Critical patent/JP4627008B2/en
Publication of JP2005354677A publication Critical patent/JP2005354677A/en
Application granted granted Critical
Publication of JP4627008B2 publication Critical patent/JP4627008B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radio Transmission System (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

本発明は、無線通信の技術分野に関し、特に電力遅延プロファイルに基づいてパスサーチを行なうパスサーチャ及びパスサーチ方法に関する。   The present invention relates to a technical field of wireless communication, and more particularly to a path searcher and a path search method for performing a path search based on a power delay profile.

一般に、無線送信機から送信された信号は、直接波として無線受信機に到達することに加えて又はその代わりに、建物その他の障害物や地面等による１以上の反射波として無線受信機に到達する。これら直接波又は反射波は、時間軸上に並ぶ一連の到来波群を形成し、その一連の到来波群は、複数のパスが並ぶ電力遅延プロファイルを形成する。無線通信では、これらのパスの振幅及びタイミングを正確に判別することで、送信信号を良好に復元することが可能になる。電力遅延プロファイルにおけるパスのタイミングの検出は、パスサーチと呼ばれる手法で行なわれる。従来のパスサーチでは、ある雑音レベルが設定され、パスの電力レベルがその雑音レベルを超えるか否かに基づいてパスが検出されていた。   In general, a signal transmitted from a radio transmitter reaches the radio receiver as one or more reflected waves from a building or other obstacle or the ground in addition to or instead of reaching the radio receiver as a direct wave. To do. These direct waves or reflected waves form a series of incoming wave groups arranged on the time axis, and the series of incoming wave groups form a power delay profile in which a plurality of paths are arranged. In wireless communication, it is possible to restore the transmission signal satisfactorily by accurately determining the amplitude and timing of these paths. The detection of the path timing in the power delay profile is performed by a method called path search. In the conventional path search, a certain noise level is set, and the path is detected based on whether or not the power level of the path exceeds the noise level.

従来のパスサーチについては、例えば、特許文献１に記載されている。
特開２００１−２１７７４７号公報 The conventional path search is described in Patent Document 1, for example.
JP 2001-217747 A

しかしながら、電力遅延プロファイルに現われるパスのタイミングの候補には、真のパスのタイミングに加えて、パスのサイドローブ成分に起因するものもある。例えば、比較的電力の大きなパスがロールオフフィルタを通過すると、そのパスに関するサイドローブ成分が生じ、そのサイドローブ成分が電力遅延プロファイル上に現われる虞がある。従来の用途ではそのような成分は、比較的小さく無視できるかもしれないが、将来的な高性能な製品用途では、パスサーチの精度を劣化させる原因になりかねない。雑音レベルを基に設定されるしきい値を上下させることによって、そのような余分なパスを充分に排除することは困難である。なぜなら、しきい値が低すぎると、多くの余分なパスを真のパスとして採用することになる一方、しきい値が高すぎると、余分なパスだけでなく真のパスも破棄してしまうことになるからである。言い換えれば、真のパスの電力レベルに匹敵するサイドローブ成分が存在する虞がある。   However, path timing candidates appearing in the power delay profile may be due to path sidelobe components in addition to true path timing. For example, when a path with relatively high power passes through the roll-off filter, a side lobe component related to the path is generated, and the side lobe component may appear on the power delay profile. In conventional applications, such components may be relatively small and negligible, but in future high performance product applications, this may cause path search accuracy to degrade. It is difficult to sufficiently eliminate such extra paths by raising and lowering the threshold value set based on the noise level. Because if the threshold is too low, many extra paths will be adopted as true paths, while if the threshold is too high, not only the extra paths but also the true paths will be discarded. Because it becomes. In other words, there may be sidelobe components comparable to the power level of the true path.

一方、通信容量を向上させる多入力多出力（ＭＩＭＯ：Ｍｕｌｔｉ Ｉｎｐｕｔ Ｍｕｌｔｉ Ｏｕｔｐｕｔ）方式では、複数の送信アンテナ及び複数の受信アンテナが送受信機に使用される。従って、ＭＩＭＯ方式では、図１に示されるように、ある１つの受信アンテナ２０８−ｘに関する伝搬路でのマルチパス干渉は、ある１つの送信アンテナ２０６−ｐとの間で生じるだけでなく、別の送信アンテナ２０６−ｑとの間でも生じる。従って、ＭＩＭＯ方式では、パスの候補数がアンテナ数に応じて多くなり、パスサーチの高精度化が特に要請される反面、上記のパスサーチの精度劣化に対する懸念も大きくなる。   On the other hand, in a multi-input multi-output (MIMO) system that improves communication capacity, a plurality of transmission antennas and a plurality of reception antennas are used for a transceiver. Therefore, in the MIMO scheme, as shown in FIG. 1, multipath interference in a propagation path related to a certain reception antenna 208-x not only occurs between a certain transmission antenna 206-p but also separately. This also occurs between the transmission antennas 206-q. Therefore, in the MIMO scheme, the number of path candidates increases in accordance with the number of antennas, and high accuracy of the path search is particularly required, but there is a greater concern about the deterioration in the accuracy of the path search.

本発明は、上記問題点の少なくとも１つに対処するためになされたものであり、その課題は、帯域制限フィルタに受信信号を通すことで発生するパスのサイドローブ成分を電力遅延プロファイルから除去し、パスを正しく検出するパスサーチャ及びパスサーチ方法を提供することである。   The present invention has been made to address at least one of the above-mentioned problems, and its problem is to remove from the power delay profile the sidelobe component of the path generated by passing the received signal through the band-limiting filter. To provide a path searcher and a path search method for correctly detecting a path.

一実施例によるパスサーチャは、
複数の送信アンテナから送信され複数の受信アンテナで受信された受信信号に基づいて、１つの送信アンテナ及び１つの受信アンテナの組み合わせ毎に、電力遅延プロファイルを生成する生成手段と、
生成された複数の電力遅延プロファイルを、１つの電力遅延プロファイルに合成する手段と
帯域制限フィルタの応答特性を利用して、合成された前記１つの電力遅延プロファイルにおけるパスのサイドローブ成分を求める手段と、
前記サイドローブ成分を前記１つの電力遅延プロファイルから除去し、修正された電力遅延プロファイルを作成するサイドローブ除去手段と、
修正された電力遅延プロファイルに基づいて、パスのタイミングを検出する手段と
を備える、パスサーチャである。

 The path searcher according to one embodiment is
Generating means for generating a power delay profile for each combination of one transmission antenna and one reception antenna based on reception signals transmitted from a plurality of transmission antennas and received by a plurality of reception antennas ;
Means for combining a plurality of generated power delay profiles into one power delay profile;
Means for obtaining a side lobe component of a path in the synthesized one power delay profile by utilizing a response characteristic of a band limiting filter;
Sidelobe removal means for removing the sidelobe component from the one power delay profile and creating a modified power delay profile;
Based on the modified power delay profile, and means for detecting a timing of a path, a path searcher.

本発明によれば、帯域制限フィルタに受信信号が通ることで発生するパスのサイドローブ成分を電力遅延プロファイルから除去することで、パスを正しく検出することが可能になる。   According to the present invention, it is possible to correctly detect a path by removing, from the power delay profile, a side lobe component of a path generated when a received signal passes through a band limiting filter.

本発明の一態様では、受信信号から電力遅延プロファイルが作成され、パスのサイドローブ成分が、帯域制限フィルタの応答特性から算出される。サイドローブ成分は電力遅延プロファイルから除去され、修正された電力遅延プロファイルに基づいて、パスのタイミングが検出される。これにより、雑音レベルを基に設定されるしきい値を上下するだけでは除去できない余分な成分を、電力遅延プロファイルから効果的に除去することができる。   In one aspect of the present invention, a power delay profile is created from the received signal, and a side lobe component of the path is calculated from the response characteristic of the band limiting filter. The sidelobe component is removed from the power delay profile and the path timing is detected based on the modified power delay profile. This makes it possible to effectively remove excess components that cannot be removed simply by raising or lowering the threshold set based on the noise level from the power delay profile.

複数の送信アンテナからの信号が複数の受信アンテナで受信される場合に、電力遅延プロファイルは、１つの送信アンテナ及び１つの受信アンテナの組み合わせ毎に（送信及び受信アンテナで区別される伝搬路毎に）作成されてもよい。   When signals from a plurality of transmission antennas are received by a plurality of reception antennas, the power delay profile is determined for each combination of one transmission antenna and one reception antenna (for each propagation path distinguished by the transmission and reception antennas). ) May be created.

複数の電力遅延プロファイルは、１つの電力遅延プロファイルに合成されてもよい。合成は、例えば平均化により行われてもよい。合成された電力遅延プロファイルからパスのサイドローブが算出されてもよい。平均化された電力遅延プロファイルに基づいて、サイドローブの検出及び除去を行う場合には、後段の信号検出に平均化された電力遅延プロファイルによるパスタイミング等が与えられるので、信号検出における演算量が比較的少なくて済む。これに対して、信号検出における高精度化を図る観点からは、そのような平均化を行わずに、伝搬路毎に作成された電力遅延プロファイルを個々に修正することが望ましい。   Multiple power delay profiles may be combined into one power delay profile. The synthesis may be performed by averaging, for example. The side lobe of the path may be calculated from the combined power delay profile. When sidelobe detection and removal is performed based on the averaged power delay profile, path timing and the like based on the averaged power delay profile are given to subsequent signal detection. Relatively little. On the other hand, from the viewpoint of achieving high accuracy in signal detection, it is desirable to individually correct the power delay profile created for each propagation path without performing such averaging.

以下、ＤＳ−ＣＤＭＡ方式を採用するＭＩＭＯ方式の無線通信システムを例にとって本発明の実施例が説明されるが、本発明は、そのような態様に限定されず、任意の無線通信システムにおけるパスサーチに使用されてもよい。   In the following, embodiments of the present invention will be described taking a MIMO wireless communication system adopting the DS-CDMA system as an example. May be used.

図２は、送信機２０２及び受信機２０４を含むＭＩＭＯ方式の通信システムの概要を示す。図示されるように、本実施例で使用されるＭＩＭＯ方式は、ＭＩＭＯ多重方式であり、複数の送信アンテナ２０６−１〜Ｎから別々の信号が、同時に同一の周波数で送信される。なお、実質的に同一内容の信号が各送信アンテナから同時に送信されるＭＩＭＯダイバーシチ方式に、本発明が適用されてもよい。これらの送信信号は複数の受信アンテナ２０８−１〜Ｎにて受信される。簡単のため、送信アンテナ数及び受信アンテナ数は共にＮ個とされているが、異なるアンテナ数でもよい。   FIG. 2 shows an overview of a MIMO communication system including a transmitter 202 and a receiver 204. As shown in the figure, the MIMO scheme used in this embodiment is a MIMO multiplexing scheme, and different signals are transmitted simultaneously from the plurality of transmission antennas 206-1 to 206-N at the same frequency. Note that the present invention may be applied to a MIMO diversity system in which signals having substantially the same contents are transmitted simultaneously from the respective transmission antennas. These transmission signals are received by a plurality of reception antennas 208-1 to 208 -N. For simplicity, the number of transmission antennas and the number of reception antennas are both N, but different numbers of antennas may be used.

図３は、受信機２０４の概念図を示す。各受信アンテナで受信された受信信号ｙ１〜ｙＮは、信号検出部３０２に入力される。また、受信信号ｙ１〜ｙＮは、パスサーチャ３０４にも入力される。パスサーチャ３０４は、送信機及び受信機の双方で既知のパイロット信号を含む受信信号に基づいてチャネルを推定し、電力遅延プロファイルを作成し、パスのタイミングやフェージング補償等に関する情報を信号検出部３０２に与える。信号検出部３０２は、受信信号及び推定されたパスのタイミング等に基づいて、複数の送信アンテナの各々から送信された信号を検出し、分離する。信号分離法として、例えば、最小二乗誤差法（ＭＭＳＥ）、最尤判定法（ＭＬＤ）、ＱＲ分解方式の最尤判定法（ＱＲＭ−ＭＬＤ）等の手法が使用されてもよい。分離された送信信号は、更なる復調処理のためにチャネルデコーダに与えられる。 FIG. 3 shows a conceptual diagram of the receiver 204. Reception signals y 1 to y N received by the respective reception antennas are input to the signal detection unit 302. The received signals y 1 to y N are also input to the path searcher 304. The path searcher 304 estimates a channel based on a received signal including a pilot signal known by both the transmitter and the receiver, creates a power delay profile, and transmits information on path timing, fading compensation, and the like to the signal detection unit 302. To give. The signal detection unit 302 detects and separates signals transmitted from each of the plurality of transmission antennas based on the received signal, the estimated path timing, and the like. As the signal separation method, for example, a method such as a least square error method (MMSE), a maximum likelihood determination method (MLD), or a QR decomposition method maximum likelihood determination method (QRM-MLD) may be used. The separated transmission signal is provided to a channel decoder for further demodulation processing.

図４は、本発明の一実施例によるパスサーチャの機能ブロック図を示す。パスサーチャは、電力遅延プロファイル生成部４０２と、電力遅延プロファイル平均化部４０４と、サイドローブ生成部４０６と、サイドローブ除去部４０７と、パスタイミング検出部４０８とを有する。   FIG. 4 shows a functional block diagram of a path searcher according to an embodiment of the present invention. The path searcher includes a power delay profile generation unit 402, a power delay profile averaging unit 404, a side lobe generation unit 406, a side lobe removal unit 407, and a path timing detection unit 408.

電力遅延プロファイル生成部４０２は、複数の受信アンテナで受信され、帯域制限処理済みの受信信号ｙ１〜ｙＮの各々に基づいて、複数の電力遅延プロファイルを作成する。より具体的には、電力遅延プロファイル生成部４０２は、１つの送信アンテナと１つの受信アンテナとの組み合わせ毎に、受信したパイロット信号に基づいてチャネル推定を行ない、受信信号に含まれるパスの電力レベル及びタイミングを調べ、電力遅延プロファイルに関する情報を出力する。従って、電力遅延プロファイル生成部４０２は、ＮＴＸ×ＮＲＸ個の電力遅延プロファイルを生成する。ここで、ＮＴＸは送信アンテナ数を表し、ＮＲＸは受信アンテナ数を表す。ＭＩＭＯ方式では、１つの受信アンテナで受信された信号には、ＮＴＸ個の送信アンテナからの信号が含まれている。送信アンテナ及び受信アンテナのＮＴＸ×ＮＲＸ個の組み合わせは、例えば送信アンテナ毎に異なるパイロット信号を利用することで区別できる。これらのパイロット信号は互いに直交する関係になるように選択されることが望ましい。 The power delay profile generation unit 402 generates a plurality of power delay profiles based on each of the reception signals y 1 to y N received by the plurality of reception antennas and subjected to the band limitation process. More specifically, the power delay profile generation unit 402 performs channel estimation based on the received pilot signal for each combination of one transmission antenna and one reception antenna, and the power level of the path included in the reception signal And the timing is checked and information on the power delay profile is output. Therefore, the power delay profile generation unit 402 generates N TX × N RX power delay profiles. Here, N TX represents the number of transmitting antennas, and N RX represents the number of receiving antennas. In the MIMO scheme, a signal received by one receiving antenna includes signals from N TX transmitting antennas. N TX × N RX combinations of the transmission antenna and the reception antenna can be distinguished by using, for example, a different pilot signal for each transmission antenna. These pilot signals are preferably selected to be orthogonal to each other.

電力遅延プロファイル平均化部４０４は、複数の受信アンテナの各々に対応する複数の電力遅延プロファイルを、各自のタイミングを合わせながら１つに合成する。この合成は、一般に、複数の電力遅延プロファイルを平均化することで行なわれる。平均化は、算術平均でもよいし、重み付け平均でもよい。   The power delay profile averaging unit 404 combines a plurality of power delay profiles corresponding to each of the plurality of receiving antennas into one while matching their respective timings. This combining is generally performed by averaging a plurality of power delay profiles. The averaging may be an arithmetic average or a weighted average.

図５は、合成後の電力遅延プロファイルを模式的に示す。図示の例では、雑音レベルを基に設定されるしきい値Ｅｔｈ以上の電力を有する９個のパス（下向き矢印で示される）の内、５０１〜５０６の６つは真のパスに対応するが、５１１〜５１３の３つは、真のパスのサイドローブ成分に相当し、実際のチャネルには存在しないかもしれない。このようなサイドローブ成分を真のパスであるとして誤って検出すると、後段の信号検出部における信号分離精度が劣化し、ひいては送信信号を良好に復元することが困難になる虞がある。比較的大きな電力を有するパスが、ロールオフフィルタ（帯域制限フィルタ）を通過することで、そのようなサイドローブ成分が生じる。 FIG. 5 schematically shows a combined power delay profile. In the illustrated example, the nine paths with more power threshold E th is set based on the noise level (indicated by the downward arrow), six 501-506 correspond to the true path However, three of 511 to 513 correspond to the side lobe components of the true path and may not exist in the actual channel. If such a sidelobe component is erroneously detected as a true path, the signal separation accuracy in the signal detection unit at the subsequent stage is degraded, and it may be difficult to restore the transmission signal satisfactorily. A path having relatively large power passes through a roll-off filter (band-limiting filter), so that such a sidelobe component is generated.

図４のサイドローブ生成部４０６は、電力遅延プロファイルに現われるサイドローブ成分を、ロールオフフィルタ（帯域制限フィルタ）のインパルス応答特性を利用して生成する。インパルス応答特性ｈＲＣ（ｔ）は、受信機にて既知であり、例えば図６に示されるような特性を有し、次式（１）で表現される： 4 generates a side lobe component appearing in the power delay profile by using an impulse response characteristic of a roll-off filter (band limiting filter). The impulse response characteristic h RC (t) is known at the receiver, has a characteristic as shown in FIG. 6, for example, and is expressed by the following equation (1):

Figure 0004627008
ここで、Ｔｃはチップ周期を表し、αはロールオフファクタを表す（図６の例では、α＝０．２２である。）。一般に、正負１チップ周期の範囲内（｜ｔ｜≦Ｔｃ）はメインローブと呼ばれ、真のパスに関連し、それ以外の範囲（｜ｔ｜＞Ｔｃ）はサイドローブに関連する。
Figure 0004627008
 Here, Tc represents a chip period, and α represents a roll-off factor (α = 0.22 in the example of FIG. 6). In general, the range of a positive / negative 1 chip period (| t | ≦ Tc) is called a main lobe, which is related to a true path, and the other range (| t |> Tc) is related to a side lobe.

例えば、図５に示される先頭パス５０１の電力レベル及びタイミングから、この先頭パス５０１に関するサイドローブの電力レベル及びそのタイミングが上記の数式（１）により求められる。次のパス５０２の電力レベル及びタイミングから、このパス５０２に関するサイドローブも求められる。以下同様にして、比較的電力の大きなパスを選択し（例えば、Ｙ個選択し）、選択されたパスに関するサイドローブ成分が求められる。サイドローブ成分は、理論上は無数に存在するが、用途に応じて必要な個数のサイドローブ成分（電力レベル及びタイミング）が求められる（例えば、メインローブの左右Ｚ個）。サイドローブ成分を算出する対象となるパスは、例えば、閾値を超える電力レベルを有するパスの中から電力の大きい順にパスを（例えばＹ個）選択することで、決定されてもよい。   For example, from the power level and timing of the head path 501 shown in FIG. 5, the power level and timing of the side lobes related to the head path 501 are obtained by the above equation (1). From the power level and timing of the next path 502, the side lobe for this path 502 is also determined. Similarly, a path with relatively large power is selected (for example, Y paths are selected), and a side lobe component related to the selected path is obtained. There are an infinite number of side lobe components in theory, but a required number of side lobe components (power level and timing) are required according to the application (for example, Z on the left and right of the main lobe). The path for which the sidelobe component is to be calculated may be determined by, for example, selecting paths (for example, Y) in descending order of power from among paths having power levels exceeding the threshold.

図４のサイドローブ除去部４０７は、電力遅延プロファイル平均化部４０４からの電力遅延プロファイルから、サイドローブ生成部４０６で求められたサイドローブ成分を除去する。これにより、例えば図５に示される不要なパス５１１，５１２，５１３が除去され、電力遅延プロファイルに６つの真のパス５０１，．．．，５０６のみが残るようになる。   The side lobe removal unit 407 in FIG. 4 removes the side lobe component obtained by the side lobe generation unit 406 from the power delay profile from the power delay profile averaging unit 404. Thereby, for example, unnecessary paths 511, 512, and 513 shown in FIG. 5 are removed, and six true paths 501,. . . , 506 only remains.

パスタイミング検出部４０８は、サイドローブ除去部４０７により修正された電力遅延プロファイルに基づいて、パスのタイミングを抽出する。図示の例では、パスの電力レベルと雑音レベルとを比較することで、６つのパス５０１〜５０６が選択される。このように、本実施例によるパスサーチャは、余分なパスが排除された電力遅延プロファイルに基づいてパスサーチを行なうので、パスサーチを正確に行なうことができる。   The path timing detection unit 408 extracts the path timing based on the power delay profile corrected by the side lobe removal unit 407. In the illustrated example, six paths 501 to 506 are selected by comparing the power level of the path and the noise level. As described above, the path searcher according to the present embodiment performs a path search based on the power delay profile from which an extra path is eliminated, so that the path search can be performed accurately.

図７は、本発明の一実施例によるパスサーチャの動作例を示すフローチャートである。このフローは電力遅延プロファイルの中から上位Ｙ個のパスを検出する様子を示す。フローはステップ７１から始まり、ステップ７２に進む。ステップ７２では、図４の電力遅延プロファイル生成部４０２にて、受信信号から電力遅延プロファイルが生成される。電力遅延プロファイルは、１つの送信アンテナと１つの受信アンテナとの組み合わせ毎に作成される。複数の電力遅延プロファイルは、算術平均、重み付け平均その他の何らかの方法により１つの電力遅延プロファイルに合成される。   FIG. 7 is a flowchart illustrating an operation example of the path searcher according to an embodiment of the present invention. This flow shows how the top Y paths are detected from the power delay profile. The flow begins at step 71 and proceeds to step 72. In step 72, the power delay profile generation unit 402 in FIG. 4 generates a power delay profile from the received signal. The power delay profile is created for each combination of one transmission antenna and one reception antenna. The plurality of power delay profiles are combined into one power delay profile by arithmetic average, weighted average, or some other method.

ステップ７３では、電力遅延プロファイルに含まれるパスのうち、Ｎ番目に電力の大きなパスを選択する。パラメータＮは１に初期設定されているものとする。   In step 73, the Nth largest path is selected from the paths included in the power delay profile. It is assumed that parameter N is initially set to 1.

ステップ７４では、選択されたパスのタイミング及び電力から、そのパスのサイドローブ成分が所定数個（Ｚ個）算出される。サイドローブ成分は、上記の数式（１）に示されるような帯域制限フィルタの応答特性に基づいて、図４のサイドローブ生成部４０６にて算出される。   In step 74, a predetermined number (Z) of side lobe components of the path are calculated from the timing and power of the selected path. The side lobe component is calculated by the side lobe generator 406 of FIG. 4 based on the response characteristic of the band limiting filter as shown in the above formula (1).

ステップ７５では、算出したＺ個のサイドローブ成分を、サイドローブ除去部４０７にて電力遅延プロファイルから除去する。これにより、Ｎ番目に大きなパスのメインローブ及びサイドローブのうち、サイドローブの成分が電力遅延プロファイルから除去される。そして、パラメータＮはインクリメントされる。   In step 75, the calculated Z side lobe components are removed from the power delay profile by the side lobe removal unit 407. As a result, of the main lobe and side lobe of the Nth largest path, the side lobe component is removed from the power delay profile. The parameter N is incremented.

ステップ７６では、Ｎが所定値Ｙ以下であるか否かが判定される。ＮがＹ以下ならば、フローはステップ７３に戻り、次に電力の大きなパスが選択され、以下同様な手順が反復される。一方、Ｎが所定値Ｙを上回ったならば、フローはステップ７７に進む。この時点での電力遅延プロファイルは、上位Ｙ個のパスのメインローブの成分と、それより小さなパスのメインローブ及びサイドローブの成分とを含み、上位Ｙ個のパスのサイドローブの成分を含まないように修正されている。   In step 76, it is determined whether N is a predetermined value Y or less. If N is less than or equal to Y, the flow returns to step 73, the next highest power path is selected, and so on. On the other hand, if N exceeds the predetermined value Y, the flow proceeds to step 77. The power delay profile at this point includes the main lobe component of the upper Y paths, the main lobe and side lobe components of the smaller path, and does not include the side lobe components of the upper Y paths. Has been fixed.

ステップ７７では、修正された電力遅延プロファイルに基づいて、上位Ｙ個及びそれ以外のパスの電力及びタイミングが確定し、フローはステップ７８に進み、終了する。   In step 77, based on the corrected power delay profile, the power and timing of the top Y and other paths are determined, and the flow proceeds to step 78 and ends.

図８は、本発明の実施例による手法と従来手法とを比較するシミュレーション結果を示す。シミュレーションにて使用された主な条件は以下のとおりである：
変調方式： ８ＰＳＫ
ターボ符号化率Ｒ： ３／４
最大ドップラ周波数ｆＤ： ２０Ｈｚ
データチャネルに対するパイロット電力比率： ３０％
最大フィンガ数： ６
シミュレーションでは、指数２ｄＢ減衰６パスの信号モデルが採用され、先頭パス以降６つのパスの電力レベルがそれぞれ２ｄＢずつ減衰することが想定されている。図中、横軸は、受信アンテナ当たりの、情報１ビット当たりの信号電力対雑音電力密度比（Ｅｂ／Ｎ０）の平均を表す。縦軸は、平均ブロックエラーレート（ＢＬＥＲ）を表す。●印はカンニングによる理想的な推定結果を示し、推定の限界値を示す。この理想曲線に近接する○、△、□印は本発明の実施例による推定結果を示す。図中右上の□、△、×、▽印は従来方式による推定結果を示す。 FIG. 8 shows a simulation result comparing the technique according to the embodiment of the present invention and the conventional technique. The main conditions used in the simulation are as follows:
Modulation method: 8PSK
Turbo coding rate R: 3/4
The maximum Doppler frequency f D: 20Hz
Pilot power ratio to data channel: 30%
Maximum number of fingers: 6
In the simulation, an exponential 2 dB attenuation 6-path signal model is adopted, and it is assumed that the power levels of 6 paths after the first path are attenuated by 2 dB each. In the figure, the horizontal axis represents the average of the signal power to noise power density ratio (Eb / N 0 ) per bit of information per receiving antenna. The vertical axis represents the average block error rate (BLER). ● indicates the ideal estimation result by cheating and indicates the limit value of the estimation. The ◯, Δ, and □ marks that are close to the ideal curve indicate the estimation results according to the embodiment of the present invention. In the upper right of the figure, □, Δ, ×, and ▽ marks indicate estimation results by the conventional method.

従来の４種の推定結果は、パスサーチの電力閾値（Ｅｔｈ）を４通りに変化させた場合に得られたものである。□印は、電力閾値が、ある平均電力値（ＰＡ）に等しく設定された場合の結果を示す（Ｅｔｈ＝ＰＡ）。△印は、電力閾値が、ある平均電力値（ＰＡ）の３倍に設定された場合の結果を示す（Ｅｔｈ＝３ＰＡ）。×印は、電力閾値が、ある平均電力値（ＰＡ）の５倍に設定された場合の結果を示す（Ｅｔｈ＝５ＰＡ）。▽印は、電力閾値が、ある平均電力値（ＰＡ）の７倍に設定された場合の結果を示す（Ｅｔｈ＝７ＰＡ）。ここで、ある平均電力値とは、電力の大きい順に２４個のパスを電力遅延プロファイルから除いた後のパスの平均電力である。電力閾値が小さい場合に推定結果が悪いのは、電力閾値を超えるパスとして選択したパスの中に、真のパス以外のパスが含まれていることに起因すると思われる。逆に、電力閾値が大きい場合も推定結果が悪いのは、選択されるべき真のパスが、電力閾値を下回って選択されなかったことに起因すると思われる。 The four types of conventional estimation results are obtained when the path search power threshold value (E th ) is changed in four ways. A square indicates a result when the power threshold is set equal to a certain average power value (P A ) (E th = P A ). The Δ mark indicates the result when the power threshold is set to 3 times a certain average power value (P A ) (E th = 3P A ). A cross indicates a result when the power threshold is set to 5 times a certain average power value (P A ) (E th = 5P A ). The ▽ mark indicates the result when the power threshold is set to 7 times the certain average power value (P A ) (E th = 7P A ). Here, a certain average power value is the average power of the path after removing 24 paths from the power delay profile in descending order of power. The reason why the estimation result is bad when the power threshold is small is thought to be that a path other than the true path is included in the paths selected as paths exceeding the power threshold. On the other hand, even if the power threshold is large, the estimation result is bad because the true path to be selected is not selected below the power threshold.

本発明の実施例による３種の推定結果は、除去するサイドローブ成分数（Ｙ）を変化させた場合に得られたものである。パスサーチの電力閾値は、上記のある平均電力値の２倍に設定されている（Ｅｔｈ＝２ＰＡ）。△印は、真のパスの左右１つのサイドローブ成分を電力プロファイルから除去した場合の結果を示す（Ｙ＝１）。□印は、真のパスの左右２つのサイドローブを電力プロファイルから除去した場合の結果を示す（Ｙ＝２）。○印は、真のパスの左右３つのサイドローブを電力プロファイルから除去した場合の結果を示す（Ｙ＝３）。何れの場合も、従来方式による推定結果とは大きく異なり、理想的な推定結果（●印）に非常に近接していることが分かる。 The three types of estimation results according to the embodiment of the present invention are obtained when the number of sidelobe components to be removed (Y) is changed. The power threshold value for the path search is set to twice the certain average power value (E th = 2P A ). The Δ mark indicates the result when the left and right side lobe components of the true path are removed from the power profile (Y = 1). A square indicates the result when the left and right side lobes of the true path are removed from the power profile (Y = 2). The circles indicate the results when the left and right side lobes of the true path are removed from the power profile (Y = 3). In any case, it can be seen that the estimation result is very close to the ideal estimation result (● mark), which is greatly different from the estimation result by the conventional method.

図９は、本発明の一実施例によるパスサーチャの機能ブロック図を示す。パスサーチャは、電力遅延プロファイル生成部４０２に加えて、サイドローブ生成部４０６−ｎ、サイドローブ除去部４０７−ｎ及びパスタイミング検出部４０８−ｎ（ｎ＝１，．．．，Ｎａｌｌ）に関するＮａｌｌ個の系統を有する。但し、Ｎａｌｌ＝ＮＴＸ×ＮＲＸであり、ＮＴＸは送信アンテナ数を表し、ＮＲＸは受信アンテナ数を表す。 FIG. 9 shows a functional block diagram of a path searcher according to an embodiment of the present invention. In addition to the power delay profile generation unit 402, the path searcher relates to a side lobe generation unit 406-n, a side lobe removal unit 407-n, and a path timing detection unit 408-n (n = 1,..., N all ). It has N all lines. However, N all = N TX × N RX , where N TX represents the number of transmission antennas and N RX represents the number of reception antennas.

電力遅延プロファイル生成部４０２は、１つの送信アンテナと１つの受信アンテナとの組み合わせ毎にチャネル推定を行ない、ＮＴＸ×ＮＲＸ個の電力遅延プロファイルを生成する。送信アンテナ及び受信アンテナのＮＴＸ×ＮＲＸ個の組み合わせは、例えば送信アンテナ毎に異なるパイロット信号を利用することで区別できる。各々の電力遅延プロファイルに関する情報は、各自の系統におけるサイドローブ生成部及びサイドローブ除去部に与えられる。Ｎａｌｌ個の系統の各々に含まれる要素は、同様な構成及び機能を有するので、第１の系統に含まれる要素がそれらを代表して説明される。 The power delay profile generation unit 402 performs channel estimation for each combination of one transmission antenna and one reception antenna, and generates N TX × N RX power delay profiles. N TX × N RX combinations of the transmission antenna and the reception antenna can be distinguished by using, for example, a different pilot signal for each transmission antenna. Information about each power delay profile is given to the side lobe generator and the side lobe remover in each system. Since the elements included in each of the N all systems have the same configuration and function, the elements included in the first system will be described on behalf of them.

サイドローブ生成部４０６−１は、電力遅延プロファイルに現われるサイドローブ成分を、ロールオフフィルタのインパルス応答特性（例えば、上記の数式（１）により表現される。）を利用して生成する。用途に応じて必要な個数のサイドローブ成分（電力レベル及びタイミング）が求められる。   The side lobe generation unit 406-1 generates a side lobe component appearing in the power delay profile using the impulse response characteristic of the roll-off filter (for example, expressed by the above formula (1)). A required number of side lobe components (power level and timing) are determined according to the application.

サイドローブ除去部４０７−１は、そこに入力された個々の電力遅延プロファイルから、サイドローブ生成部４０６−１で求められたサイドローブ成分を除去する。   The side lobe removal unit 407-1 removes the side lobe component obtained by the side lobe generation unit 406-1 from each power delay profile input thereto.

パスタイミング検出部４０８−１は、サイドローブ除去部４０７−１により修正された電力遅延プロファイルに基づいて、パスのタイミングを検出する。   The path timing detection unit 408-1 detects the path timing based on the power delay profile corrected by the side lobe removal unit 407-1.

本実施例では、Ｎａｌｌ個の電力遅延プロファイルは平均化されず、個々の電力遅延プロファイル毎に、サイドローブ成分の除去及びパスタイミングの検出が行われ、図３の検出結果が信号検出部に与えられる。信号検出部３０２は、送信及び受信アンテナ毎に異なる個々の伝搬路に関する正確なパスタイミングに基づいて、実施例１の場合よりも高精度に信号分離を行うことができる。 In the present embodiment, N all power delay profiles are not averaged, sidelobe component removal and path timing detection are performed for each power delay profile, and the detection result of FIG. Given. The signal detection unit 302 can perform signal separation with higher accuracy than in the case of the first embodiment, based on accurate path timing regarding individual propagation paths that are different for each transmission and reception antenna.

電力遅延プロファイルの概念図を示す。The conceptual diagram of a power delay profile is shown. ＭＩＭＯ方式の無線通信システムの概念図を示す。1 shows a conceptual diagram of a MIMO wireless communication system. ＭＩＭＯ方式の受信機の概念図を示す。The conceptual diagram of the receiver of a MIMO system is shown. 本発明の一実施例によるパスサーチャの機能ブロック図を示す。1 shows a functional block diagram of a path searcher according to one embodiment of the present invention. FIG. 電力遅延プロファイルを示す図である。It is a figure which shows a power delay profile. ロールオフフィルタのインパルス応答特性を示す図である。It is a figure which shows the impulse response characteristic of a roll-off filter. 本発明の一実施例によるパスサーチャの動作例を示すフローチャートである。It is a flowchart which shows the operation example of the path searcher by one Example of this invention. 本発明の実施例による手法と従来手法とを比較するシミュレーション結果を示す。The simulation result which compares the method by the Example of this invention with the conventional method is shown. 本発明の一実施例によるパスサーチャの機能ブロック図を示す。1 shows a functional block diagram of a path searcher according to one embodiment of the present invention. FIG.

符号の説明Explanation of symbols

２０２ 送信機； ２０４ 受信機； ２０６−１〜Ｎ 送信アンテナ； ２０８−１〜Ｎ 受信アンテナ；
３０２ 信号検出部； ３０４ パスサーチャ；
４０２ 電力遅延プロファイル生成部； ４０４ 電力遅延プロファイル平均化部； ４０６ サイドローブ生成部； ４０７ サイドローブ除去部； ４０８ パスタイミング検出部；
５０１〜５０６ 真のパス； ５１１〜５１３ 真のパスのサイドローブ成分 202 transmitter; 204 receiver; 206-1 to N transmitting antenna; 208-1 to N receiving antenna;
302 signal detection unit; 304 path searcher;
402 power delay profile generation unit; 404 power delay profile averaging unit; 406 side lobe generation unit; 407 side lobe removal unit; 408 path timing detection unit;
501 to 506 True path; 511 to 513 Side lobe component of true path

Claims (2)

複数の送信アンテナから送信され複数の受信アンテナで受信された受信信号に基づいて、１つの送信アンテナ及び１つの受信アンテナの組み合わせ毎に、電力遅延プロファイルを生成する生成手段と、
生成された複数の電力遅延プロファイルを、１つの電力遅延プロファイルに合成する手段と
帯域制限フィルタの応答特性を利用して、合成された前記１つの電力遅延プロファイルにおけるパスのサイドローブ成分を求める手段と、
前記サイドローブ成分を前記１つの電力遅延プロファイルから除去し、修正された電力遅延プロファイルを作成するサイドローブ除去手段と、
修正された電力遅延プロファイルに基づいて、パスのタイミングを検出する手段と
を備える、パスサーチャ。 Based on the received signals received by a plurality of receiving antennas transmitted from a plurality of transmitting antennas, for each combination of one transmitting antenna and one receiving antenna, and generating means for generating a power delay profile,
The generated multiple power delay profile was, by using one response means and band-limiting filter for combining the power delay profile, determine the side lobe component of the path in the mix made the one power delay profile has been Means,
Sidelobe removal means for removing the sidelobe component from the one power delay profile and creating a modified power delay profile;
Based on the modified power delay profile, and means for detecting the timing of the path, the path searcher. 複数の送信アンテナから送信され複数の受信アンテナで受信された受信信号に基づいて、１つの送信アンテナ及び１つの受信アンテナの組み合わせ毎に、電力遅延プロファイルを生成するステップと、
生成された複数の電力遅延プロファイルを、１つの電力遅延プロファイルに合成するステップと、
帯域制限フィルタの応答特性を利用して、合成された前記１つの電力遅延プロファイルにおけるパスのサイドローブ成分を求めるステップと、
前記サイドローブ成分を前記１つの電力遅延プロファイルから除去し、修正された電力遅延プロファイルを作成するステップと、
修正された電力遅延プロファイルに基づいて、パスのタイミングを検出するステップと
を有する、パスサーチ方法。 Generating a power delay profile for each combination of one transmission antenna and one reception antenna based on reception signals transmitted from a plurality of transmission antennas and received by a plurality of reception antennas ;
Combining the plurality of generated power delay profiles into one power delay profile;
By utilizing the response characteristics of the band limiting filter, and determined Mel Step side lobe component of the path in the synthesis said one power delay profile has been,
Removing the sidelobe component from the one power delay profile to create a modified power delay profile;
Based on the modified power delay profile, and a step of detecting a timing of a path, the path search method.
JP2005141926A 2004-05-13 2005-05-13 Path searcher and path search method Expired - Fee Related JP4627008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005141926A JP4627008B2 (en) 2004-05-13 2005-05-13 Path searcher and path search method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004144180 2004-05-13
JP2005141926A JP4627008B2 (en) 2004-05-13 2005-05-13 Path searcher and path search method

Publications (2)

Publication Number Publication Date
JP2005354677A JP2005354677A (en) 2005-12-22
JP4627008B2 true JP4627008B2 (en) 2011-02-09

Family

ID=35588696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141926A Expired - Fee Related JP4627008B2 (en) 2004-05-13 2005-05-13 Path searcher and path search method

Country Status (1)

Country Link
JP (1) JP4627008B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998487A4 (en) * 2006-02-22 2011-03-23 Nec Corp Transmission timing control system, method thereof, and base station and mobile station using the same
JP4925424B2 (en) * 2006-09-05 2012-04-25 日本放送協会 Delay profile measuring device
JP6632915B2 (en) 2016-03-11 2020-01-22 株式会社Ｎｔｔドコモ Estimation device
US11558085B2 (en) 2018-09-03 2023-01-17 Nec Corporation Transmission apparatus, transmission time fluctuation compensation method, and non-transitory computer readable medium storing transmission time fluctuation compensation program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162784A (en) * 1995-12-04 1997-06-20 Nec Corp Roll-off filter
JP2001217747A (en) * 2000-02-02 2001-08-10 Nec Corp Pattern generating circuit, circuit and method for detecting multi-path while using the same
JP2001352274A (en) * 2000-06-09 2001-12-21 Nec Corp Receiving path timing detector circuit in ds-cdma system
JP2004007353A (en) * 2002-04-05 2004-01-08 Mitsubishi Electric Corp Radio transmission instrument

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162784A (en) * 1995-12-04 1997-06-20 Nec Corp Roll-off filter
JP2001217747A (en) * 2000-02-02 2001-08-10 Nec Corp Pattern generating circuit, circuit and method for detecting multi-path while using the same
JP2001352274A (en) * 2000-06-09 2001-12-21 Nec Corp Receiving path timing detector circuit in ds-cdma system
JP2004007353A (en) * 2002-04-05 2004-01-08 Mitsubishi Electric Corp Radio transmission instrument

Also Published As

Publication number Publication date
JP2005354677A (en) 2005-12-22

Similar Documents

Publication Publication Date Title
EP1596506B1 (en) Path searcher and path searching method in a CDMA receiver
JP2570967B2 (en) CDMA receiver
US6614836B1 (en) Biased-corrected rake receiver for direct sequence spread spectrum waveform
US7376115B2 (en) Method for generation of training sequence in channel estimation
US7167529B2 (en) Method and device for radio signal reception
US7437135B2 (en) Joint channel equalizer interference canceller advanced receiver
JP5211060B2 (en) Method and apparatus for selecting a subset of modeled fault correlation terms for use in received signal processing
KR100975313B1 (en) Apparatus and method for dectctiong signal using multivariate polynomial in multiple input multiple output communication system
JP4627008B2 (en) Path searcher and path search method
JP2010507303A5 (en)
JPWO2008136079A1 (en) Equalizer control device and control method, and wireless terminal equipped with the control device
JP2005333639A (en) Linear receiver of time-hopped impulse radio system and method for recovering symbol of time-hopped impulse radio system
US20090252249A1 (en) Detecting method of multiple-input multiple-output system
EP2153540B1 (en) Reduced lattice demodulation method and apparatus
US7212591B2 (en) Methods and receivers that estimate multi-path delays by removing signal rays from a power-delay profile
US7277515B2 (en) Receiver for block code in near-minimum phase channel
KR100992432B1 (en) A combination detection method for wireless communication system with antennea array
US6956916B1 (en) Delayed decision feedback sequence estimation diversity receiver
JP2007129549A (en) Equalizer and equalizing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4627008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees