JP4626795B2 - Laminated structure for metal wiring and method for forming the same - Google Patents

Laminated structure for metal wiring and method for forming the same Download PDF

Info

Publication number
JP4626795B2
JP4626795B2 JP2002267268A JP2002267268A JP4626795B2 JP 4626795 B2 JP4626795 B2 JP 4626795B2 JP 2002267268 A JP2002267268 A JP 2002267268A JP 2002267268 A JP2002267268 A JP 2002267268A JP 4626795 B2 JP4626795 B2 JP 4626795B2
Authority
JP
Japan
Prior art keywords
copper layer
layer
copper
forming
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002267268A
Other languages
Japanese (ja)
Other versions
JP2004104032A (en
Inventor
原　　徹
昌輝 門
Original Assignee
株式会社 液晶先端技術開発センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 液晶先端技術開発センター filed Critical 株式会社 液晶先端技術開発センター
Priority to JP2002267268A priority Critical patent/JP4626795B2/en
Publication of JP2004104032A publication Critical patent/JP2004104032A/en
Application granted granted Critical
Publication of JP4626795B2 publication Critical patent/JP4626795B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、金属配線のための積層構造及びその形成方法に関し、さらに詳しくは、大規模集積回路装置（以下「ＬＳＩ」という。）、液晶表示装置（以下「ＬＣＤ」という。）等の配線用銅層の下地層として用いられる銅層を含む積層構造及びその形成方法に関する。
【０００２】
【従来の技術】
現在、ＬＳＩ、ＬＣＤ等に広く用いられている金属配線のための積層構造として、電解メッキ技術により形成された配線用銅層のための下地層と、素子又は回路の基板への銅の拡散を防止するためのＴａ又はＴａＮ等を含むバリア層とを含む積層構造がある。
【０００３】
このような積層構造を含む典型的な銅配線構造（例えば、特許文献１を参照。）について、図５を参照して説明する。
【０００４】
【特許文献１】
特開２００２−１０５６８７号公報（第３〜４頁、図８）
【０００５】
図５を参照するに、シリコン基板２８上に、ＳｉＯ２層３０と、バリア層３２と、銅層３４と、配線用銅層３６とが形成されている。
【０００６】
ＳｉＯ２層３０は絶縁層として用いられている。バリア層３２は、ＴａＮを含み、シリコン基板２８への銅の拡散を防止するために用いられている。銅層３４は、配線用銅層３６の下地層（以下「銅シード層」という。）をなす。配線用銅層３６は銅層３４上に電解メッキされている。ＳｉＯ２層３０の一部を除去して形成されたコンタクトホール３８は、シリコン基板２８と配線用銅層３６との電気的接続のためにある。
【０００７】
【発明が解決しようとする課題】
ところで、バリア層３２上に形成された銅層３４は内部応力を有する。この内部応力は、銅層３４の厚さの増大に伴って大きくなり、銅層３４の亀裂発生、付着力低下、剥離発生等の機械的損傷を誘発する。
【０００８】
このような内部応力を有する銅層３４上に形成された配線用銅層３６に、銅層３４の亀裂発生等により、亀裂発生、付着力低下、剥離発生等の機械的損傷が生じる。
【０００９】
また、銅層３４及び配線用銅層３６についての内部応力及び機械的損傷は、配線用銅層３６の電気的特性、特に、比抵抗を増加させる。
【００１０】
本発明の目的は、バリア層上に形成された銅層であって内部応力が緩和された銅層を含む、金属配線のための積層構造及びその形成方法を提供することにある。
【００１１】
【課題を解決する解決手段、作用及び効果】
本発明に係る、金属配線のための積層構造は、基板と、該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、該バリア層上に形成された、配線用銅層の下地層としての銅層であって銅を主成分とする銅層とを含み、前記バリア層はＷＳｉＮが０．１５〜０．２５の範囲内にある組成割合のＮを含む。
【００１２】
本発明によれば、バリア層の組成について、ＷＳｉＮが０．１５〜０．２５の範囲内にある組成割合のＮを含むものとした結果、バリア層上に形成された銅層の内部応力を比較的小さなものとすることができる。
【００１３】
これにより、バリア層上に直接形成された下地銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷を防止することができる。下地銅層上に形成された配線用銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷も、また、防止することができる。さらに、配線用銅層の電気的特性、特に、比抵抗の増加を防止することができる。
【００１４】
好ましくは、前記ＷＳｉＮは０．１５〜０．２５の範囲内にある組成割合のＮを含む。これにより、内部応力の緩和の効果をより増大させることができる。
【００１５】
本発明に係る方法に従って、前記積層構造を形成することができる。
【００１６】
金属配線のための積層構造の形成方法は、さらに、前記銅層の形成後、該銅層に凝集が生じるように前記銅層を加熱する熱処理ステップ、例えば前記銅層を２５０℃以上で加熱することを含むものとすることができる。これにより、内部応力をより一層緩和することができる。
【００１７】
金属配線のための積層構造の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第２の銅層形成ステップと、前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第２の熱処理ステップとを含むものとすることができる。また、前記第２の銅層形成ステップと前記第２の熱処理ステップとを繰り返してもよい。
【００１８】
前記第２の銅層形成ステップは、２０ｎｍ以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第２の熱処理ステップは、前記銅層を２５０℃以上で加熱することを含むものとすることができる。
【００１９】
前記銅層形成ステップは、前記銅層を無電解メッキ、または、化学的堆積法によって形成することを含むものとすることができる。
【００２０】
金属配線のための積層構造の形成方法は、さらに、前記銅層に配線用銅層を形成するステップを含むものとすることができる。
【００２１】
本発明に係る、金属配線のための他の積層構造は、基板と、該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、該バリア層上に形成された、配線用銅層の下地層としての、銅を主成分とする銅層であって凝集された領域を有する銅層とを含む。
【００２２】
本発明によれば、銅層中の凝集された領域は、銅層の内部応力を緩和する作用をなす。
【００２３】
このことから、凝集された領域を有する銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷を防止することができる。下地銅層上に形成された配線用銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷も、また、防止することができる。さらに、配線用銅層の電気的特性、特に、比抵抗の増加を防止することができる。
【００２４】
前記凝集領域は、前記銅層と前記バリア層との境界に沿って形成されていてもよいし、あるいは前記銅層のほぼ全部を占めていてもよい。
【００２５】
本発明に係る、金属配線のための積層構造の他の形成方法は、基板上に直接又は間接的に、該基板への銅の拡散を防止するためのバリア層を形成するバリア層形成ステップと、前記バリア層上に、配線用銅層の下地層としての銅層であって銅を主成分とする銅層を形成する銅層形成ステップと、前記銅層に凝集が生じるように前記銅層を加熱する熱処理ステップとを含む。
【００２６】
本発明によれば、銅層に凝集領域を生じさせることにより、内部応力の比較的小さい銅層を有する、金属配線のための積層構造を形成することができる。
【００２７】
前記熱処理ステップは、前記銅層と前記バリア層との境界に沿って凝集が生じるように、または、前記銅層のほぼ全部に凝集が生じるように前記銅層を加熱すること、例えば前記銅層を２５０℃以上で加熱することを含むものとすることができる。これにより、内部応力をより一層緩和することができる。
【００２８】
前記金属配線のための積層構造の他の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第２の銅層形成ステップと、前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第２の熱処理ステップとを含むものとすることができる。また、前記第２の銅層形成ステップと前記第２の熱処理ステップとを繰り返してもよい。
【００２９】
前記第２の銅層形成ステップは、２０ｎｍ以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第２の熱処理ステップは、前記銅層を２５０℃以上で加熱することを含むものとすることができる。
【００３０】
前記金属配線のための積層構造の他の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第２の銅層形成ステップを繰り返すことを含み、前記第２の銅層形成ステップは、化学的堆積法又は物理的堆積法によって銅層の一部を形成し、２５０℃以上で加熱した後、前記銅層の残りを形成することを含むものとすることができる。
【００３１】
前記銅層形成ステップは、前記銅層を無電解メッキ、または、化学的堆積法によって形成することを含むものとすることができる。
【００３２】
金属配線のための積層構造の形成方法は、さらに、前記銅層に配線用銅層を形成するステップを含むものとすることができる。
【００３３】
【発明の実施の形態】
図１を参照するに、金属配線のための積層構造は、基板１０と、バリア層１４と、銅を主成分とする銅層１６と、必要に応じて配置される絶縁層１２とを含む。
【００３４】
基板１０として、シリコン又は他の半導体を含む半導体基板、ガラスのような非半導体基材とこの上に直接又は間接的に形成されたシリコン又は他の半導体を含む半導体層とからなる複合基板を用いることができる。図示の例では、基板１０はシリコン基板からなる。
【００３５】
絶縁層１２として、酸化物を用いることができる。図示の例では、絶縁層１２は、二酸化ケイ素（以下「ＳｉＯ２」という。」）からなり、また、基板１０上に形成されている。絶縁層１２は、例えばトランジスタにおいては、ゲート絶縁層として用いられる。
【００３６】
バリア層１４は、Ｔａ、Ｓｉ及びＮを含む合金（以下「ＴａＳｉＮ」という。）及びＷ、Ｓｉ及びＮを含む合金（以下「ＷＳｉＮ」という。）の少なくとも一方を含む。図示の例では、バリア層１４はＴａＳｉＮからなり、また、その厚さ寸法は３０ｎｍである。
【００３７】
バリア層１４は、基板１０への銅の拡散を防止するために用いられ、銅層１６の直接の下層をなす。バリア層１４は、基板１０上に間接的に、図示の例では、絶縁層１２上に形成されている。バリア層１４は、図示の例に代えて、絶縁層１２を介在させることなく基板１０上に直接に形成してもよい。
【００３８】
銅層１６は、バリア層１４上に形成され、配線用銅層（図示せず）の下地層（以下「銅シード層」という。）をなす。図示の例では、銅層１６の厚さ寸法は２０ｎｍである。前記配線用銅線は、銅層１６上に形成され、外部電極（図示せず）との接続のために用いられる。
【００３９】
次に、前記金属配線のための積層構造における銅層１６の内部応力について説明する。
【００４０】
Ｘ線スペクトロスコピーを応用したＸ線回折法を用いて、ＴａＳｉＮ中のＳｉの組成割合（重量比）を異にするバリア層１４上の銅層１６の内部応力を調べた。図２に示すように、バリア層１４のＴａＳｉＮ中のＳｉの組成割合に対する、銅層１６の銅の（１１１）結晶面に関するＸ線回折スペクトルの角度を実測し、この実測角度と基準角度との差である角度シフト量Δ２θを求めた。
【００４１】
銅層１６における前記角度シフト量Δ２θと銅層１６の内部応力とは比例関係にあるので、角度シフト量Δ２θの変化を測定することにより、内部応力の変化を求めることができる。
【００４２】
図２に示すグラフにおいて、横軸は、バリア層１４のＴａＳｉＮ中のＳｉの組成割合を示し、縦軸は、銅層１６の銅の（１１１）結晶面に関するＸ線回折スペクトルの角度シフト量Δ２θを示す。
【００４３】
角度シフト量Δ２θは、ＡＳＴＭ（アメリカン・ソサイエティ・フォア・テスティング・マテリアルズ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ Ｍａｔｅｒｉａｌｓ））規格で定められている基準角度４３．２９５°を用いて、以下の式（１）により求めた。ただし、Ａ°は実測角度である。
【００４４】
【数１】

Figure 0004626795
【００４５】
図２に示すグラフにおいて、白丸印（○）を結んで得られた折線に着目するに、ＴａＳｉＮのＳｉの組成割合の増加に伴い、Δ２θが減少することが理解される。
【００４６】
さらに、詳しく説明する。比較対照のために、ＴａＳｉＮ中のＳｉの組成割合が０であるとき、すなわち、バリア層がＴａＮからなるとき（したがって、従来のバリア層であるとき）の銅層１６についてのΔ２θの値を測定した。得られたΔ２θの値は０．２５であった。これは、ＴａＮからなる従来のバリア層上の銅層の内部応力に対応した値を示す。すなわち、内部応力が大きいことを示す。
【００４７】
バリア層１４のＴａＳｉＮ中のＳｉの組成割合をほぼ０．０１としたときの銅層１６についてのΔ２θの値はほぼ０．１５であり、Ｓｉの組成割合を０としたときのΔ２θの値０．２５より減少している。したがって、銅層１６の内部応力が減少していることが理解される。
【００４８】
さらに、Ｓｉの組成割合を、ほぼ０．０４５、ほぼ０．０７、ほぼ０．０８としたときのΔ２θを測定した。得られたΔ２θの値は、それぞれ、ほぼ０．１３、ほぼ０．１１、ほぼ０．１１であった。これらのΔ２θの値は、Ｓｉの組成割合をほぼ０．０１としたときのΔ２θの値０．２５よりさらに減少している。したがって、銅層１６の内部応力がより一層減少していることが理解される。
【００４９】
このような内部応力の減少すなわち緩和は、バリア層１４のＴａＳｉＮ中のＳｉの組成割合をほぼ０．１としたときまで確認された。したがって、バリア層１４のＴａＳｉＮ中のＳｉの組成割合をほぼ０．０１〜ほぼ０．１としたとき、銅層１６の内部応力は、緩和される。
【００５０】
上記の例においては、バリア層１４はＴａＳｉＮからなるものとして説明したが、次に、バリア層１４がＷＳｉＮからなる場合について説明する。バリア層１４の厚さ寸法は前記のＴａＳｉＮからなるバリア層１４と同じく３０ｎｍであり、基板１０、絶縁層１２及び銅層１６は前記したと同じものを用いた。
【００５１】
この場合についても、バリア層１４のＷＳｉＮ中のＳｉの組成割合に対する、銅層１６の銅の（１１１）結晶面に関するＸ線回折スペクトルの角度を実測し、この実測角度と基準角度との差である角度シフト量Δ２θを求めることにより、銅層１６の内部応力の変化を調べた。
【００５２】
この結果、バリア層１４のＷＳｉＮ中のＳｉの組成割合をほぼ０．０３〜ほぼ０．２５としたとき、銅層１６の内部応力は、好ましいものに緩和されることが確認された。
【００５３】
また、ＷＳｉＮからなるバリア層１４については、バリア層１４のＷＳｉＮ中のＮの組成割合に対する、銅層１６の銅の（１１１）結晶面に関するＸ線回折スペクトルの角度を実測し、銅層１６の内部応力の変化を調べた。
【００５４】
この結果、バリア層１４のＷＳｉＮ中のＮの組成割合をほぼ０．１５〜ほぼ０．２５としたとき、銅層１６の内部応力は、好ましいものに緩和されることが確認された。
【００５５】
このように、ＴａＳｉＮ及びＷＳｉＮの少なくとも一方を含むバリア層１４上に形成された銅層１６の内部応力は緩和されている。このことは、また、銅層１６が銅の（１１１）結晶面に関して高い配向の特性を有することをも示す。
【００５６】
さらに、内部応力が緩和された銅層１６上に形成された配線用銅層（図示せず）も、また、内部応力が緩和されている。
【００５７】
前記配線用銅層の内部応力と配線用銅層の銅粒径とが逆比例の関係にあることから、内部応力が緩和された配線用銅層の銅粒径は、内部応力が緩和されていない配線用銅層の銅粒径と比べて大きい。さらに、配線用銅層の銅粒径と配線用銅層の比抵抗とが逆比例の関係にあることから、大きな銅粒径を有する銅配線層の比抵抗は、小さな銅粒径を有する銅配線層の比抵抗と比べて小さい。
【００５８】
したがって、内部応力が緩和された銅層１６上に形成された配線用銅層は、内部応力が緩和されていない銅層１６上に形成された配線用銅層と比べて小さな比抵抗を有し、配線用銅層の電気特性が向上する。
【００５９】
次に、図１を参照して説明した前記金属配線のための積層構造の形成方法について説明する。
【００６０】
まず、基板１０上に絶縁層１２を形成する。基板１０として例えばｐ型シリコン（１００）ウェハを用い、該シリコンウェハの一部を熱酸化させることにより、絶縁層１２としての酸化シリコン層（具体的には、ＳｉＯ２層）を形成する。
【００６１】
次に、絶縁層１２上に、ＴａＳｉＮからなるバリア層であって例えば３０ｎｍの厚さ寸法を有するバリア層１４と、２０ｎｍの厚さ寸法を有する銅層１６とを、この順に同一のスパッタリング室内で形成する。銅層１６は、銅ターゲット材を用い、スパッタリング法により形成し、バリア層１４は、ＴａとＳｉとを含む合金ターゲット材を用い、窒素雰囲気中で反応性スパッタリング法により形成することができる。
【００６２】
このようにして、金属配線のための積層構造を形成することができる。ＷＳｉＮからなるバリア層１４、ＴａＳｉＮ及びＷＳｉＮを含むバリア層１４を有する積層構造も、同様にして形成することができる。
【００６３】
好ましくは、銅層１６の形成後に銅層１６を加熱する（以下「アニールする」という。）。これにより、銅層１６の内部応力は、より一層緩和される。
【００６４】
図２を参照して、詳しく説明する。図２に示すグラフにおいて、黒丸印（●）を結んで得られた折線に着目するに、銅層１６の形成後に銅層１６を４００℃で加熱したときの、ＴａＳｉＮ中のＳｉの組成割合に対するΔ２θの値を示す。白丸印（○）を結んで得られた折線が示す、銅層１６を加熱しない場合と比べて、Δ２θの値が、ほぼ０．１だけ小さいことが理解される。すなわち、銅層１６の内部応力が、より一層緩和されていることが理解される。
【００６５】
銅層１６の内部応力の緩和のための加熱の効果を、加熱温度を種々に変えて調べた結果、銅層１６の形成後に銅層１６を２５０℃以上で加熱すればよいことがわかった。これによれば、銅層１６に凝集が生じる。この凝集により、銅層１６の内部応力が緩和される。
【００６６】
このような銅層１６を加熱することの効果をさらに利用することができる。例えば、バリア層１４上の加熱後の銅層１６上にさらに他の銅層を形成し（第２の銅層形成ステップ）、この銅層をこれに凝集が生じるように加熱（第２の熱処理ステップ）すれば、この銅層の内部応力が緩和される。このような第２の銅層形成ステップと第２の熱処理ステップとを繰り返せば、さらに、銅層の内部応力緩和が促進される。
【００６７】
また、前記第２の銅層形成ステップにおいては、２０ｎｍ以下の厚さ寸法を有する銅層を物理的堆積法によって形成し、前記第２の熱処理ステップにおいては、銅層を２５０℃以上で加熱すれば、銅層の内部応力緩和がより効果的に実現される。
【００６８】
バリア層１４上の銅層１６上にさらに他の銅層の一部を化学的堆積法又は物理的堆積法により形成すること及びこれを、２５０℃以上で加熱した後、この銅層の残りを形成することを繰り返せば、銅層の内部応力緩和に対する加熱効果がさらに発揮される。
【００６９】
Ｓｉの組成割合を０．０２〜０．１５の範囲としたＴａ及びＳｉを含む合金ターゲット材を用いて、窒素雰囲気中で反応性スパッタリング法によりバリア層１４を形成することができる。これによれば、０．０２〜０．１の範囲内にある組成割合のＳｉを含むＴａＳｉＮバリア層が形成される。
【００７０】
また、Ｓｉの組成割合を０．０５〜０．４の範囲としたＷ及びＳｉを含む合金ターゲット材を用いて、窒素雰囲気中で反応性スパッタリング法によりバリア層１４を形成することができる。これによれば、０．０３〜０．２５の範囲内にある組成割合のＳｉを含むＷＳｉＮバリア層が形成される。
【００７１】
銅層１６を、無電解メッキ又は化学的堆積法によって形成すれば、例えばコンタクトホール内でのバリア層上への銅層の被覆性が向上し、コンタクトホール内のバリア層上に銅層が均一な厚さ寸法で被覆される。
【００７２】
図３に、金属配線のための他の積層構造が示されている。この積層構造は、基板１８と、バリア層２２と、銅層２４とを含み、必要に応じて絶縁層２０を含む。
【００７３】
この積層構造は、銅層２４を除き、図１に示す積層構造と実質的に同一である。ただし、バリア層２２の成分は、前記した例の他、現在広く用いられている元素含む種々の元素、例えば、Ｔａ、Ｓｉ、Ｗ、Ｎを含むものとすることができる。図示の例では、バリア層２２はＴａＮからなり、また、厚さ寸法は３０ｎｍである。
【００７４】
銅層２４は、凝集領域２６を有する。凝集領域２６は、銅層２４内の他の領域に比べて少なくとも主成分の銅が凝集化された領域、すなわち、大きな体積密度を有する領域又は結晶粒界の少ない領域である。
【００７５】
次に、金属配線のための積層構造における銅層２４の内部応力について説明する。内部応力は、前記したと同様の手法により、すなわち、Ｘ線スペクトロスコピーを応用したＸ線回折法を用いて調べた。
【００７６】
上記の測定を、大きさの異なる凝集領域２６を有する銅層２４について行った。その結果によれば、凝集領域２６の増大に伴って、銅層２４についての角度シフト量Δ２θは減少する。したがって、凝集領域２６を有する銅層２４の内部応力が緩和され、より大きな凝集領域２６を有する銅層２４は、さらに緩和されることがわかった。
【００７７】
銅層２４は、銅層２４とバリア層２２との境界に沿って形成された凝集領域２６を有するとき、その内部応力は均一に緩和される。また、銅層２４は、銅層２４のほぼ全部を占める凝集領域２６を有するとき、より一層緩和される。
【００７８】
これらのことは、また、銅層２４が銅の（１１１）結晶面に関して高い配向の特性を有することをも示す。
【００７９】
さらに、内部応力が緩和された銅層２４上に形成された配線用銅層（図示せず）も、また、内部応力が緩和される。
【００８０】
次に、図３を参照して説明した前記金属配線のための積層構造の形成方法について説明する。
【００８１】
まず、基板１８上に絶縁層２０を形成する。基板１８として例えばｐ型シリコン（１００）ウェハを用い、該シリコンウェハの一部を熱酸化させることにより、絶縁層２０としての酸化シリコン層（具体的には、ＳｉＯ２層）を形成する。
【００８２】
次に、絶縁層１２上に、ＴａＳｉＮからなるバリア層であって例えば３０ｎｍの厚さ寸法を有するバリア層１４と、２０ｎｍの厚さ寸法を有する銅層１６とを、この順に同一のスパッタリング室内で形成する。銅層１６は、銅ターゲット材を用い、スパッタリング法により形成し、バリア層１４は、ＴａとＳｉとを含む合金ターゲット材を用い、窒素雰囲気中で反応性スパッタリング法により形成することができる。
【００８３】
次に、絶縁層２０上に、ＴａＮからなるバリア層であって例えば３０ｎｍの厚さ寸法を有するバリア層２２と、２０ｎｍの厚さ寸法を有する銅層２４とを、この順に同一のスパッタリング室内で形成する。銅層２４は、銅ターゲット材を用い、スパッタリング法により形成し、バリア層２２は、Ｔａを含む合金ターゲット材を用い、窒素雰囲気中で反応性スパッタリング法により形成することができる。銅層２４の形成後に銅層２４を４００℃で加熱する。
【００８４】
図４を参照する。図４に示すグラフにおいて、黒丸印（●）を結んで得られた折線に着目するに、銅層２４の形成後に銅層２４を種々の温度で加熱したときの、銅層２４の内部応力を示す。温度がゼロすなわち加熱しないときの銅層２４の内部応力と比べて、ほぼ２５０℃で銅層２４を加熱したとき、内部応力は減少している。加熱温度をほぼ３００℃、ほぼ４００℃とすることにより、銅層２４の内部応力はより一層緩和される。加熱温度をほぼ３００℃、ほぼ４００℃とするに従い、銅層２４の内部応力の減少の度合いは小さくなっている。
【００８５】
図４に示すグラフにおいて、黒四角印（■）を結んで得られた折線に着目するに、Ｔａからなるバリア層２２を用いた場合を示している。この場合においても、温度がゼロすなわち加熱しないときの銅層２４の内部応力と比べて、ほぼ４００℃で銅層２４を加熱したとき、内部応力は減少している。
【００８６】
前記凝集は、銅層２４の形成後に銅層２４を２５０℃以上で加熱することにより生じる。
【００８７】
このような銅層２４を凝集が生じるように加熱することの効果をさらに利用することができる。例えば、バリア層２２上の加熱後の銅層２４上にさらに他の銅層を形成し、この銅層を加熱すれば、この銅層の内部応力が緩和される。このような銅層形成及び加熱処理を繰り返せば、さらに、銅層の内部応力緩和が促進される。
【００８８】
また、２０ｎｍ以下の厚さ寸法を有する銅層を物理的堆積法によって形成し、銅層を２５０℃以上で加熱すれば、銅層の内部応力緩和が効果的に実現される。
【００８９】
バリア層２２上の加熱後の銅層２４上にさらに他の銅層の一部を形成し、２５０℃以上で加熱した後、この銅層の残りを形成することを繰り返せば、銅層の内部応力緩和に対する加熱効果がさらに発揮される。
【００９０】
銅層２４を、無電解メッキ又は化学的堆積法によって形成すれば、例えばコンタクトホール内でのバリア層上への銅層の被覆性が向上し、コンタクトホール内のバリア層上に銅層が均一な厚さ寸法で被覆される。
【図面の簡単な説明】
【図１】本発明に係る、金属配線のための積層構造の実施例を示す断面図。
【図２】図１に示す積層構造に係る銅層の角度シフト量を示すグラフ、及び本発明に係る、金属配線のための積層構造の形成方法に係るグラフ。
【図３】本発明に係る、金属配線のための積層構造の実施例を示す断面図。
【図４】本発明に係る、金属配線のための積層構造の形成方法に係るグラフ。
【図５】従来の配線構造を示す断面図。
【符号の説明】
１０、１８ 基板
１２、２０ 絶縁層
１４、２２ バリア層
１６、２４ 銅層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a laminated structure for metal wiring and a method for forming the same, and more specifically, for wiring of a large scale integrated circuit device (hereinafter referred to as “LSI”), a liquid crystal display device (hereinafter referred to as “LCD”) and the like. The present invention relates to a laminated structure including a copper layer used as a base layer of a copper layer and a method for forming the same.
[0002]
[Prior art]
Currently, as a laminated structure for metal wiring, which is widely used in LSI, LCD, etc., the base layer for wiring copper layer formed by electrolytic plating technology and the diffusion of copper to the substrate of the element or circuit There is a laminated structure including a barrier layer containing Ta or TaN for prevention.
[0003]
A typical copper wiring structure including such a laminated structure (see, for example, Patent Document 1) will be described with reference to FIG .
[0004]
[Patent Document 1]
JP 2002-105687 A (pages 3 to 4, FIG. 8)
[0005]
Referring to FIG. 5 , an SiO 2 layer 30, a barrier layer 32, a copper layer 34, and a wiring copper layer 36 are formed on a silicon substrate 28.
[0006]
The SiO 2 layer 30 is used as an insulating layer. The barrier layer 32 contains TaN and is used to prevent copper from diffusing into the silicon substrate 28. The copper layer 34 forms a base layer (hereinafter referred to as “copper seed layer”) of the wiring copper layer 36. The wiring copper layer 36 is electrolytically plated on the copper layer 34. The contact hole 38 formed by removing a part of the SiO 2 layer 30 is for electrical connection between the silicon substrate 28 and the wiring copper layer 36.
[0007]
[Problems to be solved by the invention]
By the way, the copper layer 34 formed on the barrier layer 32 has internal stress. This internal stress increases with an increase in the thickness of the copper layer 34, and induces mechanical damage such as cracking of the copper layer 34, reduction in adhesion, and peeling.
[0008]
The wiring copper layer 36 formed on the copper layer 34 having such internal stress causes mechanical damage such as generation of cracks, reduction in adhesion, and occurrence of peeling due to generation of cracks in the copper layer 34.
[0009]
Further, the internal stress and mechanical damage on the copper layer 34 and the wiring copper layer 36 increase the electrical characteristics of the wiring copper layer 36, particularly the specific resistance.
[0010]
An object of the present invention is to provide a laminated structure for a metal wiring including a copper layer formed on a barrier layer and having a reduced internal stress, and a method for forming the same.
[0011]
[Solution means, actions and effects for solving the problems]
A laminated structure for metal wiring according to the present invention includes a substrate, a barrier layer formed directly or indirectly on the substrate for preventing copper diffusion to the substrate, and the barrier layer. A copper layer as a base layer of the wiring copper layer, the copper layer containing copper as a main component, and the barrier layer has a W SiN in the range of 0.15 to 0.25. N of composition ratio is included.
[0012]
According to the present invention, as a result of the composition of the barrier layer , W SiN contains N having a composition ratio in the range of 0.15 to 0.25 . As a result, the internal stress of the copper layer formed on the barrier layer Can be made relatively small.
[0013]
As a result, mechanical damage such as generation of cracks, lowering of adhesive force, and occurrence of peeling of the underlying copper layer directly formed on the barrier layer can be prevented. Mechanical damage such as generation of cracks, lowering of adhesive force and occurrence of peeling of the wiring copper layer formed on the underlying copper layer can also be prevented. Furthermore, it is possible to prevent the electrical characteristics of the copper layer for wiring, in particular, the increase in specific resistance.
[0014]
Preferably, before Symbol WSiN 0. N of the composition ratio which exists in the range of 15-0.25 is included. Thereby, the effect of relaxation of internal stress can be further increased.
[0015]
According to the method of the present invention, the laminated structure can be formed.
[0016]
The method for forming a laminated structure for metal wiring further includes a heat treatment step of heating the copper layer so that the copper layer is aggregated after the copper layer is formed, for example, heating the copper layer at 250 ° C. or higher. Can be included. Thereby, internal stress can be relieved further.
[0017]
The method for forming a laminated structure for metal wiring further includes a second copper layer forming step of forming another copper layer mainly composed of copper on the copper layer, and after the formation of the other copper layer. and a second heat treatment step of heating the other copper layer to agglomerate the another copper layer occurs may be including ones. Further, the second copper layer forming step and the second heat treatment step may be repeated.
[0018]
The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. Can be included.
[0019]
The copper layer forming step may include forming the copper layer by electroless plating or chemical deposition.
[0020]
The method for forming a laminated structure for metal wiring may further include a step of forming a wiring copper layer on the copper layer.
[0021]
Another laminated structure for metal wiring according to the present invention includes a substrate, a barrier layer formed directly or indirectly on the substrate to prevent copper diffusion to the substrate, and the barrier And a copper layer mainly composed of copper and having an agglomerated region as a base layer of the wiring copper layer formed on the layer.
[0022]
According to the present invention, the agglomerated region in the copper layer acts to alleviate the internal stress of the copper layer.
[0023]
From this, it is possible to prevent mechanical damage such as generation of cracks, decrease in adhesion, and occurrence of peeling of the copper layer having an aggregated region. Mechanical damage such as generation of cracks, lowering of adhesive force and occurrence of peeling of the wiring copper layer formed on the underlying copper layer can also be prevented. Furthermore, it is possible to prevent the electrical characteristics of the copper layer for wiring, in particular, the increase in specific resistance.
[0024]
The agglomerated region may be formed along the boundary between the copper layer and the barrier layer, or may occupy almost the entire copper layer.
[0025]
Another method of forming a laminated structure for metal wiring according to the present invention includes a barrier layer forming step of forming a barrier layer for preventing copper diffusion to the substrate directly or indirectly on the substrate; A copper layer forming step of forming a copper layer as a base layer of a copper layer for wiring on the barrier layer, the copper layer being a main component of copper, and the copper layer so that the copper layer is aggregated And a heat treatment step of heating.
[0026]
According to the present invention, it is possible to form a laminated structure for a metal wiring having a copper layer having a relatively low internal stress by generating an agglomerated region in the copper layer.
[0027]
In the heat treatment step, the copper layer is heated so that aggregation occurs along a boundary between the copper layer and the barrier layer, or almost all of the copper layer is aggregated, for example, the copper layer. Can be heated at 250 ° C. or higher. Thereby, internal stress can be relieved further.
[0028]
In another method of forming the laminated structure for the metal wiring, a second copper layer forming step of forming another copper layer mainly composed of copper on the copper layer, and the other copper layer And a second heat treatment step of heating the other copper layer so as to cause aggregation in the other copper layer. Further, the second copper layer forming step and the second heat treatment step may be repeated.
[0029]
The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. Can be included.
[0030]
Another method of forming the laminated structure for the metal wiring further includes repeating a second copper layer forming step of forming another copper layer mainly composed of copper on the copper layer, The second copper layer forming step may include forming a part of the copper layer by a chemical deposition method or a physical deposition method, heating at 250 ° C. or higher, and then forming the remainder of the copper layer. it can.
[0031]
The copper layer forming step may include forming the copper layer by electroless plating or chemical deposition.
[0032]
The method for forming a laminated structure for metal wiring may further include a step of forming a wiring copper layer on the copper layer.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Referring to FIG. 1 , the laminated structure for metal wiring includes a substrate 10, a barrier layer 14, a copper layer 16 mainly composed of copper, and an insulating layer 12 arranged as necessary.
[0034]
As the substrate 10, a semiconductor substrate including silicon or another semiconductor, or a composite substrate including a non-semiconductor base material such as glass and a semiconductor layer including silicon or other semiconductor formed directly or indirectly thereon is used. be able to. In the illustrated example, the substrate 10 is made of a silicon substrate.
[0035]
An oxide can be used for the insulating layer 12. In the illustrated example, the insulating layer 12 is made of silicon dioxide (hereinafter referred to as “SiO 2 ”) and is formed on the substrate 10. The insulating layer 12 is used as a gate insulating layer in a transistor, for example.
[0036]
The barrier layer 14 includes at least one of an alloy containing Ta, Si and N (hereinafter referred to as “TaSiN”) and an alloy containing W, Si and N (hereinafter referred to as “WSiN”). In the illustrated example, the barrier layer 14 is made of TaSiN and has a thickness of 30 nm.
[0037]
The barrier layer 14 is used to prevent copper from diffusing into the substrate 10 and forms a direct lower layer of the copper layer 16. The barrier layer 14 is formed on the substrate 10 indirectly, in the illustrated example, on the insulating layer 12. The barrier layer 14 may be formed directly on the substrate 10 without the insulating layer 12 interposed, instead of the illustrated example.
[0038]
The copper layer 16 is formed on the barrier layer 14 and forms an underlayer (hereinafter referred to as “copper seed layer”) of a wiring copper layer (not shown). In the illustrated example, the thickness dimension of the copper layer 16 is 20 nm. The wiring copper wire is formed on the copper layer 16 and used for connection to an external electrode (not shown).
[0039]
Next, the internal stress of the copper layer 16 in the laminated structure for the metal wiring will be described.
[0040]
The internal stress of the copper layer 16 on the barrier layer 14 having different composition ratios (weight ratios) of Si in TaSiN was examined using an X-ray diffraction method applying X-ray spectroscopy. As shown in FIG. 2 , the angle of the X-ray diffraction spectrum for the (111) crystal plane of copper of the copper layer 16 with respect to the composition ratio of Si in TaSiN of the barrier layer 14 is measured, and the angle between the measured angle and the reference angle is measured. An angle shift amount Δ2θ which is a difference was obtained.
[0041]
Since the contact Keru the angle shift amount Deruta2shita and internal stress of the copper layer 16 on the copper layer 16 is proportional, by measuring the change in the angle shift amount Deruta2shita, it can be determined a change in the internal stress.
[0042]
In the graph shown in FIG. 2 , the horizontal axis indicates the composition ratio of Si in TaSiN of the barrier layer 14, and the vertical axis indicates the angle shift amount Δ2θ of the X-ray diffraction spectrum with respect to the copper (111) crystal plane of the copper layer 16. Indicates.
[0043]
The angle shift amount Δ2θ is expressed by the following formula (1) using a reference angle 43.295 ° defined in ASTM (American Society for Testing Materials) standard. Asked. However, A ° is an actually measured angle.
[0044]
[Expression 1]
Figure 0004626795
[0045]
In the graph shown in FIG. 2 , paying attention to the broken line obtained by connecting the white circles (◯), it is understood that Δ2θ decreases as the Si composition ratio of TaSiN increases.
[0046]
Furthermore, it demonstrates in detail. For comparison, the value of Δ2θ for the copper layer 16 is measured when the composition ratio of Si in TaSiN is 0, that is, when the barrier layer is made of TaN (thus, when it is a conventional barrier layer). did. The value of Δ2θ obtained was 0.25. This shows a value corresponding to the internal stress of the copper layer on the conventional barrier layer made of TaN. That is, the internal stress is large.
[0047]
When the composition ratio of Si in TaSiN of the barrier layer 14 is approximately 0.01, the value of Δ2θ for the copper layer 16 is approximately 0.15, and the value of Δ2θ when the composition ratio of Si is 0 Less than .25. Therefore, it is understood that the internal stress of the copper layer 16 is reduced.
[0048]
Furthermore, Δ2θ was measured when the composition ratio of Si was approximately 0.045, approximately 0.07, and approximately 0.08. The obtained Δ2θ values were approximately 0.13, approximately 0.11, and approximately 0.11, respectively. These Δ2θ values are further reduced from the Δ2θ value of 0.25 when the Si composition ratio is approximately 0.01. Therefore, it is understood that the internal stress of the copper layer 16 is further reduced.
[0049]
Such reduction or relaxation of the internal stress was confirmed until the composition ratio of Si in TaSiN of the barrier layer 14 was approximately 0.1. Therefore, when the composition ratio of Si in TaSiN of the barrier layer 14 is approximately 0.01 to approximately 0.1, the internal stress of the copper layer 16 is relaxed.
[0050]
In the above example, the barrier layer 14 is described as being made of TaSiN. Next, the case where the barrier layer 14 is made of WSiN will be described. The thickness dimension of the barrier layer 14 is 30 nm as in the case of the barrier layer 14 made of TaSiN, and the substrate 10, the insulating layer 12, and the copper layer 16 are the same as described above.
[0051]
Also in this case, the angle of the X-ray diffraction spectrum for the copper (111) crystal plane of the copper layer 16 with respect to the composition ratio of Si in the WSiN of the barrier layer 14 was measured, and the difference between this measured angle and the reference angle was A change in internal stress of the copper layer 16 was examined by obtaining a certain angle shift amount Δ2θ.
[0052]
As a result, it was confirmed that when the composition ratio of Si in WSiN of the barrier layer 14 is set to approximately 0.03 to approximately 0.25, the internal stress of the copper layer 16 is relaxed to a preferable value.
[0053]
For the barrier layer 14 made of WSiN, the angle of the X-ray diffraction spectrum with respect to the (111) crystal plane of the copper layer 16 with respect to the composition ratio of N in the WSiN of the barrier layer 14 was measured. The change of internal stress was investigated.
[0054]
As a result, when the composition ratio of N in WSiN of the barrier layer 14 was set to approximately 0.15 to approximately 0.25, it was confirmed that the internal stress of the copper layer 16 was relaxed to a preferable value.
[0055]
Thus, the internal stress of the copper layer 16 formed on the barrier layer 14 containing at least one of TaSiN and WSiN is relaxed. This also indicates that the copper layer 16 has high orientation characteristics with respect to the (111) crystal plane of copper.
[0056]
Furthermore, the wiring copper layer (not shown) formed on the copper layer 16 in which the internal stress is relaxed also has the internal stress relaxed.
[0057]
Since the internal stress of the wiring copper layer and the copper grain size of the wiring copper layer are in an inversely proportional relationship, the internal stress is relaxed in the copper grain size of the wiring copper layer in which the internal stress is relaxed. Larger than the copper grain size of the copper layer for wiring. Furthermore, since the copper grain size of the wiring copper layer and the specific resistance of the wiring copper layer are inversely proportional, the specific resistance of the copper wiring layer having a large copper grain size is a copper having a small copper grain size. Smaller than the specific resistance of the wiring layer.
[0058]
Therefore, the wiring copper layer formed on the copper layer 16 whose internal stress is relaxed has a smaller specific resistance than the wiring copper layer formed on the copper layer 16 whose internal stress is not relaxed. The electrical characteristics of the copper layer for wiring are improved.
[0059]
Next, a method for forming a laminated structure for the metal wiring described with reference to FIG. 1 will be described.
[0060]
First, the insulating layer 12 is formed on the substrate 10. For example, a p-type silicon (100) wafer is used as the substrate 10, and a part of the silicon wafer is thermally oxidized to form a silicon oxide layer (specifically, an SiO 2 layer) as the insulating layer 12.
[0061]
Next, a barrier layer made of TaSiN having a thickness of 30 nm, for example, and a copper layer 16 having a thickness of 20 nm are formed on the insulating layer 12 in this order in the same sputtering chamber. Form. The copper layer 16 can be formed by sputtering using a copper target material, and the barrier layer 14 can be formed by reactive sputtering in a nitrogen atmosphere using an alloy target material containing Ta and Si.
[0062]
In this way, a laminated structure for metal wiring can be formed. A laminated structure having the barrier layer 14 made of WSiN and the barrier layer 14 containing TaSiN and WSiN can be formed in the same manner.
[0063]
Preferably, after the copper layer 16 is formed, the copper layer 16 is heated (hereinafter referred to as “annealing”). Thereby, the internal stress of the copper layer 16 is further relaxed.
[0064]
This will be described in detail with reference to FIG . In the graph shown in FIG. 2 , paying attention to the broken line obtained by connecting the black circles (●), the copper layer 16 is heated at 400 ° C. after the copper layer 16 is formed, with respect to the composition ratio of Si in TaSiN. The value of Δ2θ is shown. It is understood that the value of Δ2θ is smaller by about 0.1 than the case where the copper layer 16 is not heated, as indicated by the broken line obtained by connecting the white circles (◯). That is, it is understood that the internal stress of the copper layer 16 is further relaxed.
[0065]
As a result of examining the effect of heating for relaxing the internal stress of the copper layer 16 by varying the heating temperature, it was found that the copper layer 16 may be heated at 250 ° C. or higher after the copper layer 16 is formed. According to this, aggregation occurs in the copper layer 16. Due to this aggregation, the internal stress of the copper layer 16 is relaxed.
[0066]
The effect of heating the copper layer 16 can be further utilized. For example, another copper layer is further formed on the heated copper layer 16 on the barrier layer 14 (second copper layer forming step), and this copper layer is heated so as to cause aggregation (second heat treatment). Step), the internal stress of the copper layer is relaxed. If the second copper layer forming step and the second heat treatment step are repeated, the internal stress relaxation of the copper layer is further promoted.
[0067]
In the second copper layer forming step, a copper layer having a thickness dimension of 20 nm or less is formed by physical deposition, and in the second heat treatment step, the copper layer is heated at 250 ° C. or higher. As a result, the internal stress relaxation of the copper layer is more effectively realized.
[0068]
A part of another copper layer is formed on the copper layer 16 on the barrier layer 14 by a chemical deposition method or a physical deposition method, and after this is heated at 250 ° C. or higher, the remainder of the copper layer is removed. If it repeats forming, the heating effect with respect to the internal stress relaxation of a copper layer will further be exhibited.
[0069]
The barrier layer 14 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing Ta and Si having a Si composition ratio in the range of 0.02 to 0.15. According to this, a TaSiN barrier layer containing Si having a composition ratio within the range of 0.02 to 0.1 is formed.
[0070]
Further, the barrier layer 14 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing W and Si having a Si composition ratio in the range of 0.05 to 0.4. According to this, a WSiN barrier layer containing Si having a composition ratio within the range of 0.03 to 0.25 is formed.
[0071]
If the copper layer 16 is formed by electroless plating or chemical deposition, for example, the coverage of the copper layer on the barrier layer in the contact hole is improved, and the copper layer is uniform on the barrier layer in the contact hole. With different thickness dimensions.
[0072]
FIG. 3 shows another laminated structure for metal wiring. This stacked structure includes a substrate 18, a barrier layer 22, and a copper layer 24, and includes an insulating layer 20 as necessary.
[0073]
This laminate structure, except for the copper layer 24, is substantially the same as the layered structure shown in FIG. However, the components of the barrier layer 22 may include various elements including elements currently widely used, such as Ta, Si, W, and N, in addition to the above-described examples. In the illustrated example, the barrier layer 22 is made of TaN and has a thickness dimension of 30 nm.
[0074]
The copper layer 24 has an agglomerated region 26. The agglomerated region 26 is a region in which at least the main component copper is agglomerated as compared with other regions in the copper layer 24, that is, a region having a large volume density or a region having few crystal grain boundaries.
[0075]
Next, the internal stress of the copper layer 24 in the laminated structure for metal wiring will be described. The internal stress was examined by the same method as described above, that is, using an X-ray diffraction method applying X-ray spectroscopy.
[0076]
Said measurement was performed about the copper layer 24 which has the aggregation area | region 26 from which a magnitude | size differs. According to the result, as the aggregation region 26 increases, the angle shift amount Δ2θ for the copper layer 24 decreases. Therefore, it was found that the internal stress of the copper layer 24 having the agglomerated region 26 is relaxed, and the copper layer 24 having the larger agglomerated region 26 is further relaxed.
[0077]
When the copper layer 24 has an agglomerated region 26 formed along the boundary between the copper layer 24 and the barrier layer 22, the internal stress is uniformly relieved. Also, the copper layer 24 is further relaxed when it has an agglomerated region 26 that occupies almost all of the copper layer 24.
[0078]
These also indicate that the copper layer 24 has high orientation properties with respect to the (111) crystal plane of copper.
[0079]
In addition, the copper layer wiring internal stress is formed on the copper layer 24 is relaxed (not shown), also the internal stress is relaxed.
[0080]
Next, a method for forming a laminated structure for the metal wiring described with reference to FIG. 3 will be described.
[0081]
First, the insulating layer 20 is formed on the substrate 18. For example, a p-type silicon (100) wafer is used as the substrate 18, and a part of the silicon wafer is thermally oxidized to form a silicon oxide layer (specifically, a SiO 2 layer) as the insulating layer 20.
[0082]
Next, a barrier layer made of TaSiN having a thickness of 30 nm, for example, and a copper layer 16 having a thickness of 20 nm are formed on the insulating layer 12 in this order in the same sputtering chamber. Form. The copper layer 16 can be formed by sputtering using a copper target material, and the barrier layer 14 can be formed by reactive sputtering in a nitrogen atmosphere using an alloy target material containing Ta and Si.
[0083]
Next, a barrier layer made of TaN and having a thickness of 30 nm, for example, and a copper layer 24 having a thickness of 20 nm on the insulating layer 20 in this order in the same sputtering chamber. Form. The copper layer 24 can be formed by a sputtering method using a copper target material, and the barrier layer 22 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing Ta. After the formation of the copper layer 24, the copper layer 24 is heated at 400 ° C.
[0084]
Please refer to FIG . In the graph shown in FIG. 4 , paying attention to the broken line obtained by connecting the black circles (●), the internal stress of the copper layer 24 when the copper layer 24 is heated at various temperatures after the copper layer 24 is formed is shown. Show. When the copper layer 24 is heated at approximately 250 ° C., the internal stress is reduced compared to the internal stress of the copper layer 24 when the temperature is zero, that is, when not heated. By setting the heating temperature to approximately 300 ° C. and approximately 400 ° C., the internal stress of the copper layer 24 is further relaxed. As the heating temperature is set to approximately 300 ° C. and approximately 400 ° C., the degree of decrease in internal stress of the copper layer 24 decreases.
[0085]
In the graph shown in FIG. 4 , focusing on the broken line obtained by connecting the black square marks (■), a case where the barrier layer 22 made of Ta is used is shown. Even in this case, the internal stress is reduced when the copper layer 24 is heated at approximately 400 ° C. as compared with the internal stress of the copper layer 24 when the temperature is zero, that is, when not heated.
[0086]
The aggregation is caused by heating the copper layer 24 at 250 ° C. or higher after the copper layer 24 is formed.
[0087]
The effect of heating the copper layer 24 so as to cause aggregation can be further utilized. For example, if another copper layer is further formed on the heated copper layer 24 on the barrier layer 22 and this copper layer is heated, the internal stress of this copper layer is relaxed. If such copper layer formation and heat treatment are repeated, the internal stress relaxation of the copper layer is further promoted.
[0088]
Moreover, if a copper layer having a thickness dimension of 20 nm or less is formed by a physical deposition method and the copper layer is heated at 250 ° C. or more, internal stress relaxation of the copper layer is effectively realized.
[0089]
If a part of another copper layer is further formed on the heated copper layer 24 on the barrier layer 22 and heated at 250 ° C. or higher, then the rest of the copper layer is repeatedly formed. The heating effect for stress relaxation is further exhibited.
[0090]
If the copper layer 24 is formed by electroless plating or chemical deposition, for example, the coverage of the copper layer on the barrier layer in the contact hole is improved, and the copper layer is uniformly formed on the barrier layer in the contact hole. With different thickness dimensions.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a laminated structure for metal wiring according to the present invention.
2 is a graph showing an angle shift amount of a copper layer according to the laminated structure shown in FIG . 1 , and a graph relating to a method for forming a laminated structure for metal wiring according to the present invention.
FIG. 3 is a cross-sectional view showing an embodiment of a laminated structure for metal wiring according to the present invention.
FIG. 4 is a graph relating to a method of forming a laminated structure for metal wiring according to the present invention.
FIG. 5 is a cross-sectional view showing a conventional wiring structure.
[Explanation of symbols]
10, 18 Substrate 12, 20 Insulating layer 14, 22 Barrier layer 16, 24 Copper layer

Claims (6)

基板と、
該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、
該バリア層上に直接形成された、配線用銅層の下地層としての銅層であって銅を主成分とする銅層とを含み、
前記バリア層はＷＳｉＮを含み、
前記ＷＳｉＮは、前記銅層の内部応力を緩和するために０．１５〜０．２５の範囲内にある組成割合のＮを含む、金属配線のための積層構造。A substrate,
A barrier layer formed directly or indirectly on the substrate for preventing copper diffusion into the substrate;
A copper layer that is formed directly on the barrier layer and is a copper layer as a base layer of the wiring copper layer, the main component of which is copper,
The barrier layer comprises W Si N ;
Before SL WSiN is 0 in order to relax the internal stress of the copper layer. A laminated structure for metal wiring containing N in a composition ratio in the range of 15 to 0.25. 基板上に直接又は間接的に、該基板への銅の拡散を防止するためのＷＳｉＮを含むバリア層を形成するバリア層形成ステップと、
前記バリア層上に、配線用銅層の下地層としての銅層であって銅を主成分とする銅層を直接形成する銅層形成ステップとを含み、
前記バリア層形成ステップは、前記ＷＳｉＮが０．１５〜０．２５の範囲内にある組成割合のＮを含むバリア層を形成することを含む、金属配線のための積層構造の形成方法。 Forming a barrier layer comprising WSiN to prevent copper diffusion into the substrate directly or indirectly on the substrate;
A copper layer forming step of directly forming on the barrier layer a copper layer as a base layer of a copper layer for wiring and having copper as a main component,
The barrier layer forming step, the WSiN comprises forming a barrier layer containing N composition ratio is within the range of 0.15 to 0.25, the method of forming the laminated structure for metal wiring. さらに、前記銅層の形成後、該銅層に凝集が生じるように前記銅層を加熱する熱処理ステップを含む、請求項２に記載の方法。  The method according to claim 2, further comprising a heat treatment step of heating the copper layer so that aggregation occurs in the copper layer after the formation of the copper layer. さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第２の銅層形成ステップ と、
前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第２の熱処理ステップとを含む、請求項２に記載の方法。A second copper layer forming step of forming another copper layer mainly composed of copper on the copper layer;
The method according to claim 2, further comprising: a second heat treatment step of heating the other copper layer so that aggregation occurs in the other copper layer after the formation of the other copper layer. 前記第２の銅層形成ステップは、２０ｎｍ以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第２の熱処理ステップは、前記銅層を２５０℃以上で加熱することを含む、請求項４に記載の方法。  The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. The method of claim 4 comprising: 前記銅層形成ステップは、前記銅層を無電解メッキによって形成することを含む、請求項２に記載の方法。  The method of claim 2, wherein the copper layer forming step includes forming the copper layer by electroless plating.
JP2002267268A 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same Expired - Fee Related JP4626795B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002267268A JP4626795B2 (en) 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002267268A JP4626795B2 (en) 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same

Publications (2)

Publication Number Publication Date
JP2004104032A JP2004104032A (en) 2004-04-02
JP4626795B2 true JP4626795B2 (en) 2011-02-09

Family

ID=32265848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002267268A Expired - Fee Related JP4626795B2 (en) 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same

Country Status (1)

Country Link
JP (1) JP4626795B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (en) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd Wiring layer, forming method thereof, and thin-film transistor
CN110066984B (en) * 2013-09-27 2021-06-08 应用材料公司 Method for realizing seamless cobalt gap filling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264538A (en) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd Formation of interconnection
JPH1079389A (en) * 1996-09-02 1998-03-24 Ulvac Japan Ltd Manufacture of copper wiring, copper wiring manufactured by manufacture thereof and cvd device
JPH10209159A (en) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd Method for forming metal wiring
JPH11284071A (en) * 1998-03-30 1999-10-15 Toshiba Corp Semiconductor device and manufacture thereof
JP2002231723A (en) * 2000-11-27 2002-08-16 Texas Instruments Inc Barrier layer for copper coating in manufacture of integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264538A (en) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd Formation of interconnection
JPH1079389A (en) * 1996-09-02 1998-03-24 Ulvac Japan Ltd Manufacture of copper wiring, copper wiring manufactured by manufacture thereof and cvd device
JPH10209159A (en) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd Method for forming metal wiring
JPH11284071A (en) * 1998-03-30 1999-10-15 Toshiba Corp Semiconductor device and manufacture thereof
JP2002231723A (en) * 2000-11-27 2002-08-16 Texas Instruments Inc Barrier layer for copper coating in manufacture of integrated circuit

Also Published As

Publication number Publication date
JP2004104032A (en) 2004-04-02

Similar Documents

Publication Publication Date Title
JP5413563B2 (en) Semiconductor device and manufacturing method thereof
JP4555540B2 (en) Semiconductor device
US8168532B2 (en) Method of manufacturing a multilayer interconnection structure in a semiconductor device
CN105374794B (en) Interconnection structure and forming method thereof
JP2005244178A (en) Manufacturing method of semiconductor device
JP2004039916A (en) Semiconductor device and its manufacturing method
JP2003273109A (en) Al WIRING FILM AND METHOD FOR MANUFACTURING THE SAME, AND LIQUID CRYSTAL DISPLAY EMPLOYING THE SAME
JP3847807B2 (en) Semiconductor device
de Felipe et al. Electrical stability and microstructural evolution in thin films of high conductivity copper alloys
JP2005033198A (en) Hillock-free aluminum layer and its forming method
JP4638140B2 (en) Method for forming copper wiring of semiconductor element
KR101096101B1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4626795B2 (en) Laminated structure for metal wiring and method for forming the same
JP2007227958A (en) Semiconductor device
JP3021996B2 (en) Aluminum wiring and method of forming the same
CN101645415A (en) Method for manufacturing metal connecting line
US11424201B2 (en) Method of forming an aluminum oxide layer, metal surface with aluminum oxide layer, and electronic device
JP2010177538A (en) Production process of semiconductor device
KR100973277B1 (en) Metal wiring of semiconductor device and method for forming the same
US10199315B2 (en) Post zero via layer keep out zone over through silicon via reducing BEOL pumping effects
US20100052171A1 (en) Cu wire in semiconductor device and production method thereof
TW201131656A (en) Method of forming cu wiring
KR100720511B1 (en) Metal line and method for forming the same
TWI490987B (en) Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same
JP3033376B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees