JP4619318B2 - Photoelectric conversion device - Google Patents
Photoelectric conversion device Download PDFInfo
- Publication number
- JP4619318B2 JP4619318B2 JP2006137823A JP2006137823A JP4619318B2 JP 4619318 B2 JP4619318 B2 JP 4619318B2 JP 2006137823 A JP2006137823 A JP 2006137823A JP 2006137823 A JP2006137823 A JP 2006137823A JP 4619318 B2 JP4619318 B2 JP 4619318B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- electrode
- light
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置及びその作製方法に関する。また、光電変換装置を用いた電子機器に関する。 The present invention relates to a photoelectric conversion device, and more particularly to a photoelectric conversion device including a thin film semiconductor element and a manufacturing method thereof. In addition, the present invention relates to an electronic device using a photoelectric conversion device.
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用いられている。 Many photoelectric conversion devices generally used for electromagnetic wave detection are known. For example, devices having sensitivity from ultraviolet rays to infrared rays are collectively called optical sensors. Among them, those having sensitivity in the visible light region with a wavelength of 400 nm to 700 nm are particularly called visible light sensors, and are used in many devices that require illuminance adjustment and on / off control according to the human living environment. .
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている。 Particularly in a display device, the brightness around the display device is detected and the display luminance is adjusted. This is because it is possible to reduce wasteful power by detecting ambient brightness and obtaining appropriate display brightness. For example, such an optical sensor for brightness adjustment is used in a mobile phone or a personal computer.
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。 Further, not only the brightness of the surroundings but also the brightness of the backlight of a display device, particularly a liquid crystal display device, is detected by an optical sensor to adjust the brightness of the display screen.
このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダイオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路としては、例えばカレントミラー回路が用いられる（例えば特許文献１参照）。
従来の光センサでは、微弱光の検出は行うことが可能であったが、微弱光から強光までを検出しようとすると、出力電流の範囲が広くなり、１階調に用いる電圧が小さくなってしまうという問題があった。 With conventional optical sensors, it was possible to detect faint light, but when trying to detect faint light to strong light, the range of output current was widened and the voltage used for one gradation was reduced. There was a problem that.
本発明の光電変換装置は、光電変換層を有するフォトダイオードと、ＴＦＴのカレントミラー回路、バイアス切り替え手段を有する。本発明の光電変換装置では、ＴＦＴのカレントミラー回路は光が当たるようになっており、順方向のバイアス時に第２の光センサとして機能する。なおバイアス切り替え手段は回路によって構成すればよい。 The photoelectric conversion device of the present invention includes a photodiode having a photoelectric conversion layer, a TFT current mirror circuit, and bias switching means. In the photoelectric conversion device of the present invention, the current mirror circuit of the TFT is exposed to light, and functions as a second photosensor during forward bias. The bias switching means may be constituted by a circuit.
本発明により、微弱光はフォトダイオードにより検知し、ある一定以上の照度を持つ光はＴＦＴにより検知することが可能となる。これにより出力電流を一度下げることができ、出力電流の絶対値の範囲を狭くし、１階調における電圧の値を大きくすることができる。 According to the present invention, weak light can be detected by a photodiode, and light having a certain level of illuminance can be detected by a TFT. As a result, the output current can be lowered once, the range of the absolute value of the output current can be narrowed, and the voltage value in one gradation can be increased.
本発明は、光電変換層を有するフォトダイオードと、薄膜トランジスタを含む増幅回路と、バイアス切り替え手段とを有し、前記バイアス切り替え手段は、入射する光の強度が所定の強度において前記フォトダイオード及び増幅回路に接続されているバイアスを切り替えることにより、前記所定の強度以下の光は前記フォトダイオードで検知し、前記所定の強度以上の光は前記増幅回路の薄膜トランジスタで検知することを特徴とする光電変換装置に関するものである。 The present invention includes a photodiode having a photoelectric conversion layer, an amplifier circuit including a thin film transistor, and a bias switching unit, and the bias switching unit includes the photodiode and the amplifier circuit at a predetermined intensity of incident light. The photoelectric conversion device is characterized in that the light having a predetermined intensity or less is detected by the photodiode and the light having the predetermined intensity or more is detected by a thin film transistor of the amplifier circuit by switching a bias connected to It is about.
本発明は、光電変換層を有するフォトダイオードと、薄膜トランジスタを含む増幅回路と、バイアス切り替え手段と、を有する光電変換装置において、入射する光の強度が所定の強度において前記フォトダイオード及び増幅回路に接続されているバイアスを、前記バイアス切り替え手段により切り替えることにより、前記所定の強度以下の光は前記フォトダイオードで検知し、前記所定の強度以上の光は前記増幅回路の薄膜トランジスタで検知することを特徴とする光電変換装置の駆動方法に関するものである。 The present invention relates to a photoelectric conversion device having a photodiode having a photoelectric conversion layer, an amplifier circuit including a thin film transistor, and a bias switching unit, and is connected to the photodiode and the amplifier circuit at a predetermined intensity of incident light. The bias is switched by the bias switching means, so that the light below the predetermined intensity is detected by the photodiode, and the light above the predetermined intensity is detected by the thin film transistor of the amplifier circuit. The present invention relates to a method for driving a photoelectric conversion device.
本発明において、前記光電変換層は、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を有するものである。 In the present invention, the photoelectric conversion layer has a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer.
本発明において、前記薄膜トランジスタは、ソース領域又はドレイン領域、チャネル形成領域、ゲート絶縁膜及びゲート電極を有するものである。 In the present invention, the thin film transistor includes a source region or a drain region, a channel formation region, a gate insulating film, and a gate electrode.
本発明において、前記フォトダイオード及び前記増幅回路は、透光性基板上に形成されている。 In the present invention, the photodiode and the amplifier circuit are formed on a translucent substrate.
本発明において、前記フォトダイオードで検知する入射光と、前記薄膜トランジスタで検知する入射光の方向は同一方向である。 In the present invention, the incident light detected by the photodiode and the incident light detected by the thin film transistor are in the same direction.
本発明において、前記薄膜トランジスタは、トップゲート型薄膜トランジスタである。 In the present invention, the thin film transistor is a top-gate thin film transistor.
本発明において、前記フォトダイオードで検知する入射光と、前記薄膜トランジスタで検知する入射光の方向は、基板を中心に逆方向である。 In the present invention, the incident light detected by the photodiode and the incident light detected by the thin film transistor are in opposite directions around the substrate.
本発明において、記薄膜トランジスタは、ボトムゲート型薄膜トランジスタである。 In the present invention, the thin film transistor is a bottom-gate thin film transistor.
本発明により、微弱光をフォトダイオードで検出し、強光をＴＦＴを用いて検出することにより、広い範囲の光強度にわたって検出することが可能となる。 According to the present invention, weak light can be detected with a photodiode, and strong light can be detected with a TFT, so that it can be detected over a wide range of light intensities.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
本実施の形態を、図１（Ａ）〜図１（Ｂ）、図２、図３、図４（Ａ）〜図４（Ｂ）、図２１を用いて説明する。 This embodiment mode will be described with reference to FIGS. 1A to 1B, FIGS. 2, 3, 4 </ b> A to 4 </ b> B, and 21.
図１（Ａ）〜図１（Ｂ）に示すように、本願の光電変換装置は、フォトＩＣ１０１、電源切り替え手段１０２、電源１０３、出力端子Ｖ０及び接続抵抗ＲＬを有し、フォトＩＣ（光集積回路）１０１は光電変換素子１１５（第１の光センサー）とＴＦＴ（第２の光センサー）で構成される薄膜集積回路を有する。薄膜集積回路は、ｎチャネル型薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））１１２及び１１３によるカレントミラー回路１１４で構成されている。また光電変換素子１１５とカレントミラー回路１１４は端子電極１２１及び１２２と接続されており、光電流はこれら端子電極１２１及び１２２を介して取り出される（図１（Ｂ））。
As shown in FIGS. 1A to 1B, the photoelectric conversion device of the present application includes a
カレントミラー回路１１４は、入射する光の強度が小さいときは光電変換素子１１５の出力値を増幅する働きをする。また入射する光の強度が大きいときには、ｎチャネル型ＴＦＴ１１２及び１１３が光電流発生源となり、発生した光電流は端子電極１２１及び１２２を介して取り出される。
The
図１（Ｂ）では２個のＴＦＴを図示しているが、実際に例えば出力値を１００倍とするためにｎチャネル型ＴＦＴ１１２を１個及びｎチャネル型ＴＦＴ１１３を１００個にすればよい。（図２参照）。なお図２において図１（Ａ）〜図１（Ｂ）と同じものは同じ符号で示している。図２において、ｎチャネル型ＴＦＴ１１３は１００個のｎチャネル型ＴＦＴ１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ…から構成されている。これにより光電変換素子１１５で発生した光電流が１００倍に増幅されて出力される。
Although two TFTs are shown in FIG. 1B, in practice, for example, one n-
また、図１（Ｂ）はカレントミラー回路１１４をｎチャネル型ＴＦＴを用いた等価回路図であるが、ｎチャネル型ＴＦＴに代えてｐチャネル型ＴＦＴのみを用いてもよい。
FIG. 1B is an equivalent circuit diagram in which an n-channel TFT is used for the
なお増幅回路をｐチャネル型ＴＦＴで形成する場合は図３に示す等価回路となる。図３において、端子電極２２１及び２２２はそれぞれ図１（Ｂ）の端子電極１２１と１２２に対応しており、それぞれ図３に示すように光電変換素子２０５、ｐチャネル型ＴＦＴ２０１及び２０２を接続すればよい。
Note that when the amplifier circuit is formed of a p-channel TFT, an equivalent circuit shown in FIG. 3 is obtained. In FIG. 3,
図１（Ｂ）のフォトＩＣ１０１の断面図を図４（Ａ）〜図４（Ｂ）に示す。
4A to 4B are cross-sectional views of the
図４（Ａ）において、３１０は基板、３１２は下地絶縁膜、３１３はゲート絶縁膜である。受光する光は基板３１０、下地絶縁膜３１２、およびゲート絶縁膜３１３を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。
In FIG. 4A, 310 is a substrate, 312 is a base insulating film, and 313 is a gate insulating film. Since the light to be received passes through the
光電変換素子は、配線３１９と、保護電極３１８と、光電変換層１１１であるｐ型半導体層１１１ｐ、ｎ型半導体層１１１ｎ、ｐ型半導体層１１１ｐとｎ型半導体層１１１ｎの間に挟まれた真性（ｉ型）半導体層１１１ｉ、及び端子電極１２１を有する。
The photoelectric conversion element includes a
ｐ型半導体層１１１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
The p-
なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化するために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。 Note that a semi-amorphous semiconductor film is a film including a semiconductor having an intermediate structure between an amorphous semiconductor and a semiconductor having a crystal structure (including single crystal and polycrystal). This semi-amorphous semiconductor film is a semiconductor film having a third state that is stable in terms of free energy, and is a crystalline film having short-range order and lattice distortion, and has a grain size of 0.5 to 20 nm. And can be dispersed in the non-single-crystal semiconductor film. The semi-amorphous semiconductor film has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed in X-ray diffraction. The Further, in order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. In this specification, for convenience, such a semiconductor film is referred to as a semi-amorphous semiconductor (SAS) film. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a good semi-amorphous semiconductor film can be obtained. Note that a microcrystalline semiconductor film is also included in the semi-amorphous semiconductor film.
またＳＡＳ膜はシリコンを含む気体をグロー放電分解することにより得ることができる。代表的なシリコンを含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、このシリコンを含む気体を希釈して用いることで、ＳＡＳ膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲でシリコンを含む気体を希釈することが好ましい。またさらに、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。 The SAS film can be obtained by glow discharge decomposition of a gas containing silicon. A typical gas containing silicon is SiH 4 , and Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can also be used. In addition, it is easy to form a SAS film by diluting the gas containing silicon with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. Can be. It is preferable to dilute the gas containing silicon in a range of a dilution rate of 2 to 1000 times. Furthermore, a gas containing silicon, a carbide gas such as CH 4 or C 2 H 6 , a germanium gas such as GeH 4 or GeF 4 , F 2, or the like is mixed, so that the energy bandwidth is 1.5-2. It may be adjusted to .4 eV, or 0.9 to 1.1 eV.
ｐ型半導体層１１１ｐを形成したら、さらに導電型を付与する不純物を含まない半導体層（真性半導体層又はｉ型半導体層と呼ぶ）１１１ｉ及びｎ型半導体層１１１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体膜１１１ｎを有する光電変換層１１１が形成される。
After the p-
なお本明細書においては、ｉ型半導体層とは、半導体層に含まれるｐ型もしくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が５×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１０００倍以上である半導体層を指す。またｉ型半導体層には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加されていてもよい。 Note that in this specification, an i-type semiconductor layer has a concentration of p-type or n-type impurities contained in the semiconductor layer of 1 × 10 20 cm −3 or less, and oxygen and nitrogen of 5 × 10 19. A semiconductor layer having a concentration of cm −3 or less and having a photoconductivity of 1000 times or more with respect to dark conductivity. Further, 10 to 1000 ppm of boron (B) may be added to the i-type semiconductor layer.
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１１１ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
As the i-
またｐ型半導体層１１１ｐ、真性半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
Further, as the p-
また、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極又はドレイン電極３４１、及びＴＦＴ１１２のソース電極又はドレイン電極３４２は、高融点金属膜と低抵抗金属膜（アルミニウム合金または純アルミニウムなど）との積層構造となっている。ここでは、配線３１９は、チタン膜（Ｔｉ膜）とアルミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とする。
Further, the
さらに配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極又はドレイン電極３４１、及びＴＦＴ１１２のソース電極又はドレイン電極３４２を覆うように、それぞれ保護電極３１８、３４５、３４８、３４６及び３４７が形成されている。
Further,
光電変換層１１１をエッチングする際に、配線３１９は、覆っている保護電極３１８によって保護される。保護電極３１８の材料は、光電変換層１１１をエッチングするガス（またはエッチャント）に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極３１８の材料は、光電変換層１１１と反応して合金とならない導電材料であることが好ましい。なおその他の保護電極３４５、３４８、３４６及び３４７も保護電極３１８と同様の材料及び作製工程により形成される。
When the
また、配線３１９、接続電極３２０、端子電極３５１上に保護電極３１８、３４５、３４８、３４６及び３４７を設けない構造にしてもよい。このような構造の可視光検知部を図４（Ｂ）に示す。図４（Ｂ）において、配線４０４、接続電極４０５、端子電極４０１、ＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３は単層の導電膜により形成されており、このような導電膜として、チタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線４０４、接続電極４０５、端子電極４０１、ＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。
Alternatively, the
また図４（Ａ）及び図４（Ｂ）においては、ｎチャネル型ＴＦＴ１１２及び１１３は１つのチャネル形成領域を含む構造（本明細書では「シングルゲート構造」という）のトップゲート型ＴＦＴの例を示しているが、チャネル形成領域が複数ある構造にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、ｎチャネル型ＴＦＴ１１２及び１１３に低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ（ＬＤＤ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ｎチャネル型ＴＦＴ１１２及び１１３を、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」と呼ぶ）としてもよい。
4A and 4B, n-
ＧＯＬＤ構造を用いた場合、ＬＤＤ領域をゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなＧＯＬＤ構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。 When the GOLD structure is used, the electric field in the vicinity of the drain region is further relaxed and the deterioration due to hot carrier injection is prevented, compared with the case where the LDD region is not formed overlapping the gate electrode. By adopting such a GOLD structure, the electric field strength in the vicinity of the drain region is relaxed and hot carrier injection is prevented, which is effective in preventing a deterioration phenomenon.
またカレントミラー回路１１４を構成するＴＦＴ１１２及び１１３は、トップゲート型ＴＦＴだけでなく、ボトムゲート型ＴＦＴ、例えば逆スタガ型ＴＦＴでもよい。この場合、受光する光を妨げないよう、ゲート電極が光透過性を持つことが望ましい。
The
また、配線３１４は配線３１９に接続する配線であって増幅回路のＴＦＴ１１３のチャネル形成領域上方にも延在してゲート電極にもなっている。
Further, the
また、配線３１５はｎ型半導体層１１１ｎに接続する配線であってＴＦＴ１１２のドレイン配線（ドレイン電極とも呼ぶ）またはソース配線（ソース電極とも呼ぶ）と接続している。また、３１６及び３１７は絶縁膜、３２０は接続電極である。受光する光は絶縁膜３１６及び３１７を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。なお、絶縁膜３１７は、ＣＶＤ法により形成される酸化珪素膜（ＳｉＯｘ）膜を用いることが好ましい。絶縁膜３１７をＣＶＤ法で形成する酸化珪素膜とすると固着強度が向上する。
The
また、端子電極３５０は、配線３１４及び３１５と同一工程で形成され、端子電極３５１は配線３１９及び接続電極３２０と同一工程で形成されている。
The
また、端子電極１２１はｎ型半導体層１１１ｎに接続されており、半田３６４で基板３６０の電極３６１に実装されている。また、端子電極１２２は端子電極１２１と同一工程で形成され、半田３６３で基板３６０の電極３６２に実装されている（図４（Ａ）参照）。
Further, the
図４（Ａ）及び図４（Ｂ）において、光は図中の矢印に示すとおり、基板３１０側から光電変換層１１１及びＴＦＴ１１２及び１１３の島状半導体領域に入射する。これにより光電流が発生し、光を検知することが可能となる。
4A and 4B, light enters the island-shaped semiconductor regions of the
ただし図示はしていないが、光は矢印の方向からではなく、反対側すなわち基板３６０側からも入射する。入射した光は封止層３２４を通り、遮光する電極や配線を避けて光電変換層１１１及びＴＦＴ１１２及び１１３の島状半導体領域に入り込むので、これにより光電流を発生させることも可能である。
Although not shown, the light is incident not from the direction of the arrow but also from the opposite side, that is, the
切り替え手段１０２を用いて、光の強度が所定の強度を境に、回路全体へのバイアスを逆転させる。単に逆転する場合は、電源は１種類で良いが、図１（Ａ）のように異なった２種類の電源１０３を用いて違うバイアスが印加されるようにしてもよい。また、接続抵抗Ｒに印加される出力電圧も逆転するため、この出力電圧も逆転させる切り替え手段（図示しない）を用いても良い。
Using the switching means 102, the bias to the entire circuit is reversed at the predetermined intensity of light. In the case of simply reversing, one type of power source may be used, but different biases may be applied using two different types of
図２１に照度Ｌと出力電流（光電流）Ｉの絶対値との関係を示す。なお出力電流Ｉの絶対値をプロットしたのは、フォトダイオードからの出力電流とＴＦＴからの出力電流の電流方向が逆のためである。照度がＬ１以下の場合は、光電変換層１１１に入射した光を検知するようにバイアスを調整し、照度がＬ１以上の場合は、バイアスを逆転させて、ＴＦＴ１１２及び１１３に光が入射した光を検知するようにすればよい。このように動作させることで、出力電流範囲が少なくても、広い照度範囲を検出することができる。
FIG. 21 shows the relationship between the illuminance L and the absolute value of the output current (photocurrent) I. The absolute value of the output current I is plotted because the current directions of the output current from the photodiode and the output current from the TFT are opposite. If the illuminance is L 1 or less, a bias to sense light incident on the
本実施例を、図１９、図２０（Ａ）〜図２０（Ｂ）、図２２を用いて説明する。 This embodiment will be described with reference to FIGS. 19, 20A to 20B, and FIG.
図１９及び図２０（Ａ）〜図２０（Ｂ）に本発明により作製された光電変換装置の、出力電流の照度依存性を示す。 19 and 20A to 20B show the illuminance dependence of the output current of the photoelectric conversion device manufactured according to the present invention.
図１９中、ＥＬＣとは、島状半導体領域をエキシマレーザ（Ｅｘｉｃｉｍｅｒ Ｌａｓｅｒ）で結晶化させたＴＦＴを用いてカレントミラー回路を有する光電変換装置における出力電流の照度依存性を示している。またＣＷとは、連続発振レーザ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ Ｌａｓｅｒ）により島状半導体領域を結晶化したＴＦＴによりカレントミラー回路を形成した光電変換装置における出力電流の照度依存性を示している。また図２０（Ａ）及び図２０（Ｂ）は、それぞれＥＬＣとＣＷ単独でプロットしたものである。また正方向と逆方向というのは、バイアスの方向を示している。 In FIG. 19, ELC indicates the illuminance dependence of the output current in a photoelectric conversion device having a current mirror circuit using a TFT in which an island-shaped semiconductor region is crystallized with an excimer laser. CW indicates the illuminance dependence of output current in a photoelectric conversion device in which a current mirror circuit is formed by a TFT in which an island-shaped semiconductor region is crystallized by a continuous wave laser (Continuous Wave Laser). 20A and 20B are plotted with ELC and CW alone, respectively. The forward direction and the reverse direction indicate the direction of the bias.
エキシマレーザで結晶化した島状半導体領域を有するＴＦＴと、連続発振レーザで結晶化した島状半導体領域を有するＴＦＴとの間での、出力電流の照度依存性の違いは、島状半導体領域の結晶性の違いに由来する。また、この照度依存性はＴＦＴのチャネル形成領域、閾値によっても変化させることができる。 The difference in illuminance dependence of output current between a TFT having an island-shaped semiconductor region crystallized by an excimer laser and a TFT having an island-shaped semiconductor region crystallized by a continuous wave laser is This is due to the difference in crystallinity. Further, this illuminance dependency can be changed by the channel formation region and threshold value of the TFT.
ＥＬＣの場合、所定の強度を１００ｌｘ程度とすることで、出力電流範囲が２０ｎＡ〜５μＡ、検出照度範囲が０．５ｌｘ〜１０万ｌｘとなる。図１（Ａ）の回路で用いた場合、接続抵抗ＲＬを４００ｋΩとすることで、出力電圧が０．０８Ｖから２Ｖとなり、８ｂｉｔ（２５６階調）でデジタル変換することができる。 In the case of ELC, by setting the predetermined intensity to about 100 lx, the output current range is 20 nA to 5 μA, and the detected illuminance range is 0.5 lx to 100,000 lx. When used in the circuit of FIG. 1A, by setting the connection resistance RL to 400 kΩ, the output voltage is changed from 0.08 V to 2 V, and digital conversion can be performed with 8 bits (256 gradations).
また図２４に、本発明の図１（Ａ）〜図１（Ｂ）に示すフォトＩＣ１０１、多結晶珪素膜を用いたＴＦＴ（以下「ｐｏｌｙ−Ｓｉ ＴＦＴ」という）、単結晶珪素（以下「ｃｒｙ−Ｓｉ」という）及び標準比視感度を比較したプロットを示す。
FIG. 24 shows a
図２４において、本発明のフォトＩＣの相対感度は実線、標準視感度は点線、ｐｏｌｙ−Ｓｉ ＴＦＴの相対感度は二点波線、ｃｒｙ−Ｓｉの相対感度は一点波線で示している。図２４を見ると、本発明のフォトＩＣの相対感度は標準視感度に非常に近く、すなわち本発明のフォトＩＣでは人間の眼に近い視感度を得ることが可能となる。 In FIG. 24, the relative sensitivity of the photo IC of the present invention is indicated by a solid line, the standard visual sensitivity is indicated by a dotted line, the relative sensitivity of poly-Si TFT is indicated by a double dotted line, and the relative sensitivity of cry-Si is indicated by a single dotted line. Referring to FIG. 24, the relative sensitivity of the photo IC of the present invention is very close to the standard visual sensitivity, that is, the photo IC of the present invention can obtain a visual sensitivity close to human eyes.
本実施例を図４（Ａ）〜図４（Ｂ）、図５（Ａ）〜図５（Ｄ）、図６（Ａ）〜図６（Ｃ）及び図７（Ａ）〜図７（Ｃ）を用いて説明する。なお「発明を実施するための最良の形態」で説明したものと同じものは同じ符号で示している。 4A to 4B, FIGS. 5A to 5D, FIGS. 6A to 6C, and FIGS. 7A to 7C. ). In addition, the same thing as what was demonstrated in "the best form for inventing" is shown with the same code | symbol.
まず、基板（第１の基板３１０）上に素子を形成する。ここでは基板３１０として、ガラス基板の一つであるＡＮ１００を用いる。
First, an element is formed over a substrate (first substrate 310). Here, AN100 which is one of glass substrates is used as the
次いで、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜３１２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
Next, a silicon oxide film containing nitrogen (film thickness: 100 nm) is formed as a
次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。 Next, the amorphous silicon film is crystallized by a known technique (solid phase growth method, laser crystallization method, crystallization method using a catalytic metal, etc.), and a semiconductor film having a crystal structure (crystalline semiconductor film) For example, a polycrystalline silicon film is formed. Here, a polycrystalline silicon film is obtained by a crystallization method using a catalytic element. A nickel acetate solution containing 10 ppm nickel by weight is added with a spinner. Instead of adding the solution, a method of spraying nickel element over the entire surface by sputtering may be used. Next, heat treatment is performed for crystallization to form a semiconductor film having a crystal structure (here, a polycrystalline silicon film). Here, after heat treatment (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a polycrystalline silicon film.
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。 Next, the oxide film on the surface of the polycrystalline silicon film is removed with dilute hydrofluoric acid or the like. After that, irradiation with laser light (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains is performed in the air or an oxygen atmosphere.
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。 As the laser light, excimer laser light having a wavelength of 400 nm or less, or the second harmonic or the third harmonic of a YAG laser is used. Here, a pulsed laser beam having a repetition frequency of about 10 to 1000 Hz is used, the laser beam is condensed to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. May be scanned. In this embodiment, laser light irradiation is performed in the atmosphere at a repetition frequency of 30 Hz and an energy density of 470 mJ / cm 2 .
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。 Note that an oxide film is formed on the surface by irradiation with a laser beam because it is performed in the air or in an oxygen atmosphere. Although an example using a pulse laser is shown in this embodiment, a continuous wave laser may be used. In order to obtain a crystal with a large grain size when crystallizing a semiconductor film, continuous oscillation is possible. It is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied.
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。 In the case of using a continuous wave laser, laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. Energy density was about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。 Next, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm. This barrier layer is formed to remove a catalyst element added for crystallization, for example, nickel (Ni) from the film. Here, the barrier layer is formed using ozone water, but the surface of the semiconductor film having a crystal structure is oxidized by a method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation with ultraviolet light in an oxygen atmosphere or the oxygen plasma treatment. The barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by a method, plasma CVD method, sputtering method or vapor deposition method. Further, the oxide film formed by laser light irradiation may be removed before forming the barrier layer.
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。 Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 10 to 400 nm, here 100 nm, over the barrier layer by a sputtering method. Here, the amorphous silicon film containing an argon element is formed using a silicon target in an atmosphere containing argon. In the case where an amorphous silicon film containing an argon element is formed using a plasma CVD method, the film formation conditions are as follows: the flow ratio of monosilane to argon (SiH 4 : Ar) is 1:99, and the film formation pressure is 6.665 Pa. The RF power density is 0.087 W / cm 2 and the film formation temperature is 350 ° C.
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。 Thereafter, the catalyst element is removed (gettering) by performing a heat treatment for 3 minutes in a furnace heated to 650 ° C. As a result, the concentration of the catalytic element in the semiconductor film having a crystal structure is reduced. A lamp annealing apparatus may be used instead of the furnace.
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。 Next, the amorphous silicon film containing an argon element which is a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering.
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。 Note that in the case where the semiconductor film is not crystallized using a catalytic element, the above-described barrier layer formation, gettering site formation, heat treatment for gettering, gettering site removal, barrier layer removal, etc. This step is unnecessary.
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域」という）３３１及び３３２を形成する（図５（Ａ）参照）。島状半導体領域を形成した後、レジストからなるマスクを除去する。 Next, after forming a thin oxide film with ozone water on the surface of the obtained semiconductor film having a crystalline structure (for example, a crystalline silicon film), a mask made of resist is formed using a first photomask, and a desired film is formed. Semiconductor films (referred to as “island semiconductor regions” in this specification) 331 and 332 that are separated into island shapes are formed by etching treatment into a shape (see FIG. 5A). After the island-shaped semiconductor region is formed, the resist mask is removed.
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped in order to control the threshold value of the TFT. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used.
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体膜３３１及び３３２の表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surfaces of the island-shaped
次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極３３４及び３３５、配線３１４及び３１５、端子電極３５０を形成する（図５（Ｂ）参照）。この金属膜として、例えば窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
Next, after a metal film is formed over the
また、ゲート電極３３４及び３３５、配線３１４及び３１５、端子電極３５０として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
Further, as the
次いで、島状半導体領域３３１及び３３２への一導電型を付与する不純物の導入を行って、ＴＦＴ１１３のソース領域またはドレイン領域３３７、及びＴＦＴ１１２のソース領域またはドレイン領域３３８の形成を行う。本実施例ではｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域３３１及び３３２に導入する。
Next, an impurity imparting one conductivity type is introduced into the island-shaped
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。 Next, after forming a first interlayer insulating film (not shown) including a silicon oxide film by CVD with a thickness of 50 nm, a step of activating the impurity element added to each island-like semiconductor region is performed. This activation process is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination thereof. By different methods.
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０ｎｍの膜厚で形成する。
Next, a second
次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形成する（図５（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第３の層間絶縁膜３１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
Next, a third
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜３１６に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜３１３の存在に関係なく島状半導体膜を水素化することができる。
Next, heat treatment (300 to 550 ° C. for 1 to 12 hours, for example, in a nitrogen atmosphere at 410 ° C. for 1 hour) is performed to hydrogenate the island-shaped semiconductor film. This step is performed in order to terminate dangling bonds of the island-shaped semiconductor film with hydrogen contained in the second
また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。
Further, as the third
第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜３１６を形成後、島状半導体膜を水素化するための熱処理を行い、次に第３の層間絶縁膜３１７を形成することもできる。
In the case where an insulating film using siloxane and a stacked structure thereof are used as the third
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７またはゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
Next, a resist mask is formed using a third photomask, and the first interlayer insulating film, the second
なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層間絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。
Note that the third
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ１１２のソース電極またはドレイン電極３４１、ＴＦＴ１１３のソース電極またはドレイン電極３４２を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
Next, after a metal laminated film is formed by a sputtering method, a resist mask is formed using a fourth photomask, and the metal film is selectively etched, so that a
また図４（Ｂ）で示すように、配線４０４、接続電極４０５、端子電極４０１、及びＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線４０４、接続電極４０５、端子電極４０１、及びＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
As shown in FIG. 4B, the
以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ１１２及び１１３を作製することができる。
Through the above steps,
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線３１９を覆う保護電極３１８を形成する（図６（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極３２０、端子電極３５１、ＴＦＴのソース電極またはドレイン電極も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
Next, after forming a conductive metal film (such as titanium (Ti) or molybdenum (Mo)) that hardly reacts with a photoelectric conversion layer (typically amorphous silicon) to be formed later, A photomask is used to form a resist mask, and a conductive metal film is selectively etched to form a
ただし、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ１１２のソース電極またはドレイン電極３４１、及びＴＦＴ１１３のソース電極またはドレイン電極３４２を、単層の導電膜で形成する場合、すなわち図４（Ｂ）で示すように、これらの電極又は配線に代えて、配線４０４、接続電極４０５、端子電極４０１、及びＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３を形成する場合は、保護電極３１８は形成しなくてもよい。
However, in the case where the
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する。
Next, the
ｐ型半導体層１１１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
The p-
また配線３１９及び保護電極３１８は光電変換層１１１の最下層、本実施例ではｐ型半導体層１１１ｐと接している。
The
ｐ型半導体層１１１ｐを形成したら、さらにｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体膜１１１ｎを有する光電変換層１１１が形成される。
After the p-
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１１１ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
As the i-
またｐ型半導体層１１１ｐ、真性半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
Further, as the p-
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚さ１μｍ〜３０μｍで形成して図６（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。
Next, a
次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により端子電極１２１及び１２２を形成する。端子電極１２１及び１２２は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極１２１及び端子電極１２２の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
Next, after the
以上の工程で、半田接続が可能な端子電極１２１及び端子電極１２２が形成され、図６（Ｃ）に示す構造が得られる。
Through the above steps, the
次いで、個々に切断して複数の光検知部チップを切り出す。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光検知部チップ（２ｍｍ×１．５ｍｍ）を製造することが可能である。 Next, a plurality of light detection unit chips are cut out individually. From a single large-area substrate (for example, 600 cm × 720 cm), it is possible to manufacture a large amount of light detection unit chips (2 mm × 1.5 mm).
切り出した１つの光検知部チップ（２ｍｍ×１．５ｍｍ）の断面図を図７（Ａ）に示し、その下面図を図７（Ｂ）、上面図を図７（Ｃ）に示す。図７（Ａ）〜図７（Ｃ）において、図４（Ａ）〜図４（Ｃ）、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）と同一である箇所には同じ符号を用いている。なお、図７（Ａ）において、基板３１０と、素子形成領域４１０と、端子電極１２１及び端子電極１２２とを含む総膜厚は、０．８±０．０５ｍｍである。
FIG. 7A shows a cross-sectional view of one cut-out light detection portion chip (2 mm × 1.5 mm), FIG. 7B shows a bottom view thereof, and FIG. 7C shows a top view thereof. 7A to 7C are the same as FIGS. 4A to 4C, FIGS. 5A to 5C, and FIGS. 6A to 6C. The same code | symbol is used for the location which is. In FIG. 7A, the total film thickness including the
また、光検知部チップの総膜厚を薄くするために、基板３１０をＣＭＰ処理等によって削って薄くした後、ダイサーで個々に切断して複数の光検知部チップを切り出してもよい。
In addition, in order to reduce the total film thickness of the light detection unit chips, the
また、図７（Ｂ）において、端子電極１２１及び１２２の一つの電極サイズは、０．６ｍｍ×１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図７（Ｃ）において受光部４１１の面積は、１．５７ｍｍ２である。また、増幅回路部４１２には、約１００個のＴＦＴが設けられている。
In FIG. 7B, one electrode size of the
最後に、得られた光検知部チップを基板３６０の実装面に実装する。なお、端子電極１２１と電極３６１、並びに端子電極１２２と電極３６２との接続には、それぞれ半田３６４及び３６３を用い、予め基板３６０の電極３６１及び３６２上にスクリーン印刷法などによって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、２５５℃〜２６５℃程度の温度で約１０秒行う。また、半田の他に金属（金、銀等）で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリーはんだを用いて実装してもよい。
Finally, the obtained light detection unit chip is mounted on the mounting surface of the
なお本実施例は、実施の形態及び実施例１のいかなる記載と組み合わせることも可能である。
Note that this embodiment can be combined with any description in Embodiment Mode and
本実施例では、増幅回路をｐチャネル型ＴＦＴで形成する例を、図３及び図８（Ａ）〜図８（Ｂ）を用いて説明する。なお、実施の形態及び実施例２と同じものは同じ符号で示しており、それぞれ実施の形態及び実施例２に記載された作製工程に基づいて作成すればよい。 In this embodiment, an example in which an amplifier circuit is formed using a p-channel TFT will be described with reference to FIGS. 3 and 8A to 8B. Note that the same portions as those in Embodiment Mode and Example 2 are denoted by the same reference numerals, and may be formed based on the manufacturing steps described in Embodiment Mode and Example 2, respectively.
増幅回路、例えばカレントミラー回路２０３をｐチャネル型ＴＦＴ２０１及び２０２で形成する場合には、実施の形態及び実施例２の島状半導体領域への一導電型を付与する不純物を、ｐ型の不純物、例えばホウ素（Ｂ）に代えればよい。
In the case where the amplifier circuit, for example, the
カレントミラー回路２０３をｐチャネル型ＴＦＴ２０１及び２０２で作成した本実施例の光検知部の等価回路図を図３、断面図を図８（Ａ）〜図８（Ｂ）に示す。なお、図８（Ｂ）は図８（Ａ）のｐチャネル型ＴＦＴ２０１及び２０２、並びに光電変換層２０４の近傍を拡大したものである。
FIG. 3 shows an equivalent circuit diagram of the photodetecting portion of this embodiment in which the
図３及び図８（Ａ）〜図８（Ｂ）において、端子電極２２１及び２２２はそれぞれ光電変換層２０４、ｐチャネル型ＴＦＴ２０１及び２０２に接続されている。ｐチャネル型ＴＦＴ２０１は、光電変換層２０４のアノード側の電極と電気的に接続される。光電変換層２０４は、ｐチャネル型ＴＦＴ２０１と接続する第２の電極（アノード側の電極）上にｎ型半導体層２０４ｎ、ｉ型半導体層２０４ｉ、ｐ型半導体層２０４ｐを順次積層した後、第１の電極（カソード側の電極）を形成すればよい。
3 and 8A to 8B,
また、積層順序を逆にした光電変換層としてもよく、第１の電極（カソード側の電極）上にｐ型半導体層、ｉ型半導体層、ｎ型半導体層を順次積層した後、ｐチャネル型ＴＦＴ２０１と接続する第２の電極（アノード側の電極）を形成し、第１の電極と接続するカソード側の端子電極を形成してもよい。
Alternatively, a photoelectric conversion layer in which the stacking order is reversed may be used. After sequentially stacking a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer on the first electrode (cathode side electrode), a p-channel type is formed. A second electrode (anode side electrode) connected to the
図３（Ｂ）に示すように、ｐチャネル型ＴＦＴ２０１の島状半導体領域２３１、及びｐチャネル型ＴＦＴ２０２の島状半導体領域２３２には、ｐ型の不純物、例えばホウ素（Ｂ）が導入されており、ｐチャネル型ＴＦＴ２０１にはソース領域又はドレイン領域２４１、ｐチャネル型ＴＦＴ２０２にはソース領域又はドレイン領域２４２が形成される。
As shown in FIG. 3B, a p-type impurity such as boron (B) is introduced into the island-
なお、図８（Ａ）〜図８（Ｂ）では、配線３１９及びその保護電極３１８、接続電極３２０及びその保護電極２６４、端子電極３５１及びその保護電極２６３、ＴＦＴ２０１のソース電極またはドレイン電極２５１及びその保護電極２６１、並びにＴＦＴ２０２のソース電極またはドレイン電極２５２及びその保護電極２６２に代えて、図４（Ｂ）の配線４０４、接続電極４０５、端子電極４０１、及びＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３と同様に、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。
8A to 8B, the
なお本実施例は、実施の形態、実施例１〜実施例２のいかなる記載と組み合わせることも可能である。 Note that this embodiment can be combined with any description of the embodiment mode and Embodiments 1 and 2.
本実施例では増幅回路をボトムゲート型ＴＦＴを用いて形成した光検知部及びその作製方法の例を、図９（Ａ）〜図９（Ｅ）、図１０（Ａ）〜図１０（Ｃ）、図１１を用いて説明する。なお、実施の形態、実施例２〜実施例３と同じものは同じ符号で示している。 In this embodiment, an example of a light detection portion in which an amplifier circuit is formed using a bottom-gate TFT and a manufacturing method thereof are shown in FIGS. 9A to 9E and FIGS. 10A to 10C. This will be described with reference to FIG. In addition, the same thing as embodiment, Example 2-Example 3 is shown with the same code | symbol.
まず基板３１０上に、下地絶縁膜３１２及び金属膜５１１を形成する（図９（Ａ）参照）。この金属膜５１１として、本実施例では例えば窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
First, a
また、金属膜５１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
In addition to the above, the
なお、下地絶縁膜３１２を基板３１０上に形成せず、金属膜５１１を直接基板３１０に形成してもよい。
Note that the
次に金属膜５１１を用いて、ゲート電極５１２及び５１３、配線３１４及び３１５、端子電極３５０を形成する（図９（Ｂ）参照）。
Next,
次いで、ゲート電極５１２及び５１３、配線３１４及び３１５、端子電極３５０を覆うゲート絶縁膜５１４を形成する。本実施例では、珪素を主成分とする絶縁膜、例えばプラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜５１４を形成する。
Next, a
次にゲート絶縁膜５１４上に島状半導体領域５１５及び５１６を形成する。島状半導体領域５１５及び５１６は、実施例２で述べた島状半導体領域３３１及び３３２と同様の材料及び作製工程により形成すればよい（図９（Ｃ）参照）。
Next, island-shaped
島状半導体領域５１５及び５１６を形成したら、後にＴＦＴ５０２のソース領域又はドレイン領域５２１及びＴＦＴ５０１のソース領域又はドレイン領域５２２となる領域以外を覆ってマスク５１８を形成し、一導電型を付与する不純物の導入を行う（図９（Ｄ）参照）。一導電型の不純物としては、ｎチャネル型ＴＦＴを形成する場合には、ｎ型不純物としてリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型ＴＦＴを形成する場合には、ｐ型不純物としてホウ素（Ｂ）を用いればよい。本実施例ではｎ型不純物であるリン（Ｐ）を島状半導体領域５１５及び５１６に導入し、ＴＦＴ５０２のソース領域又はドレイン領域５２１及びソース領域又はドレイン領域５２１の間にチャネル形成領域、並びにＴＦＴ５０１のソース領域又はドレイン領域５２２、及びソース領域又はドレイン領域５２２の間にチャネル形成領域を形成する。
After the island-shaped
次いでマスク５１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７を形成する（図９（Ｅ）参照）。第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７の材料及び作製工程は実施例２の記載に基づけばよい。
Next, the
次に第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ５０２のソース電極またはドレイン電極５３１、ＴＦＴ５０１のソース電極またはドレイン電極５３２を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
Next, contact holes are formed in the first interlayer insulating film, the second
また配線３１９及びその保護電極３１８、接続電極３２０及びその保護電極５３３、端子電極３５１及びその保護電極５３８、ＴＦＴ５０２のソース電極またはドレイン電極５３１及びその保護電極５３６、並びにＴＦＴ５０１のソース電極またはドレイン電極５３２及びその保護電極５３７に代えて、図４（Ｂ）の配線４０４、接続電極４０５、端子電極４０１、及びＴＦＴ１１２のソース電極又はドレイン電極４０２、及びＴＦＴ１１３のソース電極又はドレイン電極４０３と同様に、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。
In addition, the
以上の工程で、ボトムゲート型ＴＦＴ５０１及び５０２を作製することができる。
Through the above steps,
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する（図１０（Ｂ））。光電変換層１１１の材料及び作製工程等は、実施の形態及び実施例２を参照すればよい。
Next, the
次いで封止層３２４、端子電極１２１及び１２２を形成する（図１０（Ｃ））。端子電極１２１はｎ型半導体層１１１ｎに接続されており、端子電極１２２は端子電極１２１と同一工程で形成される。
Next, a
さらに電極３６１及び３６２を有する基板３６０を、半田３６４及び３６３で実装する。なお基板３６０上の電極３６１は、半田３６４で端子電極１２１に実装されている。また基板３６０の電極３６２は、半田３６３端子電極１２２に実装されている。
Further, a
図１１に示す光検知部において、光電変換層１１１に入射する光は、主に基板３１０側から入り、逆スタガ型ＴＦＴ５０１及び５０２に入射する光は、主に基板３６０側から入る。またゲート電極を透明導電膜とすることで基板側からの入射する光を検知することもできる。
In the light detection portion shown in FIG. 11, light incident on the
なお本実施例は、実施の形態、実施例１〜実施例３のいかなる記載と組み合わせることも可能である。
Note that this embodiment can be combined with any description of the embodiment mode and
本実施例では、本発明の光電変換装置に筐体を形成して光の入射する方向を制御した例を、図１２（Ａ）〜図１２（Ｂ）及び図１３（Ａ）〜図１３（Ｂ）を用いて説明する。 In this embodiment, an example in which a housing is formed in the photoelectric conversion device of the present invention and the direction in which light enters is controlled is shown in FIGS. 12A to 12B and FIGS. A description will be given using B).
図１２（Ａ）は図４（Ａ）の光電変換装置に筐体６０１を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０１には、基板３１０側のＴＦＴ１１２及び１１３が形成される領域、及び基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。
12A shows a structure in which a
図１２（Ａ）においては、端子電極１２１、電極３６１及び半田３６４が存在しているが、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
In FIG. 12A, although the
また筐体６０１、及び以下に述べる筐体６０２〜６０４は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。
The
図１２（Ｂ）は、図１１の光検知部に筐体６０２を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０２には、基板３６０側のＴＦＴ５０１及び５０２が形成される領域及び光電変換層１１１が形成される領域に開口部が設けられている。
FIG. 12B shows a structure in which a
図１２（Ｂ）においても、図１２（Ａ）同様、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
12B, similarly to FIG. 12A, light incident from the
図１３（Ａ）では、図４（Ａ）の光検知部に筐体６０３を形成して、光電変換層１１１、並びにＴＦＴ１１２及び１１３に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０３には、基板３６０側のＴＦＴ５０１及び５０２が形成される領域及び光電変換層１１１が形成される領域に開口部が設けられている。
In FIG. 13A, a
図１３（Ａ）においては、ＴＦＴ１１２及び１１３それぞれにおいて、入射する光と島状半導体領域との間にゲート電極が存在しているが、基板３６０側から入射した光のうちゲート電極を避けた光がＴＦＴ１１２及び１１３の島状半導体領域に入射する。また基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
In FIG. 13A, each of the
図１３（Ｂ）は、図１１の光検知部に筐体６０４を形成し、光電変換層１１１に入射する光を基板３１０側からではなく、基板３６０側から入るようにし、さらにＴＦＴ５０１及び５０２に入射する光を、基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体６０４には、基板３１０側のＴＦＴ５０１及び５０２が形成される領域が形成される領域、並びに基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。
In FIG. 13B, a
図１３（Ｂ）においては、ＴＦＴ５０１及び５０２それぞれにおいて、入射する光と島状半導体領域との間にはゲート電極が存在しているが、基板３１０側から入射した光のうちゲート電極を避けた光がＴＦＴ５０１及び５０２の島状半導体領域に入射するので光電流を発生させ、光を検知することが可能である。また基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
In FIG. 13B, a gate electrode exists between the incident light and the island-shaped semiconductor region in each of the
なお本実施例は、実施の形態、実施例１〜実施例４のいかなる記載と組み合わせることも可能である。
Note that this embodiment can be combined with any description of the embodiment mode and
本実施例では、バイアス切り替え手段として、電源（バイアス）切り替えを行う回路について、図２２、図２３及び図２５〜図２７を用いて説明する。 In this embodiment, a circuit for performing power source (bias) switching as bias switching means will be described with reference to FIGS. 22, 23, and 25 to 27.
図２２及び図２３において、９０１はフォトセンサ出力ＶＰＳ、９０２は基準電圧Ｖｒを決定するための基準電圧生成回路、９０３はコンパレータ、９０４は出力バッファであり１段目９０４ａ、２段目９０４ｂ、３段目９０４ｃを有している。図２２においては、出力バッファは３段しか記載していないが、４段以上にすることも可能であり、また１段だけに設計することも可能である。また９０５はカレントミラー回路のＴＦＴの内部抵抗である。
22 and 23,
図２３は図２２の具体的な回路構成を示しており、コンパレータ９０３はｐチャネル型ＴＦＴ９１１及び９１３、ｎチャネル型ＴＦＴ９１２及び９１４、抵抗９２１を有している。また基準電圧生成回路９０２は抵抗９２３及び９２４を有している。また図２３では出力バッファ９０４の一段目９０４ａを示しており、出力バッファ９０４の一段目９０４ａは、ｐチャネル型ＴＦＴ９１５及びｎチャネル型ＴＦＴ９１６で形成される。図２３においてはｎチャネル型ＴＦＴはゲート電極が１つであるシングルゲートのＴＦＴを示しているが、オフ電流を小さくするために、ゲート電極が複数あるＴＦＴすなわちマルチゲートのＴＦＴ、例えばゲート電極を２つ有するダブルゲートのＴＦＴ、で形成してもよい。なお他の段も９０４ａと同様の回路にて形成すればよい。
FIG. 23 shows a specific circuit configuration of FIG. 22. The
また図２３において出力バッファ９０４の一段目９０４ａを、図２６（Ａ）に示す回路９４２及び図２６（Ｂ）に示す回路９４４に代えてもよい。図２６（Ａ）に示す回路９４２はｎチャネルＴＦＴ９１６及びｐチャネル型ＴＦＴ９４１で形成されており、図２６（Ｂ）に示す回路９４４はｎチャネルＴＦＴ９１６及び９４３で形成されている。
23, the
なお、フォトセンサ出力ＶＰＳはカレントミラー回路の出力電圧Ｖ０を用いてもよいし、カレントミラー回路の出力電圧Ｖ０を増幅回路で増幅させた電圧を用いてもよい。 Incidentally, the photosensor output V PS can be used the output voltage V 0 which current mirror circuit, the voltage may be used which is amplified by the amplifier circuit output voltage V 0 which current mirror circuit.
図２２に示す回路は、カレントミラー回路の出力電圧Ｖ０がある一定値に達した際に、カレントミラー回路の電源電圧を反転させる回路である。図２２の回路は、基準電圧Ｖｒを境界として、出力電圧がＶｒを超えた場合に電源を反転するようにする。図２３においては、基準電圧生成回路９０２により基準電圧Ｖｒを決定している。また基準電圧Ｖｒは、フォトセンサが１００ｌｘの光を受けた時に生じる電流量をカレントミラー回路により増幅した電流により、負荷に印加される電圧を用いてもよい。
The circuit shown in FIG. 22 is a circuit that inverts the power supply voltage of the current mirror circuit when the output voltage V 0 of the current mirror circuit reaches a certain value. The circuit of FIG. 22 inverts the power supply when the output voltage exceeds Vr with the reference voltage Vr as a boundary. In FIG. 23, the reference voltage Vr is determined by the reference
また図２３では基準電圧生成回路により基準電圧Ｖｒを決定しているが、基準電圧Ｖｒは、外部回路９３１から直接入力してもよいし（図２５（Ａ）参照）、いくつかの入力電圧をセレクタ（アナログスイッチ等）を用いて選択する回路９３２により入力してもよい（図２５（Ｂ）参照）。
In FIG. 23, the reference voltage Vr is determined by the reference voltage generation circuit. However, the reference voltage Vr may be directly input from the external circuit 931 (see FIG. 25A), or several input voltages may be input. Input may be performed by a
また図２３に示す回路において、基準電圧Ｖｒは、コンパレータを構成しているＴＦＴの閾値電圧以上（閾値電圧がＶｔｈとすると、Ｖｔｈ≦Ｖｒ）とする必要がある。これを満足するよう、基準電圧またはフォトセンサ出力電圧ＶＰＳを調整する必要がある。 In the circuit shown in FIG. 23, the reference voltage Vr needs to be equal to or higher than the threshold voltage of the TFT constituting the comparator (Vth ≦ Vr when the threshold voltage is Vth). In order to satisfy this, it is necessary to adjust the reference voltage or the photosensor output voltage VPS .
フォトセンサの出力ＶＰＳは、コンパレータ９０３のｐチャネル型ＴＦＴ９１１のゲート電極に入力され、基準電圧生成回路９０２からの電圧値と比較され、基準電圧生成回路からの電圧値より小さい場合は、電源１０３のうち電源１０３ａに接続され、図２７（Ａ）に示す方向に電流が流れる。また基準電圧生成回路からの電圧値より大きい場合は、電源１０３のうち電源１０３ｂに接続され、図２７（Ｂ）に示す方向に電流が流れる。
The output V PS of the photo sensor is input to the gate electrode of the p-
本実施例では、実施例６とは違う構成の電源（バイアス）切り替えを行う回路を含む光電変換装置について、図２８、図２９、図３０、図３１（Ａ）〜図３１（Ｅ）を用いて説明する。 In this example, FIGS. 28, 29, 30, 31A to 31E are used for a photoelectric conversion device including a circuit that performs power source (bias) switching with a configuration different from that of the sixth example. I will explain.
図２８は、本実施例の光電変換装置の論理回路図である。図２８の光電変換装置は、フォトＩＣ１５０１、コンパレータ１５０２及び１５０３、アナログスイッチ１５０４、１５０５、１５０７、１５０８、インバータ１５１１、１５１２、１５１３、接続抵抗ＲＬを有している。
FIG. 28 is a logic circuit diagram of the photoelectric conversion apparatus of this example. The photoelectric conversion device in FIG. 28 includes a
図２９では、照度（Ｌ）と、フォトＩＣ１５０１の出力電流ＩＰＳ及び出力電圧ＶＰＳとの関係を示す。なお図２１においては、縦軸は出力電流の絶対値を取っているが、図２９では縦軸は出力電流の絶対値ではなく電流値である。
FIG. 29 shows the relationship between the illuminance (L), the output current I PS and the output voltage V PS of the
実施例６の図２２及び図２３では、コンパレータ９０３が１つだけ配置されているが、本実施例では２つのコンパレータ１５０２及び１５０３を配置する。
In FIG. 22 and FIG. 23 of the sixth embodiment, only one
Ｖ１とＶ２は基準電圧である。Ｖ１とＶ２の値は必要に応じてそれぞれ設定すればよい。 V 1 and V 2 is a reference voltage. The values of V 1 and V 2 may be set as necessary.
まず基準電圧はＶ２に設定されるものとする。照度がＬ１に至るまで、すなわち照度Ｌａの間は、出力電流ＩＰＳは増大していく。そのときのフォトＩＣ１５０１の出力電圧ＶＰＳをＶａとすると、Ｖ２はＶａよりも大きい。コンパレータ１５０２の非反転入力端子（プラス側の入力端子）にはＶａが入力されるが、反転入力端子（マイナス側の入力端子）に入力されるＶ２の方が大きいので、コンパレータ１５０２の出力電圧は低電位となる。アナログスイッチ１５０４は導通状態となっているとするとアナログスイッチ１５０４の出力電圧は低電位である。一方、コンパレータ１５０３では、非反転入力端子に基準電圧Ｖ１が入力され、反転入力端子にＶａが入力されるので、コンパレータ１５０３の出力電圧は高電位となる。このときアナログスイッチ１５０５は導通しない状態とする。
First reference voltage shall be set to V 2. Until illuminance reaches L 1, i.e. between the illumination L a, the output current I PS is gradually increased. When the output voltage V PS photo IC1501 at that time and V a, V 2 is greater than V a. Although the non-inverting input terminal of the comparator 1502 (input terminal on the positive side) V a is input, since the direction of V 2 inputted to the inverted input terminal (the input terminal of the negative side) is large, the output of the
アナログスイッチ１５０４の出力電圧（この場合低電位）は、インバータ１５１１で反転してインバータ１５１１の出力電圧は高電位となり、インバータ１５１２でさらに反転してインバータ１５１２の出力電圧は低電位となる。インバータ１５１２の出力電圧をＳ１とすると、Ｓ１及び、インバータ１５１３によって形成されるＳ１の反転電圧Ｓ１ｂは、アナログスイッチ１５０４及び１５０５に入力される。さらにＳ１及びＳ１ｂは、アナログスイッチ１５０７及び１５０８にも入力され、アナログスイッチ１５０７は導通し、アナログスイッチ１５０８は導通しないので、基準電圧Ｖ２が出力され、コンパレータ１５０２及び１５０３に入力され続ける。
The output voltage of the analog switch 1504 (in this case, low potential) is inverted by the
さて次に、照度Ｌが増大して、出力電流ＩＰＳ及び出力電圧ＶＰＳが増え、フォトＩＣ１５０１の出力電圧ＶＰＳが、基準電圧Ｖ２を超えたときの切り替え動作について説明する。そのときの出力電圧ＶＰＳをＶｂとすると、ＶｂはＶ２より大きい。コンパレータ１５０２の非反転入力端子には、Ｖｂが入力され、反転入力端子にはＶ２が入力されるので、コンパレータ１５０２の出力電圧は高電位となる。アナログスイッチ１５０４は導通した状態のままなので、アナログスイッチ１５０４の出力電圧は高電位となる。またコンパレータ１５０３の非反転入力端子には、基準電圧Ｖ２が入力され、反転入力端子には、出力電圧Ｖｂが入力される。これによりコンパレータ１５０３の出力電圧は低電位となる。しかしアナログスイッチ１５０５はまだ導通しない状態である。
Well then, the luminance L is increased, increasing the output current I PS and an output voltage V PS is, the output voltage V PS photo IC1501 is, the switching operation will be described when a exceeds the reference voltage V 2. If the output voltage V PS at that time is V b , V b is larger than V 2 . The non-inverting input terminal of the
アナログスイッチ１５０４の出力電圧はインバータ１５１１に入力され反転され、インバータ１５１１の出力電圧は低電位となる。さらにインバータ１５１２に入力され、インバータ１５１２の出力電圧Ｓ１は高電位となる。インバータ１５１２の出力電圧Ｓ１及びその反転電圧Ｓ１ｂは、アナログスイッチ１５０７及び１５０８に入力される。
The output voltage of the
これによりアナログスイッチ１５０７は導通しない状態となり、今度はアナログスイッチ１５０８が導通する状態となる。この結果、基準電圧Ｖ１が出力され、基準電圧がＶ２からＶ１に切り替わることとなる。これと共にアナログスイッチ１５０４は非導通状態となり、アナログスイッチ１５０５は導通状態となる。
As a result, the
次いで基準電圧がＶ１に切り替わった後の、照度ＬがＬｂの間の動作を説明する。このときの出力電圧ＶＰＳをＶｃとすると、Ｖ１はＶｃよりも大きい。コンパレータ１５０３の非反転入力端子にはＶ１が入力され、反転入力端子にはＶｃが入力されるので、コンパレータ１５０３の出力電圧は高電位となる。アナログスイッチ１５０５は導通状態となり、高電位が出力される、一方、コンパレータ１５０２の非反転入力端子にはＶｃが入力され、反転入力端子にはＶ１が入力されるため、コンパレータ１５０２の出力電圧は低電位となる。またアナログスイッチ１５０４は導通しない状態である。
Then after the reference voltage is switched to V 1, the illumination L is explaining the operation between L b. When the output voltage V PS at this time is V c, V 1 is greater than V c. Since V 1 is input to the non-inverting input terminal of the
アナログスイッチ１５０５の出力電圧は、インバータ１５１１に入力され反転し、さらにインバータ１５１２によって反転され、インバータ１５１２の出力電圧Ｓ１は高電位となる。Ｓ１はアナログスイッチ１５０４、１５０５、１５０７、１５０８に入力される。この結果アナログスイッチ１５０７は導通しない状態となり、アナログスイッチ１５０８は導通する状態となるので、アナログスイッチ１５０８の出力電圧はＶ１となり、基準電圧Ｖ１が維持される。
The output voltage of the
次いで、照度Ｌが減少し、基準電圧がＶ１からＶ２に切り替わる動作を以下に説明する。このときの出力電圧ＶＰＳをＶｄとすると、ＶｄはＶ１よりも大きい。コンパレータ１５０３の非反転入力端子にはＶ１が入力され、反転入力端子にはＶｄが入力される。そのためコンパレータ１５０３の出力電圧は低電位となる。アナログスイッチ１５０５は導通した状態のままなので、アナログスイッチ１５０５の出力電圧は低電位となる。一方、コンパレータ１５０２の非反転入力端子にはＶｄが入力され、反転入力端子にはＶ１が入力される。そのためコンパレータ１５０２の出力電圧は高電位となるが、アナログスイッチ１５０４は導通しない状態のままである。
Next, an operation in which the illuminance L decreases and the reference voltage is switched from V 1 to V 2 will be described below. When the output voltage VPS at this time is Vd, V d is greater than V 1. The non-inverting input terminal of the comparator 1503 V 1 is input, V d is input to the inverting input terminal. Therefore, the output voltage of the
アナログスイッチ１５０３の出力電圧は、インバータ１５１１で反転され、さらにインバータ１５１２で反転される。インバータ１５１２の出力電圧Ｓ１は低電位となる。Ｓ１及びその反転電圧Ｓ１ｂはアナログスイッチ１５０４、１５０５、１５０７、１５０８に入力される。
The output voltage of the
これによりアナログスイッチ１５０７が導通状態となり、アナログスイッチ１５０８は導通しない状態となるので、基準電圧Ｖ２が出力される。また基準電圧Ｖ１は出力されなくなる。さらにこれに伴い、アナログスイッチ１５０４は導通状態となり、アナログスイッチ１５０５は非導通状態となる。
Thus the
なお、以上の説明は図２８に示すように、インバータ１５１１が１段の場合の説明である。必要に応じてインバータ１５１１は多段にしてもよい。
The above description is for a case where the
図２９に、インバータ１５１１を２段にしたときの回路図を示す。図２８では、負荷抵抗ＲＬの入力電圧ＶＡは、インバータ１５１１の入力電圧であるが、図３０では、二段目のインバータ１５１ｂの出力電圧となる。
FIG. 29 shows a circuit diagram when the
図３１（Ａ）〜図３１（Ｅ）は、インバータ１５１１及び１５１２の周辺回路部１５２１を示しており、それぞれインバータ１５１１を１段形成した場合から５段形成した場合を示している。
FIG. 31A to FIG. 31E show the
図３１（Ａ）は図２８と同じであり、図３１（Ｂ）は図３０と同じである。また図３１（Ｃ）はインバータ１５１１を３段形成した場合であり、インバータ１５１１ａ〜１５１１ｃを有している。図３１（Ｄ）はインバータ１５１１を４段形成した場合であり、インバータ１５１１ａ〜１５１１ｄを有している。図３１（Ｅ）はインバータ１５１１を５段形成した場合であり、インバータ１５１１ａ、１５１１ｂ、１５１１ｃ、１５１１ｄ、１５１１ｅを有している。
FIG. 31A is the same as FIG. 28, and FIG. 31B is the same as FIG. FIG. 31C shows a case where three stages of
インバータ１５１１を奇数段形成した場合は、負荷抵抗ＲＬの入力電圧ＶＡは、インバータ１５１１の最終段のインバータの入力電圧となり、フォトＩＣの入力電圧ＶＢは、インバータ１５１１の最終段のインバータの出力電圧となる。またインバータ１５１１を偶数段形成した場合は、負荷抵抗ＲＬの入力電圧ＶＡは、インバータ１５１１の最終段のインバータの出力電圧となり、フォトＩＣの入力電圧ＶＢは、インバータ１５１１の最終段のインバータの入力電圧となる。
When the
上述したように、インバータ１５１１は１段であっても多段であっても構わなく、奇数段の場合の回路構成は図２８を援用すればよく、偶数段の場合の回路構成は図３０を援用すればよい。
As described above, the
また、インバータ１５１１が偶数段の場合は、図２９や図３１（Ｂ）、図３１（Ｄ）に示すように、電圧ＶＢをインバータ１５１２に入力し、インバータ１５１２はＶＢの反転電圧を出力していたが、この構成に限定されるものではない。インバータ１５１１が偶数段の場合は、図３２に示すように、インバータ１５１２を設置せず、電圧ＶＡを電圧Ｓ１としてもよい。なお図３２では、インバータ１５１１を２段形成した場合を示しているが、段数は２段に限らない偶数段であることは言うまでもない。
Further, if the
本実施例は、必要であれば実施の形態及び他の実施例のいかなる記載と組み合わせることも可能である。 This embodiment can be combined with any description in Embodiment Mode and other embodiments if necessary.
本実施例では、本発明により得られた光検知部を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図１４、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｂ）及び図１７に示す。 In this embodiment, an example in which the light detection unit obtained by the present invention is incorporated in various electronic devices will be described. Examples of electronic devices to which the present invention is applied include computers, displays, mobile phones, and televisions. Specific examples of these electronic devices are shown in FIGS. 14, 15A to 15B, 16A to 16B, and FIG.
図１４は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声出力部７０５、音声入力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光検知部７１２を有している。本発明は光検知部７１２に適用することができる。
FIG. 14 shows a cellular phone, which includes a main body (A) 701, a main body (B) 702, a
光検知部７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行ったり、光検知部７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
The
図１５（Ａ）及び図１５（Ｂ）に携帯電話の別の例を示す。図１５（Ａ）及び図１５（Ｂ）において、７２１は本体、７２２は筐体、７２３は表示パネル、７２４は操作キー、７２５は音声出力部、７２６は音声入力部、７２７及び７２８は光検知部である。 15A and 15B show another example of a mobile phone. 15A and 15B, 721 is a main body, 722 is a housing, 723 is a display panel, 724 is an operation key, 725 is an audio output unit, 726 is an audio input unit, and 727 and 728 are light detections. Part.
図１５（Ａ）に示す携帯電話では、本体７２１に設けられた光検知部７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
In the cellular phone illustrated in FIG. 15A, the luminance of the
また図１５（Ｂ）に示す携帯電話では、図１５（Ａ）の構成に加えて、本体７２１の内部に光検知部７２８を設けている。光検知部７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
In addition, in the cellular phone illustrated in FIG. 15B, a
図１６（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングマウス７３６等を含む。
FIG. 16A illustrates a computer, which includes a
また図１６（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
FIG. 16B shows a display device, which corresponds to a television receiver or the like. This display device includes a
図１６（Ａ）のコンピュータに設けられる表示部７３３、及び図１６（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１７に示す。
FIG. 17 shows a detailed structure in the case where a liquid crystal panel is used as the
図１７に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７５１ｂ、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２ａ及び７５２ｂ、及びバックライト７５３等を有している。また筐体７６１には光検知部７５４が形成されている。
A
本発明を用いて作製された光検知部７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
The
図１８（Ａ）及び図１８（Ｂ）は、本発明の光検知部をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１８（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１８（Ｂ）は、後面方向から見た斜視図である。図１８（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
18A and 18B are diagrams illustrating an example in which the light detection unit of the present invention is incorporated in a camera, for example, a digital camera. FIG. 18A is a perspective view seen from the front side of the digital camera, and FIG. 18B is a perspective view seen from the rear side. 18A, the digital camera includes a
また、図１８（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。
In FIG. 18B, a
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
When the
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
A
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図１８（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
The
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
The
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
The
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
The
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
The
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
The
本発明の光検知部を図１８（Ａ）及び図１８（Ｂ）に示すカメラに組み込むと、光検知部が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。 When the light detection unit of the present invention is incorporated in the camera shown in FIGS. 18A and 18B, the light detection unit can detect the presence and intensity of light, thereby adjusting the exposure of the camera. It can be carried out.
また本発明の光検知部はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。 The light detection unit of the present invention can be applied to other electronic devices such as a projection television and a navigation system. In other words, it can be used for any object that needs to detect light.
なお本実施例は、実施の形態、実施例１〜実施例７のいかなる記載と組み合わせることも可能である。
Note that this embodiment can be combined with any description of the embodiment mode and
本発明により、微弱光から強光まで広い範囲の光強度にわたって検出することが可能な光電変換装置を作製することができる。また本発明の光電変換装置を組み込むことにより、信頼性の高い電気機器を得ることが可能である。 According to the present invention, a photoelectric conversion device that can detect over a wide range of light intensity from weak light to strong light can be manufactured. In addition, by incorporating the photoelectric conversion device of the present invention, a highly reliable electric device can be obtained.
１０１ フォトＩＣ
１０２ 電源切り替え手段
１０３ 電源
１０３ａ 電源
１０３ｂ 電源
１１１ 光電変換層
１１１ｐ ｐ型半導体層
１１１ｉ ｉ型半導体層
１１１ｎ ｎ型半導体層
１１２ ｎチャネル型ＴＦＴ
１１３ ｎチャネル型ＴＦＴ
１１３ａ ｎチャネル型ＴＦＴ
１１３ｂ ｎチャネル型ＴＦＴ
１１３ｃ ｎチャネル型ＴＦＴ
１１３ｄ ｎチャネル型ＴＦＴ
１１４ カレントミラー回路
１１５ 光電変換素子
１２１ 端子電極
１２２ 端子電極
３１０ 基板
３１２ 下地絶縁膜
３１３ ゲート絶縁膜
３１４ 配線
３１５ 配線
３１６ 絶縁膜
３１７ 絶縁膜
３１８ 保護電極
３１９ 配線
３２０ 接続電極
３２４ 封止層
３３１ 島状半導体領域
３３２ 島状半導体領域
３３４ ゲート電極
３３５ ゲート電極
３３７ ソース領域またはドレイン領域
３３８ ソース領域またはドレイン領域
３４１ ソース電極又はドレイン電極
３４２ ソース電極又はドレイン電極
３４５ 保護電極
３４６ 保護電極
３４７ 保護電極
３４８ 保護電極
３５０ 端子電極
３５１ 端子電極
３６０ 基板
３６１ 電極
３６２ 電極
３６３ 半田
３６４ 半田
４０１ 端子電極
４０２ ソース電極又はドレイン電極
４０３ ソース電極又はドレイン電極
４０４ 配線
４０５ 接続電極
４１１受光部
４１２ 増幅回路部
１５０１ フォトＩＣ
101 Photo IC
102 power supply switching means 103
113 n-channel TFT
113a n-channel TFT
113b n-channel TFT
113c n-channel TFT
113d n-channel TFT
114
Claims (7)
薄膜トランジスタを備え、第２の光センサーとして機能する増幅回路と、
前記フォトダイオード、及び前記増幅回路と電気的に接続されたバイアス切り替え回路と、
を有し、
前記バイアス切り替え回路を用いて前記フォトダイオード及び前記増幅回路に接続されているバイアスを切り替えることにより、前記フォトダイオードまたは前記増幅回路の薄膜トランジスタで光を検知することを特徴とする光電変換装置。 A photodiode including a photoelectric conversion layer and functioning as a first photosensor;
An amplifier circuit comprising a thin film transistor and functioning as a second photosensor ;
A bias switching circuit electrically connected to the photodiode and the amplifier circuit ;
Have
A photoelectric conversion device, wherein light is detected by the photodiode or a thin film transistor of the amplifier circuit by switching a bias connected to the photodiode and the amplifier circuit using the bias switching circuit.
前記光電変換層は、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を有することを特徴とする光電変換装置。 In claim 1 or claim 2 ,
The photoelectric conversion layer includes a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer.
前記フォトダイオード及び前記増幅回路は、透光性基板上に形成されていることを特徴とする光電変換装置。 In any one of claims 1 to 4,
The photoelectric conversion device, wherein the photodiode and the amplifier circuit are formed on a light-transmitting substrate.
前記フォトダイオードで検知する光と、前記薄膜トランジスタで検知する光の入射する方向が同一方向であることを特徴とする光電変換装置。 In any one of claims 1 to 5,
The photoelectric conversion device, characterized in that the light you detected by the photodiode, the direction of incidence of light you detected by the thin film transistor in the same direction.
前記フォトダイオードで検知する光と、前記薄膜トランジスタで検知する光の入射する方向が、基板を中心に逆方向であることを特徴とする光電変換装置。 In any one of claims 1 to 5,
A light you detected by the photodiode, the direction of incidence of light you detected by the thin film transistor, a photoelectric conversion device which is a reverse direction about the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006137823A JP4619318B2 (en) | 2005-05-23 | 2006-05-17 | Photoelectric conversion device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005148864 | 2005-05-23 | ||
| JP2006137823A JP4619318B2 (en) | 2005-05-23 | 2006-05-17 | Photoelectric conversion device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007005774A JP2007005774A (en) | 2007-01-11 |
| JP2007005774A5 JP2007005774A5 (en) | 2009-06-04 |
| JP4619318B2 true JP4619318B2 (en) | 2011-01-26 |
Family
ID=37691027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006137823A Expired - Fee Related JP4619318B2 (en) | 2005-05-23 | 2006-05-17 | Photoelectric conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4619318B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101315282B1 (en) * | 2006-04-27 | 2013-10-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and electronic appliance using the same |
| US8514165B2 (en) | 2006-12-28 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2008123119A1 (en) | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device provided with the photoelectric conversion device |
| EP2075840B1 (en) * | 2007-12-28 | 2014-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for dicing a wafer with semiconductor elements formed thereon and corresponding device |
| JP5388632B2 (en) * | 2008-03-14 | 2014-01-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2010004025A (en) * | 2008-05-21 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device, method of driving the photoelectric conversion device, and electronic apparatus provided with the photoelectric conversion device |
| US8363365B2 (en) * | 2008-06-17 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105789324B (en) | 2016-04-15 | 2019-05-03 | 京东方科技集团股份有限公司 | Sensor and its manufacturing method, electronic equipment |
| US11622086B2 (en) | 2018-02-02 | 2023-04-04 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, imaging device, and method of controlling solid-state image sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068582A1 (en) * | 2003-01-08 | 2004-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its fabricating method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3398195B2 (en) * | 1993-10-19 | 2003-04-21 | ティーディーケイ株式会社 | TFT phototransistor, method of manufacturing the same, and optical sensor circuit using the same |
| JP3267375B2 (en) * | 1993-03-23 | 2002-03-18 | ティーディーケイ株式会社 | Solid-state imaging device |
| JPH10256841A (en) * | 1997-03-14 | 1998-09-25 | Sony Corp | Photo diode amplifier circuit |
-
2006
- 2006-05-17 JP JP2006137823A patent/JP4619318B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068582A1 (en) * | 2003-01-08 | 2004-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its fabricating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007005774A (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101250293B1 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP5551291B2 (en) | Semiconductor device | |
| JP5411437B2 (en) | Photoelectric conversion device | |
| JP4619318B2 (en) | Photoelectric conversion device | |
| KR101227022B1 (en) | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device | |
| US7772667B2 (en) | Photoelectric conversion device and semiconductor device | |
| JP2012047756A (en) | Semiconductor device | |
| JP2016085222A (en) | Semiconductor device | |
| JP4809715B2 (en) | Photoelectric conversion device, manufacturing method thereof, and semiconductor device | |
| JP2009033142A (en) | Photoelectric conversion device, and electronic device provided with the photoelectric conversion device | |
| JP2007059889A (en) | Semiconductor device | |
| JP4750070B2 (en) | Semiconductor device and electronic apparatus using the same | |
| JP4532418B2 (en) | Optical sensor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |