JP4614820B2 - Rotating electrical machine control device - Google Patents
Rotating electrical machine control device Download PDFInfo
- Publication number
- JP4614820B2 JP4614820B2 JP2005143040A JP2005143040A JP4614820B2 JP 4614820 B2 JP4614820 B2 JP 4614820B2 JP 2005143040 A JP2005143040 A JP 2005143040A JP 2005143040 A JP2005143040 A JP 2005143040A JP 4614820 B2 JP4614820 B2 JP 4614820B2
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- electrical machine
- rotating electrical
- control device
- type mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、車両の走行停止状態でエンジンの動作を停止し、車両の走行開始時にモータによりエンジンを再起動するアイドルストップ車に搭載される回転電機制御装置に関する。 The present invention relates to a rotating electrical machine control device mounted on an idle stop vehicle that stops the operation of an engine when the vehicle is stopped and restarts the engine with a motor when the vehicle starts to travel.
最近、自動車の燃費向上や排ガス削減等の地球環境への配慮の観点から、交差点などでの走行停車状態でエンジンを停止し、自動車の発進時にモータでエンジンを再始動するエンジン駆動システム(アイドリングストップシステム)を採用する車両が増加しつつある。このシステムは、例えば、ブレーキの踏み込みにより車両の走行が停止するとエンジンを停止し、ブレーキの踏み込みを緩めるとモータによりエンジンを再起動する構成になっている。 Recently, an engine drive system (idling stop) that stops the engine when the vehicle is stopped at an intersection or the like and restarts the engine with a motor when the vehicle starts, from the viewpoint of consideration of the global environment such as improving the fuel efficiency of automobiles and reducing exhaust gas. The number of vehicles adopting the system is increasing. This system is configured, for example, to stop the engine when traveling of the vehicle is stopped due to depression of the brake, and to restart the engine with a motor when the depression of the brake is loosened.
従来は、ヒステリシスインバータを用いてゲート信号を遅延させてデッドタイムを作成する方法や、抵抗とコンデンサからなる遅延を用いてデッドタイムを生成するアナログ回路によりPWMパルスにデッドタイムを挿入する方法が提案されている(例えば、特許文献1参照。)。 Conventionally, a method of creating a dead time by delaying the gate signal using a hysteresis inverter and a method of inserting a dead time into a PWM pulse by an analog circuit that generates a dead time using a delay composed of a resistor and a capacitor are proposed. (For example, refer to Patent Document 1).
また、従来は、カウンタを用いてデジタル回路でデッドタイムを作成する方法が提案されている(例えば、特許文献2参照。)。 Conventionally, a method of creating a dead time with a digital circuit using a counter has been proposed (see, for example, Patent Document 2).
さらに従来は、マイクロプロセッサやDSP等によりデジタル的にPWMパルスを発生させ、カウンタ回路によりデッドタイムを挿入する方式が提案されている(例えば、特許文献3参照。)。
従来から、回転電機制御装置から駆動パルス信号(ゲート信号)が出力され、この駆動パルス信号(ゲート信号)によって上アームPMOSと下アームNMOSとを交互にON/OFFを繰り返してスイッチング動作を行うが、上アームPMOSと下アームNMOSのON/OFFの動作タイミングが短く、上アームPMOSと下アームNMOSとが短絡することがあり、制御不能、回路破壊を起こす原因となっていた。 Conventionally, a drive pulse signal (gate signal) is output from the rotating electrical machine control device, and the switching operation is performed by repeatedly turning on and off the upper arm PMOS and the lower arm NMOS by this drive pulse signal (gate signal). The ON / OFF operation timings of the upper arm PMOS and the lower arm NMOS are short, and the upper arm PMOS and the lower arm NMOS may be short-circuited, causing control failure and circuit breakdown.
この問題は、前記特許文献1、2、3にあっても十分に解決されるに至っていない。
This problem has not been sufficiently solved even in
本発明の目的は、上アームPMOSをON/OFF駆動すると同時に、下アームNMOSをOFF/ON駆動するとき、上アームPMOSも下アームNMOSも共にOFF動作状態になるデットタイム信号を生成し、確実にアームPMOSと下アームNMOSとが短絡するのを防止することのできる回転電機制御装置を提供することにある。 It is an object of the present invention to generate a dead time signal for both the upper arm PMOS and the lower arm NMOS to be in the OFF operation state when the upper arm PMOS is turned ON / OFF and at the same time the lower arm NMOS is turned ON / OFF. Another object of the present invention is to provide a rotating electrical machine control device capable of preventing a short circuit between an arm PMOS and a lower arm NMOS.
本発明に係る回転電機制御装置のうち代表的な一つは、回転電機を駆動するために、回転電機の複数の固定子巻線端子とバッテリの高電位との間に接続された複数の上アームスイッチング素子と、回転電機を駆動するために、複数の固定子巻線端子とバッテリの低電位との間に接続された複数の下アームスイッチング素子と、上アームスイッチング素子及び下アームスイッチング素子をそれぞれON/OFFすることにより、回転電機の駆動を制御する制御部とを備え、制御部は、上アームスイッチング素子及び下アームスイッチング素子の両方をOFF状態にする期間を生成するデッドタイム生成回路を有し、デッドタイム生成回路は、第1デッドタイムを生成する第1デッドタイム生成部と第2デッドタイムを生成する第2デッドタイム生成部とを有し、上アームスイッチング素子及び下アームスイッチング素子の両方をOFF状態にする期間は、第1デッドタイムまたは第2デッドタイムのいずれか長い方のデッドタイムで規定されるものである。 A representative one of the rotating electrical machine control apparatuses according to the present invention includes a plurality of upper terminals connected between a plurality of stator winding terminals of the rotating electrical machine and a high potential of the battery in order to drive the rotating electrical machine. In order to drive the arm switching element and the rotating electrical machine, a plurality of lower arm switching elements connected between the plurality of stator winding terminals and the low potential of the battery, and an upper arm switching element and a lower arm switching element A control unit that controls the driving of the rotating electrical machine by turning each on and off, and the control unit includes a dead time generation circuit that generates a period in which both the upper arm switching element and the lower arm switching element are in the OFF state. A dead time generation circuit including a first dead time generation unit that generates a first dead time and a second dead time that generates a second dead time; The period during which both the upper arm switching element and the lower arm switching element are in the OFF state is defined by the longer dead time of the first dead time or the second dead time. .
また、本発明に係る回転電機制御装置のうち他の代表的な一つは、回転電機を駆動するために、回転電機の複数の固定子巻線端子とバッテリの高電位との間に、ドレイン端子とソース端子とがそれぞれ接続された複数のP型MOSFETと、回転電機を駆動するために、固定子巻線端子とバッテリの低電位との間に、ドレイン端子とソース端子とがそれぞれ接続された複数のN型MOSFETと、複数のP型MOSFETのゲート端子及び複数のN型MOSFETのゲート端子にそれぞれ制御信号を入力して、P型MOSFET及びN型MOSFETをそれぞれON/OFFすることにより、回転電機の駆動を制御する制御部とを備え、制御部は、P型MOSFET及びN型MOSFETの両方をOFF状態にする期間を生成するデッドタイム生成回路を有し、デッドタイム生成回路は、第1デッドタイムを生成する第1デッドタイム生成部と第2デッドタイムを生成する第2デッドタイム生成部とを有し、P型MOSFET及びN型MOSFETの両方をOFF状態にする期間は、第1デッドタイムまたは第2デッドタイムのいずれか長い方のデッドタイムで規定されるものである。 In addition, another representative one of the rotating electrical machine control devices according to the present invention includes a drain between a plurality of stator winding terminals of the rotating electrical machine and a high potential of the battery in order to drive the rotating electrical machine. A plurality of P-type MOSFETs each having a terminal and a source terminal connected thereto, and a drain terminal and a source terminal are respectively connected between the stator winding terminal and the low potential of the battery in order to drive the rotating electrical machine. By inputting control signals to the plurality of N-type MOSFETs, the gate terminals of the plurality of P-type MOSFETs and the gate terminals of the plurality of N-type MOSFETs, and turning on / off the P-type MOSFET and the N-type MOSFET, respectively, A control unit that controls driving of the rotating electrical machine, and the control unit generates a dead time for generating a period in which both the P-type MOSFET and the N-type MOSFET are turned off. A dead circuit that includes a first dead time generator that generates a first dead time and a second dead time generator that generates a second dead time. The period during which both MOSFETs are in the OFF state is defined by the longer dead time of the first dead time or the second dead time.
本発明に係る回転電機制御装置によれば、上アームのスイッチング素子と下アームのスイッチング素子との短絡を確実に防止することができる。 According to the rotating electrical machine control device of the present invention, it is possible to reliably prevent a short circuit between the switching element of the upper arm and the switching element of the lower arm.
本発明の実施例は、上アームPMOSをON/OFF駆動すると同時に、下アームNMOSをOFF/ON駆動するとき、上アームPMOSも下アームNMOSも共にOFF動作状態になるデットタイム信号を生成し、デットタイム信号の時間上アームPMOS又は下アームNMOSのゲートON信号をOFF信号にすることによって実現される。 The embodiment of the present invention generates a dead time signal in which both the upper arm PMOS and the lower arm NMOS are turned off when the upper arm PMOS is turned ON / OFF and the lower arm NMOS is turned OFF / ON. The dead time signal is realized by turning the gate ON signal of the upper arm PMOS or the lower arm NMOS to the OFF signal.
図1には、本発明に係る回転電機制御装置によって制御される回転電機が搭載する自動車の構成が示されている。 FIG. 1 shows the configuration of an automobile mounted on a rotating electrical machine controlled by the rotating electrical machine control apparatus according to the present invention.
図1において、自動車600は、内燃機関であるエンジン520を動力源としたエンジンパワートレインと、電動発電機500を動力源としたエレクトリックパワートレインの両方を備えた、いわゆるハイブリッド式の自動車である。エンジンパワートレインは主として自動車600の駆動源を構成している。エレクトリックパワートレインは主としてエンジン520の始動源及び自動車600の電力源として用いられている。このように、エレクトリックパワートレインを備えた自動車600では、イグニションキースイッチがオン状態で信号待ちなどの停車時にエンジン520を自動的に停止させ、発車時にエンジン520を自動的に始動して車両を発進させることにより、自動車600の燃費向上や排ガスを低減できるいわゆるアイドリングストップ運転を行うことができる。
In FIG. 1, an
図1に示すように、車体510のフロント部には前輪車軸515が回転可能に軸支されている。前輪車軸515の両端には前輪511,512が設けられている。車体510のリア部には後輪車軸516が回転可能に軸支されている。後輪車軸516の両端には後輪513,514が設けられている。前輪車軸515の中央部には、動力分配機構であるデファレンシャルギア517が設けられている。デファレンシャルギア517は、エンジン520から変速機530を介して伝達された回転駆動力を左右の前輪車軸515に分配している。変速機530はエンジン520の回転駆動力を変速してデファレンシャルギア517に伝達している。エンジン制御装置(ECU)540は、エンジン520の回転駆動力を、燃料調整機構であるインジェクタや空気量調整機構であるスロットルなどのエンジン補機を用いて制御している。
As shown in FIG. 1, a
車両用回転電機100は、回転電機(M/G)とインバータから構成されている。前記インバータはパワー半導体スイッチ回路と前記パワー半導体スイッチ回路の制御に必要な回路から構成されている。前記車両用回転電機100は車体510のフロント部分に設けられたエンジンルーム内にエンジン520と共に配置され、エンジン520の側部に搭載されてエンジン520に機械的に連結されている。この機械的な連結は、エンジン520のクランクシャフトに設けられたプーリー520aと回転電機2の回転軸に設けられたプーリー500aとをベルト570によって接続することにより実現できる。これにより、回転停止状態のエンジン520に回転電機2は回転駆動力を伝達することができる。加えて、回転電機2はエンジン520からの回転駆動力を受けることができる。
The vehicular rotating
アイドリングストップ運転において、エンジン制御装置540はエンジン停止とエンジン起動の指令を行う。前記エンジン制御装置540は自動車600の状態情報からアイドリングストップをする判断をした場合はエンジン520を停止させる。発進時には回転停止状態のエンジン520のクランクシャフトを回転電機2で回転させ、エンジン520を点火する。
In the idling stop operation, the
自動車500のエレクトリックパワートレインは、図1に示すように、バッテリ3によって構成された14V系車載電源に電気的に接続されており、14V系車載電源との間で電力の授受している。14V系車載電源には、エンジン520の始動装置であるスタータ560や、図示省略したライト,ラジオ,方向指示器などの車載補機が電気的に並列接続されている。バッテリ3には、本実施例においてはバッテリ3には出力電圧14V程度の鉛蓄電池が用いられている。
As shown in FIG. 1, the electric power train of the automobile 500 is electrically connected to a 14V in-vehicle power source configured by the
図2には、本発明に係る回転電機制御装置の実施例が示されている。図2において、回転電機制御装置1は、ICチップで構成されており、回転電機(M/G)2を制御するものである。この回転電機2は、三相交流モータ/ジェネレータで構成され、自動車がアイドルストップでエンジン停止後のエンジンの始動時に、力行、即ちモータ(電動機)として作用し、自動車が回生時にジェネレータ(発電機)として作用するものである。
FIG. 2 shows an embodiment of a rotating electrical machine control device according to the present invention. In FIG. 2, the rotating electrical
この回転電機制御装置1には、バッテリ3が接続され、6〜40Vの電圧が供給されている(本実施例では、14Vを例にとっている)。また、このバッテリ3には、回転電機2に直列にフィールドMOS(P型MOSFET)4とQFC−MOS(N型MOSFET)5が挿入接続されている。この回転電機2は界磁コイル2aに流す電流量により、力行時にはトルクを、回生時に発電量を制御している。何らかの原因で、この界磁コイル2aに流す電流が制御出来なくなると、場合によっては重大な事故を引き起こす恐れがある。そのため、界磁コイル2aに流れる電流が制御できなくなった場合には、安全措置として直ちに電流を遮断してやる必要がある。界磁コイル2aに直列に挿入接続されているP型MOSFET4とN型MOSFET5は、界磁コイル2aに流れる電流量を制御したり回路を遮断するためのものである。
A
また、このバッテリ3には、回転電機2の各相U,V,Wの各コイルにそれぞれ直列にP型MOSFET6(6a〜6c)とN型MOSFET7(7a〜7c)が挿入接続されている。このP型MOSFET6(6a〜6c)とN型MOSFET7(7a〜7c)は、インバータを構成し、交互にON・OFFして回転電機2に三相交流電流を供給し、電動機として作用させる。
In addition, in the
このP型MOSFET6(6a〜6c)の各ゲート端子は、ドライバ8を介して、N型MOSFET7(7a〜7c)は、ドライバ9を介して、レベル変換回路10に接続されている。このレベル変換回路10は、セレクタ11、12を介してコントローラ13に接続されており、このコントローラ13からの出力信号によってP型MOSFET6(6a〜6c)とN型MOSFET7(7a〜7c)は、力行制御されている。
Each gate terminal of the P-type MOSFET 6 (6a to 6c) is connected to the
このコントローラ13は、モータ・コントローラ14と、ジェネレータ・コントローラ15と、共通保護回路16とを備えている。このモータ・コントローラ14には、パルス駆動回路14aと、デッドタイム発生回路14bと、過回転保護回路14cと、オーバータイム保護回路14dと、モータロック保護回路14eとがある。このパルス駆動回路14aは、P型MOSFET6(6a〜6c)とN型MOSFET7(7a〜7c)を駆動するパルス波形のゲート信号を発生するものである。
The
また、デッドタイム発生回路14bは、力行時、すなわち、回転電機2をモータとして使用する場合、上側アームを構成するP型MOSFET6(6a〜6c)と下側アームを構成するN型MOSFET7(7a〜7c)の対(例えば6aと7a)が同時にONするのを防止する為のものである。例えば、上側アームを構成するP型MOSFET6(6a〜6c)と下側アームを構成するN型MOSFET7(7a〜7c)の対(例えば6aと7a)が同時にONすると、回路が短絡し、P型MOSFET6(6a)とN型MOSFET7(7a)に大電流が流れ、これらのMOSFETが破壊される。デッドタイム発生回路14bは、この回路短絡によるMOSFETの破壊を防止するため、信号切り替わり時に上側アームを構成するP型MOSFET6(6a〜6c)と下側アームを構成するN型MOSFET7(7a〜7c)が同時にOFFしている期間を作り出すためのものである。
Further, the dead time generation circuit 14b is configured such that the P-type MOSFET 6 (6a to 6c) constituting the upper arm and the N-type MOSFET 7 (7a to 7a) constituting the lower arm at the time of power running, that is, when the rotating
また、過回転保護回路14cは、回転電機2がエンジン始動に充分な所定の回転数に達した場合に、次の発電動作に備え力行動作を停止し発電動作へ移行するためのものである。さらに、オーバータイム保護回路14dは、エンジン始動に充分な力行動作時間(例えば1秒)を経過した場合、バッテリ消耗を抑えると共に次の発電動作に備えるために力行動作を停止し発電動作へ移行するものである。そして、モータロック保護回路14eは、力行時、すなわち、回転電機2をモータとして使用しているにも拘わらずモータが回転していない場合に、モータが回転しないことの検出によってインバータ(上側アームを構成するP型MOSFET6(6a〜6c)と下側アームを構成するN型MOSFET7(7a〜7c)とで構成)にスイッチング信号(パルス信号)の供給を停止するなどして回転電機2の焼き付き等による破壊を防止するものである。
The overspeed protection circuit 14c is for stopping the power running operation and shifting to the power generation operation in preparation for the next power generation operation when the rotating
また、ジェネレータ・コントローラ15には、MOS整流制御回路15aと、無発電保護回路15bとがある。このMOS整流制御回路15aは、整流時、すなわち、回転電機2をジェネレータ(発電機)として使用する場合、回転電機2から出力されてくる三相交流電流を直流に整流するため、上側アームを構成するP型MOSFET6(6a〜6c)と下側アームを構成するN型MOSFET7(7a〜7c)を制御するものである。また、無発電保護回路15bは、整流時、すなわち、回転電機2をジェネレータ(発電機)として使用しているにも拘わらず、回転電機2のU,V、Wの何れかの相電圧が低い状態(発電していない状態)を検出し、誤動作の恐れのある上側アームを構成するP型MOSFET6(6a〜6c)と下側アームを構成するN型MOSFET7(7a〜7c)を共にOFFさせるものである。
The
また、共通保護回路16には、ロード・ダンプサージ保護回路16aと、過電圧保護回路16bと、短絡保護回路16cと、過温度保護回路16dと、フィールドMOSショート保護回路16eと、外部温度センサ開放/短絡保護回路16fとがある。このロード・ダンプサージ保護回路16aは、バッテリ端子が外れる等で一時的にバッテリ電圧が跳ね上がるダンプサージから保護するものである。また、過電圧保護回路16bは、バッテリ電圧VBが所定電圧より上昇したときに、バッテリ3に悪影響のある過電圧が持続しないように発電動作を停止させるためのものである。また、回路短絡保護回路16cは、回路短絡が生じることにより過電流が流れたり、電流の供給が停止し、制御ができなくなるのを防止するためのものである。
The common protection circuit 16 includes a load / dump surge protection circuit 16a, an
さらに、過温度保護回路16dは、上側アームを構成するP型MOSFET6(6a〜6c)や下側アームを構成するN型MOSFET7(7a〜7c)などの温度上昇を検知し、P型MOSFET4やN型MOSFET5等を制御することで力行動作を停止したり発電時の発電量を抑制して温度上昇を抑えるためのものである。また、フィールドMOSショート保護回路16eは、フィールドMOS4のショート故障を検知し界磁コイル2aに過大電流が流れるのを防止するものである。そして、外部温度センサ開放/短絡保護回路16fは、外部温度センサ(サーミスタ或いはダイオード)の断線/短絡を検出して保護するものである。
Further, the
このコントローラ13は、マイコン17Aによって制御されている。このマイコン17Aには、RAM17bとEEPROM17cがバスラインによって接続されている。そして、マイコン17Aには、タイマカウンタ17eと、A/D変換器17dが接続されている(外付けでも、内蔵してもよい)。
The
図2中、18は界磁コントローラで、この界磁コントローラ18には、フィールドMOS制御回路18aと、PWM発生器18bと、QFC−MOS制御回路18cとがある。このフィールドMOS制御回路18aは、回転電機2に流れる界磁電流(If)を制御するもので、P型MOSFET4を制御している。また、PWM発生器18bは、P型MOSFET4を制御する信号のONパルス幅を制御している。さらに、QFC−MOS制御回路18cは、フィールドMOSショート故障やロード・ダンプサージ発生時にQFC−MOS5をOFFし、界磁コイル2aに流れる電流を遮断するものである。
In FIG. 2, reference numeral 18 denotes a field controller. The field controller 18 includes a field MOS control circuit 18a, a PWM generator 18b, and a QFC-MOS control circuit 18c. The field MOS control circuit 18 a controls the field current (If) flowing through the rotating
この界磁コントローラ18からの制御信号は、レベル変換回路19からドライバ回路20を介してP型MOSFET4、N型MOSFET5に供給されるようになっている。すなわち、レベル変換回路19から出力されてくる界磁コントローラ18からの制御信号は、ドライバ回路20のP型MOSFET4駆動用のドライバ20aを介してP型MOSFET4のゲート端子に、N型MOSFET5駆動用のドライバ20bを介してN型MOSFET5のゲート端子にそれぞれ供給されるようになっている。
The control signal from the field controller 18 is supplied from the level conversion circuit 19 to the P-
図2中、21は内蔵の時計である。この時計21は、ウォッチドッグタイマ等各種タイマの時間計測と、PWMのパルス幅の計測、デッドタイムの計測等を行うのに用いられる。また、図2中の22は、通信を行うためのLIN(Local Interconnect Network)信号送受信装置(LINインターフェース)で、このLIN信号送受信装置22は、上位装置ECU(エンジン制御装置)からLIN(Local Interconnect Network)の通信信号(指令信号)を受信したり、上位装置ECUにLIN(Local Interconnect Network)の通信信号を送信する中継を行うものである。このLIN信号送受信装置22で受信したLINの信号は、マイコン17Aに入力され処理される。さらに、23は温度センサで、この温度センサ23は、ICチップで構成される回転電機制御装置1内の温度を検出するものである。この温度センサ23によって検出された温度(アナログ値)は、AD変換器17dでディジタル値に変換されマイコン17Aに入力される。また、図2中、24は、ライト,ラジオ,方向指示器などの車載補機等の負荷である。
In FIG. 2, 21 is a built-in timepiece. The
ICチップで構成される回転電機制御装置1は、パワーステージ1aと、5Vステージ1bとに分かれている。パワーステージ1aには、ドライバ8,ドライバ9,レベル変換回路10,レベル変換回路19,ドライバ回路20が搭載されており、バッテリ3によって駆動するようになっている。このパワーステージ1aには、DC−DC(電源回路)25が搭載されており、このDC−DC(電源回路)25は、バッテリ3からの電力供給を受けて、バッテリ3の電圧(14V)から降圧した電圧(5V)を作り、一定電圧5Vを5Vステージ1bに搭載された各回路に電源として供給するようになっている。
The rotating electrical
また、5Vステージ1bには、セレクタ11、12,コントローラ13,マイコン17A,界磁コントローラ18,時計21,LIN信号送受信装置(LINインターフェース)22,温度センサ23が搭載されている。この5Vステージ1bに搭載されている各装置は、DC−DC(電源回路)25によって作り出される一定電圧5Vによって駆動するようになっている。
On the 5V stage 1b,
このように回転電機制御装置1は、パワーステージ1aの各装置を駆動するための電源と、5Vステージ1bの各装置を駆動するための電源の2つを有しており、5Vステージ1bの各装置は、安定して駆動するように、バッテリ3の電圧変動の影響を受けないようになっている。
As described above, the rotating electrical
このように構成される回転電機制御装置1は、図3の状態遷移図に示す如く処理される。この図3に図示の状態遷移のメイン処理フローは、図4に示されている。
The rotating electrical
始動シーケンス処理は、図5に示す始動シーケンスに基づいて行われる。すなわち、まず、スリープ状態300から、ウェイクアップ検知301を行う。自動車は、発電しないと搭載しているバッテリ3が放電してしまう。したがって、通常、キーOFFしている間は、バッテリ3が過放電にならないように、ウェイクアップ回路だけが給電されていて、その他の回路は全部給電停止状態になっている。キーを押した時に、上位装置(ECU)から指令信号(LIN)が送信されてくる。何らかの障害で指令信号が受信できなかった場合は、バッテリ3が過放電状態になり自動車の制御が不能になる。このため指令信号(LIN)が受信できなくても自立的に起動する機能が付け加えられている。この機能を有するものが、図6に示すウェイクアップ装置50である。スリープ状態300では、このウェイクアップ装置のみが動作している。
ウェイクアップ装置50は、ウェイクアップ検知回路50aと、このウェイクアップ検知回路50aに給電するサブのDC−DC(電源回路)50bと、ウェイクアップ検知回路50aの出力信号を受けるフリップフロップ(FF)50cによって構成されている。このウェイクアップ装置50は、上位装置(ECU)からLINが送信されてくることによってISGのシステム全体を立ち上げることになる。エンジンが動き出したとき、回転電機2が回りだし、残留磁束によって、わずかな発電電圧が発生する。このときのバッテリ電圧、上位装置からの指令信号を受信した場合、又は、回転電機が発生する固定子巻線端子間電圧を検知することによって回転電機の起動を判定して、メインのDC−DC(電源回路)25をONさせる。ウェイクアップ回路の起動判定条件が図7の真理値表に示されている。サブのDC−DC(電源回路)50bは、バッテリ3のバッテリ電圧VB(14V)を降圧して所定の電圧を作り出し、ウェイクアップ検知回路50aに必要な最低限の電源を供給するものである。
The start sequence process is performed based on the start sequence shown in FIG. That is, first, the
The
図7の真理値表において、VBはバッテリ3の電圧、(U―V)は回転電機のU相電圧とV相電圧の差電圧(他の相の差電圧でも良い。)、LINは上位装置ECUから送信されてくる指令信号である。図7の真理値表に示す「0」「1」の組合せで、VB,(U―V)、LIN信号がウェイクアップ検知回路50aに入力される。
In the truth table of FIG. 7, VB is the voltage of the
バッテリ3の電圧では、例えば、「0」の場合には6.5V以下の状態を示し、「1」の場合は8V以上の状態を示している。また、(U―V)では、「0」の場合には0.4V未満の状態を示し、「1」の場合には0.4V以上を示している。また、LINでは、「0」の場合には通信無しの状態を示し、「1」の場合は通信有りの状態を示している。
With respect to the voltage of the
図5のウェイクアップ検知301においては、図7の真理値表のウェイクアップの判定条件にしたがってウェイクアップ状態の判定を行っている。すなわち、ウェイクアップ状態に入るのは、ウェイクアップ検知回路50aの入力が、VB「1」、(U―V)「0」、LIN「1」の場合、VB「1」、(U―V)「1」、LIN「0」の場合、VB「1」、(U―V)「1」、LIN「1」の場合のいずれかである。これから分かるように、上位装置(ECU)から通信指令(LIN)があって(「1」)も、VB「0」、(U―V)「0」の場合、及びVB「0」、(U―V)「1」の場合は、ウェイクアップ状態にはならない。一方、上位装置(ECU)からの通信指令(LIN)を受信できなくて(「0」)も、VB「1」、(U―V)「1」であれば、ウェイクアップ状態となる。
In the wake-up
ウェイクアップ検知301においてウェイクアップの条件が成立すると、フリップフロップ50cがセットされメインのDC−DC(電源回路)25がONする。これにより図2の低電圧部1Bの全ての回路は5V電源が給電されて動作可能状態になる。
When the wakeup condition is satisfied in the
また、図7の真理値表では、スリープ状態に入る判定条件も示されている。すなわち、セルフストップの検知である。図7から分かるように、VB「0」の場合、セルフストップ信号が出力される。また、VB「1」、(U−V)「0」、LIN「0」の場合にも同様にセルフストップ信号が出力される。セルフストップの検知、上位装置からのスリープ信号、またはマイコン誤動作検知があると、図6のフリップフロップ50cをリセットし、メインのDC−DC(電源回路)25をシャットダウンさせ、過放電によるバッテリ3の消耗を防止する。
The truth table in FIG. 7 also shows the determination conditions for entering the sleep state. That is, self-stop detection. As can be seen from FIG. 7, when VB is “0”, a self-stop signal is output. In the case of VB “1”, (U−V) “0”, and LIN “0”, the self-stop signal is similarly output. When a self-stop detection, a sleep signal from the host device, or a microcomputer malfunction detection is detected, the flip-
図5に示す始動シーケンスにおいて、ウェイクアップ検知301でウェイクアップを検知し、メインのDC−DC(電源回路)25がONして5V電源電圧が立ち上がると、次に、パワーオンリセット処理302を実行する。パワーオンリセット処理302ではLIN用レジスタ含む全てのレジスタ類の初期設定を行う。次のステップで全MOSのオフ、全フォルト信号の無視処理304を行う。この処理においては、上下アームMOS、フィールドMOS、QFCMOSの全てをOFFする。また、不確定の信号を出力している全ての検知回路の出力信号を無視する。これは、正常な動作に入る前に、検出回路から出力された誤信号を無視するためである。
In the start-up sequence shown in FIG. 5, when the wake-up
ステップ303の処理が終わると、次に、立上げ中通知処理304を行う。これは、現在、回転電機制御装置1を立ち上げ中であることを上位装置であるECUへ通知するものである。上位装置ECUへの通知は、LIN信号送受信装置22を用いて行われる。この処理が終わると次に、界磁電流If測定系のオフセット値の測定305を行う。この測定が終わると、次に、界磁電流Ifのモニタ処理306を行う。この処理は、図9に示したQFC MOS5のソース側に接続した電流検出用抵抗(RSF)を用いて、界磁電流Ifを測定し、界磁電流の測定精度を上げるため、先に測定したオフセット値分を補正するものである。この界磁電流Ifが、
界磁電流If≧0.4A
の場合は、QFCMOS5の診断を行わずに、デフォルト値セット処理310に移り、発電制御用レジスタ(REG)にデフォルト値をセットする。
When the process of
Field current If ≧ 0.4A
In this case, without making a diagnosis of QFCMOS5, the process proceeds to a default
界磁電流If<0.4A
の場合は、フィールド4のMOSオン処理307を行う。この処理は、回転電機2の界磁コイル2aに電流を供給するため、フィールドMOS4をONする処理を行う。具体的には、マイコン17の処理によって界磁コントローラ18からレベル変換回路19、ドライバ回路20を介してフィールドMOS4のゲートに制御信号(ONパルス信号)を供給する。
Field current If <0.4A
In this case, the
この処理が終わると、次に、界磁電流Ifモニタ処理308を行う。この処理は、QFCMOS5のソース側に接続されている電流検出用抵抗(RSF)を用いて界磁電流Ifを測定する。このフィールドMOSオン処理307と、界磁電流Ifモニタ処理308により、QFCMOS5のショート故障診断を行う。すなわち、フィールドMOS4のゲートにONパルス信号を供給してONさせ、約50ms後に界磁電流Ifを測定してチェックする。この界磁電流Ifの値が、
界磁電流If≦0.4A
の場合に正常と判断し、
界磁電流If>0.4A
の場合にショート故障と判断する。QFCMOS5のショート故障診断の終了後、フィールドMOS4をOFFする。
When this process is finished, a field current If
Field current If ≦ 0.4A
In the case of
Field current If> 0.4A
In the case of, it is judged as a short circuit failure. After the short fault diagnosis of
QFCMOS5が正常と判断されると、デフォルト値セット処理310に移り、図示しない発電制御用レジスタ(REG)にデフォルト値をセットする。また、QFCMOS5が故障と判断されると、次に、フラグセット処理309が行われる。
When it is determined that the
ここでは、QFCMOS5が故障と判断されたことによって、フォルト要因フラグ(MEF)をセット(「1」)する。この要因フラグ(MEF)は、スリープに移行するまで保持される。QFCMOS5の故障診断は、ウェイクアップした後の始動時シーケンスの度に行われる。このように、QFCMOS5のショート故障診断を始動時シーケンスで実施するのは、QFCMOS5が通常動作においては、常時ONとなっており、ショート故障検知ができないためである。
Here, a fault factor flag (MEF) is set (“1”) when it is determined that the
このフラグセット処理309が終わると、次に、デフォルト値セット処理310が行われる。ここでは、LIN用レジスタ以外の各発電制御レジスタ(REG)にデフォルト値をセットする。デフォルト値セット処理310が終わると、次に、フラグクリア処理311が行われる。ここでは、フォルト要因フラグ(MEF)を除くすべてのエラーフラグをクリア(「0」)する。
When the
フラグクリア処理311が終わると、次に、デフォルト発電開始処理312が行われる。ここでは、コントローラ13が作動して、界磁電流コントローラ18によってデフォルトの界磁電流を流し始め、回転電機2を発電機として作動させる。発電電圧が大きくなりバッテリVB 3の電圧を越えるようになるとジェネレータコントローラ15、セレクタ11と12、レベル変換回路10、ドライバ8と9を介してP型MOSFET6とN型MOSFET7をON、OFF制御して整流動作を行わせ、バッテリ3と負荷24にデフォルト値での直流電力を供給する。
When the flag clear process 311 ends, a default power
この処理が終わると、次に、全フォルト信号有効設定処理313が行われる。ここでは、全てのフォルト信号について、保護有効の設定を行う。この処理が終わると、準備完了通知処理314が行われる。この処理では、指令信号の受信準備が完了したことを上位装置(ECU)に通知し、LIN信号の受信待ち状態になる。以後、上位装置(ECU)からのLIN信号に基づいて発電制御を行う。
When this processing is finished, next, all fault signal
図4のメイン処理フローのステップ201において始動時シーケンス処理が行われると、ステップ202において、ウォッチドッグタイマクリア処理が行われる。このウォッチドッグタイマは、メイン処理の中で一定周期毎にクリアするようにしており、ソフトが暴走してウォッチドッグタイマを一定時間内にクリア出来なかった場合、リセット信号を発生してシステムを再起動するためのものである。本実施例においては、約2msec毎にウォッチドッグタイマをクリアしている。
When start-up sequence processing is performed in
このステップ202においてウォッチドッグタイマクリアが行われると、ステップ203において、レジスタの再セット処理が行われる。このステップ203では、始動時シーケンスで値をセットしたレジスタのうち、作動している間に内容が書き換わっていると問題となるレジスタに値を再度セットしている。このステップ203においてレジスタの再セットが行われると、ステップ204において、AD変換処理が行われる。AD変換は、アナログ値をデジタル値に変換する処理で、AD変換するものには、界磁電流If値、バッテリ電圧VB、温度センサの値Tempがある。温度センサTempには、外部センサと内蔵センサの両方がある。
When the watchdog timer is cleared in
ステップ204においてAD変換処理が行われると、ステップ205において、モード選択処理が行われる。モード選択処理は、上位装置(ECU)からの指示に基づいて処理を行うもので、発電、力行準備、力行、サイレンス(何もしない状態)の何れかを選択して処理する。このステップ205においてモード選択処理が行われると、ステップ206において、フラグ処理、レジスタ設定処理が行われる。このフラグ処理はハードウエアが検知したフラグやAD変換した各種情報から現在のシステムの状態を把握し、レジスタ設定処理は保護処理への移行やLIN送信レジスタ設定を行うものである。これは、フラグの状態を見てレジスタに処理を設定するものである(界磁電流を増やす等)。
When AD conversion processing is performed in step 204, mode selection processing is performed in
また、ステップ206においてフラグ処理、レジスタ設定処理が行われると、ステップ207において、界磁電流制御値の設定か否かの判定を行う。界磁電流制御は、発電、力行準備、力行などで行われる。このステップ207において、界磁電流制御値の設定ではないと判定すると、ステップ202に戻る。また、ステップ207において界磁電流制御値の設定であると判定すると、ステップ208にて、界磁電流制限処理及び界磁電流制御を行う。この制御は、上位装置(ECU)からの指示(LIN受信信号)に基づいて行われ、界磁電流制限値以下に制限したり、LIN受信信号の目標発電電圧とVB(バッテリ電圧)から界磁電流Ifの制御値を計算する。このステップ208において界磁電流制限処理、界磁電流制御が行われると、ステップ209において、負荷応答制御(LRC)を行う。
When flag processing and register setting processing are performed in
次に、図3の状態遷移図において、発電モード103について説明する。この発電モード103には、MOS整流許可モード104がある。このMOS整流許可モード104は、上位装置(ECU)からの指令信号(LIN受信信号)に基づいて回転電機2をジェネレータ(発電機)として使用する場合である。ここでは、回転電機2をジェネレータ(発電機)として使用する条件が整っていれば、MOS整流の許可をする。このMOS整流の許可があったときに、負荷変動があると、負荷応答制御モード105によって、負荷変動に応じた負荷応答制御(LRC)を行う。具体的には、図2に図示のP型MOSFET(フィールドMOS)4を制御して界磁コイル2aに流れる界磁電流を制御する。
Next, the
LRC(負荷応答制御)105は、発電モード103において、負荷変動(ヘッドライトが点いた、エアコンのスイッチが入った等)によって目標電圧に対して電源電圧が低下したとき、電源電圧を目標電圧になるように負荷変動に追随してゆっくりと昇圧する制御を行うものである。このように負荷変動があったときに電源電圧を目標電圧にゆっくり昇圧するのは、アイドリング状態のような回転数が低い場合に、発電を急激に行うとエンジンに多大の負荷を掛けることになり、このエンジン負荷によって、エンジン回転数の低下を招き、エンスト等を起こすのを防止するためである。
In the
この負荷応答制御モード105によって負荷変動に応じた負荷制御が終わると、LRC(負荷応答制御)は自動的にMOS整流許可発電104に復帰する。このMOS整流許可モード104において、上位装置(ECU)からの指令信号(LIN受信信号)に基づいて回転電機2をジェネレータ(発電機)として使用することが指示されたときに、回転電機2の相電圧U、V、Wいづれかの電圧が低いいわゆる無発電(欠相)が検出されると、異常と判断し、MOS整流禁止モード106において、MOS整流を禁止する。具体的には、図2に図示のP型MOSFET6(6a〜6c)とN型MOSFET7(7a〜7c)のゲートに駆動パルス信号の供給を止める。すなわち、本来、回転電機(M/G)2によって発電される三相交流電圧は、ダイオードで直流電圧に整流することもできるが、内部抵抗が大きいので、MOSFETで直流電圧に整流している。このMOS整流許可モード104は、このような通常の整流状態である。しかし、MOSFET6,7による整流で異常が生じた場合(例えば、無発電の状態)には、MOS整流禁止モード106が作動し、インバータを構成しているP型MOSFET6(6a〜6c)とN型MOSFET7(7a〜7c)をOFFし、P型MOSFET6(6a〜6c)のソース−ドレイン間に接続されているダイオードとN型MOSFET7(7a〜7c)のソース−ドレイン間に接続されているダイオードを用いて全波整流する。
When the load control according to the load fluctuation is finished in the load
サイレンスモード107は、エンジン制御装置(ECU)540からの司令がなく、力行以外で過電圧である場合、バッテリVB24の電圧が低電圧(6.5V<VB≦8V)である場合、力行準備以外で過電流である場合、力行時にアームMOS過温度である場合、力行時に外部温度センサ故障である場合、ICが過温度である場合、IC内蔵温度センサ故障である場合のいずれかの場合(遷移条件)に、作動するもので、アームMOS(P型MOSFET6、N型MOSFET7)を全OFF、フィールドMOS(P型MOSFET)4をOFF、QFC−MOS(N型MOSFET)5をONする。
In the silence mode 107, there is no command from the engine control unit (ECU) 540, and it is an overvoltage other than power running. When the voltage of the
次に、図3の状態遷移図において、アイドルストップモード108について説明する。アイドルストップモード108は、アイドルストップ、すなわち車両の走行停止状態でエンジンの動作を停止し、車両の走行開始時にモータによりエンジンを再起動する場合のエンジン動作を停止して走行停止状態にあるときの処理モードである。このアイドルストップモード108には、力行準備モード109と、力行モード110がある。この力行準備モード109は、上位装置(ECU)からの指令信号(LIN受信信号)があると、直ちに回転電機2を力行モードで運転することができるようにしておくことである。
Next, the
すなわち、力行準備モード109は、回転電機2による発電を行っておらず、また、回転電機2をモータ(電動機)としても使用していない状態である。回転電機2が発電機として使用している状態からモータ(電動機)として使用する場合には、力行準備モード109を経なければならない。回転電機2の動作としては、発電も力行もしておらず、制御としては、回転電機2による発電の制御も力行の制御も同じMOSで行う。このため、発電モード103からいきなりアイドルストップモード108の力行モード110には入れない。従って、力行準備モード109という発電も力行も行わない、何もしない状態が必要になる。
That is, the power running
すなわち、この力行準備モード109を置くのは、動作上では、発電から力行に直ちに移行すると、動作異常を起こす可能性があることと、システム上からは、安全に作動するようにするためである。したがって、発電モード103の状態からアイドルストップモード108の力行モード110に移行する場合、上位装置(ECU)からの指令信号(LIN受信信号)に基づいて、まず、力行準備状態に入る指令が出され、この力行準備指令に基づいて、力行準備モード109の処理(発電を停止し、何も制御しない状態を作る)を行って、次に、上位装置(ECU)から力行の実行を指令する指令信号(LIN受信信号)が出され、この力行指令に基づいて、力行モード110の処理(モータ駆動を行う)を行う。すなわち、発電モード103で発電している最中に、誤って上位装置(ECU)から力行指令信号(LIN信号)が送られてきても、その力行指令信号(LIN信号)は無視されることになる。
In other words, the reason why the power running
ところで、回転電機制御装置1では、内燃機関であるエンジン520が停止している場合、このエンジン停止状態がアイドルストップモード108で停止しているのか、エンジンキーを抜いてエンジンが完全停止状態になっているのか分からない。このため、アイドルストップモード108で停止している場合は、力行準備モード109の指令が出ていることを力行準備フラグが立っていることで認識している。回転電機制御装置1は、上位装置(ECU)から力行準備指令を受けない状態でエンジン停止を検知した場合には、回路を閉じる処理(スリープ処理)を実行する。
By the way, in the rotary electric
また、発電モード103で発電している最中に、エンジンが停止すると、上位装置(ECU)から出されている発電指令(例えば、端子間電圧を14Vにする等)が出た状態で、エンジンが停止しても発電指令が残っている状態となっている。しかし、エンジンが停止すると、端子間電圧は出ない。この端子間電圧の電圧量は、回転電機2の界磁コイルに流れる電流量で制御している。このため、回転電機制御装置1は、回転電機2の界磁コイルに電流を最大限流して、端子間電圧の電圧を上げようとする。すると、バッテリ3から電流が大量に回転電機2の界磁コイルに流れ込み、バッテリ3が上がり易くなる。しかし、このアイドルストップモード108の力行準備モード109の指令が出ると、回転電機2によって発電もモータ(電動機)駆動もしない状態になる。このため、力行準備モード109の指令が出ていると、界磁コイルに流れる電流量は抑えられる。ただ、力行準備モード109の状態でも、回転電機2の界磁コイルに流す電流Ifは、ゼロではなく、1A〜2A程度流しておく方が、立ち上がりを良くするため、より好ましい。このようにしておくことにより、上位装置(ECU)から力行指令が来たときに直ぐに対応することができる。
Further, when the engine is stopped during power generation in the
力行準備モード109が完了し、上位装置(ECU)からの指令信号(LIN受信信号)によって回転電機2をモータ(電動機)として使用する指令がくると、力行モード110の処理が行われる。この力行モード110では、回転電機2を力行モード(電動機として)で運転し、モータ駆動を行う。このとき、モータ駆動時の突入電流があった場合には、この突入電流から正常駆動に復帰すると、回転電機2のモータ駆動を続行する。この回転電機2の力行時にモーターロック(回転電機2の回転の停止)が生じると、回転電機2のモータ駆動を停止し、発電モード103のMOS整流許可モード104へ移行する。すなわち、発電を開始する。
When the power running
また、アイドルストップモード108の力行モード110において、モータ駆動が行われ、力行時のモータの回転数が一定の回転数よりも大きくなった場合には、これを過回転と認識し、回転電機2が過回転を起こした場合は、エンジン回転が必要以上になっており、エンジンが掛かったと判定する。この場合には、回転電機2を力行モード(電動機として)で運転することを止め(力行を停止)、発電モード103のMOS整流許可モード104移行する。すなわち、発電を開始する。
Further, in the power running mode 110 of the
力行以外のダンプサージに対しては、ダンプサージ保護モード111で処理される。このダンプサ−ジ保護モード111は、力行以外(発電の時)にダンプサージ電圧(バッテリ端子が外れる等で一時的にバッテリ電圧が跳ね上がる、いわゆる跳ね上がり電圧)が生じると、このダンプサ−ジ電圧から回路を保護するため、フィールドMOS(P型MOSFET)4をOFF、QFC−MOS(N型MOSFET)5をOFFし、ダンプサ−ジ電圧が収まったところで、発電モード103のMOS整流許可モード104に移行する(発電に移行する)。このダンプサ−ジ保護モード111の処理は、ロード・ダンプサージ保護回路16aによって行われる。
Dump surges other than power running are processed in the dump
また、短絡事故については、ロータ短絡保護モード112で処理される。このロータ短絡保護モード112は、回転電機2のロータで短絡が生じた場合の保護の処理で、ロータ短絡によって生じる過電流から保護するため、界磁電流(If)をフィールドMOS(P型MOSFET)4のオンデューティを0.5%に固定して、大量の電流が流れるのを防止する。そして、短絡が復帰すると、100Hzで発電モード103のMOS整流許可モード104に移行する(発電に移行する)。このロータ短絡保護モード112の処理は、回路短絡が生じることにより過電流か流れたり、電流の供給が停止し、制御ができなくなるのを防止するため回路短絡保護回路16cによって行われる。
Further, the short circuit accident is processed in the rotor short
さらに、発電モード103の処理とアイドルストップモード108の処理において、力行時以外のアームMOS(P型MOSFET6、N型MOSFET7)の過温度が検出されたときは、過温度保護モード113で処理される。過温度保護モード113は、力行時以外(発電時)の主回路であるアームMOS(P型MOSFET6、N型MOSFET7)の過温度が検出されたとき、あるいは力行時以外(発電時)の外部温度センサの故障が検出されたときに、回路を急激な温度上昇によって生じる破壊から保護するための処理である。過温度が検出されると、過温度突入時にフィールドMOS(P型MOSFET)4のオンデューティを制御して、界磁電流(If)を50%に低くし、発熱を抑える。そして、アームMOS(P型MOSFET6、N型MOSFET7)の温度が適正になったときに復帰したと判断し、発電モード103のMOS整流許可モード104に移行する(発電に移行する)。この過温度保護モード113の処理は、急激な温度上昇によって生じる回路の破壊から保護するため過温度保護回路16dによって行われる。
Further, in the process of the
図4のメイン処理フローを補完するために、図8の割り込み処理フローに示すように、割込処理が行われる。この割込処理が行われているときは、メイン処理フローは、停止している。この割り込み処理には、リセット処理、2msタイマ処理、LIN送受信処理の3つがある。まず、リセット処理には、各種エラー処理がある。このエラーには、例えば、ウォッチドッグタイマエラーがある。また、2msタイマ処理には、2ms毎にデクリメントする
ア)診断タイマ(TDIAG)
イ)LRC(Load Response Control)タイマ(TLRC)
ウ)低電圧タイマ(TLV8)
エ)不足電圧タイマ(TUNV)
オ)過電流タイマ(TOC)
カ)過電圧タイマ(TOV)
キ)LINタイマ(TLIN2.TLIN10)
がある。さらに、LIN送受信処理には、上位装置(ECU)からの指令信号(LIN受信信号)に基づく送受信データの処理がある。
In order to complement the main process flow of FIG. 4, an interrupt process is performed as shown in the interrupt process flow of FIG. When this interrupt process is performed, the main process flow is stopped. There are three types of interrupt processing: reset processing, 2 ms timer processing, and LIN transmission / reception processing. First, the reset process includes various error processes. This error includes, for example, a watchdog timer error. In addition, the 2ms timer process decrements every 2ms. A) Diagnostic timer (TDIAG)
B) LRC (Load Response Control) timer (TLRC)
C) Low voltage timer (TLV8)
D) Undervoltage timer (TUNV)
E) Overcurrent timer (TOC)
F) Overvoltage timer (TOV)
G) LIN timer (TLIN2.TLIN10)
There is. Further, the LIN transmission / reception processing includes processing of transmission / reception data based on a command signal (LIN reception signal) from a host device (ECU).
図2に示される回転電機2をマイコン17Aによってコントローラ13を作動し、P型MOSFET6(上アーム)とN型MOSFET7(下アーム)を交互にON・OFF駆動(整流開始)して、界磁電流Ifを流し始め、三相交流電流を供給し、電動機として作用させる場合には、図9に示す回路によって行われる。
2 operates the
図9において、バッテリVB3には、回転電機2の上流側に直列にフィールドMOS(P型MOSFET)4が、回転電機2の下流側に直列にQFC−MOS(N型MOSFET)5が挿入接続されている。このN型MOSFET5のソース側端子には、RSF(電流検出用抵抗)が接続されている。このRSF(電流検出用抵抗)は、界磁電流Ifをモニタするためのものである。そして、回転電機制御装置1からは、フィールドMOS(P型MOSFET)4のゲートとQFC−MOS(N型MOSFET)5のゲートに駆動パルス信号が入力されるようになっている。この駆動パルス信号がフィールドMOS(P型MOSFET)4のゲートとQFC−MOS(N型MOSFET)5のゲートに供給されると、フィールドMOS(P型MOSFET)4とQFC−MOS(N型MOSFET)5はONする。
In FIG. 9, a field MOS (P-type MOSFET) 4 is inserted in series on the upstream side of the rotating
また、P型MOSFET6(6a〜6c)のゲートとN型MOSFET7(7a〜7c)のゲートには、回転電機制御装置1から駆動パルス信号が入力されるようになっている。このP型MOSFET6とN型MOSFET7は、P型MOSFET6aとN型MOSFET7a、P型MOSFET6bとN型MOSFET7b、P型MOSFET6cとN型MOSFET7cというようにそれぞれが対となっている。そして、P型MOSFET6aとN型MOSFET7aは、交互にON・OFF駆動される。P型MOSFET6(6a〜6c)はそれぞれ位相が120°ずれて駆動される。また、N型MOSFET7(7a〜7c)もそれぞれ位相が120°ずれて駆動される。このような制御を行うことにより、回転電機2はモータとして駆動される。
A drive pulse signal is input from the rotating electrical
ここで、P型MOSFET6がONしてOFFするまで、確実にN型MOSFET7はOFFしている必要がある。P型MOSFET6がONしている間にN型MOSFET7がONしてしまう(上下アームが同時オンする)と、上下アームを構成するP型MOSFET6及びN型MOSFET7に一気に大きな電流(過電流)が流れてしまう。すると、インバータを構成するP型MOSFET6及びN型MOSFET7が破壊されてしまう。そこで、本実施例においては、図10(A)に示すように、P型MOSFET6とN型MOSFET7をON/OFFするパルス駆動回路14の前にデッドタイム生成回路3000を設けてある。図10(B)には、通常時のデットタイム信号の生成タイムチャートが、図10(C)には、メイン・デットタイム8bitカウンタ3010が異常時のデッドタイム信号の生成タイムチャートが示されている。
Here, the N-
図10(A)において、デットタイム生成回路3000は、クロック分周回路3040と、メイン・デットタイム8bitカウンタ3010と、サブ・デットタイム5bitカウンタ3020と、OR回路3030とによって構成されている。
10A, the dead
クロック分周回路3040はクロック21の信号を用いて、メイン・デットタイム8bitカウンタ3010とサブ・デットタイム5bitカウンタ3020に対してカウントするタイミングの信号を個別に出力する。
The clock
メイン・デットタイム8bitカウンタ3010は、8bitカウンタで精度の良いメイン・デットタイム信号をOR回路3030に出力するものである。
The main dead time 8-
また、サブ・デットタイム5bitカウンタ3020は、メイン・デットタイム8bitカウンタ3010の異常により短いメイン・デットタイム信号が出力される時のバックアップとして、サブ・デットタイム信号をOR回路3030に出力するものである。サブ・デットタイム信号は、バックアップである理由から精度を落とした5bitカウンタを採用できる。これによりデッドタイム生成の二重化による回路規模の増大を緩和することができる。
The sub
通常時、図10(B)の(d)に示されるOR回路3030から出力されるデッドタイム信号は、図10(B)の(e)に示される精度の良いメイン・デットタイム信号が使用される。そのために、図10(B)の(f)に示されるサブ・デッドタイム信号は、メイン・デッドタイム信号よりも短いパルス幅にしてOR回路3030に出力させる。
Normally, the dead time signal output from the
一方、メイン・デットタイム8bitカウンタ3010の異常により、図10(C)の(h)に示される非常に短いメイン・デットタイム信号が出力される時、図10(g)に示されるOR回路3030から出力されるデッドタイム信号は、図10の(i)に示されるサブ・デットタイム信号が採用される。これにより、通常時は精度の良いメイン・デットタイム信号が、メイン・デットタイム8bitカウンタ異常時はバックアップのサブ・デッドタイム信号が、OR回路3030からパルス駆動回路14に出力され、確実なデッドタイムを得ることができる。
On the other hand, when a very short main dead time signal shown in (h) of FIG. 10C is output due to an abnormality of the main dead time 8-
図10(B)の(b)に示される上アーム駆動信号は、図10(B)の(a)に示されるホールIC入力信号の立ち上がりエッジから、図10(B)の(d)に示されるOR回路3030のデッドタイム信号がHiからLowに切り換ったら、Hiになる信号であり、ホールIC入力信号がLowであればLowになる信号である。また、図10(B)の(c)に示される下アーム駆動信号は、図10(B)の(a)に示されるホールIC入力信号の立ち下がりエッジから、図10(B)の(d)に示されるOR回路3030のデッドタイム信号がHiからLowに切り換ったらHiになる信号であり、ホールIC入力信号がHiであればLowになる信号である。
The upper arm drive signal shown in (b) of FIG. 10 (B) is shown in (d) of FIG. 10 (B) from the rising edge of the Hall IC input signal shown in (a) of FIG. 10 (B). When the dead time signal of the
上アーム駆動信号及び下アーム駆動信号は、P型MOSFET6及びN型MOSFET7のON/OFFを決める信号で、HiならばON、LowならばOFFとなる。この上アーム駆動信号及び下アーム駆動信号に、図10(A)に示したデッドタイム生成回路3000による二重化されたデッドタイムを挿入することで、P型MOSFET6がONしている間にN型MOSFET7がONしてしまう(上下アームが同時オンする)を防止できる。したがって、上下アームを構成するP型MOSFET6及びN型MOSFET7に一気に大きな電流(過電流)が流れるのを防止することができる。
The upper arm drive signal and the lower arm drive signal are signals for determining ON / OFF of the P-
図10(B)の(e)に示されるメイン・デッドタイム期間と図10(B)の(f)に示されるサブ・デッドタイム期間は、図10(A)に示すようにマイコン17から、メイン・デットタイム8bitカウンタ3010とサブ・デットタイム5bitカウンタ3020に対してカウント上限値を任意に設定することにより、変更可能である。
The main dead time period shown in (e) of FIG. 10B and the sub dead time period shown in (f) of FIG. 10B are obtained from the
図11に本発明のdV/dt制御付ドライバ回路を適用した回転電機制御装置を示す。この装置の主MOS回路は上アームにはP型MOSFET、下アームにはN型MOSFETで構成されている。図11中のLs1,Ls2は、バッテリVBに行くまでの配線の寄生インダクタンスLを等価的に表したものである。発電時にはこれらMOSFETをスイッチングさせ、MOS整流動作させる。従来、発電時にはダイオードのハーフブリッジ回路で整流動作させていたが、ダイオードの発熱低減のために、MOSFETのハーフブリッジ回路で整流動作させている。MOS整流動作とは、発電時に相電圧(例えばU相電圧)がバッテリ電圧VBの高電位側から所定の閾値電圧(Vt1)を超えたときに上アームP型MOSFETをオンし、相電圧(例えばU相電圧)が所定の閾値電圧(Vt1)より下がったときに上アームP型MOSFETをオフし、また、相電圧(例えばU相電圧)がバッテリ電圧VBの低電位側から所定の閾値電圧(Vt2)を超えたときに下アームN型MOSFETをオンし、相電圧(例えばU相電圧)が所定の閾値電圧(Vt2)より下がったときに下アームN型MOSFETをオフするものである。このときのMOSFETのオフ動作が遅れると、相電圧がバッテリ電圧の高電位より下がっても上アームP型MOSFETがオンのままなので、バッテリ側からステータコイル側に電流が逆流し、発電効率が低下するだけでなく、上下アームMOSFETが短絡し、過電流が流れる。従って、発電時にはMOSFETのスイッチング速度を速くする必要がある。これに対して、力行時にこれらMOSFETをスイッチングさせると、寄生インダクタンスLs1,Ls2に流れる電流が変化する。この電流の変化量をdI/dtとすると寄生インダクタンスLに発生する誘起電圧は−L・dI/dtとなる。主回路MOSFETのスイッチング速度を速くすると、dI/dtが大きくなり、誘起電圧も増える。この誘起電圧は主回路MOSFETのドレイン−ソース間に印加されるため、主回路MOSFETの耐圧を超えると破壊してしまう。従って、力行時にはスイッチング速度を遅くする必要がある。 FIG. 11 shows a rotating electrical machine control apparatus to which the driver circuit with dV / dt control of the present invention is applied. The main MOS circuit of this device is composed of a P-type MOSFET in the upper arm and an N-type MOSFET in the lower arm. Ls1 and Ls2 in FIG. 11 represent equivalently the parasitic inductance L of the wiring leading to the battery VB. During power generation, these MOSFETs are switched to perform MOS rectification operation. Conventionally, a rectifying operation is performed by a diode half-bridge circuit during power generation, but a rectifying operation is performed by a MOSFET half-bridge circuit in order to reduce heat generation of the diode. In the MOS rectification operation, the upper arm P-type MOSFET is turned on when the phase voltage (for example, U phase voltage) exceeds a predetermined threshold voltage (Vt1) from the high potential side of the battery voltage VB during power generation, and the phase voltage (for example, When the U-phase voltage falls below a predetermined threshold voltage (Vt1), the upper arm P-type MOSFET is turned off, and the phase voltage (for example, U-phase voltage) is reduced from the low potential side of the battery voltage VB to the predetermined threshold voltage ( The lower arm N-type MOSFET is turned on when Vt2) is exceeded, and the lower arm N-type MOSFET is turned off when the phase voltage (for example, U phase voltage) falls below a predetermined threshold voltage (Vt2). If the turn-off operation of the MOSFET at this time is delayed, the upper arm P-type MOSFET remains on even if the phase voltage falls below the high potential of the battery voltage, so that current flows backward from the battery side to the stator coil side, resulting in a decrease in power generation efficiency. In addition, the upper and lower arm MOSFETs are short-circuited and an overcurrent flows. Therefore, it is necessary to increase the switching speed of the MOSFET during power generation. On the other hand, when these MOSFETs are switched during power running, the current flowing through the parasitic inductances Ls1 and Ls2 changes. If the amount of change in this current is dI / dt, the induced voltage generated in the parasitic inductance L is -L · dI / dt. Increasing the switching speed of the main circuit MOSFET increases dI / dt and increases the induced voltage. Since this induced voltage is applied between the drain and source of the main circuit MOSFET, it will be destroyed if it exceeds the breakdown voltage of the main circuit MOSFET. Therefore, it is necessary to slow down the switching speed during power running.
そこで、本実施例においては、図11に示す如く、力行時と発電時にゲート信号のdV/dtを変えるドライバ回路400でP型MOSFET6、N型MOSFET7の駆動を行っている。
Therefore, in this embodiment, as shown in FIG. 11, the P-
図11において、ドライバ回路400は、ゲート信号の立ち上がりの傾きと、立ち下がりの傾きを変えるdV/dt制御機能を有するドライバ401〜406によって構成されている。このドライバ401〜406は、P型MOSFET6(上アーム)とN型MOSFET7(下アーム)の各ゲートに接続されている。
In FIG. 11, the
図11において、ドライバ回路400は、ゲート信号の立ち上がりの傾きと、立ち下がりの傾きを変えるdV/dt制御機能を有するドライバ401〜406によって構成されている。このドライバ401〜406は、P型MOSFET6(上アーム)とN型MOSFET7(下アーム)の各ゲートに接続されている。
In FIG. 11, the
次に、N型MOSFET7(下アーム)側のドライバ回路404から406の動作について説明する。尚、P型MOSFET6(上アーム)側のドライバ回路401から403の出力波形についてはN型MOSFET7(下アーム)側のドライバ回路404から406の出力波形を反転させればよく、これ以降、N型MOSFET7(下アーム)側のドライバ回路の動作のみ説明する。
Next, the operation of the
発電時にはN型MOSFET7(下アーム)のゲート信号波形は、図12(A)に示す如く矩形波に近いもの(傾きdV/dtの大)となっているが、力行時には図12(B)に示すように、傾きdV/dtの小さい(緩やかな)波形にする。この傾きdV/dtを緩やかにすると、N型MOSFET7(下アーム)をゆっくりとOFFすることができる。このように、ゆっくりとOFFすることにより、N型MOSFET7のドレイン電流のdi/dtが緩やかになり、N型MOSFET7のドレイン−ソース間電圧Vdsの跳ね上がりが小さくなる。
During power generation, the gate signal waveform of the N-type MOSFET 7 (lower arm) is close to a rectangular wave (large slope dV / dt) as shown in FIG. As shown, the waveform has a small (gradual) slope dV / dt. When this slope dV / dt is made gentle, the N-type MOSFET 7 (lower arm) can be turned off slowly. Thus, by slowly turning OFF, the drain current di / dt of the N-
図13に力行時のMOSスイッチング波形を示す。記号a、b、cはそれぞれ図11に示すN型MOSFET7aのドレイン電流Id、ドレイン−ソース間電圧Vds、ゲート信号Vg2の波形である。図13に示す波形cの一点鎖線のようなdv/dtでMOSFETをオフすると、跳ね上がり電圧△Vが生じる。このdv/dtを大きくすると、△Vが更に大きくなる。これに対してdv/dtを小さくすると、△Vは更に小さくなる。従って、MOSFETの耐圧を超えないようにdv/dtを調整する。
FIG. 13 shows a MOS switching waveform during power running. Symbols a, b, and c are the waveforms of the drain current Id, drain-source voltage Vds, and gate signal Vg2, respectively, of the N-
力行又は発電中に、過電流、例えば、MOSFETのドレイン−ソース間が短絡したような場合には、全てのMOSFETをOFFする制御を行う。この場合にも、更にMOSFETを緩やかにOFFする。 When overcurrent, for example, a short circuit between the drain and source of the MOSFET occurs during power running or power generation, control is performed to turn off all MOSFETs. Also in this case, the MOSFET is further turned off gradually.
また、力行時、上下アームを構成するMOSFETをスイッチングさせる場合、一方のMOSFETをONにする際には、他方のMOSFETはOFFになっている。この場合に、上下アームを構成する一方のMOSFETを急激にONさせると、他方のMOSFETの寄生ダイオードにより、大きなダイオードリカバリーノイズが発生する。このため、力行時には、緩やかにMOSFETをONさせることにより、このノイズの発生を抑制することができる。 Further, when switching the MOSFETs constituting the upper and lower arms during powering, when one MOSFET is turned on, the other MOSFET is turned off. In this case, if one MOSFET constituting the upper and lower arms is suddenly turned on, a large diode recovery noise is generated by the parasitic diode of the other MOSFET. For this reason, at the time of power running, generation | occurrence | production of this noise can be suppressed by turning ON MOSFET gently.
整流時のON/OFFのスピードと、力行時のON/OFFのスピードをそれぞれ独立に変えられるようにすれば、システム全体として、このようなノイズ等を抑制することができる。 If the ON / OFF speed at the time of rectification and the ON / OFF speed at the time of power running can be changed independently, such noise and the like can be suppressed as a whole system.
図11に示すドライバ回路400のドライバ401〜406の具体的実施例には、例えば、図14に示す定電流駆動方式と、図15に示す抵抗駆動方式とが考えられる。
Specific examples of the
図14の定電流駆動方式は、主MOS(P型MOSFET6、N型MOSFET7)をON/OFFするのに定電流回路を用いている。すなわち、主MOSがN型MOSFETの場合、主MOSをONさせるときは、上側のオン用スイッチを閉じてオン用定電流源から電流を主MOSゲートに流し込む。それと同時に下側のオフ用スイッチを開放にする。逆に、主MOSをOFFさせるときは、図14の上側のオン用スイッチを開放にし、下側のオフ用スイッチを閉じて、主MOSゲートのチャージをオフ用定電流源で引き抜く。また、N型MOSFET7のゲートに供給するゲート信号の立ち上がりの傾きと、立ち下がりの傾き(dV/dt)を変える場合は、力行、整流、過電流に応じて、図14に示すオン用定電流源及びオフ用定電流源の電流値Iを変化させる。電流値Iが大きいとゲート信号の傾斜が急になり、電流値Iが小さいと、ゲート信号傾斜が緩やかになってくる。このように、図14に示す定電流駆動方式は、定電流源の電流値に応じて傾きを変える方式となっている。この定電流回路は、例えば、バッテリ電源VBをそのまま使用するのではなく、一旦、バッテリ電源VBから基準の電圧源Vrefを作り、この基準電圧源Vrefから電流値を作ることにより、バッテリ電圧VBが変化する場合にも定電流回路を実現することができる。
The constant current drive system of FIG. 14 uses a constant current circuit to turn on / off the main MOS (P-
図15に示す抵抗駆動方式は、可変抵抗の抵抗値を制御して行う方式である。P型MOSFET6のゲート及びN型MOSFET7のゲートに供給するゲート信号の立ち上がりの傾きと、立ち下がりの傾き(dV/dt)を変える場合は、図15に示す抵抗の抵抗値を大きくすると傾斜が緩やかになり、抵抗値を小さくすると傾斜が急になる。なお、力行、発電、過電流の各モードにより、可変抵抗値を切り替えることができる。
The resistance driving method shown in FIG. 15 is a method performed by controlling the resistance value of the variable resistor. When the rising slope and the falling slope (dV / dt) of the gate signal supplied to the gate of the P-
次に、本実施例における異常状態について説明する。発電時及び力行時の両方で起こりえる異常状態には、
ア)ダンプサージ
イ)過電圧、低電圧
ウ)過電流
エ)過温度
等がある。
Next, the abnormal state in the present embodiment will be described. For abnormal conditions that can occur during both power generation and power running,
A) Dump surge b) Overvoltage, undervoltage c) Overcurrent d) Overtemperature, etc.
本実施例では、これらの異常状態から装置を保護する手段として、ハードウエアで保護する手段(保護回路を設け、その保護回路が異常状態を検知して装置を保護する。)とソフトウエアで保護する手段(保護回路を設けずに、マイコンの演算処理により、異常状態を検知して装置を保護する。)とを有し、異常状態の性質に応じて使い分けている。 In this embodiment, as means for protecting the device from these abnormal states, means for protecting by hardware (a protection circuit is provided, and the protection circuit detects the abnormal state and protects the device) and protection by software. Means for protecting the device by detecting an abnormal state by means of microcomputer processing without providing a protective circuit, and using them according to the nature of the abnormal state.
ある異常状態が生じ、すぐにその異常状態から回復しないと危険な場合には、瞬時にその異常を検知して、異常状態から回復させる必要がある。この場合には、ハードウエア手段を用いて装置を保護する。一方、緊急性を要しない異常状態の場合には、ソフトウエア手段を用いて保護することにより、装置のコスト低減に寄与することができる。 When a certain abnormal state occurs and it is dangerous to recover from the abnormal state immediately, it is necessary to detect the abnormality instantaneously and recover from the abnormal state. In this case, the device is protected using hardware means. On the other hand, in the case of an abnormal state that does not require urgency, it is possible to contribute to cost reduction of the device by protecting it with software means.
ダンプサージとは、バッテリによる跳ね上がり電圧が発生することであり(バッテリ端子が外れたような場合)、ハードウエア手段で保護を行う。ダンプサージは、緊急性を要する異常のため、ハードウエア手段を用いて異常を検知し、装置を保護する(保護回路が働く)。なお、ダンプサージの異常があった後に発電すると、電圧が上がってしまう場合があるため、発電を止めなければならない場合がある。このため、異常が生じたという履歴については、残すことが好ましい。 A dump surge is a voltage generated by a battery (when a battery terminal is disconnected), and is protected by hardware means. Since the dump surge is an abnormality that requires urgency, the abnormality is detected using hardware means and the device is protected (a protection circuit works). In addition, if the power is generated after the abnormality of the dump surge, the voltage may increase, so the power generation may have to be stopped. For this reason, it is preferable to leave a history that an abnormality has occurred.
過電圧、低電圧は、ハードウエア手段で保護を行う。過電圧、低電圧とは、バッテリ電圧が所定電圧より高くなった状態または所定電圧より低くなった状態である。 Overvoltage and undervoltage are protected by hardware means. The overvoltage and the low voltage are a state where the battery voltage is higher than a predetermined voltage or a state where the battery voltage is lower than the predetermined voltage.
過電流とは、短絡等により回路に許容範囲以上の大きな電流が流れる状態である。過電流状態は、その緊急性により、ハードウエアを用いて異常を検知し、装置の保護を行う。 An overcurrent is a state in which a large current exceeding an allowable range flows in a circuit due to a short circuit or the like. Due to the urgency of the overcurrent state, the hardware is used to detect an abnormality and protect the device.
過温度とは、スイッチング素子近傍に配置した温度センサが、周辺温度が所定値より大きいことを検出した状態である。過温度状態は、特に緊急性を要するものではないため、ソフトウエア手段を用いて異常を検知し、装置の保護を行う。 The overtemperature is a state in which a temperature sensor arranged in the vicinity of the switching element detects that the ambient temperature is higher than a predetermined value. Since the overtemperature state is not particularly urgent, the software unit is used to detect an abnormality and protect the device.
また、力行時の動作異常としては、
ア)モータロック
イ)過回転 過電圧
等がある。力行時に動作異常が生じると装置の故障に繋がるため、異常に対する保護が行われる。
In addition, as abnormal operation during power running,
A) Motor lock b) Overspeed There is an overvoltage. If an operation abnormality occurs during power running, it will lead to a failure of the apparatus, and thus protection against the abnormality is performed.
ここで、モータロックとは、モータが動作しているはずであるにもかかわらず、モータが回転していない状態である。また、過回転とは、モータの回転数が、所定回転数より大きい(回り過ぎている)状態である。モータロック及び過回転の異常は、緊急性を要するため、ハードウエア処理を用いてその異常を検知し、装置の保護を行う。 Here, the motor lock is a state where the motor is not rotating although the motor should be operating. Further, over-rotation is a state in which the rotational speed of the motor is greater than (or rotates too much) a predetermined rotational speed. Since the abnormality of the motor lock and over-rotation requires urgency, the abnormality is detected using hardware processing to protect the device.
ところで、ハードウエア手段により異常状態を検知する場合、保護回路を働かせるのであるから、異常状態を検知してそれに対処することに関していえば、十分である。しかし、ハードウエアの異常状態の検知により保護回路が作動し対処されたということは、上位装置ECUに情報を送信していないため、上位装置ECU側ではそれを知ることができない。 By the way, when the abnormal state is detected by the hardware means, since the protection circuit is activated, it is sufficient to detect the abnormal state and deal with it. However, the fact that the protection circuit has been activated and dealt with by detecting an abnormal state of the hardware has not been transmitted to the host device ECU, and therefore cannot be known on the host device ECU side.
このため、本実施例では、マイコン17Aが備える異常検知フラグとして、ハードウエア手段用フラグ(ハードウエア手段による異常検知に基づいて立ち上がり動作を行うフラグ)と、ソフトウエア手段用フラグ(ソフトウエア手段による異常検知に基づいて立ち上がり動作を行うフラグ)の、同じ異常検知対象機器の異常検知フラグを2つ用意する。それぞれのフラグのリセットは、ソフトウエア手段を用いて正常状態を検知することにより行われる。ソフトウエアによる状態検知の結果、異常状態を検知した場合に、どのような対処をするかについては、予め決められている。異常状態を検知した場合には、予め決められている手順に従って対処する。 For this reason, in this embodiment, as the abnormality detection flag provided in the microcomputer 17A, a hardware means flag (a flag for performing a rising operation based on an abnormality detection by the hardware means) and a software means flag (by the software means) Two abnormality detection flags of the same abnormality detection target device are prepared, which are flags for performing a rising operation based on abnormality detection. Each flag is reset by detecting a normal state using software means. As a result of the state detection by software, what should be done when an abnormal state is detected is determined in advance. When an abnormal state is detected, it is dealt with according to a predetermined procedure.
従って、ハードウエアで異常状態を検知し、ハードウエア手段用フラグを立てておけば、マイコン17Aは、異常状態があったことを検知し、予め決められた手順に従って対処することができる。この場合、マイコン17Aは、フラグ用のレジスタがあって、このレジスタを見ることにより、異常履歴を知ることが可能となる。 Therefore, if an abnormal state is detected by hardware and a hardware means flag is set, the microcomputer 17A can detect that there is an abnormal state and can deal with it according to a predetermined procedure. In this case, the microcomputer 17A has a flag register, and the abnormality history can be known by looking at this register.
本実施例においては、過電流等の異常状態を検知するのはハードウエア手段であるが、ハードウエア手段用フラグを用いることにより、ソフトウエア的な処理が可能である。 In the present embodiment, it is hardware means that detects an abnormal state such as an overcurrent, but software processing is possible by using a hardware means flag.
ハードウエア手段の場合、常に異常検知を行っている状態にあるため、異常検知対象機器の状態が正常であれば、マイコンのメモリのリセット端子に信号が送信され、異常状態になった場合には、メモリのセット端子に信号が送信される。 In the case of hardware means, it is always in the state of abnormality detection, so if the state of the abnormality detection target device is normal, a signal is sent to the reset terminal of the memory of the microcomputer, and if an abnormal state occurs A signal is transmitted to the set terminal of the memory.
しかし、マイコン17Aのソフトウエア手段で処理する場合は、過電流等の異常状態を検知を常に見ていることはできない。このため、過電流の異常があったときに、直ぐに保護するにも、障害があったことをソフトウエアによって判断して、上位装置ECUに送信して処理がなされる。 However, when processing is performed by the software means of the microcomputer 17A, detection of abnormal states such as overcurrent cannot always be seen. For this reason, even if there is an overcurrent abnormality, it is determined by software that there is a failure in order to protect immediately, and the processing is performed by transmitting it to the host device ECU.
異常が生じた場合でも、自動復帰してしまうものについては、上位装置ECUからの読むタイミングにより、その異常を検知できないおそれがある。すなわち、ある検知タイミングにおいて、ソフトウエアが「0」(正常)と検知した場合、その後に異常が発生し、次の検知タイミングまでに異常状態から自動復帰すると、次の検知タイミングにおいても、ソフトウエアは「0」(正常)と検知する。この場合、異常は全く発生せずに正常に運転されたと判断されてしまう。 Even if an abnormality occurs, those that automatically return may not be detected depending on the timing of reading from the host device ECU. In other words, if the software detects “0” (normal) at a certain detection timing, then an abnormality occurs, and if the software automatically recovers from the abnormal state by the next detection timing, the software is also detected at the next detection timing. Detects “0” (normal). In this case, it is determined that the vehicle has been operated normally without any abnormality.
そこで、本実施例においては、異常検知対象機器に異常が発生したとき、この異常が発生したと同じタイミングで、異常検知フラグを立てる。すなわち、ハードウエアによる異常の検知により、異常検知フラグをセット(Hi)する。そして、ソフトウエアによる次の検知タイミングまでに、異常検知対象機器の異常状態が正常状態に自動復帰した場合には、その後のソフトウエアによって上位装置ECUが読む検知タイミングで、「0」(正常)が検知されるので、そのときセットしたフラグをリセット(Low)する。このように構成することで、ソフトウエア手段を用いた異常検知でも、異常検知対象機器に異常があったこと(異常発生履歴)を確実に検知することが可能となる。 Therefore, in this embodiment, when an abnormality occurs in the abnormality detection target device, an abnormality detection flag is set at the same timing as the occurrence of the abnormality. That is, the abnormality detection flag is set (Hi) by detecting the abnormality by hardware. If the abnormal state of the abnormality detection target device is automatically returned to the normal state by the next detection timing by the software, “0” (normal) at the detection timing read by the host device ECU by the subsequent software. Is detected, the flag set at that time is reset (Low). With this configuration, it is possible to reliably detect that there is an abnormality in the abnormality detection target device (abnormality occurrence history) even in abnormality detection using software means.
以上、本発明の要旨を実施例に基づいて説明したが、本発明は実施例中に具体的に記載した範囲に限定されるものではなく、その技術思想の範囲内で、種々の変更が可能である。例えば、上記実施例においては、上下アームを構成するスイッチング素子として、P型MOSFET及びN型MOSFETを用いた場合を説明したが、上下アームのMOSFETの両方にP型MOSFETまたはN型MOSFETを用いる場合や、スイッチング素子としてMOSFETの代わりにIGBTを用いる場合も、当然に本発明の範囲内にあるものである。 The gist of the present invention has been described above based on the embodiments. However, the present invention is not limited to the scope specifically described in the embodiments, and various modifications can be made within the scope of the technical idea. It is. For example, in the above embodiment, the case where the P-type MOSFET and the N-type MOSFET are used as the switching elements constituting the upper and lower arms has been described. However, the case where the P-type MOSFET or the N-type MOSFET is used for both the upper and lower arm MOSFETs. Of course, the case where an IGBT is used as the switching element instead of the MOSFET is also within the scope of the present invention.
1…………………………回転電機制御装置
1A………………………パワーステージ
1B………………………5Vステージ
2…………………………回転電機(M/G)
3…………………………バッテリVB
4…………………………フィールドMOS
5…………………………QFC−MOS
6…………………………上アームPMOS
7…………………………下アームNMOS
13………………………コントローラ
14………………………モータ・コントローラ
15………………………ジェネレータ・コントローラ
16………………………共通保護回路
17………………………マイコン
25………………………DC−DCコンバータ
50………………………ウェイクアップ装置
1 ………………………… Rotary electric machine control device 1A ………………………… Power stage 1B ………………………
3 ………………………… Battery VB
4 ………………………… Field MOS
5 ………………………… QFC-MOS
6 ………………………… Upper arm PMOS
7 ………………………… Lower arm NMOS
13 ……………………
Claims (9)
前記回転電機を駆動するために、前記複数の固定子巻線端子とバッテリの低電位との間に接続された複数の下アームスイッチング素子と、
前記複数の上アームスイッチング素子及び前記複数の下アームスイッチング素子をそれぞれON/OFFすることにより、前記回転電機の駆動を制御する制御部とを備えた回転電機制御装置であって、
前記制御部は、前記上アームスイッチング素子及び前記下アームスイッチング素子の両方をOFF状態にする期間を生成するデッドタイム生成回路を有し、
前記デッドタイム生成回路は、第1デッドタイムを生成する第1デッドタイム生成部と第2デッドタイムを生成する第2デッドタイム生成部とを有し、
前記上アームスイッチング素子及び前記下アームスイッチング素子の両方をOFF状態にする期間は、前記第1デッドタイムまたは前記第2デッドタイムのいずれか長い方のデッドタイムで規定されることを特徴とする回転電機制御装置。 A plurality of upper arm switching elements connected between a plurality of stator winding terminals of the rotating electrical machine and a high potential of the battery to drive the rotating electrical machine;
A plurality of lower arm switching elements connected between the plurality of stator winding terminals and a low potential of the battery to drive the rotating electrical machine;
A rotating electrical machine control device including a control unit that controls driving of the rotating electrical machine by turning ON / OFF the plurality of upper arm switching elements and the plurality of lower arm switching elements,
The control unit includes a dead time generation circuit that generates a period in which both the upper arm switching element and the lower arm switching element are turned off.
The dead time generation circuit includes a first dead time generation unit that generates a first dead time and a second dead time generation unit that generates a second dead time,
The period during which both the upper arm switching element and the lower arm switching element are in the OFF state is defined by the longer dead time of the first dead time or the second dead time. Electric control device.
前記デッドタイム生成回路は、前記第1デッドタイム生成部で生成されえた前記第1デッドタイムと前記第2デッドタイム生成部で生成された前記第2デッドタイムとを比較し、該第1デッドタイムまたは該第2デッドタイムのいずれか長い方をデッドタイム信号として出力することを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 1,
The dead time generation circuit compares the first dead time generated by the first dead time generation unit with the second dead time generated by the second dead time generation unit, and compares the first dead time with the first dead time. Alternatively, the rotating electrical machine control device that outputs the longer one of the second dead times as a dead time signal.
前記第1デッドタイム生成部は第1デジタルカウンタで構成され、
前記第2デッドタイム生成部は第2デジタルカウンタで構成され、
前記比較部はOR回路で構成され、
前記OR回路は、前記第1デッドタイムと前記第2デッドタイムとを入力し、該第1デッドタイムと該第2デッドタイムのうちいずれか長い一方を前記デッドタイム信号として出力することを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 2,
The first dead time generation unit includes a first digital counter,
The second dead time generation unit includes a second digital counter,
The comparison unit includes an OR circuit,
The OR circuit inputs the first dead time and the second dead time, and outputs the longer one of the first dead time and the second dead time as the dead time signal. Rotating electric machine control device.
前記第1デジタルカウンタと前記第2デジタルカウンタが有するビット数は、互いに異なることを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 3,
The rotating electrical machine control device characterized in that the first digital counter and the second digital counter have different numbers of bits.
前記制御部は、前記デッドタイム生成回路から出力された前記デッドタイム信号を用いて、前記上アームスイッチング素子または前記下アームスイッチング素子へのON信号をマスクすることにより、該上アームスイッチング素子及び該下アームスイッチング素子の両方をOFF状態にする期間を形成することを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 2,
The control unit masks the ON signal to the upper arm switching element or the lower arm switching element by using the dead time signal output from the dead time generation circuit, and thereby the upper arm switching element and the upper arm switching element A rotating electrical machine control device characterized by forming a period in which both lower arm switching elements are in an OFF state.
前記上アームスイッチング素子及び前記下アームスイッチング素子の両方をOFF状態にする期間は、変更可能になっていることを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 5,
A rotating electrical machine control device characterized in that a period during which both the upper arm switching element and the lower arm switching element are in an OFF state can be changed.
前記回転電機を駆動するために、前記固定子巻線端子とバッテリの低電位との間に、ドレイン端子とソース端子とがそれぞれ接続された複数のN型MOSFETと、
前記複数のP型MOSFETのゲート端子及び前記複数のN型MOSFETのゲート端子にそれぞれ制御信号を入力して、該P型MOSFET及び該N型MOSFETをそれぞれON/OFFすることにより、前記回転電機の駆動を制御する制御部とを備えた回転電機制御装置であって、
前記制御部は、前記P型MOSFET及び前記N型MOSFETの両方をOFF状態にする期間を生成するデッドタイム生成回路を有し、
前記デッドタイム生成回路は、第1デッドタイムを生成する第1デッドタイム生成部と第2デッドタイムを生成する第2デッドタイム生成部とを有し、
前記P型MOSFET及び前記N型MOSFETの両方をOFF状態にする期間は、前記第1デッドタイムまたは前記第2デッドタイムのいずれか長い方のデッドタイムで規定されることを特徴とする回転電機制御装置。 In order to drive the rotating electrical machine, a plurality of P-type MOSFETs each having a drain terminal and a source terminal connected between a plurality of stator winding terminals of the rotating electrical machine and a high potential of the battery,
A plurality of N-type MOSFETs each having a drain terminal and a source terminal connected between the stator winding terminal and a low potential of the battery to drive the rotating electrical machine;
By inputting control signals to the gate terminals of the plurality of P-type MOSFETs and the gate terminals of the plurality of N-type MOSFETs, respectively, the P-type MOSFET and the N-type MOSFET are turned on / off, respectively. A rotating electrical machine control device including a control unit that controls driving,
The control unit includes a dead time generation circuit that generates a period in which both the P-type MOSFET and the N-type MOSFET are turned off.
The dead time generation circuit includes a first dead time generation unit that generates a first dead time and a second dead time generation unit that generates a second dead time,
The period for turning off both the P-type MOSFET and the N-type MOSFET is defined by the longer dead time of the first dead time or the second dead time. apparatus.
前記デッドタイム生成回路は、前記第1デッドタイム生成部で生成されえた前記第1デッドタイムと前記第2デッドタイム生成部で生成された前記第2デッドタイムとを比較し、該第1デッドタイムまたは該第2デッドタイムのいずれか長い方をデッドタイム信号として出力することを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 7,
The dead time generation circuit compares the first dead time generated by the first dead time generation unit with the second dead time generated by the second dead time generation unit, and compares the first dead time with the first dead time. Alternatively, the rotating electrical machine control device that outputs the longer one of the second dead times as a dead time signal.
前記デッドタイム信号生成回路は、所定幅の矩形パルス信号を前記制御信号のON信号に重畳することにより、該所定幅の矩形パルス信号の期間だけ、該ON信号をマスクすることを特徴とする回転電機制御装置。 In the rotating electrical machine control device according to claim 7,
The dead time signal generation circuit masks the ON signal only during the period of the rectangular pulse signal having the predetermined width by superimposing the rectangular pulse signal having a predetermined width on the ON signal of the control signal. Electric control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143040A JP4614820B2 (en) | 2005-05-16 | 2005-05-16 | Rotating electrical machine control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143040A JP4614820B2 (en) | 2005-05-16 | 2005-05-16 | Rotating electrical machine control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006320177A JP2006320177A (en) | 2006-11-24 |
JP4614820B2 true JP4614820B2 (en) | 2011-01-19 |
Family
ID=37540314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143040A Expired - Fee Related JP4614820B2 (en) | 2005-05-16 | 2005-05-16 | Rotating electrical machine control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4614820B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102882467B (en) * | 2011-07-11 | 2016-06-29 | 麦格纳电动汽车***公司 | For the inverter of motor, the controller of operated inverter and method |
JP5799899B2 (en) | 2012-06-27 | 2015-10-28 | 株式会社デンソー | Power converter |
DE112018001151T5 (en) * | 2017-03-29 | 2019-12-05 | Rohm Co., Ltd. | LASTANSTEUERVORRICHTUNG |
JP7002619B1 (en) * | 2020-10-20 | 2022-01-20 | 三菱電機株式会社 | Power converter |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0674093U (en) * | 1993-03-29 | 1994-10-18 | 横河電機株式会社 | Switching element drive circuit |
JP2000152658A (en) * | 1998-11-06 | 2000-05-30 | Matsushita Electric Ind Co Ltd | On-delay protection method |
JP2002335679A (en) * | 2001-05-09 | 2002-11-22 | Toyota Industries Corp | Drive circuit |
JP2003033048A (en) * | 2001-07-09 | 2003-01-31 | Toyota Motor Corp | Inverter |
JP2005160265A (en) * | 2003-11-28 | 2005-06-16 | Hitachi Ltd | Power conversion apparatus and rotating electric machine using this converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2775822B2 (en) * | 1989-03-22 | 1998-07-16 | 株式会社明電舎 | Inverter on-delay circuit |
JP3163896B2 (en) * | 1994-04-28 | 2001-05-08 | 松下電器産業株式会社 | Three-phase PWM inverter |
JPH11122938A (en) * | 1997-07-29 | 1999-04-30 | Hitachi Ltd | Pwm pulse generation circuit and control system using the same |
-
2005
- 2005-05-16 JP JP2005143040A patent/JP4614820B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0674093U (en) * | 1993-03-29 | 1994-10-18 | 横河電機株式会社 | Switching element drive circuit |
JP2000152658A (en) * | 1998-11-06 | 2000-05-30 | Matsushita Electric Ind Co Ltd | On-delay protection method |
JP2002335679A (en) * | 2001-05-09 | 2002-11-22 | Toyota Industries Corp | Drive circuit |
JP2003033048A (en) * | 2001-07-09 | 2003-01-31 | Toyota Motor Corp | Inverter |
JP2005160265A (en) * | 2003-11-28 | 2005-06-16 | Hitachi Ltd | Power conversion apparatus and rotating electric machine using this converter |
Also Published As
Publication number | Publication date |
---|---|
JP2006320177A (en) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987247B2 (en) | Rotating electrical machine control device and starting method thereof | |
EP1719240B1 (en) | Voltage generator device, motor vehicle, control method for the voltage generator device, control method for the motor vehicle, and computer-readable recording medium storing program for causing computer to execute the control method | |
US8547071B2 (en) | Rotary electric machine improved to carry out load-dump protection | |
JP4182957B2 (en) | Power generation control device | |
JP4668679B2 (en) | Rotating electrical machine control device | |
JP2007028694A (en) | Rotary electric machine controller | |
JP5716715B2 (en) | Rotating electric machine for vehicles | |
JP4826565B2 (en) | Charging system and vehicle power generation control device | |
US10097124B2 (en) | Voltage regulator of a motor vehicle alternator, regulator brush-holder, and corresponding alternators | |
US20190097561A1 (en) | Inverter driver | |
US8896275B2 (en) | Vehicle rotary electric machine capable of safely starting synchronous rectification | |
JP4391513B2 (en) | Control device for vehicle alternator | |
CN109716614B (en) | Control system | |
JP4614820B2 (en) | Rotating electrical machine control device | |
US20150015168A1 (en) | Vehicular driving system | |
JP3997969B2 (en) | Power generation control device | |
JP4708087B2 (en) | Rotating electrical machine control device | |
US7514906B1 (en) | Automotive rotary electrical apparatus | |
US20230006664A1 (en) | Control circuit for power conversion apparatus | |
US10291157B2 (en) | Controller for electric rotating machine that interrupts a current flow to an inverter | |
US20190157969A1 (en) | Control circuit for power converter | |
EP2871770B1 (en) | Control device for vehicle ac generator | |
JP4221999B2 (en) | Generator motor | |
JP3941731B2 (en) | Load drive control device | |
JP4046108B2 (en) | Power generation control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |