JP4610134B2 - 高周波回路用パッケージ - Google Patents
高周波回路用パッケージ Download PDFInfo
- Publication number
- JP4610134B2 JP4610134B2 JP2001242818A JP2001242818A JP4610134B2 JP 4610134 B2 JP4610134 B2 JP 4610134B2 JP 2001242818 A JP2001242818 A JP 2001242818A JP 2001242818 A JP2001242818 A JP 2001242818A JP 4610134 B2 JP4610134 B2 JP 4610134B2
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic wave
- package
- frequency
- wave absorber
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波回路用パッケージに関するものである。
【０００２】
【従来の技術】
高周波回路用パッケージでは、金属又はセラミックス等からなるパッケージ蓋体をパッケージベースに取り付けることにより気密封止を行う。従って、前記高周波回路用パッケージ内には直方体状の空洞が形成されることから、高周波回路用パッケージは方形空洞共振器と同様の性質を有する。そのため前記空洞の寸法によって定まる遮断周波数より高い周波数帯域で、空洞共振を生じるので、前記周波数帯域で動作する高周波半導体素子あるいはその他の回路素子を高周波回路用パッケージに実装する場合には、前記空洞の寸法を小さくすることによって、遮断周波数を前記素子が動作する周波数帯域よりも十分に高くしている。しかしながら前記方法では、素子の動作周波数が高周波化するに伴い、前記素子が動作する周波数帯域より空洞共振が生じる周波数の方が低くなるという問題がある。この問題点を解決するために、電磁波吸収体を高周波回路用パッケージ内部に配設して、空洞共振時の電界又は磁界エネルギーを吸収することにより、空洞共振を抑制する方法が採られている。
【０００３】
さらに、高周波回路用パッケージでは、空洞共振のみならず、高周波回路用パッケージ内に実装する増幅器のアイソレーション特性の劣化を引き起こすこともある。すなわち、高周波回路用パッケージ及び高周波半導体素子に形成された高周波伝送線路を伝播するマイクロ波、ミリ波により、パッケージ蓋体に高周波電流が発生し、増幅器入出力線路間にこのパッケージ蓋体を介する電流が流れるため、信号の帰還に起因する不要な発振が生じる。こういった問題を解決するために、電磁波吸収体をパッケージ蓋体の内側に配設して、パッケージ蓋体に流れる高周波電流を抑制する方法が採られている。
【０００４】
例えば、高周波回路用パッケージ内部に使用される電磁波吸収体としては、図７の高周波回路用パッケージ７０のように、パッケージ蓋体７１、パッケージベース７３に直方体の形状を有するフェライトシートからなる電磁波吸収体７２を装着したもの、あるいは液状のフェライト塗料を塗布したもの（特開平６−２３６９３５号公報）が知られている。
【０００５】
また、例えば、図８の半導体装置８０は、セラミック積層筐体８１、チップダイボンド樹脂８２、半導体集積回路素子８３、ワイヤー８４、内部リード８５、メタルキャップ８６、リード８７からなり、電磁波吸収物質（例えばフェライト）を混入した樹脂膜（電磁波吸収膜８８という）を半導体集積回路素子８３の表面、及びメタルキャップ８６の内面、パッケージ外面のリード８７の側面にコートしたもの（特開昭６０−５５６４４）が知られている。
【０００６】
また、例えば、図９の半導体パッケージ９０は、Ａｌ製ヒートスプレッダ９１を囲むように着設した軟磁性材料からなる支持枠９２には所定のスルーホールが設けてあり、スルーホールを通してリードフレーム９３が支持枠９２の表裏面に所要パターンで露出するように配置してあり、フェライト製支持枠９２の上面側のインナーリード部とヒートスプレッダ１０上に搭載したＬＳＩチップ９４とインナーリードを被覆するように、Ｎｉ−Ｚｎ系焼結フェライトからなるキャップ９５を絶縁材９６にて封着したもの（特開平５−２４３４１２）が知られている。
【０００７】
【発明が解決しようとする課題】
しかしながら、図７の高周波回路用パッケージ７０のように、パッケージ蓋体７１、パッケージベース７３によって構成された空洞のコーナー部に電磁波吸収体７２を装着する方法は、空洞共振時の電界又は磁界エネルギーを効率よく吸収し、空洞共振を抑制することができるが、アイソレーション特性の劣化を抑制するには不十分であるという問題がある。
【０００８】
また、図８の半導体装置８０のように、電磁波吸収膜８８を半導体集積回路素子８３の表面、パッケージ外面のリード８７の側面にコートする方法、あるいは半導体装置あるいは装置内部の集積回路素子からの電磁波を抑制し、空洞共振及びアイソレーション特性の劣化を抑制することができるが、信号が減衰するという問題がある。
【０００９】
また、図９の半導体パッケージ９０のように、軟磁性材料からなる支持枠９２内にリードフレーム９３を配置する方法は、空洞共振を抑制することができるが、信号が減衰するという問題がある。
【００１０】
【課題を解決するための手段】
本発明では、上記課題に対して検討を重ねた結果、高周波半導体素子が実装されたパッケージベースと、該パッケージベース上に配設されたパッケージ蓋体と、該パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、前記パッケージベース及び前記高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が０．１ｍｍ〜１．５ｍｍであり、且つ前記高周波伝送線路の伝送特性と前記パッケージベース単体で測定したときの伝送特性との差が０．１ｄＢ以下であるとともに、前記電磁波吸収体は、前記高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることを特徴とするものである。
【００１２】
さらに、前記高周波半導体素子及び前記パッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成されていることを特徴とするものである。
【００１３】
さらに、前記電磁波吸収体は前記高周波伝送線路に対向する面の少なくとも一部に導電層が形成されていることを特徴とするものである。
【００１４】
さらに、前記導電層は厚さが１．４ｍｍ以下であることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態として、高周波回路用パッケージについて説明する。
【００１６】
例えば図１に示すように、高周波半導体素子１１が実装されたパッケージベース１２と、パッケージベース１２上に配設されたパッケージ蓋体１３と、パッケージ蓋体１３の内側に配設された電磁波吸収体１４とからなる高周波回路用パッケージ１０において、パッケージベース１２及び高周波半導体素子１１に形成された高周波伝送線路１５と電磁波吸収体１４との距離ｄ1が０．１ｍｍ〜１．５ｍｍとしてある。
【００１７】
ここで、高周波伝送線路１５と電磁波吸収体１４との距離ｄ1が０．１ｍｍより近くなると、高周波伝送線路の信号が減衰するため適切でない。逆に、１．５ｍｍより遠くなると、電磁波吸収体１４の厚さを確保するために、パッケージ蓋体１３の厚さを厚くするか、電磁波吸収体の厚さを薄くしなければならないため適切でない。さらに、この距離ｄ1は０．２ｍｍ〜１ｍｍとすることが好ましい。
【００１８】
尚、高周波伝送線路１５と電磁波吸収体１４との距離ｄ1とは、高周波伝送線路１５と電磁波吸収体１４との最短距離のことを言い、最短距離が測定できる位置で高周波回路用パッケージ２０を切断し距離を測定することができる。
【００１９】
また、本発明の高周波回路用パッケージ１０は、高周波伝送線路１５の伝送特性がパッケージベース１２単体で測定したときの伝送特性との差が０．１ｄＢ以下であることが重要である。パッケージベース１２単体とは、パッケージ蓋体１３と電磁波吸収体１４とが配設されていない状態であり、上方に電磁波を反射する物体が一切無いため、空洞共振、信号の減衰もなく理想的な伝送特性を示す。このパッケージ１２単体のときの高周波伝送線路１５の伝送特性は、４端子回路をインピーダンスが較正された高周波電源に接続したときの電力透過係数（Ｓ21）のことであり、パッケージ蓋体１３と電磁波吸収体１４とを備えた高周波回路用パッケージ１０としたときの高周波伝送線路１５の透過係数（Ｓ21）を同様に測定し、両者との差が０．１ｄＢ以下とする。
【００２０】
また、電磁波吸収体１４はパッケージ蓋体１３の内側全てに配設されていることが望ましいが、パッケージベース１２に形成された高周波伝送線路１５の上方のみ、あるいは、高周波半導体素子１１に形成された高周波伝送線路１５の上方のみでも良く、さらに電磁波吸収体１４の小片を複数個配設しても良い。
【００２１】
また、例えば図２に示す高周波回路用パッケージ２０では、電磁波吸収体２１内に気孔２２が存在し、高周波伝送線路１５に近くなるにつれ次第に気孔率が高くすることが重要である。電磁波吸収体２１に気孔がある場合、その気孔率が５０％より高いと、高周波伝送線路１５の信号の減衰は抑制できるが、高周波回路用パッケージ２０の空洞共振、アイソレーション特性の劣化の抑制効果は不十分であり、逆に、電磁波吸収体２１の気孔率が２％以下であると、高周波伝送線路１５の信号が減衰する恐れがある。従って、高周波伝送線路１５に近くなるにつれ次第に電磁波吸収体２１の気孔率を高くすることによって、信号の減衰を抑え、且つ空洞共振、アイソレーション特性の劣化を抑制することができる。
【００２２】
また、例えば図３に示す高周波回路用パッケージ３０では、高周波半導体素子１１及びパッケージベース１２に形成された高周波伝送線路１５と電磁波吸収体１４との間の少なくとも一部に導電層３１を形成してある。
【００２３】
高周波伝送線路１５と電磁波吸収体１４との間の少なくとも一部に導電層３１が形成されていると、高周波伝送線路１５と電磁波吸収体１４との結合を抑制することから、高周波伝送線路１５の信号の減衰が無く、しかも空洞共振抑制効果も優れた高周波回路用パッケージを得る事ができる。また、増幅器周辺でのアイソレーション特性の劣化は、増幅器周辺上部に位置する導電層を予め取り除くことで抑制することができる。尚、図３では電磁波吸収体１４に接着剤３２を介して導電層３１を形成してある。
【００２４】
また、例えば図４に示す高周波回路用パッケージ４０では、電磁波吸収体１４表面、すなわち高周波伝送線路１５に対向する面の少なくとも一部に導電層４１を形成してある。電磁波吸収体１４の全表面が導電層４１で覆われていると、電磁波を吸収する前に全て反射するため適切でない。従って、高周波伝送線路１５に対向する面にのみ、その少なくとも一部に導電層４１を形成することで、高周波伝送線路の信号の減衰を抑制することができる。
【００２５】
また、図３、図４に示す導電層３１、４１は、厚さが１．４ｍｍ以下であることが好ましく、特に５０μｍ以下であることが好ましい。導電層３１、４１の厚さが１．４ｍｍを超えると、高周波伝送線路と導電層との距離ｄ2が０．１ｍｍ未満となるため、高周波伝送線路の信号に影響を及ぼす。
【００２６】
また、本発明の電磁波吸収体１４は、電磁波を吸収する物質であれば何でも良い。例えば、合成樹脂、ゴム、セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のもの、あるいはフェライト焼結体等、デバイス形態、用途や電磁波吸収特性等に応じて適宜選定できる。また、上記磁性体粒子としては、例えば、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｚｎフェライト、Ｂａフェライト、カーボニル鉄、パーマロイ、パーメンジュール、フェロシリコン、センダスト、アモルファス合金、電磁ステンレス鋼、窒化鉄、その他のＦｅ、Ｃｏ、Ｎｉ基合金などの軟磁性金属等を利用できる。
【００２７】
また、上記絶縁体としては、例えば、アルミナ、コーディエライト、ステアタイト、ムライト等のセラミックス、ホウ珪酸ガラス、あるいはエポキシ系樹脂、フェノール系樹脂、ポリイミド、ポリアミド、塩素化ポリエチレン、ウレタン、クロロプレンゴム、ナイロン、ポリエチレン等の合成樹脂があり、これらのうち１種類以上を混合して使用することができる。
【００２８】
また、合成樹脂、ゴム、セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のものは、磁性体粒子の含有率が３０質量％以上９９質量％以下、特に７０質量％以上９７質量％以下とすることが好ましい。磁性体粒子の含有率が５０質量％未満になると電磁波吸収特性が低下し、逆に９９質量％を超えると成形体の強度が著しく低下するため、本発明の高周波回路用パッケージの部材としては使用できない。
【００２９】
さらに、磁性体粒子の平均粒径は１μｍ以上３００μｍ以下、特に３μｍ以上２０μｍ以下とすることが好ましい。平均粒径が１μｍ未満になるとコストが高くなり経済的に合わなくなるためであり、また、３００μｍより大きくなると高周波での電磁波吸収特性が低下するため、本発明の高周波回路用パッケージの部材としては適当でない。
【００３０】
また、磁性体粒子の最大粒径は５００μｍ以下、特に３００μｍ以下とすることが好ましい。最大粒径が５００μｍより大きくなると、絶縁体との混合時における分散性が悪いため、強度を十分に保つことが出来ないと同時に、後述する粉末加圧成形後の離型時において欠けが発生し易くなるため、本発明の高周波回路用パッケージの材料としては適当でない。
【００３１】
尚、磁性体粒子の平均粒径とは、磁性体粒子の前後、左右、上下の寸法を各々測定した値の平均値であり、最大粒径とは、前後、左右、上下の寸法を測定した時に最も長い部分の長さのことである。電磁波吸収体１４から磁性体粒子の粒径を求める時には、便宜的に電磁波吸収体１４の任意の表面又は断面を画像解析装置で分析する。
【００３２】
また、本発明の電磁波吸収体２１は、上記のような材料中に存在する気孔が偏在していることが好ましい。
【００３３】
また、電磁波吸収体１４、２１の製造方法は、粉末加圧成形、インジェクション成形、熱ロール成形、ドクターブレード成形、鋳込み成形等の公知の製法により作製される。
【００３４】
さらに、電磁波吸収体２１は、気孔率に勾配をつけるため研磨加工する必要がある。すなわち、上記のような製法であれば、電磁波吸収体の表皮部は気孔が少なく、内部ほど気孔が多く存在するため、例えば、厚さ０．５ｍｍの電磁波吸収体２１を作製するには、厚さ１ｍｍの電磁波吸収体の片面のみを厚さ方向に０．５ｍｍ削れば、気孔率に勾配をつけることができる。
【００３５】
また、図３、図４に示す導電層３１、４１は、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、及びこれらの合金等が使用でき、特に化学的安定性が高く、表面抵抗値が低いことからＡｕが好ましい。導電層３１、４１は、接着剤で電磁波吸収体1４に固定、あるいは上記のような導電性の材料をペースト状にし電磁波吸収体２１に塗布後に焼き付ける。また、メッキ、蒸着等も使用できる。
【００３６】
上記のようにして得られた電磁波吸収体１４は、直方体に限らず、三角柱、三角錐あるいは、それらの組み合わせでも良い。また、電磁波吸収体１４、２１の配設位置は高周波伝送線路の信号を減衰させず、且つ空洞共振、アイソレーションを抑制できれば、パッケージ蓋体の内側のどこでも良い。
【００３７】
このような電磁波吸収体１４、２１は、高周波回路用パッケージ１０、２０、３０、４０に使用でき、空洞共振、アイソレーション等を抑制することができる。また、電磁波吸収体１４、２１によって高周波伝送線路の信号を減衰させることもない。
【００３８】
【実施例】
（実施例１）
図５に示すように、マイクロストリップラインの高周波伝送線路１５が形成されたパッケージベース１２と、金属からなるパッケージ蓋体１３とからなる高周波回路用パッケージ５０を用いて、伝送特性を評価した。高周波回路用パッケージ５０は、外径８ｍｍ高さ０．２〜６ｍｍの空洞を有し、その空洞内に厚さ０．２ｍｍ〜１ｍｍの電磁波吸収体５１、５２、５３を配設した。
【００３９】
尚、電磁波吸収体５１、５２、５３はエポキシ樹脂中に平均粒径1５μｍのパーマロイを含有したものである。但し、パッケージベース１２に対抗する面の気孔率をａ、中心部の気孔率をｂ、パッケージ蓋体に貼り付ける面の気孔率をｃとした場合、気孔率ａ、ｂ、ｃは１％〜１５％とする。尚、気孔率の測定は、便宜的に電磁波吸収体５１、５２、５３の表面又は断面を画像解析装置で分析する。
【００４０】
伝送特性は、高周波伝送線路１５と電磁波吸収体５１、５２、５３との距離ｄ1を０ｍｍ〜５ｍｍとしたときの電力透過係数（Ｓ21）を、ネットワークアナライザーを用いて１００ＭＨｚ〜４０ＧＨｚまで測定し評価することができる。パッケージベース１２単体でのＳ21を基準にして比較評価した結果を表１、図１０に示す。
【００４１】
但し、共振抑制効果は、空洞共振がないものを○、あるものを×とした。また、伝送特性は、パッケージベース１２単体でのＳ21を基準にして、両者の差が０．１ｄＢ以下であれば○、それ以外を×とした。
【００４２】
表１、図１０の結果から明らかなように、試料Ｎｏ．７、試料Ｎｏ．８は電磁波吸収体６１と高周波伝送線路１５との距離が０．１ｍｍ未満と非常に近接しているため、高周波伝送線路１５の伝送特性の低下がみられ使用することができない。また、試料Ｎｏ．９は空洞の高さが５ｍｍであることから、高周波回路用パッケージ５０の高さが高くなり好適に使用することができない。また、試料Ｎｏ．１０は電磁波吸収体が配設されていないことから、共振抑制できないため使用することができない。
【００４３】
一方、本発明の範囲内である試料Ｎｏ．１〜Ｎｏ．６は、共振抑制効果があり、且つ高周波伝送線路１５の伝送特性も良好であることから好適に使用することができる。
【００４４】
【表１】
【００４５】
（実施例２）
実施例１と同様の評価を行った。図６に示すパッケージ蓋体１３の内側に配設した電磁波吸収体１４のサイズは７×７×０．５〜１．２ｍｍで、エポキシ樹脂中に平均粒径１５μｍのパーマロイを含有したものである。さらに、電磁波吸収体１４と高周波伝送線路１５との間に７×７×０．０５〜１．５ｍｍの導電層３１を接着剤３２で配置した。評価は、入力信号に対する透過率（Ｓ21）で行い、ネットワークアナライザーを用いて１００ＭＨｚ〜４０ＧＨｚまで測定することができる。パッケージベース１２単体のＳ21を基準にして比較評価した結果を表２、図１１に示す。
【００４６】
表２、図１１の結果から明らかなように、試料Ｎｏ．１９は高周波伝送線路１５と導電層３１とが接触しているため、高周波伝送線路の伝送特性の低下により使用することができない。
【００４７】
また、試料Ｎｏ．２０は導電層３１の厚さが１．４５ｍｍと厚く、高周波伝送線路１５と導電層３１との距離が０．０５ｍｍと近いため、高周波伝送線路の伝送特性の低下により使用することができない。
【００４８】
一方、本発明の範囲内である試料Ｎｏ．１１〜試料Ｎｏ．１８は、共振抑制効果があり、且つ高周波伝送線路１５の伝送特性も良好であることから好適に使用することができる。
【００４９】
【表２】
【００５０】
【発明の効果】
以上詳述した通り、本発明によれば、高周波回路用パッケージに形成された高周波伝送線路及び高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が０．１ｍｍ〜１．５ｍｍで、且つ前記高周波伝送線路の伝送特性とパッケージベース単体で測定したときの伝送特性との差が０．１ｄＢ以下であることにより、共振抑制、アイソレーション特性に優れた高周波回路用パッケージを得ることができる。また、電磁波吸収体は、高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることにより、信号の減衰を抑え、且つ空洞共振、アイソレーション特性の劣化を抑制することができる。
【００５１】
また、高周波半導体素子及びパッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成され、導電層と伝送線路との距離を０．１ｍｍ〜１．５ｍｍとすることにより、共振抑制、アイソレーション特性に優れた高周波回路用パッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明の高周波回路用パッケージの断面図である。
【図２】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図３】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図４】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図５】（ａ）〜（ｄ）は伝送特性を評価するための高周波回路用パッケージの断面図である。
【図６】伝送特性を評価するための高周波回路用パッケージの断面図である。
【図７】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図８】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図９】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図１０】（ａ）〜（ｅ）は実施例１の高周波回路用パッケージのＳ21を示すグラフである。
【図１１】（ａ）〜（ｄ）は実施例２の高周波回路用パッケージのＳ21を示すグラフである。
【符号の説明】
１０・・・高周波回路用パッケージ
１１・・・高周波半導体素子
１２・・・パッケージベース
１３・・・パッケージ蓋体
１４・・・電磁波吸収体
１５・・・高周波伝送線路
２０・・・高周波回路用パッケージ
２１・・・電磁波吸収体
２２・・・気孔
３０・・・高周波回路用パッケージ
３１・・・導電層
３２・・・接着剤
４０・・・高周波回路用パッケージ
４１・・・導電層
５０・・・高周波回路用パッケージ
６０・・・高周波回路用パッケージ
７０・・・高周波回路用パッケージ
７１・・・パッケージ蓋体
７２・・・フェライトシート
７３・・・パッケージベース
８０・・・半導体装置
８１・・・セラミック積層筐体
８３・・・半導体集積回路素子
８４・・・ワイヤー
８５・・・内部リード
８６・・・メタルキャップ
８７・・・リード
８８・・・電磁波吸収膜
９０・・・半導体パッケージ
９１・・・ヒートスプレッダ
９２・・・支持枠
９３・・・リードフレーム
９４・・・ＬＳＩチップ
９５・・・キャップ
９６・・・絶縁材
【発明の属する技術分野】
本発明は、高周波回路用パッケージに関するものである。
【０００２】
【従来の技術】
高周波回路用パッケージでは、金属又はセラミックス等からなるパッケージ蓋体をパッケージベースに取り付けることにより気密封止を行う。従って、前記高周波回路用パッケージ内には直方体状の空洞が形成されることから、高周波回路用パッケージは方形空洞共振器と同様の性質を有する。そのため前記空洞の寸法によって定まる遮断周波数より高い周波数帯域で、空洞共振を生じるので、前記周波数帯域で動作する高周波半導体素子あるいはその他の回路素子を高周波回路用パッケージに実装する場合には、前記空洞の寸法を小さくすることによって、遮断周波数を前記素子が動作する周波数帯域よりも十分に高くしている。しかしながら前記方法では、素子の動作周波数が高周波化するに伴い、前記素子が動作する周波数帯域より空洞共振が生じる周波数の方が低くなるという問題がある。この問題点を解決するために、電磁波吸収体を高周波回路用パッケージ内部に配設して、空洞共振時の電界又は磁界エネルギーを吸収することにより、空洞共振を抑制する方法が採られている。
【０００３】
さらに、高周波回路用パッケージでは、空洞共振のみならず、高周波回路用パッケージ内に実装する増幅器のアイソレーション特性の劣化を引き起こすこともある。すなわち、高周波回路用パッケージ及び高周波半導体素子に形成された高周波伝送線路を伝播するマイクロ波、ミリ波により、パッケージ蓋体に高周波電流が発生し、増幅器入出力線路間にこのパッケージ蓋体を介する電流が流れるため、信号の帰還に起因する不要な発振が生じる。こういった問題を解決するために、電磁波吸収体をパッケージ蓋体の内側に配設して、パッケージ蓋体に流れる高周波電流を抑制する方法が採られている。
【０００４】
例えば、高周波回路用パッケージ内部に使用される電磁波吸収体としては、図７の高周波回路用パッケージ７０のように、パッケージ蓋体７１、パッケージベース７３に直方体の形状を有するフェライトシートからなる電磁波吸収体７２を装着したもの、あるいは液状のフェライト塗料を塗布したもの（特開平６−２３６９３５号公報）が知られている。
【０００５】
また、例えば、図８の半導体装置８０は、セラミック積層筐体８１、チップダイボンド樹脂８２、半導体集積回路素子８３、ワイヤー８４、内部リード８５、メタルキャップ８６、リード８７からなり、電磁波吸収物質（例えばフェライト）を混入した樹脂膜（電磁波吸収膜８８という）を半導体集積回路素子８３の表面、及びメタルキャップ８６の内面、パッケージ外面のリード８７の側面にコートしたもの（特開昭６０−５５６４４）が知られている。
【０００６】
また、例えば、図９の半導体パッケージ９０は、Ａｌ製ヒートスプレッダ９１を囲むように着設した軟磁性材料からなる支持枠９２には所定のスルーホールが設けてあり、スルーホールを通してリードフレーム９３が支持枠９２の表裏面に所要パターンで露出するように配置してあり、フェライト製支持枠９２の上面側のインナーリード部とヒートスプレッダ１０上に搭載したＬＳＩチップ９４とインナーリードを被覆するように、Ｎｉ−Ｚｎ系焼結フェライトからなるキャップ９５を絶縁材９６にて封着したもの（特開平５−２４３４１２）が知られている。
【０００７】
【発明が解決しようとする課題】
しかしながら、図７の高周波回路用パッケージ７０のように、パッケージ蓋体７１、パッケージベース７３によって構成された空洞のコーナー部に電磁波吸収体７２を装着する方法は、空洞共振時の電界又は磁界エネルギーを効率よく吸収し、空洞共振を抑制することができるが、アイソレーション特性の劣化を抑制するには不十分であるという問題がある。
【０００８】
また、図８の半導体装置８０のように、電磁波吸収膜８８を半導体集積回路素子８３の表面、パッケージ外面のリード８７の側面にコートする方法、あるいは半導体装置あるいは装置内部の集積回路素子からの電磁波を抑制し、空洞共振及びアイソレーション特性の劣化を抑制することができるが、信号が減衰するという問題がある。
【０００９】
また、図９の半導体パッケージ９０のように、軟磁性材料からなる支持枠９２内にリードフレーム９３を配置する方法は、空洞共振を抑制することができるが、信号が減衰するという問題がある。
【００１０】
【課題を解決するための手段】
本発明では、上記課題に対して検討を重ねた結果、高周波半導体素子が実装されたパッケージベースと、該パッケージベース上に配設されたパッケージ蓋体と、該パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、前記パッケージベース及び前記高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が０．１ｍｍ〜１．５ｍｍであり、且つ前記高周波伝送線路の伝送特性と前記パッケージベース単体で測定したときの伝送特性との差が０．１ｄＢ以下であるとともに、前記電磁波吸収体は、前記高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることを特徴とするものである。
【００１２】
さらに、前記高周波半導体素子及び前記パッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成されていることを特徴とするものである。
【００１３】
さらに、前記電磁波吸収体は前記高周波伝送線路に対向する面の少なくとも一部に導電層が形成されていることを特徴とするものである。
【００１４】
さらに、前記導電層は厚さが１．４ｍｍ以下であることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態として、高周波回路用パッケージについて説明する。
【００１６】
例えば図１に示すように、高周波半導体素子１１が実装されたパッケージベース１２と、パッケージベース１２上に配設されたパッケージ蓋体１３と、パッケージ蓋体１３の内側に配設された電磁波吸収体１４とからなる高周波回路用パッケージ１０において、パッケージベース１２及び高周波半導体素子１１に形成された高周波伝送線路１５と電磁波吸収体１４との距離ｄ1が０．１ｍｍ〜１．５ｍｍとしてある。
【００１７】
ここで、高周波伝送線路１５と電磁波吸収体１４との距離ｄ1が０．１ｍｍより近くなると、高周波伝送線路の信号が減衰するため適切でない。逆に、１．５ｍｍより遠くなると、電磁波吸収体１４の厚さを確保するために、パッケージ蓋体１３の厚さを厚くするか、電磁波吸収体の厚さを薄くしなければならないため適切でない。さらに、この距離ｄ1は０．２ｍｍ〜１ｍｍとすることが好ましい。
【００１８】
尚、高周波伝送線路１５と電磁波吸収体１４との距離ｄ1とは、高周波伝送線路１５と電磁波吸収体１４との最短距離のことを言い、最短距離が測定できる位置で高周波回路用パッケージ２０を切断し距離を測定することができる。
【００１９】
また、本発明の高周波回路用パッケージ１０は、高周波伝送線路１５の伝送特性がパッケージベース１２単体で測定したときの伝送特性との差が０．１ｄＢ以下であることが重要である。パッケージベース１２単体とは、パッケージ蓋体１３と電磁波吸収体１４とが配設されていない状態であり、上方に電磁波を反射する物体が一切無いため、空洞共振、信号の減衰もなく理想的な伝送特性を示す。このパッケージ１２単体のときの高周波伝送線路１５の伝送特性は、４端子回路をインピーダンスが較正された高周波電源に接続したときの電力透過係数（Ｓ21）のことであり、パッケージ蓋体１３と電磁波吸収体１４とを備えた高周波回路用パッケージ１０としたときの高周波伝送線路１５の透過係数（Ｓ21）を同様に測定し、両者との差が０．１ｄＢ以下とする。
【００２０】
また、電磁波吸収体１４はパッケージ蓋体１３の内側全てに配設されていることが望ましいが、パッケージベース１２に形成された高周波伝送線路１５の上方のみ、あるいは、高周波半導体素子１１に形成された高周波伝送線路１５の上方のみでも良く、さらに電磁波吸収体１４の小片を複数個配設しても良い。
【００２１】
また、例えば図２に示す高周波回路用パッケージ２０では、電磁波吸収体２１内に気孔２２が存在し、高周波伝送線路１５に近くなるにつれ次第に気孔率が高くすることが重要である。電磁波吸収体２１に気孔がある場合、その気孔率が５０％より高いと、高周波伝送線路１５の信号の減衰は抑制できるが、高周波回路用パッケージ２０の空洞共振、アイソレーション特性の劣化の抑制効果は不十分であり、逆に、電磁波吸収体２１の気孔率が２％以下であると、高周波伝送線路１５の信号が減衰する恐れがある。従って、高周波伝送線路１５に近くなるにつれ次第に電磁波吸収体２１の気孔率を高くすることによって、信号の減衰を抑え、且つ空洞共振、アイソレーション特性の劣化を抑制することができる。
【００２２】
また、例えば図３に示す高周波回路用パッケージ３０では、高周波半導体素子１１及びパッケージベース１２に形成された高周波伝送線路１５と電磁波吸収体１４との間の少なくとも一部に導電層３１を形成してある。
【００２３】
高周波伝送線路１５と電磁波吸収体１４との間の少なくとも一部に導電層３１が形成されていると、高周波伝送線路１５と電磁波吸収体１４との結合を抑制することから、高周波伝送線路１５の信号の減衰が無く、しかも空洞共振抑制効果も優れた高周波回路用パッケージを得る事ができる。また、増幅器周辺でのアイソレーション特性の劣化は、増幅器周辺上部に位置する導電層を予め取り除くことで抑制することができる。尚、図３では電磁波吸収体１４に接着剤３２を介して導電層３１を形成してある。
【００２４】
また、例えば図４に示す高周波回路用パッケージ４０では、電磁波吸収体１４表面、すなわち高周波伝送線路１５に対向する面の少なくとも一部に導電層４１を形成してある。電磁波吸収体１４の全表面が導電層４１で覆われていると、電磁波を吸収する前に全て反射するため適切でない。従って、高周波伝送線路１５に対向する面にのみ、その少なくとも一部に導電層４１を形成することで、高周波伝送線路の信号の減衰を抑制することができる。
【００２５】
また、図３、図４に示す導電層３１、４１は、厚さが１．４ｍｍ以下であることが好ましく、特に５０μｍ以下であることが好ましい。導電層３１、４１の厚さが１．４ｍｍを超えると、高周波伝送線路と導電層との距離ｄ2が０．１ｍｍ未満となるため、高周波伝送線路の信号に影響を及ぼす。
【００２６】
また、本発明の電磁波吸収体１４は、電磁波を吸収する物質であれば何でも良い。例えば、合成樹脂、ゴム、セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のもの、あるいはフェライト焼結体等、デバイス形態、用途や電磁波吸収特性等に応じて適宜選定できる。また、上記磁性体粒子としては、例えば、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｚｎフェライト、Ｂａフェライト、カーボニル鉄、パーマロイ、パーメンジュール、フェロシリコン、センダスト、アモルファス合金、電磁ステンレス鋼、窒化鉄、その他のＦｅ、Ｃｏ、Ｎｉ基合金などの軟磁性金属等を利用できる。
【００２７】
また、上記絶縁体としては、例えば、アルミナ、コーディエライト、ステアタイト、ムライト等のセラミックス、ホウ珪酸ガラス、あるいはエポキシ系樹脂、フェノール系樹脂、ポリイミド、ポリアミド、塩素化ポリエチレン、ウレタン、クロロプレンゴム、ナイロン、ポリエチレン等の合成樹脂があり、これらのうち１種類以上を混合して使用することができる。
【００２８】
また、合成樹脂、ゴム、セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のものは、磁性体粒子の含有率が３０質量％以上９９質量％以下、特に７０質量％以上９７質量％以下とすることが好ましい。磁性体粒子の含有率が５０質量％未満になると電磁波吸収特性が低下し、逆に９９質量％を超えると成形体の強度が著しく低下するため、本発明の高周波回路用パッケージの部材としては使用できない。
【００２９】
さらに、磁性体粒子の平均粒径は１μｍ以上３００μｍ以下、特に３μｍ以上２０μｍ以下とすることが好ましい。平均粒径が１μｍ未満になるとコストが高くなり経済的に合わなくなるためであり、また、３００μｍより大きくなると高周波での電磁波吸収特性が低下するため、本発明の高周波回路用パッケージの部材としては適当でない。
【００３０】
また、磁性体粒子の最大粒径は５００μｍ以下、特に３００μｍ以下とすることが好ましい。最大粒径が５００μｍより大きくなると、絶縁体との混合時における分散性が悪いため、強度を十分に保つことが出来ないと同時に、後述する粉末加圧成形後の離型時において欠けが発生し易くなるため、本発明の高周波回路用パッケージの材料としては適当でない。
【００３１】
尚、磁性体粒子の平均粒径とは、磁性体粒子の前後、左右、上下の寸法を各々測定した値の平均値であり、最大粒径とは、前後、左右、上下の寸法を測定した時に最も長い部分の長さのことである。電磁波吸収体１４から磁性体粒子の粒径を求める時には、便宜的に電磁波吸収体１４の任意の表面又は断面を画像解析装置で分析する。
【００３２】
また、本発明の電磁波吸収体２１は、上記のような材料中に存在する気孔が偏在していることが好ましい。
【００３３】
また、電磁波吸収体１４、２１の製造方法は、粉末加圧成形、インジェクション成形、熱ロール成形、ドクターブレード成形、鋳込み成形等の公知の製法により作製される。
【００３４】
さらに、電磁波吸収体２１は、気孔率に勾配をつけるため研磨加工する必要がある。すなわち、上記のような製法であれば、電磁波吸収体の表皮部は気孔が少なく、内部ほど気孔が多く存在するため、例えば、厚さ０．５ｍｍの電磁波吸収体２１を作製するには、厚さ１ｍｍの電磁波吸収体の片面のみを厚さ方向に０．５ｍｍ削れば、気孔率に勾配をつけることができる。
【００３５】
また、図３、図４に示す導電層３１、４１は、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、及びこれらの合金等が使用でき、特に化学的安定性が高く、表面抵抗値が低いことからＡｕが好ましい。導電層３１、４１は、接着剤で電磁波吸収体1４に固定、あるいは上記のような導電性の材料をペースト状にし電磁波吸収体２１に塗布後に焼き付ける。また、メッキ、蒸着等も使用できる。
【００３６】
上記のようにして得られた電磁波吸収体１４は、直方体に限らず、三角柱、三角錐あるいは、それらの組み合わせでも良い。また、電磁波吸収体１４、２１の配設位置は高周波伝送線路の信号を減衰させず、且つ空洞共振、アイソレーションを抑制できれば、パッケージ蓋体の内側のどこでも良い。
【００３７】
このような電磁波吸収体１４、２１は、高周波回路用パッケージ１０、２０、３０、４０に使用でき、空洞共振、アイソレーション等を抑制することができる。また、電磁波吸収体１４、２１によって高周波伝送線路の信号を減衰させることもない。
【００３８】
【実施例】
（実施例１）
図５に示すように、マイクロストリップラインの高周波伝送線路１５が形成されたパッケージベース１２と、金属からなるパッケージ蓋体１３とからなる高周波回路用パッケージ５０を用いて、伝送特性を評価した。高周波回路用パッケージ５０は、外径８ｍｍ高さ０．２〜６ｍｍの空洞を有し、その空洞内に厚さ０．２ｍｍ〜１ｍｍの電磁波吸収体５１、５２、５３を配設した。
【００３９】
尚、電磁波吸収体５１、５２、５３はエポキシ樹脂中に平均粒径1５μｍのパーマロイを含有したものである。但し、パッケージベース１２に対抗する面の気孔率をａ、中心部の気孔率をｂ、パッケージ蓋体に貼り付ける面の気孔率をｃとした場合、気孔率ａ、ｂ、ｃは１％〜１５％とする。尚、気孔率の測定は、便宜的に電磁波吸収体５１、５２、５３の表面又は断面を画像解析装置で分析する。
【００４０】
伝送特性は、高周波伝送線路１５と電磁波吸収体５１、５２、５３との距離ｄ1を０ｍｍ〜５ｍｍとしたときの電力透過係数（Ｓ21）を、ネットワークアナライザーを用いて１００ＭＨｚ〜４０ＧＨｚまで測定し評価することができる。パッケージベース１２単体でのＳ21を基準にして比較評価した結果を表１、図１０に示す。
【００４１】
但し、共振抑制効果は、空洞共振がないものを○、あるものを×とした。また、伝送特性は、パッケージベース１２単体でのＳ21を基準にして、両者の差が０．１ｄＢ以下であれば○、それ以外を×とした。
【００４２】
表１、図１０の結果から明らかなように、試料Ｎｏ．７、試料Ｎｏ．８は電磁波吸収体６１と高周波伝送線路１５との距離が０．１ｍｍ未満と非常に近接しているため、高周波伝送線路１５の伝送特性の低下がみられ使用することができない。また、試料Ｎｏ．９は空洞の高さが５ｍｍであることから、高周波回路用パッケージ５０の高さが高くなり好適に使用することができない。また、試料Ｎｏ．１０は電磁波吸収体が配設されていないことから、共振抑制できないため使用することができない。
【００４３】
一方、本発明の範囲内である試料Ｎｏ．１〜Ｎｏ．６は、共振抑制効果があり、且つ高周波伝送線路１５の伝送特性も良好であることから好適に使用することができる。
【００４４】
【表１】
（実施例２）
実施例１と同様の評価を行った。図６に示すパッケージ蓋体１３の内側に配設した電磁波吸収体１４のサイズは７×７×０．５〜１．２ｍｍで、エポキシ樹脂中に平均粒径１５μｍのパーマロイを含有したものである。さらに、電磁波吸収体１４と高周波伝送線路１５との間に７×７×０．０５〜１．５ｍｍの導電層３１を接着剤３２で配置した。評価は、入力信号に対する透過率（Ｓ21）で行い、ネットワークアナライザーを用いて１００ＭＨｚ〜４０ＧＨｚまで測定することができる。パッケージベース１２単体のＳ21を基準にして比較評価した結果を表２、図１１に示す。
【００４６】
表２、図１１の結果から明らかなように、試料Ｎｏ．１９は高周波伝送線路１５と導電層３１とが接触しているため、高周波伝送線路の伝送特性の低下により使用することができない。
【００４７】
また、試料Ｎｏ．２０は導電層３１の厚さが１．４５ｍｍと厚く、高周波伝送線路１５と導電層３１との距離が０．０５ｍｍと近いため、高周波伝送線路の伝送特性の低下により使用することができない。
【００４８】
一方、本発明の範囲内である試料Ｎｏ．１１〜試料Ｎｏ．１８は、共振抑制効果があり、且つ高周波伝送線路１５の伝送特性も良好であることから好適に使用することができる。
【００４９】
【表２】
【発明の効果】
以上詳述した通り、本発明によれば、高周波回路用パッケージに形成された高周波伝送線路及び高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が０．１ｍｍ〜１．５ｍｍで、且つ前記高周波伝送線路の伝送特性とパッケージベース単体で測定したときの伝送特性との差が０．１ｄＢ以下であることにより、共振抑制、アイソレーション特性に優れた高周波回路用パッケージを得ることができる。また、電磁波吸収体は、高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることにより、信号の減衰を抑え、且つ空洞共振、アイソレーション特性の劣化を抑制することができる。
【００５１】
また、高周波半導体素子及びパッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成され、導電層と伝送線路との距離を０．１ｍｍ〜１．５ｍｍとすることにより、共振抑制、アイソレーション特性に優れた高周波回路用パッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明の高周波回路用パッケージの断面図である。
【図２】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図３】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図４】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図５】（ａ）〜（ｄ）は伝送特性を評価するための高周波回路用パッケージの断面図である。
【図６】伝送特性を評価するための高周波回路用パッケージの断面図である。
【図７】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図８】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図９】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図１０】（ａ）〜（ｅ）は実施例１の高周波回路用パッケージのＳ21を示すグラフである。
【図１１】（ａ）〜（ｄ）は実施例２の高周波回路用パッケージのＳ21を示すグラフである。
【符号の説明】
１０・・・高周波回路用パッケージ
１１・・・高周波半導体素子
１２・・・パッケージベース
１３・・・パッケージ蓋体
１４・・・電磁波吸収体
１５・・・高周波伝送線路
２０・・・高周波回路用パッケージ
２１・・・電磁波吸収体
２２・・・気孔
３０・・・高周波回路用パッケージ
３１・・・導電層
３２・・・接着剤
４０・・・高周波回路用パッケージ
４１・・・導電層
５０・・・高周波回路用パッケージ
６０・・・高周波回路用パッケージ
７０・・・高周波回路用パッケージ
７１・・・パッケージ蓋体
７２・・・フェライトシート
７３・・・パッケージベース
８０・・・半導体装置
８１・・・セラミック積層筐体
８３・・・半導体集積回路素子
８４・・・ワイヤー
８５・・・内部リード
８６・・・メタルキャップ
８７・・・リード
８８・・・電磁波吸収膜
９０・・・半導体パッケージ
９１・・・ヒートスプレッダ
９２・・・支持枠
９３・・・リードフレーム
９４・・・ＬＳＩチップ
９５・・・キャップ
９６・・・絶縁材
Claims (4)
- 高周波半導体素子が実装されたパッケージベースと、該パッケージベース上に配設されたパッケージ蓋体と、該パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、前記パッケージベース及び前記高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が０．１ｍｍ〜１．５ｍｍであり、且つ前記高周波伝送線路の伝送特性と前記パッケージベース単体で測定したときの伝送特性との差が０．１ｄＢ以下であるとともに、前記電磁波吸収体は、前記高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることを特徴とする高周波回路用パッケージ。
- 前記高周波半導体素子及び前記パッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成されていることを特徴とする請求項１に記載の高周波回路用パッケージ。
- 前記電磁波吸収体は前記高周波伝送線路に対向する面の少なくとも一部に導電層が形成されていることを特徴とする請求項１又は２に記載の高周波回路用パッケージ。
- 前記導電層は厚さが１．４ｍｍ以下であることを特徴とする請求項２又は３に記載の高周波回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242818A JP4610134B2 (ja) | 2001-08-09 | 2001-08-09 | 高周波回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242818A JP4610134B2 (ja) | 2001-08-09 | 2001-08-09 | 高周波回路用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060101A JP2003060101A (ja) | 2003-02-28 |
| JP4610134B2 true JP4610134B2 (ja) | 2011-01-12 |
Family
ID=19073032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001242818A Expired - Fee Related JP4610134B2 (ja) | 2001-08-09 | 2001-08-09 | 高周波回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4610134B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006027829A1 (ja) | 2004-09-07 | 2006-03-16 | Krosakiharima Corporation | 水の分解による水素製造に使用する反応媒体 |
| JP4575247B2 (ja) * | 2005-07-11 | 2010-11-04 | 株式会社東芝 | 高周波パッケージ装置 |
| US8816798B2 (en) * | 2007-08-14 | 2014-08-26 | Wemtec, Inc. | Apparatus and method for electromagnetic mode suppression in microwave and millimeterwave packages |
| US8514036B2 (en) | 2007-08-14 | 2013-08-20 | Wemtec, Inc. | Apparatus and method for mode suppression in microwave and millimeterwave packages |
| US9000869B2 (en) | 2007-08-14 | 2015-04-07 | Wemtec, Inc. | Apparatus and method for broadband electromagnetic mode suppression in microwave and millimeterwave packages |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063948U (ja) * | 1983-10-06 | 1985-05-07 | 日本電気株式会社 | マイクロ波集積回路用金属製気密容器 |
| JPH11233660A (ja) * | 1998-02-17 | 1999-08-27 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2000058691A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | ミリ波半導体装置 |
-
2001
- 2001-08-09 JP JP2001242818A patent/JP4610134B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063948U (ja) * | 1983-10-06 | 1985-05-07 | 日本電気株式会社 | マイクロ波集積回路用金属製気密容器 |
| JPH11233660A (ja) * | 1998-02-17 | 1999-08-27 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2000058691A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | ミリ波半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003060101A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218266B2 (en) | Electromagnetic wave absorber, method of manufacturing the same and appliance using the same | |
| US7821371B2 (en) | Flat magnetic element and power IC package using the same | |
| US6469259B2 (en) | Wiring board | |
| JP4610134B2 (ja) | 高周波回路用パッケージ | |
| US6246310B1 (en) | Noise suppressing apparatus | |
| JP3515141B2 (ja) | 半導体パッケージ | |
| JP2004356352A (ja) | 高周波回路用パッケージ | |
| JP3735569B2 (ja) | 高周波回路用パッケージ蓋体及びこれを用いた高周波回路用パッケージ | |
| KR102369203B1 (ko) | 복합 자성체 및 제조 방법 | |
| JP2004031598A (ja) | 高周波回路用パッケージ及びその製造方法 | |
| JP2004111570A (ja) | 高周波回路用パッケージ | |
| JP4105998B2 (ja) | 高周波回路用パッケージ蓋体とその製造方法、およびこれを用いた高周波回路パッケージ | |
| JP2004253513A (ja) | 高周波回路用パッケージ | |
| JP5693486B2 (ja) | 高周波回路ケース用カバー、その製造方法およびこれを用いた高周波回路モジュール | |
| JP2759395B2 (ja) | 半導体デバイス | |
| KR100621422B1 (ko) | 유연성을 갖는 적층형 전자파 흡수체 | |
| JP4095477B2 (ja) | 電波吸収蓋部材およびこれを用いた高周波装置 | |
| JP2005101111A (ja) | 高周波回路用デバイス基板およびこれに用いる電磁波吸収体 | |
| JP4005678B2 (ja) | 電子部品用放熱構造 | |
| JP2002110863A (ja) | 半導体デバイス用パッケージ | |
| JP2850874B2 (ja) | Ｉｃパッケージ | |
| JP3979610B2 (ja) | 複合磁性体 | |
| JP2004235205A (ja) | 電磁波吸収体およびそれを用いた高周波回路用パッケージ | |
| JP2005123390A (ja) | チップ型ノイズフィルタとその製造方法およびこれを用いた半導体パッケージ | |
| JPH06268093A (ja) | セラミックパッケージ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |