JP4610134B2 - 高周波回路用パッケージ - Google Patents
高周波回路用パッケージ Download PDFInfo
- Publication number
- JP4610134B2 JP4610134B2 JP2001242818A JP2001242818A JP4610134B2 JP 4610134 B2 JP4610134 B2 JP 4610134B2 JP 2001242818 A JP2001242818 A JP 2001242818A JP 2001242818 A JP2001242818 A JP 2001242818A JP 4610134 B2 JP4610134 B2 JP 4610134B2
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic wave
- package
- frequency
- wave absorber
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Description
【発明の属する技術分野】
本発明は、高周波回路用パッケージに関するものである。
【0002】
【従来の技術】
高周波回路用パッケージでは、金属又はセラミックス等からなるパッケージ蓋体をパッケージベースに取り付けることにより気密封止を行う。従って、前記高周波回路用パッケージ内には直方体状の空洞が形成されることから、高周波回路用パッケージは方形空洞共振器と同様の性質を有する。そのため前記空洞の寸法によって定まる遮断周波数より高い周波数帯域で、空洞共振を生じるので、前記周波数帯域で動作する高周波半導体素子あるいはその他の回路素子を高周波回路用パッケージに実装する場合には、前記空洞の寸法を小さくすることによって、遮断周波数を前記素子が動作する周波数帯域よりも十分に高くしている。しかしながら前記方法では、素子の動作周波数が高周波化するに伴い、前記素子が動作する周波数帯域より空洞共振が生じる周波数の方が低くなるという問題がある。この問題点を解決するために、電磁波吸収体を高周波回路用パッケージ内部に配設して、空洞共振時の電界又は磁界エネルギーを吸収することにより、空洞共振を抑制する方法が採られている。
【0003】
さらに、高周波回路用パッケージでは、空洞共振のみならず、高周波回路用パッケージ内に実装する増幅器のアイソレーション特性の劣化を引き起こすこともある。すなわち、高周波回路用パッケージ及び高周波半導体素子に形成された高周波伝送線路を伝播するマイクロ波、ミリ波により、パッケージ蓋体に高周波電流が発生し、増幅器入出力線路間にこのパッケージ蓋体を介する電流が流れるため、信号の帰還に起因する不要な発振が生じる。こういった問題を解決するために、電磁波吸収体をパッケージ蓋体の内側に配設して、パッケージ蓋体に流れる高周波電流を抑制する方法が採られている。
【0004】
例えば、高周波回路用パッケージ内部に使用される電磁波吸収体としては、図7の高周波回路用パッケージ70のように、パッケージ蓋体71、パッケージベース73に直方体の形状を有するフェライトシートからなる電磁波吸収体72を装着したもの、あるいは液状のフェライト塗料を塗布したもの(特開平6−236935号公報)が知られている。
【0005】
また、例えば、図8の半導体装置80は、セラミック積層筐体81、チップダイボンド樹脂82、半導体集積回路素子83、ワイヤー84、内部リード85、メタルキャップ86、リード87からなり、電磁波吸収物質(例えばフェライト)を混入した樹脂膜(電磁波吸収膜88という)を半導体集積回路素子83の表面、及びメタルキャップ86の内面、パッケージ外面のリード87の側面にコートしたもの(特開昭60−55644)が知られている。
【0006】
また、例えば、図9の半導体パッケージ90は、Al製ヒートスプレッダ91を囲むように着設した軟磁性材料からなる支持枠92には所定のスルーホールが設けてあり、スルーホールを通してリードフレーム93が支持枠92の表裏面に所要パターンで露出するように配置してあり、フェライト製支持枠92の上面側のインナーリード部とヒートスプレッダ10上に搭載したLSIチップ94とインナーリードを被覆するように、Ni−Zn系焼結フェライトからなるキャップ95を絶縁材96にて封着したもの(特開平5−243412)が知られている。
【0007】
【発明が解決しようとする課題】
しかしながら、図7の高周波回路用パッケージ70のように、パッケージ蓋体71、パッケージベース73によって構成された空洞のコーナー部に電磁波吸収体72を装着する方法は、空洞共振時の電界又は磁界エネルギーを効率よく吸収し、空洞共振を抑制することができるが、アイソレーション特性の劣化を抑制するには不十分であるという問題がある。
【0008】
また、図8の半導体装置80のように、電磁波吸収膜88を半導体集積回路素子83の表面、パッケージ外面のリード87の側面にコートする方法、あるいは半導体装置あるいは装置内部の集積回路素子からの電磁波を抑制し、空洞共振及びアイソレーション特性の劣化を抑制することができるが、信号が減衰するという問題がある。
【0009】
また、図9の半導体パッケージ90のように、軟磁性材料からなる支持枠92内にリードフレーム93を配置する方法は、空洞共振を抑制することができるが、信号が減衰するという問題がある。
【0010】
【課題を解決するための手段】
本発明では、上記課題に対して検討を重ねた結果、高周波半導体素子が実装されたパッケージベースと、該パッケージベース上に配設されたパッケージ蓋体と、該パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、前記パッケージベース及び前記高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が0.1mm〜1.5mmであり、且つ前記高周波伝送線路の伝送特性と前記パッケージベース単体で測定したときの伝送特性との差が0.1dB以下であるとともに、前記電磁波吸収体は、前記高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることを特徴とするものである。
【0012】
さらに、前記高周波半導体素子及び前記パッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成されていることを特徴とするものである。
【0013】
さらに、前記電磁波吸収体は前記高周波伝送線路に対向する面の少なくとも一部に導電層が形成されていることを特徴とするものである。
【0014】
さらに、前記導電層は厚さが1.4mm以下であることを特徴とするものである。
【0015】
【発明の実施の形態】
以下、本発明の実施形態として、高周波回路用パッケージについて説明する。
【0016】
例えば図1に示すように、高周波半導体素子11が実装されたパッケージベース12と、パッケージベース12上に配設されたパッケージ蓋体13と、パッケージ蓋体13の内側に配設された電磁波吸収体14とからなる高周波回路用パッケージ10において、パッケージベース12及び高周波半導体素子11に形成された高周波伝送線路15と電磁波吸収体14との距離d1が0.1mm〜1.5mmとしてある。
【0017】
ここで、高周波伝送線路15と電磁波吸収体14との距離d1が0.1mmより近くなると、高周波伝送線路の信号が減衰するため適切でない。逆に、1.5mmより遠くなると、電磁波吸収体14の厚さを確保するために、パッケージ蓋体13の厚さを厚くするか、電磁波吸収体の厚さを薄くしなければならないため適切でない。さらに、この距離d1は0.2mm〜1mmとすることが好ましい。
【0018】
尚、高周波伝送線路15と電磁波吸収体14との距離d1とは、高周波伝送線路15と電磁波吸収体14との最短距離のことを言い、最短距離が測定できる位置で高周波回路用パッケージ20を切断し距離を測定することができる。
【0019】
また、本発明の高周波回路用パッケージ10は、高周波伝送線路15の伝送特性がパッケージベース12単体で測定したときの伝送特性との差が0.1dB以下であることが重要である。パッケージベース12単体とは、パッケージ蓋体13と電磁波吸収体14とが配設されていない状態であり、上方に電磁波を反射する物体が一切無いため、空洞共振、信号の減衰もなく理想的な伝送特性を示す。このパッケージ12単体のときの高周波伝送線路15の伝送特性は、4端子回路をインピーダンスが較正された高周波電源に接続したときの電力透過係数(S21)のことであり、パッケージ蓋体13と電磁波吸収体14とを備えた高周波回路用パッケージ10としたときの高周波伝送線路15の透過係数(S21)を同様に測定し、両者との差が0.1dB以下とする。
【0020】
また、電磁波吸収体14はパッケージ蓋体13の内側全てに配設されていることが望ましいが、パッケージベース12に形成された高周波伝送線路15の上方のみ、あるいは、高周波半導体素子11に形成された高周波伝送線路15の上方のみでも良く、さらに電磁波吸収体14の小片を複数個配設しても良い。
【0021】
また、例えば図2に示す高周波回路用パッケージ20では、電磁波吸収体21内に気孔22が存在し、高周波伝送線路15に近くなるにつれ次第に気孔率が高くすることが重要である。電磁波吸収体21に気孔がある場合、その気孔率が50%より高いと、高周波伝送線路15の信号の減衰は抑制できるが、高周波回路用パッケージ20の空洞共振、アイソレーション特性の劣化の抑制効果は不十分であり、逆に、電磁波吸収体21の気孔率が2%以下であると、高周波伝送線路15の信号が減衰する恐れがある。従って、高周波伝送線路15に近くなるにつれ次第に電磁波吸収体21の気孔率を高くすることによって、信号の減衰を抑え、且つ空洞共振、アイソレーション特性の劣化を抑制することができる。
【0022】
また、例えば図3に示す高周波回路用パッケージ30では、高周波半導体素子11及びパッケージベース12に形成された高周波伝送線路15と電磁波吸収体14との間の少なくとも一部に導電層31を形成してある。
【0023】
高周波伝送線路15と電磁波吸収体14との間の少なくとも一部に導電層31が形成されていると、高周波伝送線路15と電磁波吸収体14との結合を抑制することから、高周波伝送線路15の信号の減衰が無く、しかも空洞共振抑制効果も優れた高周波回路用パッケージを得る事ができる。また、増幅器周辺でのアイソレーション特性の劣化は、増幅器周辺上部に位置する導電層を予め取り除くことで抑制することができる。尚、図3では電磁波吸収体14に接着剤32を介して導電層31を形成してある。
【0024】
また、例えば図4に示す高周波回路用パッケージ40では、電磁波吸収体14表面、すなわち高周波伝送線路15に対向する面の少なくとも一部に導電層41を形成してある。電磁波吸収体14の全表面が導電層41で覆われていると、電磁波を吸収する前に全て反射するため適切でない。従って、高周波伝送線路15に対向する面にのみ、その少なくとも一部に導電層41を形成することで、高周波伝送線路の信号の減衰を抑制することができる。
【0025】
また、図3、図4に示す導電層31、41は、厚さが1.4mm以下であることが好ましく、特に50μm以下であることが好ましい。導電層31、41の厚さが1.4mmを超えると、高周波伝送線路と導電層との距離d2が0.1mm未満となるため、高周波伝送線路の信号に影響を及ぼす。
【0026】
また、本発明の電磁波吸収体14は、電磁波を吸収する物質であれば何でも良い。例えば、合成樹脂、ゴム、セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のもの、あるいはフェライト焼結体等、デバイス形態、用途や電磁波吸収特性等に応じて適宜選定できる。また、上記磁性体粒子としては、例えば、Ni−Zn系フェライト、Ni−Zn−Cu系フェライト、Mn−Znフェライト、Baフェライト、カーボニル鉄、パーマロイ、パーメンジュール、フェロシリコン、センダスト、アモルファス合金、電磁ステンレス鋼、窒化鉄、その他のFe、Co、Ni基合金などの軟磁性金属等を利用できる。
【0027】
また、上記絶縁体としては、例えば、アルミナ、コーディエライト、ステアタイト、ムライト等のセラミックス、ホウ珪酸ガラス、あるいはエポキシ系樹脂、フェノール系樹脂、ポリイミド、ポリアミド、塩素化ポリエチレン、ウレタン、クロロプレンゴム、ナイロン、ポリエチレン等の合成樹脂があり、これらのうち1種類以上を混合して使用することができる。
【0028】
また、合成樹脂、ゴム、セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のものは、磁性体粒子の含有率が30質量%以上99質量%以下、特に70質量%以上97質量%以下とすることが好ましい。磁性体粒子の含有率が50質量%未満になると電磁波吸収特性が低下し、逆に99質量%を超えると成形体の強度が著しく低下するため、本発明の高周波回路用パッケージの部材としては使用できない。
【0029】
さらに、磁性体粒子の平均粒径は1μm以上300μm以下、特に3μm以上20μm以下とすることが好ましい。平均粒径が1μm未満になるとコストが高くなり経済的に合わなくなるためであり、また、300μmより大きくなると高周波での電磁波吸収特性が低下するため、本発明の高周波回路用パッケージの部材としては適当でない。
【0030】
また、磁性体粒子の最大粒径は500μm以下、特に300μm以下とすることが好ましい。最大粒径が500μmより大きくなると、絶縁体との混合時における分散性が悪いため、強度を十分に保つことが出来ないと同時に、後述する粉末加圧成形後の離型時において欠けが発生し易くなるため、本発明の高周波回路用パッケージの材料としては適当でない。
【0031】
尚、磁性体粒子の平均粒径とは、磁性体粒子の前後、左右、上下の寸法を各々測定した値の平均値であり、最大粒径とは、前後、左右、上下の寸法を測定した時に最も長い部分の長さのことである。電磁波吸収体14から磁性体粒子の粒径を求める時には、便宜的に電磁波吸収体14の任意の表面又は断面を画像解析装置で分析する。
【0032】
また、本発明の電磁波吸収体21は、上記のような材料中に存在する気孔が偏在していることが好ましい。
【0033】
また、電磁波吸収体14、21の製造方法は、粉末加圧成形、インジェクション成形、熱ロール成形、ドクターブレード成形、鋳込み成形等の公知の製法により作製される。
【0034】
さらに、電磁波吸収体21は、気孔率に勾配をつけるため研磨加工する必要がある。すなわち、上記のような製法であれば、電磁波吸収体の表皮部は気孔が少なく、内部ほど気孔が多く存在するため、例えば、厚さ0.5mmの電磁波吸収体21を作製するには、厚さ1mmの電磁波吸収体の片面のみを厚さ方向に0.5mm削れば、気孔率に勾配をつけることができる。
【0035】
また、図3、図4に示す導電層31、41は、Au、Ag、Cu、Ni、Fe、及びこれらの合金等が使用でき、特に化学的安定性が高く、表面抵抗値が低いことからAuが好ましい。導電層31、41は、接着剤で電磁波吸収体14に固定、あるいは上記のような導電性の材料をペースト状にし電磁波吸収体21に塗布後に焼き付ける。また、メッキ、蒸着等も使用できる。
【0036】
上記のようにして得られた電磁波吸収体14は、直方体に限らず、三角柱、三角錐あるいは、それらの組み合わせでも良い。また、電磁波吸収体14、21の配設位置は高周波伝送線路の信号を減衰させず、且つ空洞共振、アイソレーションを抑制できれば、パッケージ蓋体の内側のどこでも良い。
【0037】
このような電磁波吸収体14、21は、高周波回路用パッケージ10、20、30、40に使用でき、空洞共振、アイソレーション等を抑制することができる。また、電磁波吸収体14、21によって高周波伝送線路の信号を減衰させることもない。
【0038】
【実施例】
(実施例1)
図5に示すように、マイクロストリップラインの高周波伝送線路15が形成されたパッケージベース12と、金属からなるパッケージ蓋体13とからなる高周波回路用パッケージ50を用いて、伝送特性を評価した。高周波回路用パッケージ50は、外径8mm高さ0.2〜6mmの空洞を有し、その空洞内に厚さ0.2mm〜1mmの電磁波吸収体51、52、53を配設した。
【0039】
尚、電磁波吸収体51、52、53はエポキシ樹脂中に平均粒径15μmのパーマロイを含有したものである。但し、パッケージベース12に対抗する面の気孔率をa、中心部の気孔率をb、パッケージ蓋体に貼り付ける面の気孔率をcとした場合、気孔率a、b、cは1%〜15%とする。尚、気孔率の測定は、便宜的に電磁波吸収体51、52、53の表面又は断面を画像解析装置で分析する。
【0040】
伝送特性は、高周波伝送線路15と電磁波吸収体51、52、53との距離d1を0mm〜5mmとしたときの電力透過係数(S21)を、ネットワークアナライザーを用いて100MHz〜40GHzまで測定し評価することができる。パッケージベース12単体でのS21を基準にして比較評価した結果を表1、図10に示す。
【0041】
但し、共振抑制効果は、空洞共振がないものを○、あるものを×とした。また、伝送特性は、パッケージベース12単体でのS21を基準にして、両者の差が0.1dB以下であれば○、それ以外を×とした。
【0042】
表1、図10の結果から明らかなように、試料No.7、試料No.8は電磁波吸収体61と高周波伝送線路15との距離が0.1mm未満と非常に近接しているため、高周波伝送線路15の伝送特性の低下がみられ使用することができない。また、試料No.9は空洞の高さが5mmであることから、高周波回路用パッケージ50の高さが高くなり好適に使用することができない。また、試料No.10は電磁波吸収体が配設されていないことから、共振抑制できないため使用することができない。
【0043】
一方、本発明の範囲内である試料No.1〜No.6は、共振抑制効果があり、且つ高周波伝送線路15の伝送特性も良好であることから好適に使用することができる。
【0044】
【表1】
【0045】
(実施例2)
実施例1と同様の評価を行った。図6に示すパッケージ蓋体13の内側に配設した電磁波吸収体14のサイズは7×7×0.5〜1.2mmで、エポキシ樹脂中に平均粒径15μmのパーマロイを含有したものである。さらに、電磁波吸収体14と高周波伝送線路15との間に7×7×0.05〜1.5mmの導電層31を接着剤32で配置した。評価は、入力信号に対する透過率(S21)で行い、ネットワークアナライザーを用いて100MHz〜40GHzまで測定することができる。パッケージベース12単体のS21を基準にして比較評価した結果を表2、図11に示す。
【0046】
表2、図11の結果から明らかなように、試料No.19は高周波伝送線路15と導電層31とが接触しているため、高周波伝送線路の伝送特性の低下により使用することができない。
【0047】
また、試料No.20は導電層31の厚さが1.45mmと厚く、高周波伝送線路15と導電層31との距離が0.05mmと近いため、高周波伝送線路の伝送特性の低下により使用することができない。
【0048】
一方、本発明の範囲内である試料No.11〜試料No.18は、共振抑制効果があり、且つ高周波伝送線路15の伝送特性も良好であることから好適に使用することができる。
【0049】
【表2】
【0050】
【発明の効果】
以上詳述した通り、本発明によれば、高周波回路用パッケージに形成された高周波伝送線路及び高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が0.1mm〜1.5mmで、且つ前記高周波伝送線路の伝送特性とパッケージベース単体で測定したときの伝送特性との差が0.1dB以下であることにより、共振抑制、アイソレーション特性に優れた高周波回路用パッケージを得ることができる。また、電磁波吸収体は、高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることにより、信号の減衰を抑え、且つ空洞共振、アイソレーション特性の劣化を抑制することができる。
【0051】
また、高周波半導体素子及びパッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成され、導電層と伝送線路との距離を0.1mm〜1.5mmとすることにより、共振抑制、アイソレーション特性に優れた高周波回路用パッケージを得ることができる。
【図面の簡単な説明】
【図1】本発明の高周波回路用パッケージの断面図である。
【図2】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図3】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図4】本発明の高周波回路用パッケージの他の実施形態の断面図である。
【図5】(a)〜(d)は伝送特性を評価するための高周波回路用パッケージの断面図である。
【図6】伝送特性を評価するための高周波回路用パッケージの断面図である。
【図7】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図8】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図9】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図10】(a)〜(e)は実施例1の高周波回路用パッケージのS21を示すグラフである。
【図11】(a)〜(d)は実施例2の高周波回路用パッケージのS21を示すグラフである。
【符号の説明】
10・・・高周波回路用パッケージ
11・・・高周波半導体素子
12・・・パッケージベース
13・・・パッケージ蓋体
14・・・電磁波吸収体
15・・・高周波伝送線路
20・・・高周波回路用パッケージ
21・・・電磁波吸収体
22・・・気孔
30・・・高周波回路用パッケージ
31・・・導電層
32・・・接着剤
40・・・高周波回路用パッケージ
41・・・導電層
50・・・高周波回路用パッケージ
60・・・高周波回路用パッケージ
70・・・高周波回路用パッケージ
71・・・パッケージ蓋体
72・・・フェライトシート
73・・・パッケージベース
80・・・半導体装置
81・・・セラミック積層筐体
83・・・半導体集積回路素子
84・・・ワイヤー
85・・・内部リード
86・・・メタルキャップ
87・・・リード
88・・・電磁波吸収膜
90・・・半導体パッケージ
91・・・ヒートスプレッダ
92・・・支持枠
93・・・リードフレーム
94・・・LSIチップ
95・・・キャップ
96・・・絶縁材
Claims (4)
- 高周波半導体素子が実装されたパッケージベースと、該パッケージベース上に配設されたパッケージ蓋体と、該パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、前記パッケージベース及び前記高周波半導体素子に形成された高周波伝送線路と前記電磁波吸収体との距離が0.1mm〜1.5mmであり、且つ前記高周波伝送線路の伝送特性と前記パッケージベース単体で測定したときの伝送特性との差が0.1dB以下であるとともに、前記電磁波吸収体は、前記高周波伝送線路に近くなるにつれ、次第に気孔率が高くなることを特徴とする高周波回路用パッケージ。
- 前記高周波半導体素子及び前記パッケージベースに形成された高周波伝送線路と電磁波吸収体との間の少なくとも一部に導電層が形成されていることを特徴とする請求項1に記載の高周波回路用パッケージ。
- 前記電磁波吸収体は前記高周波伝送線路に対向する面の少なくとも一部に導電層が形成されていることを特徴とする請求項1又は2に記載の高周波回路用パッケージ。
- 前記導電層は厚さが1.4mm以下であることを特徴とする請求項2又は3に記載の高周波回路用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001242818A JP4610134B2 (ja) | 2001-08-09 | 2001-08-09 | 高周波回路用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001242818A JP4610134B2 (ja) | 2001-08-09 | 2001-08-09 | 高周波回路用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003060101A JP2003060101A (ja) | 2003-02-28 |
JP4610134B2 true JP4610134B2 (ja) | 2011-01-12 |
Family
ID=19073032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001242818A Expired - Fee Related JP4610134B2 (ja) | 2001-08-09 | 2001-08-09 | 高周波回路用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4610134B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027829A1 (ja) | 2004-09-07 | 2006-03-16 | Krosakiharima Corporation | 水の分解による水素製造に使用する反応媒体 |
JP4575247B2 (ja) * | 2005-07-11 | 2010-11-04 | 株式会社東芝 | 高周波パッケージ装置 |
US8816798B2 (en) * | 2007-08-14 | 2014-08-26 | Wemtec, Inc. | Apparatus and method for electromagnetic mode suppression in microwave and millimeterwave packages |
US8514036B2 (en) | 2007-08-14 | 2013-08-20 | Wemtec, Inc. | Apparatus and method for mode suppression in microwave and millimeterwave packages |
US9000869B2 (en) | 2007-08-14 | 2015-04-07 | Wemtec, Inc. | Apparatus and method for broadband electromagnetic mode suppression in microwave and millimeterwave packages |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063948U (ja) * | 1983-10-06 | 1985-05-07 | 日本電気株式会社 | マイクロ波集積回路用金属製気密容器 |
JPH11233660A (ja) * | 1998-02-17 | 1999-08-27 | Kyocera Corp | 電子部品収納用パッケージ |
JP2000058691A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | ミリ波半導体装置 |
-
2001
- 2001-08-09 JP JP2001242818A patent/JP4610134B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063948U (ja) * | 1983-10-06 | 1985-05-07 | 日本電気株式会社 | マイクロ波集積回路用金属製気密容器 |
JPH11233660A (ja) * | 1998-02-17 | 1999-08-27 | Kyocera Corp | 電子部品収納用パッケージ |
JP2000058691A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | ミリ波半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003060101A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218266B2 (en) | Electromagnetic wave absorber, method of manufacturing the same and appliance using the same | |
US7821371B2 (en) | Flat magnetic element and power IC package using the same | |
US6469259B2 (en) | Wiring board | |
JP4610134B2 (ja) | 高周波回路用パッケージ | |
US6246310B1 (en) | Noise suppressing apparatus | |
JP3515141B2 (ja) | 半導体パッケージ | |
JP2004356352A (ja) | 高周波回路用パッケージ | |
JP3735569B2 (ja) | 高周波回路用パッケージ蓋体及びこれを用いた高周波回路用パッケージ | |
KR102369203B1 (ko) | 복합 자성체 및 제조 방법 | |
JP2004031598A (ja) | 高周波回路用パッケージ及びその製造方法 | |
JP2004111570A (ja) | 高周波回路用パッケージ | |
JP4105998B2 (ja) | 高周波回路用パッケージ蓋体とその製造方法、およびこれを用いた高周波回路パッケージ | |
JP2004253513A (ja) | 高周波回路用パッケージ | |
JP5693486B2 (ja) | 高周波回路ケース用カバー、その製造方法およびこれを用いた高周波回路モジュール | |
JP2759395B2 (ja) | 半導体デバイス | |
KR100621422B1 (ko) | 유연성을 갖는 적층형 전자파 흡수체 | |
JP4095477B2 (ja) | 電波吸収蓋部材およびこれを用いた高周波装置 | |
JP2005101111A (ja) | 高周波回路用デバイス基板およびこれに用いる電磁波吸収体 | |
JP4005678B2 (ja) | 電子部品用放熱構造 | |
JP2002110863A (ja) | 半導体デバイス用パッケージ | |
JP2850874B2 (ja) | Icパッケージ | |
JP3979610B2 (ja) | 複合磁性体 | |
JP2004235205A (ja) | 電磁波吸収体およびそれを用いた高周波回路用パッケージ | |
JP2005123390A (ja) | チップ型ノイズフィルタとその製造方法およびこれを用いた半導体パッケージ | |
JPH06268093A (ja) | セラミックパッケージ型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |