JP4606037B2 - Focus detection element - Google Patents
Focus detection element Download PDFInfo
- Publication number
- JP4606037B2 JP4606037B2 JP2004040624A JP2004040624A JP4606037B2 JP 4606037 B2 JP4606037 B2 JP 4606037B2 JP 2004040624 A JP2004040624 A JP 2004040624A JP 2004040624 A JP2004040624 A JP 2004040624A JP 4606037 B2 JP4606037 B2 JP 4606037B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- monitor
- focus detection
- detection element
- sensors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
Description
本発明は、カメラの焦点検出装置に適した焦点検出素子に関する。 The present invention relates to a focus detection element suitable for a camera focus detection device.
従来のAF一眼レフカメラに搭載されている位相差方式のCCD焦点検出素子は、撮影光学系と焦点検出エリアに対応したラインセンサおよびモニタセンサを備えている(特許文献)。
しかし従来のCCD焦点検出素子は、撮影光学系または焦点検出エリアが変わると、撮影光学系および焦点検出エリアに応じて、ラインセンサおよびモニタセンサの配置を設定した新たなCCD焦点検出センサを開発する必要があった。 However, the conventional CCD focus detection element develops a new CCD focus detection sensor in which the arrangement of the line sensor and the monitor sensor is set according to the shooting optical system and the focus detection area when the shooting optical system or the focus detection area changes. There was a need.
本発明は、前記従来の問題に鑑みてなされたもので、一種類で複数の光学系に対応させることができる焦点検出素子を提供することを目的とする。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a focus detection element that can correspond to a plurality of optical systems of a single type.
この目的を達成する本発明の焦点検出用素子は、基準領域および参照領域を有する複数のラインセンサと、前記ラインセンサの基準領域毎に隣接して設けられた対のモニタセンサと、前記ラインセンサおよびモニタセンサを駆動制御する制御手段とを同一の回路基板上に備え、前記制御手段は、使用するラインセンサとモニタセンサの組合せを、前記ラインセンサと対のモニタセンサ、及び前記ラインセンサと対になっていないモニタセンサから、搭載される機器の仕様に応じて任意に選択することに特徴を有する。
この構成によれば、使用するラインセンサおよびモニタセンサの組み合わせを搭載される機器の仕様に応じて任意に選択できるので、異なる光学機器、光学系に対しても使用することが可能になる。
To achieve this object, the focus detection element of the present invention includes a plurality of line sensors having a reference region and a reference region, a pair of monitor sensors provided adjacent to each reference region of the line sensor, and the line sensor. and a control means for driving and controlling the monitor sensor on the same circuit board, said control means, the combination of the line sensors and monitor sensors to be used, said line sensor and a pair of monitor sensors, and the line sensor pair after monitoring sensor that is not turned, characterized in that selected arbitrarily according to the specifications of the equipment to be mounted.
According to this configuration, since the combination of the line sensor and the monitor sensor to be used can be arbitrarily selected according to the specifications of the mounted device, it can be used for different optical devices and optical systems.
好ましい実施形態では、使用するラインセンサおよびモニタセンサの組み合わせを、外部から入力した信号により選択する構成とする。
さらに好ましい実施形態では、使用するラインセンサおよびモニタセンサの組み合わせに関する複数の選択モードを記憶したロジックを備え、いずれかの選択モードを指定する信号を外部から入力してその選択モードによるラインセンサおよびモニタセンサの組み合わせで駆動制御する構成とする。
この構成によれば、この撮像素子を搭載する光学機器の制御手段によって使用するラインセンサおよびモニタセンサの組み合わせを設定できる。
In a preferred embodiment, a combination of a line sensor and a monitor sensor to be used is selected based on an externally input signal.
In a further preferred embodiment, the logic circuit stores a plurality of selection modes related to the combination of the line sensor and the monitor sensor to be used, and a signal designating one of the selection modes is input from the outside, and the line sensor and monitor according to the selection mode The driving control is performed by a combination of sensors.
According to this configuration, it is possible to set a combination of a line sensor and a monitor sensor to be used by a control unit of an optical device on which the image sensor is mounted.
前記各ラインセンサの基準領域および参照領域がさらに複数の領域として使用可能に形成されていて、かつ各基準領域に隣接したモニタセンサが設けられていて、前記制御手段は、前記モニタセンサを前記各基準領域単位で駆動制御する。
また前記制御手段は、ラインセンサの複数領域の一部が選択されている場合は、選択された一部領域の基準領域と対のまたは対になっていないモニタセンサを使用して積分制御する。
The reference area and the reference area of each line sensor are formed so as to be usable as a plurality of areas, and a monitor sensor is provided adjacent to each reference area, and the control means is configured to attach the monitor sensor to the respective areas. Drive control is performed in units of reference areas.
Further, when a part of the plurality of regions of the line sensor is selected, the control means performs integration control using a monitor sensor that is not paired with or paired with the reference region of the selected partial region.
以上の説明から明らかな通り本発明の焦点検出用素子は、複数のラインセンサと、各ラインセンサに隣接して設けられ、隣接したラインセンサの受光量をモニタするモニタセンサと、これらのラインセンサおよびモニタセンサを、予め設定された組み合わせで駆動制御する制御手段とが同一の回路基板上に設けられているので、使用するラインセンサおよびモニタセンサを任意に選択することが可能になり、同一構成の焦点検出用素子を、複数の異なる光学機器に使用することができる。 As is apparent from the above description, the focus detection element of the present invention includes a plurality of line sensors, a monitor sensor that is provided adjacent to each line sensor and monitors the amount of light received by the adjacent line sensors, and these line sensors. Since the control means for driving and controlling the monitor sensor in a preset combination is provided on the same circuit board, the line sensor and the monitor sensor to be used can be arbitrarily selected, and the same configuration These focus detection elements can be used in a plurality of different optical instruments.
以下図面に基づいて本発明を説明する。図1は、本発明のCCD焦点検出素子を搭載する一眼レフカメラの概要をブロックで示す図である。 The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an outline of a single-lens reflex camera equipped with a CCD focus detection element of the present invention.
このAF一眼レフカメラは、焦点検出用素子としてCCD焦点検出素子61を備えたAFモジュール(焦点検出モジュール)60を内蔵したカメラボディ11と、このカメラボディ11に着脱可能なAF対応の撮影レンズ51とを備えている。カメラボディ11は、カメラボディ11および撮影レンズ51を総括的に制御するメインCPU31を備えている。
This AF single-lens reflex camera has a
撮影レンズ51からカメラボディ11内に入射した被写体光束は、大部分がメインミラー13により、ファインダ光学系を構成するペンタプリズム17に向かって反射され、ペンタプリズム17で反射されてアイピースから射出する。ペンタプリズム17から射出された被写体光束の一部は測光IC18の受光素子に入射する。一方、メインミラー13の中央部に形成されたハーフミラー部14に入射した光束の一部はハーフミラー部14を透過し、メインミラー13の背面に設けられたサブミラー15により下方に反射され、AFモジュール60に入射する。
Most of the subject luminous flux that has entered the
測光IC18は、受光量に応じて光電変換した電気信号を、周辺部制御用回路21を介してメインCPU31に測光信号として入力する。メインCPU31は、測光信号およびフィルム感度情報等に基づいて所定の露出演算を実行し、露出用の適正シャッタ速度および絞り値を算出する。そして、これらのシャッタ速度および絞り値に基づいて絞り機構22および露光機構23を駆動してフィルムに露光する。さらに周辺部制御用回路21は、撮影処理に際し、モータドライブ回路(モードラIC)24を介してミラーモータ25を駆動してメインミラー13をアップし、露光終了後にはミラーモータ25を駆動してメインミラー13をダウンし、フィルム巻上モータ26を駆動してフィルムを1コマ分巻き上げる。
The
AFモジュール60は、いわゆる瞳分割位相差方式であって、複数のCCラインセンサを有するCCD焦点検出素子61と、図示しないがAF光学系として、撮像面と等価な焦点検出面において、複数の焦点検出エリア内に被写体像を形成する被写体光束を二分割に瞳分割して、対応するラインセンサ上に投影する光学系を備えている。CCD焦点検出素子61は、いわゆる瞳分割された一対の被写体光束をそれぞれ受光して積分する複数列のラインセンサIと、各ラインセンサIの受光光量をモニタ、つまり積分値をチェックするモニタセンサMを備えている。各ラインセンサIおよびモニタセンサMは、CCD焦点検出素子61が備えた制御回路系により駆動制御される。制御回路系は、モニタセンサMのモニタ電圧(出力電圧)が所定の閾値に達すると、そのモニタセンサMに対応するラインセンサIの積分を終了させる。そして、全てのラインセンサIの積分を終了させると、ラインセンサIが積分した電荷を、ラインセンサ毎に画素単位で逐一電圧に変換し、画素単位のビデオ信号として、メインCPU31へ出力する。
The
メインCPU31は、AFモジュール60(CCD焦点検出素子61)から入力した画像信号に基づいて所定の演算によりデフォーカス量を算出し、算出したデフォーカス量に基づいてAFモータ33の回転方向および回転数(エンコーダ37が出力するパルス数)をレンズ駆動量として算出する。そしてメインCPU31は、その回転方向およびパルス数に基づき、AFモータドライバ32を介してAFモータ33を駆動する。この駆動に際してメインCPU31は、AFモータ33の回転に連動してエンコーダ37が出力するパルスをカウンタ31dによりカウントし、カウント値が上記パルス数に達したらAFモータ33を停止させる。
The
一方、撮影レンズ51には、レンズCPU57と、焦点調節用レンズ52を光軸方向に駆動するギアブロック53と、撮影レンズ51のマウント部に設けられた、カメラボディ11のジョイント35と着脱自在に連結するジョイント55を備えている。AFモータ33の回転は、ギアブロック34、ジョイント35、55を介してギアブロック53に伝達され、ギアブロック53を介して焦点調節用レンズ群52を進退移動させる。
On the other hand, the
またメインCPU31は、制御プログラム等をメモリしたROM31a、演算用、制御用の所定のデータを一時的にメモリするRAM31b、計時用のタイマー31c、カウンタ31d、AFモジュール60(CCD焦点検出素子61)から入力したVOUT信号(画像信号/Video信号)をA/D変換するA/D変換器31e、VMS信号をD/A変換して出力するD/A変換器31fを内蔵し、EEPROM38が外部メモリ手段として接続されている。このEEPROM38には、カメラボディ11特有の各種定数、CCD焦点検出素子61が使用するモニタセンサM、ラインセンサIに関するモードデータなどがメモリされている。
The
さらにメインCPU31には、電源をオン/オフするメインスイッチSWM、自動焦点制御とマニュアル焦点制御とを切換える自動焦点スイッチSWAF、レリーズ釦の半押しから全押しの間オンする測光スイッチSWSおよび同レリーズ釦の全押しでオンするレリーズスイッチSWRが接続されている。
Further, the
測光スイッチSWSがオンすると、メインCPU31は、周辺部制御用回路21を介して測光IC18を起動し、被写体輝度を測定して露出演算を実行するとともに、AFモジュール60を起動して所定のラインセンサから積分信号を入力し、デフォーカス量を演算し、デフォーカス量に基づいてレンズ駆動量を演算し、演算したレンズ駆動量だけAFモータ33を駆動する。
When the photometric switch SWS is turned on, the
メインCPU31は、設定されたAF、露出、撮影などのモード、シャッタ速度、絞り値などを表示器39に表示する。表示器39は、通常、カメラボディ11の外面およびファインダ視野内の2ヶ所に設けられた表示パネルを含む。
The
レンズCPU57は、電気接点群56、36の接続を介してカメラボディ11の周辺部制御用回路21と接続されていて、この周辺部制御用回路21を介してメインCPU31との間で、開放、最大F値情報、焦点距離情報、レンズ位置(距離)情報などの所定のデータ通信を行う。
The
次に、この一眼レフカメラに搭載した、CCD焦点検出素子61の詳細について、さらに図2を参照して説明する。図2は、CCD焦点検出素子61の受光面61a上のラインセンサIおよびモニタセンサMの配列の実施形態を示す図である。この実施形態は、機種ごとに予め設定される、実際のAF処理において使用可能にするラインセンサIおよびモニタセンサMからなるセンサセットを複数の選択モードとして備えていて、搭載されたAF光学系に適した選択モードが選択され、選択されたモードに含まれるラインセンサIおよびモニタセンサMについて、CCD焦点検出素子61の制御回路71によって駆動制御ができる構成である。CCD焦点検出素子61の制御回路71は、単一の回路基板80上に形成されている。
Next, details of the CCD
受光面61a上にはラインセンサIとして、中央に、横方向に延びる3列の横ラインセンサI1、I2、I3が互いに上下方向に所定間隔で平行に配置され、これらのI1、I2、I3を上下に挟んで縦方向に延びる7列の縦ラインセンサI4、I5、I6、I7、I8、I9、I10が互いに横方向に所定間隔で平行に配置されている。この実施形態のラインセンサは、いわゆるCCDラインセンサであって、長手方向に多数の受光素子が配置されている。
On the
横ラインセンサI1〜I3は、受光面61aの中央より左半部が基準の領域である基準ブロック(基準ラインセンサI1a〜I3a)として識別され、右半分が参照の領域である参照ブロック(参照ラインセンサI1b〜I3b)として識別される。
The horizontal line sensors I1 to I3 are identified as reference blocks (reference line sensors I1a to I3a) in which the left half portion from the center of the
各横ラインセンサI1〜I3は、それぞれの基準ラインセンサI1a〜I3a、参照ラインセンサI1b〜I3bがそれぞれ4個の基準領域(I1-1a〜I1-4a)〜(I3-1a〜I3-4a)、参照領域(I1-1b〜I1-4b)〜(I3-1b〜I3-4b)に識別され、各基準ラインセンサI1a〜I4aの各領域(I1-1a〜I1-4a)〜(I3-1a〜I3-4a)に隣接してモニタセンサ(M1-1、M1-2、M1-3、M1-4)〜(M3-1、M3-2、M3-3、M3-4)が配置されている。 Each of the horizontal line sensors I1 to I3 includes four reference areas (I1-1a to I1-4a) to (I3-1a to I3-4a), each of the reference line sensors I1a to I3a and the reference line sensors I1b to I3b. , The reference regions (I1-1b to I1-4b) to (I3-1b to I3-4b), and the regions (I1-1a to I1-4a) to (I3-1a) of the reference line sensors I1a to I4a. ~ I3-4a) are adjacent to monitor sensors (M1-1, M1-2, M1-3, M1-4) ~ (M3-1, M3-2, M3-3, M3-4) Yes.
これらの各モニタセンサ(M1-1〜M1-4)〜(M3-1〜M3-4)は独立して動作し、隣接する基準ラインセンサI1a〜I3aの各領域(I1-1a〜I1-4a)〜(I3-1a〜I3-4a)の受光量をモニタする。 Each of these monitor sensors (M1-1 to M1-4) to (M3-1 to M3-4) operates independently, and each region (I1-1a to I1-4a) of the adjacent reference line sensors I1a to I3a. ) To (I3-1a to I3-4a) are monitored.
各縦ラインセンサI4、I5、I6、I7、I8、I9、I10は、横ラインセンサI1、I2、I3の上方に位置するものが基準ブロック(基準ラインセンサI4a〜I10a)として識別され、下方に位置するものが参照ブロック(参照ラインセンサI4b〜I10b)として識別される。 Each vertical line sensor I4, I5, I6, I7, I8, I9, I10 is identified as a reference block (reference line sensors I4a to I10a) located above the horizontal line sensors I1, I2, I3, and below Those located are identified as reference blocks (reference line sensors I4b-I10b).
各縦ラインセンサI4〜I10は、それぞれの各基準ラインセンサI4a〜I10a、参照ラインセンサI4b〜I10bが長手方向を二分割する2個の基準領域(I4-1a、I4-2a)〜(I10-1a、I10-2a)、参照領域(I4-1b、I4-2b)〜(I10-1b、I10-2b)に識別され、各基準ラインセンサI4a〜I10aの基準領域(I4-1a、I4-2a)〜(I10-1a、I10-2a)に隣接してモニタセンサ(M4-1、M4-2)〜(M10-1、M10-2)が配置されている。 Each of the vertical line sensors I4 to I10 includes two reference areas (I4-1a, I4-2a) to (I10−) in which the respective reference line sensors I4a to I10a and the reference line sensors I4b to I10b divide the longitudinal direction into two. 1a, I10-2a) and reference areas (I4-1b, I4-2b) to (I10-1b, I10-2b), and reference areas (I4-1a, I4-2a) of the respective reference line sensors I4a to I10a ) To (I10-1a, I10-2a), monitor sensors (M4-1, M4-2) to (M10-1, M10-2) are arranged.
これらの各モニタセンサ(M4-1、M4-2)〜(M10-1、M10-2)は独立して動作し、隣接する基準ラインセンサI4a〜I10aの各基準領域(I4-1a、I4-2a)〜(I10-1a、I10-2a)の受光量をモニタする。 Each of these monitor sensors (M4-1, M4-2) to (M10-1, M10-2) operates independently, and each reference region (I4-1a, I4-) of the adjacent reference line sensors I4a to I10a. 2a)-(I10-1a, I10-2a) monitor the amount of received light.
このように構成された各ラインセンサI1〜I10は、複数の測距ゾーンについて瞳分割された各一対の被写体光束のうち、一方を基準ラインセンサI1a〜I10aで受光し、他方を参照ラインセンサI1b〜I10bで受光するように使用される。 Each of the line sensors I1 to I10 thus configured receives one of the pair of subject luminous fluxes divided into pupils for a plurality of distance measuring zones by the reference line sensors I1a to I10a and the other receives the reference line sensor I1b. Used to receive light at ~ I10b.
さらにCCD焦点検出素子61は、各ラインセンサI1〜I10にモニタセンサMと反対側に隣接して平行に配置され、各ラインセンサI1〜I10が蓄積した電荷がラインセンサI1、I2、I3、I4〜I10単位で転送されるシフトレジスタ62、63、64、621〜623、634〜6310、644〜6410を備えている。各ラインセンサI1〜I10の各フォトダイオードが光電変換し積分した電荷は、各ラインセンサI1〜I10毎に積分終了時に図示しないST(ストレージ)部に保持される。
Further, the CCD
全てのラインセンサI1〜I10の積分が終了すると、シフトレジスタ62、63、64を経由して、電荷検出部65からシリアルに読み出される。シフトレジスタ62は直接電荷検出部65に、シフトレジスタ63はシフトレジスタ62と合流して電荷検出部65に接続されている。
なお、本実施例の縦ラインセンサI4〜I10は、基準ラインセンサI4a〜I10aの電荷はシフトレジスタ63により、参照ラインセンサI4b〜I10bの電荷はシフトレジスタ64により電荷検出部65まで転送される。
When the integration of all the line sensors I1 to I10 is completed, it is read out serially from the
In the vertical line sensors I4 to I10 of this embodiment, the charges of the reference line sensors I4a to I10a are transferred to the
図3には、このCCD焦点検出素子61の回路基板80上に形成された制御回路系の要部をブロックで示した。CCD焦点検出素子61の動作は、この回路基板80上に形成された制御回路71によって制御される。このCCD焦点検出素子61は、この制御回路系によって、使用するラインセンサIおよびモニタセンサMの選択が可能なことに特徴を有する。制御回路71は、メインCPU31から指示を受けて動作する。この実施形態のCCD焦点検出素子61は、メインCPU31からのコマンドによって指定されたラインセンサIとモニタセンサMを制御回路71が選択し、制御する。
In FIG. 3, the main part of the control circuit system formed on the
次にこのCCD焦点検出素子61の構成について説明するが、各ラインセンサIおよびモニタセンサMの基本的な動作は同一なので、ラインセンサIおよびモニタセンサMの具体的な動作は、ラインセンサI1(I1-1〜I1-4)および対応するモニタセンサM1(M1-1〜M1-4)に関して説明する。
Next, the configuration of the CCD
制御回路71は、積分を開始するときは、その直前に、ラインセンサI1をいわゆる掃き出し駆動して各画素(フォトダイオード)が蓄積した電荷を掃き出し、各画素単位で積分(電荷蓄積)を開始する。同時にモニタセンサM1-1〜M1-4もクリアして、モニタセンサM1-1〜M1-4による積分量モニタを開始する。各モニタセンサMの出力電圧は、バッファを介してオートゲインコントローラAGCで積分時間を制御する。各オートゲインコントローラAGCは、メインCPU31から出力されるVMS信号によって制御される。
When starting the integration, the
オートゲインコントローラAGCから出力されるモニタ信号は、制御回路71およびモニタ出力選択回路72に入力される。制御回路71は、各モニタ信号が所定の積分終了閾値(積分終了値)に達したことを検知する検知手段としてのロジック(例えばオペアンプ)を内蔵し、いずれかのロジックの出力が変化したときに、選択回路73を介して積分OR信号(第一の終了信号)をポートTINTに出力する。このポートTINTに出力された信号によりメインCPU31は、いずれかのラインセンサIが積分終了したことを検知する。本実施例において制御回路71は、前記いずれかのロジックがハイレベルからローレベルに落ちたときに、選択回路73に出力している積分OR信号をハイレベルからローレベルに落とす。なお、積分OR信号は、積分開始時はハイレベル信号である。
The monitor signal output from the auto gain controller AGC is input to the
制御回路71は、前記ロジックの出力が変化したとき、つまりモニタ信号が所定の閾値に達したときにそのモニタセンサMに対応するラインセンサIの積分を終了させる。積分の終了処理は、対応するラインセンサI1〜I10のST部への電荷の蓄積を終了することである。
The
また、モニタ出力選択回路72に入力されたモニタセンサMのモニタ信号は、一つずつ出力選択回路70に出力され、出力選択回路70を経由してポートVOUTから出力される。
The monitor signals of the monitor sensor M input to the monitor
メインCPU31は、モニタセンサMを指定するDATA信号をCCD焦点検出素子61に出力する。CCD焦点検出素子61の制御回路71は、メインCPU31から指定されたモニタセンサMのモニタ信号を、モニタ出力選択回路72で選択し、出力選択回路70を介してVOUT信号としてメインCPU31に出力する。同時に制御回路71は、積分AND信号を、選択回路74を介してポートSPから出力し、この積分AND信号をメインCPU31はポートTRIGから入力し、“L”レベルになるまで入力したモニタ信号をA/D変換する。
メインCPU31は、入力したモニタセンサMのモニタ信号をA/D変換し、積分時間予測やゲイン(Gain)設定に利用する。
The
The main CPU 31 A / D converts the input monitor signal of the monitor sensor M and uses it for integration time prediction and gain setting.
この実施形態のCCD焦点検出素子61は、積分開始後、モニタ出力選択回路72から択一的にモニタ信号を出力選択回路70からVOUT信号として出力する。全てのモニタセンサMのモニタ信号が所定の閾値に達するか所定時間(最長積分時間)が経過するかいずれか早いときの後、つまり全てのCCDラインセンサIの積分が終了しまたは強制終了させた後は、CCDラインセンサIから読み出した画像信号(Video信号)を出力選択回路70を介してポートVOUTからVOUT信号として出力する。
The CCD
制御回路71は、所定時間内に全てのモニタセンサMのモニタ信号が閾値に達したことを検知したときは、選択回路74を介して積分AND信号(第二の終了信号)をポートSPからメインCPU31に出力する。全てのモニタセンサMのモニタ信号が閾値に達する前に所定時間が経過したときは、制御回路71はモニタ信号が閾値に達していない全てのモニタセンサMに対応するラインセンサIの積分を終了させて、積分AND信号(第二の終了信号)を選択回路73を介してポートSPからメインCPU31に出力する。
When the
全てのラインセンサIの積分が終了したら、各ラインセンサI1、I2、I3、I4〜I10の単位で、シフトレジスタ62、63、64を介して、ラインセンサI1〜I10およびその画素単位で電荷を逐次転送し、電荷検出部65で電圧信号に変換して出力する。
When the integration of all the line sensors I is completed, the charges of the line sensors I1, I2, I3, I4 to I10 are charged in units of the line sensors I1 to I10 and their pixels via the shift registers 62, 63, 64. The data are sequentially transferred, converted into a voltage signal by the
電荷単位の電圧信号を、アンプ(Gain AMP)66で増幅してから、サンプルホールド回路(S/H)67、クランプ回路68でOB電圧をクランプし、バッファ69から、出力選択回路70を介してポートVOUTからVOUT信号(ビデオ信号)として出力する。メインCPU31は、ポートA/Dから入力する。メインCPU31は、入力したVOUT信号を画素単位で、内蔵のA/D変換器31eによりディジタル信号に変換し、内蔵のRAM31bに順にメモリする。
The charge unit voltage signal is amplified by an amplifier (Gain AMP) 66, and then the OB voltage is clamped by a sample hold circuit (S / H) 67 and a
以上のモニタ、積分および読み出し処理を、全てのモニタセンサMおよびラインセンサIについて実行できるが、この実施形態は、実行するラインセンサIおよびモニタセンサMのセット(選択モード)を任意に選択し、組み合わせることが可能である。つまり、選択モードにおいて指定されているラインセンサIおよびモニタセンサMについてのみ、モニタ、積分および読み出し処理を実行できる。さらに、選択モードで指定されたラインセンサIおよびモニタセンサMの中から、任意のラインセンサIおよびモニタセンサMについて、モニタ、積分および読み出し処理を実行できる。 The above monitor, integration, and readout processes can be executed for all the monitor sensors M and line sensors I, but this embodiment arbitrarily selects a set (selection mode) of the line sensors I and monitor sensors M to be executed, It is possible to combine them. That is, only the line sensor I and the monitor sensor M specified in the selection mode can be monitored, integrated, and read out. Furthermore, monitoring, integration, and readout processing can be executed for any line sensor I and monitor sensor M from among the line sensor I and monitor sensor M specified in the selection mode.
図4には、メインCPU31とCCD焦点検出素子61のポートと送受信する信号の関係を示した。矢印方向に信号が送信される。
FIG. 4 shows the relationship between the
メインCPU31 CCD焦点検出素子61
チップイネーブル信号 CE IST
シリアルクロック SCK RST
データ信号 SO DATA
Chip enable signal CE IST
Serial clock SCK RST
Data signal SO DATA
メインCPU31 CCD焦点検出素子61
ゲイン設定信号 D/A VMS
Gain setting signal D / A VMS
メインCPU31 CCD焦点検出素子61
SI TINT 積分OR信号/積分終了情報
(第一の制御端子)
積分OR信号;積分中はハイレベル
積分OR信号は、いずれかのモニタセンサMが積分終了したときに、ハイからローに落ちて、選択回路73が積分終了情報出力に切り替わる。その後メインCPU31は、他のモニタセンサMの積分終了情報をチェックして他のモニタセンサMの積分時間を計測する。つまり積分終了情報チェックへの切替えは、ポートTINTIから積分OR信号が出力されたときである。
SI TINT Integration OR signal / Integration end information
(First control terminal)
Integration OR signal; high level during integration The integration OR signal falls from high to low when any monitor sensor M completes integration, and the
メインCPU31 CCD焦点検出素子61
TRIG SP 積分AND信号/A/D同期信号
(第二の制御端子)
積分AND(全積分終了)信号;積分中はハイレベル
全てのモニタセンサMが積分終了したときにハイからローに落ちて、選択回路74がA/D同期信号出力に切り替わる。
TRIG SP Integral AND signal / A / D sync signal
(Second control terminal)
Integral AND (total integration end) signal; high level during integration When all monitor sensors M have completed integration, they drop from high to low, and the
メインCPU31 CCD焦点検出素子61
A/D VOUT ラインセンサ画像信号
A / D VOUT Line sensor image signal
次に、図5〜図7に示したタイミングチャートに従って、このメインCPU31とCCD焦点検出素子61の動作について説明する。
Next, operations of the
図5は、メインCPU31が制御回路71に通信する、メインCPU31、制御回路71間における通信設定に関するタイミングチャートである。メインCPU31は、通信を開始するときに、ポートCEを立ち下げて、ポートISTにローレベルのチップイネーブル信号を出力する。制御回路71は、ポートISTのレベルがローレベルに落ちると通信状態に移行し、ローレベルの間、通信可能状態を維持する。
FIG. 5 is a timing chart relating to communication settings between the
次にメインCPU31は、ポートSCKからクロックパルスを出力する。制御回路71は、クロックパルスをポートRSTから入力し、入力したクロックパルスに同期して通信設定処理を開始する。
Next, the
さらにメインCPU31は、ポートSCKのクロックパルスに同期して、ポートSOから16ビット分のデータを出力する。制御回路71は、16ビット分のデータをポートDATAから入力し、入力した16ビット分のデータに基づいて、各制御、パラメータを設定する。
Further, the
表1に、この通信設定によって送受信される16ビット分のデータの内容の一実施例である制御コードおよび制御パラメータの実施例を示した。この実施例は、16ビット中、1〜3ビットが制御コード番号を表し、4〜16ビットが制御パラメータを表している。制御コード番号0は積分終了情報(AGC=26)を、制御コード番号1、2はAGC自動終了個別禁止設定を、制御コード番号4は読み出しライン選択、転送速度、ゲイン設定を、制御コード番号5は積分開始/終了、AGC選択、出力するモニタM選択、AGC自動終了全禁止設定を、制御コード番号7はロジックリセット(デフォルト設定)をそれぞれ指定している。
Table 1 shows examples of control codes and control parameters, which are examples of the contents of 16-bit data transmitted and received by this communication setting. In this embodiment, 1 to 3 bits out of 16 bits represent a control code number, and 4 to 16 bits represent a control parameter.
制御パラメータの実施例を、表2、表3および表4に示した。
表2は制御コード番号1の内容であって、制御コード番号1はAGC自動終了禁止設定1を表していて、制御パラメータは、ラインセンサI1〜I4-1の中で禁止するモニタセンサMを指定している。制御コード番号1により禁止されたモニタセンサMおよび対応するラインセンサIは使用されない。つまり、選択モードに含まれるラインセンサIおよびモニタセンサMの中から、例えば多点測距等において焦点検出に使用するラインセンサIおよびモニタセンサMを選択できる。なお、この実施形態では、全積分終了動作において積分終了処理される。
Examples of control parameters are shown in Table 2, Table 3, and Table 4.
Table 2 shows the contents of
表3は制御コード番号2の内容であって、制御コード番号2はAGC自動終了禁止設定2を表している。その制御パラメータは、ラインセンサI4-2〜I10-2の中でAGC自動終了禁止をするモニタセンサMを指定している。つまり、この制御コード番号2の制御パラメータでAGC自動終了禁止が指定されたモニタセンサMおよび対応するラインセンサIについては、使用されない。
Table 3 shows the contents of the
表4は制御コード番号5の内容であって、制御コード5は、制御パラメータのビット4〜16の内容に基づいて、積分開始/終了、AGC選択、出力モニタ選択またはAGC自動終了全禁止を指定する。この実施例では、ビット4が0のとき積分開始、1のとき積分終了を指定する。ビット5〜7は選択モードであるMODE(Mode)1〜MODE(Mode)5のいずれか一つを指定し、ビット8〜12は、VREF出力と、ラインセンサI1-1〜I10-2のいずれかと、AGC黒出力の中からいずれか一つを選択し、ビット13は0でAGC自動終了全禁止を指定する。
Table 4 shows the contents of
次に、この撮像素子61の積分動作について、図6に示した全体シーケンスに関するタイミングチャートを参照して説明する。
(a)ポートISTから出力される通信設定選択パルスがローレベルに落ちて所定時間後にハイレベルに立ち上がる。通信設定選択パルスがローレベルに落ちている間に、ポートRSTから入力する通信CKパルスに同期してポートDATAから通信データを入力する。ここでは、CCD焦点検出素子61のロジックをリセットする通信データ(制御コード番号7)を入力する。この通信データを受信した制御回路71は、ロジックをリセットするとともに、各ラインセンサIが蓄積した電荷を高速で掃き出させる。
Next, the integration operation of the
(A) The communication setting selection pulse output from the port IST falls to a low level and rises to a high level after a predetermined time. While the communication setting selection pulse falls to the low level, communication data is input from the port DATA in synchronization with the communication CK pulse input from the port RST. Here, communication data (control code number 7) for resetting the logic of the CCD
(b)次に、ポートISTの通信設定選択パルスがローレベルに落ちている間に、制御回路71はロジックを標準設定に設定する通信データ(制御コード番号7)をポートDATAから入力する。この通信データ(制御コード番号7)を入力した制御回路71は、ロジックを標準設定に戻す。
(B) Next, while the communication setting selection pulse of the port IST falls to the low level, the
(c)制御コード番号1または2の制御パラメータに対応する処理は、必要に応じて積分開始前に設定する。つまり、例えば制御パラメータで指定されたAGC自動終了を禁止するオートゲインコントローラAGC(モニタセンサM)を設定する。
(C) The process corresponding to the control parameter of
(d)ポートISTの通信設定選択パルスがローレベルに落ちている間に、積分開始に関する通信データ(制御コード番号5)を受信する。この通信データ(制御コード5)を受信した制御回路71は、指定されたMODE1〜MODE5に対応するモニタセンサMをリセットし、ポートSPをハイレベルに立ち上げてラインセンサIに積分を開始させるとともに、積分開始をメインCPU31に伝える。なお、本実施例では、ラインセンサIは全て積分動作させる。
(D) While the communication setting selection pulse of the port IST falls to the low level, communication data (control code number 5) relating to the start of integration is received. The
(e)ポートISTがハイレベルに立ちあがると、ポートTINTのレベルをハイレベルに立ち上げる。積分が開始されると、ポートVOUTから択一的に出力されるモニタセンサMのモニタ信号(出力電圧)は、時間の経過とともに上昇する。
AGC自動終了禁止を設定していないモニタセンサMのいずれかが所定の閾値に達すると、制御回路71から選択回路73を介してポートTINTからローレベルの積分OR信号(第一の終了信号)がメインCPU31のポートSIに出力する。
(E) When the port IST rises to a high level, the level of the port TINT is raised to a high level. When the integration is started, the monitor signal (output voltage) of the monitor sensor M that is alternatively output from the port VOUT rises with time.
When any of the monitor sensors M for which AGC automatic termination prohibition is not set reaches a predetermined threshold value, a low-level integration OR signal (first termination signal) is output from the port TINT via the
(f)メインCPU31は、ポートSIから積分OR信号(第一の終了信号)を入力すると、チップイネーブル信号をポートCEからCCD焦点検出素子61のポートISTに出力する。CCD焦点検出素子61の制御回路71は、入力したチップイネーブル信号によりモニタセンサMのモニタ信号の積分情報をラッチし、出力選択回路73からSOUT信号として出力する。モニタセンサMの積分終了状態を識別する信号は、積分中のモニタセンサMはハイレベル、積分終了したモニタセンサMはローレベルである。
(F) When the
(g)AGC自動終了を禁止していない全てのモニタセンサMの出力電圧が所定の閾値に達すると、選択回路74から積分AND信号が出力される。
(G) When the output voltages of all the monitor sensors M that are not prohibited from AGC automatic termination reach a predetermined threshold value, an integration AND signal is output from the
(h)AGC自動終了禁止を設定していないラインセンサ、つまり使用するラインセンサI1、I2、I3、I4〜I10の中からいずれかが選択される。 (H) A line sensor for which AGC automatic termination prohibition is not set, that is, any one of line sensors I1, I2, I3, and I4 to I10 to be used is selected.
(i)ポートISTの立ち上がりに同期して、選択したラインセンサI1、I2、I3、I4〜I10のいずれかの読み出しが開始され、出力選択回路70から画像信号がVOUT信号として出力される。そして、ポートSPからは、選択回路74を介してA/D同期信号が出力される。メインCPU31は、このA/D同期信号に同期して、入力したVOUT信号をA/D変換する。
(I) In synchronization with the rise of the port IST, reading of any of the selected line sensors I1, I2, I3, I4 to I10 is started, and an image signal is output from the
以後、(h)、(i)の動作を、ラインセンサI1、I2、I3、I4〜I10のうち使用するラインセンサ全てについて任意の順番に実行し、全ての読み出しが終了すると、CCD制御が終了する。 Thereafter, the operations (h) and (i) are executed in an arbitrary order for all the line sensors to be used among the line sensors I1, I2, I3, and I4 to I10, and when all the readings are completed, the CCD control is finished. To do.
図7には、上記(f)において、各モニタセンサMの積分終了情報をメインCPU31が入力する処理のタイミングチャートを示している。いずれかのモニタセンサMの出力が所定の閾値に達すると、制御回路71は、選択回路73を介してポートTINTから積分OR信号(ローレベル)を出力する。メインCPU31は、ポートSIから積分OR信号を入力すると、ポートCEをローレベルに落として、制御回路71のポートISTをローレベルに落とす。これにより制御回路71は、ポートRSTにパルスが入力される毎に順に、各モニタセンサMの積分終了情報を、ポートTINTから選択回路73を介して出力する。図示実施例では積分終了情報を、ラインセンサI1-1〜I1-4、I2-1〜I2-4、I10-1、I10-2に対応するモニタセンサMの順に出力する。
FIG. 7 shows a timing chart of the process in which the
メインCPU31は、最初にモニタセンサMの出力が閾値に達したことを制御回路71からの通信により検知できるので、通信を受けるまでの間は拘束されず、しかも被写体輝度が非常に高く、モニタセンサMの出力が極めて短時間で閾値に達した場合も、CCD撮像素子61の制御回路71のロジックによって各モニタセンサMの出力を並列的に検知するので、全モニタセンサMの出力を正確に検知し、対応する各ラインセンサIについて正確な積分終了情報を得ることができる。
しかもこの実施形態では、同一のポートTINT、SI間の通信により、これらの積分終了情報を入力できるので、ポートを有効活用できる。
Since the
In addition, in this embodiment, since the integration end information can be input by communication between the same ports TINT and SI, the ports can be used effectively.
次に、このCCD焦点検出素子61のラインセンサIおよびモニタセンサMの使用パターンの実施例について説明する。この実施例では、5種類の選択モードを備えている。各MODE1〜5において使用するラインセンサIとモニタセンサMの対応の一例を、表5に示した。この表5において、「ALL」は、横ラインセンサI1〜I3においてはそれぞれ4個全てのモニタセンサ(M1-1〜M1-4)〜(M3-1〜M3-4)、縦ラインセンサI4〜I10においてはそれぞれ2個全てのモニタセンサ(M4-1、M4-2)〜(M10-1、M10-2)のうち、最初に積分終了したモニタを有効とする意味がある。なお、ここではラインセンサをブロック1(I1〜I3)でまとめて「Mx」と指定しているが、ラインセンサI1〜10毎に指定できるようにしてもよい。
Next, examples of usage patterns of the line sensor I and the monitor sensor M of the CCD
図10〜図12には、MODE1〜3で使用する、CCD焦点検出素子61のラインセンサIおよびモニタセンサMの使用パターンを示している。これらの図において、太い破線で囲んだ領域が使用ブロックである。表5では、例えばMODE1のブロック4において使用されていないセンサのモニタが「M3」で指定されている。AF光学系によっては、一部のブロックが使用され、使用ブロックの境界がセンサ境界の領域とはならず、センサI1-4aの一部が使われることがある。そこで、センサI1-3aが広げられたと想定し、モニタセンサはセンサI1-3a対応のモニタM1-3を共用している。
10 to 12 show usage patterns of the line sensor I and the monitor sensor M of the CCD
図10はMODE1に対応するMODE1パターンを示している。MODE1パターンでは、3本の横ラインセンサI1〜I3は、それぞれ基準ブロックが1番目から3番目のブロック、参照ブロックが2番目〜4番目のブロック、つまり横ラインセンサ基準領域(I1-1a〜I1-3a)〜(I3-1a〜I3-3a)、横ラインセンサ参照領域(I1-2b〜I1-4b)〜(I3-2b〜I3-4b)を使用し、それぞれの領域に対応する3個のモニタセンサ(M1-1〜M1-3)〜(M3-1〜M3-3)を使用する。7本の縦ラインセンサI4〜I10は、それぞれ全領域(1番目および2番目)、つまり縦ラインセンサ基準領域(I4-1a、I4-2a)〜(I10-1a、I10-2a)、縦ラインセンサ参照領域(I4-1b、I4-2b)〜(I10-1b、I10-2b)を使用し、モニタセンサも、それぞれ全領域に対応する全モニタセンサ(M4-1、M4-2)〜(M10-1、M10-2)を使用する。
このMODE1パターンは、高精度の焦点検出を必要とする光学系、または比較的大型の光学系に適している。
FIG. 10 shows a MODE1 pattern corresponding to MODE1. In the MODE1 pattern, the three horizontal line sensors I1 to I3 have a reference block of the first to third blocks and a reference block of the second to fourth blocks, that is, the horizontal line sensor reference areas (I1-1a to I1). -3a) to (I3-1a to I3-3a), horizontal line sensor reference areas (I1-2b to I1-4b) to (I3-2b to I3-4b), and three corresponding to each area Monitor sensors (M1-1 to M1-3) to (M3-1 to M3-3) are used. The seven vertical line sensors I4 to I10 each have a total area (first and second), that is, vertical line sensor reference areas (I4-1a, I4-2a) to (I10-1a, I10-2a), vertical lines. The sensor reference areas (I4-1b, I4-2b) to (I10-1b, I10-2b) are used, and the monitor sensors are all monitor sensors (M4-1, M4-2) to ( Use M10-1 and M10-2).
This MODE1 pattern is suitable for an optical system that requires highly accurate focus detection or a relatively large optical system.
MODE2に対応するMODE2パターンを図11に示した。このMODE2パターンでは、3本の横ラインセンサI1〜I3は、それぞれ2番目と3番目のブロック、つまり横ラインセンサ基準領域(I1-2a、I1-3a)〜(I3-2a、I3-3a)、横ラインセンサ参照領域(I1-2b、I1-3b)〜(I3-2b、I3-3b)を使用し、モニタセンサMはそれぞれ2番目、3番目の領域に対応する2個のモニタセンサ(M1-2、M1-3)〜(M3-2、M3-3)を使用する。7本の縦ラインセンサI4〜I10は、両端を除く5本の縦ラインセンサI5〜I9について、それぞれ中央寄りの2番目の領域、つまり縦ラインセンサ基準領域(I5-2a)〜(I9-2a)、縦ラインセンサ参照領域(I5-1b)〜(I9-1b)を使用し、それぞれ2番目のモニタセンサM5-2〜M9-2を使用する。
このMODE2パターンは、中〜小型の光学系に適している。
A MODE2 pattern corresponding to MODE2 is shown in FIG. In this MODE2 pattern, the three horizontal line sensors I1 to I3 are respectively in the second and third blocks, that is, the horizontal line sensor reference areas (I1-2a, I1-3a) to (I3-2a, I3-3a). The horizontal line sensor reference areas (I1-2b, I1-3b) to (I3-2b, I3-3b) are used, and the monitor sensor M includes two monitor sensors corresponding to the second and third areas ( M1-2, M1-3) to (M3-2, M3-3) are used. The seven vertical line sensors I4 to I10 are the second regions closer to the center of the five vertical line sensors I5 to I9 excluding both ends, that is, the vertical line sensor reference regions (I5-2a) to (I9-2a). ), Vertical line sensor reference areas (I5-1b) to (I9-1b) are used, and second monitor sensors M5-2 to M9-2 are used, respectively.
This MODE2 pattern is suitable for medium to small optical systems.
MODE3に対応するMODE3パターンを図12に示した。このMODE3パターンでは、3本の横ラインセンサI1〜I3について、それぞれ基準ブロックは2番目〜4番目のブロック、参照ブロックは1番目〜3番目のブロック、つまり横ラインセンサ基準領域(I1-2a、I1-4a)〜(I3-2a、I3-4a)、横ラインセンサ参照領域(I1-1b、I1-3b)〜(I3-1b、I3-3b)を使用し、それぞれの領域に対応する3個のモニタセンサ(M1-2〜M1-4)〜(M3-2〜M3-4)を使用する。7本の縦ラインセンサI4〜I10およびモニタセンサM4〜M10は、いずれも使用しない。
このMODE3パターンは、小型の光学系に適している。
FIG. 12 shows a MODE3 pattern corresponding to MODE3. In this MODE3 pattern, for the three horizontal line sensors I1 to I3, the reference block is the second to fourth block, the reference block is the first to third block, that is, the horizontal line sensor reference region (I1-2a, I1-4a) to (I3-2a, I3-4a), horizontal line sensor reference areas (I1-1b, I1-3b) to (I3-1b, I3-3b) are used, and 3 corresponding to each area. The monitor sensors (M1-2 to M1-4) to (M3-2 to M3-4) are used. None of the seven vertical line sensors I4 to I10 and the monitor sensors M4 to M10 are used.
This MODE3 pattern is suitable for a small optical system.
以上の使用パターンは一例であって、MODE4、5に対応する使用パターンなど、さらに種々の光学系に応じて使用パターンを設定することができる。
The above usage patterns are examples, and usage patterns can be set according to various optical systems such as usage patterns corresponding to
図8には、このMODE1パターンに対応する、ファインダ視野上の焦点検出エリアの実施例を、図9にはAF光学系の実施例を示した。
クイックリターン15でAFモジュール60方向に反射した被写体光束は、コンデンサレンズ81で収束され、ミラー82で光路をほぼ撮影レンズの光軸と平行な方向に偏向され、赤外カットフィルタ83、補助レンズ84を通る。各焦点検出エリアに対応して一対の開口が形成されたセパレータマスク85の開口を通ってセパレートされた被写体光束が、セパレータレンズ86の各レンズによって、CCD焦点検出素子61のラインセンサI上に被写体像を投影する。
FIG. 8 shows an example of a focus detection area on the viewfinder field corresponding to this MODE1 pattern, and FIG. 9 shows an example of an AF optical system.
The subject light beam reflected by the
次に、メインCPU31がCCD焦点検出素子61の制御回路71との間で実行する積分処理について、図13に示したフローチャートおよび図6、図7に示したタイミングチャートを参照して説明する。この積分処理は、メインCPU31が、ポートISTをローレベルに立ち下げ、チップイネーブル信号CEを出力して通信することによって制御する。なお、以下本明細書において、ステップは「S」と略する。
Next, the integration process executed by the
積分処理に入ると、まず、メインCPU31は、制御コード番号1、2のAGC自動終了禁止設定1、2に対応するモニタセンサMのAGC禁止通信を行い(S101)、AGCモード選択通信を行う(S102)。本実施形態では、MODE1〜MODE5の5種類のAGCモードの中から選択可能に設定されている。この内、MODE1〜MODE3に対応するラインセンサIのパターンは、図10〜図12に示した通りである。
In the integration process, first, the
次に、積分開始通信を実行するが、そのとき、ポートSPおよびポートTINTはハイレベルに立ち上がる(S103)。この処理により、モニタセンサMのモニタおよびラインセンサIの積分が開始される。 Next, integration start communication is executed. At that time, the port SP and the port TINT rise to a high level (S103). By this processing, the monitor sensor M and the line sensor I integration are started.
次に、積分OR信号が出力されたかどうか(ポートTINTがローレベルに落ちたかどうか)、つまりいずれかのモニタセンサMの出力信号が所定の閾値に達したかどうかをチェックする(S104)。積分OR信号が出力されていないときは(S104;N)、最短積分時間を更新してS109に進む(S108、S109)。 Next, it is checked whether an integral OR signal has been output (whether the port TINT has dropped to a low level), that is, whether the output signal of any monitor sensor M has reached a predetermined threshold (S104). When the integration OR signal is not output (S104; N), the shortest integration time is updated and the process proceeds to S109 (S108, S109).
積分OR信号が出力されていたときは(S104;Y)、積分終了情報通信を実行し(S105)、積分中の使用ブロック(ラインセンサI)があるかどうかをチェックする(S106)。なお、「使用ブロック」とは、AGC自動終了禁止がされていないラインセンサIが含まれるブロックのことを意味する。
積分中のブロックが存在すれば(S106;Y)、積分中のブロックの積分時間を更新してS109に進み(S107、S109)、積分中のブロックが存在しなければ(S106;N)、そのままS109に進む(S109)。
上記S104〜S108の処理は、積分時間を計測する処理である。計測した積分時間は、対数圧縮して、対数圧縮した積分時間をAGCレベル補正に使用する。
When the integration OR signal is output (S104; Y), the integration end information communication is executed (S105), and it is checked whether there is a used block (line sensor I) during integration (S106). The “used block” means a block including the line sensor I that is not prohibited from AGC automatic termination.
If there is a block being integrated (S106; Y), the integration time of the block being integrated is updated and the process proceeds to S109 (S107, S109). If there is no block being integrated (S106; N), it remains as it is. The process proceeds to S109 (S109).
The processes of S104 to S108 are processes for measuring the integration time. The measured integration time is logarithmically compressed, and the logarithmically compressed integration time is used for AGC level correction.
S109では、モニタ信号をA/D変換する。そして、積分時間に応じてAGCレベル補正をする(S110)。AGCレベル補正は、積分時間の長短にかかわらず、積分終了時の出力電圧を一定に保つための処理である。 In S109, the monitor signal is A / D converted. Then, AGC level correction is performed according to the integration time (S110). AGC level correction is a process for keeping the output voltage at the end of integration constant regardless of the length of integration time.
全てのラインセンサIについての積分が終了したかどうか、つまりポートSPがローレベルに落ちて積分AND信号が出力されたかどうかをチェックする(S111)。積分が全て終了していなければ(S111;N)、使用ブロック(MODEナンバーに対応するラインセンサ)の積分が終了したかどうかを終了情報によりチェックする(S112)。使用ブロックの積分が終了していなければ(S112;N)、S104に戻ってS104〜S111、S112の処理を繰り返す。 It is checked whether the integration for all the line sensors I has been completed, that is, whether the port SP has fallen to a low level and an integration AND signal has been output (S111). If all the integrations have not been completed (S111; N), it is checked based on the end information whether the integration of the used block (line sensor corresponding to the MODE number) has been completed (S112). If the integration of the used block is not completed (S112; N), the process returns to S104 and the processes of S104 to S111 and S112 are repeated.
全てのラインセンサの積分が終了するか(S111;Y)、使用ブロックの積分が全て終了したら(S111;N、S112;Y)、積分終了通信を実行し(S113)、VOUT信号(Videoデータ)を入力し、ポートSP信号に同期してA/D変換し、この処理を終了する(S114、RET)。
この積分処理は、所定時間毎に繰り返し実行される。
When integration of all line sensors is completed (S111; Y) or when integration of all used blocks is completed (S111; N, S112; Y), integration completion communication is executed (S113), and the VOUT signal (Video data) , A / D conversion is performed in synchronization with the port SP signal, and this process is terminated (S114, RET).
This integration process is repeatedly executed every predetermined time.
VOUT信号とVMS信号との関係を、図15にグラフで示した。このグラフは、横軸が被写体の明るさのアペックス表示相当値Ev、縦軸がVOUT信号を示している。 The relationship between the VOUT signal and the VMS signal is shown graphically in FIG. In this graph, the horizontal axis represents the apex display equivalent value Ev of the brightness of the subject, and the vertical axis represents the VOUT signal.
VMS信号は、基準被写体輝度のときにモニタセンサMが出力するモニタ信号が所定の積分終了値(閾値)になったときにラインセンサIの積分値が所定の積分値になるように、本実施形態では増幅後のVOUT信号が所定値になるように調整されている。しかし、ラインセンサIとモニタセンサMは、積分時間が長くなる(被写体が暗くなる)に従って、VOUT信号が所定値よりも小さくなってしまう特性を持っている(図15(A))。このままでは、高輝度の場合は高輝度部分の積分値が飽和してしまい、正確な位相差測定ができない。低輝度時には積分値が適正積分値よりも小さくなるので、CCDのダイナミックレンジを有効活用できなくなり、コントラストが得られなくなる。 The VMS signal is implemented so that the integral value of the line sensor I becomes a predetermined integral value when the monitor signal output from the monitor sensor M at the reference subject luminance reaches a predetermined integration end value (threshold value). In the embodiment, the amplified VOUT signal is adjusted to a predetermined value. However, the line sensor I and the monitor sensor M have a characteristic that the VOUT signal becomes smaller than a predetermined value as the integration time becomes longer (the subject becomes darker) (FIG. 15A). In this state, in the case of high luminance, the integrated value of the high luminance portion is saturated, and accurate phase difference measurement cannot be performed. Since the integral value becomes smaller than the proper integral value at low luminance, the dynamic range of the CCD cannot be used effectively and the contrast cannot be obtained.
そこで本実施形態では、被写体の明るさ、つまり積分時間の長短にかかわらず適正VOUT信号が所定値となるように、AGCの基準レベルとなるVMS信号を補正(調整)する(図15(B))。S110がその補正処理であり、この積分時間補正によるAGCレベル補正処理について、図14に示したフローチャートおよび図15を参照して説明する。 Therefore, in the present embodiment, the VMS signal serving as the AGC reference level is corrected (adjusted) so that the appropriate VOUT signal becomes a predetermined value regardless of the brightness of the subject, that is, the length of the integration time (FIG. 15B). ). S110 is the correction process, and the AGC level correction process by the integration time correction will be described with reference to the flowchart shown in FIG. 14 and FIG.
このAGCレベル補正処理は、アペックス表示値(対数値)であるEv=12相当の明るさを基準の明るさとし、この明るさでの積分終了時間1mS(1024μS)を基準として実際の積分時間を対数圧縮し、対数圧縮した時間に応じて、適正VOUT信号が一定になるようにVMS信号を補正する。
In this AGC level correction process, the brightness corresponding to Ev = 12, which is an apex display value (logarithmic value), is set as the reference brightness, and the
このAGCレベル補正処理に入ると、まず、AGC基準値を設定する(S201)。この基準値は、基準値電圧VMSである。
次に、アペックス表示値に対応するEv値を最大値に、本実施例では16に設定する(S202)。そして、積分時間が128μS以上かどうかをチェックする(S203)。以上であれば(S203;Y)、積分時間を1/2倍し(S204)、Ev値から1減算してS203に戻る(S205、S203)。以上のループ処理を、積分時間が128μS未満になるまで繰り返す。このループ処理により、積分時間に応じたEv値が求められる。なお、この実施形態ではEv値の初期値(最大値)を16に設定してあるので、積分時間が128μS未満、Ev16以上の高輝度の場合はEv値は16のままとなる。
When the AGC level correction process is started, first, an AGC reference value is set (S201). This reference value is the reference value voltage VMS.
Next, the Ev value corresponding to the apex display value is set to the maximum value, which is 16 in this embodiment (S202). Then, it is checked whether the integration time is 128 μS or more (S203). If it is above (S203; Y), the integration time is doubled (S204), 1 is subtracted from the Ev value, and the process returns to S203 (S205, S203). The above loop processing is repeated until the integration time becomes less than 128 μS. By this loop processing, an Ev value corresponding to the integration time is obtained. In this embodiment, since the initial value (maximum value) of the Ev value is set to 16, the Ev value remains 16 when the integration time is less than 128 μS and the luminance is higher than Ev16.
積分時間が128μS未満のときまたはS204の処理により128μS未満になった場合は(S203;N)、Ev′を、式
(Ev−12)−((積分時間/64μS)の剰余)/64
により演算する(S206)。
この式により、S202〜S205の処理で設定した現在のEv値と基準Ev値(12)との差を求めることができる。上記式において“((積分時間/64μS)の剰余)/64”は、S203〜S205のループ処理で余った1Evに満たない部分の演算を行っている。ここでは、1/8Evまでを計算するようにしている。
When the integration time is less than 128 μS or less than 128 μS due to the processing of S204 (S203; N), Ev ′ is expressed by the equation (Ev-12) − (the remainder of (integration time / 64 μS)) / 64
(S206).
From this equation, the difference between the current Ev value set in the processing of S202 to S205 and the reference Ev value (12) can be obtained. In the above equation, “((remainder of integration time / 64 μS)) / 64” is a calculation of a portion less than 1 Ev remaining in the loop processing of S203 to S205. Here, up to 1/8 Ev is calculated.
そうして、基準電圧VMSを、式
VMS−Ev′×補正値
によって補正し(S207)、補正した基準電圧VMSをD/A変換して対応するオートゲインコントローラAGCに印加してリターンする(S208、RET)。
Then, the reference voltage VMS is corrected by the formula VMS−Ev ′ × correction value (S207), the corrected reference voltage VMS is D / A converted, applied to the corresponding auto gain controller AGC, and the process returns (S208). RET).
このAGCレベル補正処理により、被写体の明るさにかかわらず適正積分値の出力が一定になるように基準電圧VMSが調整されるので、各ラインセンサの最高出力電圧がカットされることなく、各ラインセンサのダイナミックレンジを有効に活用できる。
なお通常は、AGCレベル補正処理の各数値、例えばS201の基準値電圧VMS、S202のEv値、S203の128μS、S206の係数などは、ラインセンサIの特性等に応じて予め設定され、製造時にEEPROM38に書き込まれる。
By this AGC level correction processing, the reference voltage VMS is adjusted so that the output of the appropriate integral value is constant regardless of the brightness of the subject, so that the maximum output voltage of each line sensor is not cut and each line is cut. The dynamic range of the sensor can be used effectively.
Normally, each value of the AGC level correction process, for example, the reference value voltage VMS in S201, the Ev value in S202, 128 μS in S203, and the coefficient in S206 are set in advance according to the characteristics of the line sensor I, etc. It is written in the
以上の通り本発明の一実施形態であるCCD焦点検出素子61は、ラインセンサおよびモニタセンサからなるセンサセットを複数備え、使用するセンサセットを、メインCPU31とCCD焦点検出素子61が備えた制御回路71間の通信によって指定できるので、搭載するカメラの仕様、撮影光学系、焦点検出エリアの仕様に応じて、使用するラインセンサ、モニタセンサのセットを選択できる。つまり、同一のCCD焦点検出素子61を、搭載する種々の機器の仕様に対応させることができる。
As described above, the CCD
さらにこのCCD焦点検出素子61は、各ラインセンサを複数の領域として識別可能に、かつ各領域毎にモニタセンサを設けて、各領域毎にモニタセンサを制御できるので、より細かい多数のパターンで使用することが可能になった。
Further, the CCD
11 カメラボディ
13 メインミラー
14 ハーフミラー部
15 サブミラー
31 メインCPU
31a ROM
31b RAM
31c 基準タイマー
31d カウンタ
32 AFモータドライバ
33 AFモータ
34 ギアブロック
35 ジョイント
37 エンコーダ
38 EEPROM
51 撮影レンズ
52 焦点調節用レンズ
53 ギアブロック
55 ジョイント
57 レンズCPU
60 AFモジュール
61 CCD焦点検出素子
62 63 64 シフトレジスタ
621〜623 シフトレジスタ
634〜6310 644〜6410 シフトレジスタ
65 電荷検出部
70 出力選択回路(出力選択手段)
71 制御回路(制御手段、検知手段)
72 モニタ出力選択回路(モニタ選択手段)
73 選択回路
74 選択回路
80 回路基板
I ラインセンサ
I1 I2 I3 横ラインセンサ
I4 I5 I6 I7 I8 I9 I10 縦ラインセンサ
M モニタセンサ
M1 M2 M3 M4 M5 M6 M7 M8 M9 M10 モニタセンサ
11
31a ROM
31b RAM
51
60
71 Control circuit (control means, detection means)
72 Monitor output selection circuit (monitor selection means)
73
Claims (9)
前記ラインセンサの基準領域に隣接して設けられた対のモニタセンサと、
前記ラインセンサおよびモニタセンサを駆動制御する制御手段とを同一の回路基板上に備え、
前記制御手段は、使用するラインセンサとモニタセンサの組合せを、前記ラインセンサと対のモニタセンサ、及び前記ラインセンサと対になっていないモニタセンサから、搭載される機器の仕様に応じて任意に選択することを特徴とする焦点検出素子。 A plurality of line sensors having a reference region and a reference region;
A pair of monitor sensors provided adjacent to a reference region of the line sensor;
A control means for driving and controlling the line sensor and the monitor sensor is provided on the same circuit board,
The control means arbitrarily selects a combination of the line sensor and the monitor sensor to be used from the monitor sensor paired with the line sensor and the monitor sensor not paired with the line sensor according to the specifications of the mounted device. A focus detection element that is selected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040624A JP4606037B2 (en) | 2003-02-18 | 2004-02-17 | Focus detection element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003040202 | 2003-02-18 | ||
JP2004040624A JP4606037B2 (en) | 2003-02-18 | 2004-02-17 | Focus detection element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004272238A JP2004272238A (en) | 2004-09-30 |
JP4606037B2 true JP4606037B2 (en) | 2011-01-05 |
Family
ID=33134101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004040624A Expired - Fee Related JP4606037B2 (en) | 2003-02-18 | 2004-02-17 | Focus detection element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606037B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4994800B2 (en) | 2006-11-16 | 2012-08-08 | キヤノン株式会社 | Light receiving sensor and focus detection device |
JP5204728B2 (en) * | 2009-06-25 | 2013-06-05 | ペンタックスリコーイメージング株式会社 | Focus detection device |
JP5407797B2 (en) | 2009-11-20 | 2014-02-05 | リコーイメージング株式会社 | Focus detection device |
-
2004
- 2004-02-17 JP JP2004040624A patent/JP4606037B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004272238A (en) | 2004-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8493485B2 (en) | Image pickup device, image pickup apparatus, control method, and program | |
EP2215831B1 (en) | Image capturing apparatus and control method therefor | |
US7496290B2 (en) | Multipoint autofocus system and camera having multipoint autofocus system | |
JP5597243B2 (en) | Imaging device | |
EP1404123A1 (en) | Exposure control method for digital camera | |
US6922526B2 (en) | Focus detection device | |
JP2006084556A (en) | Focus detecting device | |
JP5791765B2 (en) | Imaging apparatus and control method thereof | |
US6937818B2 (en) | Focus detection device | |
US6871018B2 (en) | Focus detection device | |
JP4136961B2 (en) | Focus detection device | |
JP4606037B2 (en) | Focus detection element | |
JP4859194B2 (en) | IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM | |
US7049571B2 (en) | Focus detection device | |
JP4343729B2 (en) | Focus detection element | |
JP5100508B2 (en) | Imaging apparatus and camera system | |
JP4593900B2 (en) | IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM | |
JP2006119454A (en) | Imaging apparatus and photometry method for imaging apparatus | |
JP4827526B2 (en) | Optical equipment | |
JP2004272239A (en) | Element for focus detection | |
JP2000101886A (en) | Camera system and photographing medium unit used for the same | |
JP2003084194A (en) | Camera | |
JP4955973B2 (en) | Imaging device | |
JP4928236B2 (en) | Imaging apparatus and imaging system | |
JP2006146058A (en) | Photometry apparatus for camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081203 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081222 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4606037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |