JP4604638B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP4604638B2 JP4604638B2 JP2004294776A JP2004294776A JP4604638B2 JP 4604638 B2 JP4604638 B2 JP 4604638B2 JP 2004294776 A JP2004294776 A JP 2004294776A JP 2004294776 A JP2004294776 A JP 2004294776A JP 4604638 B2 JP4604638 B2 JP 4604638B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- waveform
- smoothing capacitor
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
本発明は、太陽電池または燃料電池などの直流電力を商用周波数の交流電力に変換して系統に電力を注入する電力変換装置に関するものである。 The present invention relates to a power conversion device that converts DC power, such as a solar cell or a fuel cell, into AC power having a commercial frequency and injects power into the system.
従来、この種の電力変換装置としては、例えば高周波トランスの1次側に共振コンデンサとスイッチング素子を配置し、スイッチング素子の電圧波形を共振させてゼロ電圧スイッチング動作を行うと共に、1次インバータが商用2倍周期で正弦波変調を行い、さらに高周波トランスの2次側ではダイオードとコンデンサで高周波成分を整流し、高周波トランスの2次側に配置した2次インバータで極性切換を行うことにより、概ね力率1の正弦波電流を生成している高効率な電力変換装置があった(例えば特許文献1参照)。 Conventionally, as this type of power conversion device, for example, a resonance capacitor and a switching element are arranged on the primary side of a high-frequency transformer, and a zero voltage switching operation is performed by resonating the voltage waveform of the switching element. By performing sinusoidal modulation with a double period, and further rectifying high-frequency components with a diode and a capacitor on the secondary side of the high-frequency transformer, and switching the polarity with a secondary inverter arranged on the secondary side of the high-frequency transformer, There has been a high-efficiency power converter that generates a sine wave current with a rate of 1 (see, for example, Patent Document 1).
図11は、従来使用している電力変換装置の構成を示す接続図であり、図12は動作を説明する波形図である。第1インバータ2が直流電源1の電力を高周波電力に変換する。これは、第1インバータ2のスイッチング素子8がオンオフを繰り返すことにより実現されるものである。通常、スイッチング素子8がターンオフする際、コレクタ−エミッタ間に流れる電流が遮断されるため、高周波トランス3に蓄積された励磁エネルギーを共振コンデンサ7との間で充放電することで、スイッチング素子8のコレクタ−エミッタ電圧は図12に示すように共振波形となる。つぎに、コレクタ−エミッタ電圧がゼロとなりスイッチング素子8に逆並列で接続されたダイオードに電流が流れている期間にスイッチング素子8をターンオンすることで、ゼロ電圧スイッチングを実現している。1次インバータは力率1で出力電流を系統に注入するために、系統電圧のピーク付近ではスイッチング素子8の導通時間を大きく、ゼロ近傍では導通時間を小さくする連続的なパルス幅の変調を行う。特に系統電圧の絶対値が小さく1次インバータ2を構成するスイッチング素子8の導通時間を絞る時は、高周波トランス3の励磁エネルギーが小さいことからスイッチング素子8のコレクタ−エミッタ電圧の振幅も小さくなり、ゼロ電圧に到達しないため逆並列ダイオードが導通せずスイッチング素子8のゼロ電圧スイッチング動作が維持できなくなる。その場合、残留するコレクタ−エミッタ電圧を短絡する動作が必要となり、スイッチング損失が大幅に増加する。そこで第1スイッチング素子8の導通時間に下限を設けて、高周波トランス3の2次側に配置した第2インバータ5をパルス幅変調動作させることにより、電力変換装置は系統電圧の全領域で正弦波出力電流を生成している。
しかしながら前記従来の構成では、第2インバータの入力に配置された平滑コンデンサの容量が小さいため第2インバータの入力電圧が変動し、基準波形として正弦波を用いてパルス幅変調した場合、出力電流を正弦波にすることが困難であることから、第2インバータに精度の高い電流センサと広い帯域で良好な増幅特性と位相特性をもつ出力電流フィードバック回路を追加する必要であった。 However, in the conventional configuration, since the capacity of the smoothing capacitor arranged at the input of the second inverter is small, the input voltage of the second inverter fluctuates. When the pulse width is modulated using a sine wave as the reference waveform, the output current is Since it is difficult to make a sine wave, it is necessary to add a highly accurate current sensor and an output current feedback circuit having good amplification characteristics and phase characteristics in a wide band to the second inverter.
本発明は、上記従来の課題を解決するもので、基準波形として正弦波を用いてパルス幅変調した場合でも、低歪みの正弦波出力電流を実現できる電力変換装置を提供することを目的とする。 The present invention solves the above-described conventional problems, and an object of the present invention is to provide a power converter that can realize a low-distortion sine wave output current even when pulse width modulation is performed using a sine wave as a reference waveform. .
前記従来の課題を解決するために、本発明の電力変換装置は、第2インバータ入力電圧検知手段で検知した平滑コンデンサ電圧波形で、正弦波状の基準波を除することにより補正基準波を生成し、例えば一定周波数で動作する三角波との比較で第2インバータのパルスパターンを生成するものである。 In order to solve the above-described conventional problem, the power conversion device of the present invention generates a corrected reference wave by dividing the sine wave-like reference wave from the smoothing capacitor voltage waveform detected by the second inverter input voltage detecting means. For example, the pulse pattern of the second inverter is generated by comparison with a triangular wave operating at a constant frequency.
本発明の電力変換装置は、出力電流目標波形である制御回路内の正弦波基準波形を第2インバータ入力電圧波形で除算して得た補正基準波と、搬送波とで第2インバータのパルスパターンを生成することにより、位相遅れなく、適切な増幅が必要とされる高精度の出力電流フィードバック回路が不要となることから、簡素な制御回路構成で低歪みの正弦波出力電流を生成する電力変換装置とすることができる。 The power conversion device according to the present invention uses the correction reference wave obtained by dividing the sine wave reference waveform in the control circuit, which is the output current target waveform, by the second inverter input voltage waveform, and the pulse pattern of the second inverter using the carrier wave. This eliminates the need for a high-accuracy output current feedback circuit that requires appropriate amplification without phase delay, and therefore generates a low distortion sine wave output current with a simple control circuit configuration. It can be.
第1の発明は高周波トランスと、高周波トランスで絶縁された1次側に直流電源と並列に接続された平滑コンデンサと第1スイッチング素子と第1スイッチング素子のオフ時にコレクタ電圧を共振させる第1共振コンデンサとを配置した第1インバータと、高周波トランスの2次側に整流手段と、前記整流手段と系統との間に設けられた4個のスイッチング素子と入力電圧を平滑する平滑コンデンサからなる第2インバータとで構成された系統連系インバータにおいて、前記整流手段の下流で前記第2インバータの入力電圧波形を検知する第2インバータ電圧波形検知手段と、前記第2インバータ電圧波形検知手段から得られる電圧波形を蓄積する蓄積手段と、基準波形生成手段と、搬送波形発生手段とを有し、前記第2インバータの高周波PWM動作期間中のみ前記第2インバータ入力電圧波形を前記蓄積手段に蓄積するものとし、基準波形生成手段に第2インバータ入力電圧波形で除算して補正基準波形を生成することで、高精度の出力電流フィードバック回路が不要となり、低歪みの正弦波出力電流を生成する上で簡素な制御回路構成とすることができるとともに、データ処理量を最小限とし、制御回路を簡素化することができる。 The first invention is a high frequency transformer, a smoothing capacitor connected in parallel with a DC power source on a primary side insulated by a high frequency transformer, a first switching element, and a first resonance that causes a collector voltage to resonate when the first switching element is off. A second inverter comprising a first inverter having a capacitor, a rectifier on the secondary side of the high-frequency transformer, four switching elements provided between the rectifier and the system, and a smoothing capacitor for smoothing the input voltage. In a grid-connected inverter composed of an inverter, a voltage obtained from the second inverter voltage waveform detecting means for detecting the input voltage waveform of the second inverter downstream of the rectifying means and the second inverter voltage waveform detecting means a means for storing the waveform, and the reference waveform generating means, and a carrier waveform generating means, the high frequency of the second inverter Only during WM operation period shall storing said second inverter input voltage waveform to the storage means, by the reference waveform generation means is divided by the second inverter input voltage waveform to generate a correction reference waveform, precision output A current feedback circuit is not required, and a simple control circuit configuration can be achieved for generating a low-distortion sine wave output current. Further , the data processing amount can be minimized and the control circuit can be simplified .
第2の発明は、特に、第1の発明において、第2インバータ入力電圧波形が系統の1周期毎に制御回路内の蓄積手段に蓄積され、系統に同期した基準波形の次周期で補正基準波形を生成することで、常時安定な補正基準波を生成することができる。 In particular, according to the second invention, in the first invention, the second inverter input voltage waveform is stored in the storage means in the control circuit every cycle of the system, and the corrected reference waveform is synchronized with the next cycle of the reference waveform synchronized with the system. By generating, it is possible to generate a correction reference wave that is always stable.
第3の発明は、第1〜2のいずれか1つの発明において、第2インバータが変調動作で出力電流の波形を正弦波状に生成する期間を、第1インバータが最小導通時間でスイッチング動作する期間よりも長くすることで、波形制御が第1インバータから第2インバータに移行する際の時間遅れによる出力電流の歪みを小さくすることができる。 According to a third invention, in any one of the first and second inventions, a period in which the second inverter generates a waveform of an output current in a sine wave by a modulation operation, and a period in which the first inverter performs a switching operation with a minimum conduction time. By making the length longer, distortion of the output current due to a time delay when the waveform control shifts from the first inverter to the second inverter can be reduced.
第4の発明は、第1〜3のいずれか1つの発明において、第1インバータが最小導通時間でスイッチングする位相に対して、第2インバータの変調開始位相を進めることで、特に第2インバータの入力に配置された平滑コンデンサが有する低周波インピーダンスによる出力電流の位相遅れを補正して、出力電流の歪みを最小にすることができる。 According to a fourth invention, in any one of the first to third inventions, the modulation start phase of the second inverter is advanced with respect to the phase at which the first inverter switches at the minimum conduction time, and the second inverter in particular. By correcting the phase delay of the output current due to the low frequency impedance of the smoothing capacitor arranged at the input, the distortion of the output current can be minimized.
第5の発明は、第1〜4のいずれか1つの発明において、第2インバータの入力に配置した平滑コンデンサの電流を検知する平滑コンデンサ電流検知手段を有し、電流値に応じて、第2インバータの変調開始位相を可変することで、系統電圧が変化した場合でも適切な位相補正量を算出して、常時、出力電流の歪みを小さくすることができる。 According to a fifth invention, in any one of the first to fourth inventions, there is provided smoothing capacitor current detection means for detecting a current of a smoothing capacitor arranged at the input of the second inverter, By varying the modulation start phase of the inverter, an appropriate phase correction amount can be calculated even when the system voltage changes, and distortion of the output current can always be reduced.
第6の発明は、第1〜5のいずれか1つの発明において、第2インバータの入力には直列接続された平滑コンデンサと半導体スイッチを配置し、第2インバータの変調動作で出力電流波形を生成する時のみ、半導体スイッチを投入することで、第1インバータが生成する出力電流に対して無効電流を重畳させることのない電力変換装置とすることができる。 In a sixth aspect of the present invention, in any one of the first to fifth aspects, a smoothing capacitor and a semiconductor switch connected in series are arranged at the input of the second inverter, and an output current waveform is generated by the modulation operation of the second inverter. By only turning on the semiconductor switch, the power conversion device that does not superimpose the reactive current on the output current generated by the first inverter can be obtained.
第7の発明は、第1〜6のいずれか1つの発明において、平滑コンデンサ電圧を検知する平滑コンデンサ電圧検知手段を有し、半導体スイッチの投入と切り離しは平滑コンデンサ電圧と系統電圧が一致するタイミングで行うことで、出力電流の波形制御が第1インバータと第2インバータとの間で移行する際に平滑コンデンサに突入電流が流れないため、低歪みの出力電流とすることができる。 7th invention has the smoothing capacitor voltage detection means which detects a smoothing capacitor voltage in any one invention of the 1st- 6th , and is the timing when smoothing capacitor voltage and system voltage correspond in on and off of a semiconductor switch As a result, the inrush current does not flow through the smoothing capacitor when the waveform control of the output current is shifted between the first inverter and the second inverter, so that the output current can be reduced.
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、本実施の形態によって本発明が限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the present invention is not limited to the embodiment.
(実施の形態1)
本実施の形態は請求項1に係わる。図1は、本発明の第1の実施の形態における電力変換装置の接続図を示すものである。
(Embodiment 1)
This embodiment relates to claim 1. FIG. 1 shows a connection diagram of the power conversion device according to the first embodiment of the present invention.
図1において、直流電源11で発電した直流電力は、高周波トランス13と、スイッチング素子14と共振コンデンサ17を含む第1インバータ12とで、高周波電力に変換されて2次側へ電力伝達される。高周波トランス13の2次側には限流手段19とダイオード20とで構成された整流手段14が配置され、その正弦波状の全波整流形の出力と系統16との間には、平滑コンデンサ21とQ1〜Q4からなる4個のスイッチング素子とリアクトルとコンデンサとで構成された第2インバータ15が接続されている。第2インバータ駆動手段22は、Q1、Q4とQ2、Q3の組み合わせで、それぞれが交互にオンオフして、正弦波状の出力電流を生成している。
In FIG. 1, DC power generated by the
以上のように構成された電力変換装置について、図2を参照して以下にその動作、作用を説明する。 About the power converter device comprised as mentioned above, the operation | movement and an effect | action are demonstrated below with reference to FIG.
系統電圧が小さい特にゼロ電圧近傍では、第1インバータ12はソフトスイッチングの限界から出力電力を絞りきれないため、第2インバータ15を高周波PWM動作する。通常、入力電圧一定の条件で基準波形を正弦波とし、搬送波形が一定の周波数と振幅で与えられた場合、インバータの平均出力電圧は正弦波となり、系統が正弦波電圧であることから出力電流も正弦波となる。ここで、平滑コンデンサ21の容量が小さいため、第2インバータ15の入力電圧は大きく変動する。そこで、第2インバータ15のPWM用として与えられる正弦波状の基準波形を第2インバータ電圧波形検知手段22から得られる入力電圧波形で除算して、補正基準波形とする。補正基準波形は搬送波形と比較されて、第2インバータ駆動手段26でパルスパターンを生成する。
When the system voltage is small, especially in the vicinity of zero voltage, the
以上のように、本実施例の形態において変動の大きい第2インバータの入力電圧波形を蓄積して基準波形を補正することにより、高速かつ位相遅れ補償が必要となる複雑な電流フィードバック回路を不要とし、正弦波状の基準波形と搬送波形のみの簡素な構成で低歪みの出力電流を得ることができる。 As described above, in the present embodiment, the input voltage waveform of the second inverter having a large variation is accumulated and the reference waveform is corrected, thereby eliminating the need for a complicated current feedback circuit that requires high-speed and phase delay compensation. In addition, a low distortion output current can be obtained with a simple configuration using only a sinusoidal reference waveform and a carrier waveform.
(実施の形態2)
本実施の形態は請求項2、3に係わる。図3は、本発明の第2の実施の形態における電力変換装置の接続図を示すものである。
(Embodiment 2)
This embodiment relates to claims 2 and 3. FIG. 3 is a connection diagram of the power conversion device according to the second embodiment of the present invention.
図3において、図1の回路構成と異なるのは、第2インバータ電圧波形検知手段22から得られる平滑コンデンサ電圧波形をサンプリングして蓄積する蓄積手段29を有し、系統電圧の1周期後に基準波形を補正するようにした点である。上記以外の構成要素は第2の実施の形態と同等であり、説明を省略する。 3 is different from the circuit configuration of FIG. 1 in that it has storage means 29 for sampling and storing the smoothing capacitor voltage waveform obtained from the second inverter voltage waveform detection means 22, and has a reference waveform after one cycle of the system voltage. This is a point that is corrected. Components other than those described above are the same as those in the second embodiment, and a description thereof will be omitted.
以上のように構成された電力変換装置について図4を参照して以下にその動作、作用を説明する。 The operation and action of the power converter configured as described above will be described below with reference to FIG.
第2インバータの入力に配置された平滑コンデンサ21は容量が小さいことから、第2インバータ15が高周波PWMを開始した直後と停止直前は、パルス幅が最大となり、出力電流が最大となることから、第2インバータ15の入力電圧が最小となる。一方、系統電圧のゼロ近傍では出力電流もゼロになることから、パルス幅が最小となり、第2インバータ15の入力電圧が最大となっている。基準波を補正するために必要な波形は第2インバータ15が高周波PWMを実施する期間であることから、高周波PWM動作期間中のみ第2インバータ入力電圧波形を蓄積することで、制御回路内に必要な蓄積手段の容量を小さくしている。
Since the
以上のように、本実施の形態において、第2インバータ入力電圧波形、またはその一部が系統の1周期毎に制御回路内の蓄積手段に蓄積され、系統に同期した基準波形の次周期で補正基準波形を生成することで、常時安定な補正基準波を生成することができる。 As described above, in the present embodiment, the second inverter input voltage waveform or a part thereof is accumulated in the accumulating means in the control circuit every cycle of the system, and is corrected at the next period of the reference waveform synchronized with the system. By generating the reference waveform, it is possible to generate a correction reference wave that is always stable.
(実施の形態3)
本実施の形態は請求項4、5に係わる。本実施の形態3において、回路の構成要素は第2の実施の形態と同様であり、説明を省略する。
(Embodiment 3)
This embodiment relates to
以上のように構成された電力変換装置について、図5及び図6を参照して以下にその動作、作用を説明する。 About the power converter device comprised as mentioned above, the operation | movement and an effect | action are demonstrated below with reference to FIG.5 and FIG.6.
第1インバータ12は系統電圧が高い期間で変調動作を行うことにより正弦波出力電流を生成しているが、系統電圧が小さい期間では低損失を実現するソフトスイッチングを維持することが困難となることから、第2インバータ15が高周波PWM動作で出力電流波形を生成している。ここで、第1インバータ12と第2インバータ15は系統16に対して直列に接続されているため、出力電流波形生成において各インバータ間には位相差が存在し、特に第1インバータ12から第2インバータ15に出力電流制御が移行する際の時間遅れによって、波形歪みが発生するため、第1インバータ12が導通時間一定で動作する前に第2インバータが高周波PWM動作で出力電流制御を開始する。また第1インバータ12が導通時間一定で動作する位相に対して、第2インバータの動作開始位相を進めることによっても波形歪みの防止が可能となる。
The
以上のように、本実施の形態においては第2インバータが変調動作で出力電流の波形を正弦波状に生成する期間を、第1インバータが最小導通時間でスイッチング動作する期間よりも長くする、または第2インバータに対して第1インバータの位相を進めることで、第1インバータから第2インバータ間の時間遅れによる出力電流の歪みを小さくすることができる。 As described above, in the present embodiment, the period during which the second inverter generates the waveform of the output current in the modulation operation by the modulation operation is made longer than the period during which the first inverter performs the switching operation with the minimum conduction time, or By advancing the phase of the first inverter relative to the two inverters, distortion of the output current due to a time delay between the first inverter and the second inverter can be reduced.
(実施の形態4)
本実施の形態は請求項6に係わる。図7は、本発明の第4の実施の形態における電力変換装置の接続図を示すものである。
(Embodiment 4)
This embodiment relates to claim 6. FIG. 7 shows a connection diagram of the power conversion device in the fourth embodiment of the present invention.
図7において、図1の回路構成と異なるのは、平滑コンデンサ電流を検知する平滑コンデンサ電流検知手段28と、位相シフト手段29を配置して、第1インバータ12に対して第2インバータ15の高周波スイッチング動作開始位相を可変するようにした点である。上記以外の構成要素は第2の実施の形態と同等であり、説明を省略する。
7 is different from the circuit configuration of FIG. 1 in that a smoothing capacitor current detecting means 28 for detecting a smoothing capacitor current and a phase shift means 29 are arranged, and the high frequency of the
以上のように構成された電力変換装置について、説明する。 The power conversion device configured as described above will be described.
系統電圧は10%程度変動するため、第1インバ−タ12と第2インバータ15との間に配置した平滑コンデンサ21の電圧も変化することから、平滑コンデンサ21に流れる無効電流も変化する。したがって、各インバータ間の最適な位相差を実現するために、平滑コンデンサ電流検知手段28で得られた値に基づいて、位相シフト手段29によって第1インバータに対する第2インバータ15の出力電流位相シフト量を変化させることで、第1インバータ12と第2インバータ15が生成した電流間の位相ずれを最小限にして、低歪みの出力電流を得る。
Since the system voltage fluctuates by about 10%, the voltage of the smoothing
以上のように、本実施の形態においては第2インバータの入力に配置した平滑コンデンサの電流を検知する平滑コンデンサ電流検知手段を有し、電流値に応じて、第2インバータの変調開始位相を可変することで、系統電圧が変化した場合でも適切な位相補正量を算出して、常時、出力電流の歪みを小さくすることができる。 As described above, the present embodiment has smoothing capacitor current detection means for detecting the current of the smoothing capacitor arranged at the input of the second inverter, and the modulation start phase of the second inverter can be varied according to the current value. As a result, even when the system voltage changes, an appropriate phase correction amount can be calculated, and distortion of the output current can be constantly reduced.
(実施の形態5)
本実施の形態は請求項7に係わる。図8は、本発明の第5の実施の形態における電力変換装置の接続図を示すものである。
(Embodiment 5)
This embodiment relates to claim 7. FIG. 8 is a connection diagram of the power conversion device according to the fifth embodiment of the present invention.
図8において図3の回路構成と異なるのは、平滑コンデンサ21に直列に半導体スイッチ30とこれをドライブする半導体スイッチ駆動手段を配置して、これを第2インバータの入力と並列に追加する構成とした点である。上記以外の構成要素は第2の実施例と同等であり、説明を省略する。
8 differs from the circuit configuration of FIG. 3 in that a
以上のように構成された電力変換装置について、図9を参照して以下にその動作、作用を説明する。 About the power converter device comprised as mentioned above, the operation | movement and an effect | action are demonstrated below with reference to FIG.
系統電圧のピーク付近では第1インバータ12の変調動作によって正弦波状の出力電流を生成しているが、第2インバータ15の入力に平滑コンデンサ21が配置されている場合、無効電流が流れることによって出力電流は系統電圧に対する位相遅れを生じる。そこで、半導体スイッチ30をオフして平滑コンデンサ21に無効電流を流さないことで、系統電圧に対する位相遅れを防止する。一方、第2インバータ15が波形制御を行う期間においては、半導体スイッチ30をオンして、平滑コンデンサ21を挿入することで、入力電圧の安定化を図り、精度の良い出力電流を得る。
A sinusoidal output current is generated by the modulation operation of the
以上のように、本実施の形態においては第2インバータの入力には直列接続された平滑コンデンサと半導体スイッチを配置し、第2インバータの変調動作で出力電流波形を生成する時のみ、半導体スイッチを投入することで、第1インバータが生成する出力電流に対して無効電流を重畳させることのない低損失の電力変換装置とすることができる。 As described above, in this embodiment, a smoothing capacitor and a semiconductor switch connected in series are arranged at the input of the second inverter, and the semiconductor switch is only used when the output current waveform is generated by the modulation operation of the second inverter. By putting it in, it is possible to provide a low-loss power converter that does not superimpose the reactive current on the output current generated by the first inverter.
(実施の形態6)
本実施の形態は請求項8に係わる。図10は、本発明の第6の実施の形態における電力変換装置の接続図を示すものである。図10において図8の回路構成と異なるのは、平滑コンデンサ電圧検知手段32と系統電圧を検知する系統電圧検知手段33とを配置して、双方の検知電圧を比較する構成とした点である。上記以外の構成要素は第5の実施例と同等であり、説明を省略する。
(Embodiment 6)
This embodiment relates to claim 8. FIG. 10 shows a connection diagram of the power conversion device according to the sixth embodiment of the present invention. 10 is different from the circuit configuration of FIG. 8 in that the smoothing capacitor voltage detection means 32 and the system voltage detection means 33 for detecting the system voltage are arranged and the detection voltages of both are compared. The other components are the same as those in the fifth embodiment, and a description thereof will be omitted.
以上のように構成された電力変換装置について、以下にその動作、作用を説明する。 About the power converter device comprised as mentioned above, the operation | movement and an effect | action are demonstrated below.
半導体スイッチ30をオフした後、平滑コンデンサ21には多くの電荷が蓄積されている。但し、再投入に際して系統電圧と一致していることで、再投入時の突入電流発生を防止することができる。そこで、系統電圧検知手段33と平滑コンデンサ電圧検知手段32との出力を比較して、これが一致した時点で半導体スイッチ30をオンする。
After the
以上のように、本実施の形態においては平滑コンデンサ電圧を検知する平滑コンデンサ電圧検知手段を有し、半導体スイッチの投入と切り離しは平滑コンデンサ電圧と系統電圧が一致するタイミングで行うことで、出力電流の波形制御が第1インバータと第2インバータとの間で移行する際に平滑コンデンサに突入電流が流れないため、低歪みの出力電流とすることができる。 As described above, the present embodiment has smoothing capacitor voltage detecting means for detecting a smoothing capacitor voltage, and the semiconductor switch is turned on and off at the timing when the smoothing capacitor voltage and the system voltage coincide with each other. Since the inrush current does not flow through the smoothing capacitor when the waveform control is transferred between the first inverter and the second inverter, the output current can be reduced.
以上のように、本発明にかかる電力変換装置は波形成形する共振形インバータの出力範囲を補完する構成として、フルブリッジ構成のインバータに対して補正されたPWM用基準正弦波を使用可能とすることで、簡素な構成による低歪みの電流出力を実現することができる。また、系統の一周期内で各インバータを独立で位相変化させることで、低歪みの電力出力を実現することができることから、太陽電池や燃料電池及び風力発電等の用途にも適用できる。 As described above, the power converter according to the present invention can use the PWM reference sine wave corrected for the full-bridge inverter as a configuration that complements the output range of the resonant inverter that performs waveform shaping. Thus, a low distortion current output can be realized with a simple configuration. Moreover, since each inverter can be phase-shifted independently within one cycle of the system, a low-distortion power output can be realized. Therefore, it can also be applied to applications such as solar cells, fuel cells, and wind power generation.
11 直流電源
12 第1インバータ
13 高周波トランス
14 整流手段
15 第2インバータ
16 系統
17 共振コンデンサ
18 第1スイッチング素子
19 限流手段
20 ダイオード
21 平滑コンデンサ
22 第2インバータ入力電圧検知手段
23 基準波形生成手段
24 搬送波形生成手段
25 除算手段
26 第2インバータ駆動手段
27 蓄積手段
28 平滑コンデンサ電流検知手段
29 位相シフト手段
30 半導体スイッチ
31 半導体スイッチ駆動手段
32 平滑コンデンサ電圧検知手段
33 系統電圧検知手段
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294776A JP4604638B2 (en) | 2004-10-07 | 2004-10-07 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294776A JP4604638B2 (en) | 2004-10-07 | 2004-10-07 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006109644A JP2006109644A (en) | 2006-04-20 |
JP4604638B2 true JP4604638B2 (en) | 2011-01-05 |
Family
ID=36378689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294776A Expired - Fee Related JP4604638B2 (en) | 2004-10-07 | 2004-10-07 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4604638B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013038963A1 (en) * | 2011-09-12 | 2013-03-21 | 株式会社村田製作所 | Inverter device |
JP6361539B2 (en) * | 2015-03-18 | 2018-07-25 | 住友電気工業株式会社 | Conversion device |
KR102580613B1 (en) * | 2019-04-12 | 2023-09-19 | 엘에스일렉트릭(주) | Inverter apparatus |
CN110940872B (en) * | 2019-11-02 | 2022-06-21 | 国网上海市电力公司 | Method for analyzing structure and parameters of residential building low-voltage power distribution system by collecting data through HPLC |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152652A (en) * | 1998-11-10 | 2000-05-30 | Matsushita Electric Ind Co Ltd | System interconnection inverter controller |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03117369A (en) * | 1989-09-28 | 1991-05-20 | Toshiba Corp | Voltage controller for inverter |
JPH0417570A (en) * | 1990-05-10 | 1992-01-22 | Toshiba Corp | Voltage control method for inverter |
-
2004
- 2004-10-07 JP JP2004294776A patent/JP4604638B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152652A (en) * | 1998-11-10 | 2000-05-30 | Matsushita Electric Ind Co Ltd | System interconnection inverter controller |
Also Published As
Publication number | Publication date |
---|---|
JP2006109644A (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6026049B2 (en) | Power converter | |
US9780695B2 (en) | Control method of inverter circuit | |
JP4961258B2 (en) | Power converter | |
US10044278B2 (en) | Power conversion device | |
US9641099B2 (en) | DC-AC inverter with soft switching | |
US10164546B2 (en) | Electric power conversion device | |
JP5938881B2 (en) | Power conversion circuit | |
JP6242654B2 (en) | Power converter | |
Choi et al. | High-efficiency power conditioning system for grid-connected photovoltaic modules | |
JP4735013B2 (en) | Power converter | |
JP2011120325A (en) | Power converter | |
JP6017804B2 (en) | DC / DC converter and system | |
JP6140007B2 (en) | Power converter | |
JP4604638B2 (en) | Power converter | |
JP2019103276A (en) | Electric power conversion device | |
Kumar et al. | Power density and efficiency enhancement in impedance control network resonant DC-DC converters using topology morphing control | |
JP2013132175A (en) | Series resonant converter circuit | |
JP5503204B2 (en) | DC stabilized power supply circuit | |
JP2005304211A (en) | Power converter | |
JP2007110859A (en) | Power conversion device | |
JP6328506B2 (en) | ACDC converter control device | |
JP5608181B2 (en) | Power converter | |
JP6510972B2 (en) | Inverter control circuit and power supply | |
US20140301113A1 (en) | Solar power supply apparatus and method of controlling power supply thereof | |
JP2003219659A (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071012 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100920 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |