JP4603865B2 - 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 - Google Patents
酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 Download PDFInfo
- Publication number
- JP4603865B2 JP4603865B2 JP2004348047A JP2004348047A JP4603865B2 JP 4603865 B2 JP4603865 B2 JP 4603865B2 JP 2004348047 A JP2004348047 A JP 2004348047A JP 2004348047 A JP2004348047 A JP 2004348047A JP 4603865 B2 JP4603865 B2 JP 4603865B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- substrate
- particles
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
また、更にはこのような表面パーティクル数が少ない酸化膜付きシリコン基板を用い、これと他の基板とを貼り合わせて高品質の複合基板を製造する方法および複合基板を提供することを目的とする。
ここで、上記の熱処理で形成する「所定膜厚」とは、残存させる酸化膜の所望の膜厚(5μm以上)にエッチングにおける取りしろとなる膜厚の分を加えた膜厚を意味する。このように、予めエッチングする予定の膜厚の分を考慮して、熱処理において最終的に製品となる所望の膜厚を超える量の酸化膜を形成すれば、エッチング処理を行った後でも5μm以上の所望の膜厚の酸化膜を有するシリコン基板を得ることができる。
なお、酸化熱処理を常圧下で行うか、加圧下で行うかは必要な膜厚を形成する時間と製造装置の都合等によって選択すればよく、本発明はどちらにも応用できる。
本発明の酸化膜付きシリコン基板を用いれば、基板表面上に付着しているパーティクルが極めて少ないので、他の基板と問題なく貼り合せてボイドの少ない高品質の複合基板を得ることができる。
また、本発明である、膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板であって、該酸化膜付きシリコン基板の表面上に付着しているパーティクルが、0.01個/cm2以下である酸化膜付きシリコン基板であれば、基板表面に付着しているパーティクルが極めて少なく、他の基板と問題なく貼り合わせて容易に、光通信用の光導波路型デバイス用途やMEMS用途に十分利用できる高品質の複合基板を作製することが可能である。
光通信用の光導波路型デバイス用途やMEMS用途では、半導体分野と比較して厚い酸化膜が望まれており、特に5μm以上の厚さのものが必要とされているが、この厚い酸化膜を製造するにあたり、その製造効率と、基板の表面に付着しているパーティクルが問題点として挙げられていた。
このような製造方法では、特にエッチング処理を行うことによって酸化膜の表面を溶解して、基板表面上に付着しているパーティクルを効率良く排除することができるため、緻密でパーティクルが極めて少なく、高品質な酸化膜を持ったシリコン基板を得ることができる。
また、予めエッチングする予定の膜厚(エッチング取りしろ)の分を考慮して、熱処理において最終的に求められる所望の膜厚を超える量の酸化膜を形成すれば、エッチング処理を行った後でも膜厚が5μm以上残存する酸化膜を有するシリコン基板を得ることができる。
本発明者らは、これらのことを見出し、本発明を完成させた。
図1は、基板上に酸化膜を育成する方法を示す概略説明図である。
シリコン基板1上に熱酸化膜を作製する装置の一例を挙げて説明する。
まず、予め所望の酸化膜の膜厚に、エッチングする量の厚さを加えた膜厚値を算出しておく。例えば、所望の酸化膜の膜厚を5μm、エッチング予定の厚さを0.4μmとした場合、実際に熱処理において形成する膜厚は5.4μmとする。このように、所望する酸化膜の膜厚に加えてエッチングする量を余分に形成しておけば、後の工程であるエッチング処理の後においても、所望の膜厚を割ることなく、所望の厚さの酸化膜を有するシリコン基板を得ることができる。
なお、表面に付着しているパーティクルを落とすために好適なエッチング量は0.4μm程度である。
酸化条件として、例えばヒータ設定温度1000℃、炉心管内圧力5気圧とし、酸化時間70時間で膜厚約10.5μmの酸化膜を育成したシリコン基板を得ることができる。
HF濃度が30%よりも高い溶液を用いた場合はその効果が弱く、5〜30%の溶液を使用した場合と同程度のパーティクル除去の効果を得るには、より多くの酸化膜をエッチングする必要があるため非効率的である。
また、HF濃度が5%未満の溶液を用いた場合は、そのエッチング速度が不足しているため、多くのエッチング時間を必要とし、非効率的となってしまう。
なお、先に述べたように、最終的に求められる所望の膜厚の酸化膜を得るためには、熱処理工程の際にエッチングする分の酸化膜を余分に形成しておく必要がある。
また、このとき、少なくともSC−1溶液、SC−2溶液のいずれかを用いて洗浄を行うのが好ましい。これらの溶液は一般の半導体製造工程の洗浄においてよく用いられており、異物除去の効果が高い。
また、両面に酸化膜が形成されているため基板の反りも小さく、SOI基板を始めとする貼り合わせ複合基板を容易にかつ高品質のものを作製することができる。
例えば、本発明である酸化膜付きシリコン基板と、他のシリコン基板とをポリッシュ面同士で密着させ、その後酸化熱処理炉にて1000℃で5時間接合熱処理して貼り合わせSOI基板を作製し、赤外線透過像にてボイド(未結合部)の観察を行ったところ、ボイドは確認されず、良質のSOI基板が得られた。
(実施例1)
直径4インチ(10.16cm)のシリコン基板上に所定膜厚として10μm(所望膜厚10μm+エッチング予定量0.4μm程度を熱処理工程で形成する)の酸化膜を形成する。
シリコン基板の熱処理として、図1に示したような熱酸化炉10を用いる。
直径400mm、長さ2500mmの円筒状カンタルヒータモジュール4の中に、これと同軸に直径350mm、長さ2000mmの石英製炉心管3をセットする。ヒータモジュール4は3等分に分割され、炉心管3内を±1℃以内に均熱化できる。石英炉心管3の尾部に3本の直径10mm、長さ200mmのノズル7〜9を挿入し、それぞれのノズルから水素3.6L/min、酸素2.0L/min、キャリヤガスとして窒素25L/minを供給して熱反応させることにより、炉心管内で水蒸気を生成して水蒸気を含む雰囲気をつくりだす。また、ノズル7〜9と反対側の炉心管3の下部に排気管6を設けた。シリコン基板1を石英製のホルダ2に等間隔にセットして炉心管3に挿入し、炭化珪素製のキャップ5で閉じる。酸化条件を設定して熱処理を行い、シリコン基板に酸化膜を形成する。
酸化条件としては、高圧酸化条件として、ヒータ設定温度1000℃、炉心管内圧力5気圧とし、酸化には70時間をかけた。
こうして得られた酸化膜付き基板を異物検査装置でパーティクル測定したところ、基板1枚当たりの平均パーティクル数は825.2個であり、パーティクルが0個の基板は確認されなかった。
そこで、25%HF水溶液を用いて1分間酸化膜の表面をエッチングして、その後半導体で一般的に行われる洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は0.38個(0.0047個/cm2)で、パーティクルが0個の基板は37枚であった。このときのエッチング量は0.42μmであった。
また、この基板を用いて、室温にて他の鏡面研磨されたシリコン基板とポリッシュ面同士で貼り合わせ、水蒸気を含む雰囲気下1000℃で5時間接合熱処理してSOI基板を作製した。この基板を赤外線透過観察したところ、ボイドの発生はなかった。
さらに作製された基板と他のシリコン基板を貼り合わせて作製したSOI基板はボイドもなく品質がよく、光通信用の光導波路型デバイス用途やMEMS用途でも十分利用できるものであった。
実施例1と同様の製造方法により、平均膜厚が10.8μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は850.3個であり、パーティクルが0個の基板は確認されなかった。
そこで、25%HF水溶液を用いて1分間酸化膜の表面をエッチングすると同時に、一般的なスポンジを用いて基板表面にスクラブ処理を施して、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は0.12個(0.0015個/cm2)で、パーティクルが0個の基板は45枚であった。このときのエッチング量は0.44μmであった。
また、この基板を用いて、室温にて他のシリコン基板とポリッシュ面同士で貼り合わせ、水蒸気を含む雰囲気下1000℃で5時間接合熱処理してSOI基板を作製した。この基板を赤外線透過観察したところ、ボイドの発生はなかった。
そして、作製された基板と他のシリコン基板を貼り合わせて作製したSOI基板はボイドもなく品質がよく、光通信用の光導波路型デバイス用途やMEMS用途でも十分利用できるものであった。
実施例1と同様の製造方法により、平均膜厚が10.5μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は832.1個であり、パーティクルが0個の基板は確認されなかった。
そこで、10%HF水溶液を用いて330秒間酸化膜厚の表面をエッチングして、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は0.53個(0.0065個/cm2)で、パーティクルが0個の基板は20枚であった。このときのエッチング量は0.39μmであった。
実施例1と同様の製造方法により、平均膜厚が10.5μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は827.7個であり、パーティクルが0個の基板は確認されなかった。
そこで、50%HF水溶液を用いて15秒間酸化膜の表面をエッチングして、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は5.3個(0.065個/cm2)で、パーティクルが0個の基板は得られなかった。このときのエッチング量は0.40μmであった。
実施例1と同様の製造方法により、平均膜厚が10.6μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は820.3個であり、パーティクルが0個の基板は確認されなかった。
そこで、1.0%HF水溶液を用いて360秒間酸化膜の表面をエッチングして、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は32.8個(0.40個/cm2)で、パーティクルが0個の基板は得られなかった。
しかし、実施例1〜3のように、HF濃度が5〜30%の溶液を用いてエッチング処理を行えば、より効率的に本発明の酸化膜付きシリコン基板を作製することができる。
実施例1と同様の製造方法を行い、平均膜厚が10.4μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は847.6個であり、パーティクルが0個の基板は確認されなかった。
この後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は823.3個(10.2個/cm2)で、パーティクルが0個の基板は得られなかった。
6…排気管、 7、8、9…ノズル、 10…熱酸化炉。
Claims (7)
- 膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板の製造方法であって、水蒸気を含む雰囲気下においてシリコン基板を熱処理して、残存させる酸化膜の5μm以上の所望の膜厚にエッチング処理における取りしろとなる膜厚の分を加えた、膜厚が5μmを超える酸化膜を表面に形成し、該酸化膜付きシリコン基板の表面を少なくともHF溶液を含む溶液を用いて酸化膜の膜厚が5μm以上残存するようにエッチング処理を行い、酸化膜の膜厚を減じ、その後、洗浄を行うことを特徴とする酸化膜付きシリコン基板の製造方法。
- 前記エッチング処理において、HFの濃度が5〜30%の溶液を用いることを特徴とする請求項1に記載の酸化膜付きシリコン基板の製造方法。
- 前記エッチング処理において、前記酸化膜付きシリコン基板の表面を、エッチング処理を行うと同時にスクラブ処理を行うことを特徴とする請求項1または請求項2に記載の酸化膜付きシリコン基板の製造方法。
- 前記洗浄において、少なくともSC−1洗浄、SC−2洗浄のいずれかを行うことを特徴とする請求項1から請求項3のいずれか一項に記載の酸化膜付きシリコン基板の製造方法。
- 請求項1から請求項4のいずれか一項における酸化膜付きシリコン基板の製造方法によって製造された酸化膜付きシリコン基板を他の基板と貼り合わせて作製することを特徴とする複合基板の製造方法。
- 膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板であって、該酸化膜付きシリコン基板の表面上に付着している粒径0.3μm以上のパーティクルが、0.01個/cm2以下であることを特徴とする酸化膜付きシリコン基板。
- 請求項6に記載の酸化膜付きシリコン基板を他の基板と貼り合わせて作製されたものであることを特徴とする複合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348047A JP4603865B2 (ja) | 2004-12-01 | 2004-12-01 | 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348047A JP4603865B2 (ja) | 2004-12-01 | 2004-12-01 | 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156858A JP2006156858A (ja) | 2006-06-15 |
JP4603865B2 true JP4603865B2 (ja) | 2010-12-22 |
Family
ID=36634725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004348047A Expired - Fee Related JP4603865B2 (ja) | 2004-12-01 | 2004-12-01 | 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4603865B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5280015B2 (ja) * | 2007-05-07 | 2013-09-04 | 信越半導体株式会社 | Soi基板の製造方法 |
JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Soiウェーハの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245382A (ja) * | 1994-03-07 | 1995-09-19 | Fuji Electric Co Ltd | 複合素子および貼り合わせ基板の製造方法 |
JPH10101321A (ja) * | 1996-09-30 | 1998-04-21 | Shin Etsu Chem Co Ltd | シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法 |
JP2000100680A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基材の作製方法および半導体基材 |
JP2002323635A (ja) * | 2001-02-26 | 2002-11-08 | Shin Etsu Chem Co Ltd | 光導波路基板の製造方法及び光導波路基板 |
-
2004
- 2004-12-01 JP JP2004348047A patent/JP4603865B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245382A (ja) * | 1994-03-07 | 1995-09-19 | Fuji Electric Co Ltd | 複合素子および貼り合わせ基板の製造方法 |
JPH10101321A (ja) * | 1996-09-30 | 1998-04-21 | Shin Etsu Chem Co Ltd | シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法 |
JP2000100680A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基材の作製方法および半導体基材 |
JP2002323635A (ja) * | 2001-02-26 | 2002-11-08 | Shin Etsu Chem Co Ltd | 光導波路基板の製造方法及び光導波路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2006156858A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4934966B2 (ja) | Soi基板の製造方法 | |
EP1737026B1 (en) | Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors | |
US7491342B2 (en) | Bonded semiconductor substrate manufacturing method thereof | |
TWI352402B (en) | Method for forming copper on substrate | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
US8664092B2 (en) | Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method | |
JP5030992B2 (ja) | サンドブラスト処理された裏面を有するsoi基板の製造方法 | |
US8461018B2 (en) | Treatment for bonding interface stabilization | |
TW200822199A (en) | Method for producing bonded wafer | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
JP2011192885A (ja) | 半導体基板の洗浄方法 | |
JP4700652B2 (ja) | 層構造の製造方法 | |
JP4603865B2 (ja) | 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 | |
TWI483350B (zh) | SOI wafer manufacturing method and glass cleaning method | |
JP2007150196A (ja) | 半導体ウエーハの洗浄方法および製造方法 | |
JP5443819B2 (ja) | 粗面化された基板の製造方法 | |
JPH11288903A (ja) | シリコンウエハのエッジ鏡面化方法 | |
JP3604026B2 (ja) | 張り合わせシリコン基板の製造方法 | |
JPH11283924A (ja) | 半導体ウエハ製造方法 | |
JP5179401B2 (ja) | 貼り合わせウェーハ及びその製造方法 | |
JP5433927B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4598413B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具 | |
JP4351497B2 (ja) | 半導体装置の製造方法、及び半導体製造装置 | |
JP6200273B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5368000B2 (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |