JP4603865B2 - 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 - Google Patents

酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 Download PDF

Info

Publication number
JP4603865B2
JP4603865B2 JP2004348047A JP2004348047A JP4603865B2 JP 4603865 B2 JP4603865 B2 JP 4603865B2 JP 2004348047 A JP2004348047 A JP 2004348047A JP 2004348047 A JP2004348047 A JP 2004348047A JP 4603865 B2 JP4603865 B2 JP 4603865B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon substrate
substrate
particles
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004348047A
Other languages
English (en)
Other versions
JP2006156858A (ja
Inventor
巌 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2004348047A priority Critical patent/JP4603865B2/ja
Publication of JP2006156858A publication Critical patent/JP2006156858A/ja
Application granted granted Critical
Publication of JP4603865B2 publication Critical patent/JP4603865B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、膜厚が5μm以上の酸化膜を有し、表面に付着するパーティクルが少ない酸化膜付きシリコン基板の製造方法、及び酸化膜付きシリコン基板に関する。
酸化膜を付けたシリコン基板は、従来より半導体分野で広く使用されており、一般的な製造方法として熱酸化法やCVD法などが挙げられ、広く用いられている。その酸化膜は絶縁膜としての目的である為、酸化膜厚は比較的薄く、オングストロームオーダーのものが使われている。
一方、光通信用の光導波路型デバイス用途やMEMS(Micro Electro Mechanical System)用途でも酸化膜付きシリコン基板が用いられているが、半導体分野と比較して格段に厚い酸化膜が望まれており、数μm(特には5μm以上)から厚いもので20μm以上の酸化膜が必要とされている。この厚い酸化膜を製造するに当たり問題として挙げられるのは、製造効率、表面のパーティクルの2点である。例えば半導体分野で広く使われている熱酸化法を厚さ15μmの酸化膜製造に応用した場合、その製造時間は1000時間程度必要であり生産効率が非常に悪い。さらに、その長い酸化時間の為、表面にパーティクルが付着する確率が高く品質的にも課題が残っている。
最近、高速酸化法として、ポリシリコンを熱酸化する方法(文献1、2)が報告されている。その製造方法は「ポリシリコンを基板上に堆積し、その基板を酸化熱処理してポリシリコン層を酸化する」、という工程を所望する酸化膜厚に達するまで繰り返すため工程が煩雑になり、実質的な製造効率は改善され難い。また、酸化膜表面の荒れや、シリコン基板の片面のみに厚い酸化膜が形成されるため、後工程において熱応力分布の不均一さによって基板に反りが生じやすいという品質的な問題もある。
一方、熱酸化法は、単純な作業で緻密且つ高品質な酸化膜がシリコン基板の表裏両面に得られる魅力がある。数μm以上の厚い酸化膜を作製する場合、酸化の進行は酸素原子の拡散則に従い、酸化膜厚の2乗と酸化時間が比例する関係を持つことが知られている。つまり、酸化膜厚が厚くなればなるほど、酸化に必要な時間は大きく増大することになる。厚い酸化膜を作製する際の酸化速度を向上させる方法として、酸化雰囲気を水蒸気を含む雰囲気とし、場合によってはさらに加圧状態とする、という手段がとられる。しかし、一般的に加圧熱酸化した場合は酸化膜表面のパーティクルが多く、文献3に対策が報告されているが、改善後でも10個/cmという結果である。このレベルのパーティクルが基板表面に存在した場合、MEMS用途等で広く応用が進められている貼り合わせ基板(例えばSOI基板)の用途には不向きであり、更なる改善が必要とされている。
特開2002−148462号公報 特開2003−192328号公報 特開2002−323635号公報
本発明は上記の問題に鑑みてなされたものであり、膜厚が5μm以上であり、表面上に付着しているパーティクルの数が極めて少ない高品質の酸化膜を有するシリコン基板の製造方法及び酸化膜付きシリコン基板を提供することを目的とする。
また、更にはこのような表面パーティクル数が少ない酸化膜付きシリコン基板を用い、これと他の基板とを貼り合わせて高品質の複合基板を製造する方法および複合基板を提供することを目的とする。
本発明は上記課題を解決するためになされたものであって、膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板の製造方法であって、水蒸気を含む雰囲気下においてシリコン基板を熱処理して膜厚が5μmを超える所定膜厚の酸化膜を表面に形成し、該酸化膜付きシリコン基板の表面を少なくともHF溶液を含む溶液を用いて酸化膜の膜厚が5μm以上残存するようにエッチング処理を行い、その後、洗浄を行うことを特徴とする酸化膜付きシリコン基板の製造方法を提供する。
このように、シリコン基板を水蒸気を含む雰囲気下で熱処理して酸化膜を表面に形成し、該酸化膜付きシリコン基板の表面をHF溶液を含む溶液でエッチング処理を行い、その後洗浄すれば、緻密で基板表面上に付着しているパーティクルが極めて少なく、高品質な酸化膜を有するシリコン基板を得ることができる。
ここで、上記の熱処理で形成する「所定膜厚」とは、残存させる酸化膜の所望の膜厚(5μm以上)にエッチングにおける取りしろとなる膜厚の分を加えた膜厚を意味する。このように、予めエッチングする予定の膜厚の分を考慮して、熱処理において最終的に製品となる所望の膜厚を超える量の酸化膜を形成すれば、エッチング処理を行った後でも5μm以上の所望の膜厚の酸化膜を有するシリコン基板を得ることができる。
なお、酸化熱処理を常圧下で行うか、加圧下で行うかは必要な膜厚を形成する時間と製造装置の都合等によって選択すればよく、本発明はどちらにも応用できる。
また、前記エッチング処理において、HFの濃度が5〜30%の溶液を用いるのが望ましい。
このエッチング処理において使用する溶液のHF濃度が5%未満の場合では、5〜30%の場合と比べて同様の効果を得るために必要なエッチング時間が長くなり非効率的である。また、30%を超える場合では、同様の効果を得るためには酸化膜をより多くエッチングする必要があり、非効率的である。
さらに、前記エッチング処理において、前記酸化膜付きシリコン基板の表面を、エッチング処理を行うと同時にスクラブ処理を行うのが望ましい。
このように、スクラブ処理を行うことで、基板表面上に付着しているパーティクルを物理的に取り除くことができ、より確実に、パーティクルが極めて少ない高品質の酸化膜を有するシリコン基板を得ることが可能となる。
そして、前記洗浄において、少なくともSC−1洗浄、SC−2洗浄のいずれかを行うのが望ましい。
このように、エッチング処理後に少なくともSC−1洗浄、SC−2洗浄のいずれかを行うことにより、確実に基板表面上に付着しているパーティクルを除去することができ、高品質な酸化膜を有するシリコン基板を得ることができる。この場合、SC−1洗浄、SC−2洗浄の両方とも行うことによって、より確実にパーティクルを低減できる。
また、本発明では本発明の酸化膜付きシリコン基板製造方法により製造された酸化膜付きシリコン基板を他の基板と張り合わせて作製することを特徴とする複合基板の製造方法を提供する。
本発明の酸化膜付きシリコン基板製造方法により製造された酸化膜付きシリコン基板を用いれば、基板表面に付着しているパーティクルが極めて少なく、他の基板と問題なく貼り合わせることができ、未結合部(ボイド)の少ないSOI基板等の複合基板を容易に作製できる。
また、膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板であって、該酸化膜付きシリコン基板の表面上に付着しているパーティクルが、0.01個/cm以下であることを特徴とする酸化膜付きシリコン基板を提供する。
このように本発明によれば、酸化膜の厚さが5μm以上であり、酸化膜付きシリコン基板の表面上に付着しているパーティクルが、0.01個/cm以下という極めて少ない酸化膜付きシリコン基板を得ることができ、光通信用の光導波路型デバイス用途やMEMS用途に十分利用できる。
本発明の酸化膜付きシリコン基板を用いれば、複合基板を容易に作製する事ができる。
本発明の酸化膜付きシリコン基板を用いれば、基板表面上に付着しているパーティクルが極めて少ないので、他の基板と問題なく貼り合せてボイドの少ない高品質の複合基板を得ることができる。
なお、上記で用いる「パーティクル」とは、異物検査装置(日立電子エンジニアリング社製)を用い粒径0.3μm以上のパーティクルとして検出されるものとする。
本発明のように、膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板の製造方法であって、水蒸気を含む雰囲気下においてシリコン基板を熱処理して膜厚が5μmを超える所定膜厚の酸化膜を表面に形成し、該酸化膜付きシリコン基板の表面を少なくともHF溶液を含む溶液を用いて酸化膜の膜厚が5μm以上残存するようにエッチング処理を行い、その後、洗浄を行えば、特にエッチング処理により基板表面上のパーティクルを効率良く除去することができて、膜厚が5μm以上であり、パーティクル数が極めて少ない高品質の酸化膜を有する酸化膜付きシリコン基板を製造することができる。
また、本発明である、膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板であって、該酸化膜付きシリコン基板の表面上に付着しているパーティクルが、0.01個/cm以下である酸化膜付きシリコン基板であれば、基板表面に付着しているパーティクルが極めて少なく、他の基板と問題なく貼り合わせて容易に、光通信用の光導波路型デバイス用途やMEMS用途に十分利用できる高品質の複合基板を作製することが可能である。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
光通信用の光導波路型デバイス用途やMEMS用途では、半導体分野と比較して厚い酸化膜が望まれており、特に5μm以上の厚さのものが必要とされているが、この厚い酸化膜を製造するにあたり、その製造効率と、基板の表面に付着しているパーティクルが問題点として挙げられていた。
高速酸化法としてポリシリコンを熱酸化する方法では、工程が煩雑になり、製造効率は改善され難く、酸化膜表面の荒れや、シリコン基板の片面のみ厚い酸化膜が形成されるため、後工程において熱応力分布の不均一さによって基板に反りが生じやすいという品質的な問題があった。
さらに、熱酸化法として厚い酸化膜を作製する際の酸化速度を向上させる方法で、酸化雰囲気を水蒸気を含む雰囲気とし、場合によってはさらに加圧状態とする手段がある。しかし、一般的に加圧酸化した場合は酸化膜表面のパーティクルは多くなり、改善した方法においても10個/cmという程度が限界で、MEMS用途等で広く応用が進められている貼り合わせ基板の用途には不向きという問題があった。
そこで本発明者らは、膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板の製造方法であって、水蒸気を含む雰囲気下においてシリコン基板を熱処理して膜厚が5μmを超える所定膜厚の酸化膜を表面に形成し、該酸化膜付きシリコン基板の表面を少なくともHF溶液を含む溶液を用いて酸化膜の膜厚が5μm以上残存するようにエッチング処理を行い、その後、洗浄を行う酸化膜付きシリコン基板の製造方法を考え出した。
このような製造方法では、特にエッチング処理を行うことによって酸化膜の表面を溶解して、基板表面上に付着しているパーティクルを効率良く排除することができるため、緻密でパーティクルが極めて少なく、高品質な酸化膜を持ったシリコン基板を得ることができる。
また、予めエッチングする予定の膜厚(エッチング取りしろ)の分を考慮して、熱処理において最終的に求められる所望の膜厚を超える量の酸化膜を形成すれば、エッチング処理を行った後でも膜厚が5μm以上残存する酸化膜を有するシリコン基板を得ることができる。
本発明者らは、これらのことを見出し、本発明を完成させた。
以下では、本発明の実施の形態について図を参照して説明する。
図1は、基板上に酸化膜を育成する方法を示す概略説明図である。
シリコン基板1上に熱酸化膜を作製する装置の一例を挙げて説明する。
まず、予め所望の酸化膜の膜厚に、エッチングする量の厚さを加えた膜厚値を算出しておく。例えば、所望の酸化膜の膜厚を5μm、エッチング予定の厚さを0.4μmとした場合、実際に熱処理において形成する膜厚は5.4μmとする。このように、所望する酸化膜の膜厚に加えてエッチングする量を余分に形成しておけば、後の工程であるエッチング処理の後においても、所望の膜厚を割ることなく、所望の厚さの酸化膜を有するシリコン基板を得ることができる。
なお、表面に付着しているパーティクルを落とすために好適なエッチング量は0.4μm程度である。
次に、シリコン基板に酸化膜を形成する方法として例えば図1に示すような熱酸化炉10を用い、シリコン基板1の両面に熱酸化膜を形成する。なお、本発明の適用についてはウェーハ径に依存するものではない。また、酸化膜形成法として熱酸化法であればよく、常圧酸化、加圧酸化は使用する装置や形成する酸化膜厚の都合で選択すればよい。ただし、酸化速度を向上させるとともに緻密なものを得るため、雰囲気は水蒸気を含むものとされる。
用いる熱酸化炉10の構成例として、円筒状カンタルヒータモジュール4の中に、これと同軸に石英製炉心管3をセットする。ヒータモジュール4は3等分に分割され、炉心管3内を±1℃以内に均熱化できる。石英炉心管3の尾部にノズル7〜9を挿入し、それぞれのノズルから水素、酸素、キャリヤガスとして窒素を供給して熱反応させることにより、炉心管内で水蒸気を生成して水蒸気を含む雰囲気をつくりだす。また、ノズル7〜9と反対側の炉心管3の下部に排気管6を設けた。シリコン基板1を石英製のホルダ2に等間隔にセットして炉心管3に挿入し、炭化珪素製のキャップ5で閉じる。酸化条件を設定して熱処理を行い、シリコン基板に酸化膜を形成する。
酸化条件として、例えばヒータ設定温度1000℃、炉心管内圧力5気圧とし、酸化時間70時間で膜厚約10.5μmの酸化膜を育成したシリコン基板を得ることができる。
こうして得られた酸化膜付きシリコン基板の表面にはパーティクルが多数付着していることが、異物検査装置での測定結果より確認できる。これらパーティクルは、一般の半導体製造工程において用いられるSC−1溶液(アンモニア+過酸化水素混合溶液)やSC−2溶液(塩酸+過酸化水素混合溶液)による洗浄ではほとんど除去できない。これは、長時間の熱酸化処理でパーティクルと酸化膜表面が反応し強く付着しているためである。つまり、この反応部分を含めた表面を取り除くことができれば、パーティクルが極めて少ない高品質の酸化膜を有するシリコン基板を得ることが可能となる。
この方法として、例えばCMPなど研磨による方法が考えられるが、酸化膜表面にパーティクルがある状態の基板を研磨した場合、パーティクルが存在した付近にキズが残りやすく、例えばその後SOI基板の作製にこの基板を用いた場合、その箇所にボイドが発生する確率が高くなる。また、最近の貼り合せ用途ではさまざまな厚さの基板が要求されており、特に基板の厚さが350μm未満の薄い基板の場合では研磨機で対応することが困難になっている。
一方、本発明のHF溶液を含んだ溶液によるエッチング処理を行うことで、表面上に付着しているパーティクルが極めて少ない高品質の酸化膜を有するシリコン基板を得ることができる。このとき、パーティクルと基板表面とが反応している部分を効率良くエッチングすることが望ましく、HF濃度5〜30%の溶液が最も効率的に基板表面のパーティクルを取り除くことが可能である。
HF濃度が30%よりも高い溶液を用いた場合はその効果が弱く、5〜30%の溶液を使用した場合と同程度のパーティクル除去の効果を得るには、より多くの酸化膜をエッチングする必要があるため非効率的である。
また、HF濃度が5%未満の溶液を用いた場合は、そのエッチング速度が不足しているため、多くのエッチング時間を必要とし、非効率的となってしまう。
なお、先に述べたように、最終的に求められる所望の膜厚の酸化膜を得るためには、熱処理工程の際にエッチングする分の酸化膜を余分に形成しておく必要がある。
また、エッチングと同時に基板表面をスクラブ処理することで、さらに確実にパーティクルを取り除くことが可能である。このスクラブの方法としては、基板表面にキズが入らなければよく、一般のスポンジなどを用いればよい。
エッチング処理の後、例えば薬液を用いた洗浄、超音波洗浄、水によるリンス洗浄等を行うことで、基板表面上に残っている酸化膜に起因するもの以外のパーティクルを除去でき、またエッチング時に使用したHF溶液等を洗い流すことができる。
また、このとき、少なくともSC−1溶液、SC−2溶液のいずれかを用いて洗浄を行うのが好ましい。これらの溶液は一般の半導体製造工程の洗浄においてよく用いられており、異物除去の効果が高い。
このようにして膜厚が5μm以上であり、表面に付着しているパーティクルが極めて少ない高品質の酸化膜を有するシリコン基板を得ることができる。
また、両面に酸化膜が形成されているため基板の反りも小さく、SOI基板を始めとする貼り合わせ複合基板を容易にかつ高品質のものを作製することができる。
例えば、本発明である酸化膜付きシリコン基板と、他のシリコン基板とをポリッシュ面同士で密着させ、その後酸化熱処理炉にて1000℃で5時間接合熱処理して貼り合わせSOI基板を作製し、赤外線透過像にてボイド(未結合部)の観察を行ったところ、ボイドは確認されず、良質のSOI基板が得られた。
以下に本発明の実施例および比較例をあげてさらに具体的に説明するが、本発明はこれに限定されるものではない。
(実施例1)
直径4インチ(10.16cm)のシリコン基板上に所定膜厚として10μm(所望膜厚10μm+エッチング予定量0.4μm程度を熱処理工程で形成する)の酸化膜を形成する。
シリコン基板の熱処理として、図1に示したような熱酸化炉10を用いる。
直径400mm、長さ2500mmの円筒状カンタルヒータモジュール4の中に、これと同軸に直径350mm、長さ2000mmの石英製炉心管3をセットする。ヒータモジュール4は3等分に分割され、炉心管3内を±1℃以内に均熱化できる。石英炉心管3の尾部に3本の直径10mm、長さ200mmのノズル7〜9を挿入し、それぞれのノズルから水素3.6L/min、酸素2.0L/min、キャリヤガスとして窒素25L/minを供給して熱反応させることにより、炉心管内で水蒸気を生成して水蒸気を含む雰囲気をつくりだす。また、ノズル7〜9と反対側の炉心管3の下部に排気管6を設けた。シリコン基板1を石英製のホルダ2に等間隔にセットして炉心管3に挿入し、炭化珪素製のキャップ5で閉じる。酸化条件を設定して熱処理を行い、シリコン基板に酸化膜を形成する。
酸化条件としては、高圧酸化条件として、ヒータ設定温度1000℃、炉心管内圧力5気圧とし、酸化には70時間をかけた。
このような熱処理を行うことにより、平均膜厚が10.7μmの酸化膜を育成したシリコン基板50枚を得た。
こうして得られた酸化膜付き基板を異物検査装置でパーティクル測定したところ、基板1枚当たりの平均パーティクル数は825.2個であり、パーティクルが0個の基板は確認されなかった。
そこで、25%HF水溶液を用いて1分間酸化膜の表面をエッチングして、その後半導体で一般的に行われる洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は0.38個(0.0047個/cm)で、パーティクルが0個の基板は37枚であった。このときのエッチング量は0.42μmであった。
また、この基板を用いて、室温にて他の鏡面研磨されたシリコン基板とポリッシュ面同士で貼り合わせ、水蒸気を含む雰囲気下1000℃で5時間接合熱処理してSOI基板を作製した。この基板を赤外線透過観察したところ、ボイドの発生はなかった。
実施例1より、膜厚が目標の10μm以上あり、基板表面上のパーティクルが0.0047個/cmという、極めて少ない高品質の酸化膜を有するシリコン基板を効率良く作製することができた。
さらに作製された基板と他のシリコン基板を貼り合わせて作製したSOI基板はボイドもなく品質がよく、光通信用の光導波路型デバイス用途やMEMS用途でも十分利用できるものであった。
(実施例2)
実施例1と同様の製造方法により、平均膜厚が10.8μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は850.3個であり、パーティクルが0個の基板は確認されなかった。
そこで、25%HF水溶液を用いて1分間酸化膜の表面をエッチングすると同時に、一般的なスポンジを用いて基板表面にスクラブ処理を施して、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は0.12個(0.0015個/cm)で、パーティクルが0個の基板は45枚であった。このときのエッチング量は0.44μmであった。
また、この基板を用いて、室温にて他のシリコン基板とポリッシュ面同士で貼り合わせ、水蒸気を含む雰囲気下1000℃で5時間接合熱処理してSOI基板を作製した。この基板を赤外線透過観察したところ、ボイドの発生はなかった。
実施例2より、エッチングと同時にスクラブ処理を施すことで、膜厚が目標の10μm以上あり、基板表面上のパーティクルが0.0015個/cmという、極めて少ない高品質の酸化膜を有するシリコン基板をさらに効率良く作製することができた。
そして、作製された基板と他のシリコン基板を貼り合わせて作製したSOI基板はボイドもなく品質がよく、光通信用の光導波路型デバイス用途やMEMS用途でも十分利用できるものであった。
(実施例3)
実施例1と同様の製造方法により、平均膜厚が10.5μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は832.1個であり、パーティクルが0個の基板は確認されなかった。
そこで、10%HF水溶液を用いて330秒間酸化膜厚の表面をエッチングして、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は0.53個(0.0065個/cm)で、パーティクルが0個の基板は20枚であった。このときのエッチング量は0.39μmであった。
実施例3より、エッチング処理の時間は多少長くなったが、膜厚が目標の10μm以上あり、基板表面上のパーティクルが0.0065個/cmという、実施例1と同程度のシリコン基板を作製することができた。
(実施例4)
実施例1と同様の製造方法により、平均膜厚が10.5μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は827.7個であり、パーティクルが0個の基板は確認されなかった。
そこで、50%HF水溶液を用いて15秒間酸化膜の表面をエッチングして、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は5.3個(0.065個/cm)で、パーティクルが0個の基板は得られなかった。このときのエッチング量は0.40μmであった。
ここで、この基板を50%HF水溶液でパーティクルを確認しながら追加エッチングを行っていった。さらに10秒間追加エッチングしたところでパーティクルを除去することができた。基板洗浄後にパーティクル数を確認したところ、基板1枚当たりの平均パーティクル数は0.40個(0.0049個/cm)、パーティクルが0個の基板を32枚得ることができ、このときの全エッチング量は0.61μmであった。
実施例4では、従来よりは大幅に改善できているものの、実施例1に比べてはパーティクル除去に必要なエッチング量は増大した。この結果、酸化膜厚も目標の10μmよりも薄くなってしまい、追加で酸化処理を行う必要が生じた。
(実施例5)
実施例1と同様の製造方法により、平均膜厚が10.6μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は820.3個であり、パーティクルが0個の基板は確認されなかった。
そこで、1.0%HF水溶液を用いて360秒間酸化膜の表面をエッチングして、その後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は32.8個(0.40個/cm)で、パーティクルが0個の基板は得られなかった。
ここで、この基板を1.0%HF水溶液で180秒間追加エッチングを行い、基板洗浄後にパーティクル数を確認したところ、基板1枚当たりの平均パーティクル数は29.8個(0.37個/cm)、パーティクルが0個の基板は得られなく、このときの全エッチング量は0.09μmであった。
実施例5では、実施例1と同等の0.4μmのエッチングに必要な時間は40分程度と算出され、パーティクルが除去されるエッチング量を得るのに必要な時間は大きく増大してしまう。
実施例4、5のように、HF濃度が5%よりも低いか、あるいは30%を超える溶液を用いて酸化膜の表面をエッチング処理する場合、エッチング処理にかける時間を長くしたり、熱処理工程においてエッチングする分量を厚めに考慮して、より厚い酸化膜を予め形成しておくことにより、本発明である、5μm以上の所望の厚さを有し、表面のパーティクルが0.01個/cm以下の酸化膜付きシリコン基板を得ることは可能である。
しかし、実施例1〜3のように、HF濃度が5〜30%の溶液を用いてエッチング処理を行えば、より効率的に本発明の酸化膜付きシリコン基板を作製することができる。
(比較例1)
実施例1と同様の製造方法を行い、平均膜厚が10.4μmの酸化膜を育成したシリコン基板50枚を得た。
基板1枚当たりの平均パーティクル数は847.6個であり、パーティクルが0個の基板は確認されなかった。
この後洗浄工程(SC−1洗浄、SC−2洗浄)を行い、同様にパーティクル数を測定したところ、基板1枚当たりの平均パーティクル数は823.3個(10.2個/cm)で、パーティクルが0個の基板は得られなかった。
比較例1ではパーティクルの除去方法としてエッチング処理を行わないで、SC−1洗浄、SC−2洗浄しか行わなかったところ、ほとんどパーティクルを取り除くことができなかった。これは、長時間の熱酸化処理でパーティクルと酸化膜表面が反応して強く付着しているためであると解される。実施例と比較すると、パーティクルの除去方法として酸化膜の表面をエッチング処理することは高い効果があり、効率的であることが判る。
なお、本発明は、上記形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
基板上に、酸化膜を育成する方法を示す概略説明図である。
符号の説明
1…シリコン基板、 2…ホルダ、 3…炉心管、 4…ヒータ、 5…キャップ、
6…排気管、 7、8、9…ノズル、 10…熱酸化炉。

Claims (7)

  1. 膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板の製造方法であって、水蒸気を含む雰囲気下においてシリコン基板を熱処理して、残存させる酸化膜の5μm以上の所望の膜厚にエッチング処理における取りしろとなる膜厚の分を加えた、膜厚が5μmを超える酸化膜を表面に形成し、該酸化膜付きシリコン基板の表面を少なくともHF溶液を含む溶液を用いて酸化膜の膜厚が5μm以上残存するようにエッチング処理を行い、酸化膜の膜厚を減じ、その後、洗浄を行うことを特徴とする酸化膜付きシリコン基板の製造方法。
  2. 前記エッチング処理において、HFの濃度が5〜30%の溶液を用いることを特徴とする請求項1に記載の酸化膜付きシリコン基板の製造方法。
  3. 前記エッチング処理において、前記酸化膜付きシリコン基板の表面を、エッチング処理を行うと同時にスクラブ処理を行うことを特徴とする請求項1または請求項2に記載の酸化膜付きシリコン基板の製造方法。
  4. 前記洗浄において、少なくともSC−1洗浄、SC−2洗浄のいずれかを行うことを特徴とする請求項1から請求項3のいずれか一項に記載の酸化膜付きシリコン基板の製造方法。
  5. 請求項1から請求項4のいずれか一項における酸化膜付きシリコン基板の製造方法によって製造された酸化膜付きシリコン基板を他の基板と貼り合わせて作製することを特徴とする複合基板の製造方法。
  6. 膜厚が5μm以上の酸化膜を有する酸化膜付きシリコン基板であって、該酸化膜付きシリコン基板の表面上に付着している粒径0.3μm以上のパーティクルが、0.01個/cm以下であることを特徴とする酸化膜付きシリコン基板。
  7. 請求項6に記載の酸化膜付きシリコン基板を他の基板と貼り合わせて作製されたものであることを特徴とする複合基板。
JP2004348047A 2004-12-01 2004-12-01 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板 Expired - Fee Related JP4603865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004348047A JP4603865B2 (ja) 2004-12-01 2004-12-01 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004348047A JP4603865B2 (ja) 2004-12-01 2004-12-01 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板

Publications (2)

Publication Number Publication Date
JP2006156858A JP2006156858A (ja) 2006-06-15
JP4603865B2 true JP4603865B2 (ja) 2010-12-22

Family

ID=36634725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004348047A Expired - Fee Related JP4603865B2 (ja) 2004-12-01 2004-12-01 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板

Country Status (1)

Country Link
JP (1) JP4603865B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280015B2 (ja) * 2007-05-07 2013-09-04 信越半導体株式会社 Soi基板の製造方法
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Soiウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245382A (ja) * 1994-03-07 1995-09-19 Fuji Electric Co Ltd 複合素子および貼り合わせ基板の製造方法
JPH10101321A (ja) * 1996-09-30 1998-04-21 Shin Etsu Chem Co Ltd シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法
JP2000100680A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基材の作製方法および半導体基材
JP2002323635A (ja) * 2001-02-26 2002-11-08 Shin Etsu Chem Co Ltd 光導波路基板の製造方法及び光導波路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245382A (ja) * 1994-03-07 1995-09-19 Fuji Electric Co Ltd 複合素子および貼り合わせ基板の製造方法
JPH10101321A (ja) * 1996-09-30 1998-04-21 Shin Etsu Chem Co Ltd シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法
JP2000100680A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基材の作製方法および半導体基材
JP2002323635A (ja) * 2001-02-26 2002-11-08 Shin Etsu Chem Co Ltd 光導波路基板の製造方法及び光導波路基板

Also Published As

Publication number Publication date
JP2006156858A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
JP4934966B2 (ja) Soi基板の製造方法
EP1737026B1 (en) Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors
US7491342B2 (en) Bonded semiconductor substrate manufacturing method thereof
TWI352402B (en) Method for forming copper on substrate
JP5274859B2 (ja) 貼り合わせ基板の製造方法
US8664092B2 (en) Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
JP5030992B2 (ja) サンドブラスト処理された裏面を有するsoi基板の製造方法
US8461018B2 (en) Treatment for bonding interface stabilization
TW200822199A (en) Method for producing bonded wafer
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP2011192885A (ja) 半導体基板の洗浄方法
JP4700652B2 (ja) 層構造の製造方法
JP4603865B2 (ja) 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板
TWI483350B (zh) SOI wafer manufacturing method and glass cleaning method
JP2007150196A (ja) 半導体ウエーハの洗浄方法および製造方法
JP5443819B2 (ja) 粗面化された基板の製造方法
JPH11288903A (ja) シリコンウエハのエッジ鏡面化方法
JP3604026B2 (ja) 張り合わせシリコン基板の製造方法
JPH11283924A (ja) 半導体ウエハ製造方法
JP5179401B2 (ja) 貼り合わせウェーハ及びその製造方法
JP5433927B2 (ja) 貼り合わせウェーハの製造方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP4351497B2 (ja) 半導体装置の製造方法、及び半導体製造装置
JP6200273B2 (ja) 貼り合わせウェーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees