JP4602920B2 - 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法 - Google Patents

有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4602920B2
JP4602920B2 JP2006056768A JP2006056768A JP4602920B2 JP 4602920 B2 JP4602920 B2 JP 4602920B2 JP 2006056768 A JP2006056768 A JP 2006056768A JP 2006056768 A JP2006056768 A JP 2006056768A JP 4602920 B2 JP4602920 B2 JP 4602920B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
semiconductor layer
layer
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006056768A
Other languages
English (en)
Other versions
JP2006270093A (ja
Inventor
成 珍 金
在 本 具
▲みん▼ 徹 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050022945A external-priority patent/KR100719546B1/ko
Priority claimed from KR1020050023841A external-priority patent/KR100647686B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006270093A publication Critical patent/JP2006270093A/ja
Application granted granted Critical
Publication of JP4602920B2 publication Critical patent/JP4602920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法に係り、より詳細には、容易に有機半導体層のパターニング効果を得つつ、オン/オフ比(点滅比)などの特性が向上した有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及びそのような有機薄膜トランジスタの製造方法に関する。
液晶ディスプレイ装置(Liquid Crystal Display:LCD)及び電界発光ディスプレイ装置(Electroluminescence Display Device:ELD)などの平板ディスプレイ装置に使用される薄膜トランジスタは、各ピクセルの動作を制御するスイッチング素子及びピクセルを駆動させる駆動素子などとして使用される。
このような薄膜トランジスタは、互いに対向したソース電極及びドレイン電極と、ソース電極とドレイン電極との間に形成されたチャンネル領域を備える半導体層と、を備え、このソース電極、ドレイン電極、及び半導体層と絶縁されるゲート電極が備えられる。
上記のような構造の薄膜トランジスタがアレイ形態で具現される場合、各薄膜トランジスタは、独立したスイッチング素子で作動せねばならない。したがって、隣接した薄膜トランジスタの間のクロストークを防止するために、半導体層をパターニングさせることが好ましい。したがって、一般的なシリコン薄膜トランジスタなどの場合には、フォトリソグラフィ法などを利用してシリコンから形成された半導体層をパターニングしている。
一方、近年、フレキシブルディスプレイ装置についての研究が活発になるにつれ、一般的なガラス材の基板ではなく、プラスチック材の基板を利用しようという試みが続いている。この場合、プラスチック材の基板は、高温工程を行えないという問題点があるため、一般的なシリコン薄膜トランジスタを利用するのは難しいという問題点がある。
したがって、低温で薄膜トランジスタをプラスチック材の基板に形成するための方法が提案されている。特に、低温製造の可能な有機薄膜トランジスタ、すなわち、有機物で半導体層が形成された薄膜トランジスタについての研究が活発になっている。しかし、このような有機薄膜トランジスタの場合には、一般的なフォトリソグラフィ法を利用して有機半導体層をパターニングできないという問題点がある。すなわち、一般的な湿式または乾式エッチング工程が混入された方法を使用すれば、有機半導体層に損傷を与えて、使用できなくなるという問題点がある。
また、一般的に有機半導体物質は、抵抗が非常に高いため、移動度及びオン/オフ比が低く、ゲート電極によりチャンネルが十分に形成されなければ、ソース電極とドレイン電極との間に電流が流れないという問題点などがある。
本発明は、上記問題点を含んで、多様な問題点を解決するためになされたものであって、容易に有機半導体層のパターニング効果を得ることのできる有機薄膜トランジスタの製造方法を提供することを目的とする。また本発明は、オン/オフ比などの特性が向上した有機薄膜トランジスタ、それを備えた平板ディスプレイ装置を提供することを目的とする。
上記目的を達成するために、本発明は、(i)基板と、(ii)前記基板上に配置されたゲート電極と、(iii)前記ゲート電極を覆い前記基板上に配置されたゲート絶縁膜と、(iv)前記ゲート絶縁膜上に互いに離れて配置されるソース電極及びドレイン電極と、(v)前記ソース電極と前記ドレイン電極にそれぞれ接し、隣接した有機薄膜トランジスタと区別されるためにパターニングされたことで形成された端部を有する有機半導体層と、(vi)前記有機半導体層の前記端部を含めて前記有機半導体層を覆うように配置され、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側で露出している部分に接している導電性のカンチレバー層と、を備え、(vii)前記カンチレバー層はバイアス電圧が印加されるものであって、前記バイアス電圧は、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がp型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に低い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がn型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に高い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成される場合、前記ゲート電極に印加される電圧と反対極性の電圧を印加することを特徴とする有機薄膜トランジスタを提供する。
このような本発明の他の特徴によれば、前記有機半導体層の端部は、前記ゲート絶縁膜、前記ソース電極、及び前記ドレイン電極のうち、少なくとも何れか一つの一部を、当該有機半導体層の端部の外側に露出させうる。
本発明の更に他の特徴によれば、前記カンチレバー層は、少なくとも一つの第1開口部を備え、前記有機半導体層の一部を露出しうる。
本発明の更に他の特徴によれば、前記第1開口部は、前記ソース電極と前記ドレイン電極との間の領域以外の領域に対応するように、前記カンチレバー層に備えられうる。
本発明の更に他の特徴によれば、前記カンチレバー層と接する部分であって、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出される部分は、閉曲線を成し得る。
本発明の更に他の特徴によれば、前記有機半導体層の前記ソース電極と前記ドレイン電極との間の領域は、前記閉曲線内に位置しうる。
本発明の更に他の特徴によれば、前記カンチレバー層と接する部分であって、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出される部分は、ほぼ直線を成し得る。
本発明の更に他の特徴によれば、前記カンチレバー層と接する部分であって、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出される部分は、少なくとも一対の平行線を成し得る。
本発明の更に他の特徴によれば、前記有機半導体層の前記ソース電極と前記ドレイン電極との間の領域は、前記平行線内に位置しうる。
本発明の更に他の特徴によれば、前記ゲート絶縁膜は、前記ゲート電極を覆い得る。
また、本発明は、上記目的を達成するために、基板と、前記基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に互いに離れて配置されるソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極とにそれぞれ接し、隣接した有機薄膜トランジスタと区別されるための端部を有する有機半導体層と、前記有機半導体層を覆い、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出している部分に接する絶縁性カンチレバー層と、前記カンチレバー層と接し、前記ゲート電極に対応する補助電極と、を備え、前記補助電極はバイアス電圧が印加されるものであって、前記バイアス電圧は、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がp型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に低い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がn型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に高い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成される場合、前記ゲート電極に印加される電圧と反対極性の電圧を印加することを特徴とする有機薄膜トランジスタを提供する。
このような本発明の他の特徴によれば、前記補助電極は、前記カンチレバー層の上面に配置されうる。
本発明の更に他の特徴によれば、前記補助電極は、前記カンチレバー層の下面に配置されうる。
本発明の更に他の特徴によれば、前記カンチレバー層の上面には溝が形成され、前記補助電極は、当該カンチレバー層の溝に配置されうる。
本発明の更に他の特徴によれば、前記カンチレバー層の下面には溝が形成され、前記補助電極は、当該カンチレバー層の溝に配置されうる。
本発明の更に他の特徴によれば、前記カンチレバー層には第2開口部が形成され、前記補助電極は、当該カンチレバー層の第2開口部内に配置されうる。
本発明の更に他の特徴によれば、前記カンチレバー層は、前記ゲート絶縁膜、前記ソース電極、及び前記ドレイン電極のうち、前記有機半導体層の端部の外側に露出された部分に接し得る。
本発明の更に他の特徴によれば、前記カンチレバー層は、少なくとも一つの第1開口部を備え、前記有機半導体層の一部を露出しうる。
本発明の更に他の特徴によれば、前記第1開口部は、前記ソース電極と前記ドレイン電極との間の領域以外の領域に対応するように、前記カンチレバー層に備えられうる。
本発明の更に他の特徴によれば、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出されて前記カンチレバー層と接する部分は、閉曲線を成し得る。
本発明の更に他の特徴によれば、前記有機半導体層の前記ソース電極と前記ドレイン電極との間の領域は、前記閉曲線内に位置しうる。
本発明の更に他の特徴によれば、前記ゲート絶縁膜は、前記ゲート電極を覆い得る。
また、本発明は、上記目的を達成するために、上記のような有機薄膜トランジスタを備えた平板ディスプレイ装置を提供する。
また、本発明は、上記目的を達成するために、(i)基板上にゲート電極を形成し、前記ゲート電極を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に互いに離れて配置されるソース電極及びドレイン電極を形成する工程と、(ii)前記ソース電極、前記ドレイン電極、及び前記ゲート絶縁膜を覆うように犠牲層を形成する工程と、(iii)前記犠牲層の下部の前記ソース電極、前記ドレイン電極、及び前記ゲート絶縁膜のうち、前記ソース電極と前記ドレイン電極との間の領域以外の領域に対応する部分の少なくとも一部が露出されるように、前記犠牲層をパターニングする工程と、(iv)前記犠牲層の下部の前記ソース電極、前記ドレイン電極、及び前記ゲート絶縁膜のうちの露出された部分と前記犠牲層とを覆うようにカンチレバー層を形成する工程と、
(v)前記犠牲層を除去する工程と、(vi)前記犠牲層が除去された部分に有機半導体層を形成する工程と、を含むことを特徴とする有機薄膜トランジスタの製造方法を提供する。
このような本発明の他の特徴によれば、前記犠牲層は、フォトレジストでありうる。
本発明の更に他の特徴によれば、前記犠牲層を除去する工程は、湿式エッチング法を利用して前記犠牲層を除去しうる。
本発明の更に他の特徴によれば、前記有機半導体層を形成する工程は、スピンコーティング法またはディッピング法を利用して前記有機半導体層を形成しうる。
本発明の更に他の特徴によれば、前記有機半導体層を形成する工程の後に、前記カンチレバー層上に残存する有機半導体物質を除去する工程を更に含みうる。
本発明の更に他の特徴によれば、前記カンチレバー層上に残存する有機半導体物質を除去する工程は、紫外線照射処理、オゾン処理、またはプラズマ処理を利用して、前記カンチレバー層上に残存する有機半導体物質を除去しうる。
本発明の有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法によれば、次のような効果が得られる。
第一に、別途の有機半導体層のパターニング工程を経ずとも、カンチレバー層を利用して有機半導体層を自動的にパターニングさせうる。
第二に、有機半導体層が形成された後、乾式または湿式エッチング工程が排除されることにより、有機半導体層の特性の低下を最小化できる。
第三に、有機半導体層を自動的にパターニングさせるために備えられたカンチレバー層が、有機薄膜トランジスタを外部の水分及び他の不純物などから保護する保護膜の役割を果たすことにより、以後、保護膜を形成する工程を別途に経る必要がない。
第四に、カンチレバー層にバイアス電圧を印加して、有機薄膜トランジスタの臨界電圧を下げ、オン/オフ比を上げるなど、有機薄膜トランジスタの特性を大幅向上させうる。
以下、添付された図面を参照して本発明の好ましい実施の形態を詳細に説明すれば、次の通りである。
図1は、本発明の好ましい第1の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。
図1に示すように、基板10上に有機薄膜トランジスタが備えられる。基板10としては、ガラス材、プラスチック材、または金属からなる基板が使用されうる。金属からなる基板の場合には、有機薄膜トランジスタと基板との間に絶縁膜などが更に介在されうる。
有機薄膜トランジスタの構造を更に詳細に説明すれば、上記のような基板10上にゲート電極11が備えられており、このゲート電極11上にゲート絶縁膜12が備えられている。図1では、ゲート絶縁膜12がゲート電極11を覆うように基板10の全面にかけて備えられているが、これとは違って、パターニングされて備えられてもよく、あるいは、ゲート電極11上のみに備えられてもよいなど、多様な変形が可能であるということは言うまでもない。そして、基板10上に基板10の平滑性を維持し、薄膜トランジスタへの不純物の侵入を防止するために、必要に応じてバッファ層(図示せず)が更に備えられてもよい。これは、後述する実施の形態においても同じである。
ゲート絶縁膜12上には、互いに離れて配置されるソース電極13及びドレイン電極14が備えられ、このソース電極13及びドレイン電極14にそれぞれ接する有機半導体層15が備えられる。ゲート電極11、ソース電極13、及びドレイン電極14は、導電性を有する物質から形成されうる。
有機半導体層15は、半導体性の有機物質から備えられうる。高分子から備えられる場合、有機半導体層15は、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフルオレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ならびにポリチオフェン−複素環芳香族共重合体及びその誘導体などを含み得る。一方、低分子から備えられる場合、有機半導体層15は、ペンタセン、テトラセン、ナフタレンのオリゴアセン、及びそれらの誘導体、α−6−チオフェン及びその誘導体、α−5−チオフェンのオリゴチオフェン及びその誘導体、金属を含むまたは金属を含まないフタロシアニン及びそれらの誘導体、ピロメリット酸二無水物またはピロメリット酸ジイミド及びそれらの誘導体、ならびにペリレンテトラカルボン酸二無水物またはペリレンテトラカルボン酸ジイミド及びそれらの誘導体を含み得る。もちろん、有機半導体層15は、その他の多様な有機半導体物質から備えられてもよい。
この時、有機半導体層15は、隣接した有機薄膜トランジスタと区別されるための端部15aを有する。有機半導体層15が端部15aを有するということは、パターニングされているということを意味する。これは、有機半導体層15が隣接した有機薄膜トランジスタにおいて一体に形成される場合、一体に形成された有機半導体層を通じて、その隣接した有機薄膜トランジスタの間で漏れ電流により、いわゆるクロストークが発生しうるためである。
この場合、有機半導体層15は、一般的に抵抗が非常に大きいため、互いに十分に離れている有機薄膜トランジスタにおいては、有機半導体層が一体に形成されていてもクロストークが発生しない。したがって、隣接した有機薄膜トランジスタにおいて、有機半導体層がパターニングされるように、すなわち、端部15aを有することで十分である。もちろん、後述する実施の形態で説明するように、あらゆる有機薄膜トランジスタにおいて、有機半導体層をそれぞれパターニングさせてもよい。
そして、図1に示すように、本実施の形態に係る有機薄膜トランジスタは、カンチレバー層16を備える。このカンチレバー層16は、その下部の有機半導体層15を覆うように配置される。そして、カンチレバー層16は、この有機半導体層15の下部に配置された部分に接する。より正確に説明すれば、カンチレバー層16は、有機半導体層15の下部に配置されて有機半導体層15の端部15aの外側に露出される部分に接する。図1では、有機半導体層15の下部に配置されたゲート絶縁膜12が、有機半導体層15の端部15aの外側に露出され、カンチレバー層16と接している。図1では、カンチレバー層16が基板10の全領域に対応するように備えられていると図示されているが、必ずしもこれに限定されるものではなく、パターニングされても良いなど、その多様な変形が可能であるということは言うまでもない。これは、後述する実施の形態においても同じである。
図1に示すような本実施の形態に係る有機薄膜トランジスタの製造工程を、図2ないし図9を参照して説明する。
まず、図2に示すように、基板10上にゲート電極11を形成し、このゲート電極11を覆うようにゲート絶縁膜12を形成する。そして、ゲート絶縁膜12上に互いに離れて配置されるソース電極13及びドレイン電極14を形成する。
その後、図3に示すように、ソース電極13、ドレイン電極14、及びゲート絶縁膜12を覆うように犠牲層17を形成する。そして、この犠牲層17をパターニングして端部17aを形成させる。この時、図4に示すように、パターニングにより犠牲層17の下部のソース電極13、ドレイン電極14、及びゲート絶縁膜12のうち、ソース電極13とドレイン電極14との間の領域以外の領域に対応する部分の少なくとも一部を露出させる。言い換えれば、端部17aは、ソース電極13とドレイン電極14との間の領域を取り囲む領域に形成される。図4では、ゲート絶縁膜12の一部が露出された場合を図示している。この端部17aが形成される位置は、図1に示す有機半導体層の端部15aが形成される位置である。
このような犠牲層17としては、フォトレジストを使用できる。すなわち、フォトレジストを塗布した後、これを露光及び現像などにより、図4に示すようなパターニングを行える。
犠牲層17をパターニングした後、図5に示すように、犠牲層17の下部のソース電極13、ドレイン電極14、及びゲート絶縁膜12のうちの露出された部分と、犠牲層17とを覆うようにカンチレバー層16を形成する。上記のように、図4では、ゲート絶縁膜12の一部が露出された場合を示しているため、カンチレバー層16が、図5に示すように、犠牲層17の下部のゲート絶縁膜12の露出された部分に接するように形成されている。このカンチレバー層16は、多様な物質から形成されうるが、例えば、TEOS(Tetra ethyl ortho silicate)または窒化ケイ素のような物質から形成できる。もちろん、その他の多様な物質からも形成されうるが、十分な機械的な強度を有するように形成されることが好ましい。
上記のような工程を経た後、図6に示すように、犠牲層17を除去する。犠牲層17を除去すれば、ソース電極13、ドレイン電極14、及びゲート絶縁膜12とカンチレバー層16との間に空間が形成される。したがって、カンチレバー層16が、その空間の形成により受けるストレス(応力)などを耐えうるほどの十分な機械的な強度を有するように形成されることが好ましい。
犠牲層17を除去する方法としては、多様な方法を利用できるが、例えば、HF、BHF、またはClFのようなエッチング液を使用する湿式エッチング法を利用できる。この場合には、カンチレバー層16が、そのようなエッチングが行なわれる間に変形されることのない、または、犠牲層17と共にエッチングされることのない物質から形成されることが好ましい。
犠牲層17を除去した後、ソース電極13、ドレイン電極14、及びゲート絶縁膜12とカンチレバー層16との間の空間、すなわち、犠牲層が除去された部分に有機半導体層15を形成して、図7に示すように、有機薄膜トランジスタを完成する。有機半導体層15を形成する方法としては、多様な方法を利用できるが、スピンコーティング法及びディッピング法などを利用できる。
スピンコーティング法及びディッピング法などを利用して有機半導体層15を形成する場合、犠牲層が除去された部分であるソース電極13、ドレイン電極14、またはゲート絶縁膜12とカンチレバー層16との間の空間のみに有機半導体層15が形成されずに、図8に示すように、カンチレバー層16上にも有機半導体物質15cが残存しうる。したがって、そのような場合には、有機半導体層15を形成する工程を経た後、カンチレバー層16上に残存する有機半導体物質15cを除去する工程を更に経ることが好ましい。
カンチレバー層16上に残存する有機半導体物質15cを除去する工程は、図9に示すように、紫外線を残存有機半導体物質15cに照射したり(紫外線照射処理)、オゾン(O)処理またはプラズマ処理を利用したりすることにより行える。
上記のような工程により、図1に示すような有機薄膜トランジスタを製造することにより、有機半導体層15を自動的にパターニングさせることができる。また、有機半導体層15を自動的にパターニングさせるために備えられたカンチレバー層16は、有機薄膜トランジスタを外部の水分及び他の不純物などから保護する保護膜の役割を果たすことにより、以後の保護膜を形成する工程を別途に経る必要がない。
図10は、本発明の好ましい第2の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。
上記の第1の実施の形態で説明したように、犠牲層を除去した後、その空間に有機半導体層15が形成されるように有機半導体物質を介在させるが、この有機半導体層15は、ソース電極13及びドレイン電極14とそれぞれ接せねばならない。この時、カンチレバー層16のため有機半導体物質が十分に介在されずに、有機半導体層15がソース電極13及びドレイン電極14にそれぞれ接しないこともありえる。したがって、図10に示すように、カンチレバー層16に少なくとも一つの開口部(第1開口部)16aを備えることにより、有機半導体物質を、犠牲層が除去された空間に十分に介在させうる。この場合、最終的な有機薄膜トランジスタにおいて、カンチレバー層16には、その下部の有機半導体層15の一部が露出されるように、少なくとも一つの開口部16aが備えられた有機薄膜トランジスタとなる。
上記の第1の実施の形態で説明したように、スピンコーティング法及びディッピング法などを利用して有機半導体層15を形成する場合、犠牲層が除去された部分であるソース電極13、ドレイン電極14、及びゲート絶縁膜12とカンチレバー層16との間の空間のみに有機半導体層15が形成されずに、図8に示すように、カンチレバー層16上にも有機半導体物質15c(図8参照)が残存しうる。したがって、そのような場合には、上記のように有機半導体層15を形成する工程を経た後、カンチレバー層16上に残存する有機半導体物質15cを除去する段階を更に経ることが好ましい。
その方法は、上記の第1の実施の形態での説明と同じであるが、この過程でカンチレバー層16に形成された開口部16a(図10参照)により、露出された有機半導体層15も損傷しうる。有機半導体層15には、ゲート電極11に印加された信号によってチャンネルが形成され、このチャンネルによりソース電極13とドレイン電極14との間に電流が流れる。したがって、このようにチャンネルが形成される領域であるソース電極13とドレイン電極14との間の有機半導体層の損傷を防止する必要がある。このために、カンチレバー層16に備えられた開口部16aは、図10に示すように、ソース電極13とドレイン電極14との間の領域以外の領域に対応させることが好ましい。言い換えれば、ソース電極13とドレイン電極14との間の領域を取り囲む領域に、開口部16aが形成されることが好ましい。
図11は、本発明の好ましい第3の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。
図11に示すように、有機半導体層15は、ある一方向のみに端部を備えるのでなく、多様な方向に端部15a,15bを備えてもよい。すなわち、隣接した薄膜トランジスタが複数である場合、その隣接した薄膜トランジスタとの間に端部を備えうる。
図12は、本発明の好ましい第4の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図であり、図13は、図12のXIII−XIII線に沿って切り取った断面図である。
図面に示すように、本実施の形態では、カンチレバー層16と接する部分として、有機半導体層15の下部に配置されて有機半導体層15の端部の外側に露出される部分は、閉曲線を成している。図12及び図13では、有機半導体層15の下部に配置されたゲート絶縁膜12が、有機半導体層15の端部の外側に露出されており、その露出される部分とカンチレバー層16とが接する部分が閉曲線を成している。すなわち、有機半導体層15が各有機薄膜トランジスタ別にパターニングされている。これにより、隣接した有機薄膜トランジスタにおいて、漏れ電流によるクロストークの発生を基本的に防止できる。
この時、隣接した有機薄膜トランジスタにおいて、漏れ電流によるクロストークの発生を防止するためには、各有機半導体層15のソース電極13とドレイン電極14との間の領域が、隣接した薄膜トランジスタの有機半導体層と区別されれば良い。したがって、有機半導体層15のソース電極13とドレイン電極14との間の領域が、上記の閉曲線内に位置されることにより、隣接した有機薄膜トランジスタ間のクロストークを防止できる。図12及び図13では、有機半導体層15の下部に配置されたゲート絶縁膜12が、有機半導体層15の端部の外側に露出されており、その露出された部分とカンチレバー層16とが接する部分が閉曲線をなす。この時、有機半導体層15のソース電極13とドレイン電極14との間の領域が、この閉曲線内に位置する。この場合、上記のように、カンチレバー層16には少なくとも一つの開口部16aが備えられて、有機半導体層15の形成時に、開口部16aを介して有機半導体物質を注入させうる。
図14は、本発明の好ましい第5の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図であり、図15は、図14のXV−XV線に沿って切り取った断面図である。
有機薄膜トランジスタアレイの場合、有機薄膜トランジスタは、一定のパターンで配置される傾向がある。この場合、一方向、例えば、図14のx方向に隣接した二つの有機薄膜トランジスタが、その一方向と垂直である他方向、例えば、図14のy方向に配置された有機薄膜トランジスタと十分に離れていてもよい。この場合、そのx方向に隣接した有機薄膜トランジスタの有機半導体層がパターニングされれば良い。有機半導体層は、一般的に抵抗が非常に大きいため、十分に離れた有機薄膜トランジスタの間ではクロストークが発生しない。
このような場合、カンチレバー層16と接する部分として有機半導体層15の下部に配置されて有機半導体層15の端部の外側に露出される部分を、ほぼ直線にすることができる。図14及び図15では、有機半導体層15の下部に配置されたゲート絶縁膜12が、有機半導体層15の端部15aの外側に露出されており、その露出された部分とカンチレバー層16とが接する部分が、ほぼ直線をなす場合が図示されている。
もちろん、図15のx方向に二つ以上の有機薄膜トランジスタが隣接していても良いが、そのような場合には、図16及び図17に示す第6の実施の形態に係る有機薄膜トランジスタの場合のように、カンチレバー層16と接する部分として、有機半導体層15の下部に配置されて有機半導体層15の端部15aの外側に露出される部分が、少なくとも一対の平行線をなす。ソース電極13とドレイン電極14との間の領域は、この平行線内に位置される。
図18は、本発明の好ましい第7の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図であり、図19は、本発明の好ましい第8の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。
上記の実施の形態は、有機半導体層の下部に配置されたゲート絶縁膜が有機半導体層の端部の外側に露出されており、その露出された部分とカンチレバー層とが接することにより、有機半導体層がパターニングされた有機薄膜トランジスタについてのものであった。
しかし、有機半導体層の端部の外側に露出された部分が、必ずしもゲート絶縁膜である必要はなく、有機半導体層の下部に配置された部分が有機半導体層の端部の外側に露出されており、その露出された部分とカンチレバー層とが接することにより有機半導体層がパターニングされれば良い。すなわち、図18に示すように、ソース電極13が有機半導体層の端部15aの外側に露出されており、その露出された部分とカンチレバー層16とが接することにより有機半導体層をパターニングさせても良い。そして、図19に示すように、ソース電極13とゲート絶縁膜12とが同時に有機半導体層の端部15aの外側に露出されており、その露出された部分とカンチレバー層16とが接することにより有機半導体層をパターニングさせることも可能である。もちろん、その他の多様な変形も可能であるということは言うまでもない。
一方、上記のような実施の形態及びその変形例による有機薄膜トランジスタにおいて、カンチレバー層16は、導電性物質から形成された導電性のカンチレバー層でありうるが、これにより、そのカンチレバー層16にはバイアス電圧が印加されて、有機薄膜トランジスタの特性を向上させうる。
すなわち、有機半導体層15が、p型有機半導体物質から形成される場合、有機薄膜トランジスタにチャンネルが形成される時に、キャリアは正孔となる。したがって、この場合、ゲート電極11に負電圧が印加されれば、それによる電場により有機半導体層15内の正孔が有機半導体層15のゲート絶縁膜12に向かう面上に蓄積される。その結果、有機半導体層15のゲート絶縁膜12の近辺には、正孔からなるチャンネルが形成され、この状況で、ソース電極13とドレイン電極14との間に電位差が発生すれば、それにより、ソース電極13とドレイン電極14との間に電流が流れる。
この時、有機半導体層15のゲート絶縁膜12の近辺に正孔からなるチャンネルを容易に形成させるために、ゲート電極11に負電圧を印加すると共に、カンチレバー層16にゲート電極に印加される電圧と逆極性を有する電圧、すなわち、正電圧を印加する。カンチレバー層16に正電圧を印加することにより、有機半導体層15内の正孔が有機半導体層15のゲート絶縁膜12の近辺に更に多く蓄積されて、チャンネルを更に容易に形成させうる。これにより、有機薄膜トランジスタの臨界電圧Vthを下げ得る。
一方、このようなp型有機薄膜トランジスタのゲート電極11に負電圧が印加されず、チャンネルを形成させない場合にも、カンチレバー層16にバイアス電圧を印加して、有機薄膜トランジスタの特性を向上させうる。すなわち、有機半導体層にチャンネルを形成させないためには、キャリアである正孔を有機半導体層15のゲート絶縁膜12の近辺に蓄積させてはならないが、このために、ゲート電極11に正電圧を印加し、カンチレバー層16に、ゲート電極11に印加される電圧と逆極性の電圧である負電圧を印加するか、または、ゲート電極11には電圧を印加せずに、カンチレバー層16のみに負電圧を印加できる。ここで、カンチレバー層16に負電圧が印加されるとしたが、より一般的には、カンチレバー層16の電位をゲート電極11の電位よりも相対的に低くすれば良い。このような場合、その電場により有機半導体層15内の正孔が、有機半導体層15のゲート絶縁膜に向かう面ではない、その反対面に集まり、これにより、チャンネルが形成されないため、ソース電極13とドレイン電極14との間に電流が流れない。
このように、カンチレバー層16にバイアス電圧を印加することにより、臨界電圧を下げると共にオン/オフ比を更に向上させうるなど、有機薄膜トランジスタの特性を大幅に改善できる。
もちろん、これは、有機半導体層15がn型有機半導体物質から形成される場合にも適用できる。この場合には、有機薄膜トランジスタにチャンネルが形成される場合、キャリアが電子となる。したがって、この場合、ゲート電極11に正電圧が印加されれば、それによる電場により、有機半導体層15内の電子が有機半導体層15のゲート絶縁膜12に向かう面上に蓄積される。その結果、有機半導体層15のゲート絶縁膜12の近辺には、電子からなるチャンネルが形成され、この状況で、ソース電極13とドレイン電極14との間に電位差が発生すれば、それによりソース電極13とドレイン電極14との間に電流が流れる。
この時、有機半導体層15のゲート絶縁膜12の近辺に電子からなるチャンネルを容易に形成させるために、ゲート電極11に正電圧を印加すると共に、カンチレバー層16に、ゲート電極に印加される電圧と反対極性を有する電圧、すなわち、負電圧を印加する。カンチレバー層16に負電圧を印加することにより、有機半導体層15内の電子が、有機半導体層15のゲート絶縁膜12の近辺に更に多く蓄積されて、チャンネルを更に容易に形成させうる。
また、このようなn型有機薄膜トランジスタのゲート電極11に正電圧が印加されないため、チャンネルを形成させない場合にも、カンチレバー層16にバイアス電圧が印加されて有機薄膜トランジスタの特性を向上させうる。すなわち、有機半導体層にチャンネルを形成させないためには、キャリアである電子を有機半導体層15のゲート絶縁膜12の近辺に蓄積させてはならないが、このためにゲート電極11に負電圧を印加し、カンチレバー層16に、ゲート電極11に印加される電圧と反対極性の電圧である正電圧を印加するか、またはゲート電極11には電圧を印加せずに、カンチレバー層16のみに正電圧を印加できる。ここで、カンチレバー層16に正電圧が印加されるとしたが、より一般的には、カンチレバー層16の電位をゲート電極11の電位より相対的に高くすれば良い。このような場合、その電場により、有機半導体層15内の電子が有機半導体層15のゲート絶縁膜に向かう面ではない、その反対面に集まり、それによりチャンネルが形成されず、ソース電極13とドレイン電極14との間に電流が流れなくなる。
図20は、本発明の好ましい第9の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。
図20に示すように、上記の実施の形態と違って、本実施の形態に係る有機薄膜トランジスタのカンチレバー層16は、絶縁性物質から形成され、このカンチレバー層16に接しつつゲート電極11に対応する補助電極18が備えられている。
上記の実施の形態に係る有機薄膜トランジスタの場合には、カンチレバー層16が導電性物質から形成され、そのカンチレバー層16にバイアス電圧が印加された。しかし、カンチレバー層16が各有機薄膜トランジスタ別にパターニングされていれば問題ないが、隣接した有機薄膜トランジスタと一体に形成される場合には、各有機薄膜トランジスタに相異なるバイアス電圧を印加できない。
したがって、本実施の形態に係る有機薄膜トランジスタの場合には、カンチレバー層16が絶縁性物質から形成され、各有機薄膜トランジスタにバイアス電圧を印加するための補助電極18が、ゲート電極11に対応するように備えられる。この補助電極18に印加される電圧は、上記の実施の形態でカンチレバー層16に印加される電圧と同じである。
このような場合、カンチレバー層16は、多様な絶縁性物質から形成されうるが、例えば、TEOSまたは窒化ケイ素のような物質から形成されうる。もちろん、その他の多様な物質からも形成されうるが、十分な機械的な強度を有するように形成されることが好ましい。そして、補助電極18は、MoW及びITO(Indium Tin Oxide)などの伝導性物質から形成されれば良い。
一方、このような補助電極18は、多様な位置に配置されうるが、図20に示すように、カンチレバー層16の上面に配置されてもよく、図21に示す第10の実施の形態に係る有機薄膜トランジスタのように、カンチレバー層16の下面、すなわち、カンチレバー層16と有機半導体層15との間に配置されても良い。また、図22及び図23に示す第11の実施の形態及び第12の実施の形態に係る有機薄膜トランジスタのように、カンチレバー層16に溝が形成され、その溝に補助電極18が配置されても良い。この場合、カンチレバー層16に形成された溝は、図22に示すように、カンチレバー層16の上面に形成されてもよく、図23に示すように、カンチレバー層16の下面に形成されても良い。また、図24に示す第13の実施の形態に係る有機薄膜トランジスタのように、カンチレバー層16には第2開口部が形成され、補助電極18は、カンチレバー層16の第2開口部内に配置させても良い。もちろん、その他の多様な変形も可能であるということは言うまでもない。
図25は、本発明の好ましい第14の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。
図25に示すように、有機半導体層15がある一方向のみに端部を備えるものではなく、多様な方向に端部15a,15bを備えても良い。すなわち、隣接した薄膜トランジスタが複数である場合、その隣接した薄膜トランジスタとの間に端部を備えうる。
図26は、本発明の好ましい第15の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図であり、図27は、図26のXXVII−XXVII線に沿って切り取った断面図である。
上記図面に示すように、本実施の形態では、有機半導体層15の下部に配置され、有機半導体層15の端部の外側に露出されてカンチレバー層16と接する部分が閉曲線をなす。図26及び図27では、有機半導体層15の下部に配置されたゲート絶縁膜12が、有機半導体層15の端部の外側に露出されており、その露出された部分とカンチレバー層16とが接する部分が閉曲線を成している。このような場合、有機半導体層15が各有機薄膜トランジスタ別にパターニングされる。これにより、隣接した有機薄膜トランジスタにおいて、漏れ電流によるクロストークが発生することを基本的に防止できる。
この時、隣接した有機薄膜トランジスタにおいて、漏れ電流によるクロストークの発生を防止するためには、各有機半導体層15のソース電極13とドレイン電極14との間の領域が、隣接した薄膜トランジスタの有機半導体層と区別されれば良い。したがって、有機半導体層15のソース電極13とドレイン電極14との間の領域を、上記の閉曲線内に位置させることにより、隣接した有機薄膜トランジスタ間のクロストークを防止できる。図26及び図27のような場合には、有機半導体層15の下部に配置されたゲート絶縁膜12が、有機半導体層15の端部の外側に露出されており、その露出された部分とカンチレバー層16とが接する部分が閉曲線をなし、この時、有機半導体層15のソース電極13とドレイン電極14との間の領域をこの閉曲線内に位置させている。この場合、上記のようにカンチレバー層16には、少なくとも一つの第1開口部16aが備えられ、有機半導体層15の形成時に、有機半導体物質を第1開口部16aを介して注入させうる。
上記の実施の形態は、有機半導体層の下部に配置されたゲート絶縁膜が、有機半導体層の端部の外側に露出されており、その露出された部分とカンチレバー層とが接することにより、有機半導体層のパターニングされた有機薄膜トランジスタについてのものであった。
しかし、有機半導体層の端部の外側に露出された部分が、必ずしもゲート絶縁膜である必要はなく、有機半導体層の下部に配置された部分が有機半導体層の端部の外側に露出されており、その露出された部分とカンチレバー層とが接することにより有機半導体層がパターニングされれば良い。すなわち、ソース電極またはドレイン電極が有機半導体層の端部の外側に露出されており、その露出された部分とカンチレバー層とが接することにより有機半導体層をパターニングさせても良い。そして、ソース電極またはドレイン電極とゲート絶縁膜とが同時に有機半導体層の端部の外側に露出されており、その露出された部分とカンチレバー層とが接することにより有機半導体層をパターニングさせても良い。もちろん、その他の多様な変形も可能であるということは言うまでもない。
上記のような有機薄膜トランジスタは、フレキシブル特性が良いため、薄膜トランジスタを備える多様なフレキシブル平板ディスプレイ装置に利用されうる。このような平板ディスプレイ装置としては、液晶ディスプレイ装置及び有機電界発光ディスプレイ装置など、多様なディスプレイ装置がある。
すなわち、上記のような有機薄膜トランジスタは、平板ディスプレイ装置のスイッチング薄膜トランジスタまたは駆動薄膜トランジスタとして使用され、各種ドライバの薄膜トランジスタにも使用されうる。
駆動薄膜トランジスタとして使用される場合、ソース電極及びドレイン電極のうち、何れか一つの電極にディスプレイ素子の画素電極が連結されうる。
本発明の有機薄膜トランジスタは、特に、電界発光ディスプレイ装置に有効に使用されうるが、以下では、有機電界発光ディスプレイ装置に、上記のような有機薄膜トランジスタが備えられた場合について簡略に説明する。
電界発光ディスプレイ装置は、電界発光素子の発光色によって多様な画素パターンを有するが、好ましくは、赤色、緑色、及び青色の副画素を備える。このような赤色、緑色、及び青色の各副画素は、自発光自発光素子の電界発光素子を有する。
電界発光ディスプレイ装置は、多様な形態のものが適用されうるが、本実施の形態に係る電界発光ディスプレイ装置は、上記の実施の形態に係る有機薄膜トランジスタを備えた能動駆動型(Active Matrix:AM)の電界発光ディスプレイ装置である。
電界発光素子は、電流の流れによって赤色、緑色、または青色の光を発光して画像情報を表示するものであって、上記の薄膜トランジスタのソース電極及びドレイン電極のうち、何れか一つの電極に連結された画素電極と、全体画素を覆うように備えられた対向電極と、それらの画素電極と対向電極との間に配置された少なくとも発光層を有する中間層と、を備える。本発明は、必ずしも上記のような構造に限定されるものではなく、多様な電界発光ディスプレイ装置の構造がそのまま適用されうるということは言うまでもない。
画素電極は、アノード電極として機能し、対向電極は、カソード電極として機能するが、もちろん、それらの画素電極及び対向電極の極性は逆であっても良い。
画素電極は、透明電極または反射型電極から備えられうるが、透明電極として使用される時には、ITO、IZO(Indium Zinc Oxide)、ZnO(Zinc Oxide)、またはInから備えられうる。反射型電極として使用される時には、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、及びそれらの化合物などから反射膜を形成した後、その上にITO、IZO、ZnO、またはInを形成できる。
一方、対向電極も透明電極または反射型電極から備えられうるが、透明電極として使用される時には、仕事関数の小さな金属、すなわち、Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg、及びそれらの化合物を、有機発光膜の方向に向かうように薄く蒸着した後、その上にITO、IZO、ZnO、及びInなどの透明電極形成用の物質から補助電極層やバス電極ラインを形成できる。そして、反射型電極として使用される時には、Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg、及びそれらの化合物を全面蒸着して形成する。しかし、必ずしもこれに限定されるものではなく、画素電極及び対向電極として伝導性ポリマーなどの有機物を使用しても良い。
中間層は、有機物または無機物から備えられ、有機物の場合には、低分子または高分子有機物から備えられうる。低分子有機物から形成される場合、ホール注入層(Hole Injection Layer:HIL)、ホール輸送層(Hole Transport Layer:HTL)、発光層(Emission Layer:EML)、電子輸送層(Electron Transport Layer:ETL)、及び電子注入層(Electron Injection Layer:EIL)などが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も銅フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニル−ベンジジン(NPB)、及びトリス−8−ヒドロキシキノリンアルミニウム(Alq)などをはじめとし、多様な物質が使用されうる。それらの低分子有機膜は、真空蒸着法で形成されうる。
高分子有機物から形成される場合には、ほぼHTL及びEMLから備えられた構造を有し、この時、HTLとしてPEDOT(ポリエチレンジオキシチオフェン)を使用し、EMLとしてPPV(ポリフェニレンビニレン)系及びポリフルオレン系などの高分子有機物質を使用し、それをスクリーン印刷方法及びインクジェット印刷方法などで形成できる。
上記のような中間層は、必ずしもこれに限定されるものではなく、多様な実施の形態が適用されうるということは言うまでもない。
上記のような電界発光ディスプレイ装置において、上記の実施の形態に係る有機薄膜トランジスタを備えることにより、クロストークの発生を防止することにより、入力された映像信号によって正確にイメージを具現する電界発光ディスプレイ装置を製造できる。
また、本発明の実施の形態において、電界発光ディスプレイ装置の構造を基準に本発明を説明したが、有機薄膜トランジスタが備えられるディスプレイ装置であれば、いかなるディスプレイ装置にも本発明が適用されうるということは言うまでもない。そして、このように本発明に係る有機薄膜トランジスタは、各副画素に搭載されても良く、画像が具現されないドライバ回路にも搭載可能である。
本発明は、図面に示す実施の形態を参考に説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施の形態が可能であるということを理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらねばならない。
本発明は、有機薄膜トランジスタに関連した技術分野に好適に適用され得る。
本発明の好ましい一実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 図1に示す有機薄膜トランジスタの製造工程を概略的に示す断面図である。 本発明の好ましい他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。 図12のXIII−XIII線に沿って切り取った断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。 図14のXV−XV線に沿って切り取った断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。 図16のXVII−XVII線に沿って切り取った断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 は本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す断面図である。 本発明の好ましい更に他の実施の形態に係る有機薄膜トランジスタを概略的に示す平面図である。 図26のXXVII−XXVII線に沿って切り取った断面図である。
符号の説明
10 基板、
11 ゲート電極、
12 ゲート絶縁膜、
13 ソース電極、
14 ドレイン電極、
15 有機半導体層、
16 カンチレバー層。

Claims (30)

  1. 基板と、
    前記基板上に配置されたゲート電極と、
    前記ゲート電極を覆い前記基板上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に互いに離れて配置されるソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極とにそれぞれ接し、隣接した有機薄膜トランジスタと区別されるためにパターニングされたことで形成された端部を有する有機半導体層と、
    前記有機半導体層の前記端部を含めて前記有機半導体層を覆うように配置され、前記有機半導体層の下部に配置されてい前記有機半導体層の端部の外側で露出している部分に接している導電性のカンチレバー層と、を備え
    前記カンチレバー層はバイアス電圧が印加されるものであって、
    前記バイアス電圧は、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がp型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に低い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がn型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に高い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成される場合、前記ゲート電極に印加される電圧と反対極性の電圧を印加することを特徴とする有機薄膜トランジスタ。
  2. 前記有機半導体層の端部は、前記ゲート絶縁膜、前記ソース電極、及び前記ドレイン電極のうち、少なくとも何れか一つの一部を、前記有機半導体層の端部の外側で露出させていることを特徴とする請求項1に記載の有機薄膜トランジスタ。
  3. 前記カンチレバー層は、少なくとも一つの第1開口部を備え、前記有機半導体層の一部を露出することを特徴とする請求項1に記載の有機薄膜トランジスタ。
  4. 前記第1開口部は、前記ソース電極と前記ドレイン電極との間の領域以外の領域に対応するように、前記カンチレバー層に備えられることを特徴とする請求項3に記載の有機薄膜トランジスタ。
  5. 前記カンチレバー層と接する部分であって、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出される部分は、閉曲線をなすことを特徴とする請求項1に記載の有機薄膜トランジスタ。
  6. 前記有機半導体層の前記ソース電極と前記ドレイン電極との間の領域は、前記閉曲線内に位置することを特徴とする請求項5に記載の有機薄膜トランジスタ。
  7. 前記カンチレバー層と接する部分であって、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出される部分は、ほぼ直線をなすことを特徴とする請求項1に記載の有機薄膜トランジスタ。
  8. 前記カンチレバー層と接する部分であって、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出される部分は、少なくとも一対の平行線をなすことを特徴とする請求項1に記載の有機薄膜トランジスタ。
  9. 前記有機半導体層の前記ソース電極と前記ドレイン電極との間の領域は、前記平行線内に位置することを特徴とする請求項8に記載の有機薄膜トランジスタ。
  10. 前記ゲート絶縁膜は、前記ゲート電極を覆うことを特徴とする請求項1に記載の有機薄膜トランジスタ。
  11. 基板と、
    前記基板上に配置されたゲート電極と、
    前記ゲート電極上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に互いに離れて配置されるソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極とにそれぞれ接し、隣接した有機薄膜トランジスタと区別されるための端部を有する有機半導体層と、
    前記有機半導体層を覆い、前記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出している部分に接する絶縁性カンチレバー層と、
    前記カンチレバー層と接し、前記ゲート電極に対応する補助電極と、を備え
    前記補助電極はバイアス電圧が印加されるものであって、
    前記バイアス電圧は、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がp型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に低い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成されない場合で前記有機半導体層がn型の場合、前記カンチレバー層の電位を前記ゲート電極の電位より相対的に高い電位となる電圧を印加し、前記有機半導体層にチャンネルが形成される場合、前記ゲート電極に印加される電圧と反対極性の電圧を印加することを特徴とする有機薄膜トランジスタ。
  12. 前記補助電極は、前記カンチレバー層の上面に配置されることを特徴とする請求項11に記載の有機薄膜トランジスタ。
  13. 前記補助電極は、前記カンチレバー層の下面に配置されることを特徴とする請求項11に記載の有機薄膜トランジスタ。
  14. 前記カンチレバー層の上面には溝が形成され、前記補助電極は、前記カンチレバー層の溝に配置されることを特徴とする請求項11に記載の有機薄膜トランジスタ。
  15. 前記カンチレバー層の下面には溝が形成され、前記補助電極は、前記カンチレバー層の溝に配置されることを特徴とする請求項11に記載の有機薄膜トランジスタ。
  16. 前記カンチレバー層には第2開口部が形成され、前記補助電極は、前記カンチレバー層の第2開口部内に配置されることを特徴とする請求項11に記載の有機薄膜トランジスタ。
  17. 前記カンチレバー層は、前記ゲート絶縁膜、前記ソース電極、及び前記ドレイン電極のうち、前記有機半導体層の端部の外側に露出された部分に接することを特徴とする請求項11に記載の有機薄膜トランジスタ。
  18. 前記カンチレバー層は、少なくとも一つの第1開口部を備え、前記有機半導体層の一部を露出することを特徴とする請求項11に記載の有機薄膜トランジスタ。
  19. 前記第1開口部は、前記ソース電極と前記ドレイン電極との間の領域以外の領域に対応するように、前記カンチレバー層に備えられることを特徴とする請求項18に記載の有機薄膜トランジスタ。
  20. 記有機半導体層の下部に配置されていて前記有機半導体層の端部の外側に露出されて前記カンチレバー層と接する部分は、閉曲線をなすことを特徴とする請求項11に記載の有機薄膜トランジスタ。
  21. 前記有機半導体層の前記ソース電極と前記ドレイン電極との間の領域は、前記閉曲線内に位置することを特徴とする請求項20に記載の有機薄膜トランジスタ。
  22. 前記ゲート絶縁膜は、前記ゲート電極を覆うことを特徴とする請求項11に記載の有機薄膜トランジスタ。
  23. 請求項1に記載の有機薄膜トランジスタを備えることを特徴とする平板ディスプレイ装置。
  24. 請求項11に記載の有機薄膜トランジスタを備えることを特徴とする平板ディスプレイ装置。
  25. 基板上にゲート電極を形成し、前記ゲート電極を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に互いに離れて配置されるソース電極及びドレイン電極を形成する工程と、
    前記ソース電極、前記ドレイン電極、及び前記ゲート絶縁膜を覆うように犠牲層を形成する工程と、
    前記犠牲層の下部の前記ソース電極、前記ドレイン電極、及び前記ゲート絶縁膜のうち、前記ソース電極と前記ドレイン電極との間の領域以外の領域に対応する部分の少なくとも一部が露出されるように、前記犠牲層をパターニングする工程と、
    前記犠牲層の下部の前記ソース電極、前記ドレイン電極、及び前記ゲート絶縁膜のうちの露出された部分と前記犠牲層とを覆うようにカンチレバー層を形成する工程と、
    前記犠牲層を除去する工程と、
    前記犠牲層が除去された部分に有機半導体層を形成する工程と、を含むことを特徴とする有機薄膜トランジスタの製造方法。
  26. 前記犠牲層は、フォトレジストであることを特徴とする請求項25に記載の有機薄膜トランジスタの製造方法。
  27. 前記犠牲層を除去する工程は、湿式エッチング法を利用して前記犠牲層を除去することを特徴とする請求項25に記載の有機薄膜トランジスタの製造方法。
  28. 前記有機半導体層を形成する工程は、スピンコーティング法またはディッピング法を利用して前記有機半導体層を形成することを特徴とする請求項25に記載の有機薄膜トランジスタの製造方法。
  29. 前記有機半導体層を形成する工程の後に、前記カンチレバー層上に残存する有機半導体物質を除去する工程を更に含むことを特徴とする請求項25に記載の有機薄膜トランジスタの製造方法。
  30. 前記カンチレバー層上に残存する有機半導体物質を除去する工程は、紫外線照射処理、オゾン処理、またはプラズマ処理を利用して、前記カンチレバー層上に残存する有機半導体物質を除去することを特徴とする請求項29に記載の有機薄膜トランジスタの製造方法。
JP2006056768A 2005-03-19 2006-03-02 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法 Active JP4602920B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050022945A KR100719546B1 (ko) 2005-03-19 2005-03-19 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR1020050023841A KR100647686B1 (ko) 2005-03-22 2005-03-22 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치

Publications (2)

Publication Number Publication Date
JP2006270093A JP2006270093A (ja) 2006-10-05
JP4602920B2 true JP4602920B2 (ja) 2010-12-22

Family

ID=36190620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006056768A Active JP4602920B2 (ja) 2005-03-19 2006-03-02 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US7714321B2 (ja)
EP (1) EP1703573B1 (ja)
JP (1) JP4602920B2 (ja)
DE (1) DE602006004906D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5202254B2 (ja) * 2008-11-27 2013-06-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
EP2449595B1 (en) 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI518430B (zh) * 2013-12-02 2016-01-21 群創光電股份有限公司 顯示面板及應用其之顯示裝置
WO2020112071A2 (en) * 2017-12-26 2020-06-04 Intel Corporation Semiconductor device having stacked transistors and multiple threshold voltage control
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080026A (ja) * 2002-08-02 2004-03-11 Semiconductor Energy Lab Co Ltd 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293172B (ja) * 1994-12-09 1996-12-11 At & T Corp
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
JP3850005B2 (ja) * 1999-03-03 2006-11-29 パイオニア株式会社 スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
JP4948726B2 (ja) * 1999-07-21 2012-06-06 イー インク コーポレイション 電子ディスプレイを制御するための電子回路素子を作製する好適な方法
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
WO2003030278A2 (en) * 2001-10-01 2003-04-10 Koninklijke Philips Electronics N.V. Composition, method and electronic device
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US6872588B2 (en) 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
KR100944395B1 (ko) 2002-12-23 2010-02-26 주식회사 포스코 열간 압연 라인의 런 아웃 테이블의 롤러 정렬 이상 감지장치 및 이를 이용한 이상 감지 방법
KR100572926B1 (ko) * 2002-12-26 2006-04-24 삼성전자주식회사 폴리티에닐티아졸 유도체 및 이를 이용한 유기박막트랜지스터
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
EP1609196B1 (en) * 2003-04-01 2010-12-22 Canon Kabushiki Kaisha Organic semiconductor device
CA2425797C (en) * 2003-04-17 2013-10-15 Xerox Corporation Organic light emitting devices
US7364769B2 (en) * 2003-05-13 2008-04-29 Ricoh Company, Ltd. Apparatus and method for formation of a wiring pattern on a substrate, and electronic devices and producing methods thereof
JP4366116B2 (ja) * 2003-05-20 2009-11-18 キヤノン株式会社 電界効果型有機トランジスタ
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
CN100431169C (zh) * 2004-01-15 2008-11-05 松下电器产业株式会社 场效应晶体管及使用该晶体管的显示器件
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
KR100652055B1 (ko) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
JP4349307B2 (ja) * 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080026A (ja) * 2002-08-02 2004-03-11 Semiconductor Energy Lab Co Ltd 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置

Also Published As

Publication number Publication date
US7714321B2 (en) 2010-05-11
EP1703573B1 (en) 2009-01-21
EP1703573A1 (en) 2006-09-20
JP2006270093A (ja) 2006-10-05
US20060208253A1 (en) 2006-09-21
DE602006004906D1 (de) 2009-03-12

Similar Documents

Publication Publication Date Title
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
JP4504877B2 (ja) 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法
JP4224038B2 (ja) 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
JP4384623B2 (ja) 有機薄膜トランジスタ、その製造方法、及びそれを具備した平板表示装置
KR101084191B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US7335919B2 (en) Active matrix organic electroluminescent display device including organic thin film transistor and method of manufacturing the display device
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
EP1715531A1 (en) Thin film transistor (TFT) and flat panel display including the TFT
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
JP4602920B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
US8710502B2 (en) Thin film transistor and flat panel display device including the same
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100683800B1 (ko) 유기 발광 디스플레이 장치
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100813852B1 (ko) 유기 전계 발광 표시장치 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4602920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250