JP4602476B2 - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP4602476B2 JP4602476B2 JP2010130594A JP2010130594A JP4602476B2 JP 4602476 B2 JP4602476 B2 JP 4602476B2 JP 2010130594 A JP2010130594 A JP 2010130594A JP 2010130594 A JP2010130594 A JP 2010130594A JP 4602476 B2 JP4602476 B2 JP 4602476B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- tft
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 153
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 39
- 239000012298 atmosphere Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 360
- 239000010410 layer Substances 0.000 description 46
- 239000012535 impurity Substances 0.000 description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 description 27
- 238000010586 diagram Methods 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000002425 crystallisation Methods 0.000 description 15
- 230000008025 crystallization Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000009826 distribution Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 230000003197 catalytic effect Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 238000009751 slip forming Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000005499 laser crystallization Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 6
- 238000005247 gettering Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- -1 moisture Chemical compound 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010407 anodic oxide Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013213 extrapolation Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000003405 preventing effect Effects 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 150000001299 aldehydes Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 150000002170 ethers Chemical class 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
体装置の構造およびその作製方法に関する。特に、絶縁表面上に結晶質半導体膜を形成す
る技術に関する。本発明の半導体装置は、薄膜トランジスタ(TFT)やMOSトランジ
スタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有
する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の
半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むもので
ある。
動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶デ
ィスプレイは0.5〜20インチ程度のものまで表示ディスプレイとして利用されている
。
される結晶質半導体膜を活性層とするTFTが注目されている。しかしながら、結晶質半
導体膜を活性層とするTFTは、非晶質半導体膜を活性層とするTFTと比較して動作速
度や駆動能力が高い一方、個々のTFT特性の制御が困難であった。
が挙げられる。この界面が汚染されると、TFT特性を制御性よく作製することは困難で
ある。そのため、活性層と該活性層に接する絶縁膜との界面を清浄化することが重要であ
る。
膜よりも移動度の高い結晶質半導体膜を用いることが有力視されている。以下に結晶質半
導体膜を用いた従来のトップゲート型TFTの作製方法を簡単に説明する。
成して、熱処理を施した後、アモルファスシリコン膜(非晶質珪素膜)
を成膜する。次に、このアモルファスシリコン膜を加熱、またはレーザー光の照射等の結
晶化処理を施してポリシリコン膜(多結晶珪素膜)を形成する。次いで、このポリシリコ
ン膜を所望の形状にパターニングした後、その上に絶縁膜(ゲート絶縁層)と導電膜(ゲ
ート配線形成材料層)を堆積し、これらをパターニングしてゲート配線を形成する。次い
で、P型またはN型の導電性を付与する不純物をポリシリコン膜に選択的に導入してソー
ス領域、ドレイン領域となる不純物領域を形成する。続いて、層間絶縁膜を堆積し、ソー
ス領域、ドレイン領域上を露出させるコンタクトホールを形成した後、金属膜を形成し、
これをパターニングしてソース領域、ドレイン領域と接触する金属配線を形成する。こう
して、TFTの作製工程を完了する。
う際、大気に下地膜の表面がさらされる。この時、下地膜表面が大気中の不純物(ボロン
、酸素、水分、ナトリウム等)によって汚染される。この大気にさらされて汚染した下地
膜上に接して活性層となる半導体膜を積層形成すると、活性層、特にチャネル形成領域と
下地膜との界面特性が低下し、TFTの電気的特性の低下を引き起こす原因となっていた
。
タからのボロン(ホウ素)を含んでいるため、大気にさらされた膜の表面にボロンが不定
量混入する。HEPAフィルタはガラスを網目状に形成したものであり、空気中の微小パ
ーティクルを除去するのに用いられている。網目状の構造を作りやすくするためにガラス
にはボロンが多量に含まれている。また、HEPAフィルター以外の他のフィルターを用
いることは製造コスト低減化の観点からは不利であった。
にさらしてから非晶質珪素膜からなる半導体膜の積層形成を行いTFTを作製した。その
SIMS分析を行った場合、TFTの活性層の界面(主表面側または裏面側)にボロンの
濃度ピークが見られ、その最高値は3×1017atoms /cm3 以上であった。このように
ボロンが半導体膜からなる活性層中に混入してしまうと、その後のプロセス(熱処理、レ
ーザー光処理等)により拡散、活性化されて活性層中の不純物濃度の制御が困難となる。
また、TFTの電気特性の測定を行った場合、特に、しきい値電圧がプラスにシフトする
現象が見られた。
した場合、半導体膜の結晶化工程においても、半導体膜の結晶化を阻害していた。
のとすることにより、TFTの特性(しきい値電圧等)を向上させるとともに高い信頼性
を有する半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供す
るものである。
で、第2の下地膜(第1の下地膜より薄い膜厚を有する絶縁膜)と半導体膜とを大気にふ
れさせることなく積層形成することを一つの特徴としている。
この様な構成により活性層、特にチャネル形成領域を構成する領域と第2の下地膜との界
面の汚染を防ぎ、安定且つ良好な電気特性を実現する。
接する第2の絶縁膜と、前記第2の絶縁膜に接するチャネル形成領域と、前記チャネル形
成領域の両側に形成されたソース領域及びドレイン領域と、前記チャネル形成領域に接す
るゲート絶縁層と、前記チャネル形成領域上に前記ゲート絶縁層を介して設けられたゲー
ト配線とを有し、前記第2の絶縁膜の膜厚は、前記第1の絶縁膜より薄いことを特徴とす
る半導体素子からなる半導体回路を備えた半導体装置である。
、前記第2の絶縁膜と前記チャネル形成領域との界面における不純物濃度より高いことを
特徴としている。
れることなく積層形成する工程を少なくとも経て形成されたことを特徴としている。
れたことを特徴としている。
としている。
している。
膜から選ばれた単層膜、またはそれらの積層膜であることを特徴としている。
ャネル形成領域と前記ドレイン領域との間の少なくとも一方には、低濃度不純物領域が設
けられていることを特徴している。
晶化を助長する触媒元素が含まれていることを特徴としている。
くとも1つの元素、または複数の元素であることを特徴としている。
例えば微結晶を有する非晶質半導体膜等を指し、これら半導体膜は、Si膜、Ge膜、化
合物半導体膜〔例えば、SiX Ge 1-X(0<X<1)で示される非晶質シリコンゲルマ
ニウム膜等〕)からなる膜である。この半導体膜は公知の技術、例えば減圧熱CVD法、
熱CVD法、PCVD法等を用いて成膜できる。
体膜(多結晶半導体膜及び微結晶半導体膜を含む)を指し、全域に渡って非晶質状態であ
る半導体膜(非晶質半導体膜)との区別を明確にしている。勿論、本明細書において「半
導体膜」と記載されていれば、結晶質半導体膜以外に非晶質半導体膜も含まれることは言
うまでもない。
膜トランジスタ(TFT)や薄膜ダイオード(TFD)等を指している。
形成する工程と、前記第1の絶縁膜を熱処理する工程と、前記第1の絶縁膜上に、第2の
絶縁膜と半導体膜とを順次大気にふれることなく積層形成する工程と、前記半導体膜を結
晶化して結晶質半導体膜を形成する工程と、を有していることを特徴とする半導体素子か
らなる半導体回路を備えた半導体装置の作製方法である。
形成する工程と、前記第1の絶縁膜を熱処理する工程と、前記第1の絶縁膜上に、第2の
絶縁膜と半導体膜とを順次大気にふれることなく積層形成する工程と、前記半導体膜の少
なくとも一部に結晶化を助長する触媒元素を添加する工程と、前記半導体膜を結晶化して
結晶質半導体膜を形成する工程と、を有していることを特徴とする半導体素子からなる半
導体回路を備えた半導体装置の作製方法である。
形成する工程と、前記第1の絶縁膜を熱処理する工程と、前記第1の絶縁膜上に、第2の
絶縁膜と半導体膜とを順次大気にふれることなく積層形成する工程と、前記半導体膜の少
なくとも一部に結晶化を助長する触媒元素を添加する工程と、前記半導体膜を結晶化して
結晶質半導体膜を形成する工程と、前記触媒元素をゲッタリングする工程と、を有してい
ることを特徴とする半導体素子からなる半導体回路を備えた半導体装置の作製方法である
。
は、前記第1の絶縁膜の膜厚より薄く形成することを特徴としている。
理する工程の加熱温度は、200〜700℃であることを特徴としている。
Tを得ることができる。
体膜を積層形成することで、極めて良好な電気特性を示すTFTを形成することが実現で
きる。特に、TFTの代表的なパラメータであるしきい値電圧Vthは、Nチャネル型T
FTで−0.5〜2V、Pチャネル型TFTで0.5〜−2Vを実現できる。
内において、Vthを±0.2V程度に抑制することができ、ばらつきの少ない均一なT
FTを得ることができる。
Vthにおいても、小さくすることができ、信頼性の高いTFTを得ることができる。
0.3V/decadeを実現できる。
ルームの清浄度がある程度、制御されているにもかかわらず、TFTのしきい値電圧がバ
ラツキ、それが画像のバラツキとして確認されてしまっていた。
的とした従来技術としては下地膜と半導体膜を連続形成することが有効な手段の一つとし
て挙げられる。
は決して得られることなく、信頼性においては極めて低いものとなった。特に、高画質、
高精細な表示を得るため、要求されているディスプレイの表示画素数が年々増加しており
、大量生産を実施する際において、しきい値電圧のバラツキと同様にTFTの信頼性が重
要視されている。そこで、本発明者は、TFTの信頼性を向上させるためには膜厚200
nm以上の下地膜を熱処理すればよいことを様々な実験結果により見出した。しかし、下
地膜を熱処理すると、下地膜と半導体膜の間の界面を清浄にすることができないため、し
きい値電圧がばらついた。
成することによって従来にない極めて高性能なTFTが作製されることを見出した。この
本発明の構成は、単なる従来技術の組み合わせではなく、第1の下地膜の熱処理と、第2
の下地膜と半導体膜の間の清浄な界面形成と、熱処理された第1の下地膜と半導体膜の間
の応力の緩和と、各膜同士の密着性の向上とが行われることによって初めて得られる複合
的な技術の結果であり、その結果がこれまでのTFT特性から飛躍的な進歩を可能とした
のである。
X Ny )、またはこれらの積層膜等を用いることができる。応力の緩和を重視するなら酸
化珪素膜が好ましい。また、不純物の拡散防止を重視するなら窒化珪素膜が好ましい。特
に、窒化珪素膜よりも応力が小さく、酸化珪素膜より不純物の拡散防止効果の高い窒化酸
化珪素膜が最適である。この第2の下地膜101bの形成手段としては熱CVD法、プラ
ズマCVD法、スパッタ法、蒸着法、減圧熱CVD法等の公知の手段を用いて半導体膜と
連続形成することができる。また、この第2の下地膜の膜厚範囲が、10〜100nm、
好ましくは20〜60nmであれば、半導体膜との清浄な界面を形成するとともに、第1
の下地膜と熱膨張係数に差がある半導体膜の間の応力を緩和するバッファ層の役目を果た
すことができる。
浄度にかかわらず、極めて高品質な半導体膜、清浄な界面が同時に実現可能である。従っ
て、クリーンルームを清浄化することによるコストアップを抑えることができる。
ト間や基板間でのバラツキも低減できる。
ととする。
ある。
する。なお、本実施例ではNチャネル型TFTを用いて説明を行う。
を用いて簡略に説明する。
ラスなどの絶縁性基板、セラミック基板、ステンレス基板、金属(タンタル、タングステ
ン、モリブデン等)基板、半導体基板、プラスチック基板(ポリエチレンテレフタレート
基板)等を用いることができる。本実施例においては基板100としてガラス基板(コー
ニング1737;歪点667℃)を用いた。
aを形成する。第1の下地膜101aとしては、酸化珪素膜、窒化珪素膜、窒化酸化珪素
膜(SiOX Ny )、またはこれらの積層膜等を用いることができる。第1の下地膜10
1aの形成手段としては熱CVD法、プラズマCVD法、スパッタ法、蒸着法、減圧熱C
VD法等の公知の手段を用い、100〜500nmの膜厚範囲で用いることができる。な
お、200nm以上の膜厚を有した下地膜を熱処理すれば、基板からの不純物の拡散を十
分防ぐことができるため、信頼性の高いTFTを作製することができる。本実施例では、
第1の下地膜101aとして、TEOSと酸素(O2 )を原料ガスに用い、プラズマCV
D装置によって膜厚200nmの酸化珪素膜を成膜した。(図1(A))
(図1(B))ここでの熱処理は基板の歪点以下、好ましくは200〜700℃で行う。
本実施例では640℃、4時間の熱処理を行った。この熱処理は、TFTの信頼性を向上
させるために必要である。この際、第1の下地膜101aの表面は大気にさらされる。
明細書中では第2の下地膜と称す)と半導体膜102とを大気にふれさせることなく積層
形成する。(図1(C))こうすることにより、半導体膜、特にチャネル形成領域を構成
する領域と第2の下地膜101bとの界面を良好なものとした。
較して第2の下地膜の膜厚を薄くすることにより、TFTの信頼性を向上することができ
た。
せ、さらに第2の下地膜により良好なSi/SiO2 界面を形成させる。なお、第1の下
地膜と第2の下地膜との界面における不純物の濃度は大気にふれるため、第2の下地膜と
活性層との界面と比較して高く、界面において急峻なピークを示した。特にボロン元素の
濃度のピークの最高値は3×1017atoms /cm3 以上であった。
Ny )、またはこれらの積層膜等を用いることができる。この第2の下地膜101bの形
成手段としては熱CVD法、プラズマCVD法、スパッタ法、蒸着法、減圧熱CVD法等
の公知の手段を用い、10〜100nm、好ましくは20〜60nmの膜厚範囲で用いる
ことができる。本実施例では、第2の下地膜101bとしてTEOSと酸素(O2 )を原
料ガスに用い、プラズマCVD装置によって膜厚20nmの酸化珪素膜を成膜した。
半導体膜、非晶質ゲルマニウム膜、SiX Ge 1-X(0<X<1)で示される非晶質シリ
コンゲルマニウム膜、またはこれらの積層膜を20〜70nm(代表的には40〜50n
m)の膜厚範囲で用いることができる。半導体膜102の形成手段としては熱CVD法、
プラズマCVD法、減圧熱CVD法、スパッタ法等の公知の手段を用いることができる。
本実施例では、半導体膜102として非晶質珪素膜を50nmの膜厚で成膜した。
る第2のチャンバー45とを少なくとも備えたマルチチャンバー(図7に示す装置)を用
いて、大気にふれることなく各チャンバー間を移動させることにより積層形成させた。ま
た、同一チャンバーで反応ガスを入れ換えることにより積層形成する構成としてもよい。
化処理を施して結晶質珪素膜からなる半導体膜102’を形成する。本実施例では半導体
膜に対して赤外光または紫外光の照射による結晶化(以下、レーザー結晶化と呼ぶ)を行
った。結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプか
ら発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ラ
ンプから発生する強光を用いればよい。本実施例では大気中でエキシマレーザー光を線状
にビーム形成して照射した。(図1(D))なお、大気にさらしてレーザー結晶化を行っ
た場合には表面に薄い酸化膜が形成されるが本実施例では簡略化のため図示しない。また
、本実施例では大気中で行ったが、特に限定されず、不活性雰囲気、または真空中でレー
ザー結晶化してもよい。
処理、または触媒元素を用いた熱結晶化処理を用いることができる。なお、レーザー結晶
化の条件(レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数
、照射時間等)は、絶縁膜105の膜厚、初期半導体膜104の膜厚、基板温度等を考慮
して実施者が適宜決定すればよい。照射条件としては、パルス周波数が30Hz、オーバ
ーラップ率は96%、レーザーエネルギー密度は100〜500mJ/cm2であり本実施例で
は359mJ/cm2とした。また、レーザー結晶化の条件によっては、半導体膜が溶融状態を
経過して結晶化する場合や、半導体膜が溶融せずに固相状態、もしくは固相と液相の中間
状態で結晶化する場合がある。
03を形成した。(図1(E))
添加を行ない、チャネル形成領域となる領域に不純物を添加する工程を加えてもよい。ま
た、図1(D)と図1(E)の工程順序を変更して、半導体膜をパターニングした後、結
晶化させてもよい。
膜ゲート配線形成材料層)105を形成した。(図2(A))絶縁膜104としては、酸
化珪素膜、窒化珪素膜、窒化酸化珪素膜(SiOX Ny )、有機樹脂膜(BCB膜等)、
またはこれらの積層膜等を用いることができる。第3の絶縁膜104の形成手段としては
熱CVD法、プラズマCVD法、減圧熱CVD法、スパッタ法、蒸着法、塗布法等の公知
の手段を用い、10〜300nmの膜厚範囲で用いることができる。本実施例では、第3
の絶縁膜104として酸化珪素膜を150nmの膜厚で成膜した。
Al)、タンタル(Ta)、銅(Cu)、ニオブ(Nb)、ハフニウム(Hf)、ジルコ
ニウム(Zr)、チタン(Ti)、クロム(Cr)、シリコン(Si)、シリサイド等を
主成分とする層からなる単層構造または積層構造を用いることができる。導電膜105と
しては、10〜500nmの膜厚範囲で用いることができる。本実施例では導電膜105
としてアルミニウム膜を400nmの膜厚で成膜した。
材料層107を形成し、さらに第3の絶縁膜104をパターニングしてゲート絶縁層10
6を形成した。(図2(B))
孔質な陽極酸化膜(図示しない)を形成した。さらに第2の陽極酸化膜を施して緻密な陽
極酸化膜109を形成し、その後、多孔質な陽極酸化膜とマスク108を除去した。また
、上記陽極酸化を施さず、ゲート配線を保護するためにゲート配線を覆う絶縁膜からなる
保護膜を形成する工程を加えてもよい。
添加する。また、活性層に選択的に所定の領域に添加するためのマスクを形成してもよい
。不純物の添加は、イオン注入法、プラズマドーピング法、レーザードーピング法等の公
知の手段を用いればよい。ただし、不純物イオンが活性層の所定の領域に所望の量添加さ
れるようにドーピング条件、ドーズ量、加速電圧等を調節する。本実施例では、N型の導
電性を付与する不純物としてリン元素を用い、112、113で示される低濃度不純物領
域のリン濃度が、SIMS分析で1×1015〜1×1017atoms /cm3 になるように調
節した。また、110、111で示される高濃度不純物領域のリン濃度が、SIMS分析
で1×1020〜8×1021atoms /cm3 になるように調節した。(図2(C))
低濃度不純物領域(n- 型領域)112、113はLDD領域となる。
また、リンイオン、ボロンイオンが注入されなかった領域が後にキャリアの移動経路とな
る真性または実質的に真性なチャネル形成領域114となる。
まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相
殺させた領域、即ち、しきい値電圧制御が可能な濃度範囲(SIMS分析で1×1015〜
1×1017atoms /cm3 )でN型またはP型を付与する不純物を含む領域、または意図
的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
して不純物の添加を行った後、絶縁膜104のパターニングを行う工程としてもよい。
工程で損傷した活性層の結晶構造の回復効果を得るための公知の技術、例えば熱アニール
またはレーザーアニールを行う。本実施例では、照射条件がパルス周波数50Hz、レー
ザーエネルギー密度179mJ/cm2のレーザー光を照射した後、熱活性化処理(窒素雰囲気
下、450℃、2時間)を施した。
クトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域、ドレ
イン領域と接触する金属配線116〜117を形成する。最後に水素化処理(水素雰囲気
、350℃、2時間)を行なう。(図2(D))こうして、本実施例におけるNチャネル
型TFTの作製を完了する。
1019atoms /cm3 以下、炭素、窒素の濃度を5×1018atoms /cm3 以下とするこ
とができた。
にするならば、上記不純物添加工程で不純物イオンとしてP型を付与するボロンイオンを
添加すればよい。
に、本実施例の作製方法におけるTFTのしきい値電圧と、本実施例とは異なる作製方法
によるTFTのしきい値電圧とを測定した。また、第2の下地膜の膜厚の影響を比較する
ために、上記作製方法を用いて第2の下地膜の膜厚の異なるTFTを作製し、各々のTF
Tのしきい値電圧(Vth)を測定した。本実施例では、同一条件で作製された複数の基
板を用意して、それら基板内のランダムな測定点におけるTFT〔L(チャネル長)/W
(チャネル幅)=8/200μm〕をルートID外挿法(ドレイン電圧VD =14V、ゲ
ート電圧VG =−20V〜20V)を用いて測定した。図8はNチャネル型TFTのしき
い値電圧の分布図であり、図9はPチャネル型TFTのしきい値電圧の分布図を示す。
させるために必要なゲート配線に印加する電圧値を示す。
、図11はPチャネル型TFTのしきい値電圧の変動を示す。ΔVthは、ルートID外
挿法による測定を10回連続して行なうことによってTFT〔L/W=8/8μm〕にス
トレスを与え、1回目のしきい値電圧Vth1 と10回目のVth10を測定し、その変化
量をΔVthとしている。このΔVthの値が小さければ小さい程、TFTの劣化が少な
く信頼性が高いことを示す。
定し、データA〜Hを得た。
B)下地膜を形成した後、a-Si膜を成膜したTFT(従来例2)
C)下地膜を形成し熱処理を行なった後、a-Si膜を成膜したTFT(従来例3)
D)第1の下地膜を形成し熱処理を行なった後、第2の下地膜(5nm)とa-Si膜を連続
形成したTFTE)第1の下地膜を形成し熱処理を行なった後、第2の下地膜(10nm
)とa-Si膜を連続形成したTFTF)第1の下地膜を形成し熱処理を行なった後、第2の
下地膜(20nm)とa-Si膜を連続形成したTFT(本実施例)
G)第1の下地膜を形成し熱処理を行なった後、第2の下地膜(50nm)とa-Si膜を連
続形成したTFTH)第1の下地膜を形成し熱処理を行なった後、第2の下地膜(100
nm)とa-Si膜を連続形成したTFT
は2〜3Vに抑えられ良好な値を示しているが、ΔVthが大きいために信頼性の低いT
FTとなっている。
プラスにシフトしており、データAと同様にΔVthが大きくなっている。これらの結果
(データA及びB)から、下地膜とa-Si膜を大気にふれさせずに連続形成すると、不純物
の少ない界面を保持できるため、Vthのプラスシフトを抑えられることを本発明者は見
出した。
ており5〜8Vとなっているが、ΔVthが非常に小さく信頼性の高いTFTとなってい
る。これらの結果から、下地膜を熱処理すると、しきい値電圧の変化量ΔVthを小さく
することができる、即ちTFTの信頼性が向上することを本発明者は見出した。
後、薄い第2の下地膜とa-Si膜(半導体膜)を連続形成することによって、データD〜H
、特にデータE(本実施例)からわかるように、Vthのプラスシフトが抑えられ、且つ
、ΔVthが小さく信頼性の高いTFTとなった。
2の下地膜とa-Si膜の界面特性に左右されるが、しきい値電圧の変動(ΔVth)は、半
導体に直接接する膜、即ち、薄い第2の下地膜に起因するものではなく、熱処理された第
1の下地膜に起因していることを本発明者は見出した。また、第2の下地膜は、第1の下
地膜と半導体膜との間の応力を緩和するバッファ層として機能していることを本発明者は
見出した。
チャネル型TFTでは単調減少し、Pチャネル型TFTでは一度大きく負に変化した後単
調増加している。また、図10および図11に示したデータD〜Hを見ると、ΔVthは
第2の下地膜の膜厚に対し、Pチャネル型TFTでは20nm以上で低減されており、N
チャネル型TFTでは50nm以上で増加している。
、好ましくは20〜50nmが望ましい。ただし、上記膜厚は設定膜厚であり、実際の膜
厚は、設定膜厚より大きめとなるため、第2の膜厚は、実測値で20〜60nmとするこ
とが望ましい。
を行ったが、特に限定されず、一般的なBias-Tempreture-Stressによる信頼性試験でも同
様の実験結果が得られる。
体装置について、図3及び図4を用いてその構造の一例を説明する。
)が示されている。また、図3に使われている符号は図1または図2と同一である。図3
において、インバ─タ回路の上面図の点線A−A’で切断した断面が、CMOS回路の断
面構造に相当する。なお、図3(A)のインバータ回路図、インバータ回路の上面図にお
ける各端子部a、b、c、dは対応している。
の下地膜101a’と第2の下地膜101bとの積層膜上に形成される。インバータ回路
のNチャネル型TFTの場合には、第2の下地膜上に活性層としてチャネル形成領域11
4とN型の高濃度不純物領域(n+ 型領域)110、111と、前記チャネル形成領域と
前記高濃度不純物領域の間に低濃度不純物領域(n- 型領域)112、113が形成され
ている。そして前記チャネル形成領域上には、ゲート絶縁層106を介してゲート配線1
07’が形成されている。
ゲート配線106は陽極酸化膜109で保護されている。その上を覆う第1の層間絶縁膜
115にコンタクトホールを形成して高濃度不純物領域に配線116、117が接続され
ている。
’、111’と、チャネル形成領域114’と、前記p+ 型領域とチャネル形成領域の間
に低濃度不純物領域(p- 型領域)112’、113’が形成される。p+ 型領域110
’、111’には配線116、117’が形成される。活性層以外の部分は、上記Nチャ
ネル型TFTと概略同一構造である。
。また、図4に使われている符号は図1または図2と同一である。また、図4(A)にお
いて、点線A−A’で切断した断面が、図4(B)の画素部の断面構造に相当する。
る部分まで、インバータ回路のNチャネル型TFTと同一構造である。
そして、高濃度不純物領域(n+ 型領域)110、111には配線116、117が接続
され、その上に第2の層間絶縁膜118と、ブラックマスク119とが形成される。さら
に、その上に第3の層間絶縁膜120が形成され、ITO、SnO2 等の透明導電膜から
なる画素電極121が接続される。この画素電極は画素TFTを覆い、且つブラックマス
クと補助容量を形成している。本実施例では一例として透過型のLCDを作製したが特に
限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極
のパターニングの変更、または幾つかの工程の追加/削除を適宜行えば反射型のLCDを
作製することが可能である。
、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造とし
ても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
ことも可能である。
成はボトムゲート型TFTに適用することもできる。
は、珪素の結晶化を助長する触媒元素を利用して、結晶質半導体膜を形成する。基本的な
構成は実施例1とほぼ同様であるので、相違点のみに着目して説明する。
)までは、実施例1と同一である。
元素を導入する。珪素の結晶化を助長する触媒元素としては、Ni、Fe、Co、Pt、
Cu、Au、Geから選ばれた一種または複数種類の元素が用いられる。本実施例では前
記触媒元素の内、非晶質珪素膜中の拡散速度が早く、極めて良好な結晶性を得ることがで
きるNiを用いた。
、またはマスクを適宜形成することにより選択的に導入する。
面に接触させ得る方法、または非晶質珪素膜の膜中に保持させ得る方法であれば特に限定
されない。例えば、スパッタ法、CVD法、プラズマ処理法、吸着法、イオン注入法、ま
たは触媒元素を含有した溶液を塗布する方法を使用することができる。これらの内、溶液
を塗布する方法は簡便であり、触媒元素の濃度調整が容易であるという点で有用である。
金属塩としては各種塩を用いることができ、溶媒としては水のほか、アルコール類、アル
デヒド類、エーテル類、その他の有機溶媒、或いは水と有機溶媒の混合溶媒を用いること
ができる。本実施例では、塗布方法を用い、10〜10000ppm、好ましくは100
〜10000ppm(重量換算)の範囲のニッケルを含んだ溶液を塗布した。ただし、非
晶質珪素膜の膜厚を考慮に入れて適宜添加量を調節する必要がある。このようにして得ら
れた非晶質珪素膜における膜中のニッケル濃度は1×1019〜1×1021atoms /cm3
となる。
)により結晶化を行ない結晶質半導体膜を得る。また、加熱処理に代えてレーザー光を照
射する工程を加えてもよい。
処理工程(特開平9-312260号公報、特開平8-330602号公報等の技術)を行うことが好まし
い。なお、特開平9-312260号公報には、結晶質半導体膜の前記触媒元素を酸化性雰囲気中
での熱酸化(450〜1100℃)で形成される熱酸化膜中にゲッタリングさせ、その熱
酸化膜を除去するゲッタリング処理工程が記載されている。
低減した。
体膜へ選択的にリンをド─ピングして、リン濃度が1×1019〜1×1021atoms /cm
3 であるリン添加領域を形成する。次いで、窒素雰囲気中で600℃、12時間加熱して
リン添加領域にニッケルを捕獲させる。これによって、リン添加領域以外の領域のニッケ
ル濃度は5×1017atoms /cm3 以下(好ましくは2×1017atoms /cm3 以下)に
低減することができる。
て活性層を形成する。ここでは、リン添加領域以外の領域を用いて活性層を形成する。
2(D)の状態のTFTが得られる。
変化量ΔVthを実施例1と同様に測定した。また、第2の下地膜の影響を比較するため
に、第1の下地膜200nmのみのTFT(比較例1)のしきい値電圧(Vth)及びし
きい値電圧の変化量(ΔVth)を測定した。図12はNチャネル型TFTのしきい値電
圧の分布図であり、図13はPチャネル型TFTのしきい値電圧の分布図を示す。
図であり、図15はPチャネル型TFTのしきい値電圧の変化量の分布図を示す。
が小さく、第2の下地膜を設けることによってしきい値電圧のプラスシフトが抑えられて
いる。また、本実施例は、比較例1と同様に第1の下地膜が熱処理されているため、しき
い値電圧の変動(ΔVth)が小さく、特にPチャネルにおいては、しきい値電圧の変動
がほとんどないTFTが得られた。
では、レーザービーム形状を長方形または正方形に成形し、一度の照射で数cm2 〜数百
cm2 の領域に均一なレーザー結晶化処理により結晶質珪素膜を得る方法に関する。基本
的な構成は実施例1とほぼ同様であるので、相違点のみに着目して説明する。
る。レーザー光を面状に加工する場合は数十cm2 程度(好ましくは10cm2 以上)の
面積を一括照射できる様にレーザー光を加工する必要がある。
そして照射面全体を所望のレーザーエネルギー密度でアニールするためには、トータルエ
ネルギーが5J以上、好ましくは10J以上の出力のレーザー装置を用いる。
上、好ましくは200nsec〜1msecとすることが好ましい。200nsec〜1msecというパ
ルス幅を実現するにはレーザー装置を複数台連結し、各レーザー装置の同期をずらすこと
で複数パルスの混合した状態を作れば良い。
一なレーザー照射を行うことが可能である。即ち、活性層の結晶性(結晶粒径や欠陥密度
等を含む)が均質なものとなり、TFT間の電気特性のばらつきを低減することができる
。
自由である。
T(画素スイッチング素子)の作製方法やセル組工程は公知の手段を用いれば良いので詳
細な説明は省略する。
板)、501は画素部、502は走査線駆動回路、503は信号線駆動回路、530は対
向基板、510はFPC(フレキシブルプリントサーキット)
、520はロジック回路である。ロジック回路520としては、D/Aコンバータ、γ補
正回路、信号分割回路などの従来ICで代用していた様な処理を行う回路を形成すること
ができる。勿論、基板上にICチップを設けて、ICチップ上で信号処理を行うことも可
能である。
ス型の表示装置であればEL(エレクトロルミネッセンス)表示装置やEC(エレクトロ
クロミックス)表示装置に本願発明を適用することも可能であることは言うまでもない。
らを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリク
ス型の電気光学装置(半導体装置)に対して適用することが可能である。
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
ている全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたRISCプ
ロセッサ、ASICプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドラ
イバー回路(D/Aコンバータ、γ補正回路、信号分割回路等)に代表される信号処理回
路や携帯機器(携帯電話、PHS、モバイルコンピュータ)用の高周波回路に適用しても
良い。
て機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、
その他あらゆる家電製品が挙げられる。また、車両(自動車や電車等)の制御用コンピュ
ータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
レイ(ゴーグル型ディスプレイ)、ウエアラブルディスプレイ、カーナビゲーション、パ
ーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍
等)などが挙げられる。それらの一例を図6に示す。
示部2003、キーボード2004で構成される。本願発明を画像入力部2002、表示
部2003やその他の信号駆動回路に適用することができる。
3、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発
明を表示部2102、音声入力部2103やその他の信号駆動回路に適用することができ
る。
カメラ部2202、受像部2203、操作スイッチ2204、表示部2205で構成され
る。本願発明は表示部2205やその他の信号駆動回路に適用できる。
部2303で構成される。本発明は表示部2302やその他の信号駆動回路に適用するこ
とができる。
ヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、
操作スイッチ2405で構成される。なお、この装置は記録媒体としてDVD(Digt
ial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲーム
やインターネットを行うことができる。本発明は表示部2402やその他の信号駆動回路
に適用することができる。
、操作スイッチ2504、受像部(図示しない)で構成される。本願発明を表示部250
2やその他の信号駆動回路に適用することができる。
とが可能である。また、本実施例の電子機器は実施例1〜5のどのような組み合わせから
なる構成を用いても実現することができる。
、それら電気光学装置を液晶表示装置として組み込んだ電子機器全てに本発明を実施でき
る。
れる。それらの一例を図16に示す。
02で構成される。本発明は投射装置の一部である液晶表示装置やその他の信号駆動回路
に適用することができる。
ー2703、スクリーン2704で構成される。本発明は投射装置の一部である液晶表示
装置やその他の信号駆動回路に適用することができる。
2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2
801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成され
る。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図16(C)中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28
12、2813、2814、偏光変換素子2815、集光レンズ2816で構成される。
なお、図16(D)に示した光源光学系は一例であって特に限定されない。例えば、光源
光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節する
フィルム、IRフィルム等の光学系を設けてもよい。
とが可能である。また、本実施例の電子機器は実施例1〜5のどのような組み合わせから
なる構成を用いても実現することができる。ただし、本実施例におけるプロジェクターは
、透過型の液晶表示装置であり、反射型の液晶表示装置には適用できないことは言うまで
もない。
101a 第1の下地膜
101a’ 熱処理された第1の下地膜
101b 第2の下地膜
102 半導体膜
102’ 結晶質半導体膜
103 活性層
104 絶縁膜
105 導電膜
106 ゲート絶縁層
107、107’ ゲート配線
108 マスク
109 陽極酸化膜
110、111 n+ 領域(ソース領域、ドレイン領域)
112、113 n- 領域(低濃度不純物領域)
114 チャネル形成領域
115 層間絶縁膜
116、117 配線
Claims (14)
- ガラス基板上に200nm〜500nmの膜厚の第1の絶縁膜を形成し、前記第1の絶縁膜を200℃〜700℃に加熱し、前記第1の絶縁膜を大気に曝した後、前記第1の絶縁膜上に窒化珪素膜を有する第2の絶縁膜と半導体膜とを順次大気にふれさせることなく積層形成することを特徴とする半導体装置の作製方法。
- 請求項1において、
前記第2の絶縁膜は積層膜であることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記第1の絶縁膜と前記第2の絶縁膜との界面におけるボロンの濃度は3×1017atoms/cm3以上であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項3のいずれか一項において、
前記第2の絶縁膜と前記半導体膜との界面における酸素の濃度は、2×1019atoms/cm3以下であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記第2の絶縁膜と前記半導体膜との界面における炭素の濃度は、5×1018atoms/cm3以下であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一項において、
前記第2の絶縁膜と前記半導体膜との界面における窒素の濃度は、5×1018atoms/cm3以下であることを特徴とする半導体装置の作製方法。 - ガラス基板上の第1の絶縁膜と、
前記第1の絶縁膜上の第2の絶縁膜と、
前記第2の絶縁膜上の半導体膜と、を有し、
前記第2の絶縁膜は窒化珪素膜を有し、
前記第2の絶縁膜は、前記第1の絶縁膜表面が大気に曝された後に前記第1の絶縁膜上に形成されたものであり、
前記半導体膜は、前記第2の絶縁膜表面を大気に曝すことなく前記第2の絶縁膜上に形成されたものであることを特徴とする半導体装置。 - ガラス基板上の第1の絶縁膜と、
前記第1の絶縁膜上の第2の絶縁膜と、
前記第2の絶縁膜上の半導体膜と、を有し、
前記第1の絶縁膜と前記第2の絶縁膜との界面のボロンの濃度は、前記第2の絶縁膜と前記半導体膜との界面におけるボロンの濃度に比べて高く、
前記第2の絶縁膜は窒化珪素膜を有し、
前記第2の絶縁膜は、前記第1の絶縁膜表面が大気に曝された後に前記第1の絶縁膜上に形成されたものであり、
前記半導体膜は、前記第2の絶縁膜表面を大気に曝すことなく前記第2の絶縁膜上に形成されたものであることを特徴とする半導体装置。 - ガラス基板上の200nm〜500nmの膜厚の第1の絶縁膜と、
前記第1の絶縁膜上の第2の絶縁膜と、
前記第2の絶縁膜上の半導体膜と、を有し、
前記第1の絶縁膜と前記第2の絶縁膜との界面のボロンの濃度は、前記第2の絶縁膜と前記半導体膜との界面におけるボロンの濃度に比べて高く、
前記第2の絶縁膜は窒化珪素膜を有し、
前記第2の絶縁膜は、前記第1の絶縁膜表面が大気に曝された後に前記第1の絶縁膜上に形成されたものであり、
前記半導体膜は、前記第2の絶縁膜表面を大気に曝すことなく前記第2の絶縁膜上に形成されたものであることを特徴とする半導体装置。 - 請求項7乃至請求項9のいずれか一項において、
前記第2の絶縁膜は積層膜であることを特徴とする半導体装置。 - 請求項7乃至請求項10のいずれか一項において、
前記第1の絶縁膜と前記第2の絶縁膜との界面におけるボロンの濃度は3×1017atoms/cm3以上であることを特徴とする半導体装置。 - 請求項7乃至請求項11のいずれか一項において、
前記第2の絶縁膜と前記半導体膜との界面における酸素の濃度は、2×1019atoms/cm3以下であることを特徴とする半導体装置。 - 請求項7乃至請求項12のいずれか一項において、
前記第2の絶縁膜と前記半導体膜との界面における炭素の濃度は、5×1018atoms/cm3以下であることを特徴とする半導体装置。 - 請求項7乃至請求項13のいずれか一項において、
前記第2の絶縁膜と前記半導体膜との界面における窒素の濃度は、5×1018atoms/cm3以下であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010130594A JP4602476B2 (ja) | 1998-10-06 | 2010-06-08 | 半導体装置及びその作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28371198 | 1998-10-06 | ||
JP2010130594A JP4602476B2 (ja) | 1998-10-06 | 2010-06-08 | 半導体装置及びその作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292922A Division JP4667523B2 (ja) | 1998-10-06 | 2009-12-24 | 半導体装置及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245545A JP2010245545A (ja) | 2010-10-28 |
JP4602476B2 true JP4602476B2 (ja) | 2010-12-22 |
Family
ID=17669103
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292922A Expired - Lifetime JP4667523B2 (ja) | 1998-10-06 | 2009-12-24 | 半導体装置及びその作製方法 |
JP2010130594A Expired - Lifetime JP4602476B2 (ja) | 1998-10-06 | 2010-06-08 | 半導体装置及びその作製方法 |
JP2010247135A Expired - Lifetime JP5244890B2 (ja) | 1998-10-06 | 2010-11-04 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292922A Expired - Lifetime JP4667523B2 (ja) | 1998-10-06 | 2009-12-24 | 半導体装置及びその作製方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010247135A Expired - Lifetime JP5244890B2 (ja) | 1998-10-06 | 2010-11-04 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US6656779B1 (ja) |
EP (2) | EP0993032A3 (ja) |
JP (3) | JP4667523B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6875674B2 (en) * | 2000-07-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorine concentration |
KR100662492B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법 |
JP4627964B2 (ja) * | 2002-10-24 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2004296963A (ja) | 2003-03-28 | 2004-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US7566001B2 (en) | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
US7495257B2 (en) | 2003-12-26 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
DE102004002024A1 (de) * | 2004-01-14 | 2005-08-11 | Siemens Ag | Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung |
WO2006009129A1 (en) | 2004-07-16 | 2006-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Biological signal processing unit, wireless memory, biological signal processing system, and control system of device to be controlled |
JP4548408B2 (ja) * | 2006-11-29 | 2010-09-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
EP2506303A4 (en) * | 2009-11-27 | 2017-11-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
WO2011145633A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20120000499A (ko) | 2010-06-25 | 2012-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 및 반도체 장치 |
US8927329B2 (en) * | 2011-03-30 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor device with improved electronic properties |
CN111081722B (zh) * | 2019-12-31 | 2022-08-16 | 广州新视界光电科技有限公司 | 一种阵列基板行驱动电路以及显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183235A (ja) * | 1993-12-24 | 1995-07-21 | Semiconductor Energy Lab Co Ltd | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 |
JPH09260288A (ja) * | 1996-01-19 | 1997-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6331108A (ja) | 1986-07-25 | 1988-02-09 | Citizen Watch Co Ltd | Soi素子の製造方法 |
US4951601A (en) * | 1986-12-19 | 1990-08-28 | Applied Materials, Inc. | Multi-chamber integrated process system |
US4918504A (en) | 1987-07-31 | 1990-04-17 | Nippon Telegraph And Telephone Corporation | Active matrix cell |
US5198377A (en) | 1987-07-31 | 1993-03-30 | Kinya Kato | Method of manufacturing an active matrix cell |
GB2223353A (en) * | 1988-09-30 | 1990-04-04 | Philips Electronic Associated | Thin-film transistor |
EP0372821B1 (en) * | 1988-11-30 | 1995-03-08 | Nec Corporation | Liquid crystal display panel with reduced pixel defects |
JPH0637317A (ja) * | 1990-04-11 | 1994-02-10 | General Motors Corp <Gm> | 薄膜トランジスタおよびその製造方法 |
US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
TW237562B (ja) | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
US5854494A (en) * | 1991-02-16 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
US5946561A (en) | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6979840B1 (en) * | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
JPH05152331A (ja) * | 1991-11-29 | 1993-06-18 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
US5317433A (en) | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
JP3092761B2 (ja) | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
TW222345B (en) * | 1992-02-25 | 1994-04-11 | Semicondustor Energy Res Co Ltd | Semiconductor and its manufacturing method |
US6709907B1 (en) * | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
JPH05259147A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 半導体装置の製造方法 |
CN1196184C (zh) | 1992-07-06 | 2005-04-06 | 株式会社半导体能源研究所 | 半导体器件及其形成方法 |
JP3170533B2 (ja) * | 1992-08-27 | 2001-05-28 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置の作製方法 |
CN100465742C (zh) * | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
JP3165304B2 (ja) * | 1992-12-04 | 2001-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び半導体処理装置 |
JPH06296023A (ja) | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
JP3198713B2 (ja) * | 1993-03-31 | 2001-08-13 | ミツミ電機株式会社 | 大気中のボロン含有量測定方法 |
JP2753954B2 (ja) * | 1993-07-31 | 1998-05-20 | 株式会社半導体エネルギー研究所 | ガラス基板処理方法 |
US5492843A (en) * | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
JP2723787B2 (ja) * | 1993-08-20 | 1998-03-09 | 信越半導体株式会社 | 結合型基板の製造方法 |
KR100291971B1 (ko) * | 1993-10-26 | 2001-10-24 | 야마자끼 순페이 | 기판처리장치및방법과박막반도체디바이스제조방법 |
TW340192B (en) * | 1993-12-07 | 1998-09-11 | Sharp Kk | A display board having wiring with three-layered structure and a display device including the display board |
US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
JP2555987B2 (ja) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | アクティブマトリクス基板 |
US6337229B1 (en) * | 1994-12-16 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of making crystal silicon semiconductor and thin film transistor |
JP3539821B2 (ja) | 1995-03-27 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5640023A (en) * | 1995-08-31 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Spacer-type thin-film polysilicon transistor for low-power memory devices |
JP3444047B2 (ja) | 1995-10-16 | 2003-09-08 | ソニー株式会社 | 半導体装置の製造方法 |
JP3409542B2 (ja) | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
US6478263B1 (en) * | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5888858A (en) * | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US7056381B1 (en) * | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
US6180439B1 (en) * | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
US6465287B1 (en) * | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
US6063654A (en) * | 1996-02-20 | 2000-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor involving laser treatment |
US6100562A (en) * | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
FR2750534B1 (fr) * | 1996-06-27 | 1998-08-28 | Commissariat Energie Atomique | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes |
JP3377160B2 (ja) * | 1996-12-13 | 2003-02-17 | シャープ株式会社 | 半導体装置およびその製造方法 |
US5773331A (en) | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
JP3844552B2 (ja) | 1997-02-26 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6102977A (en) * | 1998-06-18 | 2000-08-15 | Seh America, Inc. | Make-up air handler and method for supplying boron-free outside air to clean rooms |
TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
-
1999
- 1999-09-28 US US09/406,793 patent/US6656779B1/en not_active Expired - Lifetime
- 1999-10-01 EP EP99119516A patent/EP0993032A3/en not_active Withdrawn
- 1999-10-01 EP EP10010091.6A patent/EP2264745B1/en not_active Expired - Lifetime
-
2003
- 2003-11-04 US US10/699,668 patent/US7138657B2/en not_active Expired - Fee Related
-
2006
- 2006-11-16 US US11/600,064 patent/US20070063199A1/en not_active Abandoned
-
2009
- 2009-12-24 JP JP2009292922A patent/JP4667523B2/ja not_active Expired - Lifetime
-
2010
- 2010-06-08 JP JP2010130594A patent/JP4602476B2/ja not_active Expired - Lifetime
- 2010-11-04 JP JP2010247135A patent/JP5244890B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183235A (ja) * | 1993-12-24 | 1995-07-21 | Semiconductor Energy Lab Co Ltd | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 |
JPH09260288A (ja) * | 1996-01-19 | 1997-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0993032A2 (en) | 2000-04-12 |
JP2010245545A (ja) | 2010-10-28 |
US20040094767A1 (en) | 2004-05-20 |
EP0993032A3 (en) | 2000-05-31 |
JP2011061227A (ja) | 2011-03-24 |
US6656779B1 (en) | 2003-12-02 |
EP2264745A2 (en) | 2010-12-22 |
JP5244890B2 (ja) | 2013-07-24 |
EP2264745A3 (en) | 2014-09-03 |
JP2010080981A (ja) | 2010-04-08 |
US7138657B2 (en) | 2006-11-21 |
US20070063199A1 (en) | 2007-03-22 |
EP2264745B1 (en) | 2015-11-25 |
JP4667523B2 (ja) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4602476B2 (ja) | 半導体装置及びその作製方法 | |
US6261881B1 (en) | Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same | |
US6359320B1 (en) | Thin-film transistor with lightly-doped drain | |
US6380011B1 (en) | Semiconductor device and a method of manufacturing the same | |
JP4024508B2 (ja) | 半導体装置の作製方法 | |
JP4376331B2 (ja) | 半導体装置の作製方法 | |
US6919235B1 (en) | Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same | |
JP4094179B2 (ja) | 半導体装置の作製方法 | |
JP4450900B2 (ja) | 半導体装置の作製方法 | |
JP4785258B2 (ja) | 半導体装置及びその作製方法 | |
JP4494451B2 (ja) | 半導体装置の作製方法 | |
JP4656685B2 (ja) | 半導体装置 | |
JP4472061B2 (ja) | 半導体装置の作製方法 | |
JP2000196101A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
JP4256087B2 (ja) | 半導体装置の作製方法 | |
JP4514862B2 (ja) | 半導体装置の作製方法 | |
JP2000114173A (ja) | 半導体装置の作製方法 | |
JP2000114172A (ja) | 半導体装置の作製方法 | |
JP2000133590A (ja) | 半導体装置およびその製造方法 | |
JP2000058847A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
JP2000124131A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4602476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |