JP4602403B2 - データ処理システムにおけるエンディアンネス制御方法および装置 - Google Patents
データ処理システムにおけるエンディアンネス制御方法および装置 Download PDFInfo
- Publication number
- JP4602403B2 JP4602403B2 JP2007515074A JP2007515074A JP4602403B2 JP 4602403 B2 JP4602403 B2 JP 4602403B2 JP 2007515074 A JP2007515074 A JP 2007515074A JP 2007515074 A JP2007515074 A JP 2007515074A JP 4602403 B2 JP4602403 B2 JP 4602403B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- master
- bus
- access
- bus master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2113—Multi-level security, e.g. mandatory access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Numerical Control (AREA)
Description
尚、図は、簡素さおよび明確さを目的に示されており、必ずしも同一の拡縮率で描かれていないことを、当業者は理解し得る。例えば、図における要素の一部は、本発明の実施形態の理解を高めるのに役立つように、他の要素に対して誇張されている場合もある。
一実施形態では、バス・マスタ14およびバス・マスタ15は、マイクロプロセッサ、ディジタル信号プロセッサ等のようなプロセッサとすることができ、あるいは、ダイレクト・メモリ・アクセス(DMA)ユニットのような、他の任意の種類のマスタ・デバイスでもよい。これらのバス・マスタの1つ以上が信頼バス・マスタとなることができ、不信バス・マスタよりも改悪を被る虞れが少ない。例えば、信頼バス・マスタは、当該バス・マスタまたはSoCによって完全に制御されている命令を実行することができる(即ち、信頼マスタ上で実行するソフトウェアを信頼ソフトウェアと見なすことができる)。即ち、一実施形態では、サード・パーティのソフトウェアは信頼マスタ上では実行することができず、第三者は信頼マスタへのアクセスを許可されない。あるいは、信頼バス・マスタに対する信頼レベル(即ち、セキュリティ・レベル)を、完全信頼から低信頼まで変化させることができ、データ処理システム10の設計によって異なるが、一般には不信バス・マスタよりも信頼度は高い。
Claims (14)
- バス・マスタとペリフェラルとを備えるシステムにおいてエンディアンネスを制御する方法であって、
前記ペリフェラルによって、前記バス・マスタから、前記ペリフェラルにアクセスする要求を受信することであって、前記バス・マスタに関連する実際のエンディアン・モードを示す前記要求を受信すること、
前記ペリフェラルが、ペリフェラル・エンディアンネス制御レジスタにアクセスすること、
前記ペリフェラル・エンディアンネス制御レジスタが第1の値を有するとき、前記バス・マスタに関連する前記実際のエンディアン・モードに関わらず、前記ペリフェラルが、リトル・エンディアン・モードでのデータへのアクセスを許可すること、
前記ペリフェラル・エンディアンネス制御レジスタが第2の値を有するとき、前記バス・マスタに関連する前記実際のエンディアン・モードに関わらず、前記ペリフェラルが、ビッグ・エンディアン・モードでのデータへのアクセスを許可すること、
を備える方法。 - 請求項1記載の方法は更に、
前記ペリフェラル・エンディアンネス制御レジスタが第3の値を有するとき、前記ペリフェラルが、前記バス・マスタに関連する前記実際のエンディアン・モードとは逆のモードでのデータへのアクセスを許可することを備える、方法。 - 請求項1記載の方法は更に、
前記ペリフェラル・エンディアンネス制御レジスタが第4の値を有するとき、前記ペリフェラルが、前記バス・マスタに関連する前記実際のエンディアン・モードでのデータへのアクセスを許可することを備える、方法。 - 請求項1記載の方法は更に、
制御回路が、前記バス・マスタからの前記要求を受け取ること、
前記制御回路が、バス・マスタ・エンディアンネス制御レジスタにアクセスすること、
を備える、方法。 - 請求項4記載の方法は更に、
前記バス・マスタ・エンディアンネス制御レジスタが前記第1の値を有するとき、前記制御回路が、前記バス・マスタに関連する前記実際のエンディアン・モードを変更することを備える、方法。 - 請求項5記載の方法において、
前記バス・マスタに関連する前記実際のエンディアン・モードを変更することは、前記バス・マスタに関連する前記実際のエンディアン・モードを逆転させることを含む、方法。 - 請求項1記載の方法において、
前記ペリフェラルは、万能非同期受信送信機(UART)、リアル・タイム・クロック(RTC)、またはキーボード・コントローラを含む、方法。 - 請求項1記載の方法において、
前記実際のエンディアン・モードは、前記データのビット順序およびバイト順序のうちの少なくとも1つに関係する、方法。 - バス・マスタとペリフェラルとを備えるシステムにおいてエンディアンネスを制御する方法であって、
前記ペリフェラルによって、前記バス・マスタから、前記ペリフェラルにアクセスする要求を受信することであって、前記バス・マスタに関連する実際のエンディアン・モードを示す前記要求を受信すること、
前記ペリフェラルが、ペリフェラル・エンディアンネス制御レジスタにアクセスすること、
前記ペリフェラル・エンディアンネス制御レジスタが第1の値を有するとき、前記バス・マスタに関連する前記実際のエンディアン・モードに関わらず、前記ペリフェラルが、リトル・エンディアン・モードでのデータへのアクセスを許可すること、
前記ペリフェラル・エンディアンネス制御レジスタが第2の値を有するとき、前記バス・マスタに関連する前記実際のエンディアン・モードに関わらず、前記ペリフェラルが、ビッグ・エンディアン・モードでのデータへのアクセスを許可すること、
前記ペリフェラル・エンディアンネス制御レジスタが第3の値を有するとき、前記ペリフェラルが、前記バス・マスタに関連する前記実際のエンディアン・モードとは逆のモードでのデータへのアクセスを許可すること、
前記ペリフェラル・エンディアンネス制御レジスタが第4の値を有するとき、前記ペリフェラルが、前記バス・マスタに関連する前記実際のエンディアン・モードでのデータへのアクセスを許可すること、
を備える方法。 - 請求項9記載の方法は更に、
制御回路が、前記バス・マスタからの前記要求を受け取ること、
前記制御回路が、バス・マスタ・エンディアンネス制御レジスタにアクセスすること、
を備える、方法。 - 請求項10記載の方法は更に、
前記バス・マスタ・エンディアンネス制御レジスタが前記第1の値を有するとき、前記制御回路が、前記バス・マスタに関連する前記実際のエンディアン・モードを変更することを備える、方法。 - 請求項11記載の方法において、
前記バス・マスタに関連する前記実際のエンディアン・モードを変更することは、前記バス・マスタに関連する前記実際のエンディアン・モードを逆転させることを含む、方法。 - 請求項9記載の方法において、
前記ペリフェラルは、万能非同期受信送信機(UART)、リアル・タイム・クロック(RTC)、またはキーボード・コントローラを含む、方法。 - 請求項9記載の方法において、
前記実際のエンディアン・モードは、前記データのビット順序およびバイト順序のうちの少なくとも1つに関係する、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/857,208 US7404019B2 (en) | 2003-03-07 | 2004-05-26 | Method and apparatus for endianness control in a data processing system |
PCT/US2005/012389 WO2005119961A2 (en) | 2004-05-26 | 2005-04-13 | Method and apparatus for endianness control in a data processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008500635A JP2008500635A (ja) | 2008-01-10 |
JP4602403B2 true JP4602403B2 (ja) | 2010-12-22 |
Family
ID=35463628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007515074A Expired - Fee Related JP4602403B2 (ja) | 2004-05-26 | 2005-04-13 | データ処理システムにおけるエンディアンネス制御方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7404019B2 (ja) |
EP (1) | EP1757004A4 (ja) |
JP (1) | JP4602403B2 (ja) |
CN (1) | CN100565429C (ja) |
TW (1) | TWI379570B (ja) |
WO (1) | WO2005119961A2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027020A1 (en) * | 2004-09-10 | 2006-03-16 | Freescale Semiconductor, Inc. | Apparatus and method for multiple endian mode bus matching |
JP2007148622A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | インターフェース設定方法 |
US8171545B1 (en) * | 2007-02-14 | 2012-05-01 | Symantec Corporation | Process profiling for behavioral anomaly detection |
US7827326B2 (en) * | 2007-11-26 | 2010-11-02 | Alcatel-Lucent Usa Inc. | Method and apparatus for delegation of secure operating mode access privilege from processor to peripheral |
JP4939382B2 (ja) * | 2007-11-28 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 情報処理装置及びそのプログラム実行制御方法 |
JP4335940B2 (ja) | 2007-11-29 | 2009-09-30 | Necエレクトロニクス株式会社 | データ処理装置及びデータ処理装置における周辺装置保護方法 |
JP4514066B2 (ja) * | 2008-04-28 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | データ処理装置及びデータ処理装置におけるアクセス制御方法 |
US9524237B2 (en) * | 2008-09-12 | 2016-12-20 | Renesas Electronics Corporation | Data processing device and semiconductor intergrated circuit device for a bi-endian system |
US9348784B2 (en) * | 2008-12-01 | 2016-05-24 | Micron Technology, Inc. | Systems and methods for managing endian mode of a device |
US20110082999A1 (en) * | 2009-10-07 | 2011-04-07 | Andes Technology Corporation | Data processing engine with integrated data endianness control mechanism |
CN102402494B (zh) * | 2010-09-15 | 2014-11-05 | 中兴通讯股份有限公司 | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 |
US8972821B2 (en) | 2010-12-23 | 2015-03-03 | Texas Instruments Incorporated | Encode and multiplex, register, and decode and error correction circuitry |
CN103620612B (zh) * | 2011-07-12 | 2016-04-13 | 惠普发展公司,有限责任合伙企业 | 包括端口和来宾域的计算设备 |
US9092647B2 (en) * | 2013-03-07 | 2015-07-28 | Freescale Semiconductor, Inc. | Programmable direct memory access channels |
KR102068342B1 (ko) | 2013-03-07 | 2020-01-20 | 삼성전자주식회사 | 메모리 제어기 및 그것을 포함하는 메모리 시스템 |
US10120682B2 (en) * | 2014-02-28 | 2018-11-06 | International Business Machines Corporation | Virtualization in a bi-endian-mode processor architecture |
US10025555B2 (en) * | 2016-08-31 | 2018-07-17 | Mettler-Toledo, LLC | Byte order detection for control system data exchange |
US10160115B2 (en) * | 2016-12-19 | 2018-12-25 | Amazon Technologies, Inc. | Dynamic byte order determination and conversion for robotic component |
GB201806465D0 (en) | 2018-04-20 | 2018-06-06 | Nordic Semiconductor Asa | Memory-access controll |
GB201810653D0 (en) | 2018-06-28 | 2018-08-15 | Nordic Semiconductor Asa | Secure peripheral interconnect |
GB201810662D0 (en) * | 2018-06-28 | 2018-08-15 | Nordic Semiconductor Asa | Peripheral Access On A Secure-Aware Bus System |
WO2023133141A1 (en) * | 2022-01-06 | 2023-07-13 | Microchip Technology Incorporated | Peripheral access control using bitmasks indicating access settings for peripherals |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0470570B1 (en) * | 1990-08-09 | 1997-01-29 | Silicon Graphics, Inc. | Method and apparatus for byte order switching in a computer |
JP3187539B2 (ja) * | 1992-07-28 | 2001-07-11 | 株式会社東芝 | データ転送装置 |
US5519842A (en) * | 1993-02-26 | 1996-05-21 | Intel Corporation | Method and apparatus for performing unaligned little endian and big endian data accesses in a processing system |
US5524256A (en) * | 1993-05-07 | 1996-06-04 | Apple Computer, Inc. | Method and system for reordering bytes in a data stream |
US5574923A (en) * | 1993-05-10 | 1996-11-12 | Intel Corporation | Method and apparatus for performing bi-endian byte and short accesses in a single-endian microprocessor |
CA2191331C (en) * | 1994-05-26 | 2005-12-20 | Mark Stephen Anderson | Secure computer architecture |
US5828853A (en) * | 1995-05-08 | 1998-10-27 | Apple Computer, Inc. | Method and apparatus for interfacing two systems operating in potentially differing Endian modes |
US5907865A (en) * | 1995-08-28 | 1999-05-25 | Motorola, Inc. | Method and data processing system for dynamically accessing both big-endian and little-endian storage schemes |
JPH0997211A (ja) * | 1995-09-29 | 1997-04-08 | Matsushita Electric Ind Co Ltd | バス制御装置、及びバス制御装置を含む情報処理装置 |
WO1997044739A1 (en) * | 1996-05-23 | 1997-11-27 | Advanced Micro Devices, Inc. | Apparatus for converting data between different endian formats and system and method employing same |
US6356551B1 (en) * | 1997-02-14 | 2002-03-12 | Advanced Micro Devices, Inc. | Method and network switch having dual forwarding models with a virtual lan overlay |
US5898896A (en) * | 1997-04-10 | 1999-04-27 | International Business Machines Corporation | Method and apparatus for data ordering of I/O transfers in Bi-modal Endian PowerPC systems |
US6046676A (en) * | 1997-11-14 | 2000-04-04 | International Business Machines Corporation | Self powered electronic memory identification tag with dual communication ports |
US6061753A (en) | 1998-01-27 | 2000-05-09 | Emc Corporation | Apparatus and method of accessing target devices across a bus utilizing initiator identifiers |
JP3488827B2 (ja) * | 1998-05-11 | 2004-01-19 | 株式会社日立製作所 | ネットワークシステム及びその通信方法 |
US6662251B2 (en) * | 2001-03-26 | 2003-12-09 | International Business Machines Corporation | Selective targeting of transactions to devices on a shared bus |
JP4091800B2 (ja) * | 2002-06-28 | 2008-05-28 | 富士通株式会社 | データ処理装置、及び格納データのアライン方法 |
US20040059848A1 (en) * | 2002-09-23 | 2004-03-25 | Institute For Information Industry | Device for automatically switching endian order |
-
2004
- 2004-05-26 US US10/857,208 patent/US7404019B2/en not_active Expired - Fee Related
-
2005
- 2005-04-13 WO PCT/US2005/012389 patent/WO2005119961A2/en not_active Application Discontinuation
- 2005-04-13 CN CNB2005800166326A patent/CN100565429C/zh not_active Expired - Fee Related
- 2005-04-13 EP EP05735005A patent/EP1757004A4/en not_active Withdrawn
- 2005-04-13 JP JP2007515074A patent/JP4602403B2/ja not_active Expired - Fee Related
- 2005-05-12 TW TW094115449A patent/TWI379570B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200608737A (en) | 2006-03-01 |
WO2005119961A3 (en) | 2007-07-12 |
EP1757004A4 (en) | 2008-01-16 |
US7404019B2 (en) | 2008-07-22 |
US20040221173A1 (en) | 2004-11-04 |
CN101124529A (zh) | 2008-02-13 |
WO2005119961A2 (en) | 2005-12-15 |
TWI379570B (en) | 2012-12-11 |
EP1757004A2 (en) | 2007-02-28 |
CN100565429C (zh) | 2009-12-02 |
JP2008500635A (ja) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4602403B2 (ja) | データ処理システムにおけるエンディアンネス制御方法および装置 | |
US7434264B2 (en) | Data processing system with peripheral access protection and method therefor | |
KR101010801B1 (ko) | 액세스 허용을 결정하는 방법 및 장치 | |
EP2062145B1 (en) | Memory access security management | |
US7277972B2 (en) | Data processing system with peripheral access protection and method therefor | |
US6775727B2 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
US20090271861A1 (en) | Data processing apparatus and access control method therefor | |
JP4799822B2 (ja) | コンピュータシステム内でのデバイス間アクセスの制御システム及び方法 | |
US11783097B2 (en) | Hardware-based security authentication | |
JP2007109053A (ja) | バスアクセス制御装置 | |
WO2005121979A1 (ja) | アクセス制御装置及びアクセス制御方法 | |
KR20070017537A (ko) | 데이터 처리 시스템에서 엔디안니스 제어용 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100412 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |