JP4596872B2 - 固体撮像素子 - Google Patents

Description

本発明は、例えばフレーム転送型ＣＣＤ（Charge Coupled Device）イメージセンサのように、接続されたシフトレジスタ間で信号電荷の受け渡しを行う電荷転送素子及び固体撮像素子に関し、特に、撮像部のＣＣＤシフトレジスタの連続配置された転送電極の複数本ずつを同相での駆動に切り換えることができる固体撮像素子に関する。

カメラ機能付き携帯電話、デジタルカメラ等には、数百万画素という高解像度の固体撮像素子が搭載されている。それら機器は、撮像しようとする画像をプレビューする表示部を備えている。

プレビュー動作においては、フレームレートの確保が必要である。しかし、固体撮像素子から画素毎の信号電荷を読み出すための時間や読み出した信号を処理するための時間は固体撮像素子の画素数に応じて増大し、これが、現在の高画素数の固体撮像素子においてフレームレートの確保を困難としている。すなわち、読み出し速度や信号処理速度の向上が図られているものの、現状はまだ十分とはいえない。特に、ＣＣＤイメージセンサは、画素毎の信号電荷を水平シフトレジスタを介してシーケンシャルに読み出すため、水平シフトレジスタを画素数とフレームレートとの積に比例した周波数のクロックで駆動する必要があり、これが転送効率の低下、消費電力の増加、発熱といった問題を生じる。

さて、プレビュー画像は、画面が小型であり、またもっぱら被写体の確認等の目的に用いられるものである。そのため、シャッタ動作に応じて取得され、例えば記録媒体に記録される静止画像ほどの解像度は必要とされない。

そこで、現状、プレビュー動作では、例えば、撮像部の垂直シフトレジスタにて互いに近くに配置される複数画素の情報電荷を加算合成することによって、水平シフトレジスタが転送すべき信号電荷パケット数を削減し、フレームレートを確保することが行われている。なお、ユーザは、プレビューで撮影される画像を確認した上で、シャッタボタンを操作して静止画を撮影する。この静止画撮影では固体撮像素子の全画素を読み出し、高解像度の画像を取得する。

従来、このような静止画撮影での画素圧縮を行わない画像の取得とプレビューでの画素圧縮を行った画像の取得とに対応したフレーム転送型ＣＣＤイメージセンサとして、撮像部の３相駆動の垂直シフトレジスタの転送電極（撮像部転送電極）を９相ゲート構造としたものが提案されている。

図４は、この従来、提案されているフレーム転送型ＣＣＤイメージセンサの撮像部及び蓄積部の構造を示す主要部の平面図である。この構造では、撮像部２、蓄積部４それぞれの垂直シフトレジスタの各ビットにそれぞれ３本の転送電極が対応付けられ、そして連続する３ビットを構成する９本の転送電極は、互いに独立のクロックを印加可能に構成される。すなわち、撮像部２には、垂直シフトレジスタのチャネル領域６上に撮像部転送電極ｇi1〜ｇi9が列方向に繰り返して配置され、蓄積部４には蓄積部転送電極ｇs1〜ｇs9が列方向に繰り返して配置される。ここで、撮像部２の各ビットが１つの受光画素を構成し、例えば、ベイヤー配列のカラーフィルタであれば２種類の色透過特性の異なるフィルタが、列方向に並ぶ受光画素に交互に配置される。

露光期間における撮像部２や、静止画撮影にて行われる標準駆動時の撮像部２及び蓄積部４では、各ビットの３本の転送電極に３相クロックφi1〜φi3又はφs1〜φs3が印加される。例えば、撮像部２においては転送電極ｇi1，ｇi4，ｇi7にクロックφi1、転送電極ｇi2，ｇi5，ｇi8にクロックφi2、転送電極ｇi3，ｇi6，ｇi9にクロックφi3が印加され、各画素での信号電荷の蓄積及びフレーム転送が行われる。また蓄積部４においては転送電極ｇs1，ｇs4，ｇs7にクロックφs1、転送電極ｇs2，ｇs5，ｇs8にクロックφs2、転送電極ｇs3，ｇs6，ｇs9にクロックφs3が印加され、フレーム転送による信号電荷の取り込み、及び信号電荷の一時蓄積といった動作が行われる。

一方、プレビュー撮影では、撮像部２の列方向に連続する３画素ずつで信号電荷の加算合成処理を行ってからフレーム転送を行う画素圧縮駆動が行われる。例えば、列方向に交互に異なる色の画素が並ぶ場合の信号電荷の加算合成処理として、３画素のうち中央の画素を間引いて、その両側の互いに同じ色の画素の信号電荷を加算することが行われる。その処理では具体的には、まず３画素のうち転送電極ｇi4〜ｇi6が配置された中央の画素に蓄積された信号電荷を、それら転送電極にオフ電圧を印加することで基板へ排出し、その後、転送電極ｇi1〜ｇi6を駆動して、転送電極ｇi1〜ｇi3に対応する画素の信号電荷を転送電極ｇi7〜ｇi9に対応する画素に蓄積される信号電荷に加算合成する。

このように３画素ずつの加算合成処理を行った後、画素圧縮駆動では、撮像部２，蓄積部４の各ビットの３本の転送電極を同相とした３相駆動を行う。すなわち、転送電極ｇi1〜ｇi3にクロックφi1、転送電極ｇi4〜ｇi6にクロックφi2、転送電極ｇi7〜ｇi9にクロックφi3、また転送電極ｇs1〜ｇs3にクロックφs1、転送電極ｇs4〜ｇs6にクロックφs2、転送電極ｇs7〜ｇs9にクロックφs3を印加する。これにより画素圧縮駆動では、標準駆動時と同じクロック周波数で３倍高速のフレーム転送が実現され、スミアの低減が図られる。

上述のように、フレーム転送の一層の高速化によりスミアを低減するために、撮像部２ではクロック１周期当たりの信号電荷の移動距離を大きくする必要がある。しかし、遮光された蓄積部４ではその必要はない。その観点からは、画素圧縮駆動において、蓄積部４の各ビットの転送電極を同相で駆動する必要はなく、蓄積部は標準駆動時と同様、各ビットの転送電極１本ずつに異なるクロックを印加する３相駆動とする構成も考えられる。そして、そのように構成することで、蓄積部４の面積の縮小が可能な場合がある。

例えば、画素圧縮を行うＣＣＤイメージセンサでは、撮像部の前にメカニカルシャッタを設け、静止画撮影では露光期間が終了するとメカニカルシャッタを閉じ、１ラインずつ信号電荷を読み出すことが行われる。この構成では、静止画撮影では蓄積部は必要とされず、フレームレートの確保が必要なためメカニカルシャッタを利用することができないプレビュー撮影時にのみ蓄積部は必要となる。そのため、蓄積部のシフトレジスタは画素数が圧縮された画像を格納できるだけのビット数があれば足る。従来、撮像部及び蓄積部それぞれの１本の転送電極は同じ幅に形成されるので、連続するｎ本（上述した従来技術では３本）ずつの転送電極をクロックの同相で駆動する撮像部に対し、転送電極１本ずつを異なる相のクロックで駆動する蓄積部は、基本的に１／ｎの面積とすることが可能である。

しかし、近年の微細化が進んだＣＣＤシフトレジスタでは短チャネル効果を無視することができず、連続する３本に同相クロックを印加して実効的な転送電極幅が増加した場合と転送電極１本の場合とでは短チャネル効果の影響に差が生じる。具体的には、同じクロック電圧を印加しても、当該クロックを個別の転送電極に印加した場合の当該転送電極下のチャネル電位は、当該クロックを連続する３本に共通に印加した場合の転送電極下のチャネル電位より浅くなる。そのため、例えば、画素圧縮駆動において撮像部２の転送電極ｇi7〜ｇi9にオフ電圧を印加し、蓄積部４の転送電極ｇs1にオン電圧を印加して、撮像部２側から蓄積部４側に信号電荷を転送する場合における撮像部側のオフ状態のチャネル電位と蓄積部のオン状態のチャネル電位との差が、従来の転送電極ｇs1〜ｇs3に共通にオン電圧を印加した場合より縮小して電荷転送効率の低下を生じるおそれがあるという問題があった。

この転送効率の劣化に対して、埋め込みチャネルを形成するために基板表面に注入する不純物の濃度プロファイルを撮像部と蓄積部とで変え、蓄積部のチャネル電位を撮像部のチャネル電位より深く構成することが対策として考えられる。

しかし、近年のセルサイズの小さいＣＣＤイメージセンサにおいては、撮像部と蓄積部との境界で、濃度プロファイルの急峻な変化を形成することは難しい。その結果、転送効率の劣化を十分に防止できないことがあるという問題があった。

本発明は上述の問題を解決するためになされたものであり、撮像部から蓄積部への信号電荷の転送を、電荷転送効率を確保しつつ高速に行うことが可能であり、また蓄積部のサイズの縮小を図れる固体撮像素子を提供することを目的とする。

本発明に係る固体撮像素子は、列方向に配列された複数の第１転送電極により信号電荷の列方向転送を行い、列方向に連続して並ぶｎｋ本（ｎは２以上の整数、ｋは３以上の整数である）の前記第１転送電極が互いに独立に駆動可能である第１シフトレジスタと、列方向に配列された複数の第２転送電極により前記第１シフトレジスタから前記信号電荷を取り込んで蓄積し、列方向に連続して並ぶｋ本の前記第２転送電極が互いに独立に駆動可能である第２シフトレジスタと、を有し、前記第１シフトレジスタが、連続するｋ本の前記第１転送電極を互いに異なる相としてｋ相駆動する標準駆動とするか、前記第１転送電極の連続するｎ本ずつを同相としてｋ相駆動するビット圧縮駆動とするかを切り換えて駆動可能であり、前記各第２転送電極と前記第２シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積が、前記各第１転送電極と前記第１シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積より大きい。

本発明によれば、第２転送電極に係る単位ゲート電極の面積が第１転送電極に係る単位ゲート電極の面積より大きく構成したことにより、オン電圧を印加した場合の各第２転送電極下のチャネル電位が各第１転送電極下のチャネル電位より深くなる。これにより、第１シフトレジスタの最終ビットから第２シフトレジスタの先頭ビットへの信号電荷の転送時に両ビット間に生じるチャネル電位差を、標準駆動時のみならず、ビット圧縮駆動においても確保することが可能となる。ビット圧縮駆動時には標準駆動時の１／ｎのクロック数で第１シフトレジスタから第２シフトレジスタへの信号電荷の転送が完了され、その分、信号電荷の移動速度も高速となるが、そのビット圧縮駆動時の高速な信号電荷転送においても電荷転送効率を好適なレベルに維持することが可能となる。

本発明の好適な態様は、前記第２転送電極の幅が、前記第１転送電極の幅より大きい電荷転送素子である。

他の本発明に係る電荷転送素子は、前記ｎが前記ｋに等しく、前記第１シフトレジスタの各ビットはそれぞれ、ｋ本の前記第１転送電極を対応付けられ、前記ビット圧縮駆動は、前記第１シフトレジスタにて列方向に連続するｋ個ずつの前記ビットのうちα個に蓄積される前記信号電荷を合成して前記第２シフトレジスタへ列方向転送する電荷転送素子において、前記第２転送電極の幅ｗｓが、前記第１転送電極の幅ｗｉに応じた次の関係式、
ｗｉ＜ｗｓ＜αｗｉ＋（α−１）ｄ（ここで、ｄは第１の転送電極又は第２の転送電極相互間の間隙幅である）
を満たすものである。

本発明によれば、第２シフトレジスタの各ビットには、α個のビットにてそれぞれ蓄積された信号電荷の合成量が転送され蓄積される。第１シフトレジスタ及び第２シフトレジスタでの電荷蓄積容量は、基本的に信号電荷を蓄積するチャネル領域の面積及びそのチャネル電位の深さに応じて増加する。ここで、１本の転送電極をオン状態として形成される電位井戸は、フリンジ電界により隣接転送電極との間のギャップまで広がる。第１転送電極の幅をｗｉ、第２転送電極の幅をｗｓ、ギャップ幅をｄとすると、個々の第１転送電極の実効的な幅はｗｉ＋ｄ、また個々の第２転送電極の実効的な幅はｗｓ＋ｄとなる。個々の第１転送電極及び第２転送電極の下の電位井戸の深さが同じである場合、第２転送電極の実効幅がα本の第１転送電極の実効幅の合計に等しければ、第２転送電極の下にα個の画素を合成した信号電荷を保持できる。この観点から、ｗｓ＝αｗｉ＋（α−１）ｄとなる。ここで、第１シフトレジスタから第２シフトレジスタへの転送効率を良好に保つために、ｗｉ＜ｗｓとされるので、短チャネル効果の相違により、１本の第１転送電極下の電位井戸の深さは第２転送電極下の電位井戸より浅くなる。よって、実際にはｗｓはαｗｉ＋（α−１）ｄより狭くすることができる。すなわち、ｗｓはｗｉ＜ｗｓ＜αｗｉ＋（α−１）ｄを満たすように設定することができる。このように、第２転送電極を第１転送電極より大きな幅とすることで、ビット圧縮駆動での第１シフトレジスタから第２シフトレジスタへの電荷転送効率を維持することができ、また、第１シフトレジスタにて信号電荷を蓄積していたα本の転送電極の配置に必要な幅〔αｗｉ＋（α−１）ｄ〕より小さい幅とすることができる分、第２シフトレジスタの面積を縮小し得る。

本発明に係る固体撮像素子は、列方向に配列された複数の撮像部転送電極により複数の画素毎の信号電荷の蓄積及び列方向転送を行う、行方向に配列された複数の撮像部シフトレジスタを含み、列方向に連続して並ぶ９本の前記撮像部転送電極が互いに独立に駆動可能である撮像部と、前記複数の撮像部シフトレジスタに対応して行方向に複数配列され、列方向に配列された複数の蓄積部転送電極により前記撮像部シフトレジスタから前記信号電荷を取り込んで一時蓄積する蓄積部シフトレジスタを含み、列方向に連続して並ぶ３本の前記蓄積部転送電極が互いに独立に駆動可能である蓄積部と、を有し、前記撮像部シフトレジスタが、連続する３本の前記撮像部転送電極を互いに異なる相として３相駆動する標準駆動とするか、前記撮像部転送電極の連続する３本ずつを同相として３相駆動する画素圧縮駆動とするかを切り換えて駆動可能であり、前記蓄積部転送電極が、前記撮像部転送電極の幅の２倍に応じた幅を有し、前記各蓄積部転送電極と前記各蓄積部シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積は、前記各撮像部転送電極と前記各撮像部シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積より大きいものである。

本発明によれば、第１シフトレジスタ（撮像部）と第２シフトレジスタ（蓄積部）との境界で不純物の濃度プロファイルの制御が容易となり、標準駆動だけでなくビット圧縮駆動（画素圧縮駆動）においても第１シフトレジスタ（撮像部）から第２シフトレジスタ（蓄積部）への信号電荷の転送を、電荷転送効率を確保しつつ高速に行うことが可能となる。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

図１は、本発明に係るＣＣＤイメージセンサ１０の概略構成を示す模式的な平面図である。ＣＣＤイメージセンサ１０はフレーム転送型の構造を有し、半導体基板表面に形成された撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄを備える。

撮像部１０ｉには入射光量に応じた電荷（情報電荷）を発生するセル（画素）が複数、行列配置される。撮像部１０ｉにはカラーフィルタ（図示せず）が装着され、これにより各セルに色感度特性が付与される。撮像部１０ｉに行列配置されたセルの各列は垂直ＣＣＤシフトレジスタ（第１シフトレジスタ）を構成する。この撮像部１０ｉの垂直ＣＣＤシフトレジスタは基板上に行方向に複数本渡された転送電極（ゲート電極）を備え、これら転送電極に印加されるクロックφiによって、撮像部１０ｉでの情報電荷の蓄積及び垂直転送が制御される。ここで、撮像部１０ｉの転送電極は連続配置される９本が互いに独立に駆動可能に構成される（９相ゲート構造）。このＣＣＤイメージセンサ１０は、後述するように、撮像部１０ｉの前面に別途、メカニカルシャッタを配置して利用される。

蓄積部１０ｓは遮光膜で覆われ、光の入射による電荷発生を防止される。蓄積部１０ｓは、行方向に複数配列された垂直ＣＣＤシフトレジスタ（第２シフトレジスタ）を備える。蓄積部１０ｓの垂直ＣＣＤシフトレジスタは、撮像部１０ｉの垂直ＣＣＤシフトレジスタそれぞれに対応して設けられる。撮像部１０ｉと蓄積部１０ｓとの互いに対応する垂直ＣＣＤシフトレジスタはチャネルが連続し、両シフトレジスタを同期させて駆動することにより、信号電荷を撮像部１０ｉから蓄積部１０ｓへ転送することができる。ちなみに、蓄積部１０ｓの垂直ＣＣＤシフトレジスタは、後述する理由から撮像部１０ｉの行数の１／３に応じたビット数を有する。蓄積部１０ｓの垂直ＣＣＤシフトレジスタは撮像部１０ｉと同様、行方向に渡された転送電極を複数本備える。これら蓄積部１０ｓの転送電極は連続配置される３本が互いに独立に駆動可能に構成される（３相ゲート構造）。これら転送電極に印加される３相クロックφsによって、蓄積部１０ｓでの情報電荷の蓄積及び垂直転送が制御される。

設定された露光期間が終了すると、撮像部１０ｉに蓄積された情報電荷は、蓄積部１０ｓを経由して水平転送部１０ｈに垂直転送される。ここで、イメージセンサ１０は、例えば、高解像度の静止画を撮影する場合には撮像部１０ｉの各受光画素の信号電荷を個別に読み出す（標準駆動）。この撮影モードでは、露光期間が終了すると、メカニカルシャッタを閉じて撮像部１０ｉを遮光し、撮像部１０ｉに蓄積された信号電荷を蓄積部１０ｓ及び水平転送部１０ｈを介して出力部１０ｄに読み出す。

一方、それほど解像度を要しないプレビュー画面への表示や動画撮影を行う場合には、撮像部１０ｉの複数画素ずつを加算合成して読み出すことにより（画素圧縮駆動）、フレームレートの確保が図られる。ここで、画素圧縮駆動では、列方向に関しては、３画素ずつが撮像部１０ｉにて加算合成処理され、１つの信号電荷パケットが生成される。これにより列方向の画素数が１／３に圧縮される。この撮影モードでは、露光期間が終了すると、列方向の加算合成処理を行った後、撮像部１０ｉから蓄積部１０ｓに信号電荷を高速にフレーム転送する。その後、蓄積部１０ｓから信号電荷を１ラインずつ水平転送部１０ｈに垂直転送し、出力部１０ｄに読み出す。

上述のように、静止画撮影ではメカニカルシャッタを用いることでスミアを防止することができるため、蓄積部は必要とされず、蓄積部はもっぱらプレビュー時等のフレーム転送での信号電荷の格納先として設けられている。すなわち、蓄積部１０ｓの垂直ＣＣＤシフトレジスタは基本的に、列方向に画素数が圧縮されたプレビュー画像又は動画像を格納できれば足り、そのため上述のように、そのビット数は撮像部１０ｉの行数の１／３に応じた値に設定される。

水平転送部１０ｈはその複数本のゲート電極に印加される水平転送クロックφｈに応じて、蓄積部１０ｓからライン転送された情報電荷を順次、出力部１０ｄに転送する。出力部１０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部１０ｈから出力される情報電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号として出力する。

図２は、ＣＣＤイメージセンサ１０の撮像部１０ｉ及び蓄積部１０ｓの構造を示す主要部の平面図である。撮像部１０ｉ、蓄積部１０ｓには、列方向に延びる複数のチャネル領域１２が間に素子分離領域１４を挟んで行方向に配列され、チャネル領域１２を横切って転送電極が配列される。撮像部１０ｉには撮像部転送電極ｇi1〜ｇi9が列方向に繰り返して配置される。撮像部転送電極ｇi1〜ｇi9は既に述べたように９相ゲート構造であり、互いに独立のクロックを印加可能に構成される。垂直シフトレジスタ１６ｉの各ビットは受光画素を構成し、また各ビットにはそれぞれ３本の転送電極が対応付けられる。撮像部１０ｉには例えば、ベイヤー配列のカラーフィルタが配置され、２種類の色透過特性の異なるフィルタが、列方向に並ぶ受光画素に交互に配置される。

一方、蓄積部１０ｓには蓄積部転送電極ｇs1〜ｇs3が列方向に繰り返して配置される。蓄積部転送電極ｇs1〜ｇs3は既に述べたように３相ゲート構造であり、互いに独立のクロックを印加可能に構成される。蓄積部転送電極ｇs1〜ｇs3が垂直シフトレジスタ１６ｓの１ビットを規定し、これら電極ｇs1〜ｇs3にはそれぞれクロックφs1〜φs3が供給され、３相駆動される。

ここで、蓄積部転送電極ｇs1〜ｇs3と垂直シフトレジスタ１６ｓのチャネル領域とが交差する面積Ｓsは、撮像部転送電極ｇi1〜ｇi9と垂直シフトレジスタ１６ｉのチャネル領域とが交差する面積Ｓiより大きく設定される。ここで、両垂直シフトレジスタ１６ｉ，１６ｓのチャネル幅は共通に構成されるので、蓄積部転送電極ｇs1〜ｇs3それぞれの幅ｗsが、撮像部転送電極ｇi1〜ｇi9それぞれの幅ｗiより大きく設定される。すなわち、その倍率κ（≡ｗs／ｗi）がκ＞１となるように構成する。これにより、オン電圧を印加した場合の蓄積部転送電極下のチャネル電位が撮像部転送電極下のチャネル電位より深くなる。このように、蓄積部転送電極下のチャネル電位が深くなる分、撮像部１０ｉの垂直シフトレジスタ１６ｉの最終ビットの電極ｇi9から蓄積部１０ｓの垂直シフトレジスタ１６ｓの先頭ビットの電極ｇs1への信号電荷の転送時に両ビット間に生じるチャネル電位差が大きくなり、電荷転送効率の維持、向上が図られる。

また、後述するように、画素圧縮駆動において、各蓄積部転送電極には、２つの受光画素にてそれぞれ蓄積された信号電荷の合成量が転送され蓄積される。これを可能とするように幅ｗs（又は面積Ｓs）は設定される。ここで、１本の転送電極をオン状態として形成される電位井戸は、フリンジ電界により隣接転送電極との間のギャップまで広がる。そのギャップ幅をｄとすると、個々の撮像部転送電極の実効的な幅はｗｉ＋ｄ、また個々の蓄積部転送電極の実効的な幅はｗｓ＋ｄとなる。個々の撮像部転送電極及び蓄積部転送電極の下の電位井戸の深さが同じである場合、蓄積部転送電極の実効幅が２本の撮像部転送電極の実効幅の合計に等しければ、蓄積部転送電極の下に２つの受光画素を合成した信号電荷を保持できる。この観点から、ｗｓ＝２ｗｉ＋ｄとなる。ここで、撮像部から蓄積部への転送効率を良好に保つために、ｗｉ＜ｗｓとされるので、短チャネル効果の相違により、１本の撮像部転送電極下の電位井戸の深さは蓄積部転送電極下の電位井戸より浅くなる。よって、実際にはｗｓは２ｗｉ＋ｄより狭くすることができる。すなわち、ｗｓはｗｉ＜ｗｓ＜２ｗｉ＋ｄを満たすように設定することができる。このように、蓄積部転送電極を撮像部転送電極より大きな幅とすることで、画素圧縮駆動での撮像部から蓄積部への電荷転送効率を維持することができ、また、撮像部にて信号電荷を蓄積していた２本の転送電極の配置に必要な幅（２ｗｉ＋ｄ）より小さい幅とすることができる分、蓄積部の面積を縮小し得る。κの具体的な数値は、幅を広げた蓄積部転送電極と、撮像部転送電極とでの短チャネル効果の程度の相違を例えば、実験やシミュレーション等で求め、それに応じて定めることができる。ここでは、κ＝２に設定して、転送効率及び蓄積部転送電極の電荷蓄積容量の双方を好適に保っている。

次にＣＣＤイメージセンサ１０の垂直シフトレジスタの駆動について説明する。

露光期間における撮像部１０ｉや、静止画撮影にて行われる標準駆動時の撮像部１０ｉは、各ビットの３本の転送電極に３相クロックφi1〜φi3が印加される。例えば、転送電極ｇi1，ｇi4，ｇi7にクロックφi1、転送電極ｇi2，ｇi5，ｇi8にクロックφi2、転送電極ｇi3，ｇi6，ｇi9にクロックφi3が印加され、各画素での信号電荷の蓄積及び垂直転送が行われる。

蓄積部１０ｓでは、各ビットの３本の転送電極ｇs1〜ｇs3に３相クロックφs1〜φs3が印加され、垂直転送及び信号電荷の一時蓄積といった動作が行われる。撮像部１０ｉから蓄積部１０ｓへの信号電荷の垂直転送時には、各クロックφs1〜φs3は、それぞれクロックφi1〜φi3に同期したクロック信号とされる。

一方、プレビュー撮影では、撮像部１０ｉの列方向に連続する３画素ずつで信号電荷の加算合成処理を行ってからフレーム転送を行う画素圧縮駆動が行われる。例えば、列方向に交互に異なる色の画素が並ぶ本ＣＣＤイメージセンサ１０における加算合成処理として、３画素のうち中央の画素を間引いて、その両側の互いに同じ色の画素の信号電荷を加算することが行われる。その処理では具体的には、まず３画素のうち転送電極ｇi4〜ｇi6が配置された中央の画素に蓄積された信号電荷を、それら転送電極にオフ電圧を印加することで、電子シャッタと同様の原理で基板へ排出し、その後、転送電極ｇi1〜ｇi6を駆動して、転送電極ｇi1〜ｇi3に対応する画素の信号電荷を転送電極ｇi7〜ｇi9に対応する画素に蓄積される信号電荷に加算合成する。

このように３画素ずつの加算合成処理を行った後、画素圧縮駆動では、撮像部１０ｉの各ビットの３本の転送電極を同相とした３相駆動を行う。すなわち、転送電極ｇi1〜ｇi3にクロックφi1、転送電極ｇi4〜ｇi6にクロックφi2、転送電極ｇi7〜ｇi9にクロックφi3を印加する。これにより画素圧縮駆動では、標準駆動時と同じクロック周波数で３倍高速のフレーム転送が実現され、スミアの低減が図られる。なお、このフレーム転送時において、蓄積部１０ｓに印加される各クロックφs1〜φs3は、それぞれクロックφi1〜φi3に同期したクロック信号とされる。

図３は、信号電荷の垂直転送時における、撮像部１０ｉの垂直シフトレジスタ１６ｉの出力端と蓄積部１０ｓの垂直シフトレジスタ１６ｓの入力端とでのチャネル電位の変化を示す模式図である。同図の撮像部１０ｉに示す実線２０ａ，２０ｂは、標準駆動時におけるチャネル電位、一点鎖線２２ａ，２２ｂは、画素圧縮駆動時におけるチャネル電位を表す。図において、横方向が垂直シフトレジスタのチャネルに沿った向きを表す。また、縦方向がチャネル電位を表し、下に行くほど、チャネル電位は深いことを意味する。

図３（ａ）は、撮像部１０ｉの垂直シフトレジスタ１６ｉの出力端に電位井戸が形成され、一方、蓄積部１０ｓにおいてはφs1がオフ電圧であり電極ｇs1下のチャネル電位がバリア電位Ψsbとされている状態を示している。標準駆動時においては電極ｇi9のみにオン電圧が印加され、チャネル電位がΨisの電位井戸２０ａが形成される。画素圧縮駆動時においては電極ｇi7〜ｇi9が共通にオン電圧を印加され、チャネル電位がΨis'の電位井戸２２ａが形成される。ここで、標準駆動時の電位井戸２０ａは、単独の電極下に形成され短チャネル効果を強く受け、一方、画素圧縮駆動時の電位井戸２２ａは、３電極を共通に駆動することにより実効的な電極幅が拡大し短チャネル効果が緩和される。よって、Ψis＜Ψis'となる。

図３（ｂ）は、撮像部１０ｉの垂直シフトレジスタ１６ｉの出力端に電位井戸２０ａ，２２ａが形成された状態にて、蓄積部１０ｓにおいてφs1がオン電圧とされ電極ｇs1下にチャネル電位Ψssの電位井戸２４が形成された状態を示している。蓄積部１０ｓの転送電極の幅ｗsは上述したように、ｗi＜ｗs＜２ｗi＋ｄに設定される。よって、短チャネル効果の相違によりΨis＜Ψss＜Ψis'となる。

図３（ｃ）は、図３（ｂ）に示す状態から、撮像部１０ｉの垂直シフトレジスタ１６ｉの出力端に形成された電位井戸２０ａ，２２ａを消滅させてバリア電位２０ｂ，２２ｂとした状態を示している。標準駆動時においてはΨis＜Ψssであり、かつ信号電荷が移動すべき距離も撮像部１０ｉの転送電極幅ｗiに応じた比較的短い距離であることから、信号電荷は良好な電荷転送効率で電極ｇs1へ移動する。一方、画素圧縮駆動時においては、実効的な転送電極幅が拡大した分、信号電荷が移動すべき距離も増加しており、特にフレーム転送のように高速駆動では電荷転送効率が低下するおそれがある。この問題に対して、本ＣＣＤイメージセンサでは、蓄積部１０ｓの転送電極幅ｗsを拡大することで、短チャネル効果を緩和してΨssを増加させている。これにより、図３（ｃ）に示す状態にて、撮像部と蓄積部との境界でのフリンジ電界が増加し、電荷転送効率の劣化が抑制される。

本発明に係るＣＣＤイメージセンサの概略構成を示す模式的な平面図である。 ＣＣＤイメージセンサの撮像部及び蓄積部の構造を示す主要部の平面図である。 信号電荷の垂直転送時における、撮像部の垂直シフトレジスタの出力端と蓄積部の垂直シフトレジスタの入力端とでのチャネル電位の変化を示す模式図である。 従来のフレーム転送型ＣＣＤイメージセンサの撮像部及び蓄積部の構造を示す主要部の平面図である。

符号の説明

１０ ＣＣＤイメージセンサ、１０ｉ 撮像部、１０ｓ 蓄積部、１０ｈ 水平転送部、１０ｄ 出力部、１２ チャネル領域、１４ 素子分離領域、１６ｉ，１６ｓ 垂直シフトレジスタ。

Claims (4)

1. 列方向に配列された複数の撮像部転送電極により信号電荷の列方向転送を行い、列方向に連続して並ぶｎｋ本（ｎは２以上の整数、ｋは３以上の整数である）の前記撮像部転送電極が互いに独立に駆動可能である撮像部シフトレジスタと、
   前記撮像部シフトレジスタと同じ幅のチャネル領域を有し、列方向に配列された複数の蓄積部転送電極により前記撮像部シフトレジスタから前記信号電荷を取り込んで蓄積し、列方向に連続して並ぶｋ本の前記蓄積部転送電極が互いに独立に駆動可能である蓄積部シフトレジスタと、
   を有し、
   前記撮像部シフトレジスタは、連続するｋ本の前記撮像部転送電極を互いに異なる相としてｋ相駆動する標準駆動とするか、前記撮像部転送電極の連続するｎ本ずつを同相としてｋ相駆動するビット圧縮駆動とするかを切り換えて駆動可能であり、
   前記各蓄積部転送電極と前記蓄積部シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積は、前記各撮像部転送電極と前記撮像部シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積より大きいこと、
   を特徴とする固体撮像素子。
2. 請求項１に記載の固体撮像素子において、
   前記蓄積部転送電極の幅は、前記撮像部転送電極の幅より大きいことを特徴とする固体撮像素子。
3. 請求項１又は請求項２に記載の固体撮像素子であって、前記ｎが前記ｋに等しく、前記撮像部シフトレジスタの各ビットはそれぞれ、ｋ本の前記撮像部転送電極を対応付けられ、前記ビット圧縮駆動は、前記撮像部シフトレジスタにて列方向に連続するｋ個ずつの前記ビットのうちα個に蓄積される前記信号電荷を合成して前記蓄積部シフトレジスタへ列方向転送する固体撮像素子において、
   前記蓄積部転送電極の幅ｗｓは、前記撮像部転送電極の幅ｗｉに応じた次の関係式、
   ｗｉ＜ｗｓ＜αｗｉ＋（α−１）ｄ（ここで、ｄは撮像部転送電極又は蓄積部転送電極相互間の間隙幅である）
   を満たすことを特徴とする固体撮像素子。
4. 列方向に配列された複数の撮像部転送電極により複数の画素毎の信号電荷の蓄積及び列方向転送を行う、行方向に配列された複数の撮像部シフトレジスタを含み、列方向に連続して並ぶ９本の前記撮像部転送電極が互いに独立に駆動可能である撮像部と、
   前記複数の撮像部シフトレジスタに対応して行方向に複数配列され、列方向に配列された複数の蓄積部転送電極により前記撮像部シフトレジスタから前記信号電荷を取り込んで一時蓄積する蓄積部シフトレジスタを含み、列方向に連続して並ぶ３本の前記蓄積部転送電極が互いに独立に駆動可能である蓄積部と、
   を有し、
   前記撮像部シフトレジスタは、連続する３本の前記撮像部転送電極を互いに異なる相として３相駆動する標準駆動とするか、前記撮像部転送電極の連続する３本ずつを同相として３相駆動する画素圧縮駆動とするかを切り換えて駆動可能であり、
   前記蓄積部転送電極は、前記撮像部転送電極の幅の２倍に応じた幅を有し、前記各蓄積部転送電極と前記各蓄積部シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積は、前記各撮像部転送電極と前記各撮像部シフトレジスタのチャネル領域とが交差する単位ゲート領域の面積より大きいこと、
   を特徴とする固体撮像素子。

Images