JP4595645B2 - 複合型計算機装置および複合型計算機装置の管理方法 - Google Patents

複合型計算機装置および複合型計算機装置の管理方法 Download PDF

Info

Publication number
JP4595645B2
JP4595645B2 JP2005120486A JP2005120486A JP4595645B2 JP 4595645 B2 JP4595645 B2 JP 4595645B2 JP 2005120486 A JP2005120486 A JP 2005120486A JP 2005120486 A JP2005120486 A JP 2005120486A JP 4595645 B2 JP4595645 B2 JP 4595645B2
Authority
JP
Japan
Prior art keywords
module
processor
modules
information
management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005120486A
Other languages
English (en)
Other versions
JP2006301824A (ja
JP2006301824A5 (ja
Inventor
和秀 堀本
貴成 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005120486A priority Critical patent/JP4595645B2/ja
Priority to US11/312,418 priority patent/US7418587B2/en
Publication of JP2006301824A publication Critical patent/JP2006301824A/ja
Publication of JP2006301824A5 publication Critical patent/JP2006301824A5/ja
Application granted granted Critical
Publication of JP4595645B2 publication Critical patent/JP4595645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

本発明は、1つの筐体に複数のモジュールを搭載した複合型計算機装置において、モジュールを組み合わせて計算機装置を構成する管理技術に関する。
企業で用いられる業務システム内のWEBサーバ、アプリケーションサーバ、データベースサーバには、プロセッサ、メモリ、IOデバイス、ストレージデバイス等で構成した計算機装置が用いられる。近年、計算機装置の省スペース性やシステム内のサーバを一箇所に配置し統合して管理をすること等を狙った複合型計算機装置が用いられるようになっている。複合型計算機装置としては、ブレードサーバが良く知られている。このブレードサーバは、CPUモジュールもしくはCPUブレードと呼ばれる薄いケース内にCPU、メモリ、HDD等の計算機装置の部品が搭載され、このCPUモジュールをシャーシもしくはエンクロジャと呼ばれるケースに内に複数枚搭載することにより高密度な複合型計算機装置を実現し、従来の計算機装置に比べ省スペース性が可能となっている。
また、ブレードサーバでは電源やネットワークスイッチをサーバから分離して共用することで、冗長化などの高機能な運用を行うことが可能であるが、複合型計算機装置の中には、サーバをプロセッサとメモリを持つモジュールと、ストレージと、I/Oに分けるなど従来のブレードサーバ以上に構成部品を小さくし、高機能な運用を行うことが可能なものもあらわれている。
このようにモジュール化された部品で構成される複合型計算機装置は、多数のモジュールの組み合わせが可能であることよって、プロセッサリソース、ストレージリソース、I/Oリソースの要求に柔軟に応えることができる。
複合型計算機装置では多数存在するモジュールを管理するために管理モジュールが存在することが一般的である。ブレードサーバの管理者は、この管理モジュールに例えばtelnet等の手段によりアクセスし、ブレードサーバ内の計算機装置の電源のON/OFF等を管理することが可能となっている。さらに、計算機装置上で稼動するオペレーションシステムやアプリケーション等を含めたシステム管理を行うためには、ブレードサーバの外部の計算機装置上いわゆる管理サーバで稼動する管理ソフトウェアを用いる。この管理サーバは、上で述べた管理モジュールと管理ネットワーク、例えばローカルエリアネットワーク(LAN)で接続され、管理モジュールと通信を行うことによりブレードサーバ内の計算機装置の電源のON/OFF等を管理することが可能となっている。また、この管理サーバはブレードサーバ内の個々の計算機装置と管理ネットワークで接続され、計算機装置上で稼動するオペレーションシステムやアプリケーション等の管理を行う。管理ソフトウェアと計算機装置の通信には、計算機装置上で動作するエージェントソフトウェアを用いることが一般的である。
なお、この種のブレードサーバについては特開2002-32153公報(特許文献1)に記載されている。
特開2002-32153号公報
上記のような複合型計算機装置は、様々な要求に柔軟に対応する運用を可能にするために自由度の高いモジュールの搭載と構成が可能である。しかし、モジュールの存在が多数になるにつれて運用状況は複雑になり、複合型計算機装置の管理に多大な労力が必要となる。
このような問題に対する公知例として、特開2002-14939「マルチパーティション・コンピュータシステム」がある。この公知例では、マルチプロセッサ・コンピュータシステムにおいて、サービス・プロセッサが通信リンクを介して管理を行う。しかしながら、この公知例の方式では、複合型計算機装置のモジュールの構成に制限が存在する場合、管理者が管理方法を把握するために多大な労力が必要であり、複合型計算機装置を自動的に運用管理することも難しい。
本発明で解決しようとする課題は、上記のような複合型計算機装置におけるモジュールから計算機装置を構成するための情報を管理モジュールに持たせることであり、それによって管理の手間の削減や管理の自動化を容易にすることである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
プロセッサモジュールと、プロセッサモジュールと組み合わせることで計算機装置を構成する構成要素モジュールと、プロセッサモジュールと構成要素モジュールを管理する管理モジュールを持つ複合型計算機装置であって、
管理モジュールが計算機装置を構成するためのモジュール組み合わせ制約情報と優先度情報を持ち、計算機装置の構成要求を受信すると、複合型計算機装置の搭載情報を作成したのち制約情報からモジュール組み合わせ候補情報を作成し、優先度情報が存在するときには組み合わせ候補情報に優先度を付加する管理モジュールを有することを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
複合型計算機装置においてモジュールを組み合わせて計算機装置を構成するとき、多数のモジュールの搭載や複雑な構成制約が存在があったとしても管理モジュールがモジュール構成要求を満たすモジュール構成候補を挙げることができるので、モジュール構成の管理の手間を削減することが可能となる
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は本発明における実施例の全体図を示している。
複合型計算機装置01は、プロセッサモジュール11〜1mと配線2と構成要素モジュール31と管理モジュール41から構成される。プロセッサモジュール11はCPU(Central Processing Unit プロセッサ)スロット1111〜111nとBMC(Baseboard Management Controller)112から構成されている。CPUスロット1111〜111nはCPUを挿す位置であり、プロセッサモジュールの内部状態の監視を行うコントローラであるBMC112は管理モジュール41と通信を行い、プロセッサモジュールに搭載されるCPUや温度や電源の状態を報告する。プロセッサモジュール11以外のプロセッサモジュール12〜1mもプロセッサモジュール11と同様の構成である。構成要素モジュール31は、メモリ、ストレージ、電源、冷却ファンなどの役割を持つ、プロセッサモジュールと管理モジュール以外のモジュールの総称である。管理モジュール41は複合型計算機装置内におけるモジュールの構成に関する組み合わせ制約情報として制約表411〜41pを持ち、モジュールは制約表の制約に従って組み合わせることで計算機装置を構成する。管理モジュール41はプロセッサモジュール11〜1mと構成要素モジュール31に、配線22で結ばれ、複合型計算機装置内の管理対象となる全てのモジュールと結ばれる。配線22は配線21に含めても良いし、分けても良いが、管理用配線とそれ以外の用途の配線を分けるほうが管理の安全性を確保しやすいため、本実施例では配線22と配線21を分けている。本実施例においてプロセッサモジュール12は2つの構成要素モジュール31と組み合わせる事で計算機装置51を構成している。
管理モジュール41が持つ制約表411〜41pは、本実施例における計算機装置を構成するための制約を記したものであり、モジュールの種類や組み合わせの情報を持つ。管理モジュール41は、複合型計算機装置01の外部の管理サーバや管理者からモジュールを組み合わせる構成要求が来ると、配線22を通してプロセッサモジュール11〜1mや構成要素モジュール31と通信を行い、複合型計算機装置01の搭載情報を把握する。配線22上で通信を行い応答が無い場合は、複合型計算機装置01内の配線22によって結ばれた先の位置にはモジュールが存在しないことを管理モジュールは把握する。
計算機装置51は、複合型計算機装置01において管理モジュール41の持つ制約表411〜41pの制約を満たす構成である。制約で冷却や電源に関する項目があれば、複合型計算機装置01全体で稼動しているモジュールの状態から、稼動させる冷却モジュールや電源モジュールの数や位置を管理モジュール41は候補情報として挙げる。制約でストレージに関する項目があれば、プロセッサモジュール11〜1mと組み合わせるストレージを、複合型計算機装置01内部のストレージモジュールや、外部ストレージ装置を、管理モジュール41は候補情報として挙げる。
図2の管理モジュール41は図1における管理モジュール41が優先度情報として推奨表421〜42qを持ったものである。複合型計算機装置01が、推奨表421〜42qを持つとき、モジュール構成の候補情報に優先度付けを行う。
図7は管理モジュール41が、モジュール構成要求を受けてから優先度をつけた候補情報を作成するまでのフローチャートである。
図3に示すデータ911は、モジュール構成の指示を示し、管理モジュール41へ送られる。データ911は、列9111〜9114から成っており、列9111はモジュール構成要求の番号を示し、複数の要求がある場合にはそれぞれに異なる番号がふられる。列9112は複合型計算機装置01内で行うモジュールの構成を示し、列9113は要求が持つ制約を示す。列9114は構成の種類を示し、現状から構成するほか、モジュールの追加、交換、削除を伴う構成変更も値として持ちうる。管理モジュール41は、データ911を受信すると、処理811を行いデータ912を作成する。処理811は、図1において管理サーバ41が配線22を通してプロセッサモジュール11〜1mと構成要素モジュール31から搭載情報を得る処理である。
図4に示すデータ912は複合型計算機装置01内の搭載情報である。管理モジュール41は、データ912を得たのち、処理812を行いデータ913を作成する。処理812は、データ912と制約表411〜41pを参照して制約を満たすデータ912の要素の組み合わせを構成の候補情報として挙げる処理であり、挙がった候補情報がデータ913である。
図5に示すデータ913は列9131と列9132を持つ。列9131はモジュール構成要求の番号を示し、列9111に対応する。列9132はモジュール組み合わせの候補を示したものであり、図3のデータ913ではプロセッサモジュールとI/O(Input Output)モジュールを組み合わせて計算機装置を3台構成し、それを最低限動作させるために必要な冷却ファンモジュールを2つと、電源モジュール3つと、スイッチモジュールのポート3つを使用している。管理モジュール41はデータ913を得ると、処理813を行いデータ914を生成する。処理813は、データ913と推奨表421〜42qを参照して、推奨表の評価基準を使って候補情報に優先度をつける。候補情報に優先度を付加したものがデータ914である。
図6に示すデータ914は列9141〜9143で成り立っており、列9141は列9111に対応する。列9142は列9132と同じ内容である。列9143は優先度情報である。これらにより、複合型計算機装置の制約を管理モジュールが吸収して、容易にモジュール構成を行うことが出来る。
図8は本発明における実施例2の全体図を示している。
実施例2では、複合型計算機装置02においてプロセッサモジュール11〜18を二個以上組み合わせたマルチプロセッサ計算機装置を一つのプロセッサモジュールと同様に扱える場合を示す。図8のプロセッサモジュール11〜18は内部の図示を省略しているが、図1に示すプロセッサモジュール11〜1mでCPU数n=2の場合と同じとする。複合型計算機装置02は複合型計算機装置01の構成に加えて、プロセッサモジュールを物理的または論理的に結合するために信号配線61と信号配線62を有する。マルチプロセッサ計算機装置52はプロセッサモジュール17とプロセッサモジュール18が信号配線62を介して結合したものである。管理モジュール42は、モジュールの構成情報として特にプロセッサモジュール11〜18の結合に関する組み合わせ制約情報である制約表431〜433と優先度情報である推奨表441〜442を持つ。 図9は制約表431、図10は制約表432、図11は制約表433、図12は推奨表441、図13は推奨表442に対応している。
図9に示す表431は列4311〜4319を持ち、8つあるプロセッサモジュール11〜18を組み合わせてマルチプロセッサ計算機装置にするための制約を示したものである。本実施例において、プロセッサモジュール11〜18は複合型計算機装置02における位置情報でもあるため、表431は位置の組み合わせの制約を示したものである。列4311〜4318はそれぞれプロセッサモジュールの有無を表しており、列4319は列4311〜4318までの組み合わせでマルチプロセッサ計算機装置の構成であるSMP(Symmetric Multi Processor)構成の可否を示した組み合わせ制約情報である。
図10に示す表432は列4321〜4322を持ち、列4321は表432における通し番号である。列4322はプロセッサモジュールがもつプロセッサ間の制御を行うコントローラNDC(NoDe Controller)について、SMP構成可能なNDCの種類の組み合わせを示した組み合わせ制約情報である。
図11に示す表433は列4331〜4333を持ち、プロセッサ種類についてSMP構成可能な組み合わせを示した組み合わせ制約情報である。列4331は表433の通し番号である。列4332は列4321に対応する番号である。列4333は、対応する列4321の番号で示されたNDCについて、SMP構成可能なプロセッサの種類の組み合わせを示した組み合わせ制約情報である。
図12に示す表441は列4411〜4415を持ち、プロセッサモジュールの組み合わせについて推奨の評価を示した組み合わせ制約情報である。列4411は表431に示すプロセッサモジュールの組み合わせに対応する。列4412は列4411の組み合わせを管理モジュールの製造元が検証した評価値である。複合型計算機装置02の個体が列4411に示す組み合わせにおいて、実際に起動した回数が列4413に示す値であり、正常終了した回数が列4414に示す値であり、稼動した時間が列4415に示す値である。
図13に示す表442は列4421〜4424を持つ。列4421は列4331に対応する値を示す。列4422は管理モジュール42の製造元が検証した性能を示し、列4423は管理モジュール42の製造元が検証した温度による優先度情報を示し、列4424は管理モジュール42の製造元が検証したその他の総合的な優先度情報を示す。
図14は管理モジュールが受けたモジュール構成要求のデータ921であり、列9211〜9214を持つ。列9211はデータ921の通し番号である。列9212は複合型計算機装置02内で行うモジュールの構成を示し、列9213は要求が持つ制約を示す。列9214は構成の種類を示し、現状から構成するほか、モジュールの追加、交換、削除を伴う構成変更も値として持ちうる。
図15に示すデータ922は複合型計算機装置02におけるプロセッサモジュールの情報であり、列9221〜9224を持つ。列9221はプロセッサモジュールの番号である。列9222はプロセッサモジュール11を例に取ると、CPUスロット1111である一番目のCPUスロットにあるCPUの種類である。列9223はプロセッサモジュール11を例に取ると、CPUスロット1112である二番目のCPUスロットにあるCPUの種類である。列9224はプロセッサモジュールが計算機装置やマルチプロセッサモジュールの構成に関わっている場合に、関係するモジュールを示したものである。
図16に示すデータ923は、モジュール構成の候補を示すデータであり、列9231〜9232を持つ。列9231は列9211に対応する番号である。列9232はデータ921で要求されたマルチプロセッサモジュールを構成できるプロセッサモジュール11〜18の組み合わせである。
図17に示すデータ924は、データ923のモジュール構成の候補に優先度情報をつけたものであり、列9241〜9242を持つ。列9241は列9211に対応する番号である。列9242はデータ921で要求されたマルチプロセッサモジュールを構成可能なプロセッサモジュール11〜18の組み合わせである。列9243は、推奨表441と推奨表442を元にデータ923で示された候補の優先度情報である。
図18は管理モジュール42が、モジュール構成要求を受けてから優先度情報付き候補を作成するまでのフローチャートである。データ921は、モジュール構成の指示を示し、管理モジュール42へ送られる。管理モジュール42は、データ921を受信すると、処理821を行いデータ922を作成する。処理821は、管理モジュール42が配線22を通してプロセッサモジュール11〜18と構成要素モジュール31から情報を得る処理である。管理モジュール42は、データ922を得ると、処理822を行いデータ923を作成する。処理822は、データ922と制約表431〜433を参照して制約を満たすデータ922の要素の組み合わせを構成の候補として挙げる処理であり、挙がった候補がデータ923である。管理モジュール42はデータ923を得ると、処理823を行いデータ924を生成する。処理823は、データ923と推奨表441〜442を参照して、優先度情報を使って候補情報に優先度をつける処理である。
データ921が管理モジュール42に要求として来たとき、管理モジュール42は複合型計算機装置02内の搭載情報を問い合わせデータ922を作成した後、データ921とデータ922から制約表431〜433の制約を満たすものを抽出してデータ923を作成する。管理モジュール42はデータ923の各項目について、推奨表441〜442の該当項目から優先度情報を加えてデータ924を作成する。
これらにより、複合型計算機装置のマルチプロセッサ計算機装置を構成するための制約を管理モジュールが吸収して、容易にモジュール構成を行うことが出来る。
図19は本発明における実施例3の全体図を示している。
実施例3では、複合型計算機装置03においてプロセッサモジュール11〜18またはマルチプロセッサ計算機装置53〜54に対して拡張I/Oカード用I/Oモジュール32の拡張I/Oカード用スロット3201〜3216を割り当てることが出来る場合を示す。図19のプロセッサモジュール11〜18は内部を省略しているが、図1に示すプロセッサモジュール11〜1mと同じとする。複合型計算機装置03は複合型計算機装置02の構成に加えて、拡張I/Oカード用I/Oモジュール32とその拡張I/Oカードスロット3201〜3216をプロセッサモジュールに割り当てるための配線23が存在する。拡張プロセッサ計算機装置55はプロセッサモジュール11に拡張I/Oカード用スロット3201と3202を割り当てたもので、拡張プロセッサ計算機装置56はプロセッサモジュール12に拡張I/Oカード用スロット3203と3204を割り当てたもので、拡張プロセッサ計算機装置57はマルチプロセッサ計算機装置53に拡張I/Oカード用スロット3205〜3208を割り当てたもので、拡張プロセッサ計算機装置58はマルチプロセッサ計算機装置74に拡張I/Oカード用スロット3209〜3216を割り当てたものである。管理モジュール43はモジュールの構成情報として特にプロセッサモジュールまたはマルチプロセッサ計算機装置と拡張I/Oカード用スロットに関する組み合わせ制約情報を示す制約表451を持つ。
図20は制約表451である。制約表451は列4511〜4519を持ち、プロセッサモジュールまたはマルチプロセッサ計算機装置とそれに割り当てられた拡張I/Oカード用スロットについて、拡張I/Oカード用スロットの番号づけを示す。列4511はプロセッサモジュールまたはマルチプロセッサ計算機装置の種類を示し、列4512〜4519は列4511のプロセッサモジュールまたはマルチプロセッサ計算機装置と拡張I/Oカード用スロットが拡張プロセッサ計算機装置を構成するとき、拡張I/Oカード用スロットに関連付けられる番号を示す。
図21は管理モジュール43への要求を示したデータ931である。データ931は列9311〜9314を持ち、拡張I/Oカード用I/Oモジュールが拡張I/Oカード用スロットをプロセッサモジュールまたはマルチプロセッサ計算機装置に割り当てる要求である。列9311はデータ931の通し番号である。列9312はモジュール構成の要求である。列9133はモジュール構成の要求で使用するモジュールの限定を行ったものである。列9314はモジュール構成要求の種類で、搭載の変更無し、追加、削除、交換などが示される。
図22は複合型計算機装置03のモジュール搭載情報を示したデータ932である。
図23は管理モジュール43が生成したモジュール構成の候補データ933である。データ933は列9331〜9332を持つ。列9331は列9311に対応する番号である。列9332はモジュール構成の候補である。
図24は実施例3における管理方法を示したもので、管理モジュール43が要求データ931を受けてから候補データ933を作成するまでの流れである。管理モジュール43はデータ931を受けると、処理831で複合型計算機装置03に搭載されるモジュールと配線22を通して通信を行い搭載情報を把握して、データ932を作成する。管理モジュール43がデータ932を受けると、処理832で制約表451を参照してモジュール構成の候補データ933を作成する。
これらにより、複合型計算機装置の拡張プロセッサ計算機装置を構成するための制約を管理モジュールが吸収して、容易にモジュール構成を行うことが出来る。
図25は本発明における実施例4の全体図を示している。
実施例4では、プロセッサモジュール141または142に対してアドインカードを追加可能な場合について示す。複合型計算機装置04はプロセッサモジュール141〜142と配線21〜22と構成要素モジュール31と管理モジュール44とI/Oモジュール71〜73で構成される。プロセッサモジュール141は内部ポート1141〜1142を持つアドインカード1131〜1133を持ち、それ以外の構成は複合型計算機装置01内のプロセッサモジュール11と同じである。プロセッサモジュール142もプロセッサモジュール141と同様の構成であり、二つ目のアドインカードの存在と、一つ目のアドインカードの種類が異なる。アドインカード1131、1133、1233はEthernet(Ethernetは登録商標)用のカードであり、アドインカード1132はFiber Channel(FC)用のカードであり、アドインカード1231はPCI-Express用のカードである。アドインカード付属の入出力ポート1141、1142、1143、1241、1243は共通のインターフェースであり、I/Oモジュール71〜73の内部ポート7121、7122、7221、7222、7321、7322に接続される。I/Oモジュール71は内部ポート7121と7122と、出力ポート7111と7112と、スイッチを持つ。ポート7111と7112はEthernetのポートである。I/Oモジュール72は内部ポート7121と7122と、出力ポート7211と7212と、スイッチを持つ。ポート7211と7212はFCのポートである。I/Oモジュール73は出力ポートとしてポート7311と7312を持つ。ポート7211と7212はEthernetのポートである。I/Oモジュール73はスイッチを持たない点でI/Oモジュール71と異なる。アドインカードとI/Oモジュールの間には制約があり、あるプロセッサモジュールの一番目のアドインカードがEthernetである場合、対応するI/O出力ポートはEthernetである必要があり、それに対応するその他のプロセッサモジュールの一番目のアドインカードはEthernet以外の場合は、I/Oモジュールの出力ポートから出力できない。管理モジュール44は、アドインカードとI/Oモジュールの組み合わせ制約情報として制約表471、優先度情報として推奨表481を持つ。複合型計算機装置04の外部には管理モジュール44に接続された管理サーバ40が存在する。
図26は制約表471である、制約表471は列4711と4712を持ち、アドインカードとI/Oモジュールの間の制約を示す。列4711はプロセッサモジュールにおけるアドインカード挿入位置を示し、列4712はそれぞれのアドインカードの挿入位置に対応するI/Oモジュールを示す。
図27は推奨表481である。推奨表481は管理モジュール44の製造元による優先度情報であり、I/O出力ポートとアドインカードの相性による評価を示している。
図28〜33は実施例4におけるモジュールの搭載変更無しの場合の管理方法に関する例であり、図34〜39は実施例4におけるモジュールの追加搭載の場合の管理方法に関する例である。
図28と図34は管理モジュール44への要求を示したデータ941である。データ941は列9411〜9414を持ち、アドインカードとI/Oモジュールを対応付ける要求である。列9411はデータ941の通し番号である。列9412はモジュール構成の要求である。列9413はモジュール構成の要求で使用するモジュールの限定を行ったものである。列9314はモジュール構成要求の種類で、搭載の変更無し、追加、削除、交換などが示される。
図29と図34は複合型計算機装置04のプロセッサモジュールの搭載情報を示したデータ942である。データ942は列9421〜9424を持つ。列9421はモジュールを示す。列9422以降は列9421で示したモジュールに挿入されたアドインカードを示す。
図30と図36は複合型計算機装置04のI/Oモジュールの搭載情報を示したデータ943である。データ943は列9431〜9434を持つ。列9431はモジュールを示す。列9432は列9431で示したモジュールの種類を示す。列9433はI/Oモジュールのスイッチ機能の有無を示す。
図31と図37は管理モジュール44が生成したモジュール構成の候補データ944である。データ944は列9441〜9442を持つ。列9441は列9411に対応する番号である。列9442はモジュール構成の候補である。
図32と図38はモジュール構成の候補データ944を順序付けしたデータ945である。データ945は列9451〜9453を持つ。列9451は列9411に対応する番号である。列9452はモジュール構成の候補である。列9453は推奨表による優先度を示したものである。
図33は実施例4における、管理方法を示したもので、管理モジュール44が要求データ941を受けてから、優先度付き候補データ945を作成するまでのフローチャートである。管理モジュール44はデータ941を受けると、処理841で複合型計算機装置04に搭載されるモジュールと配線22を通して通信を行い搭載情報を把握して、データ942とデータ943を作成する。管理モジュール44がデータ942とデータ943を受けると、処理842で制約表471を参照してモジュール構成の候補データ944を作成する。管理モジュール44はデータ943を受けると、処理843で推奨表481を参照してモジュール構成の候補データ945を作成し、管理サーバ40に報告する。管理サーバ40からの応答があった場合、管理モジュール44は管理サーバ40からの応答によってモジュール構成指示を受けると、応答に基づいたモジュールの構成を行う。
図39は実施例4における、管理方法を示したもので、管理モジュール44が要求データ941を受けてから、順位付き候補データ945を管理サーバへと報告するまでのフローチャートである。管理モジュール44はデータ941を受けると、処理841で複合型計算機装置04に搭載されるモジュールと配線22を通して通信を行い搭載情報を把握して、データ942とデータ943を作成する。管理モジュール44がデータ942とデータ943を受けると、処理842で制約表471を参照してモジュール構成の候補データ944を作成する。管理モジュール44はデータ943を受けると、処理843で推奨表481を参照してモジュール構成の候補データ945を作成し、管理サーバ40に報告する。
これらにより、複合型計算機装置の拡張プロセッサモジュールを構成するための制約を管理モジュールが吸収して、容易にモジュール構成を行うことが出来る。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の複合型計算機装置においてモジュール組み合わせにより計算機装置を構成するための管理方法は、計算機装置の管理性向上に適している。
本発明の実施例1の全体構成図を示す。 図1の複合型計算機装置に設けられた管理モジュールが優先度情報を持つ場合の説明図を示す。 実施例1の管理方法におけるモジュール構成の要求情報を示す。 実施例1の管理方法における複合型計算機装置の搭載情報を示す。 実施例1の管理方法におけるモジュール構成の候補情報を示す。 実施例1の管理方法におけるモジュール構成の優先度付き候補情報を示す。 実施例1の管理方法のフローチャートを示す。 本発明の実施例2の全体構成図を示す。 実施例2の管理方法におけるプロセッサモジュールの組み合わせ制約情報を示す。 実施例2の管理方法におけるNDCの組み合わせ制約情報を示す。 実施例2の管理方法におけるプロセッサの組み合わせ制約情報を示す。 実施例2の管理方法におけるプロセッサモジュール組み合わせに対応する優先度情報を示す。 実施例2の管理方法におけるプロセッサ組み合わせに対応する優先度情報を示す。 実施例2の管理方法におけるモジュール構成の要求情報を示す。 実施例2の管理方法における複合型計算機装置の搭載情報を示す。 実施例2の管理方法におけるモジュール構成の候補情報を示す。 実施例2の管理方法におけるモジュール構成の優先度付き候補情報を示す。 実施例2の管理方法のフローチャートを示す。 本発明の実施例3の全体構成図を示す。 実施例3の管理方法における組み合わせ制約情報を示す。 実施例3の管理方法におけるモジュール構成の要求情報を示す。 実施例3の管理方法における複合型計算機装置の搭載情報を示す。 実施例3の管理方法におけるモジュール構成の候補情報を示す。 実施例3の管理方法のフローチャートを示す。 本発明の実施例4の全体構成図を示す。 実施例4の管理方法における組み合わせ制約情報を示す。 実施例4の管理方法における優先度情報を示す。 実施例4の管理方法におけるモジュール搭載変更無しの場合のモジュール構成の要求情報を示す。 実施例4の管理方法におけるモジュール搭載変更無しの場合の複合型計算機装置の搭載情報を示す。 実施例4の管理方法におけるモジュール搭載変更無しの場合の複合型計算機装置の搭載情報を示す。 実施例4の管理方法におけるモジュール搭載変更無しの場合のモジュール構成の候補情報を示す。 実施例4の管理方法におけるモジュール搭載変更無しの場合のモジュール構成の優先度付き候補情報を示す。 実施例4の管理方法のモジュール搭載追加の場合のフローチャートを示す。 実施例4の管理方法におけるモジュール搭載追加の場合のモジュール構成の要求情報を示す。 実施例4の管理方法におけるモジュール搭載追加の場合の複合型計算機装置の搭載情報を示す。 実施例4の管理方法におけるモジュール搭載追加の場合の複合型計算機装置の搭載情報を示す。 実施例4の管理方法におけるモジュール搭載追加の場合のモジュール構成の候補情報を示す。 実施例4の管理方法におけるモジュール搭載追加の場合のモジュール構成の優先度付き候補情報を示す。 実施例4の管理方法のモジュール搭載追加の場合のフローチャートを示す。
符号の説明
01,02,03,04 複合型計算機装置
11,12,…,18,…,1m,141,142 プロセッサモジュール
1111,1112,…,111m,…,1n1m プロセッサソケット
112,122,…,1m2 BMC
1131,1132,1133,1231,1232 アドインカード
1141,1142,1143,1241,1242 アドインカードのポート
21 モジュール間の配線
22 管理用配線
23 プロセッサモジュールと拡張I/Oカード用I/Oモジュールを結ぶ配線
31 構成要素モジュール
32 拡張I/Oカード用I/Oモジュール
3201,3202,3203,3204,3205,3206,3207,3208,3209,3210,3211,3212,3213,3214,3215,3216 拡張I/Oカード用スロット
40 管理サーバ
41,42,43,44 管理モジュール
411,412,…,41p,431,432,433,451,471,472 組み合わせ制約情報である制約表
4311,4312,4313,4314,4315,4316,4317,4318,4319 制約表431の列
4321,4322 制約表432の列
4331,4332 制約表433の列
4511,4512,4513,4514,4515,4516,4517,4518,4519 制約表451の列
4711,4712 制約表471の列
421,422,…,42q,441,442,481 優先度情報である推奨表
4411,4412,4413,4414,4415 制約表441の列
4421,4422,4423,4424 制約表442の列
51 計算機装置
61,62 信号配線
71,72,73 アドインカード用のI/Oモジュール
7111,7112,7211,7212,7311,7312,7411,7412 アドインカード用のI/Oモジュールの外部ポート
7121,7122,7221,7222,7321,7322,7421,7422 アドインカード用のI/Oモジュールの内部ポート
52,53,54 マルチプロセッサ計算機装置
55,56,57,58 拡張プロセッサ計算機装置
811,812,813,814,821,822,823,824,831,832,833,834,841,842,843,844,845,846,847,851,852,853,854,855,856 フローチャートの処理
911,921,931,941,951 モジュール構成要求情報
9111,9112,9113,9114,9211,9212,9213,9214,9311,9312,9313,9314,9411,9412,9413,9414,9511,9512,9513,9514 モジュール構成要求データの列
912,922,932,942,943,952,953 モジュール搭載情報
9221,9222,9223,9224 モジュール搭載情報922の列
9421,9422,9423,9424,… モジュール搭載情報942の列
9431,9432,9433 モジュール搭載情報943の列
9521,9522,9523,9524,… モジュール搭載情報952の列
9531,9532,9533 モジュール搭載情報953の列
913,923,933,944,954 モジュール構成候補
9131,9132 モジュール構成候補913の列
9231,9232 モジュール構成候補923の列
9331,9332 モジュール構成候補933の列
9441,9442 モジュール構成候補944の列
9541,9542 モジュール構成候補954の列
914,924,945,955 優先度付きモジュール構成候補
9141,9142,9143 優先度付きモジュール構成候補914の列
9241,9242,9243 優先度付きモジュール構成候補924の列
9451,9452,9453 優先度付きモジュール構成候補945の列
9551,9552,9553 優先度付きモジュール構成候補955の列。

Claims (2)

  1. 1以上のプロセッサ及び前記プロセッサの電源制御・監視を行うプロセッサモジュールコントローラを有する複数のプロセッサモジュールと、
    1以上の前記プロセッサモジュールと組み合わせることで計算機装置を構成することができる計算機装置の構成要素となる複数の構成要素モジュールと、
    前記プロセッサモジュールと前記構成要素モジュールとに管理用のインターフェースで接続され1以上の前記プロセッサモジュールと1以上の前記構成要素モジュールとの組み合わせを制御して1以上の計算機装置を構成する管理モジュールとを備えた複合型計算機装置において、前記管理モジュールは、
    前記プロセッサモジュールの2つ以上を組み合わせて前記構成要素モジュールと合わせてSMPを構成する場合のプロセッサモジュールの搭載位置の組み合わせによるSMP構成の可否の情報、プロセッサモジュールの種類の組み合わせによるSMP構成の可否の情報、及び組み合わせるプロセッサモジュールに搭載されているプロセッサ種類の組み合わせによるSMP構成の可否の情報を含む組み合わせ制約情報を保持しており、
    前記プロセッサモジュールの2つ以上と前記構成要素モジュールとを組み合わせてSMPを構成する場合に、前記管理用のインターフェースを介して前記プロセッサモジュール及び前記構成要素モジュールと通信して前記プロセッサモジュール及び前記構成要素モジュールの搭載情報を取得し、当該搭載情報及び前記組み合わせ制約情報から、搭載位置の組み合わせ、プロセッサモジュールの種類の組み合わせ、および搭載されているプロセッサ種類の組み合わせの全てでSMP構成が可であるプロセッサモジュールの組み合わせを抽出してSMPを構成するプロセッサモジュールの組み合わせの候補を示す組み合わせ候補情報を作成する機能を有することを特徴とする複合型計算機装置。
  2. 1以上のプロセッサ、及び前記プロセッサの制御や電源制御・監視等を行うプロセッサモジュールコントローラを有する複数のプロセッサモジュールと、1以上の前記プロセッサモジュールと組み合わせることで計算機装置を構成することができる計算機装置の構成要素となる複数の構成要素モジュールと、前記プロセッサモジュールと前記構成要素モジュールとに管理用のインターフェースで接続され1以上の前記プロセッサモジュールと1以上の前記構成要素モジュールとの組み合わせを制御して1以上の計算機装置を構成する管理モジュールとを備えた複合型計算機装置における前記管理モジュールによる複合型計算機装置の管理方法において、
    モジュール構成要求に応じて、前記管理用のインターフェースを介して前記プロセッサモジュール及び前記構成要素モジュールと通信して前記プロセッサモジュール及び前記構成要素モジュールの搭載情報を取得し、
    前記管理モジュールが予め保持した、前記プロセッサモジュールの2つ以上を組み合わせて前記構成要素モジュールと合わせてSMPを構成する場合のプロセッサモジュールの搭載位置の組み合わせによるSMP構成の可否の情報、プロセッサモジュールの種類の組み合わせによるSMP構成の可否の情報、及び組み合わせるプロセッサモジュールに搭載されているプロセッサ種類の組み合わせによるSMP構成の可否の情報を含む組み合わせ制約情報と、前記搭載情報とに基づいて、搭載位置の組み合わせ、プロセッサモジュールの種類の組み合わせ、及び搭載されているプロセッサ種類の組み合わせの全てでSMP構成が可であるプロセッサモジュールの組み合わせを抽出してSMPを構成するプロセッサモジュールの組み合わせの候補を示す組み合わせ候補情報を作成することを特徴とする複合型計算機装置の管理方法。
JP2005120486A 2005-04-19 2005-04-19 複合型計算機装置および複合型計算機装置の管理方法 Active JP4595645B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005120486A JP4595645B2 (ja) 2005-04-19 2005-04-19 複合型計算機装置および複合型計算機装置の管理方法
US11/312,418 US7418587B2 (en) 2005-04-19 2005-12-21 Compound computer machine and management method of compound computer machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120486A JP4595645B2 (ja) 2005-04-19 2005-04-19 複合型計算機装置および複合型計算機装置の管理方法

Publications (3)

Publication Number Publication Date
JP2006301824A JP2006301824A (ja) 2006-11-02
JP2006301824A5 JP2006301824A5 (ja) 2008-02-28
JP4595645B2 true JP4595645B2 (ja) 2010-12-08

Family

ID=37109924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120486A Active JP4595645B2 (ja) 2005-04-19 2005-04-19 複合型計算機装置および複合型計算機装置の管理方法

Country Status (2)

Country Link
US (1) US7418587B2 (ja)
JP (1) JP4595645B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8868790B2 (en) 2004-02-13 2014-10-21 Oracle International Corporation Processor-memory module performance acceleration in fabric-backplane enterprise servers
US7843906B1 (en) 2004-02-13 2010-11-30 Habanero Holdings, Inc. Storage gateway initiator for fabric-backplane enterprise servers
US7633955B1 (en) 2004-02-13 2009-12-15 Habanero Holdings, Inc. SCSI transport for fabric-backplane enterprise servers
US8713295B2 (en) * 2004-07-12 2014-04-29 Oracle International Corporation Fabric-backplane enterprise servers with pluggable I/O sub-system
US9639347B2 (en) * 2009-12-21 2017-05-02 International Business Machines Corporation Updating a firmware package
JP5901386B2 (ja) * 2012-03-28 2016-04-06 三菱電機株式会社 集線型通信装置および管理装置
JP5954338B2 (ja) * 2014-01-14 2016-07-20 横河電機株式会社 計装システム及びその保守方法
JP5880620B2 (ja) 2014-05-14 2016-03-09 日本電気株式会社 コンピュータ、サーバー、モジュール、コンピュータの制御方法、および、開通制御プログラム
JP6304772B2 (ja) 2015-10-26 2018-04-04 Necプラットフォームズ株式会社 電子部品、サーバー、カバー部材、および、支持部材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316747A (ja) * 1997-11-04 1999-11-16 Digital Equip Corp <Dec> 多数のオペレ―ティングシステムインスタンス及びソフトウェア制御式リソ―ス割り当てを伴うマルチプロセッサコンピュ―タア―キテクチャ
JP2000315197A (ja) * 1999-03-31 2000-11-14 Internatl Business Mach Corp <Ibm> 区分システム用の動的構成を備えたpciスロット制御装置
JP2003067351A (ja) * 2001-08-28 2003-03-07 Nec System Technologies Ltd 分散型コンピュータの構成制御システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565767B2 (ja) 2000-07-19 2004-09-15 トラストガード株式会社 カートリッジ型サーバユニットおよび該サーバユニット搭載用筐体ならびにサーバ装置
US20030069960A1 (en) * 2001-10-04 2003-04-10 Symons Julie A. Method for describing and comparing data center physical and logical topologies and device configurations
US20030232598A1 (en) * 2002-06-13 2003-12-18 Daniel Aljadeff Method and apparatus for intrusion management in a wireless network using physical location determination
US7774441B2 (en) * 2003-08-05 2010-08-10 Siemens Industry Inc. System and method for configuring nodes in a network
JP4555140B2 (ja) * 2005-04-22 2010-09-29 株式会社日立製作所 複合型計算機装置およびその管理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316747A (ja) * 1997-11-04 1999-11-16 Digital Equip Corp <Dec> 多数のオペレ―ティングシステムインスタンス及びソフトウェア制御式リソ―ス割り当てを伴うマルチプロセッサコンピュ―タア―キテクチャ
JP2000315197A (ja) * 1999-03-31 2000-11-14 Internatl Business Mach Corp <Ibm> 区分システム用の動的構成を備えたpciスロット制御装置
JP2003067351A (ja) * 2001-08-28 2003-03-07 Nec System Technologies Ltd 分散型コンピュータの構成制御システム

Also Published As

Publication number Publication date
JP2006301824A (ja) 2006-11-02
US7418587B2 (en) 2008-08-26
US20060236082A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP4595645B2 (ja) 複合型計算機装置および複合型計算機装置の管理方法
US10824358B2 (en) Technologies for dynamically managing the reliability of disaggregated resources in a managed node
US10467170B2 (en) Storage array including a bridge module interconnect to provide bridge connections to different protocol bridge protocol modules
US20070180288A1 (en) Method, system and program for securing redundancy in parallel computing sytem
US9928206B2 (en) Dedicated LAN interface per IPMI instance on a multiple baseboard management controller (BMC) system with single physical network interface
US8380967B2 (en) Electronic device, power-on method for an electronic device, and program
US20070234032A1 (en) System and method for chassis management
JP2007065751A (ja) ストレージシステム及び記憶制御方法
US20130151686A1 (en) Management device, information processing device and control method
US7797394B2 (en) System and method for processing commands in a storage enclosure
US7457847B2 (en) Serial redirection through a service processor
CN112463715A (zh) 一种基于虚拟数据总线的核间通信方法及装置
US20080010364A1 (en) Blade type computer management system
US20060114923A1 (en) Disaggregated star platform management bus architecture system
US20100262957A1 (en) Network Device and System Thereof
US8516102B2 (en) Computer managing method
KR100704300B1 (ko) 네트워크에 배치된 서버 공유시스템 및 그 운영방법
JP2016167213A (ja) ブレード装置およびブレード装置管理方法
JP4650278B2 (ja) 複合型情報プラットフォーム装置および複合型情報プラットフォーム装置の管理方法
CN111953795A (zh) 在移动应用中节点位置和状态信息查询***及其查询方法
US20160366024A1 (en) Method and associated apparatus for managing a storage system
KR20080103118A (ko) 서버 공유에 따른 데이터베이스 안전 관리시스템
US20160204982A1 (en) System and method of supporting more than 256 sensors by intelligent platform management interface (ipmi) based server management controller
JP2007115093A (ja) 性能情報収集方法及び計算機システム
CN118337738A (zh) 网络数据交换装置、方法、电子设备、存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R151 Written notification of patent or utility model registration

Ref document number: 4595645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3