JP4593835B2

JP4593835B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4593835B2
Application number: JP2001203024A
Authority: JP
Inventors: 隆一佐原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-07-04
Filing date: 2001-07-04
Publication date: 2010-12-08
Anticipated expiration: 2021-07-04
Also published as: JP2003017654A

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板への実装効率を高め、高密度実装を可能にし、信頼性の高い基板実装を実現できるチップサイズの半導体装置およびその製造方法に関するものであり、特に半導体ウェハーレベルで製造し、かつ信頼性の高い半導体装置構造を実現できる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯機器の軽量小型化、高密度化にともない、リード端子を外部電極として有した半導体パッケージの高密度実装化が進む中、より高密度実装を図るため、チップ状の半導体装置を電子機器の配線基板等に実装する技術が開発されている。
【０００３】
以下、従来の半導体装置について図面を参照しながら説明する。
【０００４】
図５は従来の半導体装置を示す図であり、図５（ａ）は構成斜視図であり、図５（ｂ）は図５（ａ）のＡ−Ａ１箇所の断面図である。
【０００５】
図５に示すように従来の半導体装置は、一主面上の周辺領域に内部の半導体集積回路素子と接続した複数の電極パッド１を有した半導体チップ２と、各電極パッド１を除く半導体チップ２の主面領域上に形成された絶縁性の低弾性樹脂よりなる絶縁層３と、半導体チップ２の主面内であって、形成された絶縁層３上に各電極パッド１と接続した金属導体よりなる配線層４により再配線接続で２次元配置された複数のコンタクトパッド５と、それらコンタクトパッド４を除く半導体チップ２の主面上に形成され、電極パッド１，配線層４を保護したソルダーレジストなどの絶縁性樹脂層６と、コンタクトパッド５上に各々設けられた半田ボールなどの突起電極７より構成されている。
【０００６】
次に従来の半導体装置の製造方法について、図６，図７を参照して説明する。図６，図７は従来の半導体装置の製造方法を示す主要工程ごとの断面図である。
【０００７】
まず図６（ａ）に示すように、一主面上の周辺部に複数の電極パッド１が形成され、半導体集積回路素子が形成された半導体チップ２をその面内に複数個形成された半導体ウェハー８を用意する。
【０００８】
次に図６（ｂ）に示すように、用意した半導体ウェハー８内の各半導体チップ２の主面上であって、周辺の複数の電極パッド１を除く主面領域を覆うように絶縁性の低弾性材料により絶縁層３を形成する。
【０００９】
次に図６（ｃ）に示すように、半導体ウェハー８の各半導体チップ２の主面上において、一端を電極パッド１と接続させ、他端を形成した絶縁層３上に延在させ、２次元配置でコンタクトパッド５を構成する配線層４を形成する。
【００１０】
次に図６（ｄ）に示すように、半導体ウェハー８の各半導体チップ２の主面上の略全面であって、形成したコンタクトパッド５を除いて配線層４、電極パッド１を絶縁性樹脂で被覆して絶縁性樹脂層６を形成する。
【００１１】
次に図７（ａ）に示すように、半導体ウェハー８の各半導体チップ２上のコンタクトパッド５上に導電性材料により突起電極７を形成する。
【００１２】
次に図７（ｂ）に示すように、半導体ウェハー８の各半導体チップ２間のダイシングスクライヴライン９に対して、ウェハー上方側から回転ブレード１０により絶縁性樹脂層６とともに切断して、個々の半導体装置を得る。
【００１３】
次に図７（ｃ）には、半導体ウェハーから個片に分離した半導体装置を示し、構成は図５に示した構成と同様である。
【００１４】
以上のような各工程により、基板実装に適したチップ状で高密度タイプの半導体装置を製造できるものである。
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置においては、小型の半導体装置を実現できるものの、近年要求されるさらなる高密度化，高集積度化、かつ多機能化には限界があり、ウェハーレベルパッケージの構造改革が必要であった。
【００１６】
また高密度化，高集積度化，多機能化のために、複数の半導体チップをそれらチップどうしを積層させて構成するスタック型の半導体装置が開発されているが、半導体装置自体の信頼性などの構造的な問題、製造過程での問題が顕在化し、また量産レベルでより高効率を実現するための工法の確立には、ウェハーレベル工法での多工数などの問題を有しているのが実状であった。
【００１７】
本発明は前記従来の課題の解決とともに、近年の高密度パッケージ技術の要望に応えるものであり、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【００１８】
前記従来の課題を解決するために本発明の半導体装置は、表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップと、前記第１の半導体チップの表面にフリップチップで前記第２の電極パッドと接続して搭載された第２の半導体チップと、前記第１の半導体チップの前記第１の電極パッド上に設けられた突起電極と、前記第１の半導体チップの表面を覆い、少なくとも前記第１の半導体チップと前記第２の半導体チップとの間隙を封止した樹脂とよりなる半導体装置であって、前記第２の半導体チップの裏面の面と前記突起電極の表面の面とが略同一面に構成され、前記第２の半導体チップの裏面上には絶縁薄膜が形成されている半導体装置である。
【００１９】
そして具体的には、その一端が前記突起電極と接続し、他端が前記第２の半導体チップの裏面に延在した配線を有するとともに、前記絶縁薄膜は、前記配線の一部を開口させて前記第１の半導体チップおよび第２の半導体チップの裏面を覆ったレジストである半導体装置である。
【００２０】
また、レジストから開口した配線上に外部端子として突起電極が設けられている半導体装置である。
【００２１】
前記構成の通り、本発明の半導体装置は、第１の半導体チップ上に第２の半導体チップがフリップチップ実装された高密度パッケージであり、第２の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第２の半導体チップの裏面上に再配線により電極を引き回して構成した際、上部が研削された突起電極面と再配線する面、すなわち第２の半導体チップの裏面とが略同一面であるため、配線の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。さらに第１の半導体チップの第１の電極パッド上に設けられた電極は突起電極であり、体積的、面積的に大きな容量を有する電極であるため、信号の入出力が高速となり、高速動作の半導体装置を実現できるものである。
【００２２】
本発明の半導体装置の製造方法は、その表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップがその面内に複数個形成された半導体ウェハーを用意する第１工程と、前記半導体ウェハー上の前記第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程と、前記半導体ウェハー上の前記第１の半導体チップの表面上に第２の半導体チップをその表面側を対向させて搭載する第３工程と、前記半導体ウェハー上を樹脂で封止する第４工程と、
前記半導体ウェハー上の前記第２の半導体チップの裏面側から、前記突起電極の上部および前記第２の半導体チップの裏面を研削し、前記突起電極の表面と前記第２の半導体チップの裏面とを略同一面に形成する第５工程と、
少なくとも前記第２の半導体チップの裏面上に絶縁薄膜を形成する第６の工程と、
よりなる半導体装置の製造方法である。
【００２３】
そして具体的には、第３工程では、第１の半導体チップの面積よりも小さい第２の半導体チップを搭載する半導体装置の製造方法である。
【００２４】
また、第３工程では、第１の半導体チップの第２の電極パッドと第２の半導体チップの電極パッドとを接続させてフリップチップ接続して搭載する半導体装置の製造方法である。
【００２５】
また、第４工程では、少なくとも半導体ウェハー内の第１の半導体チップと第２の半導体チップとの間隙、半導体ウェハー上の突起電極を覆うように封止する半導体装置の製造方法である。
【００２６】
第５工程と第６工程との間に、その一端を半導体ウェハー上の突起電極に接続させ、他端を第２の半導体チップの裏面に延在させた配線を形成する工程を有する半導体装置の製造方法である。
【００２７】
また、第６工程の後、第７工程として、半導体ウェハー上の第２の半導体チップの裏面に延在した配線上に外部端子として突起電極を形成する工程を有する半導体装置の製造方法である。
【００２８】
また、第５工程と第６工程との間に、その一端を半導体ウェハー上の突起電極に接続させ、他端を第２の半導体チップの裏面に延在させた配線を形成し、前記第６の工程は、前記形成した配線の一部を開口させ、前記半導体ウェハー上をレジストで封止する工程である半導体装置の製造方法である。
【００２９】
第６工程の後、第７工程として、半導体ウェハー上の第２の半導体チップの裏面に延在した配線上のレジストから開口した配線上に突起電極を形成する工程を有する半導体装置の製造方法である。
【００３０】
また、第６工程の以降、最終工程では半導体ウェハー内の第１の半導体チップの各単位に分割して半導体装置を得る工程を有する半導体装置の製造方法である。
【００３１】
さらに、半導体ウェハー上の第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程では、第３工程で搭載する第２の半導体チップの裏面よりも高い高さの突起電極を形成する半導体装置の製造方法である。
【００３２】
前記構成の通り、本発明の半導体装置の製造方法は、第１の半導体チップが形成された半導体ウェハー上に体積的、面積的に他の内部電極よりも大きいボール状の突起電極を形成し、そのウェハー上に第２の半導体チップを搭載し、ウェハー表面を樹脂で被覆した後に表面側から研削を行うことにより、突起電極の頭頂部と第２の半導体チップの裏面を同一面にして露出させることができ、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置の製造方法を実現できるものである。さらに高い高さの突起電極を形成することにより、第２の半導体チップの裏面側から研削し、第２の半導体チップの裏面と突起電極の頭頂部を面出しすることが可能になり、高い突起電極の高さを調整して積層チップ構造を実現できるものである。
【００３３】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について、図面を参照しながら説明する。
【００３４】
まず本実施形態の半導体装置について説明する。
【００３５】
図１は本実施形態の半導体装置を示す図である。図１において、図１（ａ）は構成斜視図であり、図１（ｂ）は図１（ａ）でのＢ−Ｂ１箇所の断面図である。
【００３６】
図１に示すように、本実施形態の半導体装置としては、リアルチップサイズパッケージ（ＲＣＳＰ）型の半導体装置であって、２つの半導体チップより構成されたチップ積層型のＲＣＳＰ型半導体装置である。その構成としては、表面に少なくとも第１の電極パッド１１と第２の電極パッド１２が形成された第１の半導体チップ１３と、その第１の半導体チップ１３の表面にフリップチップ実装、すなわち表面側を第１の半導体チップ１３の表面側に対向され、第２の電極パッド１２と電極パッド１４で接続して搭載された第２の半導体チップ１５と、第１の半導体チップ１３の第１の電極パッド１１上に設けられた半円形状のポール状（円柱もしくは角柱）の金（Ａｕ）または銅（Ｃｕ）材よりなるボール電極１６と、第１の半導体チップ１３の表面を覆い、少なくとも第１の半導体チップ１３と第２の半導体チップ１５との間隙を封止した樹脂１７とよりなる半導体装置であって、第２の半導体チップ１５の裏面は研削により５０〜１００［μｍ］程度の好ましくは７０［μｍ］まで薄厚加工されているとともに、ボール電極１６の上部表面も研削されて半円状に形成され、第２の半導体チップ１５の裏面の面とボール電極１６の表面の面とが略同一面に構成されている半導体装置である。そして一端が第１の半導体チップ１３上のボール電極１６と接続し、他端が第２の半導体チップ１５の裏面に延在した配線１８を有するとともに、それら配線１８の一部を開口させて第１の半導体チップ１３および第２の半導体チップ１５の裏面を覆ったソルダーレジストなどのレジスト樹脂１９を有した半導体装置であり、レジスト樹脂１９から開口した配線１８上にボール電極２０が設けられ、外部電極としてエリア配置を採用した２チップ積層の高密度配線型の半導体装置である。なお、本実施形態では図示していないが、第２の半導体チップ１５の裏面上には絶縁薄膜が形成されているものである。
【００３７】
そして本実施形態の半導体装置では、必要に応じて配線１８によりボール電極１６の頭頂部と接続して再配線することにより、外部電極をエリア配置できるものであるが、ボール電極１６の頭頂部に直接、ボール電極２０などの外部電極要素を付設して、外部電極がペリフェラルタイプの半導体装置を構成してもよい。
【００３８】
また本実施形態の半導体装置は、第１の半導体チップ１３上に第２の半導体チップ１５がフリップチップ実装された高密度パッケージであり、第２の半導体チップ１５の裏面の面とボール電極１６の表面の面とが略同一面に構成されているため、段差部が少ないために構造上の信頼性も高い半導体装置である。特に第２の半導体チップ１５の裏面上に再配線により電極を引き回して構成した際、ボール電極１６の面と再配線する面、すなわち第２の半導体チップ１５の裏面とが略同一面であるため、配線１８の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。
【００３９】
また、本実施形態において、樹脂１７は低弾性体樹脂であり、弾性率（ヤング率）として１０〜２０００［ｋｇ／ｍｍ²］の範囲にあることが好ましく、さらに１０〜１０００［ｋｇ／ｍｍ²］の範囲にあることがより好ましい。また、樹脂１７の線膨張率は５〜２００［ｐｐｍ／℃］の範囲にあることが好ましく、さらに１０〜１００［ｐｐｍ／℃］の範囲にあることがより好ましい。例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。またその厚みとしては、１〜１００［μｍ］であり、好ましくは３０［μｍ］である。さらに本実施形態の半導体装置において、樹脂１７としては弾性を有する樹脂の他、基板実装の際の実装方法如何によっては、５［μｍ］厚以上のポリイミドなどの絶縁性樹脂でもよい。
【００４０】
また、図１に示したように樹脂１７、レジスト樹脂１９の端面部は、断面形状において第１の半導体チップ１３の端面と同一面に露出しているが、同一面に露出させずとも、第１の半導体チップ１３の端部のスクライブライン端を露出させて樹脂、レジスト樹脂の端面部が露出するように構成してもよい。この場合、樹脂１７層と第１の半導体チップ１３との剥離を防止できる構造となる。
【００４１】
また本実施形態では、ボール電極２０としては半田ボールを採用しているが、金属材料によるバンプ状の突起電極でもよい。
【００４２】
そして、半導体チップ上に二次元的に外部電極となる配線１８が配置されているので、狭い面積に多数の外部電極を設けることが可能となるとともに、パターン形成可能な配線により電極パッドと配線とを接続することができる構造である。したがって、小型で薄型の半導体装置であり、かつ多ピン化に対応できる半導体装置である。しかも微細加工に適し、多ピン化に対応できる半導体装置である。
【００４３】
さらに、配線１８上に半田ボールなどのボール電極２０が設けられ、実装配線基板に半導体装置を搭載する工程が極めて簡易かつ迅速に行なうことができる構造となっているが、その際にも、樹脂１７により、大きな熱容量を有する半田ボールから発生する熱応力を吸収できる。
【００４４】
以上の通り、本実施形態の半導体装置は、第１の半導体チップ１３上に第２の半導体チップ１５がフリップチップ実装された高密度パッケージであり、第２の半導体チップ１５の裏面の面とボール電極１６の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第２の半導体チップ１５の裏面上に再配線により電極を引き回して構成した際、ボール電極１６の面と再配線する面、すなわち第２の半導体チップ１５の裏面とが略同一面であるため、配線１８の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。また第１の半導体チップ１３の第１の電極パッド１１上に設けられた電極はボール電極１６であり、体積的、面積的に大きな容量を有する電極であるため、信号の入出力が高速となり、高速動作の半導体装置を実現できるものである。
【００４５】
次に本実施形態の半導体装置の製造方法について説明する。
【００４６】
図２，図３，図４は本実施形態の半導体装置の製造方法を示す主要工程ごとの部分的な断面図である。
【００４７】
本実施形態の半導体装置の製造方法は、半導体ウェハーレベルで半導体装置（半導体パッケージ）を製造する工法であり、信頼性の高いリアルチップサイズパッケージの製造方法である。
【００４８】
まず図２（ａ）に示すように、表面に少なくとも第１の電極パッド１１と第２の電極パッド１２が形成された第１の半導体チップ１３がその面内に複数個形成された半導体ウェハー２１を用意する。
【００４９】
次に図２（ｂ）に示すように、用意した半導体ウェハー２１上の第１の半導体チップ１３の第１の電極パッド１１に接続させて半田、金（Ａｕ）または銅（Ｃｕ）材よりなるボール状のボール電極１６を形成する。ここでは半田よりなるボール形状に加工したボール電極を搭載することにより３００［μｍ］程度の高さのボール電極を形成する。このボール電極１６の形成はメッキ法による成長形成とは異なり、１００［μｍ］超の満足する高さを得るには十分である。また、半導体ウェハー上の第１の半導体チップ１３の第１の電極パッド１１に接続させてボール電極１６を形成する際、この後の工程で搭載する第２の半導体チップの裏面よりも高い高さでボール電極１６を形成するものである。
【００５０】
次に図２（ｃ）に示すように、半導体ウェハー２１上の第１の半導体チップ１３の表面上に第２の半導体チップ１５をその表面側を対向させて搭載する。図中、第２の半導体チップ１５の裏面とボール電極１６の頭頂部面とは段差があり、ボール電極１６の面が高く、第２の半導体チップ１５の裏面の方が下方に位置しているものである。またここでは、第１の半導体チップ１３の面積よりも小さい第２の半導体チップ１５を搭載するものであり、搭載方法としては、第１の半導体チップ１３の第２の電極パッド１２と第２の半導体チップ１５の電極パッド１４とを接続させてフリップチップ接続して搭載するものである。したがって、第１の半導体チップ１３の第２の電極パッド１２、もしくは第２の半導体チップ１５の電極パッド１４上にバンプを予め形成してフリップチップ実装してもよい。
【００５１】
次に図２（ｄ）に示すように、半導体ウェハー２１の上面（表面）側を樹脂１７で全面的に一括封止する。樹脂１７で封止する領域としては、少なくとも半導体ウェハー２１内の第１の半導体チップ１３と第２の半導体チップ１５との間隙を充填し、さらにボール電極１６の頭頂部を覆い、また第２の半導体チップ１５の裏面近傍までの厚み程度で封止する。そしてこの工程では基本的には全面一括封止であるため、量産に適している。また、トランスファーモールドによりウェハー全面を一括封止するが、各半導体チップ間を区切るスクライブラインを開口させて樹脂１７で封止してもよい。スクライブラインを開口させて樹脂１７で封止することにより、後工程でダイシングする際、樹脂１７と半導体チップ（第１の半導体チップ１３）との間の剥離を防止し、信頼性低下を防止できる。この場合は、感光性を有する絶縁性の低弾性の樹脂材料を所望の厚みで塗布して乾燥することにより樹脂層を形成し、乾燥された樹脂層に対して露光と現像とを順次行って、スクライブラインの部分を開口させて樹脂を形成する。感光性を有する樹脂材料としては、例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。また、感光性を有する樹脂材料は液状材料を乾燥させて形成する必要はなくフィルム状に予め形成された材料を用いても構わない。その場合には、フィルム状の樹脂材料を半導体ウェハー上に貼りあわせ、露光、現像することで樹脂材料に開口部を形成することができ、半導体ウェハー上の必要箇所を露出させることができる。さらに、感光性を有さない樹脂材料の場合は、レーザーやプラズマによる機械的な加工もしくはエッチングなどの化学的加工により、半導体ウェハー上の必要箇所を露出させることができる。
【００５２】
次に図３（ａ）に示すように、半導体ウェハー２１上の第２の半導体チップ１５の裏面側から、ボール電極１６の上部およびその第２の半導体チップ１５の裏面を樹脂１７とともに研削し、ボール電極１６の表面（頭頂部）と第２の半導体チップ１５の裏面とを略同一面に形成する。ここでは通常使用する半導体ウェハーの裏面を研削するバックグラインダーを用いて第２の半導体チップ１５の裏面側から研削し、第２の半導体チップ１５の厚みを薄厚加工するとともに、ボール電極１６も研削して断面形状で半円形状とし、両者面を同一面に加工する。薄厚加工する厚みとしては、５０〜１００［μｍ］程度の好ましくは７０［μｍ］厚まで第２の半導体チップ１５の厚みを研削することにより、ボール電極１６の頭頂部の面も整合され、ボール電極１６の表面（頭頂部）と第２の半導体チップ１５の裏面とが同一面に形成される。なお第２の半導体チップ１５の厚みとしては、最終の第１の半導体チップ１３の厚みとの応力バランスを考慮して設定するものである。本実施形態では第１の半導体チップ１３厚（半導体ウェハー２１厚）は２００［μｍ］に設定している。
【００５３】
本実施形態では、ボール電極１６の高さを確保しつつ、第２の半導体チップ１５の裏面側から研削することにより、第２の半導体チップ１５の裏面とボール電極１６の頭頂部を面出しすることが可能になり、第２の半導体チップ１５の高さに整合させて積層チップ構造を実現できるものである。
【００５４】
以上の工程により、第１の半導体チップ１３上に第２の半導体チップ１５が積層搭載され、ボール電極１６の頭頂部が露出し、表面領域が樹脂１７で被覆封止された構造が実現するが、この段階で個々の第１の半導体チップ１３単位にダイシングして分割することにより、半導体装置を形成することができる。この段階で形成した半導体装置は、ボール電極１６の頭頂部が露出し、その配置はペリフェラル配置であるチップサイズの半導体装置であり、ボール電極１６上にさらに外部端子としてのボール電極（半田ボール）を付設することにより、基板実装に適した構造を実現することができる。
【００５５】
次に、前工程に続いて、エリアアレイタイプの半導体装置を形成する工程を説明する。
【００５６】
図３（ｂ）に示すように、その一端を半導体ウェハー２１上の半円状のボール電極１６の表面に接続させ、他端を第２の半導体チップ１５の裏面に延在させた配線１８を形成し、再配線を行う。この場合、エリアアレイを構成するよう、配線１８を所望に応じて引き回すものである。
【００５７】
具体的には、まず半導体ウェハー２１上の第２の半導体チップ１５の裏面、ボール電極１６において、真空蒸着法、スパッタリング法、ＣＶＤ法又は無電解めっき法によって例えば厚みが０．２［μｍ］程度のチタン（Ｔｉ）膜とその上に形成された厚みが０．５［μｍ］程度の銅（Ｃｕ）膜からなる薄膜金属層を形成する。そして形成した薄膜金属層上にネガ型感光性レジストを塗布し、仕上げ製品の所望のパターン部以外を硬化し、反応部を除去することでメッキレジスト膜を形成する。ここではメッキレジスト膜を形成する際にネガ型感光性レジストを用いたが、ポジ型感光性レジストを用いてもよいことは言うまでもない。そして電解めっき法により、メッキレジスト膜が形成された箇所以外の薄膜金属層の上に、例えばＣｕ膜からなる厚膜金属層を例えば２０［μｍ］程度の厚みで選択的に形成する。そして厚膜金属層の形成後、メッキレジスト膜を溶融除去する。そして薄膜金属層と厚膜金属層とを溶融することのできるエッチング液、例えばＣｕ膜に対しては塩化第二銅溶液で、Ｔｉ膜に対してはＥＤＴＡ溶液で全面エッチングすると、厚膜金属層よりも層厚が薄い薄膜金属層が先行して除去される。この工程によって、第２の半導体チップ１５の裏面に延在し、ボール電極１６と接続した配線１８を形成することができる。
【００５８】
なお、薄膜金属層や厚膜金属層を構成する材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層と厚膜金属層とをそれぞれ異なる金属材料により構成しておき、最終的なエッチング工程では薄膜金属層のみを選択的にエッチングするエッチャントを用いてもよい。
【００５９】
次に図３（ｃ）に示すように、形成した配線１８の一部をボール電極付設領域（コンタクトパッド）として開口させ、半導体ウェハー２１上をソルダーレジストなどのレジスト樹脂１９で封止する。
【００６０】
具体的には、感光性のソルダーレジスト膜（絶縁性樹脂）を塗布した後に、フォトリソグラフィー技術を使用して、開口したい配線１８の部分、および必要に応じて半導体ウェハー２１の各半導体チップ間のダイシングスクライブラインが露出するようにしてソルダーレジスト膜を形成する。このソルダーレジスト膜によって、配線１８などが実装時の溶融した半田から保護される。
【００６１】
次に図３（ｄ）に示すように、半導体ウェハー２１上の第２の半導体チップ１５の裏面に延在した配線１８上のレジスト樹脂１９から開口した配線１８上に外部端子としてのボール電極２０を形成する。ここではボール電極２０として半田ボールを付設する。
【００６２】
具体的には、半田、半田めっきされた銅、ニッケル等からなる金属製のボール電極２０をレジスト樹脂から開口して露出した配線１８上に載置して、ボール電極２０と配線１８とを溶融接合させるものである。
【００６３】
次に図４（ａ）に示すように、最終工程では半導体ウェハー２１内の第１の半導体チップ１３の各単位にスクライブラインで分割して半導体装置を得る。ここでは半導体ウェハー２１の各第１の半導体チップ１３間のダイシングスクライヴラインに対して、回転ブレード２２による切断で個々の半導体チップ単位に分割する。
【００６４】
ここで図４（ａ）では樹脂１７とともに半導体ウェハーを切断分割する状態を示しているが、半導体ウェハーのダイシングスクライブライン上に樹脂、レジスト樹脂を存在させていない場合、個片化の際のブレード切断では、樹脂、レジスト樹脂に対しては切断時の衝撃、外圧が印加されず、半導体ウェハーと樹脂との間に剥離が発生するのを防止できるものである。
【００６５】
そして図４（ｂ）に示すように、半導体ウェハーから個片化することにより、図１に示した構造同様、２つの半導体チップより構成されたチップ積層型のＲＣＳＰ型半導体装置を製造できるものである。また図４（ｃ）に示すように、第１の半導体チップ１３の裏面側を研削により薄厚にしてもよい。この第１の半導体チップ１３、第２の半導体チップ１５の厚みは、各チップ面積，形状、樹脂厚によるチップの反り、またはフリップチップ接続部分に印加される応力などの影響を考慮して設定することにより、より信頼性が高く、また基板実装時の信頼性も高い半導体装置を実現することができる。
【００６６】
以上、本実施形態の半導体装置は、第１の半導体チップ上に第２の半導体チップがフリップチップ実装された高密度パッケージであり、第２の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第２の半導体チップの裏面上に再配線により電極を引き回して構成した際、突起電極面と再配線する面、すなわち第２の半導体チップの裏面とが略同一面であるため、配線の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。また本実施形態の半導体装置の製造方法は、第１の半導体チップが形成された半導体ウェハーにポール状の突起電極を形成し、そのウェハー上に第２の半導体チップを搭載し、ウェハー表面を樹脂で被覆した後に表面側から研削を行うことにより、突起電極の頭頂部と第２の半導体チップの裏面を同一面にして露出させることができ、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置の製造方法を実現できるものである。特にウェハー状態で一括的な処理を採用しているため、量産的な優れた製造工法である。
【００６７】
【発明の効果】
以上、実施形態で詳細に説明した通り、本発明の半導体装置は、チップ積層型の高密度パッケージであり、第２の半導体チップの裏面の面とボール電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置を実現できる。さらに第１の半導体チップの第１の電極パッド上に設けられた電極はボール電極であり、体積的、面積的に大きな容量を有する電極であるため、信号の入出力が高速となり、高速動作の半導体装置を実現できるものである。
【００６８】
また本発明の半導体装置の製造方法は、半導体ウェハーレベルで半導体装置（半導体パッケージ）を製造する優れた工法であり、量産性に適し、信頼性の高いリアルチップサイズパッケージ型の半導体装置の製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図５】従来の半導体装置を示す図
【図６】従来の半導体装置の製造方法を示す断面図
【図７】従来の半導体装置の製造方法を示す断面図
【符号の説明】
１電極パッド
２半導体チップ
３絶縁層
４配線層
５コンタクトパッド
６絶縁性樹脂層
７突起電極
８半導体ウェハー
９ダイシングスクライヴライン
１０回転ブレード
１１第１の電極パッド
１２第２の電極パッド
１３第１の半導体チップ
１４電極パッド
１５第２の半導体チップ
１６ボール電極
１７樹脂
１８配線
１９レジスト樹脂
２０ボール電極
２１半導体ウェハー
２２回転ブレード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip-sized semiconductor device capable of improving mounting efficiency on a wiring board, enabling high-density mounting, and realizing highly reliable board mounting, and a method for manufacturing the same. In addition, the present invention relates to a semiconductor device capable of realizing a highly reliable semiconductor device structure and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, with the trend toward lighter, smaller and higher density portable devices, semiconductor packages having lead terminals as external electrodes are being mounted with higher density. A technology for mounting on a wiring board or the like has been developed.
[0003]
Hereinafter, a conventional semiconductor device will be described with reference to the drawings.
[0004]
FIG. 5 is a view showing a conventional semiconductor device, FIG. 5 (a) is a structural perspective view, and FIG. 5 (b) is a cross-sectional view taken along line AA1 of FIG. 5 (a).
[0005]
As shown in FIG. 5, a conventional semiconductor device includes a semiconductor chip 2 having a plurality of electrode pads 1 connected to an internal semiconductor integrated circuit element in a peripheral region on one main surface, and a semiconductor chip excluding each electrode pad 1. An insulating layer 3 made of an insulating low-elasticity resin formed on the main surface region 2 and a metal connected to each electrode pad 1 on the formed insulating layer 3 in the main surface of the semiconductor chip 2 A plurality of contact pads 5 two-dimensionally arranged by rewiring connection by a wiring layer 4 made of a conductor, and formed on the main surface of the semiconductor chip 2 excluding the contact pads 4, and the electrode pad 1 and the wiring layer 4 are protected An insulating resin layer 6 such as a solder resist and a protruding electrode 7 such as a solder ball provided on the contact pad 5 are formed.
[0006]
Next, a conventional method for manufacturing a semiconductor device will be described with reference to FIGS. 6 and 7 are cross-sectional views for each main process showing a conventional method of manufacturing a semiconductor device.
[0007]
First, as shown in FIG. 6A, a semiconductor in which a plurality of electrode pads 1 are formed in a peripheral portion on one main surface, and a plurality of semiconductor chips 2 on which semiconductor integrated circuit elements are formed are formed in the surface. A wafer 8 is prepared.
[0008]
Next, as shown in FIG. 6B, the insulating surface is formed on the main surface of each semiconductor chip 2 in the prepared semiconductor wafer 8 so as to cover the main surface region excluding the peripheral electrode pads 1. The insulating layer 3 is formed from a low elastic material.
[0009]
Next, as shown in FIG. 6C, on the main surface of each semiconductor chip 2 of the semiconductor wafer 8, one end is connected to the electrode pad 1, and the other end is extended on the insulating layer 3 formed. The wiring layer 4 constituting the contact pad 5 is formed in a dimensional arrangement.
[0010]
Next, as shown in FIG. 6D, the wiring layer 4 and the electrode pad 1 are formed of an insulating resin on substantially the entire main surface of each semiconductor chip 2 of the semiconductor wafer 8 except for the formed contact pads 5. The insulating resin layer 6 is formed by covering with
[0011]
Next, as shown in FIG. 7A, the protruding electrode 7 is formed of a conductive material on the contact pad 5 on each semiconductor chip 2 of the semiconductor wafer 8.
[0012]
Next, as shown in FIG. 7B, the dicing scribe line 9 between the semiconductor chips 2 of the semiconductor wafer 8 is cut together with the insulating resin layer 6 by the rotating blade 10 from the upper side of the wafer. The semiconductor device is obtained.
[0013]
Next, FIG. 7C shows a semiconductor device separated from the semiconductor wafer into pieces, and the configuration is the same as the configuration shown in FIG.
[0014]
Through the above-described steps, a chip-like high-density type semiconductor device suitable for substrate mounting can be manufactured.
[0015]
[Problems to be solved by the invention]
However, although the conventional semiconductor device can realize a small-sized semiconductor device, there is a limit to the higher density, higher integration, and multi-functionality required in recent years. It was necessary.
[0016]
In addition, for the purpose of higher density, higher integration, and multi-functionality, a stack type semiconductor device in which a plurality of semiconductor chips are stacked together has been developed. The reliability of the semiconductor device itself, etc. The problem of structural problems and manufacturing process has become obvious, and the establishment of a construction method to achieve higher efficiency at the mass production level has problems such as the number of man-hours in the wafer level construction method. It was real.
[0017]
The present invention solves the above-mentioned conventional problems and responds to the recent demand for high-density package technology. When manufacturing a high-density semiconductor device at a semiconductor wafer level, it can be manufactured with higher efficiency, and fine wiring It is an object of the present invention to provide a highly reliable semiconductor device with improved processing and wiring reliability and a method for manufacturing the same.
[0018]
  In order to solve the conventional problems, a semiconductor device according to the present invention includes a first semiconductor chip having at least a first electrode pad and a second electrode pad formed on a surface thereof, and a surface of the first semiconductor chip. A second semiconductor chip mounted in a flip chip connected to the second electrode pad; and provided on the first electrode pad of the first semiconductor chipProtrusionAn electrode, covering the surface of the first semiconductor chip, and at least the first semiconductor chip;SaidA semiconductor device comprising a resin sealing a gap with a second semiconductor chip, wherein the back surface of the second semiconductor chip and the surfaceProtrusionThe surface of the electrode surface is almost flush with the surface.An insulating thin film is formed on the back surface of the second semiconductor chip.It is a semiconductor device.
[0019]
  And specifically, one endProtrusionConnect the electrode, the other endSaidHaving wiring extending on the back surface of the second semiconductor chip;The insulating thin film isA resist in which a part of the wiring is opened to cover the back surfaces of the first semiconductor chip and the second semiconductor chipIsIt is a semiconductor device.
[0020]
  Also, as an external terminal on the wiring opened from the resistProtrusionA semiconductor device provided with an electrode.
[0021]
  As described above, the semiconductor device of the present invention is a high-density package in which the second semiconductor chip is flip-chip mounted on the first semiconductor chip, and the back surface of the second semiconductor chipProtrusionSince the surface of the electrode is substantially the same surface, the semiconductor device has high structural reliability. Especially when the electrode was routed by rewiring on the back surface of the second semiconductor chip, the upper part was ground.ProtrusionSince the electrode surface and the rewiring surface, that is, the back surface of the second semiconductor chip are substantially the same surface, the disconnection of the wiring can be prevented and a highly reliable high-density wiring type semiconductor device can be realized. Furthermore, the electrode provided on the first electrode pad of the first semiconductor chip isProtrusionSince the electrode is an electrode having a large capacity in terms of volume and area, input / output of signals is performed at high speed, and a semiconductor device operating at high speed can be realized.
[0022]
  According to a method of manufacturing a semiconductor device of the present invention, a semiconductor wafer is prepared in which a plurality of first semiconductor chips each having at least a first electrode pad and a second electrode pad formed on a surface thereof are formed on the surface. And connecting to the first electrode pad of the first semiconductor chip on the semiconductor wafer.ProtrusionA second step of forming electrodes, a third step of mounting the second semiconductor chip on the surface of the first semiconductor chip on the semiconductor wafer with the surface side facing each other, and a resin on the semiconductor wafer. A fourth step of sealing with,
  From the back surface side of the second semiconductor chip on the semiconductor wafer,ProtrusionGrinding the upper part of the electrode and the back surface of the second semiconductor chip,ProtrusionA fifth step of forming the surface of the electrode and the back surface of the second semiconductor chip in substantially the same plane;
  A sixth step of forming an insulating thin film on at least the back surface of the second semiconductor chip;
A method for manufacturing a semiconductor device.
[0023]
Specifically, the third step is a method of manufacturing a semiconductor device in which a second semiconductor chip smaller than the area of the first semiconductor chip is mounted.
[0024]
The third step is a method for manufacturing a semiconductor device in which the second electrode pad of the first semiconductor chip and the electrode pad of the second semiconductor chip are connected and flip-chip connected for mounting.
[0025]
The fourth step is a method of manufacturing a semiconductor device that seals so as to cover at least the gap between the first semiconductor chip and the second semiconductor chip in the semiconductor wafer and the protruding electrode on the semiconductor wafer.
[0026]
  5th processWhenThe sixth stepBetween, One end of it on the semiconductor waferProtrusionIt is a method for manufacturing a semiconductor device including a step of forming a wiring connected to an electrode and having the other end extended to the back surface of a second semiconductor chip.
[0027]
  After the sixth step, as a seventh step, as an external terminal on the wiring extending on the back surface of the second semiconductor chip on the semiconductor waferProtrusionIt is a manufacturing method of a semiconductor device which has the process of forming an electrode.
[0028]
  The fifth stepWhenThe sixth stepBetween, Forming a wiring with one end connected to the protruding electrode on the semiconductor wafer and the other end extended to the back surface of the second semiconductor chipShi,The sixth step includesA step of opening a part of the formed wiring and sealing the semiconductor wafer with a resistIsA method for manufacturing a semiconductor device.
[0029]
  After the sixth step, as a seventh step, on the wiring opened from the resist on the wiring extending on the back surface of the second semiconductor chip on the semiconductor waferProtrusionIt is a manufacturing method of a semiconductor device which has the process of forming an electrode.
[0030]
  The second6After the step, the semiconductor device manufacturing method includes a step of obtaining a semiconductor device by dividing the first semiconductor chip in the semiconductor wafer into units in a final step.
[0031]
  Furthermore, it is connected to the first electrode pad of the first semiconductor chip on the semiconductor wafer.ProtrusionIn the second step of forming the electrodes, the height is higher than the back surface of the second semiconductor chip mounted in the third step.ProtrusionIt is a manufacturing method of a semiconductor device which forms an electrode.
[0032]
  As described above, the method for manufacturing a semiconductor device of the present invention has a ball-like shape that is larger in volume and area than the other internal electrodes on the semiconductor wafer on which the first semiconductor chip is formed.ProtrusionBy forming an electrode, mounting a second semiconductor chip on the wafer, and coating the wafer surface with a resin and then grinding from the surface side,ProtrusionThe top of the electrode and the back surface of the second semiconductor chip can be exposed in the same plane, and when manufacturing a high-density semiconductor device at the semiconductor wafer level, it can be manufactured with higher efficiency, and fine wiring processing, It is possible to realize a manufacturing method of a highly reliable semiconductor device with improved wiring reliability. MoreInHigh heightProtrusionBy forming an electrode, grinding from the back side of the second semiconductor chip,ProtrusionIt is possible to chamfer the top of the electrode, which is highProtrusionA laminated chip structure can be realized by adjusting the height of the electrodes.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of a semiconductor device and a manufacturing method thereof according to the invention will be described with reference to the drawings.
[0034]
First, the semiconductor device of this embodiment will be described.
[0035]
FIG. 1 is a view showing a semiconductor device of this embodiment. 1, FIG. 1 (a) is a structural perspective view, and FIG. 1 (b) is a cross-sectional view taken along the line B-B1 in FIG. 1 (a).
[0036]
As shown in FIG. 1, the semiconductor device of the present embodiment is a real chip size package (RCSP) type semiconductor device, which is a chip stacked type RCSP type semiconductor device composed of two semiconductor chips. As the configuration, the first semiconductor chip 13 having at least the first electrode pad 11 and the second electrode pad 12 formed on the surface, and flip chip mounting on the surface of the first semiconductor chip 13, that is, the surface side Of the first semiconductor chip 13 and the first electrode of the first semiconductor chip 13 and the second semiconductor chip 15 mounted on the second electrode pad 12 and the electrode pad 14. A ball electrode 16 made of gold (Au) or copper (Cu) in a semicircular pole shape (column or prism) provided on the pad 11 and the surface of the first semiconductor chip 13 are covered, and at least the first The semiconductor device is made of a resin 17 that seals the gap between the semiconductor chip 13 and the second semiconductor chip 15, and the back surface of the second semiconductor chip 15 is 50 to 100 μm by grinding. It is thinned to a thickness of preferably about 70 [μm], and the upper surface of the ball electrode 16 is also ground and formed in a semicircular shape, and the surface of the back surface of the second semiconductor chip 15 and the surface of the ball electrode 16 are formed. The semiconductor device is configured so that the surface is substantially the same surface. One end is connected to the ball electrode 16 on the first semiconductor chip 13, and the other end has a wiring 18 extending to the back surface of the second semiconductor chip 15, and a part of the wiring 18 is opened to open the second semiconductor chip 15. 1 is a semiconductor device having a resist resin 19 such as a solder resist covering the back surfaces of one semiconductor chip 13 and a second semiconductor chip 15, and a ball electrode 20 is provided on a wiring 18 opened from the resist resin 19. This is a two-chip stacked high-density wiring type semiconductor device employing an area arrangement as an electrode. Although not shown in the present embodiment, an insulating thin film is formed on the back surface of the second semiconductor chip 15.
[0037]
In the semiconductor device of this embodiment, the external electrode can be arranged in an area by connecting to the top of the ball electrode 16 by wiring 18 and rewiring as necessary. An external electrode element such as the ball electrode 20 may be directly attached, and the external electrode may constitute a peripheral type semiconductor device.
[0038]
The semiconductor device of this embodiment is a high-density package in which the second semiconductor chip 15 is flip-chip mounted on the first semiconductor chip 13, and the back surface of the second semiconductor chip 15 and the ball electrode 16 are arranged. Since the surface of the semiconductor device is substantially the same surface, there are few stepped portions, and the semiconductor device has high structural reliability. In particular, when the electrode is routed by rewiring on the back surface of the second semiconductor chip 15, the surface of the ball electrode 16 and the surface to be rewired, that is, the back surface of the second semiconductor chip 15 are substantially the same surface. Thus, disconnection of the wiring 18 can be prevented, and a highly reliable high-density wiring type semiconductor device can be realized.
[0039]
In the present embodiment, the resin 17 is a low-elasticity resin and has an elastic modulus (Young's modulus) of 10 to 2000 [kg / mm.²], Preferably in the range of 10 to 1000 [kg / mm²] Is more preferable. The linear expansion coefficient of the resin 17 is preferably in the range of 5 to 200 [ppm / ° C.], and more preferably in the range of 10 to 100 [ppm / ° C.]. For example, it may be a polymer such as an ester bond type polyimide or an acrylate epoxy, and may have a low elastic modulus and an insulating property. Moreover, as the thickness, it is 1-100 [micrometers], Preferably it is 30 [micrometers]. Furthermore, in the semiconductor device of this embodiment, the resin 17 may be an insulating resin such as polyimide having a thickness of 5 [μm] or more, depending on the mounting method in mounting the substrate, in addition to a resin having elasticity.
[0040]
As shown in FIG. 1, the end surfaces of the resin 17 and the resist resin 19 are exposed in the same plane as the end surface of the first semiconductor chip 13 in the cross-sectional shape. The end of the scribe line at the end of one semiconductor chip 13 may be exposed to expose the end face of the resin or resist resin. In this case, the resin 17 layer and the first semiconductor chip 13 can be prevented from being peeled off.
[0041]
In this embodiment, a solder ball is used as the ball electrode 20, but a bump-like protruding electrode made of a metal material may be used.
[0042]
Since the wirings 18 that are two-dimensional external electrodes are arranged on the semiconductor chip, it is possible to provide a large number of external electrodes in a small area, and the electrode pads and the wirings can be formed by pattern-forming wirings. It is a structure that can be connected. Therefore, the semiconductor device is a small and thin semiconductor device and can cope with an increase in the number of pins. In addition, the semiconductor device is suitable for microfabrication and can cope with the increase in the number of pins.
[0043]
Furthermore, a ball electrode 20 such as a solder ball is provided on the wiring 18 and the structure for mounting the semiconductor device on the mounting wiring board is extremely simple and quick. 17, the thermal stress generated from the solder ball having a large heat capacity can be absorbed.
[0044]
As described above, the semiconductor device according to the present embodiment is a high-density package in which the second semiconductor chip 15 is flip-chip mounted on the first semiconductor chip 13, and the back surface of the second semiconductor chip 15 and the ball Since the surface of the electrode 16 is substantially the same surface, the semiconductor device has high structural reliability. In particular, when the electrode is routed by rewiring on the back surface of the second semiconductor chip 15, the surface of the ball electrode 16 and the surface to be rewired, that is, the back surface of the second semiconductor chip 15 are substantially the same surface. Thus, disconnection of the wiring 18 can be prevented, and a highly reliable high-density wiring type semiconductor device can be realized. In addition, the electrode provided on the first electrode pad 11 of the first semiconductor chip 13 is a ball electrode 16, which is an electrode having a large capacity in terms of volume and area. A high-speed semiconductor device can be realized.
[0045]
Next, a method for manufacturing the semiconductor device of this embodiment will be described.
[0046]
2, 3, and 4 are partial cross-sectional views for each main process showing the method of manufacturing the semiconductor device of this embodiment.
[0047]
The manufacturing method of the semiconductor device of this embodiment is a manufacturing method of manufacturing a semiconductor device (semiconductor package) at a semiconductor wafer level, and a manufacturing method of a highly reliable real chip size package.
[0048]
First, as shown in FIG. 2A, a semiconductor wafer 21 in which a plurality of first semiconductor chips 13 each having at least a first electrode pad 11 and a second electrode pad 12 formed on the surface thereof are formed on the surface. Prepare.
[0049]
Next, as shown in FIG. 2B, the first semiconductor chip 13 on the prepared semiconductor wafer 21 is connected to the first electrode pad 11 and made of solder, gold (Au) or copper (Cu). A ball-shaped ball electrode 16 is formed. Here, a ball electrode having a height of about 300 [μm] is formed by mounting a ball electrode made of solder and processed into a ball shape. The formation of the ball electrode 16 is sufficient to obtain a satisfactory height exceeding 100 [μm], unlike the growth formation by plating. Further, when the ball electrode 16 is formed by connecting to the first electrode pad 11 of the first semiconductor chip 13 on the semiconductor wafer, the height is higher than the back surface of the second semiconductor chip to be mounted in the subsequent process. Thus, the ball electrode 16 is formed.
[0050]
Next, as shown in FIG. 2C, the second semiconductor chip 15 is mounted on the surface of the first semiconductor chip 13 on the semiconductor wafer 21 with the surface side facing each other. In the figure, there is a step between the back surface of the second semiconductor chip 15 and the top surface of the ball electrode 16, the surface of the ball electrode 16 is high, and the back surface of the second semiconductor chip 15 is located below. Is. Here, the second semiconductor chip 15 smaller than the area of the first semiconductor chip 13 is mounted. As a mounting method, the second electrode pad 12 and the second electrode pad 12 of the first semiconductor chip 13 are mounted. The electrode pads 14 of the semiconductor chip 15 are connected and flip-chip connected for mounting. Therefore, bumps may be formed in advance on the second electrode pads 12 of the first semiconductor chip 13 or the electrode pads 14 of the second semiconductor chip 15 and flip-chip mounted.
[0051]
Next, as shown in FIG. 2D, the upper surface (front surface) side of the semiconductor wafer 21 is collectively sealed with a resin 17. As a region to be sealed with the resin 17, at least the gap between the first semiconductor chip 13 and the second semiconductor chip 15 in the semiconductor wafer 21 is filled, the top of the ball electrode 16 is covered, and the second Sealing is performed with a thickness up to the vicinity of the back surface of the semiconductor chip 15. And in this process, since the entire surface is basically encapsulated, it is suitable for mass production. Further, although the entire wafer surface is collectively sealed by transfer molding, a scribe line for separating the semiconductor chips may be opened and sealed with the resin 17. By opening the scribe line and sealing with the resin 17, it is possible to prevent peeling between the resin 17 and the semiconductor chip (first semiconductor chip 13) when dicing in a subsequent process, and to prevent a decrease in reliability. . In this case, a resin layer is formed by applying an insulating low-elasticity resin material having photosensitivity to a desired thickness and drying, and then sequentially exposing and developing the dried resin layer. The resin is formed by opening the scribe line. The resin material having photosensitivity may be, for example, a polymer such as ester bond type polyimide or acrylate epoxy, and may have a low elastic modulus and insulation. Further, the resin material having photosensitivity does not need to be formed by drying a liquid material, and a material previously formed in a film shape may be used. In that case, an opening can be formed in the resin material by sticking a film-like resin material on the semiconductor wafer, exposing and developing, and a necessary portion on the semiconductor wafer can be exposed. Further, in the case of a resin material that does not have photosensitivity, a necessary portion on the semiconductor wafer can be exposed by chemical processing such as mechanical processing using laser or plasma or etching.
[0052]
Next, as shown in FIG. 3A, from the back side of the second semiconductor chip 15 on the semiconductor wafer 21, the upper part of the ball electrode 16 and the back side of the second semiconductor chip 15 are ground together with the resin 17, The front surface (head portion) of the ball electrode 16 and the back surface of the second semiconductor chip 15 are formed on substantially the same surface. Here, a back grinder that grinds the back surface of a semiconductor wafer that is normally used is ground from the back surface side of the second semiconductor chip 15 to thin the thickness of the second semiconductor chip 15 and the ball electrode 16 is also ground. The cross-sectional shape is semicircular, and both surfaces are processed into the same surface. By grinding the thickness of the second semiconductor chip 15 to a thickness of about 50 to 100 [μm], preferably 70 [μm], the surface of the top of the ball electrode 16 is also aligned, The front surface (head portion) of the electrode 16 and the back surface of the second semiconductor chip 15 are formed on the same surface. The thickness of the second semiconductor chip 15 is set in consideration of the stress balance with the final thickness of the first semiconductor chip 13. In the present embodiment, the first semiconductor chip 13 thickness (semiconductor wafer 21 thickness) is set to 200 [μm].
[0053]
In the present embodiment, the back surface of the second semiconductor chip 15 and the top of the ball electrode 16 are surfaced by grinding from the back surface side of the second semiconductor chip 15 while ensuring the height of the ball electrode 16. Thus, a laminated chip structure can be realized by matching the height of the second semiconductor chip 15.
[0054]
The above process realizes a structure in which the second semiconductor chip 15 is stacked and mounted on the first semiconductor chip 13, the top of the ball electrode 16 is exposed, and the surface region is covered and sealed with the resin 17. At this stage, the semiconductor device can be formed by dicing and dividing each first semiconductor chip 13 unit. The semiconductor device formed at this stage is a chip-sized semiconductor device in which the top of the ball electrode 16 is exposed and the peripheral arrangement is a peripheral arrangement. A ball electrode (solder ball) as an external terminal is further provided on the ball electrode 16. By attaching, it is possible to realize a structure suitable for board mounting.
[0055]
Next, following the previous step, a step of forming an area array type semiconductor device will be described.
[0056]
As shown in FIG. 3 (b), a wiring 18 having one end connected to the surface of the semicircular ball electrode 16 on the semiconductor wafer 21 and the other end extending to the back surface of the second semiconductor chip 15. Form and rewire. In this case, the wiring 18 is routed as desired to form an area array.
[0057]
Specifically, first, the back surface of the second semiconductor chip 15 on the semiconductor wafer 21 and the ball electrode 16 have a thickness of about 0.2 [μm], for example, by vacuum deposition, sputtering, CVD, or electroless plating. A thin metal layer made of a titanium (Ti) film and a copper (Cu) film having a thickness of about 0.5 [μm] formed thereon is formed. And a negative photosensitive resist is apply | coated on the formed thin-film metal layer, except a desired pattern part of a finished product is hardened, and a plating resist film is formed by removing a reaction part. Although a negative photosensitive resist is used here when forming the plating resist film, it goes without saying that a positive photosensitive resist may be used. Then, a thick metal layer made of, for example, a Cu film is selectively formed with a thickness of, for example, about 20 [μm] on the thin metal layer other than the portion where the plating resist film is formed by electrolytic plating. Then, after forming the thick metal layer, the plating resist film is melted and removed. Then, an etching solution capable of melting the thin metal layer and the thick metal layer, for example, etching the entire surface with a cupric chloride solution for a Cu film and an EDTA solution for a Ti film, The thin metal layer having a thinner layer thickness is removed first. By this step, the wiring 18 extending to the back surface of the second semiconductor chip 15 and connected to the ball electrode 16 can be formed.
[0058]
In addition, although Cu was used as a material which comprises a thin film metal layer or a thick film metal layer, it may replace with this and may use Cr, W, Ti / Cu, Ni, etc. Alternatively, the thin film metal layer and the thick film metal layer may be made of different metal materials, and an etchant that selectively etches only the thin film metal layer may be used in the final etching step.
[0059]
Next, as shown in FIG. 3C, a part of the formed wiring 18 is opened as a ball electrode attachment region (contact pad), and the semiconductor wafer 21 is sealed with a resist resin 19 such as a solder resist.
[0060]
Specifically, after a photosensitive solder resist film (insulating resin) is applied, a portion of the wiring 18 to be opened and, if necessary, between each semiconductor chip of the semiconductor wafer 21 using a photolithography technique. A solder resist film is formed so that the dicing scribe line is exposed. By this solder resist film, the wiring 18 and the like are protected from the molten solder at the time of mounting.
[0061]
Next, as shown in FIG. 3D, a ball electrode 20 as an external terminal is formed on the wiring 18 opened from the resist resin 19 on the wiring 18 extending on the back surface of the second semiconductor chip 15 on the semiconductor wafer 21. Form. Here, a solder ball is attached as the ball electrode 20.
[0062]
Specifically, a metal ball electrode 20 made of solder, solder-plated copper, nickel or the like is placed on the exposed wiring 18 opened from the resist resin, and the ball electrode 20 and the wiring 18 are melted. It is what is joined.
[0063]
Next, as shown in FIG. 4A, in the final step, the semiconductor device is obtained by dividing each unit of the first semiconductor chip 13 in the semiconductor wafer 21 by a scribe line. Here, the dicing scribe line between the first semiconductor chips 13 of the semiconductor wafer 21 is divided into individual semiconductor chips by cutting with the rotary blade 22.
[0064]
Here, FIG. 4A shows a state in which the semiconductor wafer is cut and divided together with the resin 17. However, when the resin or resist resin is not present on the dicing scribe line of the semiconductor wafer, the blade for individualization is shown. In cutting, impact and external pressure at the time of cutting are not applied to the resin and resist resin, and it is possible to prevent peeling between the semiconductor wafer and the resin.
[0065]
Then, as shown in FIG. 4B, by chip-dividing from a semiconductor wafer, a chip stacked type RCSP type semiconductor device composed of two semiconductor chips can be manufactured as in the structure shown in FIG. is there. Further, as shown in FIG. 4C, the back surface side of the first semiconductor chip 13 may be thinned by grinding. The thicknesses of the first semiconductor chip 13 and the second semiconductor chip 15 are set in consideration of the influence of the chip area, the shape, the warp of the chip due to the resin thickness, or the stress applied to the flip chip connecting portion. Thus, a semiconductor device with higher reliability and higher reliability when mounted on the substrate can be realized.
[0066]
As described above, the semiconductor device of the present embodiment is a high-density package in which the second semiconductor chip is flip-chip mounted on the first semiconductor chip, and the back surface of the second semiconductor chip and the surface of the protruding electrode. Are configured on substantially the same surface, so that the semiconductor device has high structural reliability. In particular, when the electrode is routed by rewiring on the back surface of the second semiconductor chip, the surface of the protruding electrode and the surface to be rewired, that is, the back surface of the second semiconductor chip are substantially the same surface, so that the wiring breaks. Therefore, a highly reliable high-density wiring type semiconductor device can be realized. Also, in the method of manufacturing a semiconductor device according to the present embodiment, a pole-shaped protruding electrode is formed on a semiconductor wafer on which a first semiconductor chip is formed, a second semiconductor chip is mounted on the wafer, and the wafer surface is made of resin. By grinding from the surface side after coating with, the top of the protruding electrode and the back surface of the second semiconductor chip can be exposed in the same plane, and when manufacturing a high-density semiconductor device at the semiconductor wafer level, It is possible to realize a highly reliable manufacturing method of a semiconductor device that can be manufactured with higher efficiency and has fine wiring processing and improved wiring reliability. In particular, since batch processing is adopted in the wafer state, it is an excellent mass production method.
[0067]
【The invention's effect】
As described above in detail in the embodiment, the semiconductor device of the present invention is a chip stack type high-density package, and the back surface of the second semiconductor chip and the surface of the ball electrode are substantially flush with each other. As a result, a semiconductor device with high structural reliability can be realized. Further, since the electrode provided on the first electrode pad of the first semiconductor chip is a ball electrode and has an electrode with a large capacity in terms of volume and area, the input / output of signals becomes high speed, and high speed operation is possible. A semiconductor device can be realized.
[0068]
The semiconductor device manufacturing method of the present invention is an excellent method for manufacturing a semiconductor device (semiconductor package) at a semiconductor wafer level, suitable for mass production, and highly reliable real chip size package type semiconductor device manufacturing method. Can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 5 shows a conventional semiconductor device.
FIG. 6 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.
FIG. 7 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
1 Electrode pad
2 Semiconductor chip
3 Insulation layer
4 Wiring layer
5 Contact pads
6 Insulating resin layer
7 Projection electrode
8 Semiconductor wafer
9 Dicing scribe line
10 Rotating blade
11 First electrode pad
12 Second electrode pad
13 First semiconductor chip
14 Electrode pad
15 Second semiconductor chip
16 ball electrode
17 resin
18 Wiring
19 Resist resin
20 ball electrode
21 Semiconductor wafer
22 Rotating blade

Claims

表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップと、
前記第１の半導体チップの表面にフリップチップで前記第２の電極パッドと接続して搭載された第２の半導体チップと、
前記第１の半導体チップの前記第１の電極パッド上に設けられた突起電極と、
前記第１の半導体チップの表面を覆い、少なくとも前記第１の半導体チップと前記第２の半導体チップとの間隙を封止した樹脂とよりなる半導体装置であって、
前記第２の半導体チップの裏面の面と前記突起電極の表面の面とが略同一面に構成され、
前記第２の半導体チップの裏面上には絶縁薄膜が形成されていることを特徴とする半導体装置。A first semiconductor chip having at least a first electrode pad and a second electrode pad formed on the surface;
A second semiconductor chip mounted on the surface of the first semiconductor chip by being connected to the second electrode pad by flip chip;
A protruding electrode provided on the first electrode pad of the first semiconductor chip;
A semiconductor device comprising a resin covering a surface of the first semiconductor chip and sealing at least a gap between the first semiconductor chip and the second semiconductor chip;
The surface of the back surface of the second semiconductor chip and the surface of the surface of the protruding electrode are configured to be substantially the same surface ,
A semiconductor device, wherein an insulating thin film is formed on a back surface of the second semiconductor chip .

その一端が前記突起電極と接続し、他端が前記第２の半導体チップの裏面に延在した配線を有するとともに、
前記絶縁薄膜は、前記配線の一部を開口させて前記第１の半導体チップおよび第２の半導体チップの裏面を覆ったレジストであることを特徴とする請求項１に記載の半導体装置。Connect one end and the protruding electrodes, and has a wire the other end extending to the back surface of the second semiconductor chip,
The insulating thin film semiconductor device according to claim 1, characterized in that a part of the wiring is opened a resist covering the rear surface of the first semiconductor chip and the second semiconductor chip.

前記レジストから開口した前記配線上に外部端子として突起電極が設けられていることを特徴とする請求項２に記載の半導体装置。The semiconductor device according to claim 2, characterized in that protruding electrodes as external terminals are provided on the wiring that opens from the resist.

その表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップがその面内に複数個形成された半導体ウェハーを用意する第１工程と、
前記半導体ウェハー上の前記第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程と、
前記半導体ウェハー上の前記第１の半導体チップの表面上に第２の半導体チップをその表面側を対向させて搭載する第３工程と、
前記半導体ウェハー上を樹脂で封止する第４工程と、
前記半導体ウェハー上の前記第２の半導体チップの裏面側から、前記突起電極の上部および前記第２の半導体チップの裏面を研削し、前記突起電極の表面と前記第２の半導体チップの裏面とを略同一面に形成する第５工程と、
少なくとも前記第２の半導体チップの裏面上に絶縁薄膜を形成する第６の工程と、
よりなることを特徴とする半導体装置の製造方法。A first step of preparing a semiconductor wafer in which a plurality of first semiconductor chips each having at least a first electrode pad and a second electrode pad formed on the surface thereof are formed in the surface;
A second step of connecting the first electrode pad of the first semiconductor chip on the semiconductor wafer to form a protruding electrode;
A third step of mounting the second semiconductor chip on the surface of the first semiconductor chip on the semiconductor wafer with the surface side opposed;
A fourth step of sealing the semiconductor wafer with resin;
The upper surface of the protruding electrode and the back surface of the second semiconductor chip are ground from the back surface side of the second semiconductor chip on the semiconductor wafer, and the surface of the protruding electrode and the back surface of the second semiconductor chip are ground. A fifth step of forming substantially the same surface;
A sixth step of forming an insulating thin film on at least the back surface of the second semiconductor chip;
A method for manufacturing a semiconductor device, comprising:

前記第３工程では、前記第１の半導体チップの面積よりも小さい前記第２の半導体チップを搭載することを特徴とする請求項４に記載の半導体装置の製造方法。 Wherein in the third step, the method of manufacturing a semiconductor device according to claim 4, characterized in that for mounting the first semiconductor chip smaller the second semiconductor chip than the area of.

前記第３工程では、前記第１の半導体チップの第２の電極パッドと前記第２の半導体チップの電極パッドとを接続させてフリップチップ接続して搭載することを特徴とする請求項４に記載の半導体装置の製造方法。 Wherein in the third step, according to claim 4, wherein the first and the second electrode pads of the semiconductor chip to connect the electrode pads of the second semiconductor chip is mounted by flip chip bonding Manufacturing method of the semiconductor device.

前記第４工程では、少なくとも前記半導体ウェハー内の前記第１の半導体チップと前記第２の半導体チップとの間隙、及び前記半導体ウェハー上の前記突起電極を覆うように封止することを特徴とする請求項４に記載の半導体装置の製造方法。 Wherein in the fourth step, and wherein the sealing so as to cover at least the said projecting electrodes of the semiconductor of the first semiconductor chip and a gap between the second semiconductor chip in the wafer, and on the semiconductor wafer A method for manufacturing a semiconductor device according to claim 4.

前記第５工程と前記第６工程との間に、その一端を前記半導体ウェハー上の前記突起電極に接続させ、他端を前記第２の半導体チップの裏面に延在させた配線を形成する工程を有することを特徴とする請求項４に記載の半導体装置の製造方法。 Between the sixth step and the fifth step, the step of forming the one end was a connected to the projecting electrode on the semiconductor wafer, wiring and the other end was extended to the rear surface of the second semiconductor chip The method of manufacturing a semiconductor device according to claim 4, wherein:

前記第６工程の後、第７工程として、前記半導体ウェハー上の前記第２の半導体チップの裏面に延在した前記配線上に外部端子として突起電極を形成する工程を有することを特徴とする請求項８に記載の半導体装置の製造方法。After the sixth step, a seventh step, claims and having a step of forming the second semiconductor chip protruding electrodes as external terminals on the wiring extending to the back surface of on the semiconductor wafer Item 9. A method for manufacturing a semiconductor device according to Item 8.

前記第５工程と前記第６工程との間に、その一端を前記半導体ウェハー上の前記突起電極に接続させ、他端を前記第２の半導体チップの裏面に延在させた配線を形成し、
前記第６工程は、前記絶縁薄膜として、形成した前記配線の一部を開口させ、前記半導体ウェハー上をレジストで封止する工程であることを特徴とする請求項４に記載の半導体装置の製造方法。 Between the fifth step and the sixth step, to form a one end thereof is connected to the projecting electrode on the semiconductor wafer, wiring and the other end was extended to the rear surface of the second semiconductor chip,
The sixth step, the production of the as an insulating film, a part of the formed the wiring is opened, the semiconductor device according to claim 4, characterized in that on said semiconductor wafer is a step of sealing with a resist Method.

前記第６工程の後、第７工程として、前記半導体ウェハー上の前記第２の半導体チップの裏面に延在した配線上の前記レジストから開口した配線上に突起電極を形成する工程を有することを特徴とする請求項１０に記載の半導体装置の製造方法。After the sixth step, further comprising the step of the seventh step to form the said second of said resist projecting electrodes on the wiring that opens from on the wiring extending to the back surface of the semiconductor chip on a semiconductor wafer The method for manufacturing a semiconductor device according to claim 10, wherein:

前記第６工程の以降、最終工程では前記半導体ウェハー内の前記第１の半導体チップの各単位に分割して半導体装置を得る工程を有することを特徴とする請求項４に記載の半導体装置の製造方法。After the sixth step, manufacturing of a semiconductor device according to claim 4, characterized in that it comprises a step of obtaining a semiconductor device is divided into each unit of the first semiconductor chip in the semiconductor wafer in the final step Method.

前記半導体ウェハー上の前記第１の半導体チップの第１の電極パッドに接続させて前記突起電極を形成する第２工程では、前記第３工程で搭載する前記第２の半導体チップの裏面よりも高い高さの突起電極を形成することを特徴とする請求項４に記載の半導体装置の製造方法。In the second step of forming the first of the first of said protruding electrode is connected to the electrode pads of the semiconductor chips on the semiconductor wafer, higher than the back surface of the second semiconductor chip to be mounted in the third step The method of manufacturing a semiconductor device according to claim 4, wherein a protruding electrode having a height is formed.