JP4591902B2 - Wafer batch contact board and manufacturing method thereof - Google Patents
Wafer batch contact board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4591902B2 JP4591902B2 JP2000215070A JP2000215070A JP4591902B2 JP 4591902 B2 JP4591902 B2 JP 4591902B2 JP 2000215070 A JP2000215070 A JP 2000215070A JP 2000215070 A JP2000215070 A JP 2000215070A JP 4591902 B2 JP4591902 B2 JP 4591902B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- isolated
- frame
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ウエハ上に多数形成された半導体デバイスの検査(試験)をウエハの状態で一括して行うために使用されるウエハ一括コンタクトボード及びその製造方法等に関する。
【0002】
【従来の技術】
ウエハ上に多数形成された半導体ディバイスの検査は、プローブカードによる製品検査(電気的特性試験)と、その後に行われる信頼性試験であるバーンイン試験に大別される。
バーンイン試験は、固有欠陥のある半導体ディバイス、あるいは製造上のばらつきから、時間とストレスに依存する故障を起こすディバイスを除くために行われるスクリーニング試験の一つである。プローブカードによる検査が製造したディバイスの電気的特性試験であるのに対し、バーンイン試験は熱加速試験と言える。
【0003】
バーンイン試験は、プローブカードによって1チップ毎に行われる電気的特性試験の後に、ウエハをダイシングによりチップに切断し、パッケージングしたものについて一つずつバーンイン試験を行う通常の方法(1チップバーンインシステム)ではコスト的に問題が多い。そこで、ウエハ上に多数形成された半導体ディバイスのバーンイン試験を一括して一度に行うためのウエハ一括コンタクトボード(バーンインボード)の開発及び実用化が進められている(特開平7−231019号公報)。ウエハ一括コンタクトボードを用いたウエハ・一括バーンインシステムは、コスト的にメリットが多い他に、ベアチップ出荷及びベアチップ搭載といった最新の技術的な流れを実現可能にするためにも重要な技術である。
【0004】
バーンイン試験の内容を細分して以下に示す。
スタティックバーンイン(static burn-in)は、高温下において、定格もしくはそれを超える電源電圧を印加し、ディバイスに電流を流して温度及び電圧ストレスをディバイスに加えるバーンイン試験であり、高温バイアステストとも言われる。
ダイナミックバーンイン(dynamic burn-in)は、高温下において、定格もしくはそれを超える電源電圧を印加し、ディバイスの入力回路に実動作に近い信号を印加しながら行うバーンイン試験である。
モニタードバーンイン(monitored burn-in)は、ダイナミックバーンインにおいて、ディバイスの入力回路に信号を印加するだけでなく、出力回路の特性もモニターできる機能を持ったバーンイン試験である。
テストバーンイン(test burn-in)は、バーンインにおいて、被試験ディバイスの良否判定、評価を行えるバーンイン試験である。
【0005】
ウエハ一括コンタクトボードは、ウエハ一括で検査する点、及び加熱試験に用いる点で、従来プローブカードとは要求特性が異なり、要求レベルが高い。ウエハ一括コンタクトボードが実用化されると、上述したバーンイン試験(電気的特性試験を行う場合を含む)の他に、従来プローブカードによって行われていた製品検査(電気的特性試験)の一部を、ウエハ一括で行うことも可能となる。
【0006】
図9にウエハ一括コンタクトボードの一具体例を示す。
ウエハ一括コンタクトボードは、図9に示すように、ウエハ一括コンタクトボード用多層配線基板(以下、多層配線基板という)10上に、異方性導電ゴムシート20を介して、コンタクト部品30を固定した構造を有する。
コンタクト部品30は、被検査素子と直接接触するコンタクト部分を受け持つ。コンタクト部品30においては、絶縁性フィルム32の一方の面には孤立バンプ33が形成され、他方の面には孤立バンプ33と一対一で対応して孤立パッド34が形成されている。絶縁性フィルム32は、熱膨張による位置ずれを回避するため低熱膨張率のリング31に張り渡されている。孤立バンプ33は、ウエハ40上の各半導体ディバイス(チップ)の周縁又はセンターライン上に形成された電極(1チップ約600〜1000ピン程度で、この数にチップ数を乗じた数の電極がウエハ上にある)に対応して、この電極とほぼ同じ数だけ対応する位置に形成されている。
多層配線基板10は絶縁性フィルム32上に孤立する各バンプ33に孤立パッド34を介して所定のバーンイン試験信号等を付与するための配線及びパッド電極を絶縁性基板の上に有する。多層配線基板10は配線が複雑であるため多層配線構造を有する。また、多層配線基板10では、熱膨張による絶縁性フィルム32上の孤立パッド34との位置ずれによる接続不良を回避するため低熱膨張率の絶縁性基板を使用している。
異方性導電ゴムシート20は、多層配線基板10上のパッド電極(図示せず)と絶縁性フィルム32上の孤立パッド34とを電気的に接続する接続部品であって、主面と垂直な方向にのみ導電性を有する弾性体(シリコン樹脂からなり、金属粒子が前記孤立パッド34及び前記パッド電極に対応する部分に埋め込まれた異方性導電ゴム)を有するシート状の接続部品である。異方性導電ゴムシート20は、シートの表面に突出して形成された異方性導電ゴムの凸部(図示せず)で絶縁性フィルム32上の孤立パッド34に当接することで、ゴムの弾性、可撓性と絶縁性フィルム32の可撓性との両者が相まって、半導体ウエハ40表面の凹凸及び孤立バンプ33の高さのバラツキ等を吸収し、半導体ウエハ上の電極と絶縁性フィルム32上の孤立バンプ33とを確実に接続する。
【0007】
各半導体ディバイス(チップ)には集積回路の電源端子、グランド端子及び信号の入出力端子(信号端子)となる電極がそれぞれ形成され(電源電極、グランド電極、信号電極)、半導体チップの全ての電極に対応してウエハ一括コンタクトボードの孤立バンプ33が一対一の関係で形成され、接続されるようになっている。また、ウエハ一括コンタクトボードにおける多層配線においては、配線の数を減らす目的で、電源配線、グランド配線及び信号の入出力配線(信号配線)をそれぞれ共通化している。
【0008】
【発明が解決しようとする課題】
上述したウエハ一括コンタクトボードを用いてウエハ一括バーンイン試験を行う場合、ウェハ上の全チップを同時に測定するため、各チップのスイッチングの際に発生するノイズが非常に多く、このノイズ波形が入力パルス信号と重なることが原因で誤動作(エラー)等が生じ、問題があることが判明した。このため、従来のウエハ一括コンタクトボードにおいては、10MHz程度までしか電源電圧を付与できず、高周波特性が十分でないという問題がある。
【0009】
本発明はこのような背景の下になされたものであり、高周波に対するノイズに強く、高周波特性をより向上させたウエハ一括コンタクトボード及びその製造方法等の提供を第一の目的とする。
また、上記高周波に対するノイズに強く、高周波特性をより向上させたウエハ一括コンタクトボードを、コスト増や工程増なく簡単に製造できるウエハ一括コンタクトボード及びその製造方法等の提供を第二の目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために本発明は、以下に示す構成としてある。
【0011】
(構成1) ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードであって、
ウエハ一括コンタクトボードにおけるコンタクト部分を受け持つコンタクト部品と、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するウエハ一括コンタクトボード用配線基板と、
前記配線基板と前記コンタクト部品とを電気的に接続する異方性導電ゴムシートとを有し、
前記異方性導電ゴムシートにおける異方性導電ゴムを支持する少なくとも一部に金属部分を有するフレームに、前記配線基板におけるGND配線及び/又は電源配線を接続した構造を有することを特徴とするウエハ一括コンタクトボード。
【0012】
(構成2) ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードであって、
リングに張り渡された絶縁性フィルムと、該絶縁性フィルムの一方の面に形成された孤立パッドと、該孤立パッドと一対一で対応して前記絶縁性フィルム他方の面に形成されかつ前記孤立パッドと接続された孤立バンプと、を有するウエハ一括コンタクトボード用コンタクト部品と、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するウエハ一括コンタクトボード用配線基板と、
前記配線基板と前記コンタクト部品とを電気的に接続する異方性導電ゴムシートとを有し、
前記コンタクト部品における絶縁性フィルムの表面及び/又は裏面に、前記孤立パッド及び/又は前記孤立バンプを避けて、導電性パターンを形成し、この導電性パターンに、配線基板におけるGND配線及び/又は電源配線を接続した構造を有することを特徴とするウエハ一括コンタクトボード。
【0013】
(構成3) 請求項1記載の異方性導電ゴムシートにおけるフレームと、請求項2記載のコンタクト部品における導電性パターンのうちのいずれか一方又は双方を、請求項1又は2記載の配線基板における電源配線に接続した構造を有することを特徴とするウエハ一括コンタクトボード。
【0014】
(構成4) 請求項1記載の異方性導電ゴムシートにおけるフレームと、請求項2記載のコンタクト部品における導電性パターンのうちのいずれか一方又は双方を、請求項1又は2記載の配線基板におけるGND配線に接続した構造を有することを特徴とするウエハ一括コンタクトボード。
【0015】
(構成5) 請求項1記載の異方性導電ゴムシートにおけるフレームと、請求項2記載のコンタクト部品における導電性パターンのうちのいずれか一方を請求項1又は2記載の配線基板における電源配線に接続し、他方を前記配線基板におけるGND配線に接続して、前記フレームと前記導電性パターンとの間にバイパスコンデンサを形成した構造を有することを特徴とするウエハ一括コンタクトボード。
【0016】
(構成6) 前記フレームの表面に、誘電体材料層を形成したことを特徴とする請求項5記載のウエハ一括コンタクトボード。
【0017】
(構成7) 請求項1ないし6のいずれかに記載の配線基板が、絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するとともに、
前記多数の半導体デバイスにおける各チップ上の電極と一対一で対応して配線基板上に設けられた複数のパッド電極と、
前記多数の半導体デバイスにおける同種の電源電極同士を電気的に共通接続する目的で多層配線層内に設けられた電源共通配線と、
前記多数の半導体デバイスにおけるGND電極同士を電気的に共通接続する目的で多層配線層内に設けられたGND共通配線と、を有し、かつ、
請求項1ないし6のいずれかに記載の配線基板におけるGND配線又は電源配線が、前記GND共通配線又は電源共通配線であることを特徴とするウエハ一括コンタクトボード。
【0018】
(構成8) リングに張り渡された絶縁性フィルムと、該絶縁性フィルムの一方の面に形成された孤立バンプと、該孤立バンプと一対一で対応して前記絶縁性フィルム他方の面に形成された孤立パッドと、前記孤立バンプと孤立パッドとを絶縁性フィルムに形成されたバンプホールを介して接続する接続部と、を有するウエハ一括コンタクトボード用コンタクト部品の製造方法であって、
配線基板におけるGND配線又は電源配線に接続する目的で、前記絶縁性フィルムの一方の面及び/又は他方の面に、孤立パッド及び/又は孤立バンプを避けて、導電性パターンを形成する工程を有することを特徴とするウエハ一括コンタクトボード用コンタクト部品の製造方法。
【0019】
(構成9) 構成1ないし6のいずれかに記載のウエハ一括コンタクトボードを用い、ウエハ上に多数形成された半導体デバイスの検査をウエハの状態で一括して行うことを特徴とする半導体デバイスの検査方法。
【0020】
【作用】
構成1では、図1に示すように、異方性導電ゴムシート20における異方性導電ゴム21を支持するフレーム22(少なくとも一部に導電性の部分を有するフレーム)に、配線基板10におけるGND配線又は電源配線(図示せず)を接続することによって、高周波に対するノイズを低減し、高周波特性をより向上させている。また、従来電気的に利用されていなかったフレームを利用することによって、コスト増や工程増なく簡単に高周波特性の向上を図ることができる。ここで、異方性導電ゴムシート20は、図1に示すように、導電性の薄板からなるフレーム22に開口を配列形成し、この開口部分に、導電性粒子を含む樹脂からなる異方性導電ゴム21を形成したものである。なお、図1において、12は電源配線、13はGND配線、14は信号配線であり、それぞれ配線基板における各パッド電極(電源パッド、GNDパッド、信号パッド)(図示せず)に接続されている。図1の他の部分については図9と同一番号を付して説明を省略する。図2〜図5についても同様とする。
配線基板におけるGND配線又は電源配線の厚さは3〜5μm程度であり、これに比べフレームは体積が十分に大きい。したがって、フレームに、配線基板における電源配線又はGND配線を接続することによって、ノイズを低減し、高周波特性をより向上させることができる。特に、フレームに、配線基板におけるGND共通配線又は電源共通配線を接続することによって、絶縁性フィルム上の孤立GNDパッド又は孤立電源パッドをすべてフレームに接続でき、したがって、GND共通配線又は電源共通配線を低抵抗化でき、配線抵抗による電源電圧の低下を抑制できる(いわゆる「電源の強化」を図ることができる)、あるいは、GNDの抵抗値を低くすることができる(いわゆる「GNDの強化」を図ることができる)ので好ましい。なお、図2に示すように、多層配線基板10における基板表面又は配線層内(中層又は最上層)に大面積のGND11を設けた場合に比べ、図1に示すフレーム22はよりウエハ40上のチップに近い位置にあり、しかもGNDとして大容量であるので、ノイズに強くなる。
配線基板におけるGND配線又は電源配線をフレームに接続する方法は特に制限されないが、例えば、異方性導電ゴムシートを利用すると、コスト増や工程増なく簡単に接続できる。
具体的には、図3に示すように、配線基板10における電源パッド12aに対応する異方性導電ゴム21aの部分に磁界をかけずにフレーム22と接続させることによって、電源パッド12aを介して配線基板10における電源配線(図示せず)とフレーム22とを接続できる。配線基板10におけるGNDパッド12c及び信号パッド12bに対応する異方性導電ゴム21c、21bの部分は、通常どうり磁界によって導電性粒子を中央部に寄せた部分21c’、21b’を形成してフレームと絶縁させる。なお、図3において、電源とGNDを入れ替て、配線基板10におけるGND配線(GNDパッド12c)とフレーム22とを接続してもよい。
なお、構成1では、例えば、非金属フレームの表面に互いに絶縁された2つの導電性材料層を形成したフレームを使用する場合にあっては、フレームにおける一方の導電性材料層に配線基板におけるGND配線を接続し、他方の導電性材料層に配線基板における電源配線を接続することができる。
【0021】
構成2では、コンタクト部品の絶縁性フィルムの一方の面及び/又は他方の面に、孤立パッド及び/又は孤立バンプを避けて、導電性パターンを形成し、この導電性パターンに、配線基板におけるGND配線又は電源配線を接続することによって、高周波に対するノイズを低減し、高周波特性をより向上させている。また、従来利用されていなかった絶縁性フィルム表裏のスペースを利用することによって、コスト増や工程増なく簡単に高周波特性の向上を図ることができる。さらに、導電性パターンのパターン形状を工夫することによって絶縁性フィルムの伸びを抑え、孤立パッド及び孤立バンプの位置精度を向上させる効果がある。
配線基板におけるGND配線又は電源配線の厚さは3〜5μm程度であり、これに比べ絶縁性フィルム表裏に形成できる導電性パターンの厚さは例えば20μm程度でありシート抵抗が小さい。したがって、この導電性パターンに、配線基板におけるGND配線又は電源配線を接続することによって、ノイズを低減し、高周波特性をより向上させることができる。特に、この導電性パターンに、配線基板における電源共通配線又はGND共通配線を接続することによって、絶縁性フィルム上の孤立GNDパッド又は孤立電源パッドをすべて導電性パターンに接続でき、したがって、GND共通配線又は電源共通配線を低抵抗化でき、GND又は電源を強化できるので好ましい。また、図1に示すように、コンタクト部品30上の導電性パターン35は、最もウエハ40上のチップに近いので、GND配線又は電源配線を低抵抗化でき、GND又は電源をより強化できる。
なお、導電性パターンは簡単に形成でき、特に孤立パッド側の導電性パターンは孤立パッド形成の際に残しパターンとして孤立パッドと同時に形成できるので、工程増やコスト増なく簡単に形成できる。
配線基板におけるGND配線又は電源配線を導電性パターンに接続する方法は特に制限されないが、例えば、図3に示すように、絶縁性フィルム32上の孤立GNDパッド34’と導電性パターン35’を接続し、異方性導電ゴム21c及び配線基板におけるGNDパッド12cを介して配線基板におけるGND配線と導電性パターン35’、35(配線基板における他の部分で35’と接続される)とを接続できる。なお、図3において、電源とGNDを入れ替えて、配線基板10における電源配線(電源パッド12a)と導電性パターン35’とを接続してもよい。
また、例えば、図4に示すように、ウエハ一括コンタクトボードの周辺部において、絶縁性フィルム32上の導電性パターン36を、別途設けた異方性導電ゴム21d及びGNDパッド12dを介して、配線基板におけるGND配線(グランドトレース)15と接続することもできる。
【0022】
なお、絶縁性フィルムの表裏に導電性パターンを形成する場合は、表裏の導電性パターンの双方を配線基板におけるGND配線又は電源配線のどちらか一方に接続することもできる。
また、絶縁性フィルムの表裏に導電性パターンを形成する場合は、構成3で説明するように、一方を配線基板の電源配線に接続し他方を配線基板のGND配線に接続して両者の間にバイパスコンデンサを形成することができる。このバイパスコンデンサは、例えば、絶縁性フィルムの表裏の双方に大面積の導電性パターンを形成し、これらの間に形成できる。この場合は、ポリイミド(誘電率3.2)などの絶縁性フィルムがコンデンサにおける誘電体層となる。また、このバイパスコンデンサは、各孤立パッド及び各孤立バンプに1つの割合で孤立導電性パターンを形成することで、1チップに1つの割合で形成できる。
さらに、構成2では、絶縁性フィルムの表面に互いに絶縁された2つの導電性パターンを形成し、絶縁性フィルムにおける一方の導電性パターンに配線基板におけるGND配線を接続し、他方の導電性パターンに配線基板における電源配線を接続することができる。
【0023】
構成3は、上記構成1と構成2を組み合わせたもので、フレームと導電性パターンの双方を配線基板における電源配線に接続したものである。これにより、配線抵抗による電源電圧の低下を抑制し、全チップの動作の確実性を図る上で特に有効である。
【0024】
構成4は、上記構成1と構成2を組み合わせたもので、フレームと導電性パターンの双方を配線基板におけるGND配線に接続したものである。これにより、GNDの抵抗値を低くすることができ、いわゆる「GNDの強化」を図ることができる。
【0025】
構成5は、上記構成1と構成2を組み合わせたもので、フレームと導電性パターンのうちのいずれか一方を配線基板における電源配線に接続し他方をGND配線に接続して、フレームと導電性パターンとの間にバイパスコンデンサを形成することによって、高周波に対するノイズを低減し、高周波特性をより向上させている。
ここで、フレームと導電性パターンの間には、空気層が介在し、さらにフレーム表面の樹脂絶縁層が介在している。フレーム表面に誘電体層を形成することによって、コンデンサ容量を増大させ、よりノイズの低減を図ることができる。
フレーム表面に、誘電体材料層、特にチタン酸バリウム、チタン酸ストロンチウム、酸化チタンなどを含む強誘電体材料層を形成することによって、コンデンサ容量を増大できるので望ましい(構成6)。また、フレーム表面を酸化(熱酸化もしくは陽極酸化)して誘電体材料層を形成する方法は、簡単であるので望ましい。
構成5のバイパスコンデンサは、例えば、絶縁性フィルムの表面及び/又は裏面に大面積の導電性パターンを形成し、この導電性パターンとフレームとの間に形成できる。また、構成5のバイパスコンデンサは、図5に示すように、絶縁性フィルム32上の各孤立GNDパッド(21’の下にある)に1つの割合で絶縁性フィルム32上に孤立導電性パターン37を形成し、これらを接続することで、1チップに1つの割合でコンデンサを形成できる。
【0026】
構成9によれば、本発明のウエハ一括コンタクトボードを用いることにより、全チップの動作の確実性を図ることができ、ウエハ一括型の半導体検査を効率的に行うことができる。
【0027】
【発明の実施の形態】
本発明のウエハ一括コンタクトボードにおけるコンタクト部品について説明する。
コンタクト部品において、絶縁性フィルムは、電気絶縁性を有するものであればその材質は特に限定されないが、絶縁性と共に可撓性を有するものが好ましく、具体的にはポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂、ポリエステル系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ABS共重合体樹脂、ポリカーボネート系樹脂、フッ素系樹脂などの熱硬化性樹脂、又は熱可塑性樹脂が挙げられ、目的に応じて適宜選択することができる。これらの樹脂のうち、耐熱性、耐薬品性及び機械的強度に優れ、加工性等に優れるポリイミド系樹脂が特に好適に使用される。ポリイミドは紫外領域に大きな吸収をもつため、レーザアブレーション加工に適している。ポリイミドフィルムは柔軟性が高いので、コンタクト部品上の孤立バンプや被検査体上の電極(接点)の高さのバラツキを吸収できる。
絶縁性フィルムの厚さは任意に選択することができる。ポリイミドフィルムの場合、後述するバンプホールの形成性の点からは通常5〜200μm程度が好ましく、10〜50μmがより好ましい。
【0028】
コンタクト部品の絶縁性フィルム上における孤立パッド及び導電性パターンを形成するための導電層としては、導電性を有するものであればよい。例えば銅、ニッケル、クロム、アルミニウム、金、白金、コバルト、銀、鉛、錫、インジウム、ロジウム、タングステン、ルテニウム、鉄などの単独金属、又はこれらを成分とする各種合金(例えば、ハンダ、ニッケル−錫、金−コバルト)などが挙げられる。後述するように、孤立バンプ等を電解メッキで形成する場合は、電解メッキにおいて電極(陰極)となるような導電層を選択する。導電層は、上記各金属の層からなる単層構造であってもよく、積層構造であってもよい。例えば、絶縁性フィルム側から、CrやNiなどの下地膜、Cu膜、Ni膜、Au膜を順次積層した積層構造とすることができる。この場合、Cr下地膜又はNi下地膜は、ポリイミドフィルムなどの絶縁性フィルムとの付着性を向上させるので、好適である。Cu膜は導電層の主体となる。Ni膜は、Cuの酸化防止の役割、導電層の機械的強度を向上させる役割、及び導電層の最表面にAu層を形成するための中間層としての役割がある。Au膜は、導電層表面の酸化防止及び、接触抵抗を下げる目的で形成される。なお、Au膜の代わりに、金−コバルト合金、ロジウム、パラジウムなどを用いることができ、特に金−コバルト合金を用いると孤立パッドの機械的強度が大きくなる。
なお、孤立パッド及び導電性パターンを形成するための導電層は、同じ材料としても良く、異なる材料としてもよい。
【0029】
これらの導電層の形成方法としては、スパッタ法や蒸着法などの成膜方法や、無電解メッキ、電解メッキなどのメッキ法などを利用することができる。この場合、スパッタ法とメッキ法との組合せて導電層を形成することができる。例えば、スパッタ法で薄く膜を付けた後、メッキにより厚く膜をつけることができる。
なお、Cu膜上のNi膜やAu膜などは、機械的強度が要求され、比較的厚膜である必要性から、メッキ法(無電解メッキ、電解メッキ)で形成することが望ましい。
導電層の厚さは特に限定されず、適宜設定することができる。ただし、絶縁性フィルムにおける孤立バンプ側の導電性パターンの厚さは孤立バンプの高さを超えない厚さとすることが好ましく、孤立バンプの高さに比べ十分低い厚さとすることがさらに好ましい。
【0030】
絶縁性フィルム上の孤立パッドや導電性パターンは、例えば、絶縁性フィルムの全面に形成した導電層をパターニングすることによって形成できる。具体的には例えば、絶縁性フィルムの全面に形成した導電層上にレジストパターンを形成した後、露出している導電層をエッチングして、所望の孤立パッド又は導電性パターンを得る。
孤立パッド及び/又は導電性パターンは、絶縁性フィルム上に直接形成することもできる。例えば、孤立パッド又は導電性パターンを形成する部分以外の部分をマスキングしておき、スパッタリング、各種蒸着、各種メッキなどの成膜方法を用いて成膜を行うことで、マスキングされていない部分に孤立パッド及び/又は導電性パターンを直接形成することができる。
さらに、孤立パッド又は導電性パターンは、ディスペンサーを用いて、又は印刷法などによって、直接描画し、形成することもできる。
なお、絶縁性フィルム上の孤立パッド及び導電性パターンは、同一工程で同時に形成しても良く、別工程で別々に形成してもよい。
【0031】
コンタクト部品における孤立バンプの構成材料としては、導電性を有する金属であれば特に限定されないが、上述した導電層と同じ材質が挙げられる。これらのうち、Ni、Au、Ag、Cu、Sn、Co、In、Rh、Cr、W、Ruまたはこれらの金属成分を主とする合金等が好ましい。
【0032】
孤立バンプの形成方法としては、電解メッキ法、無電解メッキ法、CVD法などが挙げられるが、なかでも、形状の制御性がよく、高精度の孤立バンプを形成できるため、電解メッキ法が好ましい。
電解メッキ法で孤立バンプを形成する方法においては、絶縁性フィルムに導電層及びバンプホール(バンプを形成するための穴であり、孤立バンプと孤立パッドとを接続するための穴)を形成した後、メッキ浴に浸漬して導電層を陰極として導通し、少なくともバンプホール内にメッキを成長させて孤立バンプを形成する。ここで、絶縁性フィルム面から突出した孤立バンプを形成する場合にあっては、バンプホール内の部分は孤立バンプの根本に相当し、孤立バンプと孤立パッドとを接続する接続部に相当する。バンプホール内にのみ孤立バンプを形成する場合にあっては、孤立パッド側の部分が前記接続部に相当し、ウエハ上の電極との接触部分が孤立バンプに相当する。なお、絶縁性フィルム面から突出した孤立バンプを形成する場合にあっては、バンプホール内の接続部と、絶縁性フィルム面から突出した孤立バンプとは、別の材料で形成することもできる。
【0033】
孤立バンプ表面には、必要に応じて、種々の金属被膜を形成してもよい。例えば、孤立バンプ表面の硬度向上や、バーンインテストにおけるマイグレーションによる孤立バンプの汚染の防止等の目的で、孤立バンプ表面にAu、Au−Co、Rh、Pt、Pd、Ag等またはこれらの金属成分を主とする合金等の金属被膜を形成してもよい。この金属被膜は単層であっても多層であってもよい。
【0034】
本発明において孤立バンプは、電気的な接触、接続を意図して絶縁性フィルムの表面に設けられる接点部である。孤立バンプは絶縁性フィルムの表面からの突出の有無を問わない。また、孤立バンプの三次元形状は限定されるものではなく、あらゆる立体的形状とすることが可能であり、例えば孤立バンプの断面形状は、接触対象の部材の形状等に応じて凸状、平面状、凹状のいずれであってもよい。ウエハ上の平坦電極と接触させる場合は、パンプはマッシュルーム状の形状とすることが、電気的接続信頼性の点から好ましい。孤立バンプの高さ、大きさは目的等に応じて自由に設定することができる。
【0035】
絶縁性フィルムにバンプホールを形成する方法としては、例えば、レーザ加工、リソグラフイー法(エッチング法を含む)、プラズマ加工、光加工、機械加工等が挙げられるが、微細加工性、加工形状の自由度、加工精度のなどの点からレーザー加工が好ましい。
レーザ加工の場合、照射するレーザ光としては、照射出力の大きなエキシマレーザ、CO2レーザ、YAGレーザ等が好ましく、なかでもエキシマレーザを用いたレーザアブレーションによる加工法は、熱による絶縁性フィルムの溶融等が少なく、高アスペクト比が得られ、精緻微細な穿孔加工ができるので特に好ましい。レーザ加工の場合、スポットを絞ったレーザ光を絶縁性フィルムの表面に照射してバンプホールを形成する。
他の場合、レジストパターン等をマスクとして、酸素やフッ化物ガスを含有する雰囲気中のプラズマエッチングや、RIE(反応性イオンエッチング)等のドライエッチング、あるいはスパッタエッチングなどを施して、バンプホールを形成することができる。
また、所望の孔形状(丸形、四角形、菱形など)の孔が形成されたマスクを絶縁性フィルムの表面に密着させ、マスクの上からエッチング処理して、バンプホールを形成することもできる。
バンプホールの孔径は、通常の場合5〜200μm、好ましくは20〜50μm程度がよい。ハンダボール対応のバンプを形成する場合は、バンプホールの孔径は、ハンダボールの径と同程度(300〜1000μm程度)がよい。
【0036】
コンタクト部品におけるリングは、絶縁性フィルムを張り渡した状態で支持できる支持枠であればよく、円形、正方形など任意の形状の支持枠を含む。コンタクト部品におけるリングは、例えばSiCなどの低熱膨張率の材料で形成されていることが好ましい。
【0037】
次に、ウエハ一括コンタクトボードにおける配線基板について説明する。なお、本発明で使用するウエハ一括コンタクトボード用配線基板は、配線層が多層である多層配線基板に限られず、配線層が単層である配線基板を使用することができる。
配線基板において、絶縁層(絶縁膜)の材料としては、樹脂材料が好ましく、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂等が挙げられるが、なかでも低膨張率を有し、耐熱性や耐薬品性に優れるポリイミド系樹脂が特に好ましい。
絶縁層は、例えば、スピンコート、ロールコート、カーテンコート、スプレイコート、印刷法等により、ガラス基板上や配線層上に形成することができる。
【0038】
配線基板において、配線は、例えば、スパッタリング法などの薄膜形成方法によってガラス基板上又は絶縁層上に導電性薄膜を形成し、フォトリソグラフィー法(レジスト塗布、露光、現像、エッチングなど)で所望のパターンをもった配線を形成することができる。
配線における配線材料や配線の層構成等は特に制限されないが、例えば、Cuを主配線材料とした、下方からCr/Cu/Ni多層構造や、下方からCu/Ni/Au多層構造や、下方からCr/Cu/Ni/Au多層構造を有する配線とすることができる。
ここで、Cr、Niは、酸化しやすいCuの酸化を防止でき(特にNiにより耐腐食性が良くなる)、また、Cr、NiはCuとの密着性が良くCu以外の隣接層(例えば、Niの場合Au層、Crの場合ガラス基板や絶縁層)との密着性も良いので層間の密着性を向上できる。
主配線材料であるCuの代替え材料としては、Al、Mo等が挙げられる。主配線材料であるCuの膜厚は、0.5〜15μmの範囲が好ましく、1.0〜7.0μmの範囲がより好ましく、2.5〜6μmの範囲がさらに好ましい。
下地膜であるCrの代替え材料としては、W、Ti、Al、Mo、Ta、CrSi等の金属等が挙げられる。
Niの代替え材料としては、上下層を形成するそれぞれの材料との関係で密着性の高い金属等が挙げられる。
Auの代替え材料としては、Au、Ag、Pt、Ir、Os、Pd、Rh、Ru等が挙げられる。
多層配線基板の場合、最上層(最表面)の配線表面には、配線表面の酸化を防止し保護するため及びコンタクト抵抗を低減するため、金等をコートするが、それより下層(内層)の配線表面には金等をコートしなくてもよい。ただし、コンタクト抵抗の面を考えると内層の配線層に金コートをさらにしてもコストの上昇以外は問題はない。
金等は配線表面に後付けするか、もしくは、金等を最表面全面に形成した多層構造の導電層(配線層)をあらかじめ形成しておきこれを順次ウェットエッチングして配線パターンを形成してもよい。また、コンタクトホール形成後、コンタクトホールの底部(内層の配線表面の一部)にのみ金等をコートすることもできる。
下方からCr/Cu/Niの多層構造の導電層を形成する際に、Cr及びCuはスパッタ法により形成し、Niは電解めっき法により形成することで、特に電解めっき法によるNiは厚く成膜できるので、コストの低減を図ることができる。また、Niの表面が粗いので、Ni上に付ける膜の付着を良くすることができる。Ni上にAu膜等を成膜する場合、Niを酸化させないように、連続めっき等を施すことが好ましい。
配線基板は、絶縁性基板の片面に多層配線又は単層配線を形成したものであっても、絶縁性基板の両面に多層配線又は単層配線を形成したもの、あるいは絶縁性基板の一方の面に多層配線を形成し他方の面に単層配線を形成したものであってもよい。
【0039】
本発明の配線基板における絶縁性基板としては、ガラス基板、セラミクス基板(SiC、SiN、アルミナなど)、ガラスセラミクス基板、シリコン基板などの基板が好ましい。絶縁性基板の熱膨張係数は10ppm/℃以下であることが好ましい。
これらのうち、以下に示す観点からは、ガラス基板が好ましい。ガラス基板は、セラミクス基板に比べ、安価で、加工しやすく、高精度研磨によってフラットネス等が良く、透明であるのでアライメントしやすいとともに、熱膨張を材質によってコントロールすることができ、電気絶縁性にも優れる。また、応力による反りが発生せず、成形も容易である。さらに、無アルカリガラスであればアルカリの表面溶出等による悪影響がない。
熱膨張係数が10ppm/℃以下であるガラス基板としては、例えば、以下に示す組成のものが挙げられる。
SiO2:1〜85wt%、Al2O3:0〜40wt%、B2O3:0〜50wt%、RO:0〜50wt%(但し、Rはアルカリ土類金属元素;Mg、Ca、Sr、Ba)、R’2O:0〜20wt%(但し、R’はアルカリ金属元素;Li、Na、K、Rb、Cs)、その他の成分:0〜5wt%(例えば、As2O3、Sb2O3、ZrO、ZnO、P2O5、La2O3、PbO、F、Cl等)、である組成のガラスが挙げられる。
【0040】
ウエハ一括コンタクトボードを構成する異方性導電ゴムシートにおけるフレームの材料は、導電性が高く、熱膨張率が小さい材料が好ましい。このようなフレームの材料としては、例えば、Ni、Co、Feや、これらを含む合金等が挙げられる。フレームは、その全体が導電性材料で形成されている場合に本発明の効果が最も高くなるが、本発明の効果を得るためには、少なくとも一部に導電性の部分を有するフレームであればよい。例えば、非金属フレームの表面に導電性材料層を形成したフレームであっても効果はある。
フレームの表面に形成する誘電体材料層の材料は、特に制限されない。例えば、Ba2TiO4(誘電率2900〜5000)、Sr2TiO4、ロシェル塩(KNaC4H4O6、誘電率4000)、TiO2(誘電率85)、CuO(誘電率12)、NiO等が挙げられる。
【0041】
なお、本発明には、「導電性の薄板からなるフレームに開口を配列形成し、この開口部分に、導電性粒子を含む樹脂を注入し、磁界によって導電性粒子を中央部に寄せてフレームと絶縁させた異方性導電ゴムを形成するとともに、配線基板におけるGNDパッド又は電源パッドに対応する少なくとも一つの部分は磁界をかけずにフレームと接続させた異方性導電ゴムを形成する工程を有する異方性導電ゴムシートの製造方法であって、前記フレームの表面に、誘電体材料層を形成する工程を有することを特徴とする異方性導電ゴムシートの製造方法」が含まれる。
【0042】
【実施例】
以下、実施例及び比較例をもって本発明を詳細に述べるが、本発明はこれらによって何ら限定されるものではない。
【0043】
(実施例1)
実施例1では、ウエハ一括コンタクトボード用コンタクト部品、ウエハ一括コンタクトボード用多層配線基板、異方性導電ゴムシートを作製し、これらを組み立ててウエハ一括コンタクトボードを作製した。
【0044】
ウエハ一括コンタクトボード用コンタクト部品の作製
次に、ウエハ一括コンタクトボード用コンタクト部品の作製方法について、図6及び図7を用いて説明する。
まず、図6(a)に示すように、平坦度の高いアルミニウム板101上に厚さ5mmの均一の厚さのシリコンゴムシート102を置く。
その一方で、例えば、銅箔上にポリイミド前駆体をキャスティングした後、ポリイミド前駆体を加熱して乾燥及び硬化させて、銅箔(厚さ18μm)とポリイミドフィルム(厚さ25μm)とを貼り合せた構造の積層フィルム103を準備する。
なお、積層フィルム103の構成材料、形成方法、厚さ等は適宜選択できる。例えば、12〜50μm程度のポリイミドフィルムや、エポキシ樹脂フィルム、厚さ0.1〜0.5mm程度のシリコンゴムシートを使用できる。また、例えば、厚さ25μmのポリイミドフィルム上に、スパッタ法又はメッキ法で銅を厚さ18μmで成膜して積層フィルム103を形成することもできる。さらに、フィルムの一方の面に複数の導電性金属を順次成膜して、フィルムの一方の面に積層構造を有する導電性金属層を形成した構造のものを使用することもできる。
また、ポリイミドとCuの間には、両者の接着性を向上させること、及び膜汚染を防止することを目的として、特に図示しないが薄いNi膜を形成してもよい。
【0045】
次いで、上記シリコンゴムシート102上に、銅箔とポリイミドフィルムを貼り合せた構造の積層フィルム103を銅箔側を下にして均一に展開した状態で吸着させる。この際、シリコンゴムシート102に積層フィルム103が吸着する性質を利用し、しわやたわみが生じないように、空気層を追い出しつつ吸着させることで、均一に展開した状態で吸着させる。
【0046】
次に、直径約8インチ、厚さ約2mmの円形のSiCリング106の接着面に熱硬化性接着剤107を薄く均一に、50〜100μm程度の厚さで塗布し、積層フィルム103上に置く。ここで、熱硬化性接着剤107としては、バーンイン試験の設定温度80〜150℃よりも0〜50℃高い温度で硬化するものを使用する。本実施例では、ボンドハイチップHT−100L(主剤:硬化剤=4:1)(コニシ(株)社製)を使用した。
さらに、平坦性の高いアルミニウム板(重さ約2.5kg)を重石として、SiCリング16上に載せる(図示せず)。
【0047】
上記準備工程を終えたものをバーンイン試験の設定温度(80〜150℃)以上の温度(例えば200℃、2.5時間)で加熱して前記積層フィルム103と前記SiCリング106を接着する(図6(b))。
この際、シリコンゴムシート102の熱膨張率は積層フィルム103の熱膨張率よりも大きいので、シリコンゴムシート102に吸着した積層フィルム103はシリコンゴムシート102の熱膨張に追従して伸張する。すなわち、積層フィルム103を単にバーンイン試験の設定温度(80〜150℃)以上の温度で加熱した場合に比べ、シリコンゴムシートの熱膨張が大きいのでこのストレスによりポリイミドフィルムがより膨張する。このテンションが大きい状態で、熱硬化性接着剤107が硬化し、積層フィルム103とSiCリング106が接着される。また、シリコンゴムシート102上の積層フィルム103は、しわやたわみ、ゆるみなく均一に展開した状態で吸着されているので、積層フィルム103にしわやたわみ、ゆるみなく、SiCリング106に積層フィルム103を接着することができる。さらに、シリコンゴムシート102は平坦性が高く、弾力性を有するので、SiCリング106の接着面に、均一にむらなく積層フィルム103を接着することができる。ポリイミドフィルムの張力は0.5kg/cm2 とした。
なお、熱硬化性接着剤を使用しない場合、フィルムが収縮し、張力が弱まる他に、接着剤の硬化時期が場所によってばらつくため、SiCリングの接着面に均一にむらなく接着ができない。
【0048】
上記加熱接着工程を終えたものを常温まで冷却し、加熱前の状態まで収縮させる。その後、カッターでSiCリング106の外周に沿ってSiCリング106の外側の積層フィルム103を切断除去して、積層フィルム103をSiCリング106に張り渡した中間部品を作製する(図6(c))。
【0049】
次に、上記中間部品を加工して孤立バンプ及び孤立パッド並びに導電性パターンを形成する工程について説明する。
【0050】
まず、図7(a)に示すように、上記で作製した銅箔104とポリイミドフィルム105を貼り合せた構造の積層フィルム103の銅箔104上に、電解メッキ法により、Ni膜(図示せず)を0.2〜0.5μmの厚さで形成する。
【0051】
次に、図7(a)に示すように、ポリイミドフィルム105の所定位置に、エキシマレーザを用いて、直径が約30μmのバンプホール108を形成する。
次いで、パンプホール108内及びポリイミドフィルム105の表面にプラズマ処理を施し、レーザ加工により生じバンプホール及びその周辺に付着していたカーボンを主成分とするポリイミド分解物質を除去した。
【0052】
次に、銅箔104側がメッキされないようにするために、レジストなどの保護膜等を、電極として使用する一部を除く銅箔104側の全面に約2〜3μmの厚さで塗布して、保護する。
直ちに、銅箔104に電極の一方を接続し、ポリイミドフィルム105側にNiあるいはNi合金の電解メッキ(電流密度:0.1〜60A/dm2)を行う。なお、メッキ条件は適宜選択することができ、例えばメッキ液中に光沢剤、ホウ酸、臭化ニッケル、PH調整剤等を添加することができる。また、メッキ液中の光沢剤の含有量を調節することにより、孤立バンプの硬度や表面状態を変化させることができる。電解メッキにより、メッキは図7(b)に示すバンプホール108を埋めるようにして成長した後、ポリイミドフィルム105の表面に達すると、等方的に広がってほぼ半球状に成長し、硬度600Hv以上のNi又はNi−Co合金等のNi合金からなる孤立バンプ109が形成される。
続いて、電解メッキ法によって孤立バンプ109の表面に膜厚1〜2μmのAu膜を形成する(図示せず)。その後、銅箔104側の保護膜を剥離する。
【0053】
次に、銅箔104側に新たにレジストを全面に塗布し、孤立パッド及び導電性パターン(残しパターン)を形成する部分にレジストパターン(図示せず)を形成する。
次いで、図7(c)に示すように、薄いNi膜及びCu膜を塩化第二鉄水溶液等にてエッチングを行い、よくリンスした後、前記レジストを剥離して、孤立パッド110、導電性パターン(残しパターン)111を同時に形成する。この際、図3に示すように、すべての孤立GNDパッド34’と導電性パターン35’とを接続し、異方性導電ゴム21c及びGNDパッド12cを介して、多層配線基板10におけるGND共通配線と導電性パターン35’(図7(c)の111に相当)とを接続する構造とした。また、導電性パターン111はなるべく面積が大きくなるように配慮した。
【0054】
以上の工程を経て、ウエハ一括コンタクトボード用コンタクト部品が完成する。
【0055】
多層配線基板の作製
図8は、多層配線基板の製造工程の一例を示す要部断面図である。
図8の工程(a)に示すように、表面を平らに研磨した大きさ320mm角、厚さ3mmのガラス基板201(SiO2:60.0mol%、Al2O3:9.0mol%、CaO:9.4mol%、MgO:9.3mol%、ZnO:9.3mol%、PbO:3.0mol%、である組成のガラス)の片面に、スパッタ法にて、Cr膜を約300オングストローム、Cu膜を約2.5μm、Ni膜を約0.3μmの膜厚で順次成膜して、Cr/Cu/Ni配線層202を形成する。
ここで、CrはガラスとCuに対する密着力を強化する目的で設けている。また、NiはCuの酸化を防止する目的、レジストに対する密着力を強化する目的(Cuとレジストとは密着性が悪い)、及び、Cuとポリイミドとの反応によってコンタクトホール(ビア)底部にポリイミドが残留するのを防止する目的で設けている。
なお、Niの形成方法はスパッタ法に限定されず、電解メッキ法で形成してもよい。また、Ni膜上にAu膜等をスパッタ法、電解メッキ法又は無電解メッキ法で形成して、コンタクト抵抗の低減を図ることも可能である。
【0056】
次に、図8の工程(b)に示すように、所定のフォトリソグラフィー工程(レジストコート、露光、現像、エッチング)を行い、Cr/Cu/Ni配線層202をパターニングして、1層目の配線パターン202aを形成する。
詳しくは、まず、レジスト(クラリアント社製:AZ350)を3μmの厚みにコートし、90℃で30分間ベークし、所定のマスクを用いてレジストを露光、現像して、所望のレジストパターン(図示せず)を形成する。このレジストパターンをマスクとして、塩化第2鉄水溶液等のエッチング液を使用して、Cr/Cu/Ni配線層202をエッチングし、その後レジスト剥離液を用いてレジストを剥離し、水洗して乾燥させて、1層目の配線パターン202aを形成する。
【0057】
次に、図8の工程(c)に示すように、1層目の配線パターン202a上に感光性ポリイミド前駆体をスピンナー等を用いて10μmの厚みで塗布して、ポリイミド絶縁膜203を形成し、このポリイミド絶縁膜203に、コンタクトホール204を形成する。
詳しくは、塗布した感光性ポリイミド前駆体を80℃で30分間ベークし、所定のマスクを用いて露光、現像して、コンタクトホール204を形成する。窒素雰囲気中にて350℃で4時間キュアを行い感光性ポリイミド前駆体を完全にポリイミド化する。キュア後のポリイミド絶縁膜203の膜厚は、塗布後の膜厚の半分(5μm)に減少した。その後、プラズマ処理によって、ポリイミド表面を粗面化して次工程にて形成する2層目の配線層との密着力を高めるとともに、コンタクトホール204内のレーザー照射によって生じるポリイミド分解物、現像液等の残さ等の有機物を酸化し除去する。
【0058】
次に、図8の工程(d)に示すように、上記工程(a)と同様にしてCr/Cu/Ni配線層205を形成する。
次に、図8の工程(e)に示すように、上記工程(b)と同様にしてCr/Cu/Ni配線層205をパターニングして、2層目の配線パターン205aを形成する。
【0059】
次に、上記工程(c)〜(e)を同様に繰り返して、2層目のポリイミド絶縁膜及びコンタクトホール、3層目の配線パターンを順次形成して、3層構造のガラス多層配線基板を得た(図示せず)。
次いで、3層目の配線パターンにおけるコンタクト端子部分(電源パッド、グランドパッド及び信号パッド部分)にだけ、酸化を防止する目的及び異方性導電ゴムとの電気的コンタクト性を良くする等の目的で、1μm厚のNi膜上に0.3μm厚のAu膜を無電解メッキ法で形成した(図示せず)。
【0060】
最後に、基板上に絶縁膜としてのポリイミドを塗布し(図示せず)、コンタクト端子部分のポリイミドを除去して保護用絶縁膜を形成して、ウエハ一括コンタクトボード用多層配線基板を得た。
【0061】
異方性導電ゴムシート作製
次に、図3に示すように、50〜100μm厚のNi薄板からなるメタルフレーム22に開口を配列形成し、この開口部分に、金属粒子を含むシリコン樹脂を印刷法によって塗布、注入し、多層配線基板10におけるGNDパッド12c、信号パッド12bに対応する異方性導電ゴム21c、21bの部分は磁界によって金属粒子を中央に寄せた部分21c’、21b’を形成し、すべての電源パッド12aに対応する異方性導電ゴム21aには磁界をかけずメタルフレームと接続させた構造の異方性導電ゴムシート20を作製した。これにより、多層配線基板10における電源共通配線とすべての電源パッド12aとを接続する構造の異方性導電ゴムシート20を得た。
なお、Ni薄板からなるメタルフレームは、その表面を予め熱酸化してNiO誘電体層を形成したものを使用した。
【0062】
組立工程
上記で製作した異方性導電ゴムシート20をウエハ一括コンタクトボード用多層配線基板10の所定の位置に貼り合わせ、さらに、コンタクト部品30を貼り合わせて、ウエハ一括コンタクトボードを完成した。
これにより、図3に示すように、メタルフレーム22と導電性パターン35と間(電源共通配線とGND共通配線との間)にバイパスコンデンサが形成された。
【0063】
バーンイン試験
ウエハ上の電極とコンタクト部品の孤立バンプとを位置を合わせした後チャックで固定し、その状態でバーンイン装置に入れ125℃の動作環境にて試験した。評価対象は、64MDRAMが400チップ形成してある8インチウェハとした。また、比較対象として、上記実施例において、(1)メタルフレーム22と電源パッド12aとを接続せず、かつ(2)導電性パターン35’、35を形成せず、かつ(3)メタルフレーム22と導電性パターン35’、35との間にバイパスコンデンサを形成しなかったこと以外は実施例1と同様にして作製したウエハ一括コンタクトボードを用意した(比較例1)。
その結果、比較例1の基板を用いて評価した場合、10MHzの動作までしか確認できなかったが、実施例1の基板を用いた湯合、20MHzの動作が全チップ同時に確認できた。このように本発明によれば従来の基板よりノイズに強い基板が作製できた。また、現状の構造を変えることなく高周波特性を最大限に高めることができた。
なお、実施例1の基板を用いた湯合、例えば、マイクロプロセッサ、ASICについても20MHzの動作が全チップ同時に確認できた。
また、コンデンサにおけるTiO2誘電体層は、熱によりクラックが発生したり、熱により性能が劣化することがなかった。
【0064】
(実施例2)
実施例1において電源とGND入れ替え、図3において、(1)メタルフレーム22とGNDパッド12cを接続し、(2)導電性パターン35’と電源パッド12aを接続したこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、20MHzの動作が全チップ同時に確認できた。
【0065】
(実施例3)
実施例1において(1)メタルフレーム22と電源パッド12aとを接続しなかったこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、20MHzの動作が全チップ同時に確認できた。
【0066】
(実施例4)
実施例1において(2)導電性パターン35’、35を形成しなかったこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、20MHzの動作が全チップ同時に確認できた。
【0067】
(実施例5)
実施例1においてメタルフレーム22の表面にNiOの代わりにTiO又はチタン酸バリウム(Ba2TiO4)強誘電体膜を形成したこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、20MHzの動作が全チップ同時に確認できた。
なお、チタン酸バリウム誘電体層は、熱によりクラックが発生したり、熱により性能が劣化することがなかった。
【0068】
(実施例6)
実施例1において、ポリイミドフィルム105の孤立バンプ109側の面にも導電性パターンを形成し、コンタクト部品にバイパスコンデンサを形成したこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、20MHzの動作が全チップ同時に確認できた。
【0069】
(実施例7)
実施例1において導電性パターン111を、図5に示すように、すべての孤立GNDパッドに1つの割合で孤立導電性パターン37を形成し、この孤立導電性パターン37を各孤立GNDパッドに接続したこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、20MHzの動作が全チップ同時に確認できた。
【0070】
(実施例8)
実施例1において、メタルフレーム22と導電性パターン35’の双方を配線基板における電源配線に接続したこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、実施例1と同様にウエハ上の全ての良品チップの動作が確認された。
【0071】
(実施例9)
実施例1において、メタルフレーム22と導電性パターン35’の双方を配線基板におけるGND配線に接続したこと以外は実施例1と同様にして、ウエハ一括コンタクトボードを作製し、バーンイン試験を行った。
その結果、実施例1と同様にウエハ上の全ての良品チップの動作が確認された。
【0072】
なお、本発明は、上記実施例に限定されず、適宜変形実施できる。
【0073】
例えば、本発明のウエハ一括コンタクトボードは、従来技術の欄で説明したバーンイン試験の他に、従来プローブカードによって行われていた製品検査(電気的特性試験)の一部や、ウエハレベル一括CSP検査用、にも利用できる。本発明のウエハ一括コンタクトボード用多層配線基板は、テストバーンイン(test burn-in)に特に適する。
また、多層配線基板における配線層は、2〜10層あるいはそれ以上としてもよい。バーンインボードに使用される多層配線基板としては、メモリ用では3〜4層、ロジック用では5〜6層、ハイブリッド用では10層程度となる。
【0074】
【発明の効果】
本発明によれば、高周波に対するノイズに強く、高周波特性をより向上させたウエハ一括コンタクトボード及びその製造方法を提供できる。
また、上記高周波に対するノイズに強く、高周波特性をより向上させたウエハ一括コンタクトボードを、コスト増や工程増なく簡単に製造できるウエハ一括コンタクトボード及びその製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明にかかるウエハ一括コンタクトボードの一具体例を模式的に示す断面図である。
【図2】ウエハ一括コンタクトボードの一具体例を模式的に示す断面図である。
【図3】本発明にかかるウエハ一括コンタクトボードの一具体例を模式的に示す要部断面図である。
【図4】本発明にかかるウエハ一括コンタクトボードの一具体例を模式的に示す平面図である。
【図5】本発明にかかるウエハ一括コンタクトボードの他の具体例を模式的に示す要部断面図である。
【図6】本発明の一実施例にかかるコンタクト部品の製造工程の一部を示す断面図である。
【図7】本発明の一実施例にかかるコンタクト部品の製造工程の一部を示す要部断面図である。
【図8】本発明の一実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図9】従来のウエハ一括コンタクトボードの具体例を模式的に示す断面図である。
【符号の説明】
10 配線基板
20 異方性導電ゴムシート
21 異方性導電ゴム
22 フレーム
30 コンタクト部品
31 リング
32 絶縁性フィルム
33 孤立バンプ
34 孤立パッド
35 導電性パターン
40 シリコンウエハ
101 アルミニウム板
102 シリコンゴムシート
103 積層フィルム
104 銅箔
105 ポリイミドフィルム
106 SiCリング
107 熱硬化性接着剤
108 バンプホール
109 孤立バンプ
110 孤立パッド
111 導電性パターン
201 ガラス基板
202 配線層
202a 1層目の配線パターン
203 絶縁膜
204 コンタクトホール
205 配線層
205a 2層目の配線パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wafer batch contact board used for collectively inspecting (testing) a plurality of semiconductor devices formed on a wafer in a wafer state, a manufacturing method thereof, and the like.
[0002]
[Prior art]
Inspection of many semiconductor devices formed on a wafer is roughly classified into product inspection (electrical characteristic test) using a probe card and burn-in test which is a reliability test performed thereafter.
The burn-in test is one of screening tests performed to remove a semiconductor device having an inherent defect or a device causing a failure depending on time and stress from manufacturing variations. While the probe card inspection is an electrical characteristic test of the manufactured device, the burn-in test is a thermal acceleration test.
[0003]
The burn-in test is a normal method (one-chip burn-in system) in which a wafer is cut into chips by dicing and packaged one by one after an electrical characteristic test performed for each chip by a probe card. Then there are many problems in terms of cost. Therefore, development and practical application of a wafer batch contact board (burn-in board) for performing a burn-in test on a plurality of semiconductor devices formed on the wafer all at once are being promoted (Japanese Patent Laid-Open No. 7-231019). . The wafer batch burn-in system using the wafer batch contact board has many advantages in terms of cost, and is also an important technology for realizing the latest technological flow such as bare chip shipment and bare chip mounting.
[0004]
The details of the burn-in test are shown below.
Static burn-in is a burn-in test in which a power supply voltage is applied at or above the rated voltage at a high temperature and current is passed through the device to apply temperature and voltage stress to the device. .
The dynamic burn-in is a burn-in test that is performed while applying a power supply voltage that is rated or exceeding that at a high temperature and applying a signal close to actual operation to the input circuit of the device.
Monitored burn-in is a burn-in test that has the function of not only applying a signal to the input circuit of a device but also monitoring the characteristics of the output circuit in dynamic burn-in.
The test burn-in is a burn-in test that can perform pass / fail judgment and evaluation of a device under test.
[0005]
The wafer batch contact board is different from the conventional probe card in that the wafer batch contact board is used for the batch wafer inspection and the heating test, and the required level is high. When the wafer batch contact board is put into practical use, in addition to the burn-in test (including the case where the electrical characteristic test is performed) described above, a part of the product inspection (electrical characteristic test) which has been conventionally performed by the probe card is performed. It is also possible to perform the wafer batch.
[0006]
FIG. 9 shows a specific example of the wafer batch contact board.
As shown in FIG. 9, the wafer batch contact board has a
The
The
The anisotropic
[0007]
Each semiconductor device (chip) is formed with electrodes (power supply electrode, ground electrode, signal electrode) which are the power supply terminal, ground terminal and signal input / output terminal (signal terminal) of the integrated circuit, and all the electrodes of the semiconductor chip. The
[0008]
[Problems to be solved by the invention]
When performing the wafer batch burn-in test using the wafer batch contact board described above, all the chips on the wafer are measured at the same time, so there is a lot of noise generated during switching of each chip, and this noise waveform is the input pulse signal. It was found that there was a problem due to the occurrence of a malfunction (error) and the like. For this reason, in the conventional wafer batch contact board, a power supply voltage can be applied only up to about 10 MHz, and there is a problem that high frequency characteristics are not sufficient.
[0009]
The present invention has been made under such a background, and it is a first object of the present invention to provide a wafer batch contact board that is resistant to high-frequency noise and has improved high-frequency characteristics, and a method for manufacturing the same.
A second object of the present invention is to provide a wafer collective contact board that is resistant to high-frequency noise and has improved high-frequency characteristics and can be easily produced without increasing costs and processes, and a manufacturing method thereof. .
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0011]
(Configuration 1) A wafer batch contact board used to collectively test a plurality of semiconductor devices formed on a wafer,
Contact parts responsible for the contact portion of the wafer batch contact board; and
A wiring substrate for a wafer batch contact board having a structure in which wirings are stacked through an insulating layer and upper and lower wirings are connected through contact holes formed in the insulating layer;
An anisotropic conductive rubber sheet for electrically connecting the wiring board and the contact component;
A wafer having a structure in which a GND wiring and / or a power wiring in the wiring substrate is connected to a frame having a metal part at least partially supporting the anisotropic conductive rubber in the anisotropic conductive rubber sheet. Bulk contact board.
[0012]
(Configuration 2) A wafer batch contact board used to collectively test a plurality of semiconductor devices formed on a wafer,
An insulating film stretched over a ring; an isolated pad formed on one surface of the insulating film; and the isolated film formed on the other surface of the insulating film in a one-to-one correspondence with the isolated pad A contact component for a wafer batch contact board having an isolated bump connected to the pad;
A wiring substrate for a wafer batch contact board having a structure in which wirings are stacked through an insulating layer and upper and lower wirings are connected through contact holes formed in the insulating layer;
An anisotropic conductive rubber sheet for electrically connecting the wiring board and the contact component;
A conductive pattern is formed on the front surface and / or back surface of the insulating film in the contact component, avoiding the isolated pad and / or the isolated bump, and a GND wiring and / or a power source on the wiring board is formed on the conductive pattern. A wafer batch contact board characterized by having a structure in which wiring is connected.
[0013]
(Structure 3) Either or both of the frame in the anisotropic conductive rubber sheet according to claim 1 and the conductive pattern in the contact component according to claim 2 are used in the wiring board according to claim 1 or 2. A wafer batch contact board characterized by having a structure connected to power supply wiring.
[0014]
(Structure 4) Either or both of the frame in the anisotropic conductive rubber sheet according to claim 1 and the conductive pattern in the contact component according to claim 2 are used in the wiring board according to claim 1 or 2. A wafer batch contact board having a structure connected to GND wiring.
[0015]
(Structure 5) Either one of the frame in the anisotropic conductive rubber sheet according to claim 1 and the conductive pattern in the contact component according to claim 2 is used as the power supply wiring in the wiring board according to claim 1 or 2. A wafer collective contact board having a structure in which a bypass capacitor is formed between the frame and the conductive pattern with the other connected to the GND wiring on the wiring board.
[0016]
(Structure 6) The wafer batch contact board according to claim 5, wherein a dielectric material layer is formed on a surface of the frame.
[0017]
(Structure 7) The wiring board according to any one of claims 1 to 6 has a structure in which wirings are stacked through an insulating layer, and upper and lower wirings are connected through contact holes formed in the insulating layer. ,
A plurality of pad electrodes provided on the wiring substrate in a one-to-one correspondence with the electrodes on each chip in the multiple semiconductor devices;
Power supply common wiring provided in a multilayer wiring layer for the purpose of electrically commonly connecting power supply electrodes of the same type in the multiple semiconductor devices;
A GND common wiring provided in a multilayer wiring layer for the purpose of electrically connecting GND electrodes in the plurality of semiconductor devices, and
7. A wafer batch contact board, wherein a GND wiring or a power wiring in the wiring board according to claim 1 is the GND common wiring or the power common wiring.
[0018]
(Configuration 8) An insulating film stretched over a ring, an isolated bump formed on one surface of the insulating film, and formed on the other surface of the insulating film in a one-to-one correspondence with the isolated bump A contact part for a wafer batch contact board, comprising: an isolated pad; and a connecting portion that connects the isolated bump and the isolated pad through a bump hole formed in an insulating film,
For the purpose of connecting to the GND wiring or the power supply wiring on the wiring board, it has a step of forming a conductive pattern on one surface and / or the other surface of the insulating film while avoiding isolated pads and / or isolated bumps. A method of manufacturing a contact component for a wafer batch contact board.
[0019]
(Configuration 9) Inspection of a semiconductor device characterized by using the wafer batch contact board according to any one of Configurations 1 to 6 to collectively test a semiconductor device formed on a wafer in a wafer state. Method.
[0020]
[Action]
In the configuration 1, as shown in FIG. 1, the GND in the
The thickness of the GND wiring or the power supply wiring on the wiring board is about 3 to 5 μm, and the volume of the frame is sufficiently larger than this. Therefore, by connecting the power supply wiring or the GND wiring in the wiring board to the frame, noise can be reduced and the high frequency characteristics can be further improved. In particular, by connecting the GND common wiring or power supply common wiring on the wiring board to the frame, all the isolated GND pads or isolated power pads on the insulating film can be connected to the frame. The resistance can be reduced, and a decrease in power supply voltage due to wiring resistance can be suppressed (so-called “strengthening of power supply” can be achieved), or the resistance value of GND can be lowered (so-called “strengthening of GND”). Is preferable. As shown in FIG. 2, the
A method for connecting the GND wiring or the power supply wiring on the wiring board to the frame is not particularly limited. For example, when an anisotropic conductive rubber sheet is used, the connection can be easily made without increasing the cost and the process.
Specifically, as shown in FIG. 3, by connecting the portion of the anisotropic
In the configuration 1, for example, in the case of using a frame in which two conductive material layers insulated from each other are formed on the surface of the non-metallic frame, one of the conductive material layers in the frame is connected to the GND in the wiring board. Wiring can be connected, and the power supply wiring in the wiring board can be connected to the other conductive material layer.
[0021]
In Configuration 2, a conductive pattern is formed on one surface and / or the other surface of the insulating film of the contact component while avoiding isolated pads and / or isolated bumps, and this conductive pattern is connected to GND on the wiring board. By connecting the wiring or the power supply wiring, noise with respect to the high frequency is reduced and the high frequency characteristics are further improved. In addition, by utilizing the space on the front and back of the insulating film that has not been used conventionally, it is possible to easily improve the high frequency characteristics without increasing the cost or increasing the number of processes. Further, by devising the pattern shape of the conductive pattern, there is an effect of suppressing the elongation of the insulating film and improving the positional accuracy of the isolated pad and the isolated bump.
The thickness of the GND wiring or the power supply wiring on the wiring board is about 3 to 5 μm, and the thickness of the conductive pattern that can be formed on the front and back of the insulating film is about 20 μm, for example, and the sheet resistance is small. Therefore, by connecting the GND wiring or the power supply wiring in the wiring board to this conductive pattern, noise can be reduced and the high frequency characteristics can be further improved. In particular, all the isolated GND pads or isolated power pads on the insulating film can be connected to the conductive pattern by connecting the power supply common wiring or GND common wiring on the wiring board to this conductive pattern, and therefore the GND common wiring Alternatively, it is preferable because the resistance of the power supply common line can be reduced and the GND or power supply can be strengthened. Further, as shown in FIG. 1, since the
The conductive pattern can be easily formed. In particular, since the conductive pattern on the isolated pad side can be formed simultaneously with the isolated pad as a remaining pattern when forming the isolated pad, it can be easily formed without increasing the number of processes and cost.
The method for connecting the GND wiring or the power supply wiring on the wiring board to the conductive pattern is not particularly limited. For example, as shown in FIG. 3, the
Further, for example, as shown in FIG. 4, in the peripheral part of the wafer batch contact board, the
[0022]
In addition, when forming a conductive pattern on the front and back of an insulating film, both the front and back conductive patterns can be connected to either the GND wiring or the power supply wiring on the wiring board.
Also, when forming conductive patterns on the front and back of the insulating film, as described in Configuration 3, one is connected to the power supply wiring of the wiring board and the other is connected to the GND wiring of the wiring board. A bypass capacitor can be formed. This bypass capacitor can be formed, for example, by forming a conductive pattern with a large area on both the front and back sides of the insulating film. In this case, an insulating film such as polyimide (dielectric constant 3.2) becomes a dielectric layer in the capacitor. Further, this bypass capacitor can be formed at a rate of one per chip by forming an isolated conductive pattern at a rate of one for each isolated pad and each isolated bump.
Furthermore, in Configuration 2, two conductive patterns insulated from each other are formed on the surface of the insulating film, the GND wiring in the wiring board is connected to one conductive pattern in the insulating film, and the other conductive pattern is connected to the other conductive pattern. Power supply wiring on the wiring board can be connected.
[0023]
Configuration 3 is a combination of Configuration 1 and Configuration 2 in which both the frame and the conductive pattern are connected to the power supply wiring on the wiring board. This is particularly effective in suppressing a decrease in power supply voltage due to wiring resistance and ensuring the reliability of the operation of all chips.
[0024]
Configuration 4 is a combination of Configuration 1 and Configuration 2 in which both the frame and the conductive pattern are connected to the GND wiring on the wiring board. Thereby, the resistance value of GND can be lowered, and so-called “strengthening of GND” can be achieved.
[0025]
Configuration 5 is a combination of Configuration 1 and Configuration 2, in which one of the frame and the conductive pattern is connected to the power supply wiring on the wiring board, and the other is connected to the GND wiring, and the frame and the conductive pattern are connected. By forming a bypass capacitor between them, noise for high frequency is reduced and high frequency characteristics are further improved.
Here, an air layer is interposed between the frame and the conductive pattern, and a resin insulating layer on the surface of the frame is further interposed. By forming the dielectric layer on the surface of the frame, the capacitance of the capacitor can be increased and noise can be further reduced.
A capacitor material can be increased by forming a dielectric material layer, particularly a ferroelectric material layer containing barium titanate, strontium titanate, titanium oxide, or the like on the surface of the frame (Configuration 6). A method of forming the dielectric material layer by oxidizing the surface of the frame (thermal oxidation or anodic oxidation) is desirable because it is simple.
The bypass capacitor of Configuration 5 can be formed, for example, by forming a conductive pattern with a large area on the front surface and / or back surface of the insulating film and between the conductive pattern and the frame. Further, as shown in FIG. 5, the bypass capacitor of the configuration 5 has an isolated
[0026]
According to Configuration 9, by using the wafer batch contact board of the present invention, the reliability of the operation of all the chips can be achieved, and the wafer batch type semiconductor inspection can be efficiently performed.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
The contact component in the wafer batch contact board of the present invention will be described.
In the contact component, the material of the insulating film is not particularly limited as long as it has electrical insulation, but preferably has insulation and flexibility. Specifically, a polyimide resin, an epoxy resin, Examples include silicone resins, polyester resins, urethane resins, polystyrene resins, polyethylene resins, polyamide resins, ABS copolymer resins, polycarbonate resins, fluorine resins, and other thermosetting resins, or thermoplastic resins. Can be appropriately selected according to the purpose. Of these resins, polyimide resins that are excellent in heat resistance, chemical resistance, mechanical strength, and workability are particularly preferably used. Since polyimide has a large absorption in the ultraviolet region, it is suitable for laser ablation processing. Since the polyimide film has high flexibility, it can absorb variations in height of isolated bumps on contact parts and electrodes (contact points) on the object to be inspected.
The thickness of the insulating film can be arbitrarily selected. In the case of a polyimide film, the thickness is usually preferably about 5 to 200 μm, more preferably 10 to 50 μm from the viewpoint of the formability of bump holes described later.
[0028]
As the conductive layer for forming the isolated pad and the conductive pattern on the insulating film of the contact component, any conductive layer may be used. For example, a single metal such as copper, nickel, chromium, aluminum, gold, platinum, cobalt, silver, lead, tin, indium, rhodium, tungsten, ruthenium, iron, or various alloys containing these components (for example, solder, nickel- Tin, gold-cobalt) and the like. As will be described later, when an isolated bump or the like is formed by electrolytic plating, a conductive layer that becomes an electrode (cathode) in electrolytic plating is selected. The conductive layer may have a single-layer structure composed of the above metal layers or a laminated structure. For example, a laminated structure in which a base film such as Cr or Ni, a Cu film, a Ni film, and an Au film are sequentially laminated from the insulating film side can be used. In this case, the Cr undercoating film or the Ni undercoating film is preferable because it improves adhesion with an insulating film such as a polyimide film. The Cu film is a main component of the conductive layer. The Ni film has a role of preventing oxidation of Cu, a role of improving the mechanical strength of the conductive layer, and a role of an intermediate layer for forming an Au layer on the outermost surface of the conductive layer. The Au film is formed for the purpose of preventing oxidation of the surface of the conductive layer and reducing contact resistance. Note that a gold-cobalt alloy, rhodium, palladium, or the like can be used instead of the Au film. In particular, when a gold-cobalt alloy is used, the mechanical strength of the isolated pad increases.
Note that the isolated layer and the conductive layer for forming the conductive pattern may be made of the same material or different materials.
[0029]
As a method for forming these conductive layers, a film forming method such as sputtering or vapor deposition, or a plating method such as electroless plating or electrolytic plating can be used. In this case, the conductive layer can be formed by a combination of sputtering and plating. For example, after a thin film is formed by a sputtering method, a thick film can be formed by plating.
Note that the Ni film or the Au film on the Cu film is required to have a mechanical strength and needs to be a relatively thick film, so that it is desirable to form by a plating method (electroless plating or electrolytic plating).
The thickness of the conductive layer is not particularly limited and can be set as appropriate. However, the thickness of the conductive pattern on the isolated bump side in the insulating film is preferably set not to exceed the height of the isolated bump, and more preferably sufficiently lower than the height of the isolated bump.
[0030]
The isolated pad or conductive pattern on the insulating film can be formed, for example, by patterning a conductive layer formed on the entire surface of the insulating film. Specifically, for example, after forming a resist pattern on the conductive layer formed on the entire surface of the insulating film, the exposed conductive layer is etched to obtain a desired isolated pad or conductive pattern.
The isolated pad and / or the conductive pattern can be formed directly on the insulating film. For example, by masking the part other than the part where the isolated pad or conductive pattern is to be formed and performing film formation using a film forming method such as sputtering, various types of vapor deposition, and various types of plating, it is possible to isolate the part that is not masked. Pads and / or conductive patterns can be formed directly.
Further, the isolated pad or the conductive pattern can be directly drawn and formed using a dispenser or by a printing method or the like.
The isolated pad and the conductive pattern on the insulating film may be formed at the same time in the same process or separately in another process.
[0031]
The constituent material of the isolated bump in the contact component is not particularly limited as long as it is a metal having conductivity, and the same material as that of the conductive layer described above can be used. Among these, Ni, Au, Ag, Cu, Sn, Co, In, Rh, Cr, W, Ru, or an alloy mainly containing these metal components is preferable.
[0032]
Examples of the method for forming an isolated bump include an electrolytic plating method, an electroless plating method, a CVD method, etc. Among them, the electrolytic plating method is preferable because the shape controllability is good and a high-precision isolated bump can be formed. .
In the method of forming an isolated bump by the electrolytic plating method, after forming a conductive layer and a bump hole (a hole for forming a bump, a hole for connecting the isolated bump and the isolated pad) on the insulating film. Then, it is immersed in a plating bath to conduct with the conductive layer as a cathode, and plating is grown at least in the bump hole to form an isolated bump. Here, in the case of forming an isolated bump that protrudes from the insulating film surface, the portion in the bump hole corresponds to the root of the isolated bump and corresponds to a connection portion that connects the isolated bump and the isolated pad. When an isolated bump is formed only in the bump hole, a portion on the isolated pad side corresponds to the connection portion, and a contact portion with the electrode on the wafer corresponds to the isolated bump. In addition, when forming the isolated bump which protruded from the insulating film surface, the connection part in a bump hole and the isolated bump which protruded from the insulating film surface can also be formed by another material.
[0033]
Various metal films may be formed on the surface of the isolated bumps as necessary. For example, Au, Au—Co, Rh, Pt, Pd, Ag or the like or these metal components are added to the surface of the isolated bump for the purpose of improving the hardness of the isolated bump surface or preventing the contamination of the isolated bump due to migration in the burn-in test. A metal coating such as a main alloy may be formed. The metal coating may be a single layer or a multilayer.
[0034]
In the present invention, the isolated bump is a contact portion provided on the surface of the insulating film for the purpose of electrical contact and connection. The isolated bumps may or may not protrude from the surface of the insulating film. In addition, the three-dimensional shape of the isolated bump is not limited, and can be any three-dimensional shape. For example, the cross-sectional shape of the isolated bump is convex or flat according to the shape of the member to be contacted. The shape may be either concave or concave. When contacting the flat electrode on the wafer, it is preferable from the viewpoint of electrical connection reliability that the bump has a mushroom shape. The height and size of the isolated bump can be freely set according to the purpose.
[0035]
Examples of the method for forming the bump hole in the insulating film include laser processing, lithographic method (including etching method), plasma processing, optical processing, machining, etc. Laser processing is preferable from the viewpoints of degree and processing accuracy.
In the case of laser processing, excimer laser with a large irradiation output, CO2Lasers, YAG lasers, etc. are preferable. Among them, a processing method by laser ablation using an excimer laser is particularly preferable because the insulating film is less melted by heat, a high aspect ratio is obtained, and fine and fine drilling can be performed. . In the case of laser processing, a bump hole is formed by irradiating the surface of the insulating film with laser light with a narrowed spot.
In other cases, bump holes are formed by performing plasma etching in an atmosphere containing oxygen or fluoride gas, dry etching such as RIE (reactive ion etching), or sputter etching using the resist pattern as a mask. can do.
A bump hole can also be formed by bringing a mask having a hole having a desired hole shape (round, square, diamond, etc.) into contact with the surface of the insulating film and etching the mask.
In general, the hole diameter of the bump hole is 5 to 200 μm, preferably about 20 to 50 μm. When forming a solder ball-compatible bump, the hole diameter of the bump hole is preferably about the same as the diameter of the solder ball (about 300 to 1000 μm).
[0036]
The ring in the contact component may be a support frame that can be supported in a state where the insulating film is stretched, and includes a support frame having an arbitrary shape such as a circle or a square. The ring in the contact component is preferably formed of a material having a low coefficient of thermal expansion such as SiC.
[0037]
Next, the wiring board in the wafer batch contact board will be described. The wiring substrate for a wafer batch contact board used in the present invention is not limited to a multilayer wiring substrate having a multilayer wiring layer, and a wiring substrate having a single wiring layer can be used.
In the wiring substrate, the material of the insulating layer (insulating film) is preferably a resin material, and examples thereof include a polyimide resin, an acrylic resin, and an epoxy resin. A polyimide resin excellent in chemical properties is particularly preferable.
The insulating layer can be formed on the glass substrate or the wiring layer by, for example, spin coating, roll coating, curtain coating, spray coating, printing method, or the like.
[0038]
In a wiring board, for example, a conductive thin film is formed on a glass substrate or an insulating layer by a thin film forming method such as sputtering, and a desired pattern is formed by a photolithography method (resist application, exposure, development, etching, etc.). A wiring having a thickness can be formed.
The wiring material and the wiring layer structure in the wiring are not particularly limited. For example, the main wiring material is Cu, a Cr / Cu / Ni multilayer structure from below, a Cu / Ni / Au multilayer structure from below, or from below. The wiring can have a Cr / Cu / Ni / Au multilayer structure.
Here, Cr and Ni can prevent oxidation of Cu, which is easily oxidized (particularly, corrosion resistance is improved by Ni), and Cr and Ni have good adhesion with Cu and adjacent layers other than Cu (for example, Adhesion between the Au layer in the case of Ni and a glass substrate or insulating layer in the case of Cr is good, so that the adhesion between the layers can be improved.
Examples of alternative materials for Cu as the main wiring material include Al and Mo. The film thickness of Cu as the main wiring material is preferably in the range of 0.5 to 15 μm, more preferably in the range of 1.0 to 7.0 μm, and still more preferably in the range of 2.5 to 6 μm.
Examples of alternative materials for Cr as the base film include metals such as W, Ti, Al, Mo, Ta, and CrSi.
Examples of the substitute material for Ni include metals having high adhesion in relation to the respective materials forming the upper and lower layers.
Examples of the substitute material for Au include Au, Ag, Pt, Ir, Os, Pd, Rh, and Ru.
In the case of a multilayer wiring board, the uppermost layer (outermost surface) wiring surface is coated with gold or the like in order to prevent and protect the wiring surface oxidation and reduce contact resistance, but the lower layer (inner layer) The wiring surface may not be coated with gold or the like. However, in view of the contact resistance, there is no problem other than the increase in cost even if a gold coat is added to the inner wiring layer.
Even if gold or the like is added to the wiring surface later, or a conductive layer (wiring layer) having a multilayer structure in which gold or the like is formed on the entire outer surface is formed in advance and then wet-etched sequentially to form a wiring pattern. Good. In addition, after the contact hole is formed, gold or the like can be coated only on the bottom of the contact hole (a part of the inner wiring surface).
When forming a conductive layer having a multilayer structure of Cr / Cu / Ni from below, Cr and Cu are formed by sputtering, and Ni is formed by electrolytic plating. In particular, Ni by electrolytic plating is thick. Therefore, the cost can be reduced. In addition, since the surface of Ni is rough, adhesion of a film to be deposited on Ni can be improved. When forming an Au film or the like on Ni, it is preferable to perform continuous plating or the like so as not to oxidize Ni.
Even if the wiring board is a multilayer wiring or single layer wiring formed on one side of the insulating substrate, a multilayer wiring or single layer wiring is formed on both sides of the insulating substrate, or one side of the insulating substrate A multilayer wiring may be formed on the other surface, and a single-layer wiring may be formed on the other surface.
[0039]
The insulating substrate in the wiring substrate of the present invention is preferably a substrate such as a glass substrate, a ceramic substrate (SiC, SiN, alumina, etc.), a glass ceramic substrate, or a silicon substrate. The thermal expansion coefficient of the insulating substrate is preferably 10 ppm / ° C. or less.
Among these, a glass substrate is preferable from the following viewpoints. Compared to ceramic substrates, glass substrates are cheaper, easier to process, and have good flatness due to high-precision polishing, and are transparent so that alignment is easy and thermal expansion can be controlled by the material, making it electrically insulating. Also excellent. Further, no warping due to stress occurs and molding is easy. Furthermore, if it is an alkali-free glass, there is no adverse effect due to surface elution of alkali.
Examples of the glass substrate having a thermal expansion coefficient of 10 ppm / ° C. or less include those having the following compositions.
SiO2: 1 to 85 wt%, Al2OThree: 0 to 40 wt%, B2OThree: 0-50 wt%, RO: 0-50 wt% (where R is an alkaline earth metal element; Mg, Ca, Sr, Ba), R '2O: 0 to 20 wt% (where R ′ is an alkali metal element; Li, Na, K, Rb, Cs), other components: 0 to 5 wt% (for example, As2OThree, Sb2OThree, ZrO, ZnO, P2OFive, La2OThree, PbO, F, Cl, etc.).
[0040]
The material of the frame in the anisotropic conductive rubber sheet constituting the wafer batch contact board is preferably a material having high conductivity and a low coefficient of thermal expansion. Examples of such a frame material include Ni, Co, Fe, and alloys containing these. The effect of the present invention is the highest when the frame is entirely formed of a conductive material. However, in order to obtain the effect of the present invention, a frame having a conductive portion at least partially is used. Good. For example, even a frame in which a conductive material layer is formed on the surface of a non-metallic frame is effective.
The material of the dielectric material layer formed on the surface of the frame is not particularly limited. For example, Ba2TiOFour(Dielectric constant 2900-5000), Sr2TiOFour, Rochelle salt (KNaCFourHFourO6, Dielectric constant 4000), TiO2(Dielectric constant 85), CuO (dielectric constant 12), NiO and the like.
[0041]
In the present invention, “a frame formed of a conductive thin plate has openings arranged therein, resin containing conductive particles is injected into the opening, and the conductive particles are moved toward the center by a magnetic field to form a frame. Forming an insulated anisotropic conductive rubber, and forming an anisotropic conductive rubber in which at least one portion corresponding to the GND pad or the power supply pad in the wiring board is connected to the frame without applying a magnetic field. A method for producing an anisotropic conductive rubber sheet, which includes a step of forming a dielectric material layer on the surface of the frame, is included.
[0042]
【Example】
EXAMPLES Hereinafter, although this invention is described in detail with an Example and a comparative example, this invention is not limited at all by these.
[0043]
Example 1
In Example 1, contact parts for wafer collective contact board, multilayer wiring board for wafer collective contact board, and anisotropic conductive rubber sheet were produced, and these were assembled to produce a wafer collective contact board.
[0044]
Fabrication of contact parts for wafer batch contact board
Next, a method for producing a contact component for a wafer batch contact board will be described with reference to FIGS.
First, as shown in FIG. 6A, a
On the other hand, for example, after casting a polyimide precursor on a copper foil, the polyimide precursor is heated and dried and cured to bond a copper foil (thickness 18 μm) and a polyimide film (thickness 25 μm). A
Note that the constituent material, forming method, thickness, and the like of the
Further, a thin Ni film may be formed between polyimide and Cu for the purpose of improving the adhesion between them and preventing film contamination, although not particularly shown.
[0045]
Next, a
[0046]
Next, a
Further, a highly flat aluminum plate (having a weight of about 2.5 kg) is placed on the SiC ring 16 as a weight (not shown).
[0047]
After finishing the above preparation process, the
At this time, since the thermal expansion coefficient of the
In addition, when a thermosetting adhesive is not used, the film shrinks and the tension is weakened. In addition, since the curing time of the adhesive varies depending on the location, the SiC ring cannot be evenly and uniformly bonded to the bonding surface.
[0048]
After finishing the heating and bonding step, the product is cooled to room temperature and contracted to a state before heating. Thereafter, the
[0049]
Next, a process of processing the intermediate part to form isolated bumps, isolated pads, and conductive patterns will be described.
[0050]
First, as shown in FIG. 7A, a Ni film (not shown) is formed on the
[0051]
Next, as shown in FIG. 7A, a
Next, plasma treatment was applied to the inside of the
[0052]
Next, in order to prevent the
Immediately, one of the electrodes was connected to the
Subsequently, an Au film having a thickness of 1 to 2 μm is formed on the surface of the
[0053]
Next, a resist is newly applied on the entire surface of the
Next, as shown in FIG. 7C, the thin Ni film and the Cu film are etched with a ferric chloride aqueous solution or the like and rinsed well, and then the resist is peeled off to isolate the
[0054]
Through the above process, the contact parts for the wafer batch contact board are completed.
[0055]
Fabrication of multilayer wiring board
FIG. 8 is a fragmentary cross-sectional view showing an example of the manufacturing process of the multilayer wiring board.
As shown in step (a) of FIG. 8, a glass substrate 201 (SiO2 having a size of 320 mm square and a thickness of 3 mm, whose surface is polished flatly)2: 60.0 mol%, Al2OThree: 9.0 mol%, CaO: 9.4 mol%, MgO: 9.3 mol%, ZnO: 9.3 mol%, PbO: 3.0 mol% of glass) on one side) by sputtering. A Cr / Cu /
Here, Cr is provided for the purpose of strengthening the adhesion between glass and Cu. Ni is used for the purpose of preventing the oxidation of Cu, the purpose of strengthening the adhesion to the resist (the adhesion between Cu and resist is poor), and the reaction between Cu and polyimide causes polyimide to form at the bottom of the contact hole (via). It is provided for the purpose of preventing it from remaining.
In addition, the formation method of Ni is not limited to a sputtering method, You may form by the electrolytic plating method. It is also possible to reduce the contact resistance by forming an Au film or the like on the Ni film by sputtering, electrolytic plating or electroless plating.
[0056]
Next, as shown in step (b) of FIG. 8, a predetermined photolithography step (resist coating, exposure, development, etching) is performed, and the Cr / Cu /
Specifically, first, a resist (manufactured by Clariant: AZ350) is coated to a thickness of 3 μm, baked at 90 ° C. for 30 minutes, and the resist is exposed and developed using a predetermined mask to obtain a desired resist pattern (not shown). Z). Using this resist pattern as a mask, the Cr / Cu /
[0057]
Next, as shown in step (c) of FIG. 8, a
Specifically, the applied photosensitive polyimide precursor is baked at 80 ° C. for 30 minutes, exposed and developed using a predetermined mask, and the
[0058]
Next, as shown in step (d) of FIG. 8, a Cr / Cu /
Next, as shown in step (e) of FIG. 8, the Cr / Cu /
[0059]
Next, the above steps (c) to (e) are repeated in the same manner to form a second-layer polyimide insulating film and contact holes, and a third-layer wiring pattern in order, thereby forming a three-layer glass multilayer wiring board. Obtained (not shown).
Next, for the purpose of preventing oxidation and improving the electrical contact property with the anisotropic conductive rubber only in the contact terminal portion (power supply pad, ground pad and signal pad portion) in the third layer wiring pattern. A 0.3 μm thick Au film was formed on a 1 μm thick Ni film by an electroless plating method (not shown).
[0060]
Finally, polyimide as an insulating film was applied on the substrate (not shown), the polyimide at the contact terminal portion was removed, and a protective insulating film was formed to obtain a multilayer wiring board for wafer batch contact board.
[0061]
Production of anisotropic conductive rubber sheet
Next, as shown in FIG. 3, openings are arranged in a
In addition, the metal frame which consists of Ni thin plate used what formed the NiO dielectric material layer by thermally oxidizing the surface beforehand.
[0062]
Assembly process
The anisotropic
As a result, as shown in FIG. 3, a bypass capacitor was formed between the
[0063]
Burn-in test
The electrodes on the wafer and the isolated bumps of the contact parts were aligned, fixed with a chuck, put in this state, and tested in an operating environment of 125 ° C. The evaluation target was an 8-inch wafer in which 400 chips of 64MDRAM were formed. For comparison, in the above-described embodiment, (1) the
As a result, when the evaluation was performed using the substrate of Comparative Example 1, only the operation of 10 MHz could be confirmed, but the operation using the substrate of Example 1 and the operation of 20 MHz could be confirmed simultaneously for all the chips. Thus, according to the present invention, a substrate that is more resistant to noise than the conventional substrate can be produced. In addition, the high frequency characteristics could be maximized without changing the current structure.
It should be noted that the operation of 20 MHz was also confirmed for all chips simultaneously for hot water using the substrate of Example 1, for example, a microprocessor and an ASIC.
TiO in capacitors2The dielectric layer was not cracked by heat or deteriorated in performance by heat.
[0064]
(Example 2)
The power supply and GND are switched in the first embodiment, and in FIG. 3, (1) the
As a result, the operation of 20 MHz was confirmed at the same time for all the chips.
[0065]
(Example 3)
In Example 1, except that (1) the
As a result, the operation of 20 MHz was confirmed at the same time for all the chips.
[0066]
Example 4
A wafer batch contact board was prepared and burn-in test was performed in the same manner as in Example 1 except that (2) the
As a result, the operation of 20 MHz was confirmed at the same time for all the chips.
[0067]
(Example 5)
In Example 1, TiO or barium titanate (Ba) is used on the surface of the
As a result, the operation of 20 MHz was confirmed at the same time for all the chips.
The barium titanate dielectric layer was not cracked by heat or deteriorated in performance by heat.
[0068]
(Example 6)
In Example 1, a wafer batch contact board was prepared in the same manner as in Example 1 except that a conductive pattern was also formed on the surface of the
As a result, the operation of 20 MHz was confirmed at the same time for all the chips.
[0069]
(Example 7)
In Example 1, as shown in FIG. 5, the
As a result, the operation of 20 MHz was confirmed at the same time for all the chips.
[0070]
(Example 8)
In Example 1, a wafer batch contact board was manufactured and a burn-in test was performed in the same manner as in Example 1 except that both the
As a result, the operation of all non-defective chips on the wafer was confirmed as in Example 1.
[0071]
Example 9
In Example 1, a wafer batch contact board was manufactured and burn-in test was performed in the same manner as in Example 1 except that both the
As a result, the operation of all non-defective chips on the wafer was confirmed as in Example 1.
[0072]
In addition, this invention is not limited to the said Example, It can deform | transform suitably.
[0073]
For example, in addition to the burn-in test described in the section of the prior art, the wafer batch contact board of the present invention is a part of product inspection (electrical property test) conventionally performed by a probe card, and wafer level batch CSP inspection. Can also be used for The multilayer wiring board for wafer batch contact board of the present invention is particularly suitable for test burn-in.
The wiring layers in the multilayer wiring board may have 2 to 10 layers or more. The multilayer wiring board used for the burn-in board has 3 to 4 layers for memory, 5 to 6 layers for logic, and about 10 layers for hybrid.
[0074]
【The invention's effect】
According to the present invention, it is possible to provide a wafer batch contact board that is resistant to high-frequency noise and has improved high-frequency characteristics, and a method for manufacturing the same.
Further, it is possible to provide a wafer batch contact board that can be easily manufactured without increasing costs and processes, and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a specific example of a wafer batch contact board according to the present invention.
FIG. 2 is a cross-sectional view schematically showing a specific example of a wafer batch contact board.
FIG. 3 is a cross-sectional view of relevant parts schematically showing a specific example of a wafer batch contact board according to the present invention.
FIG. 4 is a plan view schematically showing a specific example of a wafer batch contact board according to the present invention.
FIG. 5 is a cross-sectional view of an essential part schematically showing another specific example of a wafer batch contact board according to the present invention.
FIG. 6 is a cross-sectional view showing a part of the manufacturing process of the contact component according to the embodiment of the present invention.
FIG. 7 is a cross-sectional view of the principal part showing a part of the manufacturing process of the contact component according to the embodiment of the present invention.
FIG. 8 is a cross-sectional view of relevant parts for explaining a manufacturing process of a multilayer wiring board for a wafer collective contact board according to an embodiment of the present invention;
FIG. 9 is a cross-sectional view schematically showing a specific example of a conventional wafer batch contact board.
[Explanation of symbols]
10 Wiring board
20 Anisotropic conductive rubber sheet
21 Anisotropic conductive rubber
22 frames
30 Contact parts
31 rings
32 Insulating film
33 Isolated bump
34 Isolated pad
35 Conductive pattern
40 Silicon wafer
101 aluminum plate
102 Silicone rubber sheet
103 laminated film
104 Copper foil
105 Polyimide film
106 SiC ring
107 thermosetting adhesive
108 Bumphole
109 Isolated bump
110 isolated pad
111 Conductive pattern
201 glass substrate
202 Wiring layer
202a First layer wiring pattern
203 Insulating film
204 Contact hole
205 Wiring layer
205a Second layer wiring pattern
Claims (16)
ウエハ一括コンタクトボードにおけるコンタクト部分を受け持つコンタクト部品であって、リングに張り渡された絶縁性フィルムと、該絶縁性フィルムの一方の面に形成された孤立パッドと、該孤立パッドと一対一で対応して前記絶縁性フィルムの他方の面に形成されかつ前記孤立パッドと接続された孤立バンプと、を有するウエハ一括コンタクトボード用コンタクト部品と、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するウエハ一括コンタクトボード用配線基板と、
前記配線基板と前記コンタクト部品とを電気的に接続する異方性導電ゴムシートとを有し、
前記異方性導電ゴムシートは、
導電性の薄板からなるフレームにおける、前記配線基板の各パッド電極に対応する位置に、開口を配列形成し、この開口部分に、導電性粒子を含む樹脂からなる異方性導電ゴムを形成することによって、前記異方性導電ゴムを前記フレームで支持する構造を有し、前記各パッド電極は、前記配線基板における電源配線、GND配線、信号配線とそれぞれ電気的に接続された、電源パッド、GNDパッド、信号パッドを有するものであって、かつ、
前記GNDパッド及び前記信号パッドに対応する前記異方性導電ゴムの部分は、前記フレームと電気的に絶縁するように、前記導電性粒子を中央部に寄せた構造とすると共に、前記電源パッドに対応する前記異方性導電ゴムの部分は、電気的に接続するように、前記フレームと電気的に接続させることによって、前記配線基板における前記電源配線と前記フレームとを電気的に接続した構造を有する
ことを特徴とするウエハ一括コンタクトボード。A wafer batch contact board used to collectively test a plurality of semiconductor devices formed on a wafer,
A contact component that takes charge of a contact portion of a wafer batch contact board , and has an insulating film stretched over a ring, an isolated pad formed on one surface of the insulating film, and a one-to-one correspondence with the isolated pad And an isolated bump formed on the other surface of the insulating film and connected to the isolated pad, and a wafer batch contact board contact component,
A wiring substrate for a wafer batch contact board having a structure in which wirings are stacked through an insulating layer and upper and lower wirings are connected through contact holes formed in the insulating layer;
An anisotropic conductive rubber sheet for electrically connecting the wiring board and the contact component;
The anisotropic conductive rubber sheet is
An opening is arranged in a position corresponding to each pad electrode of the wiring board in a frame made of a conductive thin plate, and an anisotropic conductive rubber made of a resin containing conductive particles is formed in the opening. , The anisotropic conductive rubber is supported by the frame, and each pad electrode is electrically connected to a power supply wiring, a GND wiring, and a signal wiring in the wiring board, respectively. A pad, a signal pad, and
The portion of the anisotropic conductive rubber corresponding to the GND pad and the signal pad has a structure in which the conductive particles are moved toward the center so as to be electrically insulated from the frame, The corresponding portion of the anisotropic conductive rubber is electrically connected to the frame so as to be electrically connected, thereby electrically connecting the power supply wiring and the frame in the wiring board. A wafer batch contact board characterized by comprising:
ウエハ一括コンタクトボードにおけるコンタクト部分を受け持つコンタクト部品であって、リングに張り渡された絶縁性フィルムと、該絶縁性フィルムの一方の面に形成された孤立パッドと、該孤立パッドと一対一で対応して前記絶縁性フィルムの他方の面に形成されかつ前記孤立パッドと接続された孤立バンプと、を有するウエハ一括コンタクトボード用コンタクト部品と、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するウエハ一括コンタクトボード用配線基板と、
前記配線基板と前記コンタクト部品とを電気的に接続する異方性導電ゴムシートとを有し、
前記異方性導電ゴムシートは、
導電性の薄板からなるフレームにおける、前記配線基板の各パッド電極に対応する位置に、開口を配列形成し、この開口部分に、導電性粒子を含む樹脂からなる異方性導電ゴムを形成することによって、前記異方性導電ゴムを前記フレームで支持する構造を有し、前記各パッド電極は、前記配線基板における電源配線、GND配線、信号配線とそれぞれ電気的に接続された、電源パッド、GNDパッド、信号パッドを有するものであって、かつ、
前記電源パッド及び前記信号パッドに対応する前記異方性導電ゴムの部分は、前記フレームと電気的に絶縁するように、前記導電性粒子を中央部に寄せた構造とすると共に、前記GNDパッドに対応する前記異方性導電ゴムの部分は、電気的に接続するように、前記フレームと電気的に接続させることによって、前記配線基板における前記GND配線と前記フレームとを電気的に接続した構造を有する
ことを特徴とするウエハ一括コンタクトボード。A wafer batch contact board used to collectively test a plurality of semiconductor devices formed on a wafer,
A contact component that takes charge of a contact portion of a wafer batch contact board , and has an insulating film stretched over a ring, an isolated pad formed on one surface of the insulating film, and a one-to-one correspondence with the isolated pad And an isolated bump formed on the other surface of the insulating film and connected to the isolated pad, and a wafer batch contact board contact component,
A wiring substrate for a wafer batch contact board having a structure in which wirings are stacked through an insulating layer and upper and lower wirings are connected through contact holes formed in the insulating layer;
An anisotropic conductive rubber sheet for electrically connecting the wiring board and the contact component;
The anisotropic conductive rubber sheet is
An opening is arranged in a position corresponding to each pad electrode of the wiring board in a frame made of a conductive thin plate, and an anisotropic conductive rubber made of a resin containing conductive particles is formed in the opening. , The anisotropic conductive rubber is supported by the frame, and each pad electrode is electrically connected to a power supply wiring, a GND wiring, and a signal wiring in the wiring board, respectively. A pad, a signal pad, and
The portion of the anisotropic conductive rubber corresponding to the power pad and the signal pad has a structure in which the conductive particles are moved to the center so as to be electrically insulated from the frame, and the GND pad The corresponding portion of the anisotropic conductive rubber is electrically connected to the frame so as to be electrically connected, thereby electrically connecting the GND wiring and the frame on the wiring board. A wafer batch contact board characterized by comprising:
前記フレームと前記導電性パターンとの間にバイパスコンデンサを形成した構造を有することを特徴とする請求項1記載のウエハ一括コンタクトボード。 One surface of the insulating film in the contact component, the other surface, or one surface and the other surface, respectively, to avoid the isolated pad, the isolated bump, or the isolated pad and the isolated bump. By forming the conductive pattern and connecting the isolated GND pad, the isolated GND bump, or the isolated GND pad and the isolated GND bump to the conductive pattern, respectively, the GND wiring and the conductive pattern on the wiring board are connected. Having an electrically connected sex pattern,
2. The wafer batch contact board according to claim 1, wherein a bypass capacitor is formed between the frame and the conductive pattern .
前記フレームと前記導電性パターンとの間にバイパスコンデンサを形成した構造を有することを特徴とする請求項2記載のウエハ一括コンタクトボード。 One surface of the insulating film in the contact component, the other surface, or one surface and the other surface, respectively, to avoid the isolated pad, the isolated bump, or the isolated pad and the isolated bump. By forming the conductive pattern and connecting the isolated power supply pad, the isolated power supply bump, or the isolated power supply pad and the isolated power supply bump to the conductive pattern, respectively, the power supply wiring in the wiring board and the conductive pattern are connected. Having a structure in which sex patterns are electrically connected,
3. The wafer batch contact board according to claim 2, wherein a bypass capacitor is formed between the frame and the conductive pattern .
前記フレームと前記導電性パターンの双方を前記配線基板における前記電源配線に電気的に接続した構造を有することを特徴とする請求項1記載のウエハ一括コンタクトボード。 The insulating film on the one surface, the other surface, or the one surface and the other surface of the contact component is electrically conductive by avoiding the isolated pad, the isolated bump, or the isolated pad and the isolated bump, respectively. Forming a pattern, and connecting the isolated power supply pad, the isolated power supply bump, or the isolated power supply pad and the isolated power supply bump to the conductive pattern, respectively, so that the power supply wiring and the conductive property in the wiring board are connected. Having a structure in which patterns are electrically connected;
2. The wafer batch contact board according to claim 1, wherein both the frame and the conductive pattern are electrically connected to the power supply wiring in the wiring board .
前記フレームと前記導電性パターンの双方を前記配線基板における前記GND配線に電気的に接続した構造を有することを特徴とする請求項2記載のウエハ一括コンタクトボード。 The insulating film on the one surface, the other surface, or the one surface and the other surface of the contact component is electrically conductive by avoiding the isolated pad, the isolated bump, or the isolated pad and the isolated bump, respectively. By forming a pattern and connecting the isolated GND pad, the isolated GND bump, or the isolated GND pad and the isolated GND bump to the conductive pattern, respectively, the GND wiring and the conductive in the wiring board Having a structure in which patterns are electrically connected;
3. The wafer batch contact board according to claim 2, wherein both the frame and the conductive pattern are electrically connected to the GND wiring on the wiring board .
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するウエハ一括コンタクトボード用配線基板と、
前記配線基板と前記コンタクト部品とを電気的に接続する異方性導電ゴムシートと、
を有する、ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードに用いられる異方性導電ゴムシートであって、
前記異方性導電ゴムシートは、
導電性の薄板からなるフレームにおける、前記配線基板の各パッド電極に対応する位置に、開口を配列形成し、この開口部分に、導電性粒子を含む樹脂からなる異方性導電ゴムを形成することによって、前記異方性導電ゴムを前記フレームで支持する構造を有し、前記各パッド電極は、前記配線基板における電源配線、GND配線、信号配線とそれぞれ電気的に接続された、電源パッド、GNDパッド、信号パッドを有するものであって、かつ、
前記GNDパッド及び前記信号パッドに対応する前記異方性導電ゴムの部分は、前記フレームと電気的に絶縁するように、前記導電性粒子を中央部に寄せた構造とすると共に、前記電源パッドに対応する前記異方性導電ゴムの部分は、電気的に接続するように、前記フレームと電気的に接続させることによって、前記配線基板における前記電源配線と前記フレームとを電気的に接続した構造を有する
ことを特徴とする異方性導電ゴムシート。 A contact component that takes charge of a contact portion of a wafer batch contact board, and has an insulating film stretched over a ring, an isolated pad formed on one surface of the insulating film, and a one-to-one correspondence with the isolated pad And an isolated bump formed on the other surface of the insulating film and connected to the isolated pad, and a wafer batch contact board contact component,
A wiring substrate for a wafer batch contact board having a structure in which wirings are stacked through an insulating layer and upper and lower wirings are connected through contact holes formed in the insulating layer;
An anisotropic conductive rubber sheet for electrically connecting the wiring board and the contact component;
An anisotropic conductive rubber sheet used for a wafer batch contact board used to collectively test a plurality of semiconductor devices formed on a wafer,
The anisotropic conductive rubber sheet is
An opening is arranged in a position corresponding to each pad electrode of the wiring board in a frame made of a conductive thin plate, and an anisotropic conductive rubber made of a resin containing conductive particles is formed in the opening. , The anisotropic conductive rubber is supported by the frame, and each pad electrode is electrically connected to a power supply wiring, a GND wiring, and a signal wiring in the wiring board, respectively. A pad, a signal pad, and
The portion of the anisotropic conductive rubber corresponding to the GND pad and the signal pad has a structure in which the conductive particles are moved toward the center so as to be electrically insulated from the frame, The corresponding portion of the anisotropic conductive rubber is electrically connected to the frame so as to be electrically connected, thereby electrically connecting the power supply wiring and the frame in the wiring board. Have
An anisotropic conductive rubber sheet characterized by the above .
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続した構造を有するウエハ一括コンタクトボード用配線基板と、
前記配線基板と前記コンタクト部品とを電気的に接続する異方性導電ゴムシートと、
を有する、ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードに用いられる異方性導電ゴムシートであって、
前記異方性導電ゴムシートは、
導電性の薄板からなるフレームにおける、前記配線基板の各パッド電極に対応する位置に、開口を配列形成し、この開口部分に、導電性粒子を含む樹脂からなる異方性導電ゴムを形成することによって、前記異方性導電ゴムを前記フレームで支持する構造を有し、前記各パッド電極は、前記配線基板における電源配線、GND配線、信号配線とそれぞれ電気的に接続された、電源パッド、GNDパッド、信号パッドを有するものであって、かつ、
前記電源パッド及び前記信号パッドに対応する前記異方性導電ゴムの部分は、前記フレームと電気的に絶縁するように、前記導電性粒子を中央部に寄せた構造とすると共に、前記GNDパッドに対応する前記異方性導電ゴムの部分は、電気的に接続するように、前記フレームと電気的に接続させることによって、前記配線基板における前記GND配線と前記フレームとを電気的に接続した構造を有する
ことを特徴とするウエハ一括コンタクトボード。 A contact component that takes charge of a contact portion of a wafer batch contact board, and has an insulating film stretched over a ring, an isolated pad formed on one surface of the insulating film, and a one-to-one correspondence with the isolated pad And an isolated bump formed on the other surface of the insulating film and connected to the isolated pad, and a wafer batch contact board contact component,
A wiring substrate for a wafer batch contact board having a structure in which wirings are stacked through an insulating layer and upper and lower wirings are connected through contact holes formed in the insulating layer;
An anisotropic conductive rubber sheet for electrically connecting the wiring board and the contact component;
An anisotropic conductive rubber sheet used for a wafer batch contact board used to collectively test a plurality of semiconductor devices formed on a wafer,
The anisotropic conductive rubber sheet is
An opening is arranged in a position corresponding to each pad electrode of the wiring board in a frame made of a conductive thin plate, and an anisotropic conductive rubber made of a resin containing conductive particles is formed in the opening. , The anisotropic conductive rubber is supported by the frame, and each pad electrode is electrically connected to a power supply wiring, a GND wiring, and a signal wiring in the wiring board, respectively. A pad, a signal pad, and
The portion of the anisotropic conductive rubber corresponding to the power pad and the signal pad has a structure in which the conductive particles are moved to the center so as to be electrically insulated from the frame, and the GND pad The corresponding portion of the anisotropic conductive rubber is electrically connected to the frame so as to be electrically connected, thereby electrically connecting the GND wiring and the frame on the wiring board. Have
Wafer batch contact board characterized by this .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215070A JP4591902B2 (en) | 2000-07-14 | 2000-07-14 | Wafer batch contact board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215070A JP4591902B2 (en) | 2000-07-14 | 2000-07-14 | Wafer batch contact board and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010025448A Division JP4963131B2 (en) | 2010-02-08 | 2010-02-08 | Wafer batch contact board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033358A JP2002033358A (en) | 2002-01-31 |
JP4591902B2 true JP4591902B2 (en) | 2010-12-01 |
Family
ID=18710552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000215070A Expired - Fee Related JP4591902B2 (en) | 2000-07-14 | 2000-07-14 | Wafer batch contact board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4591902B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4729348B2 (en) * | 2005-07-04 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor integrated circuit device |
JP5145636B2 (en) | 2005-12-27 | 2013-02-20 | 富士ゼロックス株式会社 | Droplet discharge head and droplet discharge apparatus |
CN101485237B (en) | 2006-05-31 | 2012-01-25 | 日本电气株式会社 | Circuit board device, method for connecting wiring boards, and circuit substrate module device |
KR100987106B1 (en) * | 2008-07-24 | 2010-10-11 | 성균관대학교산학협력단 | Method of manufacturing multi-layer circuit board using selective plating by forming middle-layer |
KR101431915B1 (en) * | 2012-12-21 | 2014-08-26 | 삼성전기주식회사 | Pre space transformer and space transformer manufactured by the pre space transformer, and apparatus for inspecting semiconductor device with the space transformer |
KR101288050B1 (en) * | 2013-01-31 | 2013-07-19 | (주) 루켄테크놀러지스 | Bump film probe card |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164041A (en) * | 1998-11-27 | 2000-06-16 | Jsr Corp | Anisotropic conductive sheet |
-
2000
- 2000-07-14 JP JP2000215070A patent/JP4591902B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164041A (en) * | 1998-11-27 | 2000-06-16 | Jsr Corp | Anisotropic conductive sheet |
Also Published As
Publication number | Publication date |
---|---|
JP2002033358A (en) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3865115B2 (en) | MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME | |
US6713376B2 (en) | Method of manufacturing a contract element and a multi-layered wiring substrate, and wafer batch contact board | |
US6008543A (en) | Conductive bumps on pads for flip chip application | |
US20030219956A1 (en) | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same | |
JP4509437B2 (en) | Manufacturing method of multilayer wiring board | |
TWI509760B (en) | Manufacturing method for semiconductor devices | |
KR20060091224A (en) | Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same | |
JP2008504559A (en) | Substrate with patterned conductive layer | |
JP4640738B2 (en) | Contact component for wafer batch contact board and manufacturing method thereof | |
JP4784128B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4591902B2 (en) | Wafer batch contact board and manufacturing method thereof | |
JP4603383B2 (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
JP4963131B2 (en) | Wafer batch contact board | |
JP2000311913A (en) | Semiconductor device and manufacture thereof | |
US20100307801A1 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4160665B2 (en) | Contact board and its components | |
JP4083350B2 (en) | Manufacturing method of membrane ring with bumps | |
JP4803608B2 (en) | Contact board and its components | |
JP5980554B2 (en) | Electrical connection member, inspection method, and manufacturing method of electrical connection member | |
JP3645095B2 (en) | Burn-in board, bumped membrane ring and manufacturing method thereof | |
JP3898363B2 (en) | Multilayer wiring board for wafer batch contact board, connector connected to the multilayer wiring board, connection structure thereof, and inspection apparatus | |
JP2841888B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2002148281A (en) | Contact part and its manufacturing method | |
JP2000039451A (en) | Multilayer printed-circuit board for burn-in board and its manufacture | |
JP3733077B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |