JP4589219B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4589219B2 JP4589219B2 JP2005331262A JP2005331262A JP4589219B2 JP 4589219 B2 JP4589219 B2 JP 4589219B2 JP 2005331262 A JP2005331262 A JP 2005331262A JP 2005331262 A JP2005331262 A JP 2005331262A JP 4589219 B2 JP4589219 B2 JP 4589219B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- formation region
- forming
- circuit element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
半導体基板上にシリコン酸化膜を形成するシリコン酸化膜形成工程と、
上記シリコン酸化膜上のアナログ回路素子形成領域にシリコン窒化膜を形成するシリコン窒化膜形成工程と、
上記シリコン酸化膜上のデジタル回路素子形成領域にシリコン酸窒化膜を形成するシリコン酸窒化膜形成工程と、
上記シリコン窒化膜および上記シリコン酸窒化膜上に、高誘電体薄膜を形成する高誘電体薄膜形成工程と、
上記高誘電体薄膜形成工程の後、上記高誘電体薄膜における上記シリコン窒化膜上に位置する部分および上記シリコン窒化膜を除去する除去工程と、
上記高誘電体薄膜上および上記シリコン酸化膜上にポリシリコン層を形成するポリシリコン層形成工程と、
上記アナログ回路形成領域と上記デジタル回路形成領域にトランジスタのゲート電極を形成するゲート形成工程と、
上記ゲート電極形成工程の後、上記アナログ回路形成領域と上記デジタル回路形成領域の全面に、不純物をイオン注入して、トランジスタのソース電極およびドレイン電極を形成するソースドレイン形成工程と、
上記半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に、トランジスタのソース電極、ドレイン電極およびゲート電極にいたるコンタクトホールを形成することによって、金属配線を形成する金属配線形成工程と
を備えることを特徴としている。
図1A〜図1Gは、参考例の半導体装置の製造途中の模式断面図である。以下に、図1A〜図1Gを用いて、参考例の製造方法および参考例の半導体装置を説明する。
図2A〜図2Kは、本発明の第1実施形態の方法で製造されている半導体装置の製造途中の状態の模式断面図である。以下に、図2A〜図2Kを用いて、本発明の第1実施形態の半導体装置の製造方法を説明する。
101 素子分離領域
102 素子形成領域
103,308 デジタル回路素子形成領域
104,309 アナログ回路素子形成領域
105,106,382 シリコン酸窒化膜
107,383 高誘電体薄膜
109,384 シリコン酸化膜
110,370,371 多結晶シリコン薄膜層
Claims (3)
- 半導体基板上にシリコン酸化膜を形成するシリコン酸化膜形成工程と、
上記シリコン酸化膜上のアナログ回路素子形成領域にシリコン窒化膜を形成するシリコン窒化膜形成工程と、
上記シリコン酸化膜上のデジタル回路素子形成領域にシリコン酸窒化膜を形成するシリコン酸窒化膜形成工程と、
上記シリコン窒化膜および上記シリコン酸窒化膜上に、高誘電体薄膜を形成する高誘電体薄膜形成工程と、
上記高誘電体薄膜形成工程の後、上記高誘電体薄膜における上記シリコン窒化膜上に位置する部分および上記シリコン窒化膜を除去する除去工程と、
上記高誘電体薄膜上および上記シリコン酸化膜上にポリシリコン層を形成するポリシリコン層形成工程と、
上記アナログ回路形成領域と上記デジタル回路形成領域にトランジスタのゲート電極を形成するゲート形成工程と、
上記ゲート電極形成工程の後、上記アナログ回路形成領域と上記デジタル回路形成領域の全面に、不純物をイオン注入して、トランジスタのソース電極およびドレイン電極を形成するソースドレイン形成工程と、
上記半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に、トランジスタのソース電極、ドレイン電極およびゲート電極にいたるコンタクトホールを形成することによって、金属配線を形成する金属配線形成工程と
を備えることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記高誘電体薄膜は、Hf、Al、Zr、Ti、および、ランタノイド系元素のうちの少なくとも一つの元素を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記高誘電体薄膜は、PrO2、Pr2O3、Gd2O3、Nd2O3、Ta2O5、HfO2、HfAlON、HfAlO、HfSiO、HfSiON、Al2O3、ZrO2、TiO、Ti2O3、TiO2、または、Ti2O5からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005331262A JP4589219B2 (ja) | 2005-11-16 | 2005-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005331262A JP4589219B2 (ja) | 2005-11-16 | 2005-11-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142007A JP2007142007A (ja) | 2007-06-07 |
JP4589219B2 true JP4589219B2 (ja) | 2010-12-01 |
Family
ID=38204550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005331262A Expired - Fee Related JP4589219B2 (ja) | 2005-11-16 | 2005-11-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4589219B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789973A (zh) * | 2011-05-18 | 2012-11-21 | 中国科学院微电子研究所 | 界面层的形成方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5223364B2 (ja) * | 2008-02-07 | 2013-06-26 | 東京エレクトロン株式会社 | プラズマエッチング方法及び記憶媒体 |
CN103367159B (zh) * | 2012-04-09 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077533A (ja) * | 1998-08-27 | 2000-03-14 | Hitachi Ltd | 半導体集積回路装置 |
JP2002110812A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002124579A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003100896A (ja) * | 2001-09-25 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2004349627A (ja) * | 2003-05-26 | 2004-12-09 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
WO2005004224A1 (ja) * | 2003-07-01 | 2005-01-13 | Nec Corporation | 半導体装置及びその製造方法 |
JP2005051178A (ja) * | 2003-07-31 | 2005-02-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法。 |
JP2005064052A (ja) * | 2003-08-15 | 2005-03-10 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
-
2005
- 2005-11-16 JP JP2005331262A patent/JP4589219B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077533A (ja) * | 1998-08-27 | 2000-03-14 | Hitachi Ltd | 半導体集積回路装置 |
JP2002110812A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002124579A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003100896A (ja) * | 2001-09-25 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2004349627A (ja) * | 2003-05-26 | 2004-12-09 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
WO2005004224A1 (ja) * | 2003-07-01 | 2005-01-13 | Nec Corporation | 半導体装置及びその製造方法 |
JP2005051178A (ja) * | 2003-07-31 | 2005-02-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法。 |
JP2005064052A (ja) * | 2003-08-15 | 2005-03-10 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789973A (zh) * | 2011-05-18 | 2012-11-21 | 中国科学院微电子研究所 | 界面层的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007142007A (ja) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10553699B2 (en) | Gate structure of a semiconductor device | |
US6458695B1 (en) | Methods to form dual metal gates by incorporating metals and their conductive oxides | |
US8357603B2 (en) | Metal gate fill and method of making | |
US20090212371A1 (en) | Semiconductor device fabrication method | |
JP2009194352A (ja) | 半導体装置の製造方法 | |
US20090146215A1 (en) | Semiconductor device and method for fabricating the same | |
US8293632B2 (en) | Manufacturing method of semiconductor device | |
US9023708B2 (en) | Method of forming semiconductor device | |
JP2009044051A (ja) | 半導体装置及びその製造方法 | |
JP2009152342A (ja) | 半導体装置の製造方法 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2010177265A (ja) | 半導体装置の製造方法 | |
US6891233B2 (en) | Methods to form dual metal gates by incorporating metals and their conductive oxides | |
JP4589219B2 (ja) | 半導体装置の製造方法 | |
US8558321B2 (en) | Semiconductor device having gate insulating film including high dielectric material | |
JP4996890B2 (ja) | 半導体装置の製造方法 | |
JP2008103613A (ja) | 半導体装置及びその製造方法 | |
US11411079B1 (en) | Semiconductor device and method | |
JP2006013270A (ja) | 半導体装置およびその製造方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
JP4156008B2 (ja) | 半導体装置およびその製造方法 | |
JP2004349627A (ja) | 半導体装置の製造方法 | |
JP2010010199A (ja) | 半導体装置及びその製造方法 | |
JP4575653B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008258354A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |