JP4587310B2 - Dielectric film capacitor and manufacturing method thereof - Google Patents

Dielectric film capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP4587310B2
JP4587310B2 JP2005242472A JP2005242472A JP4587310B2 JP 4587310 B2 JP4587310 B2 JP 4587310B2 JP 2005242472 A JP2005242472 A JP 2005242472A JP 2005242472 A JP2005242472 A JP 2005242472A JP 4587310 B2 JP4587310 B2 JP 4587310B2
Authority
JP
Japan
Prior art keywords
dielectric film
lower electrode
silicon
film capacitor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005242472A
Other languages
Japanese (ja)
Other versions
JP2007059582A (en
Inventor
智隆 篠田
欣司 山田
高広 北野
良樹 山西
宗生 原田
達三 川口
良浩 廣田
勝弥 奥村
秀一 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2005242472A priority Critical patent/JP4587310B2/en
Priority to US11/508,204 priority patent/US7742277B2/en
Priority to EP06119385A priority patent/EP1758153A2/en
Priority to CN 200610111369 priority patent/CN1921112A/en
Priority to TW095131106A priority patent/TW200717553A/en
Publication of JP2007059582A publication Critical patent/JP2007059582A/en
Application granted granted Critical
Publication of JP4587310B2 publication Critical patent/JP4587310B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、誘電体膜キャパシタおよびその製造方法に関する。   The present invention relates to a dielectric film capacitor and a manufacturing method thereof.

例えば携帯電話などに代表される移動通信端末などの情報産業分野のデバイスには、今後ますます高速化、高容量化、小型化が要求され、それを実現するための高機能デバイスの研究開発が広範囲で精力的に進められている。その中でも、チタン酸バリウム、チタン酸バリウムストロンチウム、チタン酸ジルコン酸鉛に代表されるＡＢＯｘ型（ペロブスカイト型）結晶構造を有する誘電体材料は、キャパシタやメモリ材料などの電子デバイス分野で広く利用されている。   For example, devices in the information industry field, such as mobile communication terminals represented by mobile phones, will be required to increase in speed, capacity, and size in the future. It is advanced extensively and vigorously. Among them, dielectric materials having an ABOx type (perovskite type) crystal structure typified by barium titanate, barium strontium titanate, and lead zirconate titanate are widely used in the field of electronic devices such as capacitors and memory materials. Yes.

しかしながら、これらの電子デバイスのさらなる小型化、高性能化のためには、素子の薄膜化が不可欠であり、そのためには、高機能かつ高品質の誘電体膜キャパシタの製造技術の確立が鍵となっている。   However, in order to further reduce the size and performance of these electronic devices, it is indispensable to reduce the thickness of the element. To that end, the establishment of manufacturing technology for high-performance and high-quality dielectric film capacitors is the key. It has become.

誘電体膜キャパシタは、一般に、基板、絶縁層、下部電極、誘電体膜、および上部電極が順に積層された構造を有する。誘電体膜キャパシタは、スパッタリング、ＣＶＤ法（化学気相成長法）、ＭＢＥ法（分子線エピタキシ法）、ゾルゲル法、ＭＯＤ法（有機金属分解法）などによって成膜可能である。中でも、製造コストの低さ、組成制御および形状付与の容易さ、ならびに高価な装置を必要としない点で、液相法に期待が寄せられている。   A dielectric film capacitor generally has a structure in which a substrate, an insulating layer, a lower electrode, a dielectric film, and an upper electrode are sequentially laminated. The dielectric film capacitor can be formed by sputtering, CVD method (chemical vapor deposition method), MBE method (molecular beam epitaxy method), sol-gel method, MOD method (organometallic decomposition method) or the like. Among these, the liquid phase method is expected in view of low production cost, easy composition control and shape application, and no need for expensive equipment.

誘電体膜を気相法で成膜する場合、一般に、成膜した誘電体膜を酸化雰囲気中で熱処理することにより、誘電体膜の誘電特性を向上させる必要がある。また、誘電体膜を液相法で成膜する場合、一般に、誘電体膜の原料である有機化合物を有機溶媒中に溶解させたゾルゲル溶液、あるいは誘電体材料粒子を分散させた溶液を塗布して得られた塗膜を、酸化雰囲気中で熱処理する必要がある。このため、下部電極には酸化しにくい貴金属が用いられる。具体的には、下部電極の材料として、白金（Ｐｔ）をベースとする材料が多く用いられる。   When forming a dielectric film by a vapor phase method, it is generally necessary to improve the dielectric characteristics of the dielectric film by heat-treating the formed dielectric film in an oxidizing atmosphere. In addition, when forming a dielectric film by a liquid phase method, generally, a sol-gel solution in which an organic compound as a raw material of the dielectric film is dissolved in an organic solvent or a solution in which dielectric material particles are dispersed is applied. It is necessary to heat-treat the coating film obtained in an oxidizing atmosphere. For this reason, a noble metal that is difficult to oxidize is used for the lower electrode. Specifically, platinum (Pt) -based material is often used as the material for the lower electrode.

シリコンウエハ上に誘電体膜キャパシタを作成する場合、例えば、シリコンウエハ上に形成されたシリコン系絶縁層（例えば酸化シリコン層）上に、下部電極（例えばＰｔ膜）を形成する。しかしながら、シリコン系絶縁層と下部電極（特にＰｔ膜）とは密着性が悪いため、シリコン系絶縁層から下部電極が容易に剥離する。この下部電極の剥離によって、パターニング、ダイシングカットなどの手法を用いて誘電体膜キャパシタを製造することが非常に困難になる。これを解決するため、シリコン系絶縁層と下部電極との密着性を高める試みとして、シリコン系絶縁層と下部電極との間に密着層を作成する方法が報告されている。   When forming a dielectric film capacitor on a silicon wafer, for example, a lower electrode (for example, a Pt film) is formed on a silicon-based insulating layer (for example, a silicon oxide layer) formed on the silicon wafer. However, since the adhesion between the silicon-based insulating layer and the lower electrode (particularly the Pt film) is poor, the lower electrode is easily peeled off from the silicon-based insulating layer. The peeling of the lower electrode makes it very difficult to manufacture a dielectric film capacitor using a technique such as patterning or dicing cut. In order to solve this problem, as an attempt to improve the adhesion between the silicon-based insulating layer and the lower electrode, a method for forming an adhesion layer between the silicon-based insulating layer and the lower electrode has been reported.

例えば、特許文献１では、酸化シリコン層と貴金属電極膜との間に密着層としてチタン（Ｔｉ）膜を作成することにより、酸化シリコン層と貴金属電極膜との密着性の改善を試みている。しかしながら、このＴｉ膜の酸化によって基板に反りが生じたり、Ｔｉ膜の酸化により生じた酸化物が貴金属電極膜と誘電体膜との界面に拡散したりする場合がある。   For example, Patent Document 1 attempts to improve the adhesion between the silicon oxide layer and the noble metal electrode film by forming a titanium (Ti) film as an adhesion layer between the silicon oxide layer and the noble metal electrode film. However, the oxidation of the Ti film may cause the substrate to warp, or the oxide generated by the oxidation of the Ti film may diffuse to the interface between the noble metal electrode film and the dielectric film.

例えば、特許文献２では、酸化シリコン層と白金電極膜との間に密着層として金（Ａｕ）膜を作成して、白金電極膜の応力を緩和することにより、酸化シリコン層と白金電極膜との密着性の改善を試みている。しかしながら、多層の貴金属薄膜の作成は、実デバイス製造の際にコストの点で不利である。また、Ａｕ膜と酸化シリコン層との密着性は良好とは言えず、密着性が改善されているとは言い難い。   For example, in Patent Document 2, a gold (Au) film is created as an adhesion layer between a silicon oxide layer and a platinum electrode film, and the stress of the platinum electrode film is relaxed, whereby the silicon oxide layer and the platinum electrode film are I am trying to improve the adhesion. However, the production of a multilayer noble metal thin film is disadvantageous in terms of cost when manufacturing an actual device. In addition, the adhesion between the Au film and the silicon oxide layer is not good, and it is difficult to say that the adhesion is improved.

例えば、特許文献３，４では、酸化シリコン層と白金電極膜との間に密着層として誘電体膜と同一の材料を利用した密着層を形成し、膜の応力を緩和することにより、酸化シリコン層と白金電極膜との密着性の改善を試みている。この方法によれば、密着層と誘電体層とが同一材料なので、密着層が下部電極と誘電体膜との界面に拡散しても特性の劣化を招かない。しかしながら、密着層として機能し得る誘電体材料を選択する必要があるため、誘電体膜として使用可能な材料組成が限定されてしまい、誘電体膜キャパシタの特性上好ましくない。
特開平８−７８６３６号公報 特開２００４−３４９３９４号公報 特開２００５−８５８１２号公報 特開２００５−１０１５３１号公報 For example, in Patent Documents 3 and 4, an adhesion layer using the same material as the dielectric film is formed as an adhesion layer between the silicon oxide layer and the platinum electrode film, thereby reducing the stress of the film, thereby An attempt is made to improve the adhesion between the layer and the platinum electrode film. According to this method, since the adhesion layer and the dielectric layer are made of the same material, even if the adhesion layer diffuses to the interface between the lower electrode and the dielectric film, the characteristics are not deteriorated. However, since it is necessary to select a dielectric material that can function as an adhesion layer, the material composition that can be used as the dielectric film is limited, which is not preferable in terms of the characteristics of the dielectric film capacitor.
JP-A-8-78636 JP 2004-349394 A JP 2005-85812 A Japanese Patent Laid-Open No. 2005-101431

本発明は上述の実情に鑑みてなされたものであり、本発明の目的は、下部電極と、この下部電極の下に設けられた層との密着性を改善でき、酸化されにくく熱的に安定な電極構造を提供でき、歩留まりが良好で、かつ特性の優れた誘電体膜キャパシタおよびその製造方法を提供することである。   The present invention has been made in view of the above circumstances, and an object of the present invention is to improve the adhesion between the lower electrode and the layer provided under the lower electrode, and is hardly oxidized and thermally stable. It is an object to provide a dielectric film capacitor that can provide a simple electrode structure, has a good yield, and has excellent characteristics, and a method for manufacturing the same.

また、本発明の他の目的は、上記本発明の誘電体膜キャパシタを含む電子回路部品を提供することである。   Another object of the present invention is to provide an electronic circuit component including the dielectric film capacitor of the present invention.

１．本発明の誘電体膜キャパシタは、
開口部を有し、白金を含む材料からなる下部電極と、
前記下部電極の上方に設けられた、ＡＢＯｘ型結晶構造を有する酸化物を含む誘電体膜と、
前記誘電体膜の上方に設けられた上部電極と、
を含み、
前記誘電体膜の形成領域の面積に対する、前記下部電極の平面面積の割合が５０％以上である。 1. The dielectric film capacitor of the present invention is
A lower electrode having an opening and made of a material containing platinum;
A dielectric film including an oxide having an ABOx type crystal structure provided above the lower electrode;
An upper electrode provided above the dielectric film;
Including
The ratio of the planar area of the lower electrode to the area of the formation region of the dielectric film is 50% or more.

ここで、「平面」とは、前記下部電極、前記誘電体膜、および前記上部電極の積層方向と垂直な平面をいい、「平面面積」とは、前記垂直な平面における面積をいう。また、「誘電体膜の形成領域」とは、前記平面において前記誘電体膜が最大の面積を占める領域（例えば、前記誘電体膜の上面）をいう。   Here, “plane” refers to a plane perpendicular to the stacking direction of the lower electrode, the dielectric film, and the upper electrode, and “plane area” refers to an area in the perpendicular plane. In addition, the “dielectric film forming region” refers to a region (for example, the upper surface of the dielectric film) that occupies the largest area on the plane.

ここで、上記本発明の誘電体膜キャパシタにおいて、前記ＡＢＯｘ型結晶構造を有する酸化物において、金属種ＡはＬｉ,Ｎａ,Ｃａ,Ｓｒ,Ｂａ,およびＬａから選ばれる１種以上の金属であり、かつ、金属種ＢはＴｉ,Ｚｒ,Ｔａ,およびＮｂから選ばれる１種以上の金属であることができる。   Here, in the dielectric film capacitor of the present invention, in the oxide having the ABOx type crystal structure, the metal species A is one or more metals selected from Li, Na, Ca, Sr, Ba, and La. The metal species B can be one or more metals selected from Ti, Zr, Ta, and Nb.

ここで、上記本発明の誘電体膜キャパシタにおいて、前記下部電極は、シリコン系絶縁層の上に設けられていることができる。   Here, in the dielectric film capacitor of the present invention, the lower electrode may be provided on a silicon-based insulating layer.

この場合、前記シリコン系絶縁層の膜厚は１００〜２０００ｎｍであることができる。   In this case, the silicon insulating layer may have a thickness of 100 to 2000 nm.

また、この場合、前記シリコン系絶縁層は、１０１０Ωｃｍ以上の体積抵抗率を有することができる。 In this case, the silicon-based insulating layer may have a volume resistivity of 10 10 Ωcm or more.

さらに、この場合、前記シリコン系絶縁層と前記下部電極との間に金属とシリコンが混在する中間層が形成されていることができる。   In this case, an intermediate layer in which metal and silicon are mixed may be formed between the silicon-based insulating layer and the lower electrode.

加えて、この場合、前記シリコン系絶縁層が酸化シリコンであることができる。   In addition, in this case, the silicon-based insulating layer may be silicon oxide.

２．本発明の誘電体膜キャパシタの製造方法は、
（ａ）開口部を有し、白金を含む材料からなる下部電極を形成する工程と、
（ｂ）前記下部電極の上に、ＡＢＯｘ型結晶構造を有する酸化物を含む誘電体膜を直接形成する工程と、
（ｃ）前記誘電体膜の上方に、上部電極を形成する工程と、
を含み、
前記工程（ａ）は、前記誘電体膜の形成領域の面積に対する、前記下部電極の平面面積の割合が５０％以上になるように、前記下部電極をパターニングする工程を含む。 2. The manufacturing method of the dielectric film capacitor of the present invention includes:
(A) forming a lower electrode having an opening and made of a material containing platinum;
(B) directly forming a dielectric film containing an oxide having an ABOx type crystal structure on the lower electrode;
(C) forming an upper electrode above the dielectric film;
Including
The step (a) includes a step of patterning the lower electrode so that a ratio of a planar area of the lower electrode to an area of the formation region of the dielectric film is 50% or more.

ここで、上記本発明の誘電体膜キャパシタの製造方法において、前記工程（ｂ）は、誘電体膜形成用組成物の塗布によって前記誘電体膜を形成する工程を含むことができる。   Here, in the method for manufacturing a dielectric film capacitor of the present invention, the step (b) may include a step of forming the dielectric film by applying a dielectric film forming composition.

この場合、前記誘電体膜形成用組成物は、（ｉ）ＡＢＯｘ型結晶構造を有する粒子、（ii）金属種Ａおよび金属種Ｂを含む金属アルコキシド、金属カルボキシレート、金属錯体、および金属水酸化物の群から選ばれる少なくとも１種、の成分のうち（ｉ）および（ii）もしくはいずれか一方と（iii）有機溶媒とを含み、前記金属種Ａは、Ｌｉ,Ｎａ,Ｃａ,Ｓｒ,Ｂａ,およびＬａから選ばれる１種以上の金属であり、前記金属種Ｂは、Ｔｉ,Ｚｒ,Ｔａ,およびＮｂから選ばれる１種以上の金属であることができる。   In this case, the composition for forming a dielectric film comprises (i) particles having an ABOx type crystal structure, (ii) a metal alkoxide containing a metal species A and a metal species B, a metal carboxylate, a metal complex, and a metal hydroxide. (I) and / or (ii) or at least one of the components selected from the group of compounds and (iii) an organic solvent, wherein the metal species A is Li, Na, Ca, Sr, Ba , And La, and the metal species B may be one or more metals selected from Ti, Zr, Ta, and Nb.

ここで、上記本発明の誘電体膜キャパシタの製造方法において、前記工程（ａ）は、リフトオフ法、あるいはイオンミリング法を用いたパターニングによって前記下部電極を形成する工程を含むことができる。   Here, in the method for manufacturing a dielectric film capacitor according to the present invention, the step (a) may include a step of forming the lower electrode by patterning using a lift-off method or an ion milling method.

３．本発明の電子回路部品は、上記本発明の誘電体膜キャパシタを含む。   3. The electronic circuit component of the present invention includes the dielectric film capacitor of the present invention.

本発明の誘電体膜キャパシタによれば、前記誘電体膜の形成領域の面積に対する、前記下部電極の平面面積の割合が５０％以上であることにより、前記下部電極と、該下部電極の下に設けられた層との密着性が改善され、酸化されにくく熱的に安定な電極構造が提供でき、歩留まりが良好で、かつ特性が優れている。   According to the dielectric film capacitor of the present invention, the ratio of the planar area of the lower electrode to the area of the formation region of the dielectric film is 50% or more, so that the lower electrode and the lower electrode are disposed below the lower electrode. Adhesion with the provided layer is improved, an electrode structure which is hardly oxidized and is thermally stable can be provided, yield is good, and characteristics are excellent.

本発明の誘電体膜キャパシタの製造方法によれば、上記本発明の誘電体膜キャパシタを効率良く得ることができる。   According to the dielectric film capacitor manufacturing method of the present invention, the dielectric film capacitor of the present invention can be obtained efficiently.

以下、本実施の形態の誘電体膜キャパシタおよびその製造方法、ならびに電子回路部品について詳細に説明する。   Hereinafter, the dielectric film capacitor of the present embodiment, the manufacturing method thereof, and the electronic circuit component will be described in detail.

１．誘電体膜キャパシタ
図１（Ｆ）は、本発明の一実施の形態の誘電体膜キャパシタ２０を模式的に示す断面図であり、図２は、図１（Ｆ）の誘電体膜キャパシタ２０における下部電極２２の平面パターンを模式的に示す平面図である。 1. Dielectric Film Capacitor FIG. 1 (F) is a cross-sectional view schematically showing a dielectric film capacitor 20 according to an embodiment of the present invention, and FIG. 2 is a diagram of the dielectric film capacitor 20 in FIG. 1 (F). 3 is a plan view schematically showing a planar pattern of a lower electrode 22. FIG.

本実施の形態の誘電体膜キャパシタ２０は、下部電極２２と、下部電極２２の上方に設けられた誘電体膜２４と、誘電体膜２４の上方に設けられた上部電極２６とを含む。下部電極２２は図１（Ｆ）に示すように、開口部２２ａを有する。すなわち、下部電極２２は、複数の分離された部分（図２における部分Ｙ１〜Ｙ１２）からなり、この分離された部分の隙間が開口部２２ａである。誘電体膜２４は、ＡＢＯｘ型結晶構造を有する酸化物を含む。 The dielectric film capacitor 20 according to the present embodiment includes a lower electrode 22, a dielectric film 24 provided above the lower electrode 22, and an upper electrode 26 provided above the dielectric film 24. As shown in FIG. 1F, the lower electrode 22 has an opening 22a. That is, the lower electrode 22 includes a plurality of separated portions (portions Y 1 to Y 12 in FIG. 2), and a gap between the separated portions is the opening 22a. The dielectric film 24 includes an oxide having an ABOx type crystal structure.

本実施の形態の誘電体膜キャパシタ２０は、例えば、インターポーザーに内蔵される薄膜コンデンサとして使用することができる。   The dielectric film capacitor 20 of the present embodiment can be used as, for example, a thin film capacitor built in an interposer.

本実施の形態の誘電体膜キャパシタ２０は、例えば、強誘電体メモリ装置（図示せず）の強誘電体膜キャパシタとして使用することができる。この場合、誘電体膜キャパシタ２０の誘電体膜２４には、情報としての電荷がため込まれる。また、この場合、強誘電体メモリ装置は、誘電体膜キャパシタ２０とともに、薄膜トランジスタ（ＴＦＴ）、ＭＯＳＦＥＴなどのトランジスタ（図示せず）を含む。   The dielectric film capacitor 20 of the present embodiment can be used as a ferroelectric film capacitor of a ferroelectric memory device (not shown), for example. In this case, a charge as information is stored in the dielectric film 24 of the dielectric film capacitor 20. Further, in this case, the ferroelectric memory device includes a transistor (not shown) such as a thin film transistor (TFT) and a MOSFET together with the dielectric film capacitor 20.

下部電極２２は、白金を含む材料からなり、好ましくは、白金、または白金と白金以外の金属（例えば、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属）との合金からなる。また、下部電極２２は、単層膜でもよいし、または積層した多層膜でもよい。   The lower electrode 22 is made of a material containing platinum, and preferably made of platinum or an alloy of platinum and a metal other than platinum (for example, at least one metal selected from ruthenium, rhodium, palladium, osmium, and iridium). Become. The lower electrode 22 may be a single layer film or a laminated multilayer film.

誘電体膜２４を構成するＡＢＯｘ型結晶構造を有する酸化物においては、金属種ＡはＬｉ,Ｎａ,Ｃａ,Ｓｒ,Ｂａ,およびＬａから選ばれる１種以上の金属であることができ、金属種ＢはＴｉ,Ｚｒ,Ｔａ,およびＮｂから選ばれる１種以上の金属であることができる。例えば、誘電体膜２４は、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）からなることができる。 In the oxide having an ABOx type crystal structure constituting the dielectric film 24, the metal species A can be one or more metals selected from Li, Na, Ca, Sr, Ba, and La. B can be one or more metals selected from Ti, Zr, Ta, and Nb. For example, the dielectric film 24 can be made of (Pb (Zr, Ti) O 3 ) (PZT), SrBi 2 Ta 2 O 9 (SBT), (Bi, La) 4 Ti 3 O 12 (BLT). .

上部電極２６は、下部電極２２に使用可能な材料として例示した上記材料で形成されてもよく、あるいは、アルミニウム，銀，ニッケルなどから形成されていてもよい。また、上部電極２６は、単層膜でもよいし、または積層した多層膜でもよい。   The upper electrode 26 may be formed of the above-described materials exemplified as materials that can be used for the lower electrode 22, or may be formed of aluminum, silver, nickel, or the like. The upper electrode 26 may be a single layer film or a laminated multilayer film.

本実施の形態においては、下部電極２２は、絶縁層１２の上に設けられている。この絶縁層１２は例えば、シリコン系絶縁層であることができる。シリコン系絶縁層は、ケイ素を含む絶縁層であり、その膜厚は１００〜２０００ｎｍであることが好ましく、１００〜５００ｎｍであることがより好ましい。ここで、シリコン系絶縁層の膜厚が１００ｎｍ未満であるとリーク電流が大きく、一方、シリコン系絶縁層の膜厚が２０００ｎｍを超えると、基板にかかる応力が強くなる。   In the present embodiment, the lower electrode 22 is provided on the insulating layer 12. This insulating layer 12 can be, for example, a silicon-based insulating layer. The silicon-based insulating layer is an insulating layer containing silicon, and the film thickness is preferably 100 to 2000 nm, and more preferably 100 to 500 nm. Here, when the film thickness of the silicon-based insulating layer is less than 100 nm, the leakage current is large. On the other hand, when the film thickness of the silicon-based insulating layer exceeds 2000 nm, the stress applied to the substrate becomes strong.

また、シリコン系絶縁層は、１０１０Ωｃｍ以上の体積抵抗率を有することが好ましく、
１０１２Ωｃｍ以上の体積抵抗率を有することがより好ましい。シリコン系絶縁層の体積抵抗率が１０１０Ωｃｍ未満であると、リーク電流が大きくなる。 The silicon-based insulating layer preferably has a volume resistivity of 10 10 Ωcm or more,
More preferably, it has a volume resistivity of 10 12 Ωcm or more. When the volume resistivity of the silicon-based insulating layer is less than 10 10 Ωcm, the leakage current increases.

シリコン系絶縁層としては、例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、シリコン系Ｌｏｗ−ｋ膜が挙げられる。なお、図示しないが、下部電極２２の下部にコンタクト層が設けられていてもよい。   Examples of the silicon-based insulating layer include a silicon oxide layer, a silicon nitride layer, a silicon oxynitride layer, and a silicon-based low-k film. Although not shown, a contact layer may be provided below the lower electrode 22.

また、絶縁層１２がシリコン系絶縁層の場合、シリコン系絶縁層と下部電極２２との間に、金属とシリコンが混在する中間層（図示せず）が形成されていてもよい。この金属とシリコンが混在する中間層は、下部電極２２を構成する金属と、シリコン系絶縁層を構成するケイ素原子との反応により形成される。シリコン系絶縁層と下部電極２２との間に前記中間層が形成されていることにより、下部電極２２とシリコン系絶縁層との間の密着性を高めることができる。   When the insulating layer 12 is a silicon-based insulating layer, an intermediate layer (not shown) in which metal and silicon are mixed may be formed between the silicon-based insulating layer and the lower electrode 22. The intermediate layer in which the metal and silicon are mixed is formed by a reaction between the metal constituting the lower electrode 22 and the silicon atoms constituting the silicon-based insulating layer. Since the intermediate layer is formed between the silicon-based insulating layer and the lower electrode 22, the adhesion between the lower electrode 22 and the silicon-based insulating layer can be enhanced.

例えば、下部電極２２が白金を含む材料からなる場合、シリコン系絶縁層と下部電極２２との間には、白金とシリコンが混在する中間層が形成される。特に、下部電極２２が白金を含む材料からなる場合、下部電極２２とシリコン系絶縁層との密着性が悪く、下部電極２２がシリコン系絶縁層から剥離する場合がある。この場合において、本実施の形態の誘電体膜キャパシタ２０によれば、シリコン系絶縁層（絶縁層１２）と、白金を含む材料からなる電極（下部電極２２）とが、白金とシリコンが混在する中間層を介して配置されていることにより、シリコン系絶縁層（絶縁層１２）と下部電極２２との間の密着性を良好にすることができる。   For example, when the lower electrode 22 is made of a material containing platinum, an intermediate layer in which platinum and silicon are mixed is formed between the silicon-based insulating layer and the lower electrode 22. In particular, when the lower electrode 22 is made of a material containing platinum, the adhesion between the lower electrode 22 and the silicon-based insulating layer is poor, and the lower electrode 22 may be peeled off from the silicon-based insulating layer. In this case, according to the dielectric film capacitor 20 of the present embodiment, the silicon-based insulating layer (insulating layer 12) and the electrode (lower electrode 22) made of a material containing platinum are mixed with platinum and silicon. By being disposed through the intermediate layer, the adhesion between the silicon-based insulating layer (insulating layer 12) and the lower electrode 22 can be improved.

本実施の形態の誘電体膜キャパシタ２０においては、領域Ｘは、誘電体膜２４の形成領域である。この領域Ｘは、誘電体膜２４の上面２４ｂ（図１（Ｆ）参照）に相当する。ここで、領域Ｘはまた、上部電極２６の平面パターンに相当する。   In the dielectric film capacitor 20 of the present embodiment, the region X is a region where the dielectric film 24 is formed. This region X corresponds to the upper surface 24b of the dielectric film 24 (see FIG. 1F). Here, the region X also corresponds to a planar pattern of the upper electrode 26.

図２では、領域Ｘはドットで示され、領域Ｘの外縁Ａは太線で表され、部分Ｙ１〜Ｙ１２はそれぞれ斜線で示されている。 In FIG. 2, the region X is indicated by dots, the outer edge A of the region X is indicated by thick lines, and the portions Y 1 to Y 12 are indicated by diagonal lines.

なお、図２においては、下部電極２２を構成する複数の分離された部分Ｙ１〜Ｙ１２が格子状に配列している場合を示したが、複数の分離された部分の配列パターンおよび大きさはこれに限定されない。 2 shows the case where the plurality of separated portions Y 1 to Y 12 constituting the lower electrode 22 are arranged in a lattice pattern, the arrangement pattern and the size of the plurality of separated portions. Is not limited to this.

図２に示すように、この誘電体膜キャパシタ２０においては、誘電体膜２４の形成領域Ｘの面積に対する、下部電極２２の平面面積（複数の分離された部分Ｙ１〜Ｙ１２の平面面積の合計）の割合が５０％以上であることが好ましい。上記割合が５０％以上であることにより、下部電極２２の電極としての機能を確保しつつ、下部電極２２とその下部にある層との密着性を高めることができる。一方、上記割合が５０％未満である場合、下部電極２２の電極としての機能が低下することがある。 As shown in FIG. 2, in this dielectric film capacitor 20, the planar area of the lower electrode 22 (the planar area of the plurality of separated portions Y 1 to Y 12 with respect to the area of the formation region X of the dielectric film 24). The total ratio is preferably 50% or more. When the ratio is 50% or more, adhesion between the lower electrode 22 and a layer below the lower electrode 22 can be enhanced while ensuring the function of the lower electrode 22 as an electrode. On the other hand, when the said ratio is less than 50%, the function as the electrode of the lower electrode 22 may fall.

本発明の誘電体膜キャパシタによれば、誘電体膜２４の形成領域Ｘの面積に対する、下部電極２２の平面面積の割合が５０％以上であることにより、下部電極２２と、下部電極２２の下に設けられた層（図１（Ｆ）では絶縁層１２）との密着性が改善され、酸化されにくく熱的に安定な電極構造が提供でき、歩留まりが良好で、かつ特性が優れている。これにより、例えば、下部電極２２上に形成された誘電体膜２４および上部電極２６をパターニングする際に、下部電極２２の剥離を防止することができる。   According to the dielectric film capacitor of the present invention, since the ratio of the planar area of the lower electrode 22 to the area of the formation region X of the dielectric film 24 is 50% or more, the lower electrode 22 and the lower electrode 22 Adhesion with the layer provided on the insulating layer 12 in FIG. 1 (F) is improved, a thermally stable electrode structure that is difficult to be oxidized can be provided, yield is excellent, and characteristics are excellent. Accordingly, for example, when the dielectric film 24 and the upper electrode 26 formed on the lower electrode 22 are patterned, the lower electrode 22 can be prevented from being peeled off.

特に、下部電極２２がＰｔを含む材料からなり、下部電極２２の下に設けられた層がシリコン系絶縁層である場合、下部電極２２とシリコン系絶縁層との密着性を良好に改善することができ、下部電極２２の剥離を防止することができる。   In particular, when the lower electrode 22 is made of a material containing Pt and the layer provided under the lower electrode 22 is a silicon-based insulating layer, the adhesion between the lower electrode 22 and the silicon-based insulating layer is improved satisfactorily. The lower electrode 22 can be prevented from peeling off.

２．誘電体膜キャパシタの製造方法
次に、図１（Ａ）〜図１（Ｆ）を参照して、本実施の形態の誘電体膜キャパシタ２０の製造方法について説明する。図１（Ａ）〜図１（Ｆ）は、本発明の一実施の形態の誘電体膜キャパシタ２０の一製造工程を模式的に示す断面図である。 2. Method for Manufacturing Dielectric Film Capacitor Next, a method for manufacturing the dielectric film capacitor 20 of the present embodiment will be described with reference to FIGS. 1 (A) to 1 (F). 1A to 1F are cross-sectional views schematically showing one manufacturing process of the dielectric film capacitor 20 according to one embodiment of the present invention.

本実施の形態の誘電体膜キャパシタ２０の製造方法は、（ａ）開口部２２ａを有し、白金を含む材料からなる下部電極２２を形成する工程と、（ｂ）下部電極２２の上に、ＡＢＯｘ型結晶構造を有する酸化物を含む誘電体膜２４を直接形成する工程と、（ｃ）誘電体膜２４の上方に、上部電極２６を形成する工程と、を含む。ここで、工程（ａ）は、誘電体膜２４の形成領域Ｘの面積に対する、下部電極２２の平面面積の割合が５０％以上であるように、下部電極２２をパターニングする工程を含む（図２参照）。   The manufacturing method of the dielectric film capacitor 20 of the present embodiment includes (a) a step of forming a lower electrode 22 having an opening 22a and made of a material containing platinum, and (b) on the lower electrode 22. A step of directly forming a dielectric film 24 containing an oxide having an ABOx type crystal structure; and (c) a step of forming an upper electrode 26 above the dielectric film 24. Here, the step (a) includes a step of patterning the lower electrode 22 so that the ratio of the planar area of the lower electrode 22 to the area of the formation region X of the dielectric film 24 is 50% or more (FIG. 2). reference).

以下、本実施の形態の誘電体膜キャパシタ２０の各製造工程について説明する。   Hereinafter, each manufacturing process of the dielectric film capacitor 20 of this Embodiment is demonstrated.

２．１．下部電極２２の形成
まず、図１（Ａ）に示すように、基板１０を準備する。基板１０は例えば、シリコン基板、ＳＯＩ基板、サファイア基板、化合物半導体基板などの半導体基板であることができる。 2.1. Formation of Lower Electrode 22 First, as shown in FIG. 1A, a substrate 10 is prepared. The substrate 10 can be, for example, a semiconductor substrate such as a silicon substrate, an SOI substrate, a sapphire substrate, or a compound semiconductor substrate.

次に、図１（Ｂ）に示すように、基板１０の上に絶縁層１２を形成する。絶縁層１２の材料としては、「誘電体膜キャパシタ」の欄で例示したものを使用することができる。また、絶縁層１２は、公知の方法（例えば、ＣＶＤ法、熱酸化法、スピンコート法）を用いて形成することができる。   Next, as illustrated in FIG. 1B, the insulating layer 12 is formed over the substrate 10. As the material of the insulating layer 12, those exemplified in the column of “dielectric film capacitor” can be used. The insulating layer 12 can be formed using a known method (for example, a CVD method, a thermal oxidation method, a spin coating method).

次いで、図１（Ｃ）に示すように、絶縁層１２の上に下部電極２２を形成する。下部電極２２の成膜方法は特に限定されないが、例えばスパッタ法を用いて形成することができる。また、下部電極２２を形成するための導電層（図示せず）を成膜した後、この導電層をパターニングすることにより、下部電極２２を形成する。   Next, as illustrated in FIG. 1C, the lower electrode 22 is formed over the insulating layer 12. The film formation method of the lower electrode 22 is not particularly limited, but can be formed using, for example, a sputtering method. Further, after forming a conductive layer (not shown) for forming the lower electrode 22, the lower electrode 22 is formed by patterning the conductive layer.

下部電極２２のパターニングは、例えばリフトオフ法、あるいはイオンミリング法を用いたパターニングによって行なうことができる。これにより、開口部２２ａを有し、複数の分離された部分Ｙ１〜Ｙ１２からなる下部電極２２を形成することができる（図２参照）。 The patterning of the lower electrode 22 can be performed by patterning using, for example, a lift-off method or an ion milling method. Accordingly, an opening 22a, it is possible to form the lower electrode 22 consisting of portions Y 1 to Y 12 having a plurality of separation (see FIG. 2).

２．２．誘電体膜２４ａの成膜
次いで、図１（Ｄ）に示すように、下部電極２２上に誘電体膜２４ａを直接形成する。この誘電体膜２４ａは後述する工程にてパターニングされて、所定のパターンの誘電体膜２４が形成される（図１（Ｆ）参照）。誘電体膜２４ａは、例えば、スパッタリング、ＣＶＤ法（化学気相成長法）、ＭＢＥ法（分子線エピタキシ法）、ゾルゲル法、ＭＯＤ法（有機金属分解法）などによって成膜可能である。また、誘電体膜２４ａは、製造コストの観点や組成制御と形状付与の容易さから、高価な装置を必要としない液相法で成膜することが好ましい。液相法で誘電体膜２４ａを成膜する場合、誘電体膜２４ａは、誘電体膜形成用組成物の塗布により形成することができる。 2.2. Formation of Dielectric Film 24a Next, as shown in FIG. 1D, the dielectric film 24a is formed directly on the lower electrode 22. The dielectric film 24a is patterned in a process described later to form a dielectric film 24 having a predetermined pattern (see FIG. 1F). The dielectric film 24a can be formed by, for example, sputtering, CVD method (chemical vapor deposition method), MBE method (molecular beam epitaxy method), sol-gel method, MOD method (organometallic decomposition method) or the like. In addition, the dielectric film 24a is preferably formed by a liquid phase method that does not require an expensive apparatus from the viewpoint of manufacturing cost, composition control, and ease of shape assignment. When the dielectric film 24a is formed by the liquid phase method, the dielectric film 24a can be formed by applying a dielectric film forming composition.

本実施の形態の誘電体膜キャパシタ２０においては、下部電極２２が開口部２２ａを含む。このため、誘電体膜形成用組成物の塗布によって誘電体膜２４ａを形成することにより、下部電極２２の開口部２２ａにこの組成物を流し込むことができるため、開口部２２ａ内に誘電体膜２４ａを確実に埋め込むことができる。   In the dielectric film capacitor 20 of the present embodiment, the lower electrode 22 includes an opening 22a. For this reason, since the composition can be poured into the opening 22a of the lower electrode 22 by forming the dielectric film 24a by applying the dielectric film forming composition, the dielectric film 24a is inserted into the opening 22a. Can be securely embedded.

本実施の形態の誘電体膜形成用組成物は、（ｉ）ＡＢＯｘ型結晶構造を有する粒子、（ii）金属種Ａおよび金属種Ｂを含む金属アルコキシド、金属カルボキシレート、金属錯体、および金属水酸化物の群から選ばれる少なくとも１種、の成分のうち（ｉ）および（ii）もしくはいずれか一方と（iii）有機溶媒とを、含む組成物であることができる。   The composition for forming a dielectric film of the present embodiment includes (i) particles having an ABOx type crystal structure, (ii) metal alkoxide containing metal species A and B, metal carboxylate, metal complex, and metal water. It can be a composition comprising (i) and (ii) or any one of at least one component selected from the group of oxides and (iii) an organic solvent.

本実施の形態の誘電体膜形成用組成物に含まれる（ｉ）ＡＢＯｘ型結晶構造の酸化物粒子の濃度は、２０〜３ｗｔ％、好ましくは１５〜５ｗｔ％である。   The concentration of the oxide particles having the (BO) ABOx type crystal structure contained in the dielectric film forming composition of the present embodiment is 20 to 3 wt%, preferably 15 to 5 wt%.

ここで、金属種Ａおよび金属種Ｂの具体例については、上述の「誘電体膜キャパシタ」の欄で説明したとおりである。   Here, specific examples of the metal species A and the metal species B are as described above in the section of “Dielectric film capacitor”.

また、本実施の形態の誘電体組形成用組成物に含まれる（iii）有機溶媒は、例えば、アルコール系溶媒、多価アルコール系溶媒、エーテル系溶媒、ケトン系溶媒、エステル系溶媒等を挙げることができる。   Examples of the organic solvent (iii) included in the dielectric assembly forming composition of the present embodiment include alcohol solvents, polyhydric alcohol solvents, ether solvents, ketone solvents, ester solvents, and the like. be able to.

本実施の形態の誘電体膜形成用組成物を下部電極２２上に塗布して塗膜を形成し、この塗膜を必要に応じて乾燥すること、好ましくはさらに加熱焼成することにより、誘電体膜２４ａを得ることができる。   The dielectric film-forming composition of the present embodiment is applied onto the lower electrode 22 to form a coating film, and this coating film is dried as necessary, preferably further heated and fired, so that the dielectric The film 24a can be obtained.

本実施の形態の誘電体膜形成用組成物の塗布方法としては、例えば、オープンスピン塗布法、密閉スピン塗布法、ミスト化塗布のＬＳＭ−ＣＶＤ法（溶液気化化学気相堆積法）、ディッピング法、スプレー法、ロールコート法、印刷法、インクジェット法、電気泳動電着法等の公知の塗布法を用いることができる。   Examples of the coating method of the dielectric film forming composition of the present embodiment include an open spin coating method, a sealed spin coating method, a LSM-CVD method (solution vaporization chemical vapor deposition method) of mist coating, and a dipping method. A known coating method such as a spray method, a roll coating method, a printing method, an ink jet method, or an electrophoretic electrodeposition method can be used.

塗膜の乾燥は、通常５０〜３００℃、好ましくは１００〜２５０℃の温度で行なう。また、誘電体膜形成用組成物の塗布、ならびに必要に応じて乾燥までの一連の操作を数回繰り返して行なうことにより、最終的に得られる誘電体膜２４ａを所望の膜厚に設定することができる。その後、この塗膜を、通常３００〜９００℃、好ましくは４００〜７５０℃の温度で加熱して焼成することにより、誘電体膜２４ａを得ることができる。   The coating film is usually dried at a temperature of 50 to 300 ° C, preferably 100 to 250 ° C. In addition, the dielectric film 24a finally obtained is set to a desired film thickness by repeatedly applying a dielectric film forming composition and, if necessary, repeating a series of operations until drying. Can do. Then, the dielectric film 24a can be obtained by heating and baking this coating film at a temperature of usually 300 to 900 ° C., preferably 400 to 750 ° C.

２．３．上部電極２６の形成
次に、図１（Ｅ）に示すように、誘電体膜２４ａの上に導電層２６ａを形成する。この導電層２６ａは後述する工程にてパターニングされて、所定のパターンの上部電極２６が形成される（図１（Ｆ）参照）。導電層２６ａの形成方法は、誘電体膜２４ａに無視できないダメージを与えない方法であれば特に限定されないが、例えば蒸着法、スパッタリング法を用いることができる。 2.3. Formation of Upper Electrode 26 Next, as shown in FIG. 1E, a conductive layer 26a is formed on the dielectric film 24a. The conductive layer 26a is patterned in a process described later to form an upper electrode 26 having a predetermined pattern (see FIG. 1F). The method for forming the conductive layer 26a is not particularly limited as long as it does not cause non-negligible damage to the dielectric film 24a. For example, a vapor deposition method or a sputtering method can be used.

次いで、図１（Ｅ）に示すように、例えばフォトリソグラフィ法により、レジスト層Ｒを導電層２６ａ上に形成する。本実施の形態においては、このレジストＲは、所望の誘電体膜２４の形成領域Ｘに対応する平面形状および大きさを有する。このレジストＲをマスクとして、誘電体膜２４ａおよび導電層２６ａをパターニングする。これにより、誘電体膜２４および上部電極２６が形成される。   Next, as shown in FIG. 1E, a resist layer R is formed on the conductive layer 26a by, for example, photolithography. In the present embodiment, the resist R has a planar shape and size corresponding to a desired formation region X of the dielectric film 24. Using this resist R as a mask, the dielectric film 24a and the conductive layer 26a are patterned. Thereby, the dielectric film 24 and the upper electrode 26 are formed.

ここで、誘電体膜２４ａおよび導電層２６ａのパターニングは、ウエットエッチングやドライエッチングなどの公知の方法を用いることができる。   Here, for the patterning of the dielectric film 24a and the conductive layer 26a, a known method such as wet etching or dry etching can be used.

上記工程により、本実施の形態の誘電体膜キャパシタ２０を得ることができる。   Through the above steps, the dielectric film capacitor 20 of the present embodiment can be obtained.

３．電子回路部品
本実施の形態の電子回路部品は、本実施の形態の誘電体膜キャパシタ２０を含む。本実施の形態の電子回路部品の用途は特に限定されないが、移動通信端末（例えば、例えば携帯電話）、情報処理装置、アミューズメント機器などの電子機器に使用可能である。 3. Electronic Circuit Component The electronic circuit component of the present embodiment includes the dielectric film capacitor 20 of the present embodiment. Although the use of the electronic circuit component of this embodiment is not particularly limited, it can be used for electronic devices such as mobile communication terminals (for example, mobile phones), information processing devices, and amusement devices.

４．実施例
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。 4). Examples Hereinafter, the present invention will be described more specifically based on examples, but the present invention is not limited to these examples.

４．１．誘電体膜形成用組成物の調製
まず、本実施例の誘電体膜キャパシタを形成するのに使用する誘電体膜形成用組成物を調製した。 4.1. Preparation of Dielectric Film Forming Composition First, a dielectric film forming composition used for forming the dielectric film capacitor of this example was prepared.

エチレングリコールモノメチルエーテル６０９．０４ｇに、Ｔｉ（ＯＣＨ（ＣＨ３）２）４を１１３．７１ｇ加え、２５℃で３０分間攪拌した。その後、Ｂａ（ＯＨ）２・Ｈ２Ｏを７７．３３ｇ加えて溶解し、８０℃で２時間加熱した。その後、不溶分を孔径０．２μｍのテフロン（登録商標）フィルターでろ過し、除去した。 113.71 g of Ti (OCH (CH 3 ) 2 ) 4 was added to 609.04 g of ethylene glycol monomethyl ether, and the mixture was stirred at 25 ° C. for 30 minutes. Thereafter, 77.33 g of Ba (OH) 2 .H 2 O was added and dissolved, followed by heating at 80 ° C. for 2 hours. Thereafter, the insoluble matter was removed by filtration through a Teflon (registered trademark) filter having a pore diameter of 0.2 μm.

上記反応液６２０．００ｇを０℃に冷却して、Ｂａの３０倍モル相当の水１６７．４０ｇを添加し、激しく攪拌し、加水分解・縮合物を得た。その後、生成した加水分解・縮合物を６０℃で３時間静置して結晶化させた。   620.00 g of the reaction solution was cooled to 0 ° C., and 167.40 g of water corresponding to 30-fold mol of Ba was added and stirred vigorously to obtain a hydrolysis / condensation product. Then, the produced hydrolyzate / condensate was allowed to stand at 60 ° C. for 3 hours for crystallization.

結晶化後、デカンテーションによって結晶粒子と上澄溶液とを分離し、エチレングリコールモノメチルエーテルを６００ｇ添加し、再度６０℃で静置して３時間放置した。この操作を４回繰り返した。   After crystallization, the crystal particles and the supernatant solution were separated by decantation, 600 g of ethylene glycol monomethyl ether was added, and the mixture was allowed to stand again at 60 ° C. and left for 3 hours. This operation was repeated 4 times.

結晶粒子と上澄溶液とを分離した後、ＢａＴｉＯ３換算した場合の固形分濃度が１０重量％になるようにエチレングリコールモノメチルエーテルを加え、さらに分散剤としてエチレンジアミンのポリオキシプロピレン−ポリオキシエチレン縮合物を粒子重量１００に対して０．１重量添加し、超音波分散機で結晶粒子を分散させた。このようにして、（ｉ）成分であるＡＢＯｘ型の結晶構造を含む本実施例にかかる誘電体膜形成用組成物（１）を得た。 After separating the crystal particles and the supernatant solution, ethylene glycol monomethyl ether is added so that the solid content concentration in terms of BaTiO 3 is 10% by weight, and polyoxypropylene-polyoxyethylene condensation of ethylenediamine as a dispersant. The substance was added in an amount of 0.1 wt. Per 100 wt. Thus, a dielectric film forming composition (1) according to this example containing the ABOx type crystal structure as component (i) was obtained.

得られた誘電体膜形成用組成物（１）に含まれるＡＢＯｘ型の結晶構造を有する粒子の粒子径分布を、動的光散乱式粒径分布測定装置（型名「ＬＢ−５００」，堀場製作所（株）製）を用いて動的散乱法にて測定した結果を図３に示す。図３によれば、この粒子分散液に含まれる粒子は、４０ｎｍを主体とする粒子分布（平均粒子径約４０ｎｍ）であることがわかる。なお、この誘電体膜形成用組成物（１）は容易に孔径２００ｎｍのフィルターで濾過し、粗大粒子を除去することが可能であった。   The particle size distribution of the particles having an ABOx type crystal structure contained in the obtained dielectric film forming composition (1) is measured by a dynamic light scattering type particle size distribution measuring device (model name “LB-500”, Horiba, Ltd.). FIG. 3 shows the results of measurement by a dynamic scattering method using Seisakusho Co., Ltd. According to FIG. 3, it can be seen that the particles contained in this particle dispersion have a particle distribution mainly composed of 40 nm (average particle diameter of about 40 nm). The dielectric film forming composition (1) could be easily filtered through a filter having a pore diameter of 200 nm to remove coarse particles.

また、本実施例のＡＢＯｘ型の結晶構造を有する粒子（（ｉ）成分）の結晶構造を、Ｘ線解析により確認した。得られたＡＢＯｘ型の結晶構造を有する粒子分散液をガラス板へ滴下し、室温で乾燥させたものをＸ線回折装置（型名「ＭＸＰ１８Ａ」，株式会社マックサイエンス製）で測定したＸ線回折チャートを図４に示す。図４によれば、ＡＢＯｘ型の結晶構造を有する誘電体膜形成用組成物（１）中の粒子が、ＢａＴｉＯ３複合酸化物のＡＢＯｘ型の結晶構造になっていることが判断できる。 Further, the crystal structure of the particles having the ABOx type crystal structure (component (i)) of this example was confirmed by X-ray analysis. X-ray diffraction measured by an X-ray diffractometer (model name “MXP18A”, manufactured by MacScience Co., Ltd.) obtained by dripping the obtained particle dispersion having an ABOx type crystal structure onto a glass plate and drying it at room temperature The chart is shown in FIG. According to FIG. 4, it can be determined that the particles in the dielectric film forming composition (1) having an ABOx type crystal structure have an ABOx type crystal structure of a BaTiO 3 composite oxide.

４．２．誘電体膜キャパシタ２０の形成
４．２．１．下部電極２２の形成
まず、図１（Ａ）に示すように、単結晶シリコンからなる基板１０を準備する。次に、図１（Ｂ）に示すように、熱酸化法により、基板１０の上に、膜厚０．１μｍの絶縁層（酸化シリコン層）１２を形成する。 4.2. Formation of Dielectric Film Capacitor 20 4.2.1. Formation of Lower Electrode 22 First, as shown in FIG. 1A, a substrate 10 made of single crystal silicon is prepared. Next, as shown in FIG. 1B, an insulating layer (silicon oxide layer) 12 having a thickness of 0.1 μm is formed on the substrate 10 by thermal oxidation.

次いで、図１（Ｃ）に示すように、絶縁層１２の上に、レジストパターンを形成し、その上に膜厚３０ｎｍのＰｔ膜をスパッタ法で成膜したのち、レジストパターンを溶解、除去して、Ｐｔからなる下部電極２２を形成した。   Next, as shown in FIG. 1C, a resist pattern is formed on the insulating layer 12, a Pt film having a thickness of 30 nm is formed thereon by sputtering, and then the resist pattern is dissolved and removed. Thus, the lower electrode 22 made of Pt was formed.

本実施例においては、誘電体膜２４の形成領域Ｘの面積に対して、下部電極２２の平面面積（部分Ｙ１〜Ｙ１２の平面面積の合計）の割合が５０％であった（図２参照）。 In this example, the ratio of the planar area of the lower electrode 22 (the sum of the planar areas of the portions Y 1 to Y 12 ) to the area of the formation region X of the dielectric film 24 was 50% (FIG. 2). reference).

４．２．２．誘電体膜２４の形成
次いで、図１（Ｄ）に示すように、下部電極２２の上に誘電体膜２４ａを形成した。本実施例では、誘電体膜２４ａを液相法で成膜する例を示す。 4.2.2. Formation of Dielectric Film 24 Next, as shown in FIG. 1D, a dielectric film 24a was formed on the lower electrode 22. In this embodiment, an example in which the dielectric film 24a is formed by a liquid phase method is shown.

密着性が良好で、表面粗さが良好な膜厚３０ｎｍのＰｔからなる下部電極２２上に、誘電体膜形成用組成物（１）を、スピンコータを用いて３００ｒｐｍで５秒間、続いて３０００ｒｐｍで１５秒間回転塗布して塗膜を形成した後、この塗膜を２５０℃で１分間乾燥させ、次いで、７５０℃で６０分間この塗膜を加熱して焼成した。この操作を２回行ない、膜厚２４２ｎｍの誘電体膜２４ａを作製した。 A dielectric film forming composition (1) is applied on a lower electrode 22 made of Pt having a film thickness of 30 nm with good adhesion and good surface roughness using a spin coater at 300 rpm for 5 seconds, and subsequently 3000 rpm. The coating film was formed by spin-coating for 15 seconds, and then the coating film was dried at 250 ° C. for 1 minute, and then the coating film was heated and baked at 750 ° C. for 60 minutes. This operation was performed twice to produce a dielectric film 24a having a thickness of 242 nm.

４．２．３．上部電極２６の形成
次いで、図１（Ｅ）に示すように、誘電体膜２４ａ上に、スパッタ法により、膜厚５０ｎｍの導電層（Ｎｉ膜）２６ａを成膜した。次いで、フォトリソグラフィ法により、導電層２６ａ上にレジスト層Ｒを形成した。このレジスト層Ｒは、形成する誘電体膜２４に対応する平面形状および平面面積を有する。その後、レジストＲをマスクとして、誘電体膜２４ａおよび導電層２６ａをともにウエットエッチングすることにより、誘電体膜２４を形成するとともに、平面面積が１００ｍｍ２であり、膜厚２００ｎｍの上部電極２６を形成した（図１（Ｆ）参照）。以上の工程により、本実施例の誘電体膜キャパシタ２０を得た。 4.2.3. Formation of Upper Electrode 26 Next, as shown in FIG. 1E, a conductive layer (Ni film) 26a having a thickness of 50 nm was formed on the dielectric film 24a by sputtering. Next, a resist layer R was formed on the conductive layer 26a by photolithography. The resist layer R has a planar shape and a planar area corresponding to the dielectric film 24 to be formed. Thereafter, both the dielectric film 24a and the conductive layer 26a are wet-etched using the resist R as a mask, thereby forming the dielectric film 24 and the upper electrode 26 having a planar area of 100 mm 2 and a film thickness of 200 nm. (See FIG. 1F). Through the above steps, the dielectric film capacitor 20 of this example was obtained.

４．３．誘電体膜キャパシタ２０の電気特性評価
本実施例で得られた誘電体膜キャパシタ２０の比誘電率、誘電損失およびリーク電流を測定した。比誘電率および誘電損失は、プレシジョンＬＣＲメータＨＰ４２８４Ａ（横河ヒューレットパッカード株式会社製）を用いて測定し、リーク電流は，エレクトロメータ６５１７Ａ（ケースレーインスツルメンツ株式会社製）で測定した。その結果、測定周波数１００ｋＨｚにおいて、比誘電率１８３、誘電損失０．０４であり、リーク電流は０．２ＭＶ／ｃｍにおいて１．１０×１０−７（Ａ／ｃｍ２）であった。 4.3. Evaluation of Electrical Characteristics of Dielectric Film Capacitor 20 The dielectric constant, dielectric loss, and leakage current of the dielectric film capacitor 20 obtained in this example were measured. The relative dielectric constant and dielectric loss were measured using a Precision LCR meter HP4284A (manufactured by Yokogawa Hewlett-Packard Co., Ltd.), and the leakage current was measured using an electrometer 6517A (manufactured by Keithley Instruments Co., Ltd.). As a result, the dielectric constant was 183 and the dielectric loss was 0.04 at a measurement frequency of 100 kHz, and the leakage current was 1.10 × 10 −7 (A / cm 2 ) at 0.2 MV / cm.

上記測定結果から明らかであるように、Ｐｔからなる下部電極２２上に、誘電体膜形成用組成物を塗布することにより誘電体膜２４ａを形成し、次いで、この誘電体膜２４ａ上に導電層２６ａを形成した後、ウエットエッチングにより誘電体膜２４ａおよび導電層２６ａをパターニングして、誘電体膜２４および上部電極２６を形成することにより、良好な電気特性を示す誘電体膜キャパシタ２０を作成することができた。   As is clear from the measurement results, a dielectric film 24a is formed on the lower electrode 22 made of Pt by applying a dielectric film forming composition, and then a conductive layer is formed on the dielectric film 24a. After forming 26a, the dielectric film 24a and the conductive layer 26a are patterned by wet etching to form the dielectric film 24 and the upper electrode 26, thereby producing the dielectric film capacitor 20 showing good electrical characteristics. I was able to.

４．４．比較例
本実施例の誘電体膜キャパシタの製造工程において、Ｐｔからなる下部電極をパターニングせずに形成した。すなわち、本比較例の下部電極は開口部を有しておらず、誘電体膜２４および上部電極２６と同じ平面形状および大きさを有する。次いで、この下部電極上に、上記実施例と同様に誘電体膜２４ａを成膜した。次いで、導電層２６ａを形成した後、ウエットエッチングにより誘電体膜２４および導電層２６ａをパターニングしたところ、下部電極が剥離してしまい、誘電体膜キャパシタを作成することができなかった。 4.4. Comparative Example In the manufacturing process of the dielectric film capacitor of this example, the lower electrode made of Pt was formed without patterning. That is, the lower electrode of this comparative example has no opening, and has the same planar shape and size as the dielectric film 24 and the upper electrode 26. Next, a dielectric film 24a was formed on the lower electrode in the same manner as in the above example. Next, after forming the conductive layer 26a, the dielectric film 24 and the conductive layer 26a were patterned by wet etching. As a result, the lower electrode was peeled off, and a dielectric film capacitor could not be formed.

本比較例によれば、下部電極が開口部を有していない（この場合、誘電体膜２４ａの形成領域の面積に対する、下部電極２２の平面面積の割合がほぼ１００％である）ので、下部電極とその下の層との密着性が悪いため、下部電極が剥離したと推察される。   According to this comparative example, the lower electrode has no opening (in this case, the ratio of the planar area of the lower electrode 22 to the area of the formation region of the dielectric film 24a is almost 100%). It is inferred that the lower electrode was peeled off due to poor adhesion between the electrode and the underlying layer.

図１（Ａ）〜図１（Ｆ）は、本発明の一実施の形態の誘電体膜キャパシタ２０の一製造工程を模式的に示す断面図である。1A to 1F are cross-sectional views schematically showing one manufacturing process of the dielectric film capacitor 20 according to one embodiment of the present invention. 図２は、本発明の一実施の形態の誘電体膜キャパシタ２０における下部電極２２の平面形状を模式的に示す平面図である。FIG. 2 is a plan view schematically showing a planar shape of the lower electrode 22 in the dielectric film capacitor 20 according to the embodiment of the present invention. 図３は、実施例１にて得られた、ＡＢＯｘ型の結晶構造を有する酸化物粒子の分散液中の粒子（（ｉ）成分）の粒子径分布を示すグラフである。3 is a graph showing the particle size distribution of particles (component (i)) in a dispersion of oxide particles having an ABOx type crystal structure obtained in Example 1. FIG. 図４は、実施例１で得られた誘電体膜形成用組成物（１）の乾燥物のＸ線回折の結果を示す図である。FIG. 4 is a diagram showing the results of X-ray diffraction of a dried product of the dielectric film forming composition (1) obtained in Example 1.

符号の説明Explanation of symbols

１０…基板
１２…絶縁層
２０…誘電体膜キャパシタ
２２…下部電極
２２ａ…開口部
２４，２４ａ…誘電体膜
２４ｂ…誘電体膜の上面
２６…上部電極
２６ａ…導電層
Ａ…領域Ｘの外縁
Ｒ…レジスト層
Ｘ…誘電体膜の形成領域（誘電体膜２４の上面２４ｂ）
Ｙ１〜Ｙ１２…分離された部分 DESCRIPTION OF SYMBOLS 10 ... Substrate 12 ... Insulating layer 20 ... Dielectric film capacitor 22 ... Lower electrode 22a ... Opening 24, 24a ... Dielectric film 24b ... Upper surface of dielectric film 26 ... Upper electrode 26a ... Conductive layer A ... Outer edge of region X R ... resist layer X ... dielectric film formation region (upper surface 24b of dielectric film 24)
Y 1 to Y 12 ... separated parts

Claims (11)

開口部を有し、白金または白金を含む合金からなる下部電極と、
前記下部電極の上方に設けられた、ＡＢＯｘ型結晶構造を有する酸化物を含む誘電体膜と、
前記誘電体膜の上方に設けられた上部電極と、
を含み、
前記下部電極はシリコン系絶縁層の上に設けられ、かつ、格子状に配列した複数の分離された部分からなり、
前記誘電体膜の形成領域の面積に対して、前記下部電極の平面面積の割合が５０％以上である、誘電体膜キャパシタ。 A lower electrode having an opening and made of platinum or an alloy containing platinum ;
A dielectric film including an oxide having an ABOx type crystal structure provided above the lower electrode;
An upper electrode provided above the dielectric film;
Including
The lower electrode is provided on the silicon-based insulating layer, and includes a plurality of separated portions arranged in a lattice pattern,
The dielectric film capacitor, wherein a ratio of a planar area of the lower electrode is 50% or more with respect to an area of the formation region of the dielectric film. 請求項１において、
前記ＡＢＯｘ型結晶構造を有する酸化物において、金属種ＡはＬｉ,Ｎａ,Ｃａ,Ｓｒ,Ｂａ,およびＬａから選ばれる１種以上の金属であり、かつ、金属種ＢはＴｉ,Ｚｒ,Ｔａ,およびＮｂから選ばれる１種以上の金属である、誘電体膜キャパシタ。 In claim 1,
In the oxide having the ABOx type crystal structure, the metal species A is one or more metals selected from Li, Na, Ca, Sr, Ba, and La, and the metal species B is Ti, Zr, Ta, And a dielectric film capacitor which is at least one metal selected from Nb. 請求項１または２において、
前記シリコン系絶縁層の膜厚は、１００〜２０００ｎｍである、誘電体膜キャパシタ。 In claim 1 or 2 ,
A dielectric film capacitor having a thickness of the silicon-based insulating layer of 100 to 2000 nm. 請求項１ないし３のいずれかにおいて、
前記シリコン系絶縁層は、１０１０Ωｃｍ以上の体積抵抗率を有する、誘電体膜キャパシタ。 In any of claims 1 to 3,
The silicon-based insulating layer is a dielectric film capacitor having a volume resistivity of 10 10 Ωcm or more. 請求項１ないし４のいずれかにおいて、
前記シリコン系絶縁層と前記下部電極との間に金属とシリコンが混在する中間層が形成されている、誘電体膜キャパシタ。 In any of claims 1 to 4 ,
A dielectric film capacitor, wherein an intermediate layer in which metal and silicon are mixed is formed between the silicon-based insulating layer and the lower electrode. 請求項１ないし５のいずれかにおいて、
前記シリコン系絶縁層が酸化シリコン層である、誘電体膜キャパシタ。 In any of claims 1 to 5 ,
A dielectric film capacitor, wherein the silicon-based insulating layer is a silicon oxide layer. （ａ）開口部を有し、白金または白金を含む合金からなる下部電極をシリコン系絶縁層の上に形成する工程と、
（ｂ）前記下部電極の上に、ＡＢＯｘ型結晶構造を有する酸化物を含む誘電体膜を直接形成する工程と、
（ｃ）前記誘電体膜の上方に、上部電極を形成する工程と、
を含み、
前記工程（ａ）は、格子状に配列した複数の分離された部分からなり、かつ、前記誘電体膜の形成領域の面積に対する、前記下部電極の平面面積の割合が５０％以上になるように、前記下部電極をパターニングする工程を含む、誘電体膜キャパシタの製造方法。 (A) has an opening, and forming a lower electrode made of an alloy containing platinum or platinum on a silicon dielectric layer,
(B) directly forming a dielectric film containing an oxide having an ABOx type crystal structure on the lower electrode;
(C) forming an upper electrode above the dielectric film;
Including
The step (a) includes a plurality of separated portions arranged in a lattice pattern, and the ratio of the planar area of the lower electrode to the area of the formation region of the dielectric film is 50% or more. A method for manufacturing a dielectric film capacitor, comprising the step of patterning the lower electrode. 請求項７において、
前記工程（ｂ）は、誘電体膜形成用組成物の塗布によって前記誘電体膜を形成する工程を含む、誘電体膜キャパシタの製造方法。 In claim 7 ,
The step (b) includes a step of forming the dielectric film by applying a dielectric film forming composition. 請求項８において、
前記誘電体膜形成用組成物は、（ｉ）ＡＢＯｘ型結晶構造を有する粒子、（ii）金属種Ａおよび金属種Ｂを含む金属アルコキシド、金属カルボキシレート、金属錯体、および金属水酸化物の群から選ばれる少なくとも１種、の成分のうち（ｉ）および（ii）もしくはいずれか一方と（iii）有機溶媒とを含み、
前記金属種Ａは、Ｌｉ,Ｎａ,Ｃａ,Ｓｒ,Ｂａ,およびＬａから選ばれる１種以上の金属であり、
前記金属種Ｂは、Ｔｉ,Ｚｒ,Ｔａ,およびＮｂから選ばれる１種以上の金属である、誘電体膜キャパシタの製造方法。 In claim 8 ,
The dielectric film-forming composition comprises (i) particles having an ABOx type crystal structure, (ii) a metal alkoxide containing metal species A and B, a metal carboxylate, a metal complex, and a metal hydroxide. Including (i) and (ii) or any one of at least one component selected from (iii) an organic solvent,
The metal species A is one or more metals selected from Li, Na, Ca, Sr, Ba, and La,
The method for producing a dielectric film capacitor, wherein the metal species B is one or more metals selected from Ti, Zr, Ta, and Nb. 請求項７ないし９のいずれかにおいて、
前記工程（ａ）は、リフトオフ法、あるいはイオンミリング法を用いたパターニングによって前記下部電極を形成する工程を含む、誘電体膜キャパシタの製造方法。 In any of claims 7 to 9 ,
The step (a) includes a step of forming the lower electrode by patterning using a lift-off method or an ion milling method. 請求項１ないし６のいずれかに記載の誘電体膜キャパシタを含む、電子回路部品。 It claims 1 comprises a dielectric film capacitor according to any one of 6, the electronic circuit component.
JP2005242472A 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof Active JP4587310B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005242472A JP4587310B2 (en) 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof
US11/508,204 US7742277B2 (en) 2005-08-24 2006-08-23 Dielectric film capacitor and method of manufacturing the same
EP06119385A EP1758153A2 (en) 2005-08-24 2006-08-23 Perovskite type capacitor and method of manufacturing the same
CN 200610111369 CN1921112A (en) 2005-08-24 2006-08-24 Dielectric film capacitor and method of manufacturing the same
TW095131106A TW200717553A (en) 2005-08-24 2006-08-24 Dielectric film capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005242472A JP4587310B2 (en) 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007059582A JP2007059582A (en) 2007-03-08
JP4587310B2 true JP4587310B2 (en) 2010-11-24

Family

ID=37778771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242472A Active JP4587310B2 (en) 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP4587310B2 (en)
CN (1) CN1921112A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158956A (en) * 2007-12-05 2009-07-16 Rohm Co Ltd Semiconductor device and semiconductor device manufacturing method
KR101056233B1 (en) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device having the same
US9337253B2 (en) * 2013-03-09 2016-05-10 Microchip Technology Incorporated Method and apparatus for constructing an isolation capacitor in an integrated circuit
JP2016174068A (en) * 2015-03-17 2016-09-29 株式会社東芝 Parallel capacitor and high frequency semiconductor device
CN107271745A (en) * 2017-08-11 2017-10-20 广东电网有限责任公司电力科学研究院 A kind of broadband divider based on capacitance-resistance and series connection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252163A (en) * 1999-02-26 2000-09-14 Kyocera Corp Capacitor
JP2004029759A (en) * 2002-05-02 2004-01-29 Bridgestone Corp Image display apparatus
JP2005136074A (en) * 2003-10-29 2005-05-26 Kyocera Corp Capacitor, serial capacitor and variable capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188179B2 (en) * 1995-09-26 2001-07-16 シャープ株式会社 Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JPH11126880A (en) * 1997-10-22 1999-05-11 Toshiba Corp Semiconductor device and its production

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252163A (en) * 1999-02-26 2000-09-14 Kyocera Corp Capacitor
JP2004029759A (en) * 2002-05-02 2004-01-29 Bridgestone Corp Image display apparatus
JP2005136074A (en) * 2003-10-29 2005-05-26 Kyocera Corp Capacitor, serial capacitor and variable capacitor

Also Published As

Publication number Publication date
JP2007059582A (en) 2007-03-08
CN1921112A (en) 2007-02-28

Similar Documents

Publication Publication Date Title
US7742277B2 (en) Dielectric film capacitor and method of manufacturing the same
US6541279B2 (en) Method for forming an integrated circuit
JP4523299B2 (en) Thin film capacitor manufacturing method
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
US5753945A (en) Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
EP1467400A2 (en) Capacitor
US8481106B2 (en) High-dielectric constant thin film metal oxides on silicon wafers for capacitor applications and methods of manufacture
JPH06326250A (en) Structure of contact with high permittivity material and formation method therefor
JP2001511600A (en) Process for producing a layered superlattice material and fabricating an electronic device containing the layered superlattice material without exposure to oxygen
WO2000077832A2 (en) Metal oxide thin films for high dielectric constant applications
JP4587310B2 (en) Dielectric film capacitor and manufacturing method thereof
US20040048455A1 (en) Method of making layered superlattice material with improved microstructure
JPH06305713A (en) Formation of ferroelectric film by sol-gel method and production of capacitor, and raw material solution therefor
WO2004077566A1 (en) High dielectric constant insulating film, thin-film capacitive element, thin-film multilayer capacitor, and method for manufacturing thin-film capacitive element
JP3599558B2 (en) Method of manufacturing variable capacitance element for high frequency and variable capacitance element for high frequency
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
JP4852744B2 (en) Dielectric film capacitor and manufacturing method thereof
JP4438963B2 (en) Ferroelectric capacitor
JP5024812B2 (en) Dielectric structure and manufacturing method thereof
JPH06305714A (en) Formation of ferroelectric film by sol-gel method and production of capacitor
JP4604939B2 (en) Dielectric thin film, thin film dielectric element and manufacturing method thereof
JP2008235088A (en) Dielectric thin film, dielectric thin film capacitor, and manufacturing method of dielectric thin film capacitor
JPH04287968A (en) Integrated circuit device and manufacture thereof
CN208240501U (en) Thin-film device
KR20070023560A (en) Dielectric film capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100902

R150 Certificate of patent or registration of utility model

Ref document number: 4587310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250